[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114365279A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114365279A
CN114365279A CN201980100269.8A CN201980100269A CN114365279A CN 114365279 A CN114365279 A CN 114365279A CN 201980100269 A CN201980100269 A CN 201980100269A CN 114365279 A CN114365279 A CN 114365279A
Authority
CN
China
Prior art keywords
region
inner conductor
layer
conductor layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980100269.8A
Other languages
English (en)
Inventor
土持真悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN114365279A publication Critical patent/CN114365279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置具备第一绝缘基板和与第一绝缘基板经由第一导体隔件接合的第一半导体元件。第一绝缘基板具有第一绝缘层和设于第一绝缘层的一侧的第一内侧导体层。第一内侧导体层的表面具有第一区域和包围第一区域并且表面粗糙度比第一区域大的第二区域。第一导体隔件经由第一接合层而与第一内侧导体层的第一区域接合。

Description

半导体装置
技术领域
本说明书所公开的技术涉及半导体装置。
背景技术
日本特开2008-166626号公报中公开了半导体装置。该半导体装置具备半导体元件和隔着半导体元件相互对置的一对导体板。在一个导体板与半导体元件之间插设有导体隔件，导体隔件经由焊料层而与导体板接合。在导体板上，以包围焊料层的方式设有槽。在对导体隔件与导体板之间进行焊接时，该槽防止熔融的焊料的润湿扩展。
发明内容
发明所要解决的问题
在上述那样的半导体装置中，可考虑对至少一个导体板采用绝缘基板。所谓绝缘基板，是指在绝缘层(例如，陶瓷基板)的单面或双面设置了导体层(例如，金属板)的功率电路用的基板。作为绝缘基板的典型例，虽然不作特别限定，但可列举出被称为DBC(DirectBonded Copper)基板、DBA(Direct Bonded Aluminum)基板、AMB(Active Metal brazedCopper)基板的绝缘基板。通过采用绝缘基板，能够维持半导体装置的散热性，并且能够提高其绝缘性。然而，因为绝缘基板的导体层较薄，所以将上述的槽设于绝缘基板的导体层是困难的。在绝缘基板的导体层中，需要可对焊接材料这样的接合材料的润湿扩展进行控制的技术。
用于解决问题的手段
本说明书所公开的半导体装置具备第一绝缘基板和与第一绝缘基板经由第一导体隔件接合的第一半导体元件。第一绝缘基板具有第一绝缘层和设于第一绝缘层的一侧的第一内侧导体层。第一内侧导体层的表面具有第一区域和包围第一区域并且表面粗糙度比第一区域大的第二区域。第一导体隔件经由第一接合层而与第一内侧导体层的第一区域接合。
在该半导体装置中，在第一内侧导体层的表面，设有第一区域和表面粗糙度比第一区域大的第二区域，第一区域被第二区域包围。表面粗糙度较小的第一区域对熔融的接合材料的润湿性较高。与之相对，表面粗糙度较大的第二区域对熔融的接合材料的润湿性较低。因而，在使用接合材料(例如，焊接材料)向第一区域接合第一导体隔件时，熔融的接合材料在第一区域内良好地润湿扩展，并且又被禁止润湿扩展至第二区域。因而，通过适当设计第一区域与第二区域之间的边界，能够有意图地控制接合材料在第一内侧导体层的润湿扩展。
附图说明
图1是表示实施例的半导体装置10的外观的图。
图2是图1中的II-II线处的剖视图。
图3是图1中的III-III线处的剖视图。
图4是省略密封体52来表示半导体装置10的内部构造的立体图。
图5是省略密封体52及第一绝缘基板20来表示半导体装置10的内部构造的立体图。
图6是半导体装置10的电路图。
图7是表示第一绝缘基板20的第一内侧导体层24的图。
图8是表示第二绝缘基板30的第二内侧导体层34的图。
具体实施方式
在本技术的一实施方式中，第一内侧导体层的第一区域的面积可以比第一导体隔件的与第一区域对置的一表面的面积大。根据这样的结构，第一接合层与第一区域以足够的面积接触，由此第一导体块与第一内侧导体层之间被牢固地接合。特别是，在使第二区域表面粗糙化的工序中，从第二区域飞散的异物有时会附着于第一区域。即便在这样的情况下，在相对于第一导体隔件的尺寸更大地设计第一区域时，也能够抑制这种异物所致的接合力的降低。
在上述实施方式中，第一接合层与第一内侧导体层接触的面积可以比第一接合层与第一导体隔件的所述一表面接触的面积大。根据这样的结构，第一接合层具有合适的倒角形状，由此可抑制在半导体装置的内部(特别是，第一接合层及其周边)产生的热应力。不过，作为其它实施方式，第一接合层与第一内侧导体层接触的面积也可以比第一接合层与第一导体隔件的所述一表面接触的面积小。
在本技术的一实施方式中，第一接合层在第一内侧导体层的表面可以到达第一区域与第二区域之间的边界的至少一部分。如果是这样的结构，则能够判断为第一区域的大小相对于第一导体隔件的尺寸大体是适当的。不过，在其它实施方式中，也可以是第一区域相对于第一导体隔件的尺寸被设计得足够大，其结果是，第一接合层也可以不到达第一区域与第二区域之间的边界。
在上述实施方式中，第一接合层在第一内侧导体层的表面也可以扩展到整个第一区域。如果是这样的结构，则可认为第一区域的大小相对于第一导体隔件的尺寸更适当，能够判断为利用第二区域高精度地控制了第一接合层的润湿扩展。
在上述实施方式中，第一接合层在第一内侧导体层的表面既可以扩展至第二区域，也可以不扩展至第二区域。即，第二区域既可以将熔融的接合材料的润湿扩展完全禁止，也可以仅对其进行抑制。
在本技术的一实施方式中，第一接合层可以由焊接材料构成。不过，构成第一接合层的材料并不限定于焊接材料，也可以是具有导电性的其它接合材料。
在本技术的一实施方式中，第一绝缘基板可以还具有设于第一绝缘层的另一侧(即，与第一内侧导体层相反的一侧)的第一外侧导体层。根据这样的结构，能够提高第一绝缘基板的散热性。另外，第一绝缘层的两侧的构造的对称性提高，由此能够抑制第一绝缘基板的伴随热变形的翘曲。关于这一点，就第一内侧导体层和第一外侧导体层而言，虽然不作特别限定，但二者可以由相互相等的图案形成。
在本技术的一实施方式中，半导体装置可以还具备对第一半导体元件进行密封的密封体。该情况下，密封体可以与第一内侧导体层的第二区域接触。第一内侧导体层的第二区域具有较大的表面粗糙度，因此例如能够通过锚定效应等与密封体牢固地紧贴。因而，在半导体装置具备密封体的情况下，第一内侧导体层的第二区域不仅能够控制接合材料的润湿扩展，还能够提高密封体对第一半导体元件的密闭性。
在本技术的一实施方式中，第一内侧导体层的第二区域可以是通过激光照射、电子束照射、溅射、化学蚀刻、喷丸中的至少一个而使表面粗糙化的区域。根据这样的结构，在第一内侧导体层的表面，能够均匀地形成具有微小凹凸的第二区域。在此，对于第二区域的具体的表面粗糙度，不作特别限定。如前所述，对熔融的接合材料(构成第一接合层的材料)的润湿性只要在第二区域不比在第一区域低即可。即，熔融的接合材料在第二区域中的接触角只要不比熔融的接合材料在第一区域中的接触角小即可，例如，相对于其在第一区域中的该接触角不满90度这一情况，其在第二区域中的该接触角只要为90度以上即可。
在本技术的一实施方式中，半导体装置可以还具备隔着第一半导体元件而与第一绝缘基板对置的第二绝缘基板。该情况下，第二绝缘基板可以具有第二绝缘层和设于第二绝缘层的一侧的第二内侧导体层。第二内侧导体层的表面可以具有第三区域和包围第三区域并且表面粗糙度比第三区域大的第四区域。并且，第一半导体元件可以经由第二接合层而与第二内侧导体层的第三区域接合。这样，在半导体装置还具备第二绝缘基板的情况下，能够对第二绝缘基板也同样地采用本技术的第一绝缘基板的结构。
在本技术的一实施方式中，第二绝缘基板可以还具有设于第二绝缘层的另一侧的第二外侧导体层。根据这样的结构，与前述的第一绝缘基板相同，能够提高第二绝缘基板的散热性，抑制第二绝缘基板的伴随热变形的翘曲。
在本技术的一实施方式中，半导体装置可以还具有与第一绝缘基板经由第二导体隔件接合的第二半导体元件。该情况下，第一绝缘基板的第一内侧导体层可以具有第五区域和包围第五区域并且表面粗糙度比第五区域大的第六区域。并且，第二导体隔件可以经由第三接合层而与第一内侧导体层的第五区域接合。在此，第五区域既可以自前述的第一区域分离，也可以与第一区域连续。在此基础上或者取而代之，第六区域既可以自前述的第二区域分离，也可以与该第二区域连续。
在上述实施方式中，第一绝缘基板的第一内侧导体层可以具有在第一绝缘层上相互分离的第一部分和第二部分。该情况下，可以是第一区域和第二区域位于第一内侧导体层的第一部分，第五区域和第六区域位于第一内侧导体层的第二部分。根据这样的结构，能够在共用的第一绝缘基板中将第一半导体元件与第二半导体元件电绝缘。
在上述实施方式中，半导体装置可以还具备经由第二半导体元件而与第一绝缘基板对置的第二绝缘基板。该情况下，第二绝缘基板可以具有第二绝缘层和设于第二绝缘层的一侧的第二内侧导体层。第二内侧导体层的表面可以具有第七区域和包围第七区域并且表面粗糙度比第七区域大的第八区域。并且，第二半导体元件可以经由第四接合层而与第二内侧导体层的第七区域接合。这样，关于第二半导体元件，也能够对第二绝缘基板同样地采用本技术的第一绝缘基板的结构。
在本技术的一实施方式中，也可以是，第一半导体元件和/或第二半导体元件具有上表面电极和下表面电极，且是将上表面电极与下表面电极之间导通以及切断的开关元件。该情况下，就开关元件而言，虽然不作特别限定，但其可以是IGBT(Insulated GateBipolar Transistor)或MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)。
实施例
参照附图对实施例的半导体装置10进行说明。半导体装置10用于例如电动汽车的电力控制装置，能够构成转换器、逆变器这些电力转换电路的至少一部分。在此所说的电动汽车泛指具有对车轮进行驱动的电机的汽车，例如包含通过外部的电力充电的电动汽车、除电机以外还具有发动机的混合动力车以及以燃料电池为电源的燃料电池车等。
如图1-图6所示，半导体装置10具备第一半导体元件12、第二半导体元件14和密封体52。第一半导体元件12及第二半导体元件14被密封在密封体52的内部。密封体52由绝缘材料构成。虽然不作特别限定，但本实施例中的密封体52由例如环氧树脂这些热固性的树脂构成。密封体52大体上具有板形状，具有上表面52a和位于上表面52a的相反侧的下表面52b。
第一半导体元件12具有半导体基板12a、上表面电极12b、下表面电极12c和多个信号电极12d。上表面电极12b及多个信号电极12d位于半导体基板12a的上表面，下表面电极12c位于半导体基板12a的下表面。虽然不作特别限定，但第一半导体元件12是将上表面电极12b与下表面电极12c之间导通以及切断的开关元件，详细来说是RC-IGBT。即，在第一半导体元件12上，除了IGBT以外，还内置有回流二极管。注意，作为其它实施方式，第一半导体元件12也可以是MOSFET。
同样，第二半导体元件14具有半导体基板14a、上表面电极14b、下表面电极14c和多个信号电极14d。上表面电极14b及多个信号电极14d位于半导体基板14a的上表面，下表面电极14c位于半导体基板14a的下表面。虽然不作特别限定，但第二半导体元件14亦是将上表面电极14b与下表面电极14c之间导通以及切断的开关元件，详细来说是RC-IGBT。即，在第二半导体元件14上，也是除了IGBT以外，还内置有回流二极管。注意，作为其它实施方式，第二半导体元件14也可以是MOSFET。
虽然不作特别限定，但对于第一半导体元件12和第二半导体元件14，采用了具有相同构造的半导体元件。不过，作为其它实施方式，对于第一半导体元件12和第二半导体元件14，也可以采用相互不同的构造的半导体元件。例如，对于第一半导体元件12和第二半导体元件14，能够采用相互不同的构造的开关元件。或者，也可以是：第一半导体元件12是开关元件，第二半导体元件14是二极管元件。对于第一半导体元件12和第二半导体元件14，能够采用各种种类的功率半导体元件，而不限于开关元件。另外，就第一半导体元件12及第二半导体元件14的半导体基板12a、14a而言，虽然不作特别限定，但其例如可以是硅基板、碳化硅基板或氮化物半导体基板。
半导体装置10还具备第一绝缘基板20和第二绝缘基板30。第一绝缘基板20隔着第一半导体元件12及第二半导体元件14而与第二绝缘基板30对置。第一绝缘基板20和第二绝缘基板30被密封体52保持为一体，第一绝缘基板20与第二绝缘基板30之间被密封体52填满。注意，第一绝缘基板20，也可以由两个以上的绝缘基板构成，而不限于单一的绝缘基板。在此基础上或者取而代之，对于第二绝缘基板30，其也可以由两个以上的绝缘基板构成，而不限于单一的绝缘基板。
第一绝缘基板20具有第一绝缘层22、设于第一绝缘层22的一侧的第一内侧导体层24和设于第一绝缘层22的另一侧的第一外侧导体层26。第一内侧导体层24在密封体52的内部与第一半导体元件12及第二半导体元件14电连接。另一方面，第一外侧导体层26在密封体52的上表面52a向外部露出。由此，第一绝缘基板20不仅构成电路的一部分，还作为将第一半导体元件12及第二半导体元件14的热向外部释放的散热板发挥功能。
第一绝缘基板20的第一内侧导体层24具有第一部分24X和第二部分24Y。第一部分24X与第二部分24Y相互分离，并在第一绝缘层22上电绝缘。第一内侧导体层24的第一部分24X经由第一导体隔件16而与第一半导体元件12的上表面电极12b电连接。详细来说，第一内侧导体层24的第一部分24X经由接合层60A而与第一导体隔件16接合，第一导体隔件16经由接合层60B而与第一半导体元件12的上表面电极12b接合。另一方面，第一内侧导体层24的第二部分24Y经由第二导体隔件18而与第二半导体元件14的上表面电极14b电连接。详细来说，第一内侧导体层24的第二部分24Y经由接合层60D而与第二导体隔件18接合，第二导体隔件18经由接合层60E而与第二半导体元件14的上表面电极14b接合。在此，就接合层60A、60B、60C、60D而言，虽然不作特别限定，但其由焊接材料构成。
第一绝缘基板20的第一外侧导体层26亦具有第一部分26X和第二部分26Y。第一外侧导体层26的第一部分26X具有与第一内侧导体层24的第一部分24X相同的形状，这两个第一部分24X、26X隔着第一绝缘层22相互对置。同样，第一外侧导体层26的第二部分26Y具有与第一内侧导体层24的第二部分24Y相同的形状，这两个第二部分24Y、26Y隔着第一绝缘层22相互对置。这样，若第一绝缘基板20在第一绝缘层22的两侧具有对称的构造，则可有效地抑制第一绝缘基板20的伴随热变形的翘曲。不过，作为其它实施方式，第一绝缘基板20的第一外侧导体层26也可以由单一的部分构成，而不必被分割为多个部分26X、26Y。
第二绝缘基板30具有第二绝缘层32、设于第二绝缘层32的一侧的第二内侧导体层34和设于第二绝缘层32的另一侧的第二外侧导体层36。第二内侧导体层34在密封体52的内部与第一半导体元件12及第二半导体元件14电连接。另一方面，第二外侧导体层36在密封体52的下表面52b向外部露出。由此，对于第二绝缘基板30，也是不仅构成电路的一部分，还作为将第一半导体元件12及第二半导体元件14的热向外部释放的散热板发挥功能。
第二绝缘基板30的第二内侧导体层34具有第一部分34X、第二部分34Y和第三部分34Z。第一部分34X、第二部分34Y及第三部分34Z相互分离，并在第二绝缘层32上电绝缘。第二内侧导体层34的第一部分34X经由接合层60C而与第一半导体元件12的下表面电极12c接合，并向该下表面电极14c电连接。另一方面，第二内侧导体层34的第二部分34Y经由接合层60F而与第二半导体元件14的下表面电极14c接合，并向该下表面电极14c电连接。在此，就接合层60E、60F而言，虽然不作特别限定，但其由焊接材料构成。
第二绝缘基板30的第二外侧导体层36亦具有第一部分36X、第二部分36Y和第三部分36Z。第二外侧导体层36的第一部分36X具有与第二内侧导体层34的第一部分34X相同的形状，这两个第一部分34X、36X隔着第二绝缘层32相互对置。同样，第二外侧导体层36的第二部分36Y具有与第二内侧导体层34的第二部分34Y相同的形状，这两个第二部分34Y、36Y隔着第二绝缘层32相互对置。而且，第二外侧导体层36的第三部分36Z具有与第二内侧导体层34的第三部分34Z相同的形状，这两个第三部分34Z、36Z隔着第二绝缘层32相互对置。这样，若第二绝缘基板30在第二绝缘层32的两面具有对称的构造，则可有效地抑制第二绝缘基板30的伴随热变形的翘曲。不过，作为其它实施方式，第二绝缘基板30的第二外侧导体层36也可以由单一的部分构成，而不必被分割为多个部分36X、36Y、36Z。
作为一个例子，本实施例中的第一绝缘基板20及第二绝缘基板30是AMB(ActiveMetal brazed Copper)基板。绝缘层22、32由例如氧化铝、氮化硅、氮化铝这些陶瓷构成。另一方面，内侧导体层24、34及外侧导体层26、36由铜构成。另外，内侧导体层24、34在其表面被实施了镀镍以及镀金。不过，两个绝缘基板20、30各自也可以是例如DBC(Direct BondedCopper)基板或DBA(Direct Bonded Aluminum)基板，而不限定于AMB基板。就绝缘基板20、30的具体结构而言，不作特别限定。另外，绝缘基板20、30各自只要至少具有绝缘层22、32及内侧导体层24、34即可，不是必须需要外侧导体层26、36。
半导体装置10还具备连接部件40。连接部件40在密封体52的内部位于第一绝缘基板20与第二绝缘基板30之间。连接部件40的上表面经由接合层60G而与第一内侧导体层24的第一部分24X接合。连接部件40的下表面与第二内侧导体层34的第二部分34Y接合。连接部件40由金属(例如，铜)或其它导体构成，将第一内侧导体层24的第一部分24X与第二内侧导体层34的第二部分34Y电连接。由此，第一半导体元件12与第二半导体元件14在密封体52的内部串联地电连接。
半导体装置10还具备第一电力端子42、第二电力端子44和第三电力端子46。这三个电力端子42、44、46从密封体52向相同的方向突出，并且相互平行地延伸。三个电力端子42、44、46由铜或其它金属这些导体构成。虽然不作特别限定，但在半导体装置10的制造阶段，三个电力端子42、44、46可以通过单一的引线框准与后述的第一信号端子48及第二信号端子50一起备好。
第一电力端子42在密封体52的内部与第二绝缘基板30接合。详细来说，第一电力端子42与第二内侧导体层34的第一部分34X经由接合层(省略图示)接合。由此，第一电力端子42向第一半导体元件12的下表面电极12c电连接。第二电力端子44在密封体52的内部与第一绝缘基板20接合。详细来说，第二电力端子44与第一内侧导体层24的第二部分24Y经由接合层60I接合。由此，第二电力端子44向第二半导体元件14的上表面电极12b电连接。第三电力端子46在密封体52的内部与第二绝缘基板30接合。详细来说，第三电力端子46与第二内侧导体层34的第二部分34Y经由接合层(省略图示)接合。由此，第三电力端子46向第一半导体元件12的上表面电极12b及第二半导体元件14的下表面电极14c电连接。
半导体装置10还具备多个第一信号端子48和多个第二信号端子50。这些信号端子48、50从密封体52向相同的方向突出，并相互平行地延伸。多个信号端子48、50由铜或其它金属这些导体构成。多个第一信号端子48在密封体52的内部向第一半导体元件12的多个信号电极12d电连接。多个第二信号端子50在密封体52的内部向第二半导体元件14的多个信号电极14d电连接。虽然不作特别限定，但本实施例中的各个信号端子48、50经由由铝或铜这些金属构成的接合线(省略图示)向对应的信号电极12d连接。不过，信号端子48、50与信号电极12d、14d之间的连接也可以使用例如第一绝缘基板20或第二绝缘基板30的内侧导体层24、34进行，而不限于接合线。
接下来，参照图7、图8对第一绝缘基板20的第一内侧导体层24及第二绝缘基板30的第二内侧导体层34的结构进行说明。如图7所示，在第一绝缘基板20中，第一内侧导体层24的表面被局部地粗化。由此，在第一内侧导体层24的第一部分24X，形成有多个非粗化区域NR1、NR2和将它们包围的粗化区域RG1。粗化区域RG1是通过例如激光照射而被粗化的区域，粗化区域RG1、RG2的表面粗糙度比非粗化区域NR1、NR2的表面粗糙度大。在一个非粗化区域NR1，经由接合层60A接合有第一导体隔件16，在另一个非粗化区域NR2，经由接合层60G接合有连接部件40。在第一内侧导体层24的第二部分24Y，也形成有多个非粗化区域NR3、NR4和将它们包围的粗化区域RG2。在一个非粗化区域NR3，经由接合层60D接合有第二导体隔件18，在另一个非粗化区域NR4，经由接合层60I接合有第二电力端子44。
如图8所示，在第二绝缘基板30中，也是第二内侧导体层34的表面被局部地粗化。由此，在第二内侧导体层34的第一部分34X，形成有多个非粗化区域NR5、NR6和将它们包围的粗化区域RG3成。在一个非粗化区域NR5，经由接合层60C接合有第一半导体元件12，在另一个非粗化区域NR6，经由接合层(省略图示)接合有第一电力端子42。在第二内侧导体层34的第二部分34Y，也形成有多个非粗化区域NR7、NR8、NR9和将它们包围的粗化区域RG4。在一个非粗化区域NR7，经由接合层60F接合有第二半导体元件14。在另一个非粗化区域NR8，经由接合层60H接合有连接部件40。并且，在再一个非粗化区域NR9，经由接合层(省略图示)接合有第三电力端子46。
如上，在本实施例的半导体装置10中，在例如第一绝缘基板20的第一内侧导体层24的表面，设有非粗化区域NR1(第一区域)和表面粗糙度比非粗化区域NR1大的粗化区域RG1(第二区域)，非粗化区域NR1被粗化区域RA1包围。表面粗糙度较小的非粗化区域NR1对熔融的接合材料的润湿性较高。与之相对，表面粗糙度较大的粗化区域RG1对熔融的接合材料的润湿性较低。因而，在使用接合材料(例如，焊接材料)向非粗化区域NR1接合第一导体隔件16时，熔融的接合材料在非粗化区域NR1内良好地润湿扩展，并且又被禁止润湿扩展至粗化区域RG1。因而，通过适当设计非粗化区域NR1与粗化区域RG1之间的边界，能够有意图地控制接合材料在第一内侧导体层24的润湿扩展。
在本实施例的半导体装置10中，第一内侧导体层24的第一部分24X的非粗化区域NR1的面积比第一导体隔件16的与非粗化区域NR1对置的上表面16a的面积大。根据这样的结构，第一内侧导体层24与第一导体隔件16之间的接合层60A(以下，称为第一接合层60A)能够与第一内侧导体层24的非粗化区域NR1以足够的面积接触。由此，第一导体隔件16与第一内侧导体层24之间被牢固地接合。特别是，在形成粗化区域RG1的工序中，从粗化区域RG1飞散的异物有时会附着于非粗化区域NR1。即便在这样的情况下，在相对于第一导体隔件16的尺寸更大地设计非粗化区域NR1时，也能够抑制这种异物所致的接合力的降低。
通过上述结构，在本实施例的半导体装置10中，第一接合层60A与第一内侧导体层24接触的面积比第一接合层60A与第一导体隔件16的上表面16a接触的面积大。由此，第一接合层60A具有合适的倒角形状，可抑制在半导体装置10的内部(特别是，接合层60A及其周边)产生的热应力。在此，第一接合层60A在第一内侧导体层24的表面扩展到整个非粗化区域NR1。不过，并不限定于此，第一接合层60A在第一内侧导体层24的表面也可以仅到达非粗化区域NR1与粗化区域RG1之间的边界的至少一部分。在此，第一接合层60A在第一内侧导体层24的表面既可以扩展至粗化区域RG1，也可以不扩展至粗化区域RG1。即，粗化区域RG1既可以将熔融的接合材料的润湿扩展完全禁止，也可以仅对其进行抑制。
由图7可理解，非粗化区域NR1相对于第一导体隔件16的余量(尺寸差)也可以局部地变大。该情况下，虽然不作特别限定，但在从第一导体隔件16到第一内侧导体层24的外周缘为止的距离较大的部分，使非粗化区域NR1相对于第一导体隔件16的余量较大较好。换言之，在从第一导体隔件16到第一内侧导体层24的外周缘为止的距离较小的部分，使非粗化区域NR1相对于第一导体隔件16的余量较小较好。由此，即使在该距离较小的部分，也能够在非粗化区域NR1的外侧以足够的宽度形成粗化区域RG1。
在本实施例的半导体装置10中，各个接合层60A-60I可以由焊接材料构成。不过，构成接合层60A-60I的材料也可以是具有导电性的其它接合材料，而不限定于焊接材料。无论接合材料的种类如何，只要以可抑制熔融的接合材料的润湿扩展的方式设计粗化区域RG1-RG4所需的表面粗糙度即可。另外，形成粗化区域RG1-RG4的方法例如也可以是电子束照射、溅射、化学蚀刻、喷丸，而不限定于激光照射。
在其它非粗化区域NR2-NR9中也同样发挥上述的非粗化区域NR1的作用效果。例如，在第一内侧导体层24的第二部分24Y，在向非粗化区域NR2(第五区域)接合第二导体隔件18时，熔融的接合材料在非粗化区域NR2内良好地润湿扩展，并且又被禁止润湿扩展至粗化区域RG2(第六区域)。在第二内侧导体层34的第一部分34X，在向非粗化区域NR5(第三区域)接合第一半导体元件12时，熔融的接合材料在非粗化区域NR5内良好地润湿扩展，并且又被禁止润湿扩展至粗化区域RG3(第四区域)。在第二内侧导体层34的第二部分34Y，在向非粗化区域NR7(第七区域)接合第二半导体元件14时，熔融的接合材料在非粗化区域NR7内良好地润湿扩展，并且又被禁止润湿扩展至粗化区域RG4(第八区域)。在其余的非粗化区域NR2、NR4、NR6、NR8、NR9中，也是在接合对应的连接部件40或电力端子42、44、46时，利用粗化区域RG1-RG4抑制熔融的接合材料的润湿扩展。
注意，其余的非粗化区域NR2、NR4、NR6、NR8、NR9位于内侧导体层24、34的外周缘的附近。对于这样的非粗化区域NR2、NR4、NR6、NR8、NR9，也可以是其一部分到达内侧导体层24、34的外周缘，在该位置处不被粗化区域NG1-NG4包围。通过这样的结构，也能利用内侧导体层24、34的外周缘的边缘防止熔融的焊接材料的润湿扩展。不过，在这样的实施方式中，通过省略内侧导体层24、34的镀金来抑制内侧导体层24、34的侧面(外周面)处的润湿性也是有效的。
以上对本说明书所公开的技术的具体例详细地进行了说明，但它们只不过是例示，并不限定权利要求书。在权利要求书记载的技术中，包含对以上例示的具体例作出各种变形、变更后的技术。本说明书或附图中说明的技术要素单独地或通过各种组合来发挥技术实用性，并不限定于申请时的权利要求中记载的组合。本说明书或附图中例示的技术能同时达成多个目的，达成其中的一个目的本身就具有技术实用性。
附图标记说明
10：半导体装置
12：第一半导体元件
14：第二半导体元件
16：第一导体隔件
18：第二导体隔件
20：第一绝缘基板
22：第一绝缘层
24：第一内侧导体层
24X：第一内侧导体层的第一部分
24Y：第一内侧导体层的第二部分
26：第一外侧导体层
26X：第一外侧导体层的第一部分
26Y：第一外侧导体层的第二部分
30：第二绝缘基板
32：第二绝缘层
34：第二内侧导体层
34X：第二内侧导体层的第一部分
34Y：第二内侧导体层的第二部分
36：第二外侧导体层
36X：第二外侧导体层的第一部分
36Y：第二外侧导体层的第二部分
40：连接部件
42：第一电力端子
44：第二电力端子
46：第三电力端子
48：第一信号端子
50：第二信号端子
52：密封体
60A-60I：接合层

Claims (15)

1.一种半导体装置，具备：
第一绝缘基板；以及
第一半导体元件，经由第一导体隔件接合于所述第一绝缘基板；
所述第一绝缘基板具有第一绝缘层和设于所述第一绝缘层的一侧的第一内侧导体层，
所述第一内侧导体层的表面具有第一区域和第二区域，该第二区域包围所述第一区域，并且表面粗糙度比所述第一区域的表面粗糙度大，
所述第一导体隔件经由第一接合层而接合于所述第一内侧导体层的所述第一区域。
2.根据权利要求1所述的半导体装置，其中，
所述第一内侧导体层的所述第一区域的面积比所述第一导体隔件的与所述第一区域对置的一表面的面积大。
3.根据权利要求2所述的半导体装置，其中，
所述第一接合层与所述第一内侧导体层接触的面积比所述第一接合层与所述第一导体隔件的所述一表面接触的面积大。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述第一接合层在所述第一内侧导体层的所述表面到达所述第一区域与所述第二区域之间的边界的至少一部分。
5.根据权利要求4所述的半导体装置，其中，
所述第一接合层在所述第一内侧导体层的所述表面扩展到整个所述第一区域。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述第一接合层在所述第一内侧导体层的所述表面未扩展至所述第二区域。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述第一接合层由焊接材料构成。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述第一绝缘基板还具有设于所述第一绝缘层的另一侧的第一外侧导体层。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述半导体装置还具备对所述第一半导体元件进行密封的密封体，
所述密封体与所述第一内侧导体层的所述第二区域接触。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
所述第一内侧导体层的所述第二区域是通过激光照射、电子束照射、溅射、化学蚀刻、喷丸中的至少一个而使表面粗糙化的区域。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述半导体装置还具备隔着所述第一半导体元件而与所述第一绝缘基板对置的第二绝缘基板，
所述第二绝缘基板具有第二绝缘层和设于所述第二绝缘层的一侧的第二内侧导体层，
所述第二内侧导体层的表面具有第三区域和第四区域，该第四区域包围所述第三区域，并且表面粗糙度比所述第三区域的表面粗糙度大，
所述第一半导体元件经由第二接合层而接合于所述第二内侧导体层的所述第三区域。
12.根据权利要求11所述的半导体装置，其中，
所述第二绝缘基板还具有设于所述第二绝缘层的另一侧的第二外侧导体层。
13.根据权利要求1至12中任一项所述的半导体装置，其中，
所述半导体装置还具备经由所述第二导体隔件而接合于所述第一绝缘基板的第二半导体元件，
所述第一绝缘基板的所述第一内侧导体层具有第五区域和第六区域，该第六区域包围所述第五区域，并且表面粗糙度比所述第五区域的表面粗糙度大，
所述第二导体隔件经由第三接合层而接合于所述第一内侧导体层的所述第五区域。
14.根据权利要求13所述的半导体装置，其中，
所述第一绝缘基板的所述第一内侧导体层具有在所述第一绝缘层上相互分离的第一部分和第二部分，
所述第一区域和所述第二区域位于所述第一内侧导体层的所述第一部分，
所述第五区域和所述第六区域位于所述第一内侧导体层的所述第二部分。
15.根据权利要求13或14所述的半导体装置，其中，
所述半导体装置还具备隔着所述第二半导体元件而与所述第一绝缘基板对置的第二绝缘基板，
所述第二绝缘基板具有第二绝缘层和设于所述第二绝缘层的一侧的第二内侧导体层，
所述第二内侧导体层的表面具有第七区域和第八区域，该第八区域包围所述第七区域，并且表面粗糙度比所述第七区域的表面粗糙度大，
所述第二半导体元件经由第四接合层而接合于所述第二内侧导体层的所述第七区域。
CN201980100269.8A 2019-09-13 2019-09-13 半导体装置 Pending CN114365279A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/036243 WO2021049039A1 (ja) 2019-09-13 2019-09-13 半導体装置

Publications (1)

Publication Number Publication Date
CN114365279A true CN114365279A (zh) 2022-04-15

Family

ID=74865948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980100269.8A Pending CN114365279A (zh) 2019-09-13 2019-09-13 半导体装置

Country Status (5)

Country Link
US (1) US12125823B2 (zh)
JP (1) JP7248133B2 (zh)
CN (1) CN114365279A (zh)
DE (1) DE112019007709T5 (zh)
WO (1) WO2021049039A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
JP7512954B2 (ja) 2021-05-27 2024-07-09 株式会社デンソー 半導体装置
JP7400774B2 (ja) * 2021-05-27 2023-12-19 株式会社デンソー 半導体装置
CN117425958A (zh) * 2021-06-09 2024-01-19 三菱电机株式会社 半导体模块以及电力变换装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893303B2 (ja) 2006-12-29 2012-03-07 株式会社デンソー 半導体装置
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
DE112019007709T5 (de) 2022-05-25
JPWO2021049039A1 (ja) 2021-12-23
JP7248133B2 (ja) 2023-03-29
US12125823B2 (en) 2024-10-22
WO2021049039A1 (ja) 2021-03-18
US20220199578A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US9609748B2 (en) Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board
US8466548B2 (en) Semiconductor device including excess solder
US5856913A (en) Multilayer semiconductor device having high packing density
CN114365279A (zh) 半导体装置
US20120175755A1 (en) Semiconductor device including a heat spreader
CN109599384B (zh) 半导体器件
CN110047807B (zh) 半导体装置
JPWO2015111202A1 (ja) 半導体モジュール
CN111952270A (zh) 半导体装置
CN110858568A (zh) 半导体装置
US12100631B2 (en) Semiconductor device
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP4645406B2 (ja) 半導体装置
CN111354710B (zh) 半导体装置及其制造方法
US10566295B2 (en) Semiconductor device
US20220392819A1 (en) Semiconductor device and method of manufacturing the same
US20210257269A1 (en) Semiconductor device
JP7147186B2 (ja) 半導体装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
US11587861B2 (en) Semiconductor device and manufacturing method thereof
JP7106891B2 (ja) 半導体装置
WO2020144907A1 (ja) 半導体装置
JP7103533B2 (ja) 半導体装置
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体
US20220367372A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination