[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

タグ

PCIeとNUMAに関するyassのブックマーク (4)

  • サーバーさんに本気を出してもらうために憶えておきたい設定項目

    cpuspeed がオンだと.... — はせがワン (@hasegaw) 2014, 5月 29 ミドルウェアのスループットを測ろうと思ったのですが cpuspeed などの設定をぜんぜんやっていませんでした。。。 経験上、チューニング過程でいじりたくなるようなパラメータを思い出してみます。 パワーマネジメントに関する設定はオフにする UEFIやBIOSにはパワーマネジメント設定がありますが、これらを無効にするとプロセッサなどが無条件で定格クロックで走り続けます。ピーク性能を高めたり瞬発力を上げるためにはパワーマネジメントはオフにします。当然ながらベースの消費電力やファンの騒音は増えますが、かわりにいくらかピーク性能の向上が見込めます。 Hyper Threading はレイテンシーとスループットのトレードオフ Hyper Threadingは、たぶん、コア内でパイプラインを取り合うから

    yass
    yass 2014/05/29
    " Nehalem以降のサーバでPCIeに何か挿すということは、どいつか特定のプロセッサの端にPCIeデバイスを繋ぐということです / パワーマネジメントを入れないと、ターボブーストが効かなくなるというトレードオフがあります "
  • NUMAアーキテクチャとネットワーク性能(2)-実践編 - Blog

    前回、NUMAアーキテクチャがネットワーク性能に与える影響についての技術的な背景を説明した。 (前回記事) NUMAアーキテクチャとネットワーク性能(1)-説明編 - Interconnect Your Future - InfiniBand and RoCE 稿では、実際にLinux環境でネットワーク性能を測定し、NUMAが与える影響についての事例とノウハウを紹介したい。 稿では、最終的には下記測定例をまとめている。NUMA構成が異なる場合、性能が全く異なってしまう。極端な話、40GbE NICなのに4-5Gbpsしか出ないことになってしまう。実際には性能出ます。注意。 NUMA構成上遠い構成でのiperf性能:1プロセス(1コア) 2.00Gbps、12プロセス(6コア) 4.84Gbps NUMA構成上近い構成でのiperf性能:1プロセス(1コア) 14.7Gbps、12プロセ

    NUMAアーキテクチャとネットワーク性能(2)-実践編 - Blog
    yass
    yass 2014/05/26
    " NUMA構成の設定(アフィニティ(Affinity)設定)は非常に重要である。性能的に不利な構成で性能測定を行うと、本例のような極端な構成では、40GbE NICなのに4-5Gbpsしか性能が出ないといったことも起こりうる。"
  • NUMAアーキテクチャとネットワーク性能(1)-説明編 - Blog

    NUMA(Non-Uniform Memory Access)とは Non-uniform memory access - Wikipedia, the free encyclopedia NUMA - Wikipedia NUMA(Non-Uniform Memory Access、ヌマ)とは、共有メモリ型マルチプロセッサコンピュータシステムのアーキテクチャのひとつで、複数プロセッサが共有するメインメモリへのアクセスコストが、メモリ領域とプロセッサに依存して均一でないアーキテクチャである。 複数CPUがある場合、近いメモリと遠いメモリが構成上存在し、データが置かれる場所によって、性能に差が出てしまうアーキテクチャである。 ネットワーク性能を測定する場合も、NUMA構成上不利な状態で性能測定をしてしまうと、思うような性能が出ない場合があるため、注意が必要である。稿では、NUMA及びCPU

    NUMAアーキテクチャとネットワーク性能(1)-説明編 - Blog
    yass
    yass 2014/05/26
    " NUMAノードの近いメモリに対して、遠いメモリは半分のバンド幅しか性能が出ていない / レイテンシー(処理完了時間)についても、遠いメモリは近いメモリより約60%も時間が掛かってしまう "
  • qpstudy 2014.04 ハードウェア設計の勘所

    1. 第3セッション ハードウェア設計の勘所 qpstudy 2014.04 -険しい道の歩き方をちょっとだけ教えてあげる- Apr 19, 2014 @ DWANGO セミナールーム Takeshi HASEGAWA (@hasegaw) 2. @hasegaw is 誰 長谷川 猛 (HASEGAWA Takeshi) twitter: @hasegaw 前職時代 ・SEとしてシステム構築、客先のシステム運用、提案 ・気付いたらプリセールス∼PM担当SE (ざっくりデザイン、工数/導入物品見積もり、 構築プロジェクトの管理、保守等の問い合わせ対応) 現職 ・フラッシュを軸としたアプリケーション高速化を支援する セールスエンジニア

    qpstudy 2014.04 ハードウェア設計の勘所
    yass
    yass 2014/04/19
    " 3x4[channel] = 12[DIMM per CPU] / CPUあたりのPCI Expressレーンは有限資源 / 40 lanes per CPU、ただし自由には使えない "
  • 1