JPH0888346A - 半導体装置及びそれを使った電力変換装置 - Google Patents
半導体装置及びそれを使った電力変換装置Info
- Publication number
- JPH0888346A JPH0888346A JP6224747A JP22474794A JPH0888346A JP H0888346 A JPH0888346 A JP H0888346A JP 6224747 A JP6224747 A JP 6224747A JP 22474794 A JP22474794 A JP 22474794A JP H0888346 A JPH0888346 A JP H0888346A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- main
- contact
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 181
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 description 27
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 229910001413 alkali metal ion Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】阻止電圧が安定し、漏れ電流の小さい高信頼の
高電圧半導体装置を提供する。 【構成】主ｐｎ- 接合を形成するｐ層をリング状に取り
囲む多重のｐ層と、それらをさらに取り囲むリング状の
ｎ+ 層と、各ｐ層とｎ+ 層に低抵抗接触し絶縁膜を介し
てｎ- 層の表面に達し周辺方向に延びる順フィールドプ
レートと内側方向に延びる逆フィールドプレートの面積
がｎ- 表面の半分以上を占めるフィールドプレートとを
有する。 【効果】本発明によれば、厳しい環境で使われる高電圧
の半導体装置の阻止電圧の安定化に有効で、高電圧の制
御装置の信頼性向上に非常に効果的である。
高電圧半導体装置を提供する。 【構成】主ｐｎ- 接合を形成するｐ層をリング状に取り
囲む多重のｐ層と、それらをさらに取り囲むリング状の
ｎ+ 層と、各ｐ層とｎ+ 層に低抵抗接触し絶縁膜を介し
てｎ- 層の表面に達し周辺方向に延びる順フィールドプ
レートと内側方向に延びる逆フィールドプレートの面積
がｎ- 表面の半分以上を占めるフィールドプレートとを
有する。 【効果】本発明によれば、厳しい環境で使われる高電圧
の半導体装置の阻止電圧の安定化に有効で、高電圧の制
御装置の信頼性向上に非常に効果的である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びそれを
使った電力変換装置に係り、特に１.７ｋＶ以上の高い
阻止電圧を有するプレーナ型半導体装置及びそれを使っ
た高電圧の電力変換装置に関する。
使った電力変換装置に係り、特に１.７ｋＶ以上の高い
阻止電圧を有するプレーナ型半導体装置及びそれを使っ
た高電圧の電力変換装置に関する。
【０００２】
【従来の技術】最近、プレーナ型半導体装置の阻止電圧
の向上が著しい。プレーナ型半導体装置とは、少なくと
も１つのｐｎ接合が主表面に露出している半導体装置を
言うが、従来使われてきたメサ型半導体装置，ベベル型
の半導体装置に比べ、主表面からの不純物の拡散や絶縁
膜の形成のみで高電圧の阻止特性を得られることから、
ＩＣ，ＬＳＩの微細化プロセスと共用化できるというメ
リットがある。高電圧の半導体装置でも性能向上には微
細化が必須で、微細化プロセスを使ったプレーナ半導体
装置の開発が著しい。
の向上が著しい。プレーナ型半導体装置とは、少なくと
も１つのｐｎ接合が主表面に露出している半導体装置を
言うが、従来使われてきたメサ型半導体装置，ベベル型
の半導体装置に比べ、主表面からの不純物の拡散や絶縁
膜の形成のみで高電圧の阻止特性を得られることから、
ＩＣ，ＬＳＩの微細化プロセスと共用化できるというメ
リットがある。高電圧の半導体装置でも性能向上には微
細化が必須で、微細化プロセスを使ったプレーナ半導体
装置の開発が著しい。
【０００３】図３は、プレーナ型半導体装置の一例であ
るダイオードの平面図を示す。半導体装置１には、電流
を流す主電極２２と、この主電極２２をトラック状に取
り囲むフィールドプレート電極２２１，２２２，２２
３，２２４，２２５と、さらに半導体装置１の最外周部
であるｎ+ 層１４（但し本図では記号「ｎ+ 」は記載せ
ず）の電位に固定された電極２３が形成されている。
るダイオードの平面図を示す。半導体装置１には、電流
を流す主電極２２と、この主電極２２をトラック状に取
り囲むフィールドプレート電極２２１，２２２，２２
３，２２４，２２５と、さらに半導体装置１の最外周部
であるｎ+ 層１４（但し本図では記号「ｎ+ 」は記載せ
ず）の電位に固定された電極２３が形成されている。
【０００４】図４は、図３の半導体装置１のＡ−Ａ′の
断面を示す。半導体装置１は、例えば半導体基体１１上
にｎ- 層１２が形成され、上側の主表面よりｐ層１３，
131,１３２，１３３，１３４，１３５が拡散されてい
る。また最外周にはｎ+ 層１４が形成されている。下面
の主表面には主電極２１が半導体基体１１に低抵抗接触
している。ｐ層１３にはもう一方の主電極２２が形成さ
れ、その一部は、絶縁膜３０を介してｎ- 層１２上に延
びている。この部分をフィールドプレートと言い、ｐ層
１３とｎ- 層１２が逆バイアスされたときに生じる電界
を緩和する役目を持つ。特に、電界が強くなりやすいｐ
層１３の角の領域の電界緩和に有効である。その他のｐ
層１３１，１３２，１３３，１３４，１３５は、主電極
２１にプラス、もう一方の主電極２２にマイナスが印加
された場合、その印加電圧を分散する役目を持つ。主電
極２１の電位は半導体基体１１に伝わり、半導体基体１
１とｎ- 層１２はｎ+／ｎ-接合であるため、ほぼ同電位
となり、さらにｎ+ 層１４も同様の電位となる。この結
果、ｐ層１３とｎ+ 層１４が逆バイアス状態になり、各
ｐ層１３１，１３２，１３３，１３４，１３５は中間の
電位を持つことになる。例えば、主電極２１に２０００
Ｖが印加され、もう一方の主電極２２が０Ｖの場合、ｐ
層１３１は３００Ｖ，ｐ層１３２は６００Ｖ，ｐ層１３
３は９００Ｖ，ｐ層１３４は１２００Ｖ，ｐ層１３５は
１５００Ｖ、ｎ+ 層１４は約２０００Ｖとなる。このよ
うに電位を分散することで、プレーナ型半導体装置１の
高電圧化が可能となる。
断面を示す。半導体装置１は、例えば半導体基体１１上
にｎ- 層１２が形成され、上側の主表面よりｐ層１３，
131,１３２，１３３，１３４，１３５が拡散されてい
る。また最外周にはｎ+ 層１４が形成されている。下面
の主表面には主電極２１が半導体基体１１に低抵抗接触
している。ｐ層１３にはもう一方の主電極２２が形成さ
れ、その一部は、絶縁膜３０を介してｎ- 層１２上に延
びている。この部分をフィールドプレートと言い、ｐ層
１３とｎ- 層１２が逆バイアスされたときに生じる電界
を緩和する役目を持つ。特に、電界が強くなりやすいｐ
層１３の角の領域の電界緩和に有効である。その他のｐ
層１３１，１３２，１３３，１３４，１３５は、主電極
２１にプラス、もう一方の主電極２２にマイナスが印加
された場合、その印加電圧を分散する役目を持つ。主電
極２１の電位は半導体基体１１に伝わり、半導体基体１
１とｎ- 層１２はｎ+／ｎ-接合であるため、ほぼ同電位
となり、さらにｎ+ 層１４も同様の電位となる。この結
果、ｐ層１３とｎ+ 層１４が逆バイアス状態になり、各
ｐ層１３１，１３２，１３３，１３４，１３５は中間の
電位を持つことになる。例えば、主電極２１に２０００
Ｖが印加され、もう一方の主電極２２が０Ｖの場合、ｐ
層１３１は３００Ｖ，ｐ層１３２は６００Ｖ，ｐ層１３
３は９００Ｖ，ｐ層１３４は１２００Ｖ，ｐ層１３５は
１５００Ｖ、ｎ+ 層１４は約２０００Ｖとなる。このよ
うに電位を分散することで、プレーナ型半導体装置１の
高電圧化が可能となる。
【０００５】さらに、各ｐ層１３１，１３２，１３３，
１３４，１３５には補助電極２２１，２２２，２２３，
２２４，２２５が各々形成され、フィールドプレートが
それぞれに設けられ、長さＲがｎ- 層１２上に延びてい
る。これらのフィールドプレートＲも各ｐ層の角に加わ
る電界を緩和する。また、ｎ+ 層１４には、別の補助電
極２３が形成され、半導体装置１の内側に延びるフィー
ルドプレートが設けられている。これもｎ+ 層１４の角
に加わる電界を緩和する役目を持つ。このように、ｐ層
１３１，１３２，１３３，１３４，１３５による電位分
散と、フィールドプレートによる電界緩和によりプレー
ナ型半導体装置の高電圧化が可能となってきている。
１３４，１３５には補助電極２２１，２２２，２２３，
２２４，２２５が各々形成され、フィールドプレートが
それぞれに設けられ、長さＲがｎ- 層１２上に延びてい
る。これらのフィールドプレートＲも各ｐ層の角に加わ
る電界を緩和する。また、ｎ+ 層１４には、別の補助電
極２３が形成され、半導体装置１の内側に延びるフィー
ルドプレートが設けられている。これもｎ+ 層１４の角
に加わる電界を緩和する役目を持つ。このように、ｐ層
１３１，１３２，１３３，１３４，１３５による電位分
散と、フィールドプレートによる電界緩和によりプレー
ナ型半導体装置の高電圧化が可能となってきている。
【０００６】なお、ｐ層１３１，１３２，１３３，１３
４，１３５は、ＦＬＲ（Field Limiting Ring ）と呼ば
れている。また、半導体装置１の周辺に向かってｎ- 層
上に延びるフィールドプレートを順フィールドプレート
（順ＦＰ），内側方向に延びるフィールドプレートを逆
フィールドプレート（逆ＦＰ）と呼ぶことにする。さら
に、ＦＬＲやＦＰを持つ電圧阻止領域のことをターミネ
ーション領域という。
４，１３５は、ＦＬＲ（Field Limiting Ring ）と呼ば
れている。また、半導体装置１の周辺に向かってｎ- 層
上に延びるフィールドプレートを順フィールドプレート
（順ＦＰ），内側方向に延びるフィールドプレートを逆
フィールドプレート（逆ＦＰ）と呼ぶことにする。さら
に、ＦＬＲやＦＰを持つ電圧阻止領域のことをターミネ
ーション領域という。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなＦＬＲやフィールドプレートを持つ高電圧のプレー
ナ型半導体装置を、使用環境が厳しい、例えば地下鉄や
近郊電車などの電車のインバータ装置に使った場合、屋
内で使われるインバータ装置に比べ湿度や温度の変化が
激しい。このため、阻止電圧の低下や漏れ電流の増加と
いう問題が生じる。特に、インバータ電車では、架線電
圧が１５００Ｖに達するため、中性点電圧を持つ３レベ
ルインバータ装置でも、半導体装置には１７００Ｖ以上
の阻止電圧が要求される。これをプレーナ構造で実現す
るにはＦＬＲが約８個以上必要であるため、ターミネー
ション領域の長さが１０００ミクロンにも及ぶ場合があ
る。そのため、モジュール等の有機樹脂でモールドされ
たパッケージでは、湿度や温度の変化により樹脂中の電
荷や水分等の変動の影響を受けやすい。その結果、イン
バータ装置の電圧制御能力が低下し、最悪の場合電車等
の運行に支障を来す場合がある。
うなＦＬＲやフィールドプレートを持つ高電圧のプレー
ナ型半導体装置を、使用環境が厳しい、例えば地下鉄や
近郊電車などの電車のインバータ装置に使った場合、屋
内で使われるインバータ装置に比べ湿度や温度の変化が
激しい。このため、阻止電圧の低下や漏れ電流の増加と
いう問題が生じる。特に、インバータ電車では、架線電
圧が１５００Ｖに達するため、中性点電圧を持つ３レベ
ルインバータ装置でも、半導体装置には１７００Ｖ以上
の阻止電圧が要求される。これをプレーナ構造で実現す
るにはＦＬＲが約８個以上必要であるため、ターミネー
ション領域の長さが１０００ミクロンにも及ぶ場合があ
る。そのため、モジュール等の有機樹脂でモールドされ
たパッケージでは、湿度や温度の変化により樹脂中の電
荷や水分等の変動の影響を受けやすい。その結果、イン
バータ装置の電圧制御能力が低下し、最悪の場合電車等
の運行に支障を来す場合がある。
【０００８】図５は、その原因を説明する図４の部分拡
大図である。破線は、等電位線４０を示す。順フィール
ドプレートＲにより、等電位線４０が周辺方向に伸ばさ
れ、ｐ層１３４の角の領域のｎ- 層１２の電界が緩和さ
れていることが判る。本発明者等の実験結果、湿度の高
い状態では半導体装置１の絶縁膜３０上の表面にマイナ
スの電荷が発生し、ｎ- 層１２表面をｐ反転することが
判った。マイナスの電荷としては、水分中のＯＨ−イオ
ン，樹脂中のマイナスイオン等がある。
大図である。破線は、等電位線４０を示す。順フィール
ドプレートＲにより、等電位線４０が周辺方向に伸ばさ
れ、ｐ層１３４の角の領域のｎ- 層１２の電界が緩和さ
れていることが判る。本発明者等の実験結果、湿度の高
い状態では半導体装置１の絶縁膜３０上の表面にマイナ
スの電荷が発生し、ｎ- 層１２表面をｐ反転することが
判った。マイナスの電荷としては、水分中のＯＨ−イオ
ン，樹脂中のマイナスイオン等がある。
【０００９】ｐ層１３４は、ｐ層１３５より低電位にあ
るため、ｐ層１３４と同電位の順フィールドプレートＲ
はｎ- 層１２より低電位となる。その結果、順ＦＰ下の
ｎ-層１２はｐ反転しやすく、さらに絶縁膜３０を介し
て露出しているｎ- 層１２表面もマイナス電荷によりｐ
反転するため、ｐ層１３４とｐ層１３５はｐ反転層で電
位的につながり、ＦＬＲの効果が損なわれ、阻止電圧が
低下する。
るため、ｐ層１３４と同電位の順フィールドプレートＲ
はｎ- 層１２より低電位となる。その結果、順ＦＰ下の
ｎ-層１２はｐ反転しやすく、さらに絶縁膜３０を介し
て露出しているｎ- 層１２表面もマイナス電荷によりｐ
反転するため、ｐ層１３４とｐ層１３５はｐ反転層で電
位的につながり、ＦＬＲの効果が損なわれ、阻止電圧が
低下する。
【００１０】これを防ぐために、図６に示すようなター
ミネーション構造が特開昭59−76466 号公報に記載され
ている。各ＦＬＲ１３１，１３２，１３３，１３４，１
３５に逆フィールドプレートＬを設けることにより、ｐ
反転層の形成が防止され、阻止電圧が安定化する。
ミネーション構造が特開昭59−76466 号公報に記載され
ている。各ＦＬＲ１３１，１３２，１３３，１３４，１
３５に逆フィールドプレートＬを設けることにより、ｐ
反転層の形成が防止され、阻止電圧が安定化する。
【００１１】これを、図７を使ってさらに詳しく説明す
る。逆フィールドプレートＬを形成することで、高電位
側にあるｐ層１３５の電位を補助電極２２５により、逆
フィールドプレートＬ下のｎ- 層１２表面の電位を緩
和，固定できる。逆フィールドプレートＬの電位は、そ
の下のｎ- 層１２表面の電位より高電位となるため、ｐ
反転層が形成されず、ｐ層１３４とｐ層１３５が同電位
とならないために阻止電圧が低下することなく、安定化
するという効果がある。しかし、インバータ電車が海岸
近くを走行する場合、塩水による影響を受け、特にナト
リウムイオンのプラス電荷により、逆フィールドプレー
トＬが長くなった様な状態となり、ｐ層１３４の角の電
界が強くなり、阻止電圧が低下する不具合がある。この
不具合は、ナトリウムイオンだけでなく、モジュールの
中に含まれる樹脂中のアルカリ金属イオンや、半導体装
置及びモジュールの製造途中で不可避に汚染されるアル
カリ金属イオンによっても生じる。
る。逆フィールドプレートＬを形成することで、高電位
側にあるｐ層１３５の電位を補助電極２２５により、逆
フィールドプレートＬ下のｎ- 層１２表面の電位を緩
和，固定できる。逆フィールドプレートＬの電位は、そ
の下のｎ- 層１２表面の電位より高電位となるため、ｐ
反転層が形成されず、ｐ層１３４とｐ層１３５が同電位
とならないために阻止電圧が低下することなく、安定化
するという効果がある。しかし、インバータ電車が海岸
近くを走行する場合、塩水による影響を受け、特にナト
リウムイオンのプラス電荷により、逆フィールドプレー
トＬが長くなった様な状態となり、ｐ層１３４の角の電
界が強くなり、阻止電圧が低下する不具合がある。この
不具合は、ナトリウムイオンだけでなく、モジュールの
中に含まれる樹脂中のアルカリ金属イオンや、半導体装
置及びモジュールの製造途中で不可避に汚染されるアル
カリ金属イオンによっても生じる。
【００１２】一方、図５と図７の構造をあわせ持つ図８
に示すような順フィールドプレートＲ４と逆フィールド
プレートＬ４を有する構造が考えられる。このような構
造とすることにより、阻止電圧の安定化が図られるが、
製造バラツキが多く、歩留まりが悪いという問題があ
る。本発明者等の原因究明の結果、半導体装置１０１の
絶縁膜３０上を覆う有機樹脂が阻止電圧試験でプラスと
マイナスに分極し、等電位線４０を乱していることが判
った。また、製造途中で不可避に導入される樹脂のボイ
ドや亀裂、また異物等により誘電率の異なる物質が絶縁
膜３０上に形成されると、等電位線４０が歪み、所望の
阻止電圧が安定して得られないことがOBIC（光ビーム誘
導電流）法等により観察された。このような不具合は、
インバータ電車の模擬試験でも生じ、駅間の半導体装置
の温度の上下，春夏秋冬の環境変化によるパッケージの
劣化により、樹脂等に亀裂，変質が起こり、絶縁膜３０
上の誘電率が変化し、阻止電圧が変動する。
に示すような順フィールドプレートＲ４と逆フィールド
プレートＬ４を有する構造が考えられる。このような構
造とすることにより、阻止電圧の安定化が図られるが、
製造バラツキが多く、歩留まりが悪いという問題があ
る。本発明者等の原因究明の結果、半導体装置１０１の
絶縁膜３０上を覆う有機樹脂が阻止電圧試験でプラスと
マイナスに分極し、等電位線４０を乱していることが判
った。また、製造途中で不可避に導入される樹脂のボイ
ドや亀裂、また異物等により誘電率の異なる物質が絶縁
膜３０上に形成されると、等電位線４０が歪み、所望の
阻止電圧が安定して得られないことがOBIC（光ビーム誘
導電流）法等により観察された。このような不具合は、
インバータ電車の模擬試験でも生じ、駅間の半導体装置
の温度の上下，春夏秋冬の環境変化によるパッケージの
劣化により、樹脂等に亀裂，変質が起こり、絶縁膜３０
上の誘電率が変化し、阻止電圧が変動する。
【００１３】本発明は、上で述べたような問題点を考慮
してなされたものであり、阻止電圧が安定でしかも高歩
留まりのプレーナ型半導体装置及びそれを使った高信頼
の電力変換装置を実現する。
してなされたものであり、阻止電圧が安定でしかも高歩
留まりのプレーナ型半導体装置及びそれを使った高信頼
の電力変換装置を実現する。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
一対の主表面を持っている。これら主表面の一方の側に
おいては、第１導電型の第１の半導体領域の表面が接す
るとともに、第１の半導体領域内に延びる第２導電型の
第２の半導体領域が形成される。そして、この第２の半
導体領域を囲むように、第１の半導体領域内に延びる第
２導電型の第３の半導体領域が形成される。
一対の主表面を持っている。これら主表面の一方の側に
おいては、第１導電型の第１の半導体領域の表面が接す
るとともに、第１の半導体領域内に延びる第２導電型の
第２の半導体領域が形成される。そして、この第２の半
導体領域を囲むように、第１の半導体領域内に延びる第
２導電型の第３の半導体領域が形成される。
【００１５】さらに、半導体装置の他方の主表面には第
１の主電極が形成され、第２の半導体領域にはこの領域
に低抵抗接触するとともに絶縁膜を介して第１の半導体
領域の表面を覆う第２の主電極が設けられる。そして、
第３の半導体領域には、この領域に低抵抗接触するとと
もに第２半導体領域の側及び第２半導体領域とは反対側
において絶縁膜を介して第１の半導体領域の表面上を覆
う補助電極を設ける。このような構成のもとで、半導体
装置の一方の主表面と接する第１の半導体領域の表面に
おいて、補助電極によって覆われる領域の面積が、一方
の主表面と接する第１の半導体領域の表面の面積の１／
２以上になるようにする。
１の主電極が形成され、第２の半導体領域にはこの領域
に低抵抗接触するとともに絶縁膜を介して第１の半導体
領域の表面を覆う第２の主電極が設けられる。そして、
第３の半導体領域には、この領域に低抵抗接触するとと
もに第２半導体領域の側及び第２半導体領域とは反対側
において絶縁膜を介して第１の半導体領域の表面上を覆
う補助電極を設ける。このような構成のもとで、半導体
装置の一方の主表面と接する第１の半導体領域の表面に
おいて、補助電極によって覆われる領域の面積が、一方
の主表面と接する第１の半導体領域の表面の面積の１／
２以上になるようにする。
【００１６】
【作用】本発明において第１の半導体領域と第２の半導
体領域との接合が逆バイアスされる場合、半導体装置の
主表面上に広がる等電位線は、いったん第１の半導体領
域表面の電極で覆われない領域に集められ、再び第１の
半導体領域内において広がる。ここで、半導体装置の一
方の主表面と接する第１の半導体領域の表面の半分以上
の面積が、絶縁膜を介して補助電極によって、すなわち
順フィールドプレートと逆フィールドプレートによって
覆われているので、等電位線は第１の半導体領域表面の
電極で覆われない領域に高い密度で集められる。このた
め、半導体装置の主表面上の領域の誘電率が変化してこ
の領域における等電位線が歪んでも、等電位線が集めら
れた領域では等電位線の密度は実質一様になる。従っ
て、再び第１の半導体領域内において広がる等電位線に
は歪は生じない。すなわち、第１の半導体領域内の等電
位線は安定であり、電界の集中が起きにくく阻止電圧が
安定する。また、イオン性物質や水分の影響を受けにく
いため、インバータ電車などの使用環境が厳しく、経時
変化しやすい樹脂製のパッケージでも高信頼の電力変換
装置を実現できる。
体領域との接合が逆バイアスされる場合、半導体装置の
主表面上に広がる等電位線は、いったん第１の半導体領
域表面の電極で覆われない領域に集められ、再び第１の
半導体領域内において広がる。ここで、半導体装置の一
方の主表面と接する第１の半導体領域の表面の半分以上
の面積が、絶縁膜を介して補助電極によって、すなわち
順フィールドプレートと逆フィールドプレートによって
覆われているので、等電位線は第１の半導体領域表面の
電極で覆われない領域に高い密度で集められる。このた
め、半導体装置の主表面上の領域の誘電率が変化してこ
の領域における等電位線が歪んでも、等電位線が集めら
れた領域では等電位線の密度は実質一様になる。従っ
て、再び第１の半導体領域内において広がる等電位線に
は歪は生じない。すなわち、第１の半導体領域内の等電
位線は安定であり、電界の集中が起きにくく阻止電圧が
安定する。また、イオン性物質や水分の影響を受けにく
いため、インバータ電車などの使用環境が厳しく、経時
変化しやすい樹脂製のパッケージでも高信頼の電力変換
装置を実現できる。
【００１７】
【実施例】以下、本発明を、実施例により詳細に説明す
る。
る。
【００１８】図１は、本発明を適用した高電圧半導体装
置の一実施例のターミネーション領域を示す断面図であ
る。半導体装置１においては、ｎ+ 型またはｐ+ 型の半
導体基体１１の上に、ｎ- 層１２が形成される。ここ
で、半導体基体１１の導電型は、絶縁ゲート型バイポー
ラトランジスタやＭＯＳ制御サイリスタ等のｐエミッタ
層を有する半導体装置の場合にはｐ+ 型となり、MOSFET
やダイオード等の場合はｎ+ となる。半導体基体１１は
一方の主表面に接し、ｎ- 層１２は他方の主表面に接す
る。ｎ- 層１２が接する主表面からｐ層１３が拡散によ
り形成されている。ｐ層１３を囲むようにＦＬＲのｐ層
１３１，１３２，１３３，１３４，１３５が形成され
る。さらに半導体装置１の最外周には、これらのＦＬＲ
を囲むようにチャンネルストッパとなるｎ+ 層１４が設
けられている。半導体基体１１が接する主表面には主電
極２１が、ｐ層１３には順フィールドプレートを持つも
う一方の主電極２２が、それぞれ低抵抗接触するように
形成されている。各ｐ層１３１，１３２，１３３，１３
４，１３５、およびｎ+ 層１４には、それぞれ補助電極
２２１，２２２，２２３，２２４，２２５、２３が、各
層に低抵抗接触するように設けられている。補助電極２
２１〜２２５は、絶縁膜３０を介してｎ- 層１２の表面
上を覆う順及び逆フィールドプレートを有している。ま
た、補助電極２３も同様に、逆フィールドプレートを有
している。
置の一実施例のターミネーション領域を示す断面図であ
る。半導体装置１においては、ｎ+ 型またはｐ+ 型の半
導体基体１１の上に、ｎ- 層１２が形成される。ここ
で、半導体基体１１の導電型は、絶縁ゲート型バイポー
ラトランジスタやＭＯＳ制御サイリスタ等のｐエミッタ
層を有する半導体装置の場合にはｐ+ 型となり、MOSFET
やダイオード等の場合はｎ+ となる。半導体基体１１は
一方の主表面に接し、ｎ- 層１２は他方の主表面に接す
る。ｎ- 層１２が接する主表面からｐ層１３が拡散によ
り形成されている。ｐ層１３を囲むようにＦＬＲのｐ層
１３１，１３２，１３３，１３４，１３５が形成され
る。さらに半導体装置１の最外周には、これらのＦＬＲ
を囲むようにチャンネルストッパとなるｎ+ 層１４が設
けられている。半導体基体１１が接する主表面には主電
極２１が、ｐ層１３には順フィールドプレートを持つも
う一方の主電極２２が、それぞれ低抵抗接触するように
形成されている。各ｐ層１３１，１３２，１３３，１３
４，１３５、およびｎ+ 層１４には、それぞれ補助電極
２２１，２２２，２２３，２２４，２２５、２３が、各
層に低抵抗接触するように設けられている。補助電極２
２１〜２２５は、絶縁膜３０を介してｎ- 層１２の表面
上を覆う順及び逆フィールドプレートを有している。ま
た、補助電極２３も同様に、逆フィールドプレートを有
している。
【００１９】本発明が、図４および図６が示す従来構造
と異なる点は、補助電極２２１，２２２，２２３，２２
４，２２５，２３が、ｎ- 層１２の主表面に接する面積
のほとんどを覆っている点である。この効果を図２に示
す、本実施例における電位分布の計算結果を使って説明
する。
と異なる点は、補助電極２２１，２２２，２２３，２２
４，２２５，２３が、ｎ- 層１２の主表面に接する面積
のほとんどを覆っている点である。この効果を図２に示
す、本実施例における電位分布の計算結果を使って説明
する。
【００２０】図２は図１の部分拡大図である。ｐ層１３
４に形成された補助電極２２４は絶縁膜３０を介して長
さＲ４の順フィールドプレートを有している。また、ｐ
層１３５には補助電極２２５が形成され、長さＬ４の逆
フィールドプレートが設けられている。なお、Ｒ４は、
ｐ層１３４とｎ- 層の接合部の露出位置から補助電極２
２４の順フィールドプレートの端部までの長さである。
Ｌ４についても同様である。
４に形成された補助電極２２４は絶縁膜３０を介して長
さＲ４の順フィールドプレートを有している。また、ｐ
層１３５には補助電極２２５が形成され、長さＬ４の逆
フィールドプレートが設けられている。なお、Ｒ４は、
ｐ層１３４とｎ- 層の接合部の露出位置から補助電極２
２４の順フィールドプレートの端部までの長さである。
Ｌ４についても同様である。
【００２１】順フィールドプレートによりｐ層１３４の
角の電界が緩められている。また、逆フィールドプレー
トによりｐ層１３５近傍のｎ- 層１２表面がｐ反転しに
くい。さらに、順フィールドプレート，逆フィールドプ
レートにより補助電極２２４，２２５間の距離Ｓ４が極
めて狭くなっている。後述するように、Ｓ４の寸法は、
順逆フィールドプレート間に置いて主表面に接するｎ-
層の面積が、ｐ層134と１３５の間で主表面と接するｎ-
層の面積の１／２以下になるように設定する。このこ
とにより、ｎ- 層１２内の等電位線は領域Ｓ４で一端密
集し、補助電極２２４，２２５上でまた分散する。その
結果、樹脂の変質や、水分の影響により、補助電極上に
誘電率の異なる領域や、イオン性物質が形成され、補助
電極上の等電位線が乱れても、領域Ｓ４で等電位線が実
質一様な密度となり歪が矯正される。このため、ｎ- 層
１２内の等電位線には、外部の等電位線の乱れが影響し
ない。すなわち、ｎ- 層１２内の等電位線は安定化され
るので、ｎ- 層１２中の電界の変動が起きにくく阻止電
圧が安定する。
角の電界が緩められている。また、逆フィールドプレー
トによりｐ層１３５近傍のｎ- 層１２表面がｐ反転しに
くい。さらに、順フィールドプレート，逆フィールドプ
レートにより補助電極２２４，２２５間の距離Ｓ４が極
めて狭くなっている。後述するように、Ｓ４の寸法は、
順逆フィールドプレート間に置いて主表面に接するｎ-
層の面積が、ｐ層134と１３５の間で主表面と接するｎ-
層の面積の１／２以下になるように設定する。このこ
とにより、ｎ- 層１２内の等電位線は領域Ｓ４で一端密
集し、補助電極２２４，２２５上でまた分散する。その
結果、樹脂の変質や、水分の影響により、補助電極上に
誘電率の異なる領域や、イオン性物質が形成され、補助
電極上の等電位線が乱れても、領域Ｓ４で等電位線が実
質一様な密度となり歪が矯正される。このため、ｎ- 層
１２内の等電位線には、外部の等電位線の乱れが影響し
ない。すなわち、ｎ- 層１２内の等電位線は安定化され
るので、ｎ- 層１２中の電界の変動が起きにくく阻止電
圧が安定する。
【００２２】本発明者らは、長さＲ４，Ｌ４，Ｓ４の好
ましい長さを検討した。その結果、ｎ- 層内におけるｐ
層１３４，１３５の付近の電界の２倍以上に、Ｓ４領域
の電界を強くすると、つまり主表面に露出するｎ- 層１
２の面積の半分以上を順フィールドプレートと逆フィー
ルドプレートで覆うと、高い歩留まりが得られることが
判った。図９はその結果を示す。（Ｌ＋Ｒ）／（Ｌ＋Ｒ
＋Ｓ）を０.５ 以上とすることにより、約９５％の歩留
まりが安定して得られる（Ｌ，Ｒ，Ｓはそれぞれ長さＬ
４，Ｒ４，Ｓ４に対応する）。本実施例においては、Ｓ
４領域における絶縁膜３０は、絶縁破壊強度が半導体領
域よりも大きい。例えばシリコン酸化膜は、その絶縁破
壊強度がシリコンの約２５倍である。このため、順フィ
ールドプレートと逆フィールドプレートによって等電位
線が密集し電界強度が増大しても、Ｓ４領域が絶縁破壊
することがなく、阻止電圧の劣化は起こさない。
ましい長さを検討した。その結果、ｎ- 層内におけるｐ
層１３４，１３５の付近の電界の２倍以上に、Ｓ４領域
の電界を強くすると、つまり主表面に露出するｎ- 層１
２の面積の半分以上を順フィールドプレートと逆フィー
ルドプレートで覆うと、高い歩留まりが得られることが
判った。図９はその結果を示す。（Ｌ＋Ｒ）／（Ｌ＋Ｒ
＋Ｓ）を０.５ 以上とすることにより、約９５％の歩留
まりが安定して得られる（Ｌ，Ｒ，Ｓはそれぞれ長さＬ
４，Ｒ４，Ｓ４に対応する）。本実施例においては、Ｓ
４領域における絶縁膜３０は、絶縁破壊強度が半導体領
域よりも大きい。例えばシリコン酸化膜は、その絶縁破
壊強度がシリコンの約２５倍である。このため、順フィ
ールドプレートと逆フィールドプレートによって等電位
線が密集し電界強度が増大しても、Ｓ４領域が絶縁破壊
することがなく、阻止電圧の劣化は起こさない。
【００２３】さらに、本実施例では図１に示すように、
高電圧の阻止電圧を実現するため、ｐ層１３１，１３
２，１３３，１３４，１３５はそれらの間隔（隣接する
ｐ層間の距離、すなわちｐ層間に露出するｎ- 層の幅）
がｎ+ 層１４側ほど、すなわち周辺側ほど広くしてい
る。これにより、内側ほどすなわち主電極２２が接触す
るｐ層１３側ほど等電位線が密で電界が強くなっていて
も各ＦＬＲでほぼ均等に電圧を分散できる。さらに好ま
しくは、内側ほど順フィールドプレートより逆フィール
ドプレートを長くした方が高電圧を達成しやすい。これ
は、逆フィールドプレートによりｐ反転層を形成するこ
となく、電位を周辺方向のＦＬＲへ伝え、電位を分散し
やすいためである。この逆フィールドプレートの長さ
は、ＦＬＲのｐ層の深さより長ければさらに良い。
高電圧の阻止電圧を実現するため、ｐ層１３１，１３
２，１３３，１３４，１３５はそれらの間隔（隣接する
ｐ層間の距離、すなわちｐ層間に露出するｎ- 層の幅）
がｎ+ 層１４側ほど、すなわち周辺側ほど広くしてい
る。これにより、内側ほどすなわち主電極２２が接触す
るｐ層１３側ほど等電位線が密で電界が強くなっていて
も各ＦＬＲでほぼ均等に電圧を分散できる。さらに好ま
しくは、内側ほど順フィールドプレートより逆フィール
ドプレートを長くした方が高電圧を達成しやすい。これ
は、逆フィールドプレートによりｐ反転層を形成するこ
となく、電位を周辺方向のＦＬＲへ伝え、電位を分散し
やすいためである。この逆フィールドプレートの長さ
は、ＦＬＲのｐ層の深さより長ければさらに良い。
【００２４】図１に示すように、等電位線を順フィール
ドプレートと逆フィールドプレートで密集させる本発明
の構造は、ＦＬＲの最外周のｐ層１３５とチャンネルス
トッパｎ+ １４の間でも適用でき、同様の効果があるこ
とは言うまでもない。従来この領域は、電圧を阻止する
最終の領域であることからｎ- 層の露出面積を一般に大
きくしていた。ところが、本発明者等が調べた結果、製
造工程で不可避に導入される誘電率の異なる異物や有機
樹脂のボイド，亀裂により、阻止電圧が変動しやすいこ
とが判った。また阻止電圧の信頼性試験で、半導体装置
１００の絶縁膜３０上を覆う有機樹脂がプラスとマイナ
スに分極し、等電位線４０が歪み所望の阻止電圧が安定
して得られないという問題があった。本発明をｐ層１３
５とｎ+層１４の間にさらに適用することにより、製造
工程の歩留まりをさらに９５％以上に安定化することが
できる。
ドプレートと逆フィールドプレートで密集させる本発明
の構造は、ＦＬＲの最外周のｐ層１３５とチャンネルス
トッパｎ+ １４の間でも適用でき、同様の効果があるこ
とは言うまでもない。従来この領域は、電圧を阻止する
最終の領域であることからｎ- 層の露出面積を一般に大
きくしていた。ところが、本発明者等が調べた結果、製
造工程で不可避に導入される誘電率の異なる異物や有機
樹脂のボイド，亀裂により、阻止電圧が変動しやすいこ
とが判った。また阻止電圧の信頼性試験で、半導体装置
１００の絶縁膜３０上を覆う有機樹脂がプラスとマイナ
スに分極し、等電位線４０が歪み所望の阻止電圧が安定
して得られないという問題があった。本発明をｐ層１３
５とｎ+層１４の間にさらに適用することにより、製造
工程の歩留まりをさらに９５％以上に安定化することが
できる。
【００２５】以上、本発明の１実施例について説明した
が、本実施例において各半導体領域の導電型を逆極性に
したものについても同じ作用，効果がある。
が、本実施例において各半導体領域の導電型を逆極性に
したものについても同じ作用，効果がある。
【００２６】また、半絶縁膜を補助電極上に形成し、半
絶縁膜を流れる電流によって電極間の電界を均一化する
ことにより、阻止電圧をさらに安定化できる。また、さ
らに、補助電極の上にさらに絶縁膜を形成すると、半導
体装置上の領域の誘電率の変化の影響が少なくするた
め、パッケージに組み込んだときに樹脂の分極や亀裂の
影響を受けにくくなる。
絶縁膜を流れる電流によって電極間の電界を均一化する
ことにより、阻止電圧をさらに安定化できる。また、さ
らに、補助電極の上にさらに絶縁膜を形成すると、半導
体装置上の領域の誘電率の変化の影響が少なくするた
め、パッケージに組み込んだときに樹脂の分極や亀裂の
影響を受けにくくなる。
【００２７】なお、本発明を適用したプレーナ構造を持
つ絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴ
と略記する）とダイオードを内蔵した阻止電圧２ｋＶの
IGBTモジュールは、従来の圧接型の平形セラミックパッ
ケージに入ったベベル構造の高電圧素子と同等以上の信
頼性を確保できる。
つ絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴ
と略記する）とダイオードを内蔵した阻止電圧２ｋＶの
IGBTモジュールは、従来の圧接型の平形セラミックパッ
ケージに入ったベベル構造の高電圧素子と同等以上の信
頼性を確保できる。
【００２８】次に、本発明を適用した半導体装置を使っ
た電力変換装置の実施例について説明する。
た電力変換装置の実施例について説明する。
【００２９】図１０は、本発明を適用したＩＧＢＴ及び
ダイオードを使ったインバータ装置の一実施例の主回路
を示す。本実施例は、直列多重インバータ装置であり、
いわゆる中性点クランプ方式の３相インバータ装置であ
る。本インバータ装置では、一対の直流端子４４３及び
４４４、並びに相数に等しい３個の交流端子４５７〜４
５９を備え、直流端子に直流電源を接続し、IGBT470 〜
４８１をスイッチングすることにより、直流電力を交流
電力に変換して交流端子に出力する。直流端子間には、
直列に接続されたフィルタコンデンサ４６０と４６１が
接続される。
ダイオードを使ったインバータ装置の一実施例の主回路
を示す。本実施例は、直列多重インバータ装置であり、
いわゆる中性点クランプ方式の３相インバータ装置であ
る。本インバータ装置では、一対の直流端子４４３及び
４４４、並びに相数に等しい３個の交流端子４５７〜４
５９を備え、直流端子に直流電源を接続し、IGBT470 〜
４８１をスイッチングすることにより、直流電力を交流
電力に変換して交流端子に出力する。直流端子間には、
直列に接続されたフィルタコンデンサ４６０と４６１が
接続される。
【００３０】ＩＧＢＴの組４７０と４７１，４７２と４
７３,４７４と４７５,４７６と４７７，４７８と４７
９，４８０と４８１がそれぞれ直列に接続され、それぞ
れの接続点と、フィルタコンデンサ４６０と４６１の接
続点との間にはクランプダイオード４９４〜４９９が接
続される。２個のＩＧＢＴの組、例えば直列に接続され
たIGBT470と４７１の組及びIGBT476と４７７の組が、さ
らに直列に接続され、その両端は直流端子間に接続され
る。また、２組のＩＧＢＴの組の各接続点から交流端子
が取り出される。ここで、IGBT470 〜４８１及びダイオ
ード４８２〜４９３は、図１に示したターミネーション
構造を持っている。また、IGBT470 〜４８１及びダイオ
ード４８２〜４９３は複数個の樹脂性のパッケージ内に
分けて納められている。
７３,４７４と４７５,４７６と４７７，４７８と４７
９，４８０と４８１がそれぞれ直列に接続され、それぞ
れの接続点と、フィルタコンデンサ４６０と４６１の接
続点との間にはクランプダイオード４９４〜４９９が接
続される。２個のＩＧＢＴの組、例えば直列に接続され
たIGBT470と４７１の組及びIGBT476と４７７の組が、さ
らに直列に接続され、その両端は直流端子間に接続され
る。また、２組のＩＧＢＴの組の各接続点から交流端子
が取り出される。ここで、IGBT470 〜４８１及びダイオ
ード４８２〜４９３は、図１に示したターミネーション
構造を持っている。また、IGBT470 〜４８１及びダイオ
ード４８２〜４９３は複数個の樹脂性のパッケージ内に
分けて納められている。
【００３１】本実施例によれば、ＩＧＢＴおよびダイオ
ードがイオン性物質や水分の影響を受けにくいため、イ
ンバータ電車などの厳しい使用環境のもとでも経時変化
しやすい樹脂性のパッケージを使用しても、高信頼かつ
高電圧のインバータ制御装置が実現できる。
ードがイオン性物質や水分の影響を受けにくいため、イ
ンバータ電車などの厳しい使用環境のもとでも経時変化
しやすい樹脂性のパッケージを使用しても、高信頼かつ
高電圧のインバータ制御装置が実現できる。
【００３２】また本実施例のインバータ装置を搭載した
インバータ電車の模擬試験で、駅間の半導体装置の温度
上下や春夏秋冬の環境変化によるパッケージの劣化によ
り、樹脂等に亀裂や変質が起こり絶縁膜３０上の誘電率
が変化しても、半導体装置の阻止電圧の変動及び漏れ電
流の増加がないという高信頼性を確認することができ
た。
インバータ電車の模擬試験で、駅間の半導体装置の温度
上下や春夏秋冬の環境変化によるパッケージの劣化によ
り、樹脂等に亀裂や変質が起こり絶縁膜３０上の誘電率
が変化しても、半導体装置の阻止電圧の変動及び漏れ電
流の増加がないという高信頼性を確認することができ
た。
【００３３】図１１は、本発明を適用したＩＧＢＴ及び
ダイオードを使ったインバータ装置の他の実施例の主回
路を示す。本インバータ装置も前実施例と同様に、一対
の直流端子５４３及び５４４、並びに相数に等しい３個
の交流端子５５７〜５５９を備え、直流端子に直流電源
を接続し、IGBT545 〜５５０をスイッチングすることに
より、直流電力を交流電力に変換して交流端子に出力す
る。直流端子間には、直列接続されたＩＧＢＴの組５４
５と５４６，５４７と５４８，５４９と５５０の各両端
が接続される。各ＩＧＢＴの組における２個のＩＧＢＴ
の直列接続点からは交流端子が取りだされる。また、各
ＩＧＢＴには負荷電流を還流させるためにダイオードが
逆並列に接続される。本実施例においても、ＩＧＢＴ及
びダイオードは、図１に示したターミネーション構造を
持っている。また、ＩＧＢＴ及びダイオードは複数個の
樹脂性のパッケージ内に分けて納められている。例え
ば、一相分のＩＧＢＴ２個及びダイオード２個が１つの
パッケージに納められる。本実施例も、前実施例のイン
バータ装置と同様の作用，効果を持っている。
ダイオードを使ったインバータ装置の他の実施例の主回
路を示す。本インバータ装置も前実施例と同様に、一対
の直流端子５４３及び５４４、並びに相数に等しい３個
の交流端子５５７〜５５９を備え、直流端子に直流電源
を接続し、IGBT545 〜５５０をスイッチングすることに
より、直流電力を交流電力に変換して交流端子に出力す
る。直流端子間には、直列接続されたＩＧＢＴの組５４
５と５４６，５４７と５４８，５４９と５５０の各両端
が接続される。各ＩＧＢＴの組における２個のＩＧＢＴ
の直列接続点からは交流端子が取りだされる。また、各
ＩＧＢＴには負荷電流を還流させるためにダイオードが
逆並列に接続される。本実施例においても、ＩＧＢＴ及
びダイオードは、図１に示したターミネーション構造を
持っている。また、ＩＧＢＴ及びダイオードは複数個の
樹脂性のパッケージ内に分けて納められている。例え
ば、一相分のＩＧＢＴ２個及びダイオード２個が１つの
パッケージに納められる。本実施例も、前実施例のイン
バータ装置と同様の作用，効果を持っている。
【００３４】
【発明の効果】以上詳述したように、本発明によれば、
インバータ電車などの厳しい環境においても、阻止電圧
が安定な高電圧の半導体装置を実現できる。さらに、本
発明を適用した半導体装置を使用すれば、電力変換装置
の信頼性を向上できる。
インバータ電車などの厳しい環境においても、阻止電圧
が安定な高電圧の半導体装置を実現できる。さらに、本
発明を適用した半導体装置を使用すれば、電力変換装置
の信頼性を向上できる。
【図１】本発明を適用した高電圧半導体装置の一実施例
のターミネーション領域を示す断面図。
のターミネーション領域を示す断面図。
【図２】図１の部分拡大図。
【図３】従来のプレーナ型半導体装置の一例であるダイ
オードの平面図。
オードの平面図。
【図４】図３の半導体装置のＡ−Ａ′の断面。
【図５】図４の部分拡大図。
【図６】従来のターミネーション構造。
【図７】図６の部分拡大図。
【図８】従来の順フィールドプレートと逆フィールドプ
レートを有する構造。
レートを有する構造。
【図９】ターミネーション構造と歩留まりの関係。
【図１０】本発明を適用したＩＧＢＴ及びダイオードを
使ったインバータ装置の一実施例の主回路。
使ったインバータ装置の一実施例の主回路。
【図１１】本発明を適用したＩＧＢＴ及びダイオードを
使ったインバータ装置の他の実施例の主回路。
使ったインバータ装置の他の実施例の主回路。
１…半導体装置、１１…半導体基体、１２…ｎ- 層、１
３…ｐ層、１４…ｎ+層、２１，２２…主電極、２３，
２２１，２２２，２２３，２２４，２２５…補助電極、
３０…絶縁膜、４０…等電位線、１３１，１３２，１３
３，１３４，１３５…ｐ層（ＦＬＲ）。
３…ｐ層、１４…ｎ+層、２１，２２…主電極、２３，
２２１，２２２，２２３，２２４，２２５…補助電極、
３０…絶縁膜、４０…等電位線、１３１，１３２，１３
３，１３４，１３５…ｐ層（ＦＬＲ）。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9055−4Ｍ Ｈ０１Ｌ 29/78 ６５２ Ｐ
Claims (11)
- 【請求項１】一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の第３の半
導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２の半導体領域の
側及びその反対側において絶縁膜を介して第１の半導体
領域の表面上を覆う補助電極と、 一方の主表面と接する第１の半導体領域の表面におい
て、補助電極によって覆われる領域の面積が、一方の主
表面と接する第１の半導体領域の表面の面積の１／２以
上であることを特徴とする半導体装置。 - 【請求項２】請求項１において、前記第３の半導体領域
が複数形成されることを特徴とする半導体装置。 - 【請求項３】一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の第３の半
導体領域と、 第３の半導体領域をさらに囲むように形成され、一方の
主表面より第１の半導体領域内に延びる第１導電型の第
４の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２及び第４の半導
体領域の側において絶縁膜を介して第１の半導体領域の
表面上を覆う第１の補助電極と、 第４の半導体領域に低抵抗接触し、第３の半導体領域側
において絶縁膜を介して第１の半導体領域の表面上を覆
う第２の補助電極とを有し、 一方の主表面と接する第１の半導体領域の表面におい
て、第２の主電極と第１及び第２の補助電極のいずれか
の電極によって覆われる領域を合わせた面積が、一方の
主表面と接する第１の半導体領域の表面の面積の１／２
以上であることを特徴とする半導体装置。 - 【請求項４】請求項３において、前記第３の半導体領域
が複数形成されることを特徴とする半導体装置。 - 【請求項５】請求項４において、第３の半導体領域間の
距離及び隣接する第３の半導体領域と第４の半導体領域
の距離が、第４の半導体領域側ほど広いことを特徴とす
る半導体装置。 - 【請求項６】請求項４または請求項５において、第３の
半導体領域間及び隣接する第３の半導体領域と第４の半
導体領域の間において、第４の半導体領域側において第
１の半導体領域の表面上を覆う第１の補助電極の面積
が、第２の半導体領域側において第１の半導体領域の表
面上を覆う第１または第２の補助電極の面積より広く、
かつ第４の半導体領域側ほど広いことを特徴とする半導
体装置。 - 【請求項７】請求項３乃至請求項６のいずれか１項にお
いて、第１の補助電極の第１の半導体領域の表面上の第
２の半導体領域側または第４の半導体領域側の長さが、
第３の半導体領域の第１の半導体領域内に延びた深さよ
り大きいことを特徴とする半導体装置。 - 【請求項８】請求項３乃至請求項８のいずれか１項にお
いて、隣接する第２の主電極と第１の補助電極の距離，
隣接する第１の補助電極間の距離、及び隣接する第１の
補助電極と第２の補助電極の距離が略等しいことを特徴
とする半導体装置。 - 【請求項９】請求項３乃至請求項８のいずれか１項にお
いて、第２の主電極，第１の補助電極、及び第２の補助
電極を絶縁膜または半絶縁膜で覆ったことを特徴とする
半導体装置。 - 【請求項１０】一対の直流端子と、 相数に等しい個数の交流端子と、 直流端子と交流端子との間に接続される半導体スイッチ
ング素子と、を備える電力変換装置において、 半導体スイッチング素子が、 一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の第３の半
導体領域と、 半導体基体の他方の主表面に形成された第１の主電極
と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２の半導体領域の
側及びその反対側において絶縁膜を介して第１の半導体
領域の表面上を覆う補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面におい
て、補助電極によって覆われる領域を合わせた面積が、
一方の主表面と接する第１の半導体領域の表面の面積の
１／２以上であることを特徴とする電力変換装置。 - 【請求項１１】一対の直流端子と、 相数に等しい個数の交流端子と、 直流端子と交流端子との間に接続される半導体スイッチ
ング素子と、を備える電力変換装置において、 半導体スイッチング素子が、 一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の第３の半
導体領域と、 第３の半導体領域をさらに囲むように形成され、一方の
主表面より第１の半導体領域内に延びる第１導電型の第
４の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２及び第４の半導
体領域の側において絶縁膜を介して第１の半導体領域の
表面上を覆う第１の補助電極と、 第４の半導体領域に低抵抗接触し、第３の半導体領域側
において絶縁膜を介して第１の半導体領域の表面上を覆
う第２の補助電極とを有し、 一方の主表面と接する第１の半導体領域の表面におい
て、第２の主電極と第１及び第２の補助電極のいずれか
の電極によって覆われる領域を合わせた面積が、一方の
主表面と接する第１の半導体領域の表面の面積の１／２
以上であることを特徴とする電力変換装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06224747A JP3111827B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体装置及びそれを使った電力変換装置 |
| EP95114338A EP0703627B1 (en) | 1994-09-20 | 1995-09-12 | Semiconductor device with field plate and power converter including said semiconductor device |
| DE69530155T DE69530155T2 (de) | 1994-09-20 | 1995-09-12 | Halbleiteranordnung mit Feldplatte und Leistungswandler mit dieser Halbleiteranordnung |
| US08/530,540 US5691553A (en) | 1994-09-20 | 1995-09-20 | Semiconductor device and power converter using same |
| US08/892,896 US5898199A (en) | 1994-09-20 | 1997-07-15 | Semiconductor device and power converter using same |
| US09/190,617 US6198126B1 (en) | 1994-09-20 | 1998-11-12 | Semiconductor device and power converter using same |
| JP2000034311A JP3424635B2 (ja) | 1994-09-20 | 2000-02-07 | 半導体装置及びそれを使った電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06224747A JP3111827B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体装置及びそれを使った電力変換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034311A Division JP3424635B2 (ja) | 1994-09-20 | 2000-02-07 | 半導体装置及びそれを使った電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0888346A true JPH0888346A (ja) | 1996-04-02 |
| JP3111827B2 JP3111827B2 (ja) | 2000-11-27 |
Family
ID=16818609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06224747A Expired - Lifetime JP3111827B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体装置及びそれを使った電力変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5691553A (ja) |
| EP (1) | EP0703627B1 (ja) |
| JP (1) | JP3111827B2 (ja) |
| DE (1) | DE69530155T2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052152A1 (fr) * | 1998-04-07 | 1999-10-14 | Hitachi, Ltd. | Dispositif semi-conducteur et convertisseur de puissance |
| JP2003086815A (ja) * | 2001-09-12 | 2003-03-20 | Fuji Electric Co Ltd | 半導体装置 |
| JP2004158844A (ja) * | 2002-10-15 | 2004-06-03 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| US6909142B2 (en) | 2001-10-30 | 2005-06-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
| JP2005252212A (ja) * | 2003-04-10 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 逆阻止型半導体装置およびその製造方法 |
| JP2007266520A (ja) * | 2006-03-30 | 2007-10-11 | Hitachi Ltd | 電力半導体装置 |
| JP2007324261A (ja) * | 2006-05-31 | 2007-12-13 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008181988A (ja) * | 2007-01-24 | 2008-08-07 | Hitachi Ltd | 半導体装置 |
| JP2008205512A (ja) * | 2008-05-16 | 2008-09-04 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
| JP2009038356A (ja) * | 2007-07-12 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2010238877A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2011187880A (ja) * | 2010-03-11 | 2011-09-22 | Mitsubishi Electric Corp | 半導体装置および測定方法 |
| JP2011204710A (ja) * | 2010-03-24 | 2011-10-13 | Fuji Electric Co Ltd | 半導体装置 |
| JP2011249580A (ja) * | 2010-05-27 | 2011-12-08 | Fuji Electric Co Ltd | 半導体装置 |
| JP2012080135A (ja) * | 2000-10-31 | 2012-04-19 | Fuji Electric Co Ltd | 半導体装置 |
| JP2013055347A (ja) * | 2012-11-08 | 2013-03-21 | Sanken Electric Co Ltd | 半導体装置 |
| JP2013058662A (ja) * | 2011-09-09 | 2013-03-28 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
| US8558342B2 (en) | 2009-09-29 | 2013-10-15 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2014175431A (ja) * | 2013-03-08 | 2014-09-22 | Hitachi Power Semiconductor Device Ltd | 半導体装置およびそれを用いた電力変換装置 |
| JP2015070184A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置 |
| US9299771B2 (en) | 2012-11-29 | 2016-03-29 | Fuji Electric Co., Ltd. | Semiconductor device with an electric field reduction mechanism in an edge termination region surrounding the active region |
| JPWO2017159640A1 (ja) * | 2016-03-14 | 2018-06-14 | 富士電機株式会社 | 半導体装置および製造方法 |
| WO2018139027A1 (ja) * | 2017-01-25 | 2018-08-02 | 富士電機株式会社 | 半導体装置 |
| WO2018163872A1 (ja) * | 2017-03-09 | 2018-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
| US10249720B2 (en) | 2016-02-26 | 2019-04-02 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11127822B2 (en) | 2016-02-26 | 2021-09-21 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| EP4086972A1 (en) | 2021-04-27 | 2022-11-09 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3111827B2 (ja) * | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| KR100248115B1 (ko) * | 1997-05-20 | 2000-03-15 | 김덕중 | 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 |
| DE10104264C2 (de) * | 2001-01-31 | 2003-03-13 | Infineon Technologies Ag | Leistungsdiode mit Feldplatten-Randstruktur |
| JP3551153B2 (ja) * | 2001-02-01 | 2004-08-04 | 日産自動車株式会社 | 半導体装置 |
| US6608349B1 (en) * | 2001-11-13 | 2003-08-19 | National Semiconductor Corporation | Narrow/short high performance MOSFET device design |
| US6898364B2 (en) * | 2002-08-27 | 2005-05-24 | Northrop Grumman Corporation | Buffer layer promotion of decrease of one or more strain gradients in optical fiber winding |
| DE102004017723B4 (de) * | 2003-04-10 | 2011-12-08 | Fuji Electric Co., Ltd | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| DE102004004045B4 (de) * | 2004-01-27 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung |
| DE102010024257B4 (de) | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| KR101634424B1 (ko) * | 2011-02-24 | 2016-06-28 | 후지필름 가부시키가이샤 | 도전 시트 및 터치 패널 |
| US8937319B2 (en) * | 2011-03-07 | 2015-01-20 | Shindengen Electric Manufacturing Co., Ltd. | Schottky barrier diode |
| KR20150088631A (ko) * | 2014-01-24 | 2015-08-03 | 삼성전기주식회사 | 터치센서 |
| CN108461541A (zh) * | 2017-02-17 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | Igbt的终端结构、igbt器件及其制造方法 |
| JP2021185593A (ja) | 2020-05-25 | 2021-12-09 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6904619A (ja) * | 1969-03-25 | 1970-09-29 | ||
| JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
| DE3142616A1 (de) * | 1981-10-28 | 1983-05-05 | Robert Bosch Gmbh, 7000 Stuttgart | "planare transistorstruktur" |
| DE3220250A1 (de) * | 1982-05-28 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit planarstruktur |
| JPS5976466A (ja) * | 1982-10-25 | 1984-05-01 | Mitsubishi Electric Corp | プレ−ナ形半導体装置 |
| JPS63138766A (ja) * | 1986-11-29 | 1988-06-10 | Nec Kansai Ltd | 半導体素子 |
| JPS63227063A (ja) * | 1987-03-17 | 1988-09-21 | Tdk Corp | 高耐圧半導体装置 |
| JP2812093B2 (ja) * | 1992-09-17 | 1998-10-15 | 株式会社日立製作所 | プレーナ接合を有する半導体装置 |
| JP2850694B2 (ja) * | 1993-03-10 | 1999-01-27 | 株式会社日立製作所 | 高耐圧プレーナ型半導体装置 |
| JPH0794704A (ja) * | 1993-09-24 | 1995-04-07 | Hitachi Ltd | 半導体装置 |
| JP3111827B2 (ja) * | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
-
1994
- 1994-09-20 JP JP06224747A patent/JP3111827B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-12 DE DE69530155T patent/DE69530155T2/de not_active Expired - Lifetime
- 1995-09-12 EP EP95114338A patent/EP0703627B1/en not_active Expired - Lifetime
- 1995-09-20 US US08/530,540 patent/US5691553A/en not_active Expired - Lifetime
-
1997
- 1997-07-15 US US08/892,896 patent/US5898199A/en not_active Expired - Lifetime
-
1998
- 1998-11-12 US US09/190,617 patent/US6198126B1/en not_active Expired - Lifetime
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052152A1 (fr) * | 1998-04-07 | 1999-10-14 | Hitachi, Ltd. | Dispositif semi-conducteur et convertisseur de puissance |
| JP2012080135A (ja) * | 2000-10-31 | 2012-04-19 | Fuji Electric Co Ltd | 半導体装置 |
| JP2003086815A (ja) * | 2001-09-12 | 2003-03-20 | Fuji Electric Co Ltd | 半導体装置 |
| US7189620B2 (en) | 2001-10-30 | 2007-03-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
| US6909142B2 (en) | 2001-10-30 | 2005-06-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
| JP2004158844A (ja) * | 2002-10-15 | 2004-06-03 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2005252212A (ja) * | 2003-04-10 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 逆阻止型半導体装置およびその製造方法 |
| JP2007266520A (ja) * | 2006-03-30 | 2007-10-11 | Hitachi Ltd | 電力半導体装置 |
| JP2007324261A (ja) * | 2006-05-31 | 2007-12-13 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008181988A (ja) * | 2007-01-24 | 2008-08-07 | Hitachi Ltd | 半導体装置 |
| JP2009038356A (ja) * | 2007-07-12 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008205512A (ja) * | 2008-05-16 | 2008-09-04 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
| JP2010238877A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8558342B2 (en) | 2009-09-29 | 2013-10-15 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2011187880A (ja) * | 2010-03-11 | 2011-09-22 | Mitsubishi Electric Corp | 半導体装置および測定方法 |
| US9472660B2 (en) | 2010-03-24 | 2016-10-18 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2011204710A (ja) * | 2010-03-24 | 2011-10-13 | Fuji Electric Co Ltd | 半導体装置 |
| US8749017B2 (en) | 2010-03-24 | 2014-06-10 | Fuji Electric Co., Ltd | Semiconductor device |
| JP2011249580A (ja) * | 2010-05-27 | 2011-12-08 | Fuji Electric Co Ltd | 半導体装置 |
| JP2013058662A (ja) * | 2011-09-09 | 2013-03-28 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US9406773B2 (en) | 2011-09-09 | 2016-08-02 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
| JP2013055347A (ja) * | 2012-11-08 | 2013-03-21 | Sanken Electric Co Ltd | 半導体装置 |
| US9299771B2 (en) | 2012-11-29 | 2016-03-29 | Fuji Electric Co., Ltd. | Semiconductor device with an electric field reduction mechanism in an edge termination region surrounding the active region |
| JP2014175431A (ja) * | 2013-03-08 | 2014-09-22 | Hitachi Power Semiconductor Device Ltd | 半導体装置およびそれを用いた電力変換装置 |
| JP2015070184A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置 |
| US10249720B2 (en) | 2016-02-26 | 2019-04-02 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11127822B2 (en) | 2016-02-26 | 2021-09-21 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10388740B2 (en) | 2016-03-14 | 2019-08-20 | Fuji Electric Co., Ltd. | Semiconductor device and fabrication method |
| JP2019091911A (ja) * | 2016-03-14 | 2019-06-13 | 富士電機株式会社 | 半導体装置および製造方法 |
| JPWO2017159640A1 (ja) * | 2016-03-14 | 2018-06-14 | 富士電機株式会社 | 半導体装置および製造方法 |
| WO2018139027A1 (ja) * | 2017-01-25 | 2018-08-02 | 富士電機株式会社 | 半導体装置 |
| US10896961B2 (en) | 2017-01-25 | 2021-01-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2018163872A1 (ja) * | 2017-03-09 | 2018-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
| US10879348B2 (en) | 2017-03-09 | 2020-12-29 | Sony Semiconductor Solutions Corporation | Semiconductor device and electronic apparatus |
| EP4086972A1 (en) | 2021-04-27 | 2022-11-09 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69530155D1 (de) | 2003-05-08 |
| US6198126B1 (en) | 2001-03-06 |
| JP3111827B2 (ja) | 2000-11-27 |
| DE69530155T2 (de) | 2004-01-15 |
| EP0703627A1 (en) | 1996-03-27 |
| EP0703627B1 (en) | 2003-04-02 |
| US5691553A (en) | 1997-11-25 |
| US5898199A (en) | 1999-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0888346A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JP3905981B2 (ja) | 高耐圧半導体装置 | |
| US5804868A (en) | Semiconductor device having planar junction | |
| JPH04361571A (ja) | Ｍｏｓ型半導体装置 | |
| KR101236498B1 (ko) | 전력 반도체장치 | |
| JP3424635B2 (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JPH04251983A (ja) | 半導体装置 | |
| JPS5877242A (ja) | 半導体デバイス | |
| JPH03180074A (ja) | 半導体装置 | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| US4641163A (en) | MIS-field effect transistor with charge carrier injection | |
| JP2019195013A (ja) | 半導体装置およびその製造方法 | |
| US11362204B2 (en) | Vertical thyristor | |
| US5554879A (en) | High voltage component having a low stray current | |
| US20230120729A1 (en) | Power semiconductor devices including multiple gate bond pads | |
| US11923451B2 (en) | Semiconductor device | |
| US20230075374A1 (en) | Semiconductor-on-insulator device with lightly doped extension region | |
| JPH0697439A (ja) | 高耐圧半導体素子 | |
| US10199491B2 (en) | Vertical transistor with improved robustness | |
| JPS6064481A (ja) | 半導体装置 | |
| JPS63273361A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH0513767A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS61102047A (ja) | 半導体装置 | |
| JPH04225570A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |