JP2011187880A - 半導体装置および測定方法 - Google Patents

Abstract

【課題】内包されるダイオードの電気的特性を直接かつ簡便に測定することが可能な半導体装置および当該半導体装置に関する測定方法を提供する。
【解決手段】半導体装置は、ｎ^-層６およびｐ^-層７と、ガードリング１２と、チャネルストッパ領域１４と、等電位アルミ１５と、コレクタ電極８とを備える。チャネルストッパ領域１４は、ガードリング１２の外周側に位置するように、半導体基板の主表面に形成される。等電位アルミ１５は、チャネルストッパ領域１４に電気的に接続される。コレクタ電極８は、半導体基板の裏面上に形成される。半導体基板は、ｐ^-層７とｎ^-層６とを含む。ｐ^-層７は、コレクタ電極８と電気的に接続される。ｎ^-層６は、ｐ^-層７と直接接触し、チャネルストッパ領域１４と直接接触する。等電位アルミ１５はチャネルストッパ電極１６を含む。
【選択図】図１

Description

この発明は、半導体装置および測定方法に関し、より特定的には、素子形成領域の外側にチャネルストッパ領域を備える半導体装置および当該半導体装置の特性の測定方法に関する。

従来、半導体装置の一種として、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）などの高耐圧型の半導体素子が知られている（たとえば、特開２０００−２６９５２０号公報（以下、「特許文献１」と呼ぶ）や特開２０００−２０８７６８号公報（以下、「特許文献２」と呼ぶ）参照）。特許文献１および特許文献２には、チャネルストッパ領域を有する高耐圧型半導体装置が開示され、また特許文献２ではチャネルストッパ領域に接続された補助電極が開示されている。

特開２０００−２６９５２０号公報 特開２０００−２０８７６８号公報

しかし、これらのチャネルストッパ領域上には通常パシベーション膜が形成されており、特許文献２の補助電極も当該パシベーション膜に覆われた状態となる。さらに、従来はチャネルストッパ領域に接続される等電位導電体（等電位リング）が形成される場合もある。しかし、このような等電位導電体の幅は比較的狭いものであり、パシベーション膜が形成されない場合であっても、そのような等電位導電体の表面に測定用ニードルや測定用ピンを接触させることは難しい場合が多かった。このため、高耐圧型半導体装置の例であるＩＧＢＴに内包されるダイオード（裏面側のＰＮ接合部）の電気的特性を確認するためには、従来はＩＧＢＴなどの素子を切断するなどの加工を行なった上で、所定の位置に測定用ニードルを接触させる必要があった。つまり、従来のＩＧＢＴなどの素子では、素子を破壊せずに直接的かつ簡便に当該ダイオードの部分のみについて電気的特性を確認することは困難であった。

このため、たとえば新規基板の適用や新規プロセス装置を適用するときに、形成されるデバイスの特性の調整に時間がかかるという問題があった。

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、内包されるダイオードの電気的特性を直接かつ簡便に測定することが可能な半導体装置および当該半導体装置に関する測定方法を提供することである。

この発明に従った半導体装置は、半導体基板と、ガードリングと、チャネルストッパ領域と、等電位導電体と、裏面電極とを備える。半導体基板は、主表面を有し、当該主表面に素子形成領域を有する。ガードリングは、平面視において素子形成領域を取り囲むように半導体基板の主表面に形成される。チャネルストッパ領域は、ガードリングの外周側に位置するように、半導体基板の主表面に形成される。等電位導電体は、半導体基板の主表面上に形成され、チャネルストッパ領域に電気的に接続される。裏面電極は、半導体基板において、主表面と反対側の裏面上に形成される。半導体基板は、第１導電型領域と第２導電型領域とを含む。第１導電型領域は、裏面電極と電気的に接続され、導電型が第１導電型である。第２導電型領域は、第１導電型領域と直接接触し、導電型が第１導電型とは異なる第２導電型であってチャネルストッパ領域と直接接触する。等電位導電体は測定用電極部を含む。

本発明によれば、裏面電極と測定電極部とを用いて、第１導電型領域と第２導電型領域との接触部に形成されるＰＮ接合（ＰＮダイオード）の電気的特性を直接的かつ簡便に測定することができる。

本発明による半導体装置の実施の形態１を示す断面模式図である。 図１に示した半導体装置の平面模式図である。 図１および図２に示した半導体装置の等価回路図である。 図１〜図３に示した半導体装置の第１の変形例を示す平面模式図である。 図１〜図３に示した半導体装置の第２の変形例を示す平面模式図である。 図１〜図３に示した半導体装置の第３の変形例を示す平面模式図である。 本発明による測定方法を説明するための回路図である。 本発明による半導体装置の実施の形態２を示す断面模式図である。 図８に示した半導体装置の平面模式図である。 図８および図９に示した半導体装置の変形例を示す平面模式図である。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。

（実施の形態１）
図１〜図３を参照して、本発明による半導体装置の実施の形態１を説明する。

図１および図２を参照して、本発明による半導体装置は、絶縁ゲートバイポートランジスタ（ＩＧＢＴ）であって、図２に示すように平面形状がほぼ四角形状であり、その中央部に機能素子が形成された素子形成領域１が配置されている。また、当該素子形成領域１を囲むようにチップ終端領域２が配置されている。このチップ終端領域２においては、ガードリング１２と、当該ガードリング１２と電気的に接続されガードリング１２上に位置する等電位アルミ１３とが、素子形成領域１を囲むように配置されている。また、ガードリング１２の外周側には、ガードリング１２を囲むようにチャネルストッパ領域１４が形成されている。当該チャネルストッパ領域１４に接続され、チャネルストッパ領域１４上に配置された等電位アルミ１５も、ガードリング１２を囲むように形成されている。

上述したガードリング１２やチャネルストッパ領域１４、および素子形成領域１における機能素子の導電領域などは、半導体基板の主表面に形成されている。ここで、半導体基板は、図１に示すように、導電型がｐ型であるｐ⁺層７と、ｐ⁺層７上に形成された導電型がｎ型であるｎ^-層６とにより構成される。すなわち、チップ終端領域２においては、このｎ^-層６の表面にガードリング１２およびチャネルストッパ領域１４が形成されている。

また、図１および図２に示した半導体装置においては、素子形成領域に機能素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が形成されている。具体的には、ｎ^-層６の表面において、素子形成領域１ではチャネルドープ層であるｐ⁺層５が形成されている。このｐ⁺層５の表面層には、当該ｐ⁺層５の外周端から間隔を隔ててｎ⁺層４が形成されている。ｎ⁺層４と、ｐ⁺層５の外周端との間の領域上には、絶縁膜である酸化膜１０を介してゲート電極９が形成されている。なお、ゲート電極９は、図１に示すようにその側面および上部表面上も酸化膜１０により覆われている。そして、ｎ⁺層４の表面に接触するように、エミッタ電極３が形成されている。また、半導体基板の裏面側（ｐ⁺層７の裏面側）には、コレクタ電極８が形成されている。

チップ終端領域２においては、ガードリング１２の上を覆うように、ｎ^-層６の表面上に絶縁膜である酸化膜１０が形成されている。当該酸化膜１０において、ガードリング１２上に位置する領域には開口部が形成されている。当該開口部の内部を充填するとともに、酸化膜１０の上にまで延在するように、ガードリング１２と電気的に接続された等電位アルミ１３が形成されている。この等電位アルミ１３は、図２に示すように素子形成領域１の外周を周回するようにガードリング１２に沿って形成されている。また、ガードリング１２よりも外周側に位置するチャネルストッパ領域１４上には、既に述べたように等電位アルミ１５がチャネルストッパ領域１４と電気的に接続された状態で形成されている。等電位アルミ１５も図２に示すようにチャネルストッパ領域１４に沿って素子形成領域１の外周を囲むように形成されている。

そして、酸化膜１０および等電位アルミ１３、１５を覆うように被覆膜としてのパシベーション膜１１が形成されている。このパシベーション膜１１においては、チャネルストッパ領域１４上に位置する等電位アルミ１５の表面の一部を露出するように開口部１７が形成されている。この開口部１７において露出している等電位アルミ１５の表面の部分がチャネルストッパ電極１６となっている。このチャネルストッパ電極１６は、図２に示すように、半導体装置を平面視した場合の、半導体装置の角部近傍に形成されている。このようにすれば、等電位アルミ１５が屈曲した部分にチャネルストッパ電極１６を配置できるので、チャネルストッパ電極１６の面積（すなわち開口部１７の開口面積）を容易に大きくすることができる。

なお、図３に示す等価回路図を参照して、半導体基板の裏面側におけるｐ⁺層７とｎ^-層６との接合部が、いわゆるＰＮダイオードとして作用する。そして、チャネルストッパ電極１６は、当該ＰＮダイオードのｎ^-層６側に電気的に接続された状態となる。また、コレクタ電極８は、当該ＰＮダイオードのｐ⁺層７側に接続された状態となる。このため、後述するように当該ＰＮダイオードの特性を、コレクタ電極８およびチャネルストッパ電極１６を利用して直接確認することができる。

なお、半導体基板の準備やＩＧＢＴの形成、パシベーション膜１１の形成までは、従来周知の半導体装置の製造方法を用いて実施することができる。そして、パシベーション膜１１において開口部１７を形成する方法としては、たとえば以下のような方法を用いることができる。すなわち、まずフォトリソグラフィを用いてパシベーション膜１１上に開口部１７に対応する開口パターンを有するレジストパターンを形成する。そして、当該レジストパターンをマスクとして用いてエッチングによりパシベーション膜１１を部分的に除去する。

次に、図４を参照して、本発明による半導体装置の実施の形態１の第１の変形例を説明する。なお、図４は図２に対応する。

図４に示した半導体装置は、基本的には図１〜図３に示した半導体装置と同様の構造を備えるが、開口部１７およびチャネルストッパ電極１６の平面形状が異なっている。具体的には、図４に示した半導体装置においては、チャネルストッパ電極１６および開口部１７の平面形状は三角形状となっている。このような場合においても、図１〜図３に示した半導体装置と同様の効果を得ることができる。また、チャネルストッパ電極１６および開口部１７の平面形状をこのような三角形状にすることで、チャネルストッパ電極１６の外周を半導体装置の平面形状の外周に沿った形とできるので、チャネルストッパ電極１６の表面積をより大きくすることができる。

図５を参照して、本発明による半導体装置の実施の形態１の第２の変形例を説明する。なお、図５は図２に対応する。

図５に示した半導体装置は、基本的には図１〜図３に示した半導体装置と同様の構造を備えるが、チャネルストッパ電極１６および開口部１７の数が異なっている。すなわち、図５に示した半導体装置では、チャネルストッパ電極１６および開口部１７がそれぞれ２つ形成されている。このようにすれば、一方のチャネルストッパ電極１６を測定用ニードルまたは測定用フィンを接触させるフォース用の電極として利用できる。そして、もう一方のチャネルストッパ電極１６を、センスパッド用の電極として利用できる。

なお、チャネルストッパ電極１６の数は、図５に示したように２つに限ることなく、３つあるいは４つ以上の複数個としてもよい。また、図５においては、平面視した場合の半導体装置の中央部を中心として点対称の位置に２つのチャネルストッパ電極１６を配置したが、半導体装置のいずれか一方の端部側に片寄るように複数のチャネルストッパ電極１６を配置してもよい。

図６を参照して、本発明による半導体装置の実施の形態１の第３の変形例を説明する。なお、図６は図２に対応する。

図６に示した半導体装置は、基本的には図５に示した半導体装置と同様であるが、チャネルストッパ電極１６の平面形状が異なっている。具体的には、図６に示した半導体装置においては、チャネルストッパ電極１６の平面形状が三角形状となっている。また、チャネルストッパ電極１６の平面形状における隣り合う２つの辺は、図４に示した半導体装置の場合と同様に半導体装置の外周の辺にほぼ沿ったように配置されている。この結果、図４に示した半導体装置と同様に、チャネルストッパ電極１６の表面積をより大きくすることができる。さらに、図５に示した半導体装置と同様の効果も得ることができる。

次に、本発明による半導体装置の特性を測定する測定方法について、図７を参照して説明する。

本発明による測定方法は、図１〜図６のいずれかに示した本発明による半導体装置の特性を測定する方法である。具体的には、本発明による半導体装置のコレクタ電極８とチャネルストッパ電極１６との間に誘導性負荷２０を接続する。また、本発明による半導体装置のコレクタ電極８に、測定用の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のコレクタ電極２２を接続する。そして、当該測定用のＩＧＢＴのエミッタ電極２３を接地する。

そして、この状態で測定用のＩＧＢＴ２１のゲート電極とエミッタ電極２３との間に複数のパルス電圧を入力したときの、ｐ⁺層７およびｎ^-層６からなるＰＮ接合に流れる電流値を測定する。この結果、本発明による半導体装置におけるホール注入量やｐ⁺層７の品質を判定することができる。

また、チャネルストッパ電極１６およびコレクタ電極８の順方向電圧およびブレークダウン電圧を測定することにより、ｐ⁺層７の不純物濃度や厚みを確認することができる。

（実施の形態２）
図８および図９を参照して、本発明による半導体装置の実施の形態２を説明する。

図８および図９に示した半導体装置は、基本的には図１〜図３に示した半導体装置と同様の構造を備えるが、チャネルストッパ電極１６の構造が異なっている。具体的には、図８および図９に示した半導体装置においては、チャネルストッパ電極１６は、パシベーション膜１１に形成された開口部１７を介して等電位アルミ１５と電気的に接続された導電体である。当該チャネルストッパ電極１６は開口部１７の内部からパシベーション膜１１の上部表面上に向けて突出するように形成されている。異なる観点から言えば、図８および図９に示した半導体装置におけるチャネルストッパ電極１６は、等電位アルミ１５に接続されるとともに、パシベーション膜１１上においてパシベーション膜１１の上部表面上に延びるように延在する延在部３１を含んでいる。

このような構造によっても、図１〜図３に示した半導体装置と同様の効果を得ることができる。さらに、図８および図９に示した半導体装置においては、チャネルストッパ電極１６の平面形状や平面サイズを、開口部１７のサイズとは独立して決定することができる。このため、たとえばチャネルストッパ電極１６をパシベーション膜１１の上部表面上においてガードリング１２の上方に位置する領域にまで延在するように形成することができる。この結果、チャネルストッパ電極１６の平面サイズを十分大きくすることができる。このため、チャネルストッパ電極１６に測定端子などを接触させるときの作業性を向上させることができる。

図１０を参照して、本発明による半導体装置の実施の形態２の変形例を説明する。なお、図１０は図９に対応する。

図１０を参照して、半導体装置は基本的には図８および図９に示した半導体装置と同様の構造を備えるが、チャネルストッパ電極１６が２つ形成されている点が異なっている。具体的には、図１０に示した半導体装置では、半導体装置の平面視での中央部を中心として点対称の位置に２つのチャネルストッパ電極１６が形成されている。２つのチャネルストッパ電極１６の構成は基本的に同様である。このようにすれば、先に説明した図５に示した半導体装置と同様の効果を得ることができる。

なお、図８〜図１０に示した半導体装置におけるチャネルストッパ電極１６の平面形状は、図示したような四角形状に限らず、三角形状や五角形、六角形などの任意の多角形状とすることができる。また、図８〜図１０に示した半導体装置を用いて、図７に示したような測定方法を実施することもできる。

ここで、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。

この発明に従った半導体装置は、半導体基板（ｎ^-層６およびｐ^-層７）と、ガードリング１２と、チャネルストッパ領域１４と、等電位導電体（等電位アルミ１５）と、裏面電極（コレクタ電極８）とを備える。半導体基板は、主表面を有し、当該主表面に素子形成領域１を有する。ガードリング１２は、平面視において素子形成領域１を取り囲むように半導体基板の主表面に形成される。チャネルストッパ領域１４は、ガードリング１２の外周側に位置するように、半導体基板の主表面に形成される。等電位アルミ１５は、半導体基板の主表面上に形成され、チャネルストッパ領域１４に電気的に接続される。コレクタ電極８は、半導体基板において、主表面と反対側の裏面上に形成される。半導体基板は、第１導電型領域（ｐ^-層７）と第２導電型領域（ｎ^-層６）とを含む。第１導電型領域（ｐ^-層７）は、コレクタ電極８と電気的に接続され、導電型が第１導電型（ｐ型）である。第２導電型領域（ｎ^-層６）は、第１導電型領域（ｐ^-層７）と直接接触し、導電型が第１導電型とは異なる第２導電型（ｎ型）であってチャネルストッパ領域１４と直接接触する。等電位アルミ１５は測定用電極部（チャネルストッパ電極１６）を含む。

このようにすれば、コレクタ電極８とチャネルストッパ電極１６とにそれぞれ測定用端子を接触させて電流を流すことにより、半導体装置に対して特別な加工など行なうことなく、第１導電型領域（ｐ^-層７）と第２導電型領域（ｎ^-層６）との接触部に形成されるＰＮ接合（ＰＮダイオード）の電気的特性を直接的かつ簡便に測定することができる。この結果、半導体装置の電気的特性について調整が必要な場合に、当該半導体装置の上記ＰＮダイオードに関する特性を直接的に測定できるので、調整作業を容易かつ迅速に行なうことが可能になる。

上記半導体装置は、図１〜図６に示すように、少なくとも等電位アルミ１５を覆う被覆膜（パシベーション膜１１）を備えていてもよい。パシベーション膜１１には、等電位アルミ１５の表面の一部を露出させる開口部１７が形成されていてもよい。チャネルストッパ電極１６は、開口部１７から露出した等電位アルミ１５の部分であってもよい。

この場合、等電位アルミ１５上に位置するパシベーション膜１１に開口部１７を形成することにより、等電位アルミ１５の表面の一部を露出させることでチャネルストッパ電極１６を容易に形成することができる。

上記半導体装置は、図８〜図１０に示すように、少なくとも等電位アルミ１５を覆う被覆膜（パシベーション膜１１）を備えていてもよい。パシベーション膜１１には、等電位アルミ１５の表面の一部を露出させる開口部１７が形成されていてもよい。等電位アルミ１５は、開口部１７を介してパシベーション膜１１の表面上に向けて延在する延在部３１を含んでいてもよい。チャネルストッパ電極１６は延在部３１を含んでいてもよい。

この場合、チャネルストッパ電極１６として作用する延在部３１については、パシベーション膜１１の開口部１７上に延びているので、パシベーション膜１１の上部で開口部１７のサイズとは独立してその平面形状を決定することができる。そのため、開口部１７のサイズより大きなサイズの平面形状を有する延在部３１をチャネルストッパ電極１６として形成することができる。この結果、測定用端子をチャネルストッパ電極１６に接触させるといった作業を容易に行なうことができる。

また、上記半導体装置において、延在部３１は、図８〜図１０に示すように、パシベーション膜１１の表面上において、開口部１７から外側に向かってパシベーション膜１１の表面の一部を覆うように形成されていてもよい。この場合、チャネルストッパ電極１６を確実に開口部１７のサイズより大きくすることができる。

上記半導体装置では、平面視において、チャネルストッパ電極１６の平面形状は三角形、四角形、五角形など任意の多角形状であってもよい。この場合、チャネルストッパ電極１６の平面形状を、測定においてチャネルストッパ電極１６に接触する測定用端子の形状やサイズ、さらに半導体装置の他の構成部材（電極など）のレイアウトに適合するように調整する場合の自由度を大きくできる。

上記半導体装置では、平面視において、チャネルストッパ電極１６の外形は四角形状であってもよく、当該四角形状の縦方向の長さおよび横方向の長さがそれぞれ１００μｍ以上であってもよい。この場合、測定用端子を容易にチャネルストッパ電極１６に接触させることができる。

上記半導体装置では、図５や図６などに示すように、チャネルストッパ電極１６は等電位アルミ１５において複数箇所に形成されていてもよい。この場合、測定時に等電位アルミ１５の複数個所に測定用端子を接続することが可能になり、測定方法の選択の自由度を大きくできる。

この発明に従った測定方法は、上記半導体装置の特性の測定方法であって、図７に示すように、測定用の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のコレクタ電極２２を半導体装置の裏面電極（コレクタ電極８）に電気的に接続するとともに、誘導性負荷２０をコレクタ電極８と測定用電極部（チャネルストッパ電極１６）との間をつなぐように接続する工程（準備工程）と、測定用の当該絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のゲート電極とエミッタ電極２３との間に複数のパルス電圧を入力したときに、半導体装置の第１導電型領域（ｐ^-層７）と第２導電型領域（ｎ^-層６）とを流れる（つまりＰＮダイオードを流れる）電流値を測定する工程（測定工程）とを備える。

このようにすれば、第１導電領域（ｐ^-層７）と第２導電領域（ｎ^-層６）との接合部（ＰＮダイオード）へのホール注入量や、ＰＮダイオードを構成する導電領域の状態についての情報を容易に得ることができる。

この発明に従った他の測定方法では、上記測定方法を用いて、第１導電型領域と第２導電型領域との接合部におけるＰＮ接合のリカバリーサージ破壊試験を行なうことにより、第１導電型領域の厚みを測定する。

なお、上述の実施の形態では、半導体装置の例としてＩＧＢＴを用いて説明したが、本発明は半導体基板中にＰＮ接合部が形成され、当該ＰＮ接合のいずれかの導電領域と電気的に接続されたチャネルストッパ領域１４および等電位導電体（等電位アルミ１５）が形成されている半導体装置であれば任意の機能素子を備える半導体装置に適用可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、ＩＧＢＴに特に有利に適用される。

１ 素子形成領域、２ チップ終端領域、３，２３ エミッタ電極、４ ｎ⁺層、５ ｐ⁺層、６ ｎ^-層、７ ｐ⁺層、８，２２ コレクタ電極、９ ゲート電極、１０ 酸化膜、１１ パシベーション膜、１２ ガードリング、１３，１５ 等電位アルミ、１４ チャネルストッパ領域、１６ チャネルストッパ電極、１７ 開口部、２０ 誘導性負荷、３１ 延在部。

Claims (7)

1. 主表面を有し、前記主表面に素子形成領域を有する半導体基板と、
   平面視において前記素子形成領域を取り囲むように前記半導体基板の前記主表面に形成されたガードリングと、
   前記ガードリングの外周側に位置するように、前記半導体基板の前記主表面に形成されたチャネルストッパ領域と、
   前記半導体基板の前記主表面上に形成され、前記チャネルストッパ領域に電気的に接続された等電位導電体と、
   前記半導体基板において、前記主表面と反対側の裏面上に形成された裏面電極とを備え、
   前記半導体基板は、
   前記裏面電極と電気的に接続され、導電型が第１導電型である第１導電型領域と、
   前記第１導電型領域と直接接触し、導電型が前記第１導電型とは異なる第２導電型であって前記チャネルストッパ領域と直接接触する第２導電型領域とを含み、
   前記等電位導電体は測定用電極部を含む、半導体装置。
2. 少なくとも前記等電位導電体を覆う被覆膜を備え、
   前記被覆膜には、前記等電位導電体の表面の一部を露出させる開口部が形成され、
   前記測定用電極部は、前記開口部から露出した前記等電位導電体の部分である、請求項１に記載の半導体装置。
3. 少なくとも前記等電位導電体を覆う被覆膜を備え、
   前記被覆膜には、前記等電位導電体の表面の一部を露出させる開口部が形成され、
   前記等電位導電体は、前記開口部を介して前記被覆膜の表面上にまで延在する延在部を含み、
   前記測定用電極部は前記延在部を含む、請求項１に記載の半導体装置。
4. 平面視において、前記測定用電極部の平面形状は多角形状である、請求項１〜３のいずれか１項に記載の半導体装置。
5. 平面視において、前記測定用電極部の外形は四角形状であり、
   前記四角形状の縦方向の長さおよび横方向の長さがそれぞれ１００μｍ以上である、請求項４に記載の半導体装置。
6. 前記測定用電極部は前記等電位導電体において複数箇所に形成されている、請求項１〜５のいずれか１項に記載の半導体装置。
7. 請求項１〜６のいずれか１項に記載の半導体装置の特性の測定方法であって、
   測定用の絶縁ゲートバイポーラトランジスタのコレクタ電極を前記半導体装置の前記裏面電極に電気的に接続するとともに、誘導性負荷を前記裏面電極と前記測定用電極部との間をつなぐように接続する工程と、
   前記絶縁ゲートバイポーラトランジスタのゲート電極とエミッタ電極との間に複数のパルス電圧を入力したときに、前記半導体装置の前記第１導電型領域と前記第２導電型領域とを流れる電流値を測定する工程とを備える、測定方法。

Images