[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6325279B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6325279B2
JP6325279B2 JP2014032293A JP2014032293A JP6325279B2 JP 6325279 B2 JP6325279 B2 JP 6325279B2 JP 2014032293 A JP2014032293 A JP 2014032293A JP 2014032293 A JP2014032293 A JP 2014032293A JP 6325279 B2 JP6325279 B2 JP 6325279B2
Authority
JP
Japan
Prior art keywords
wafer
functional layer
cutting
cutting groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014032293A
Other languages
English (en)
Other versions
JP2015159155A (ja
Inventor
良彰 淀
良彰 淀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014032293A priority Critical patent/JP6325279B2/ja
Priority to TW104100294A priority patent/TWI652767B/zh
Priority to US14/618,427 priority patent/US9449878B2/en
Priority to KR1020150020923A priority patent/KR102177678B1/ko
Priority to CN201510086815.0A priority patent/CN104859062B/zh
Publication of JP2015159155A publication Critical patent/JP2015159155A/ja
Application granted granted Critical
Publication of JP6325279B2 publication Critical patent/JP6325279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は、基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法に関する。
近時においては、ＩＣ、ＬＳＩ等の半導体チップの処理能力を向上するために、シリコン等の基板の表面にＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）が積層された機能層によって半導体デバイスを形成せしめた形態の半導体ウエーハが実用化されている。上述したＬｏｗ−ｋ膜は、切削ブレードによって切削することが困難である。即ち、Ｌｏｗ−ｋ膜は雲母のように非常に脆いことから、切削ブレードにより分割予定ラインに沿って切削すると、Ｌｏｗ−ｋ膜が剥離し、この剥離が回路にまで達しデバイスに致命的な損傷を与えるという問題がある。
上記問題を解消するために、半導体ウエーハに形成された分割予定ラインに沿ってレーザー光線を照射し、分割予定ラインに沿ってレーザー加工溝を形成して機能層を分断し、このレーザー加工溝に切削ブレードを位置付けて切削ブレードと半導体ウエーハを相対移動することにより、半導体ウエーハを分割予定ラインに沿って切断するウエーハの分割方法が下記特許文献１に開示されている。
特開２００５−６４２３１号公報
而して、上記特許文献１に記載されたように半導体ウエーハに形成された分割予定ラインに沿ってレーザー光線を照射することにより分割予定ラインに沿ってレーザー加工溝を形成して機能層を分断し、このレーザー加工溝に切削ブレードを位置付けて半導体ウエーハを分割予定ラインに沿って切断するウエーハの分割方法は、次のような問題がある。
（１）レーザー加工溝の幅が十分であってもレーザー加工溝の側面に付着した溶融物に切削ブレードが接触して突発的にデバイスの外周に欠けが生ずる。
（２）レーザー加工溝を形成する際に機能層の除去が不十分であると切削ブレードのズレや倒れが発生してデバイスの機能層に剥離が生じる。
（３）切削ブレードの幅を超える範囲でレーザー加工溝を形成するために、分割予定ラインの幅を広くする必要があり、ウエーハに形成されるデバイスの数が減少する。
（４）機能層の表面にはＳｉＯ２、ＳｉＮ等を含むパシベーション膜が形成されているため、レーザー光線を照射するとパシベーション膜を透過して機能層の内部に達する。この結果、機能層の内部に達したレーザー光線のエネルギーが逃げ場を失い、回路が形成され密度が低いデバイス側に加工が広がる所謂アンダーカット現象が発生する。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、上記問題を解消して個々のデバイスに分割することができるウエーハの加工方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、低誘電率絶縁体被膜からなる絶縁膜と回路を形成する機能膜が積層されかつ基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法であって、ウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、該保護部材貼着工程が実施されたウエーハの該保護部材側をチャックテーブルに保持し、基板の裏面側から分割予定ラインと対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程と、該切削溝形成工程が実施されたウエーハを構成する基板の裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、該保護部材を剥離するウエーハ支持工程と、該ウエーハ支持工程が実施されたウエーハを構成する機能層に形成された分割予定ラインに沿ってレーザー光線を照射し、該切削溝に達するレーザー加工溝を形成することで、該機能層をアブレーション加工して切断する機能層切断工程と、を含み、該切削溝形成工程においては、ウエーハの外周領域に未切削部を残し前記分割予定ラインに沿って該切削溝を形成することを特徴とする。
本願発明のウエーハの加工方法においては、ウエーハを構成する機能層の表面に貼着された保護部材側をチャックテーブルに保持し、基板の裏面側から分割予定ラインと対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程と、該切削溝形成工程が実施されたウエーハを構成する基板の裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、該保護部材を剥離するウエーハ支持工程と、該ウエーハ支持工程が実施されたウエーハを構成する機能層に形成された分割予定ラインに沿ってレーザー光線を照射し、機能層をアブレーション加工して切断する機能層切断工程とを含んでいるので、次の作用効果が得られる。
（１）機能層切断工程によるアブレーション加工によって機能層に形成されるレーザー加工溝の側面に溶融物が付着しても、レーザー加工溝を切削ブレードで切削しないので、切削ブレードの接触によって突発的にデバイスの外周に欠けが生じるという問題が解消する。
（２）機能層切断工程によるアブレーション加工における機能層の除去が不十分であっても、基板の裏面側から形成された切削溝にレーザー加工溝が達すればウエーハを個々のデバイスに分割することができ、レーザー加工溝を切削ブレードで切削しないので、機能層に剥離が生じるという問題が解消する。
（３）切削ブレードの幅を超える幅のレーザー加工溝を形成する必要がないので、分割予定ラインの幅を狭くすることができ、ウエーハに形成することができるデバイスの数を増大することができる。
（４）機能層の表面にＳｉＯ２、ＳｉＮ等を含むパシベーション膜が形成されていても、機能層切断工程において機能層に分割予定ラインに沿ってレーザー光線を照射すると、基板の裏面側から形成された切削溝にエネルギーが逃げるので、所謂アンダーカットの問題が解消する。
図１（ａ）は、実施形態に係るウエーハの加工方法の保護部材貼着工程前のウエーハなどを示す斜視図であり、図１（ｂ）は、実施形態に係るウエーハの加工方法の保護部材貼着工程後のウエーハなどを示す斜視図である。 図２は、実施形態に係るウエーハの加工方法の切削溝形成工程の概要を示す斜視図である。 図３（ａ）は、実施形態に係るウエーハの加工方法の切削溝形成工程の切削ブレードをウエーハに切り込ませた状態を示す断面図であり、図３（ｂ）は、実施形態に係るウエーハの加工方法の切削溝形成工程の切削溝を形成した状態を示す断面図である。 図４（ａ）は、実施形態に係るウエーハの加工方法の切削溝形成工程の切削ブレードをウエーハに切り込ませた状態を示す他の断面図であり、図４（ｂ）は、実施形態に係るウエーハの加工方法の切削溝形成工程の切削溝を形成した状態を示す他の断面図である。 図５（ａ）は、実施形態に係るウエーハの加工方法のウエーハ支持工程前の状態を示すウエーハなどの斜視図であり、図５（ｂ）は、実施形態に係るウエーハの加工方法のウエーハ支持工程のウエーハにダイシングテープを貼着した状態を示す断面図であり、図５（ｃ）は、実施形態に係るウエーハの加工方法のウエーハ支持工程のウエーハから保護部材を剥離した状態を示す斜視図である。 図６は、実施形態に係るウエーハの加工方法の機能層切断工程の概要を示す斜視図である。 図７は、実施形態に係るウエーハの加工方法が施されたウエーハの要部の断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態〕
実施形態に係るウエーハの加工方法を、図１から図７に基づいて説明する。図１は、実施形態に係るウエーハの加工方法の保護部材貼着工程の概要を示す斜視図、図２は、実施形態に係るウエーハの加工方法の切削溝形成工程の概要を示す斜視図、図３は、実施形態に係るウエーハの加工方法の切削溝形成工程の概要を示す断面図、図４は、実施形態に係るウエーハの加工方法の切削溝形成工程の概要を示す他の断面図、図５は、実施形態に係るウエーハの加工方法のウエーハ支持工程の概要を示す図、図６は、実施形態に係るウエーハの加工方法の機能層切断工程の概要を示す斜視図、図７は、実施形態に係るウエーハの加工方法が施されたウエーハの要部の断面図である。
実施形態に係るウエーハの加工方法（以下、単に加工方法と呼ぶ）は、図１に示すウエーハＷを加工する加工方法であって、表面Ｂａに機能層ＦＬが積層されたウエーハＷの基板Ｂの裏面Ｂｂ側から切削溝ＣＲ（図４などに示す）を形成した後に、機能層ＦＬにレーザー光線Ｌ（図６に示す）を照射して個々のデバイスＤに分割する方法である。なお、本実施形態に係る加工方法により個々のデバイスＤに分割される加工対象としてのウエーハＷは、図１に示すように、厚さが１４０μｍのシリコン、サファイア、ガリウムなどを母材とする円板状の半導体ウエーハや光デバイスウエーハで構成された基板Ｂと、基板Ｂの表面Ｂａに絶縁膜と回路を形成する機能膜が積層された機能層ＦＬとを備えている。ウエーハＷは、基板Ｂの表面Ｂａに積層された機能層ＦＬに格子状に形成された複数の分割予定ラインＳによって区画された複数の領域にＩＣ、ＬＳＩ等のデバイスＤが形成されたものである。
本実施形態では、機能層ＦＬを形成する絶縁膜は、ＳｉＯ２膜または、ＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）からなり、厚みが、１０μｍに設定されている。分割予定ラインＳ上の機能層ＦＬの表面は、図４に示すように、デバイスＤ上の機能層ＦＬの表面よりも若干低く形成されている。
実施形態に係る加工方法は、ウエーハＷを分割予定ラインＳに沿って分割する加工方法であって、保護部材貼着工程と、切削溝形成工程と、ウエーハ支持工程と、機能層切断工程とを含んでいる。
実施形態に係る加工方法は、まず、保護部材貼着工程では、図１（ａ）に示すように、ウエーハＷを構成する機能層ＦＬに保護部材Ｇを対向させた後、機能層ＦＬの表面に、図１（ｂ）に示すように、デバイスＤを保護するために保護部材Ｇを貼着する。なお、保護部材Ｇは、ポリエチレンフィルム等の樹脂シートやガラス基板等の剛性を有するハードプレートを用いることができる。そして、切削溝形成工程に進む。
切削溝形成工程では、保護部材貼着工程が実施されたウエーハＷの保護部材Ｇ側を切削装置１０（図２に示す）のチャックテーブル１１の保持面１１ａに載置する。そして、チャックテーブル１１に図示しない真空吸引経路を介して接続された真空吸引源により保持面１１ａを吸引して、保護部材Ｇを介してウエーハＷをチャックテーブル１１の保持面１１ａに吸引保持する。そして、切削装置１０の赤外線ＣＣＤなどを有する図示しない撮像手段が取得した画像に基いて、基板Ｂの裏面Ｂｂの分割予定ラインＳと対応する領域と切削ブレード１２（図２に示す）との位置合わせを行うためのパターンマッチングなどの画像処理を実行してアライメントを遂行する。
その後、基板Ｂの裏面Ｂｂ側から分割予定ラインＳと対応する領域に切削ブレード１２を位置付けて、切削ブレード１２が機能層ＦＬに至らない基板Ｂの一部を残して切削溝ＣＲ（図３及び図４などに示す）を順に形成する。分割予定ラインＳと対応する領域に切削溝ＣＲを形成する際には、分割予定ラインＳと対応する領域の一端よりも若干中央寄りに切削ブレード１２を対向させた後、機能層ＦＬの表面Ｂａから例えば厚みが３０μｍ程度の切り残しＵＰ（図４（ａ）及び図４（ｂ）に示す）が生じるように、図３（ａ）に示すように、切削ブレード１２を機能層ＦＬに至らないようにウエーハＷに切り込ませる。
そして、チャックテーブル１１を移動させて、切削ブレード１２を分割予定ラインＳの他端に向けて移動させる。その後、切削ブレード１２が図３（ｂ）に示すように分割予定ラインＳと対応する領域の他端よりも若干中央寄りに位置した後、図３（ｂ）に点線で示すように切削ブレード１２を上昇させる。このように、切削溝形成工程においては、ウエーハＷの外周領域に未切削部ＵＣ（図２及び図３（ｂ）に示す）を残し、分割予定ラインＳに沿って切削溝ＣＲを形成する。即ち、切削溝形成工程では、ウエーハＷの外周領域に切削ブレード１２による切削加工が施されない未切削部ＵＣをウエーハＷの全周に亘って形成する。すべての分割予定ラインＳと対応する領域に切削溝ＣＲを形成すると、ウエーハ支持工程に進む。
ウエーハ支持工程では、図５（ａ）に示すように、ウエーハＷを収容する大きさの開口部を備えた環状のフレームＦの裏面に開口部を覆うように外周部が装着されたダイシングテープＴの粘着層が設けられた表面を、チャックテーブル１２に保持されたウエーハＷの基板Ｂの裏面Ｂｂに対向させる。そして、ダイシングテープＴとウエーハＷとを相対的に近付けて、図５（ｂ）に示すように、切削溝形成工程が実施されたウエーハＷを構成する基板Ｂの裏面ＢｂにダイシングテープＴを貼着して、ダイシングテープＴの外周部を環状のフレームＦによって支持する。そして、図５（ｃ）に示すように、ウエーハＷを構成する機能層ＦＬの表面に貼着されている保護部材Ｇを剥離する。そして、機能層切断工程に進む。このように、ウエーハＷの外周領域に未切削部ＵＣを残して、ウエーハＷの切削溝ＣＲが形成された領域の剛性を向上することができるので、ウエーハ支持工程中のウエーハＷの撓みや搬送時の衝撃により切削溝ＣＲから進行する予期しない割れを抑制することができる。
機能層切断工程では、ウエーハ支持工程が実施されたウエーハＷにレーザー光線Ｌを照射するレーザー加工装置２０のチャックテーブル２１（図６に示す）のポーラス状の保持面２１ａ上に、ダイシングテープＴを介してウエーハＷを載置する。チャックテーブル２１に図示しない真空吸引経路を介して接続された真空吸引源により保持面２１ａを吸引して、図６に示すように、ダイシングテープＴを介してウエーハＷの基板Ｂの裏面Ｂｂ側をチャックテーブル２１の保持面２１ａで吸引保持する。
そして、レーザー加工装置２０の図示しない撮像手段が取得した画像に基いて、アライメントを遂行する。その後、チャックテーブル２１とレーザー加工装置２０のレーザー光線照射手段２２とを相対的に移動手段により移動させながら、図６に示すように、チャックテーブル２１に保持されたウエーハＷを構成する機能層ＦＬに形成された分割予定ラインＳに沿って、ウエーハＷが吸収性を有する波長（例えば、３５５ｎｍ）のレーザー光線Ｌを分割予定ラインＳに順に照射する。そして、図７に示すように、切削溝形成工程において残存されている機能層ＦＬ及び基板Ｂの切り残しＵＰに切削溝ＣＲに達するレーザー加工溝ＬＲが形成される。この結果、切削溝形成工程において残存されている機能層ＦＬ及び基板Ｂの切り残しＵＰをアブレーション加工して切断する。
機能層切断工程において、機能層ＦＬ及び基板Ｂの一部の切り残しＵＰに形成されるレーザー加工溝ＬＲは、図７に示すように、切削溝ＣＲの幅よりも狭いので、分割予定ラインＳの幅を狭くすることができ、ウエーハＷに形成することができるデバイスＤの数を増加させることができる。すべての分割予定ラインＳにレーザー加工溝ＬＲを形成すると、ウエーハＷが貼着されているダイシングテープＴを拡張して、ウエーハＷを分割予定ラインＳに沿って個々のデバイスＤに分割し、分割された個々のデバイスＤをダイシングテープＴから取り外して、図示しないトレーまたは次工程であるダイボンディング工程に搬送する。
実施形態に係る加工方法によれば、切削溝形成工程後に機能層ＦＬをアブレーション加工する機能層切断工程を実施する。このために、機能層切断工程によるアブレーション加工によって機能層ＦＬに形成されるレーザー加工溝ＬＲの側面に溶融物が付着しても、レーザー加工溝ＬＲを切削ブレード１２で切削しないので、切削ブレード１２の接触によって突発的にデバイスＤの外周に欠けが生じるという問題を解消することができる。
また、切削溝形成工程ではウエーハＷの基板Ｂの裏面Ｂｂ側から切削溝ＣＲを形成し、機能層切断工程では基板Ｂの表面Ｂａに積層された機能層ＦＬをアブレーション加工するので、機能層切断工程によるアブレーション加工における機能層ＦＬの切断が不十分であっても、基板Ｂの裏面Ｂｂ側から形成された切削溝ＣＲにレーザー加工溝ＬＲが達すればウエーハＷを個々のデバイスＤに分割することができる。したがって、レーザー加工溝ＬＲを切削ブレード１２で切削しないので、機能層ＦＬに剥離が生じるという問題を解消することができる。
さらに、切削溝形成工程ではウエーハＷの基板Ｂの裏面Ｂｂ側から切削溝ＣＲを形成し、機能層切断工程では基板Ｂの表面Ｂａに積層された機能層ＦＬをアブレーション加工するので、切削ブレード１２の幅を超える幅のレーザー加工溝ＬＲを形成する必要がない。したがって、分割予定ラインＳの幅を狭くすることができ、ウエーハＷに形成することができるデバイスＤの数を増加することができる。
切削溝形成工程ではウエーハＷの基板Ｂの裏面Ｂｂ側から切削溝ＣＲを形成し、機能層切断工程では基板Ｂの表面Ｂａに積層された機能層ＦＬをアブレーション加工する。このために、機能層ＦＬの表面にＳｉＯ２、ＳｉＮ等を含むパシベーション膜が形成されていても、機能層切断工程において機能層ＦＬに分割予定ラインＳに沿ってレーザー光線Ｌを照射すると、基板Ｂの裏面Ｂｂ側から形成された切削溝ＣＲにエネルギーが逃げるので、所謂アンダーカットの問題を解消することができる。
さらに、切削溝形成工程では、ウエーハＷの外周領域に未切削部ＵＣを残して切削溝ＣＲを形成するので、ウエーハＷの切削溝ＣＲが形成された領域の剛性を向上することができる。したがって、ウエーハ支持工程において、ウエーハＷの基板Ｂの裏面ＢｂにダイシングテープＴを貼着し、ダイシングテープＴを剥離するハンドリングの最中にウエーハＷの撓みや搬送時の衝撃による予期しない切削溝ＣＲから進行する割れを抑制することができる。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１１ チャックテーブル
１２ 切削ブレード
Ｂ 基板
Ｂａ 表面
Ｂｂ 裏面
ＣＲ 切削溝
Ｄ デバイス
Ｇ 保護部材
ＦＬ 機能層
Ｆ 環状のフレーム
Ｌ レーザー光線
Ｓ 分割予定ライン
Ｔ ダイシングテープ
Ｗ ウエーハ
ＵＣ 未切削部

Claims (1)

  1. 低誘電率絶縁体被膜からなる絶縁膜と回路を形成する機能膜が積層されかつ基板の表面に積層された機能層に格子状に形成された複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法であって、
    ウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、
    該保護部材貼着工程が実施されたウエーハの該保護部材側をチャックテーブルに保持し、基板の裏面側から分割予定ラインと対応する領域に切削ブレードを位置付けて機能層に至らない一部を残して切削溝を形成する切削溝形成工程と、
    該切削溝形成工程が実施されたウエーハを構成する基板の裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するとともに、該保護部材を剥離するウエーハ支持工程と、
    該ウエーハ支持工程が実施されたウエーハを構成する機能層に形成された分割予定ラインに沿ってレーザー光線を照射し、該切削溝に達するレーザー加工溝を形成することで、該機能層をアブレーション加工して切断する機能層切断工程と、を含み、
    該切削溝形成工程においては、ウエーハの外周領域に未切削部を残し前記分割予定ラインに沿って該切削溝を形成することを特徴とするウエーハの加工方法。
JP2014032293A 2014-02-21 2014-02-21 ウエーハの加工方法 Active JP6325279B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014032293A JP6325279B2 (ja) 2014-02-21 2014-02-21 ウエーハの加工方法
TW104100294A TWI652767B (zh) 2014-02-21 2015-01-06 Wafer processing method
US14/618,427 US9449878B2 (en) 2014-02-21 2015-02-10 Wafer processing method
KR1020150020923A KR102177678B1 (ko) 2014-02-21 2015-02-11 웨이퍼의 가공 방법
CN201510086815.0A CN104859062B (zh) 2014-02-21 2015-02-17 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014032293A JP6325279B2 (ja) 2014-02-21 2014-02-21 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2015159155A JP2015159155A (ja) 2015-09-03
JP6325279B2 true JP6325279B2 (ja) 2018-05-16

Family

ID=53882929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014032293A Active JP6325279B2 (ja) 2014-02-21 2014-02-21 ウエーハの加工方法

Country Status (5)

Country Link
US (1) US9449878B2 (ja)
JP (1) JP6325279B2 (ja)
KR (1) KR102177678B1 (ja)
CN (1) CN104859062B (ja)
TW (1) TWI652767B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108136543A (zh) * 2015-10-07 2018-06-08 康宁股份有限公司 将要被激光切割的经过涂覆的基材的激光预处理方法
JP2017084932A (ja) * 2015-10-27 2017-05-18 株式会社ディスコ ウエーハの加工方法
JP6696842B2 (ja) * 2016-06-22 2020-05-20 株式会社ディスコ ウェーハの加工方法
JP6716403B2 (ja) * 2016-09-09 2020-07-01 株式会社ディスコ 積層ウェーハの加工方法
JP2018074083A (ja) 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP2018074123A (ja) 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6847529B2 (ja) * 2017-06-15 2021-03-24 株式会社ディスコ 被加工物の切削方法
JP6970554B2 (ja) * 2017-08-21 2021-11-24 株式会社ディスコ 加工方法
JP7062449B2 (ja) * 2018-01-23 2022-05-06 株式会社ディスコ 被加工物の切削方法
CN110560929A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆切割方法及切割装置
JP2022054232A (ja) * 2020-09-25 2022-04-06 株式会社ディスコ デバイスチップの製造方法
CN113829528B (zh) * 2021-09-24 2024-01-26 湖北美格新能源科技有限公司 一种功能性半导体器件的切割方法
KR102688332B1 (ko) * 2021-09-30 2024-07-25 주식회사 에스에프에이반도체 Cis 웨이퍼 다이싱 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
JPH06224298A (ja) * 1993-01-26 1994-08-12 Sony Corp ダイシング方法
JPH08213347A (ja) * 1995-02-01 1996-08-20 Hitachi Ltd 半導体装置の製造方法
JPH091542A (ja) * 1995-06-23 1997-01-07 Matsushita Electron Corp 薄板状素材の切断方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
JP4762653B2 (ja) * 2005-09-16 2011-08-31 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2009272421A (ja) * 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP2010045151A (ja) * 2008-08-12 2010-02-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2011200926A (ja) * 2010-03-26 2011-10-13 Mitsuboshi Diamond Industrial Co Ltd レーザ加工方法及び脆性材料基板
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5881464B2 (ja) * 2012-02-27 2016-03-09 株式会社ディスコ ウェーハのレーザー加工方法
JP6189208B2 (ja) * 2013-12-26 2017-08-30 株式会社ディスコ ウエーハの加工方法
JP6328513B2 (ja) * 2014-07-28 2018-05-23 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR102177678B1 (ko) 2020-11-11
JP2015159155A (ja) 2015-09-03
CN104859062B (zh) 2018-04-06
US20150243560A1 (en) 2015-08-27
CN104859062A (zh) 2015-08-26
KR20150099428A (ko) 2015-08-31
TWI652767B (zh) 2019-03-01
US9449878B2 (en) 2016-09-20
TW201533851A (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
JP6325279B2 (ja) ウエーハの加工方法
JP6189700B2 (ja) ウエーハの加工方法
JP6283531B2 (ja) ウエーハの加工方法
JP6341709B2 (ja) ウェーハの加工方法
KR20160046726A (ko) 웨이퍼의 가공 방법
KR20140105375A (ko) 웨이퍼의 가공 방법
JP2016219564A (ja) ウエーハの加工方法
JP2005142398A (ja) 半導体ウエーハの分割方法
KR20140095424A (ko) 웨이퍼 가공 방법
JP6822802B2 (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP2018074082A (ja) ウエーハの加工方法
JP2015138857A (ja) ウェーハの加工方法
JP6524558B2 (ja) 素子チップの製造方法
JP6298699B2 (ja) ウェーハの加工方法
JP2006156456A (ja) フィルム剥離方法およびフィルム剥離装置
US9455149B2 (en) Plate-like object processing method
JP6521695B2 (ja) ウエーハの加工方法
JP5559623B2 (ja) 分割方法
JP2018067646A (ja) ウエーハの加工方法
JP2018018980A (ja) デバイスウエーハの加工方法
JP2006287271A (ja) 半導体装置の製造方法
JP7550612B2 (ja) ウェーハの加工方法
JP6942034B2 (ja) ウェーハの加工方法
JP2023135423A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180412

R150 Certificate of patent or registration of utility model

Ref document number: 6325279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250