[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102688332B1 - Cis 웨이퍼 다이싱 방법 - Google Patents

Cis 웨이퍼 다이싱 방법 Download PDF

Info

Publication number
KR102688332B1
KR102688332B1 KR1020210129584A KR20210129584A KR102688332B1 KR 102688332 B1 KR102688332 B1 KR 102688332B1 KR 1020210129584 A KR1020210129584 A KR 1020210129584A KR 20210129584 A KR20210129584 A KR 20210129584A KR 102688332 B1 KR102688332 B1 KR 102688332B1
Authority
KR
South Korea
Prior art keywords
wafer
protective film
delete delete
half cutting
etching
Prior art date
Application number
KR1020210129584A
Other languages
English (en)
Other versions
KR20230046518A (ko
Inventor
이종원
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020210129584A priority Critical patent/KR102688332B1/ko
Publication of KR20230046518A publication Critical patent/KR20230046518A/ko
Application granted granted Critical
Publication of KR102688332B1 publication Critical patent/KR102688332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

CIS 웨이퍼 다이싱 방법이 개시된다. 본 발명에 따른 CIS 웨이퍼 다이싱 방법은, 복수의 칩을 구비하는 웨이퍼의 상면에 보호필름을 부착하는 상면 라미네이션단계와, 복수의 칩을 개별적으로 분리하기 위해 웨이퍼의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈을 형성하는 웨이퍼 식각단계와, 식각홈의 위치를 따라 미리 결정된 절삭깊이로 웨이퍼를 절삭하는 하프 커팅단계를 포함한다.

Description

CIS 웨이퍼 다이싱 방법{CIS Wafer Dicing Method}
본 발명은, CIS 웨이퍼 다이싱 방법에 관한 것으로서, 보다 상세하게는, 웨이퍼의 싱귤레이션(Singulation) 과정에서 이물질의 발생을 억제할 수 있는 CIS 웨이퍼 다이싱 방법에 관한 것이다.
일반적으로, 웨이퍼는 반도체 칩이 되기까지 세 번의 변화 과정을 거친다. 덩어리 상태의 잉곳(Ingot)을 슬라이스해 웨이퍼로 만드는 것이 첫 번째 변화이고, 전공정을 통해 웨이퍼 전면에 트랜지스터가 새겨지는 것이 두 번째 변화이며, 마지막으로 패키징 공정에서 웨이퍼가 개별 반도체 칩으로 나뉨으로써 비로소 반도체 칩이 된다.
후공정에 해당하는 패키지 제조공정에서는 웨이퍼를 육면체 모양의 개별 칩으로 나누는 다이싱(Dicing) 작업을 진행된다. 이러한 웨이퍼의 개별칩화를 싱귤레이션(Singulation)이라고 하며, 웨이퍼 판을 하나하나의 직육면체로 만들기 위해 절단(Sawing)하는 것을 다이소잉(Die Sawing)이라고 한다다.
최근에는 반도체의 집적도가 높아짐에 따라 웨이퍼의 두께가 얇아지면서 싱귤레이션 작업도 점점 더 어려워지고 있는 실정이다.
도 1은 종래기술에 따른 웨이퍼 다이싱 방법이 도시된 도면이다. 종래기술에 따른 웨이퍼 다이싱 방법은, 도 1에 도시된 바와 같이, 웨이퍼의 하면에 테이프(T)를 부착한 상태에서 스크라이브 라인(미도시)에 따라 쇼우 블레이드(saw blade, 10)로 웨이퍼를 절단하였다.
쇼우 블레이드(10)를 통한 웨이퍼(W)를 절단과정에서 웨이퍼(W)의 하면에 부착된 테이프(T)도 부분적으로 함께 절단된다.(도 1(a)참조)
이러한 절단에 의해 웨이퍼(W) 및 테이프(T) 각각에서 파티클(WP, TP)이 발생된다. 웨이퍼(W)에서 발생된 웨이퍼 파티클(WP)과 테이프(T)에서 발생된 테이프 파티클(TP)이 웨이퍼(W)의 상면에 부착될 수 있다. 이렇게 웨이퍼(W)의 상면에 부착된 웨이퍼 파티클(WP)과 테이프 파티클(TP)을 제거하기 위해 웨이퍼(W)의 상면으로 세척액을 고압으로 분사한다. (도 1(b)참조)
이러한 세척액의 분사에 의해 웨이퍼 파티클(WP)은 용이하게 제거되는 반면에, 테이프 파티클(TP)은 점착성이 높아 쉽게 제거되지 않는 문제점이 있다.
따라서, 웨이퍼(W)의 다이싱 과정에서 테이프 파티클(TP)의 발생을 억제할 수 있는 CIS 웨이퍼 다이싱 방법의 개발의 필요한 실정이다.
대한민국공개특허 제10-2018-0069693호, (2018.06.25)
본 발명이 해결하고자 하는 과제는, 웨이퍼의 다이싱 과정에서 웨이퍼에 부착된 테이프를 절삭하지 않아 테이프에서 분리되는 파티클을 발생시키지 않는 CIS 웨이퍼 다이싱 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 복수의 칩을 구비하는 웨이퍼의 상면에 보호필름을 부착하는 상면 라미네이션단계; 복수의 상기 칩을 개별적으로 분리하기 위해 상기 웨이퍼의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈을 형성하는 웨이퍼 식각단계; 및 상기 식각홈의 위치를 따라 미리 결정된 절삭깊이로 상기 웨이퍼를 절삭하는 하프 커팅단계를 포함하는 CIS 웨이퍼 다이싱 방법이 제공될 수 있다.
상기 웨이퍼 식각단계에서 상기 식각홈의 깊이는, 상기 웨이퍼의 두께보다 작을 수 있다.
상기 웨이퍼 식각단계에서 상기 식각홈은, 플라즈마를 방출하는 플라즈마 다이싱 장치에 의해 형성될 수 있다.
상기 상면 라미네이션단계와 상기 웨이퍼 식각단계의 사이에 이루어지며, 상기 웨이퍼의 후면을 그라인딩하는 백 그라인딩단계를 더 포함할 수 있다.
상기 보호필름은 자외선용 테이프이며, 상기 웨이퍼 식각단계 후 상기 보호필름에 자외선을 조사하며 상기 자외선에 조사된 상기 보호필름을 상기 웨이퍼에서 탈착하는 자외선 조사 및 필름 탈착단계를 더 포함할 수 있다.
상기 웨이퍼 식각단계 후 상기 웨이퍼의 하면에 익스팬딩 테이프를 부착하는 하면 라미네이션단계를 더 포함할 수 있다.
상기 하프 커팅단계에서 상기 절삭깊이는, 상기 웨이퍼의 두께보다 작을 수 있다.
상기 하프 커팅단계는, 가장자리 영역에 다이아몬드 알갱이 부착된 블레이드 휠에 의해 이루어지며, 상기 하프 커팅단계에서 상기 블레이드 휠은 웨이퍼의 상면에서 상기 식각홈의 바닥면을 향하는 방향으로 이동할할 수 있다.
상기 하프 커팅단계는, 레이저 빔을 방출하는 레이저 식각장치에 의해 이루어지며, 상기 하프 커팅단계에서 상기 레이저 빔은 웨이퍼의 상면에서 상기 식각홈의 바닥면을 향하는 방향으로 방출될 수 있다.
상기 칩은 광학(CMOS Image Sensor, CIS) 칩일 수 있다.
본 발명의 실시예들은, 웨이퍼에 구비된 복수의 칩을 개별적으로 분리하기 위해 웨이퍼의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈을 형성하는 웨이퍼 식각단계와, 식각홈의 위치를 따라 미리 결정된 절삭깊이로 웨이퍼를 절삭하는 하프 커팅단계를 구비함으로써, 웨이퍼의 다이싱 과정에서 웨이퍼에 부착된 테이프를 웨이퍼와 함께 절삭하지 않아 테이프에서 파티클을 발생시키지 않는다.
도 1은 종래기술에 따른 웨이퍼 다이싱 방법이 개략적으로 도시된 도면이다.
도 2는 본 발명의 제1 실시예에 따른 CIS 웨이퍼 다이싱 방법이 도시된 순서도이다.
도 3은 도 2의 CIS 웨이퍼 다이싱 방법의 공정이 도시된 도면이다.
도 4은 도 2의 웨이퍼 식각단계가 도시된 도면이다.
도 5는 도 2의 하프 커팅단계가 도시된 도면이다.
도 6은 도 5의 하프 커팅단계의 공정이 도시된 도면이다.
도 7은 본 발명의 제2 실시예에 따른 하프 커팅단계의 공정이 도시된 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 다만, 본 발명을 설명함에 있어서 이미 공지된 기능 혹은 구성에 대한 설명은, 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
도 1은 종래기술에 따른 웨이퍼 다이싱 방법이 개략적으로 도시된 도면이고, 도 2는 본 발명의 제1 실시예에 따른 CIS 웨이퍼 다이싱 방법이 도시된 순서도이며, 도 3은 도 2의 CIS 웨이퍼 다이싱 방법의 공정이 도시된 도면이고, 도 4은 도 2의 웨이퍼 식각단계가 도시된 도면이며, 도 5는 도 2의 하프 커팅단계가 도시된 도면이고, 도 6은 도 5의 하프 커팅단계의 공정이 도시된 도면이다.
본 실시예에 따른 CIS 웨이퍼 다이싱 방법은, 도 2 내지 도 6에 도시된 바와 같이, 복수의 칩(CH)을 구비하는 웨이퍼(W)의 상면에 보호필름(GT)을 부착하는 상면 라미네이션단계(S110)와, 웨이퍼(W)의 후면을 그라인딩하는 백 그라인딩단계(S120)와, 복수의 칩(CH)을 개별적으로 분리하기 위해 웨이퍼(W)의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈(H)을 형성하는 웨이퍼 식각단계(S130)와, 웨이퍼(W)의 하면에 익스팬딩 테이프(ET)를 부착하는 하면 라미네이션단계(S140)와, 보호필름(GT)에 자외선을 조사하며 자외선에 조사된 보호필름(GT)을 웨이퍼(W)에서 탈착하는 자외선 조사 및 필름 탈착단계(S150)와, 내부 절삭영역이 형성된 위치를 따라 미리 결정된 절삭깊이로 웨이퍼(W)를 절삭하는 하프 커팅단계(S160)와, 익스팬딩 테이프(ET)를 가로방향으로 확장시켜 분리된 칩(CH)들 사이의 간격을 벌리는 칩 이격단계(S170)를 포함한다.
웨이퍼(W)는 복수의 칩(CH)을 포함한다. 본 실시예에서 칩(CH)은, 디지털 픽셀 센서(Digital Pixel Sensor, DPS)에 사용되는 광학(CMOS Image Sensor, CIS) 칩으로 이루어진다.
웨이퍼(W)는 실리콘 웨이퍼와 같은 반도체 웨이퍼로 이루어질 수 있다. 이러한 웨이퍼(W)를 절단하여 복수의 칩(CH)을 개별칩화하는 것을 싱귤레이션(Singulation)이라 한다.
이러한 싱귤레이션(Singulation)을 위해 먼저 상면 라미네이션단계(S110)가 수행된다. 도 3(a)에 도시된 바와 같이, 상면 라미네이션단계(S110)에서는 웨이퍼(W)의 상면에 보호필름(GT)이 부착된다.
보호필름(GT)은 후술할 백 그라인딩 공정에서 발생되는 실리콘 가루(Silicon Compound)에 의해 웨이퍼(W)의 상면이 오염되는 것을 방지한다. 또한, 보호필름(GT)은 백 그라인딩 과정에서 연삭하는 힘에 의해 웨이퍼(W)가 깨지거나(Broken) 뒤틀리는(Warpage) 것을 방지한다.
본 실시예에서 보호필름(GT)은 자외선용 테이프로 이루어질 수 있다. 이러한 보호필름(GT)은 자외선(UV)이 조사되면 접착력이 떨어지는 성질을 가진다.
도 3(b)에 도시된 바와 같이, 백 그라인딩단계(S120)에서는 웨이퍼(W)의 후면이 그라인딩된다. 이러한 그라인딩은 그라인딩 휠(Grinding Wheel) 또는 연마 CMP(Chemical Mechanical Polishing) 등에 의해 이루어질 수 있다. 본 실시예의 백 그라인딩단계(S120)에 의해 웨이퍼(W)의 두께가 얇아진다.
한편, 웨이퍼 식각단계(S130)에서는, 도 3(c) 및 도 4에 도시된 바와 같이, 복수의 칩(CH)을 개별적으로 분리하기 위해 웨이퍼(W)의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈(H)이 형성된다.
웨이퍼 식각단계(S130)에서 식각홈(H)은, 플라즈마를 방출하는 플라즈마 다이싱 장치에 의해 형성된다. 플라즈마 다이싱 장치는 액체가 아닌 준기체상태 물질을 사용하여 웨이퍼(W)를 식각한다. 이러한 플라즈마 다이싱 장치는 상술한 바와 같이 액체가 아닌 준기체상태 물질을 사용하기 때문에 환경에 유리하고, 웨이퍼(W) 전체에 일시에 적용하기 때문에 칩당 싱귤레이션 해내는 속도도 빠른 이점이 있다. 또한, 웨이퍼(W)에 외부 데미지를 주지 않는 이점이 있다.
본 실시예에서 웨이퍼 식각단계(S130)에서 형성되는 식각홈(H)의 깊이는, 도 4에 도시된 바와 같이, 웨이퍼(W)의 두께보다 작다. 이와 같이 본 실시예에 따른 CIS 웨이퍼 다이싱 방법은, 웨이퍼(W)의 두께보다 작은 깊이를 가지는 식각홈(H)을 형성하는 웨이퍼 식각단계(S130)를 구비함으로써, 식각과정에서 보호필름(GT)이 파손되지 않는 이점이 있다.
하면 라미네이션단계(S140)는 웨이퍼 식각단계(S130) 후에 수행된다. 이러한 하면 라미네이션단계(S140)에서는, 도 3(d)에 도시된 바와 같이, 백 그라인딩된 웨이퍼(W)의 하면에 익스팬딩 테이프(ET)가 부착된다. 하면에 익스팬딩 테이프(ET)가 부착된 웨이퍼(W)는 픽앤플레이스(Pick and Place, P&P) 장비의 웨이퍼 프레임(130)에 장착된다.
자외선 조사 및 필름 탈착단계(S150)는 웨이퍼 식각단계(S130) 후에 수행된다. 이러한 자외선 조사 및 필름 탈착단계(S150)에서는 보호필름(GT)에 자외선을 조사된다. 본 실시예에서 보호필름(GT)은 상술한 바와 같이 자외선용 테이프로 이루어지므로, 보호필름(GT)에 자외선에 조사되면 보호필름(GT)의 접착력이 약해지고 그에 따라 보호필름(GT)이 도 3(e)에 도시된 바와 같이 웨이퍼(W)의 상면에서 용이하게 박리될 수 있다.
도 3(f)에 도시된 바와 같이, 하프 커팅단계(S160)에서는 식각홈(H)의 위치를 따라 미리 결정된 절삭깊이로 웨이퍼(W)가 절삭된다. 이러한 하프 커팅단계(S160)는, 가장자리 영역에 다이아몬드 알갱이 부착된 블레이드 휠(120)에 의해 이루어진다.
본 실시예에 따른 하프 커팅단계(S160)에서 블레이드 휠(120)은 웨이퍼(W)의 상면에서 식각홈(H)의 바닥면을 향하는 방향으로 이동한다. 또한, 본 실시예에 따른 하프 커팅단계(S160)에서 절삭깊이는 웨이퍼(W)의 두께보다 작게 이루어진다.
이와 같이 본 실시예에 따른 CIS 웨이퍼 다이싱 방법은, 웨이퍼(W)의 두께보다 작은 절삭깊이를 가지는 하프 커팅단계(S160)를 구비함으로써, 블레이드 휠(120)에 의해 익스팬딩 테이프(ET)가 절삭되지 않을 수 있고, 그에 따라 하프 커팅단계(S160)에서 익스팬딩 테이프(ET)에서 파티클이 발생되지 않는다.
본 실시예에 따른 하프 커팅단계(S160)를 통해 웨이퍼(W)에 구비된 칩(CH)들이 개별적으로 분리된다.
도 3(g)에 도시된 바와 같이, 칩 이격단계(S170)에서는 익스팬딩 테이프(ET)가 가로방향(익스팬딩 테이프(ET)의 가장자리 영역을 향하는 방향)으로 확장되어 분리된 칩(CH)들 사이의 간격이 벌어진다. 익스팬딩 테이프(ET)의 가로방향으로 확장은 익스팬딩 테이프(ET)에 가해지는 외력에 의해 이루어질 수 있다. 칩 이격단계(S170)에서 간격이 벌어진 칩(CH)들 각각은 개별적으로 불량여부가 검사된다.
이와 같이 본 발명에 따른 CIS 웨이퍼 다이싱 방법은, 웨이퍼(W)에 구비된 복수의 칩(CH)을 개별적으로 분리하기 위해 웨이퍼(W)의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈(H)을 형성하는 웨이퍼 식각단계(S130)와, 식각홈(H)의 위치를 따라 미리 결정된 절삭깊이로 웨이퍼(W)를 절삭하는 하프 커팅단계(S160)를 구비함으로써, 웨이퍼(W)의 다이싱 과정에서 웨이퍼(W)에 부착된 테이프를 웨이퍼(W)와 함께 절삭하지 않아 테이프에서 파티클을 발생시키지 않는 이점이 있다.
도 7은 본 발명의 제2 실시예에 따른 하프 커팅단계의 공정이 도시된 도면이다.
이하에서는 본 발명의 제2 실시예를 설명한다. 본 실시예는 제1 실시예와 비교할 때에 하프 커팅단계(S160)의 방식에 차이가 있을 뿐, 다른 구성에 있어서는 도 2 내지 도 6의 제1 실시예의 구성과 동일하므로, 이하에서는 차이점이 있는 구성에 대해서 설명한다.
본 실시예에 따른 하프 커팅단계(S160)는 레이저 빔을 방출하는 레이저 식각장치(240)에 의해 이루어진다. 이러한 하프 커팅단계(S160)에서 레이저 빔은 웨이퍼(W)의 상면에서 식각홈(H)의 바닥면을 향하는 방향으로 방출된다.
본 실시예에 따른 하프 커팅단계(S160)에서 절삭깊이는 웨이퍼(W)의 두께보다 작게 이루어진다.
따라서, 본 실시예에 따른 CIS 웨이퍼 다이싱 방법은, 웨이퍼(W)의 두께보다 작은 절삭깊이를 가지는 하프 커팅단계(S160)를 구비함으로써, 레이저 빔에 의해 익스팬딩 테이프(ET)가 절삭되지 않을 수 있고, 그에 따라 하프 커팅단계(S160)에서 익스팬딩 테이프(ET)에서 파티클이 발생되지 않는 이점이 있다.
이상 도면을 참조하여 본 실시예에 대해 상세히 설명하였지만 본 실시예의 권리범위가 전술한 도면 및 설명에 국한되지는 않는다.
이와 같이 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정예 또는 변형예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
120: 블레이드 휠 130: 웨이퍼 프레임
240: 레이저 다이싱장치 W: 웨이퍼
CH: 칩 H: 식각홈
GT: 보호필름 ET: 익스팬딩 테이프

Claims (10)

  1. 복수의 칩을 구비하는 웨이퍼의 상면에 보호필름을 부착하는 상면 라미네이션단계;
    상기 웨이퍼의 하면을 그라인딩하는 백 그라인딩단계;
    복수의 상기 칩을 개별적으로 분리하기 위해 상기 웨이퍼의 하면에서 상면 방향으로 미리 결정된 깊이의 식각홈을 형성하는 웨이퍼 식각단계;
    상기 웨이퍼의 하면에 익스팬딩 테이프를 부착하는 하면 라미네이션단계;
    상기 보호필름에 자외선을 조사하며 상기 자외선에 조사된 상기 보호필름을 상기 웨이퍼에서 탈착하는 자외선 조사 및 필름 탈착단계; 및
    상기 식각홈의 위치를 따라 미리 결정된 절삭깊이로 상기 웨이퍼를 절삭하는 하프 커팅단계를 포함하며,
    상기 보호필름은 자외선용 테이프이고,
    상기 웨이퍼 식각단계에서 상기 식각홈의 깊이는, 상기 웨이퍼의 두께보다 작게 형성되며,
    상기 하프 커팅단계는, 상기 보호필름이 제거된 상기 웨이퍼의 상면에서 상기 익스팬딩 테이프가 부착된 상기 웨이퍼의 하면을 향하는 방향으로 이루어지며,
    상기 하프 커팅단계에서 상기 절삭깊이는, 상기 웨이퍼의 두께보다 작게 형성되고,
    상기 웨이퍼 식각단계에서 상기 식각홈은, 플라즈마를 방출하는 플라즈마 다이싱 장치에 의해 형성되며,
    상기 하프 커팅단계는, 가장자리 영역에 다이아몬드 알갱이가 부착된 블레이드 휠에 의해 이루어지며,
    상기 하프 커팅단계에서 상기 블레이드 휠은 웨이퍼의 상면에서 상기 식각홈의 바닥면을 향하는 방향으로 이동할 수 있는 것을 특징으로 하는 CIS 웨이퍼 다이싱 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020210129584A 2021-09-30 2021-09-30 Cis 웨이퍼 다이싱 방법 KR102688332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210129584A KR102688332B1 (ko) 2021-09-30 2021-09-30 Cis 웨이퍼 다이싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210129584A KR102688332B1 (ko) 2021-09-30 2021-09-30 Cis 웨이퍼 다이싱 방법

Publications (2)

Publication Number Publication Date
KR20230046518A KR20230046518A (ko) 2023-04-06
KR102688332B1 true KR102688332B1 (ko) 2024-07-25

Family

ID=85918346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210129584A KR102688332B1 (ko) 2021-09-30 2021-09-30 Cis 웨이퍼 다이싱 방법

Country Status (1)

Country Link
KR (1) KR102688332B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291683A (ja) 2000-04-04 2001-10-19 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2004351477A (ja) 2003-05-29 2004-12-16 Hamamatsu Photonics Kk レーザ加工方法
JP2006281679A (ja) 2005-04-04 2006-10-19 Canon Inc 液体吐出ヘッドの製造方法および液体吐出ヘッド
JP2006339481A (ja) 2005-06-03 2006-12-14 Oki Electric Ind Co Ltd 接合基板の切断方法およびチップ
JP2014161932A (ja) 2013-02-22 2014-09-08 Disco Abrasive Syst Ltd 透明板状物の加工方法
JP2015029063A (ja) * 2013-07-01 2015-02-12 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2016021448A (ja) * 2014-07-11 2016-02-04 株式会社ディスコ ウエーハの加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
CN108227050B (zh) 2016-12-15 2020-11-13 日月光半导体(韩国)有限公司 光学芯片及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291683A (ja) 2000-04-04 2001-10-19 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2004351477A (ja) 2003-05-29 2004-12-16 Hamamatsu Photonics Kk レーザ加工方法
JP2006281679A (ja) 2005-04-04 2006-10-19 Canon Inc 液体吐出ヘッドの製造方法および液体吐出ヘッド
JP2006339481A (ja) 2005-06-03 2006-12-14 Oki Electric Ind Co Ltd 接合基板の切断方法およびチップ
JP2014161932A (ja) 2013-02-22 2014-09-08 Disco Abrasive Syst Ltd 透明板状物の加工方法
JP2015029063A (ja) * 2013-07-01 2015-02-12 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2016021448A (ja) * 2014-07-11 2016-02-04 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR20230046518A (ko) 2023-04-06

Similar Documents

Publication Publication Date Title
US6642127B2 (en) Method for dicing a semiconductor wafer
TWI376010B (en) Support for wafer singulation
TWI700773B (zh) 改善晶圓塗覆
US8222120B2 (en) Method of dicing wafer using plasma
US8148240B2 (en) Method of manufacturing semiconductor chips
US20130178006A1 (en) Wafer dicing method and method of manufacturing light emitting device chips employing the same
US9343366B2 (en) Dicing wafers having solder bumps on wafer backside
CN109309047B (zh) 处理衬底的方法
JP2005167190A (ja) 半導体ウェハのダイシング方法
KR20140039049A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR20150014462A (ko) Uv-경화가능 접착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US20180233410A1 (en) Wafer dicing methods
US9704748B2 (en) Method of dicing a wafer
US20180015569A1 (en) Chip and method of manufacturing chips
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
WO2013136411A1 (ja) 真空吸着ステージ、半導体ウエハのダイシング方法およびアニール方法
US10748801B2 (en) Carrier arrangement and method for processing a carrier by generating a crack structure
KR102688332B1 (ko) Cis 웨이퍼 다이싱 방법
KR102030409B1 (ko) 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102688331B1 (ko) Cis 웨이퍼 다이싱 방법
US8785298B2 (en) Method of singulating a thin semiconductor wafer
US20220331899A1 (en) Method of processing a substrate and system for processing a substrate
US11056346B2 (en) Wafer processing method
US11024542B2 (en) Manufacturing method of device chip
US11600527B2 (en) Lift-off method for transferring optical device layer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant