[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180050225A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180050225A
KR20180050225A KR1020170143574A KR20170143574A KR20180050225A KR 20180050225 A KR20180050225 A KR 20180050225A KR 1020170143574 A KR1020170143574 A KR 1020170143574A KR 20170143574 A KR20170143574 A KR 20170143574A KR 20180050225 A KR20180050225 A KR 20180050225A
Authority
KR
South Korea
Prior art keywords
wafer
cutting
adhesive tape
divided
annular frame
Prior art date
Application number
KR1020170143574A
Other languages
English (en)
Inventor
요헤이 야마시타
츠바사 오바타
유키 오가와
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180050225A publication Critical patent/KR20180050225A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 과제는, 표면에 복수의 분할 예정 라인에 의해 복수의 디바이스로 구획된 웨이퍼를, 디바이스의 품질을 저하시키지 않고 개개의 디바이스로 효율적으로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것에 있다.
웨이퍼의 가공 방법으로서, 웨이퍼(10)의 표면(10a)에 보호 부재(보호 테이프(16))를 배치하는 보호 부재 배치 공정과, 상기 웨이퍼(10)의 이면(10b)을 연삭하여 박화하는 이면 연삭 공정과, 상기 웨이퍼(10)의 표면(10a)으로부터 상기 보호 부재를 박리하여 상기 웨이퍼(10)의 표면(10a)에 점착 테이프(T)를 접착시키고 상기 웨이퍼(10)를 수용하는 개구부를 갖는 환형 프레임(F)으로 상기 점착 테이프(T)의 외주를 접착시켜 상기 점착 테이프(T)를 통해 상기 환형 프레임(F)으로 지지하는 프레임 지지 공정과, 상기 웨이퍼(10)의 이면(10b)으로부터 분할 예정 라인(12)에 대응하여 절삭 블레이드(33)를 위치시켜 표면에 도달하지 않는 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 웨이퍼(10)의 이면(10b)으로부터 상기 절삭홈(100)을 따라 레이저 광선을 조사하여 상기 분할 예정 라인(12)을 완전히 절단하는 절단 공정과, 상기 점착 테이프(T)로부터 개개의 디바이스 칩(14)을 픽업하는 픽업 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}
본 발명은, 복수의 분할 예정 라인에 의해 복수의 디바이스로 구획된 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등의 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼는, 절삭 블레이드를 구비한 다이싱 장치에 의해 개개의 디바이스 칩으로 분할되고, 디바이스 칩은 휴대전화, 퍼스널 컴퓨터 등의 전기기기에 이용된다.
최근, 디바이스의 고속화를 도모하기 위해 실리콘 웨이퍼 등의 반도체 기판의 표면에 층간 절연막으로서 저유전율 절연막, 소위 Low-k막을 복수개 형성하고, IC, LSI가 되는 기능층을 형성하는 것이 알려져 있다. 여기서, Low-k막은 웨이퍼의 표면측 전체에 형성되기 때문에, 분할 예정 라인 상에도 적층되고, 이것을 절삭 블레이드로 절단하면 Low-k막이 운모와 같이 박리되어, 디바이스의 품질을 저하시킨다고 하는 문제가 있다.
그래서, 웨이퍼의 표면측으로부터 레이저 광선을 조사하여 분할 예정 라인을 따라 Low-k막을 제거하고, 그 제거한 영역에 절삭 블레이드를 위치시켜 다이싱함으로써 개개의 디바이스 칩으로 분할하는 방법이 제안되어 실용에 제공되고 있다(예컨대, 특허문헌 1을 참조).
[특허문헌 1] 일본 특허 공개 제2005-064231호 공보
상기한 특허문헌 1에 기재된 가공 방법에 따르면, Low-k막을 직접 다이싱에 의해 제거하는 경우에 생기는 문제는 해소되지만, 절삭 블레이드가 Low-k막에 닿지 않도록 절삭 블레이드의 폭을 초과하여 Low-k막을 스트리트 상에서 제거하기 위해서, 적어도 2줄의 레이저 가공홈을 분할 예정 라인에 형성해야 하여, 생산성이 나쁘다고 하는 문제가 있다.
또한, 상기한 특허문헌 1에 기재된 가공 방법이 실시되는 가운데, 예컨대, 이하와 같은 문제가 있는 것이 판명되었다.
(1) 레이저 광선을 웨이퍼의 표면측에 조사하여 Low-k막을 제거하는 레이저 그루빙을 실시하여도, Low-k막의 제거가 불충분하면, 그 후 실시되는 다이싱시의 절삭 블레이드의 어긋남이나 쓰러짐이 발생하는 경우가 있어, 상기 절삭 블레이드가 편마모하는 경우가 있다.
(2) 웨이퍼의 표면측으로부터 레이저 그루빙을 행하면, 소위 데브리(debris)가 비산되어 디바이스의 품질을 저하시키기 때문에, 그것을 방지하기 위해 별도 보호막을 도포할 필요가 생겨, 생산성을 저하시킨다.
(3) 레이저 광선을 복수 조사함으로써, 웨이퍼에 열왜곡이 잔류하고, 디바이스의 항절 강도의 저하를 초래할 우려가 있다.
(4) 절삭 블레이드의 폭을 초과하도록, 폭넓게 레이저 가공홈을 형성하기 위해서, 폭이 넓은 스트리트가 필요하게 되고, 디바이스를 형성하기 위한 영역이 압박되어, 디바이스의 취득 개수가 감소된다.
(5) Low-k막의 상면에, 외계의 수분이나 금속 이온으로부터 내부를 보호하기 위한 SiN 또는 SiO2로 이루어진 패시베이션막이 있고, 웨이퍼의 표면측으로부터 레이저 광선을 조사하면, 상기 패시베이션막을 투과하여 Low-k막이 가공되게 되고, Low-k막에 있어서 발생한 열이 도망갈 장소가 없어, Low-k막이 박리되는 등, 가로 방향으로 가공이 넓어져(「언더컷」이라고도 불림) 버려, 디바이스의 품질을 저하시키는 요인이 된다.
따라서, 본 발명의 목적은, 웨이퍼의 표면에 층간 절연막이 복수층 적층되어 기능층이 형성되고, 복수의 분할 예정 라인에 의해 복수의 디바이스로 구획된 웨이퍼를, 디바이스의 품질을 저하시키지 않고 개개의 디바이스 칩으로 효율적으로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 복수의 디바이스가 교차되는 복수의 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 부재를 배치하는 보호 부재 배치 공정과, 상기 보호 부재 배치 공정을 실시한 후, 상기 웨이퍼의 이면을 연삭하여 박화하는 이면 연삭 공정과, 상기 이면 연삭 공정을 실시한 후, 상기 웨이퍼의 표면으로부터 상기 보호 부재를 박리하여 상기 웨이퍼의 표면에 점착 테이프를 접착시키고 상기 웨이퍼를 수용하는 개구부를 갖는 환형 프레임에 상기 점착 테이프의 외주를 접착시켜, 상기 점착 테이프를 통해 상기 환형 프레임으로 웨이퍼를 지지하는 프레임 지지 공정과, 상기 프레임 지지 공정을 실시한 후, 상기 웨이퍼의 이면으로부터 분할 예정 라인에 대응하여 절삭 블레이드를 위치시켜 상기 웨이퍼를 절삭하고, 표면에 도달하지 않는 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 절삭홈 형성 공정을 실시한 후, 상기 웨이퍼의 이면으로부터 상기 절삭홈을 따라 레이저 광선을 조사하여 상기 분할 예정 라인을 완전히 절단하는 절단 공정과, 상기 절단 공정을 실시한 후, 상기 환형 프레임으로 지지된 상기 점착 테이프로부터 개개의 디바이스 칩을 픽업하는 픽업 공정을 포함한 웨이퍼의 가공 방법이 제공된다.
본 발명의 웨이퍼의 가공 방법에 따르면, 웨이퍼의 표면에 복수의 레이저 가공홈을 형성할 필요가 없어, 생산성이 향상되고, 전술한 바와 같은 문제점이 해결된다. 또한, 디바이스의 이면측으로부터 픽업용 콜릿을 작용시켜 점착 테이프로부터 분할 후의 개개의 디바이스 칩을 픽업한 후, 그 상태에서 디바이스 칩의 표면측을 배선 기판에 본딩하는 것이 가능하여, 생산성을 더욱 향상시킬 수 있다.
도 1은 보호 부재 배치 공정을 나타낸 사시도이다.
도 2는 이면 연삭 공정을 나타낸 사시도이다.
도 3은 웨이퍼의 표면으로부터 보호 테이프를 박리하는 모습을 나타낸 사시도이다.
도 4의 (a)는 프레임 지지 공정을 나타낸 사시도, 도 4의 (b)는 프레임 지지 공정 실시 후의 사시도이다.
도 5의 (a)는 절삭홈 형성 공정을 나타낸 사시도, 도 5의 (b)는 절삭홈이 형성된 웨이퍼의 확대 단면도, 도 5의 (c)는 모든 분할 예정 라인을 따라 절삭홈 형성 공정이 실시된 웨이퍼의 사시도이다.
도 6의 (a)는 절단 공정을 나타낸 사시도, 도 6의 (b)는 절단 공정 실시 후의 웨이퍼의 일부 확대 단면도이다.
도 7은 픽업 공정을 나타낸 일부 단면 측면도이다.
이하, 본 발명에 따른 웨이퍼의 가공 방법의 실시형태에 대해서 첨부 도면을 참조하여, 상세히 설명한다.
우선, 본 발명에 기초한 웨이퍼의 가공 방법을 실시하기 위해서는, 도 1에 도시된 바와 같이 웨이퍼(10)의 표면(10a)을 보호하기 위한 보호 부재로서의 보호 테이프(16)를 접착한다(보호 부재 배치 공정). 웨이퍼(10)는, 예컨대 두께가 700 ㎛인 실리콘 기판으로 이루어져 있고, 표면(10a)에 복수의 분할 예정 라인(12)이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인(12)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(14)가 형성되어 있다. 또한, 보호 테이프(16)로는, 폴리염화비닐(PVC)로 이루어진 시트형 기재의 표면에 아크릴수지계의 풀이 도포되어 있는 것을 사용할 수 있다. 그러나, 보호 테이프(16)는, 이것에 한정되지 않고, 다음 공정에서 실시되는 이면 연삭 공정시에 웨이퍼(10)의 표면(10a)을 보호하는 것이 가능한 주지의 부재라면 어느 부재나 선택할 수 있다.
상기 보호 부재 배치 공정을 실시하였다면, 다음에 이면 연삭 공정을 실시한다. 상기 이면 연삭 공정에서는 도 2에 도시된 바와 같이, 보호 테이프(16)가 접착된 표면(10a) 측을 아래쪽으로, 피연삭면이 되는 이면(10b) 측을 위쪽으로 향하도록 하여 연삭 장치(전체도는 생략함)의 연삭 수단(20)에 구비된 제1 척 테이블(21) 상에 배치한다. 제1 척 테이블(21)은, 도시하지 않은 회전 구동 기구에 의해 회전 가능하게 구성되고, 그 유지면은 다공성 재료로 이루어지며, 도시하지 않은 흡인 수단에 접속되고, 후술하는 연삭 공정시에 웨이퍼(10)가 제1 척 테이블(21) 상에서 위치 어긋나거나 하지 않도록 웨이퍼(10)를 강고하게 흡인 유지한다.
연삭 수단(20)은, 제1 척 테이블(21) 상에 배치된 웨이퍼(10)를 연삭하여 박화하기 위한 구성을 구비하며, 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(22)과, 상기 회전 스핀들(22)의 하단에 장착된 마운터(23)와, 상기 마운터(23)의 하면에 부착된 연삭휠(24)을 구비하며, 연삭휠(24)의 하면에는 복수의 연삭 지석(25)이 환형으로 배치되어 있다.
웨이퍼(10)를 제1 척 테이블(21) 상에 흡인 유지하였다면, 제1 척 테이블(21)을 도 2에 있어서 화살표 21a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서 연삭휠(24)을 도 2에 있어서 화살표 22a로 나타내는 방향으로, 예컨대 6000 rpm으로 회전시킨다. 그리고, 연삭 지석(25)을 웨이퍼(10)의 이면(10b)에 접촉시키고, 연삭휠(24)을, 예컨대 1 ㎛/초의 연삭 이송 속도로 아래쪽, 즉, 제1 척 테이블에 대하여 수직인 방향으로 연삭 이송한다. 이 때, 도시하지 않은 접촉식 측정 게이지에 의해 웨이퍼의 두께를 측정하면서 연삭을 진행시킬 수 있고, 웨이퍼(10)의 이면(10b)이 연삭되어 실리콘 웨이퍼(10)를 미리 정해진 두께, 예컨대 200 ㎛로 하여, 상기 이면 연삭 공정이 완료된다.
상기 이면 연삭 공정이 완료되었으면, 다음에 프레임 지지 공정을 실시한다. 프레임 지지 공정에서는, 우선 도 3에 도시된 바와 같이, 이면 연삭 공정이 완료된 웨이퍼(10)의 표면(10a) 측으로부터 보호 테이프(16)를 박리한다. 그리고, 도 4의 (a)에 도시된 바와 같이, 보호 테이프(16)를 박리한 웨이퍼(10)의 표면(10a) 측에 점착 테이프(T)를 접착시키고, 웨이퍼(10)를 수용하는 개구부를 갖는 환형 프레임(F)에 점착 테이프(T)의 외주를 접착시키고, 점착 테이프(T)를 통해 환형 프레임(F)으로 웨이퍼(10)를 지지한다. 이에 따라 웨이퍼(10)는, 웨이퍼(10)의 표면(10a) 측이 점착 테이프(T)를 통해 환형 프레임(F)으로 지지되어 있는 상태가 된다. 이와 같이 하여 웨이퍼(10)가, 환형 프레임(F)에 의해 지지되어 있는 상태로 되었다면, 도 4의 (b)에 도시된 바와 같이 웨이퍼(10)의 이면(10b) 측을 위쪽으로 노출시켜, 프레임 지지 공정이 완료된다.
이면 연삭 공정이 완료되고, 프레임 지지 공정이 행해진 웨이퍼(10)는, 도 5의 (a)에 도시된 절삭 장치의 절삭 수단(30)으로 반송되고, 절삭 장치에 배치된 도시하지 않은 척 테이블의 유지면 상에 점착 테이프(T)가 접착된 표면(10a) 측을 아래쪽으로 하여 배치된다. 이 절삭 장치에 있어서도, 상기 척 테이블의 외주를 둘러싸도록 예컨대 4지점에 환형 프레임(F)을 파지하는 클램프를 설치하는 것이 바람직하고, 상기 클램프로 환형 프레임(F)을 유지하고, 상기 척 테이블의 웨이퍼(10)의 유지면보다 환형 프레임(F)이 낮은 위치가 되도록 잡아당겨 떨어뜨린다.
상기 절삭 수단(30)은, 스핀들(32)의 선단부에 고정된 절삭 블레이드(33)를 유지하는 스핀들 하우징(34)을 구비한다. 절삭 수단(30)에 의해 절삭홈을 형성하는 가공을 실시하는 데 있어서는, 이면(10b)으로부터 적외선을 조사함으로써 웨이퍼(10)를 투과하여 표면(10a) 측을 촬상할 수 있는 도시하지 않은 촬상 수단을 이용하여 웨이퍼의 분할 예정 라인(12)과 절삭 블레이드(33)와의 위치 맞춤을 행하는 얼라인먼트를 실시한다. 상기 얼라인먼트를 실시하였다면, 상기 얼라인먼트에 의해 얻어진 위치 정보에 기초하여 고속 회전된 절삭 블레이드(33)를 하강시켜, 절삭 장치의 척 테이블에 흡인 유지된 웨이퍼(10)의 분할 예정 라인(12)을 따라 절입시키고, 상기 척 테이블과 절삭 블레이드(33)를 가공 이송 방향(화살표 X로 나타내는 방향)으로 상대 이동시킨다. 이에 따라, 절삭 부분의 확대 단면도로서 나타낸 도 5의 (b)에 도시된 바와 같은 분할 예정 라인(12)을 따른 절삭홈(100)을 상기 웨이퍼(10)의 이면(10b) 측으로부터 표면(10a)에 도달하지 않는 깊이, 및 미리 정해진 홈폭(예컨대 30 ㎛)으로 형성한다. 또한, 표면(10a) 측에는, 도면에 도시된 바와 같이 Low-k막(10c)이 형성되어 있고, 상기 절삭홈(100)은, 표면(10a)에 도달하지 않는, 즉 Low-k막(10c)에 도달하지 않는 깊이로 절삭된다. 상기 척 테이블은, 자유자재로 회전할 수 있도록 구성되어 있고, 상기 척 테이블을 회전시킴으로써 절삭 블레이드(33)에 대한 웨이퍼(10)의 방향을 자유자재로 변경할 수 있다. 이에 따라 웨이퍼(10)의 모든 분할 예정 라인(12)에 대응하여 이면(10b) 측으로부터 상기 절삭홈(100)을 형성할 수 있고, 절삭홈 형성 공정이 완료되면 도 5의 (c)에 도시된 상태가 된다.
상기 절삭홈 형성 공정이 완료되었으면, 분할 예정 라인(12)을 완전히 절단하는 절단 공정을 실시한다. 상기 절삭홈 형성 공정이 실시된 웨이퍼(10)는, 도 6의 (a)에 도시된 레이저 가공 수단(40)을 구비한 레이저 가공 장치(전체도는 생략함)로 반송되고, 레이저 가공 장치의 도시하지 않은 척 테이블의 유지면 상에, 점착 테이프(T)가 접착된 표면(10a) 측을 아래쪽으로 하여 배치된다. 레이저 가공 장치에 있어서도, 상기 척 테이블의 외주를 둘러싸도록 예컨대 4지점에 환형 프레임(F)을 파지하는 클램프를 설치하여도 좋고, 상기 클램프로 환형 프레임(F)을 유지하도록 구성하는 것이 바람직하다.
상기 척 테이블에 배치된 웨이퍼(10)에 대하여 레이저 가공을 실시함에 있어서, 도시하지 않은 촬상 수단을 이용하여 상기 척 테이블에 흡인 유지된 웨이퍼(10)의 분할 예정 라인(12)과 레이저 헤드(집광기)(42)와의 위치 맞춤을 행하는 얼라인먼트를 실시한다. 얼라인먼트를 실시하였다면, 얼라인먼트에 의해 얻어진 위치 정보에 기초하여, 상기 척 테이블 상에 흡인 유지된 웨이퍼(10)의 이면(10b) 측으로부터 분할 예정 라인(12)을 따라 레이저 광선을 조사하고, 상기 척 테이블과 상기 레이저 헤드(42)를 가공 이송 방향(화살표 X로 나타내는 방향)으로 상대 이동시킨다. 이에 따라, 도 6의 (b)에 확대 단면도로서 나타낸 바와 같이, 절삭홈(100)의 바닥부, 즉, Low-k막(10c)이 형성된 웨이퍼(10)의 표면(10a) 측에, 분할 예정 라인(12)을 따라 Low-k막(10c)과 함께 웨이퍼(10)를 완전히 절단하는 절단부(102)가 형성된다. 상기 척 테이블은 도시하지 않은 위치 변경 수단에 의해 레이저 헤드(42)에 대한 상대적인 위치를 자유자재로 변경할 수 있도록 구성되어 있고, 상기 위치 변경 수단을 작동시킴으로써 웨이퍼(10)의 모든 분할 예정 라인(12)을 따라 절단부(102)를 형성함으로써, 상기 절단 공정이 완료된다.
또한, 본 실시형태의 절단 공정에 있어서 실시되는 레이저 가공 조건은 예컨대 이하와 같이 설정되어 있다.
광원: YAG 펄스 레이저
파장: 355 ㎚(YAG 레이저의 제3 고조파)
출력: 3.0 W
반복 주파수: 20 kHz
이송 속도: 100 ㎜/초
상기 절단 공정을 실시하였다면, 픽업 공정을 실시한다. 본 발명에 기초하여 구성된 웨이퍼의 가공 방법에 있어서는, 절단 공정을 끝내어 분할 예정 라인(12)을 따라 절단부(102)가 형성된 웨이퍼(10)는, 이미 점착 테이프(T)를 통해 환형 프레임(F)에 의해 지지되어 있고, 그 상태에서 픽업 공정을 실시할 수 있는 상태로 되어 있다. 상기 픽업 공정은, 도 7에 그 일부를 나타내는 픽업 장치(50)로써 실시되는 것이고, 상기 픽업 장치(50)는, 프레임 유지 부재(51)와, 그 상면부에 환형 프레임(F)을 배치하여 상기 환형 프레임(F)을 유지하는 클램프(52)와, 상기 클램프(52)에 의해 유지된 환형 프레임(F)에 장착된 웨이퍼(10)를 확장하기 위한 적어도 위쪽이 개구된 원통 형상으로 이루어진 확장 드럼(53)을 구비한다. 프레임 유지 부재(51)는, 확장 드럼(53)을 둘러싸도록 설치된 복수의 에어 실린더(54a)와, 에어 실린더(54a)로부터 연장되는 피스톤 로드(54b)로 구성되는 지지 수단(54)에 의해 승강 가능하게 지지되어 있다.
상기 확장 드럼(53)은, 환형 프레임(F)의 내경보다 작게, 환형 프레임(F)에 장착된 점착 테이프(T)에 접착되는 웨이퍼(10)의 외경보다 크게 설정되어 있다. 여기서, 도 7에 도시된 바와 같이, 픽업 장치(50)는, 프레임 유지 부재(51)와, 확장 드럼(53)의 상면부가 대략 동일한 높이가 되는 위치(점선으로 나타냄)와, 지지 수단(54)의 작용에 의해 프레임 유지 부재(51)가 하강되고, 확장 드럼(53)의 상단부가, 프레임 유지 부재(51)의 상단부보다 높아지는 위치(실선으로 나타냄)로 할 수 있다.
상기 프레임 유지 부재(51)를 하강시켜, 확장 드럼(53)의 상단을, 점선으로 나타내는 위치로부터, 실선으로 나타내는 프레임 유지 부재(51)보다 높은 위치가 되도록 상대적으로 변화시키면, 환형 프레임(F)에 장착된 점착 테이프(T)는 확장 드럼(53)의 상단 가장자리에 눌려져 확장된다. 이 결과, 점착 테이프(T)에 접착되어 있는 웨이퍼(10)에는 방사형으로 인장력이 작용하기 때문에, 전술한 절단 공정에 있어서 분할 예정 라인(12)을 따라 형성된 절단부(102)를 따라 개개의 디바이스(14)끼리가 이격된다. 그리고, 개개의 디바이스(14)끼리의 간격이 넓어진 상태에서, 픽업 콜릿(55)을 작동시켜 간격이 넓어진 상태의 디바이스(14)를 이면측으로부터 흡착하여 픽업한다. 그리고, 픽업한 디바이스(14)의 표면측을 배선 기판에 본딩하는 본딩 공정에 반송한다. 이상에 의해, 픽업 공정이 종료되고, 본 발명에 따른 웨이퍼의 가공 방법이 완료된다.
본 발명은, 전술한 실시형태로부터도 이해되도록, 여러 가지 작용 효과를 발휘할 수 있다.
예컨대, 웨이퍼의 이면측으로부터 절삭홈을 형성하고, 이면측으로부터 레이저 광선을 조사하여 분할 예정 라인을 완전히 절단하도록 하고 있기 때문에, 절삭홈을 형성할 때에는 레이저 가공에 의한 가공홈이 없기 때문에, 절삭 블레이드의 어긋남이나 쓰러짐이 회피되고, 절삭 블레이드가 편마모되는 것을 방지할 수 있다.
또한, 웨이퍼의 이면측으로부터 이전 공정에서 형성된 절삭홈을 따라 레이저 광선을 조사함으로써 분할 예정 라인을 완전히 절단하도록 하고 있기 때문에, 데브리가 디바이스의 표면측에 부착되는 일이 없어, 보호막 등을 형성할 필요가 없다. 또한, 절삭 블레이드의 폭에 대응하는 광폭의 레이저 가공홈을 형성할 필요가 없기 때문에, 레이저 광선을 복수 조사함으로써 열왜곡이 잔류하여 디바이스의 항절 강도가 저하되는 등의 문제가 발생하는 것을 회피할 수 있다.
또한, 웨이퍼의 이면측으로부터 절삭 블레이드에 의해 절삭홈을 형성한 후, 상기 절삭홈을 따라 레이저 광선을 조사하여 완전히 절단하는 절단 공정을 실시하기 때문에, 분할 예정 라인의 폭을 크게 할 필요가 없고, 폭이 넓은 분할 예정 라인에 의해 취득할 수 있는 디바이스의 개수가 감소되는 등의 문제가 없다. 특히, 레이저 광선의 조사는 이면측으로부터 실시되고, 절삭홈이 형성되었을 때의 나머지 부분을 레이저 가공에 의해 절단할 뿐이기 때문에, 표면측으로부터 레이저 광선을 조사하여 웨이퍼를 절단하는 경우와 같이, 패시베이션막을 투과하여 레이저 가공됨으로써 열이 도망갈 장소가 없어지고, 언더컷이 생기는 등의 문제도 회피된다.
그리고, 본 발명에서는, 절삭홈 형성 공정을 실시하기 전에, 웨이퍼(10)의 표면(10a) 측으로부터 보호 테이프를 박리하고, 점착 테이프(T)를 통해 환형 프레임(F)으로 유지하는 프레임 지지 공정을 실시함으로써, 절삭홈 형성 공정으로부터 픽업 공정에 이를 때까지, 별도의 보호 테이프 등을 이용할 필요가 없고, 점착 테이프(T)를 통해 환형 프레임(F)에 지지된 상태로서 개개의 디바이스(14)로 절단하고, 그 상태에서 픽업 공정이 실시 가능해진다. 따라서, 디바이스(14)를 점착 테이프(T)로부터 픽업하고, 그 상태에서 디바이스의 표면측을 배선 기판에 본딩하는 작업이 효율적으로, 또한 용이하게 실현된다.
또한, 본 발명은 전술한 실시형태에 한정되지 않고, 여러 가지의 변형예가 상정된다. 예컨대, 전술한 실시형태에서는, 이면 연삭 공정, 절삭홈 형성 공정, 절단 공정을 실시할 때에, 웨이퍼(10)를, 각 공정이 실시되는 연삭 장치, 절삭 장치, 레이저 가공 장치의 각 수단에 각각 배치된 척 테이블로 반송하여 유지하여 각 가공을 실시하였지만, 상기 각 장치를 집약하여 복합 가공 장치를 구성하고, 하나의 척 테이블에 웨이퍼(10)를 유지하며, 상기 척 테이블을 각 가공 장치로 이동시킴으로써 가공을 실시하도록 하여도 좋다. 그와 같이 구성하면, 웨이퍼(10)를 장치 사이에서 반송하여 척 테이블을 재배치할 필요가 없다.
10 : 웨이퍼 12 : 분할 예정 라인
14 : 디바이스 20 : 연삭 수단
22 : 회전 스핀들 23 : 마운터
24 : 연삭휠 25 : 연삭 지석
30 : 절삭 수단 32 : 회전 스핀들
33 : 절삭 블레이드 40 : 레이저 가공 수단
42 : 레이저 헤드 50 : 픽업 장치
100 : 절삭홈 102 : 절단부
T : 점착 테이프 F : 환형 프레임

Claims (1)

  1. 복수의 디바이스가 교차되는 복수의 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 부재를 배치하는 보호 부재 배치 공정과,
    상기 보호 부재 배치 공정을 실시한 후, 상기 웨이퍼의 이면을 연삭하여 박화하는 이면 연삭 공정과,
    상기 이면 연삭 공정을 실시한 후, 상기 웨이퍼의 표면으로부터 상기 보호 부재를 박리하여 상기 웨이퍼의 표면에 점착 테이프를 접착시키고 상기 웨이퍼를 수용하는 개구부를 갖는 환형 프레임에 상기 점착 테이프의 외주를 접착시켜, 상기 점착 테이프를 통해 상기 환형 프레임으로 웨이퍼를 지지하는 프레임 지지 공정과,
    상기 프레임 지지 공정을 실시한 후, 상기 웨이퍼의 이면으로부터 분할 예정 라인에 대응하여 절삭 블레이드를 위치시켜 상기 웨이퍼를 절삭하고, 표면에 도달하지 않는 절삭홈을 형성하는 절삭홈 형성 공정과,
    상기 절삭홈 형성 공정을 실시한 후, 상기 웨이퍼의 이면으로부터 상기 절삭홈을 따라 레이저 광선을 조사하여 상기 분할 예정 라인을 완전히 절단하는 절단 공정과,
    상기 절단 공정을 실시한 후, 상기 환형 프레임으로 지지된 상기 점착 테이프로부터 개개의 디바이스 칩을 픽업하는 픽업 공정
    을 포함한 웨이퍼의 가공 방법.
KR1020170143574A 2016-11-04 2017-10-31 웨이퍼의 가공 방법 KR20180050225A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-216571 2016-11-04
JP2016216571A JP2018074123A (ja) 2016-11-04 2016-11-04 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20180050225A true KR20180050225A (ko) 2018-05-14

Family

ID=62003349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143574A KR20180050225A (ko) 2016-11-04 2017-10-31 웨이퍼의 가공 방법

Country Status (7)

Country Link
US (1) US10985065B2 (ko)
JP (1) JP2018074123A (ko)
KR (1) KR20180050225A (ko)
CN (1) CN108022877A (ko)
DE (1) DE102017219343B4 (ko)
SG (1) SG10201708553PA (ko)
TW (1) TWI732949B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP7281873B2 (ja) * 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7191458B2 (ja) * 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP7143023B2 (ja) * 2018-08-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7503886B2 (ja) * 2018-11-06 2024-06-21 株式会社ディスコ ウェーハの加工方法
CN110407155A (zh) * 2019-06-28 2019-11-05 歌尔股份有限公司 Mems产品划片切割方法
CN112447590B (zh) * 2019-08-30 2023-08-22 中国科学院沈阳自动化研究所 一种基于水导激光加工技术的晶圆划片方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
DE102005004827B4 (de) * 2004-02-03 2011-03-31 Disco Corp. Wafer-Unterteilungsverfahren
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP6262006B2 (ja) * 2014-02-10 2018-01-17 株式会社ディスコ ウエーハの加工方法および加工装置
JP6325279B2 (ja) 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
DE102015002542B4 (de) 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
CN108352676A (zh) * 2015-11-20 2018-07-31 夏普株式会社 人眼安全光源

Also Published As

Publication number Publication date
TWI732949B (zh) 2021-07-11
DE102017219343B4 (de) 2024-04-18
CN108022877A (zh) 2018-05-11
US10985065B2 (en) 2021-04-20
DE102017219343A1 (de) 2018-05-09
US20180130709A1 (en) 2018-05-10
JP2018074123A (ja) 2018-05-10
SG10201708553PA (en) 2018-06-28
TW201820436A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
KR20180050225A (ko) 웨이퍼의 가공 방법
JP6078376B2 (ja) ウエーハの加工方法
US9779993B2 (en) Wafer processing method including attaching a protective tape to a front side of a functional layer to prevent debris adhesion
JP6305853B2 (ja) ウエーハの加工方法
JP6189208B2 (ja) ウエーハの加工方法
US9698301B2 (en) Wafer processing method
CN108022876B (zh) 晶片的加工方法
JP6815692B2 (ja) ウェーハの加工方法
KR20140095424A (ko) 웨이퍼 가공 방법
KR20180048376A (ko) 웨이퍼의 가공 방법
JP2017103406A (ja) ウエーハの加工方法
JP2018067647A (ja) ウエーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
JP2014011381A (ja) ウエーハの加工方法
JP6783620B2 (ja) ウエーハの加工方法
KR20150105210A (ko) 판형물의 가공 방법
JP2018067645A (ja) ウエーハの加工方法
JP6346067B2 (ja) ウエーハの加工方法
KR102727198B1 (ko) 웨이퍼의 가공 방법
JP2010251416A (ja) 半導体装置の製造方法
JP7191563B2 (ja) ウエーハの加工方法
JP2015005558A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application