[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4732298B2 - 電源制御装置及び画像形成装置 - Google Patents

電源制御装置及び画像形成装置 Download PDF

Info

Publication number
JP4732298B2
JP4732298B2 JP2006280876A JP2006280876A JP4732298B2 JP 4732298 B2 JP4732298 B2 JP 4732298B2 JP 2006280876 A JP2006280876 A JP 2006280876A JP 2006280876 A JP2006280876 A JP 2006280876A JP 4732298 B2 JP4732298 B2 JP 4732298B2
Authority
JP
Japan
Prior art keywords
frequency
power supply
transition
switching
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006280876A
Other languages
English (en)
Other versions
JP2008097475A (ja
Inventor
正利 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2006280876A priority Critical patent/JP4732298B2/ja
Publication of JP2008097475A publication Critical patent/JP2008097475A/ja
Application granted granted Critical
Publication of JP4732298B2 publication Critical patent/JP4732298B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

本発明は、CPUに対して直流電圧を供給するスイッチング電源の周波数を制御する電源制御装置及び画像形成装置に関するものである。特に、複写機、ファクシミリ、インターネットファクシミリ、ネットワークプリンタ、及び、これらの機能の内の少なくとも1以上の機能を有する複合機に関するものである。
従来、複写機等の画像形成装置において、スイッチング電源を用いて商用電源から所定の電圧値(例えば、5Vの)の直流電圧を生成し、CPU(Central Processing Unit)、各種センサ等に供給する電源ユニットが配設されている。上記スイッチング電源では、スイッチング周波数が固定であったため、スタンバイ状態等において効率が充分ではない場合があった。
この問題に対して種々の対策が提案されている。例えば、スタンバイ状態におけるスイッチング周波数を低下させるスイッチング電源が開示されている(特許文献1参照)。
特開平08−126313号公報
しかしながら、上記スイッチング電源では、稼働状態(通常の印刷処理が可能な状態)からスタンバイ状態に移行してスイッチング周波数を低下させた場合、又は、スタンバイ状態から稼働状態に移行してスイッチング周波数を増加させた場合に、スイッチング周波数を変更するタイミングが不適切であることに起因して、CPUの誤動作、各種センサの誤検出等が発生する場合があった。
本発明は、上記課題に鑑みてなされたものであって、スイッチング電源の周波数を適正なタイミングで適正な周波数に変更する電源制御装置、及び、画像形成装置を提供することを目的としている。
上記目的を達成するために請求項1に記載の電源制御装置は、CPUに対して直流電圧を供給するスイッチング電源の周波数を制御する電源制御装置であって、スタンバイ状態のスイッチング電源のスイッチング周波数である省電力周波数と、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数と、を予め格納する周波数記憶手段と、前記CPUからスタンバイ状態と稼働状態との間の移行要求を受け付ける遷移受付手段と、前記遷移受付手段によって、スタンバイ状態から稼働状態への移行要求が受け付けられた場合に、前記スイッチング電源のスイッチング周波数を前記省電力周波数から前記稼働周波数へ切り換えると共に、予め設定された所定時間後に、前記CPUに対してスタンバイ状態から稼働状態への移行を許可する遷移実行手段と、を備えることを特徴としている。
請求項2に記載の電源制御装置は、請求項1に記載の電源制御装置であって、前記遷移実行手段が、前記遷移受付手段によって、稼働状態からスタンバイ状態への移行要求が受け付けられた場合に、前記CPUに対して稼働状態からスタンバイ状態への移行を許可すると共に、予め設定された所定時間後に、前記スイッチング電源のスイッチング周波数を前記稼働周波数から前記省電力周波数へ切り換えることを特徴としている。
請求項3に記載の電源制御装置は、請求項1又は請求項2に記載の電源制御装置であって、CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態を判定する接続判定手段と、前記省電力周波数及び稼働周波数を設定する周波数設定手段と、備え、前記周波数記憶手段が、前記オプション接続状態に対応づけて前記省電力周波数及び稼働周波数を予め格納しており、前記周波数設定手段が、前記接続判定手段によって判定されたオプション接続状態に対応する省電力周波数及び稼働周波数を前記周波数記憶手段から読み出して設定し、前記遷移実行手段が、前記周波数設定手段によって設定された省電力周波数及び稼働周波数に従って、周波数を切り換えることを特徴としている。
請求項4に記載の電源制御装置は、請求項3に記載の電源制御装置であって、前記接続判定手段が、前記オプション接続状態として、CPUと通信可能にオプション装置を接続する複数のインターフェイスに、それぞれ、オプション装置が接続されているか否かを判定することを特徴としている。
請求項5に記載の画像形成装置は、CPUを有する制御ユニットと、前記CPUに対して直流電圧を供給するスイッチング電源と、請求項1〜請求項4に記載の電源制御装置と、を備えることを特徴としている。
請求項1に記載の電源制御装置によれば、スタンバイ状態から稼働状態への移行要求が受け付けられた場合に、スイッチング電源のスイッチング周波数が、スタンバイ状態のスイッチング電源のスイッチング周波数である省電力周波数から、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数へ切り換えられると共に、予め設定された所定時間後に、CPUに対してスタンバイ状態から稼働状態への移行が許可されるため、スイッチング電源の周波数を適正なタイミングで適正な周波数に変更することができる。
すなわち、スイッチング周波数が省電力周波数から稼働周波数へ切り換えられ、その所定時間後に、CPUに対してスタンバイ状態から稼働状態への移行が許可されるので、スイッチング周波数の切り換えタイミングが早過ぎる(=スイッチング周波数が稼働周波数に切り換えられる前に、CPUが稼働状態となる)ことに起因したCPU等の誤動作等を防止することができるのである。
請求項2に記載の電源制御装置によれば、稼働状態からスタンバイ状態への移行要求が受け付けられた場合に、CPUに対して稼働状態からスタンバイ状態への移行が許可されると共に、予め設定された所定時間後に、スイッチング電源のスイッチング周波数が稼働周波数から省電力周波数へ切り換えられるため、スイッチング電源の周波数を更に適正なタイミングで適正な周波数に変更することができる。
すなわち、CPUに対して稼働状態からスタンバイ状態への移行が許可され、その所定時間後に、スイッチング電源のスイッチング周波数が稼働周波数から省電力周波数へ切り換えられるので、スイッチング周波数の切り換えタイミングが遅過ぎる(=CPUがスタンバイ状態となる前に、スイッチング周波数が省電力周波数に切り換えられる)ことに起因したCPU等の誤動作等を防止することができるのである。
請求項3に記載の電源制御装置によれば、CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態が判定され、判定されたオプション接続状態に対応する省電力周波数及び稼働周波数が周波数記憶手段から読み出されて設定され、設定された省電力周波数及び稼働周波数に従って、周波数が切り換えられるため、スイッチング電源の周波数を更に適正な周波数に変更することができる。
すなわち、CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態に応じて、CPUの負荷が異なるため、オプション接続状態に対応する省電力周波数及び稼働周波数が読み出されて設定されることにより、適正な周波数に変更することができるのである。
請求項4に記載の電源制御装置によれば、オプション接続状態として、CPUと通信可能にオプション装置を接続する複数のインターフェイスに、それぞれ、オプション装置が接続されているか否かが判定されるため、スイッチング電源の周波数を更に適正な周波数に変更することができる。
請求項5に記載の画像形成装置によれば、CPUに対して直流電圧を供給するスイッチング電源が請求項1〜請求項4のいずれかに記載の電源制御装置によって制御されるため、スイッチング電源の周波数を適正なタイミングで適正な周波数に変更することができる画像形成装置を実現することができる。
以下、本発明に係る画像形成装置の一例について図面を参照して説明する。図1は、本発明に係る画像形成装置の概略構成の一例を示すブロック図である。なお、ここでは、画像形成装置が、プリンタである場合について説明するが、記録紙上に画像を形成する他の画像形成装置(例えば、ファクシミリ、インターネットファクシミリ、複写機、複合機等)である形態でもよい。図1に示すように、プリンタ100は、制御ユニット1、操作部2、表示部3、スイッチング電源4、及び、印刷処理部5を備えている。なお、プリンタ100は、図略のパーソナルコンピュータ(PC)等と通信可能に接続され、パーソナルコンピュータ(PC)等から画像情報を受け付け、受け付けた画像情報に対応する画像を記録紙上に形成するものである。
制御ユニット1は、プリンタ100全体の動作を制御するものであって、CPU(Central Processing Unit)11、ROM(Read Only Memory)12、ASIC(Application Specific Integrated Circuit)13、及び、RAM(Random Access Memory)14を備えている。
ROM12(電源制御装置の一部に相当する)は、機能部として、後述する周波数記憶部121(図3、図4、図5参照)を備え、CPU11に読み込まれて種々の機能部として機能する制御プログラムを格納するものである。また、ROM12、RAM14に格納された各種データのうち装着脱可能な記録媒体に格納され得るデータは、例えばハードディスクドライブ、光ディスクドライブ、フレキシブルディスクドライブ、シリコンディスクドライブ、カセット媒体読み取り機等のドライバで読み取り可能にしてもよく、この場合、記録媒体は、例えばハードディスク、光ディスク、フレキシブルディスク、CD、DVD、半導体メモリ等である。
操作部2は、ユーザからの操作入力を受け付けて、受け付けられた操作入力に対応する操作入力情報を生成し、制御ユニット1(CPU11)に出力するものである。操作部2は、例えば、テンキー、スタートボタン等の各種ボタン、及び、表示部3に配設されたLCD(Liquid Crystal Display)と一体に形成されたタッチパネル等を備えている。
表示部3は、LCD、LED(Light Emitting Diode)等を備え、制御ユニット1(CPU11)からの指示に基づき、設定情報、ガイダンス情報、メッセージ情報等をユーザから視認可能に表示するものである。
スイッチング電源4は、商用電源から供給される交流電圧(例えば、100V、60Hz)を用いて、所定の直流電圧(例えば、5V)を生成し、制御ユニット1、操作部2、表示部3等に供給するものである。
印刷処理部5は、記録紙上に電子写真方式で画像(ここでは、パーソナルコンピュータ(PC)等から受け付けた画像情報に対応する画像)を形成するものであって、現像ユニット51、感光ユニット52、及び、定着ユニット53を備えている。現像ユニット51は、感光ユニット52に配設された感光ドラムに形成された静電潜像にトナーを付着させてトナー像を形成するものである。
感光ユニット52は、感光ドラムを備え、まず、感光ドラムの表面が帯電ローラによって略均一に帯電され、次に、図略のレーザビーム走査ユニットによって、静電潜像が形成され、更に、現像ユニット51によって、トナーが付着されてトナー像が形成され、感光ドラムに形成されたトナー像を記録紙に転写するものである。定着ユニット53は、感光ユニット52で感光ドラムから記録紙に転写されたトナー像を、加熱ローラ対によって記録紙を挟持して搬送することにより、トナー像を溶融して固着させ、記録紙に定着するものである。
図2は、本発明に係る電源制御装置の構成の一例を示す構成図である。CPU11は、プリンタ100全体の動作を制御するものであって、ここでは、CPU11は、ROM12に格納された制御プログラムを実行することにより、稼働状態(通常の印刷処理が可能な状態)からスタンバイ状態に移行する(及び、スタンバイ状態から稼働状態に移行する)タイミングを決定して、ASIC13に対して要求信号REQNを出力する機能部として機能するものである。例えば、CPU11は、図略のパーソナルコンピュータ(PC)から予め設定された所定期間(例えば、1分)以上、印刷を指示する旨の情報が受信されない場合に、稼働状態からスタンバイ状態に移行するタイミングであると決定し、図略のパーソナルコンピュータ(PC)から印刷を指示する旨の情報が受信された場合に、スタンバイ状態から稼働状態に移行するタイミングであると決定するものである。
また、CPU11は、ROM12に格納された制御プログラムを実行することにより、ASIC13から移行許可信号ACKNを受け付けた場合に、プリンタ100全体をスタンバイ状態(又は稼働状態)に移行させる機能部として機能するものである。また、CPU11は、ROM12に格納された制御プログラムを実行することにより、ROM12を、周波数記憶部121として機能させるものである。
ASIC13(電源制御装置の一部に相当する)は、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134を備えている。なお、ここでは、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134は、それぞれ、下記の機能を実現する集積回路である。
遷移受付部131(遷移受付手段、遷移実行手段の一部に相当する)は、稼働状態からスタンバイ状態に移行する(又は、スタンバイ状態から稼働状態に移行する)旨の要求信号REQNをCPU11から受け付けるものである。
また、遷移受付部131は、スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられた場合、スイッチング電源4のスイッチング周波数を省電力周波数から稼働周波数へ切り換える旨の周波数切換信号MODを遷移実行部134へ出力すると共に、予め設定された所定時間後(クロック信号CLKの1周期経過後)に、CPU11に対してスタンバイ状態から稼働状態への移行を許可する移行許可信号ACKNを出力するものである(図3、図5参照)。
更に、遷移受付部131は、稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられた場合、CPU11に対してスタンバイ状態から稼働状態への移行を許可する移行許可信号ACKNを出力すると共に、予め設定された所定時間後(クロック信号CLKの1周期経過後)に、スイッチング電源4のスイッチング周波数を省電力周波数から稼働周波数へ切り換える旨の周波数切換信号MODを遷移実行部134へ出力するものである(図3、図5参照)。
接続判定部132(接続判定手段に相当する)は、電源が投入された時点で、CPU11と通信可能にオプション装置を接続するインターフェイス141〜143に、それぞれ、オプション装置が接続されているか否かを示すオプション接続状態を判定するものである。ここでは、インターフェイス141〜143として、USB(Universal Serial Bus)インターフェイス141、セントロニクスインターフェイス(Centronics Interface)142、ネットワークカード(network card)インターフェイス143が配設されている場合について説明する。
周波数設定部133(周波数設定手段に相当する)は、接続判定部132によって判定されたオプション接続状態に対応する省電力周波数及び稼働周波数を周波数記憶部121から読み出して設定するものである。
遷移実行部134(遷移実行手段の一部に相当する)は、遷移受付部131から指示されたタイミングで、周波数設定部133によって設定された省電力周波数及び稼働周波数に従って、周波数を切り換えるものである。
周波数記憶部121(周波数記憶手段に相当する)は、接続判定部132によって判定されるオプション接続状態に対応づけて、スタンバイ状態のスイッチング電源4のスイッチング周波数である省電力周波数CSxと、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数CFxと、を予め格納するものである(図4参照)。
図3は、図2に示す遷移受付部131及び遷移実行部134の詳細な構成の一例を示す構成図である。遷移受付部131は、フリップフロップ131a、131b、及び、OR回路131cを備えている。遷移実行部134は、CSレジスタ134a、CFレジスタ134b、切換回路134c、及び、クロック発生回路134dを備えている。
フリップフロップ131aは、クロック発生回路134dによって生成されたクロック信号CLKによって駆動され、CPU11から要求信号REQNに基づくアクノリッジ信号ACK1Nを受け付けて、クロック信号CLKの1周期経過後にCPU11及びフリップフロップ131bに対して移行許可信号ACKNを出力するものである。ここで、アクノリッジ信号ACK1Nは、CPU11から要求信号REQNが受け付けられた場合に、クロック信号CLKの立ち上がりで生成される信号である。
フリップフロップ131bは、クロック発生回路134dによって生成されたクロック信号CLKによって駆動され、フリップフロップ131aから移行許可信号ACKNを受け付けて、クロック信号CLKの1周期経過後に、OR回路131cに対してアクノリッジ信号ACK2Nを出力するものである。
OR回路131cは、CPU11からの要求信号REQNに基づくアクノリッジ信号ACK1N、及び、フリップフロップ131bからのアクノリッジ信号ACK2Nを受け付けて、両信号の論理和を求め、遷移実行部134の切換回路134cに対して周波数切換信号MODを出力するものである。
CSレジスタ134aは、接続判定部132により判定されたオプション接続状態に対応する省電力周波数CSxを格納するものである。すなわち、CSレジスタ134aには、周波数設定部133によって、電源が投入された時点で、接続判定部132により判定されたオプション接続状態に対応する省電力周波数CSxが、周波数記憶部121から読み出されて書き込まれるものである。
CFレジスタ134bは、接続判定部132により判定されたオプション接続状態に対応する稼働周波数CFxを格納するものである。すなわち、CFレジスタ134bには、周波数設定部133によって、電源が投入された時点で、接続判定部132により判定されたオプション接続状態に対応する稼働周波数CFxが、周波数記憶部121から読み出されて書き込まれるものである。
切換回路134cは、遷移受付部131のOR回路131cから周波数切換信号MODが入力された場合に、周波数設定部133によってCSレジスタ134a及びCFレジスタ134bにそれぞれ格納された省電力周波数CSx及び稼働周波数CFxに従って、周波数を切り換える指示信号をクロック発生回路134dに出力するものである。
クロック発生回路134dは、切換回路134cによって指示された周波数(省電力周波数CSx又は稼働周波数CFx)のクロック信号を出力するものである。
図4は、図2に示す周波数記憶部121に格納された省電力周波数CSx及び稼働周波数CFxの一例を示す図表である。図の左側に接続判定部132によって判定されるオプション接続状態を示し、図の右側に、省電力周波数CSx及び稼働周波数CFxを示している。
例えば、オプション接続状態が、インターフェイス141〜143に全くオプション装置が接続されていない場合には、省電力周波数CSx及び稼働周波数CFxとして、それぞれ、110kHz、200kHzが設定される。また、例えば、オプション接続状態が、インターフェイス141〜143に全てオプション装置が接続されている場合には、省電力周波数CSx及び稼働周波数CFxとして、それぞれ、170kHz、260kHzが設定される。更に、例えば、オプション接続状態が、インターフェイス141にのみオプション装置が接続されている場合には、省電力周波数CSx及び稼働周波数CFxとして、それぞれ、120kHz、210kHzが設定される。
図5は、図2及び図3に示すASIC13(主に遷移受付部131、遷移実行部134)の動作の一例を示すタイミングチャートである。図5の横軸は、時間であり、上から順に、CPU11から出力される要求信号REQN、遷移受付部131のフリップフロップ131aから出力される移行許可信号ACKN、アクノリッジ信号ACK1N、遷移受付部131のフリップフロップ131bから出力されるアクノリッジ信号ACK2N、CPU11の動作状態、遷移受付部131のOR回路131cから出力される周波数切換信号MOD、クロック発生回路134dによって生成されるクロック信号CLKである。
CPU11から、時刻T1のタイミングで、要求信号REQNがOFFになる(=稼働状態からスタンバイ状態へ移行する旨の信号が出力される)と、クロック信号CLKの立ち上がりの時刻T2のタイミングで、アクノリッジ信号ACK1NがOFFになる。そして、時刻T2からクロック信号CLKの1周期経過後の時刻T3のタイミングでフリップフロップ131aからの移行許可信号ACKNがOFFにされ、CPU11の動作状態が稼働状態からスタンバイ状態へ移行される。次いで、時刻T3からクロック信号CLKの1周期経過後の時刻T4のタイミングでフリップフロップ131bからのアクノリッジ信号ACK2NがOFFにされ、OR回路131cからの周波数切換信号MODがOFFにされる。その結果、切換回路134cを介してクロック発生回路134dによって生成されるクロック信号CLKの周波数が稼働周波数CFxから省電力周波数CSxへ切り換えられる。
また、CPU11から、時刻T5のタイミングで、要求信号REQNがONになる(=スタンバイ状態から稼働状態へ移行する旨の信号が出力される)と、クロック信号CLKの立ち上がりの時刻T6のタイミングで、アクノリッジ信号ACK1NがONになる。そして、OR回路131cからの周波数切換信号MODがONにされる。その結果、切換回路134cを介してクロック発生回路134dによって生成されるクロック信号CLKの周波数が省電力周波数CSxから稼働周波数CFxへ切り換えられる。そして、時刻T6からクロック信号CLKの1周期経過後の時刻T7のタイミングでフリップフロップ131aからの移行許可信号ACKNがONにされ、CPU11の動作状態がスタンバイ状態から稼働状態へ移行される。次いで、時刻T7からクロック信号CLKの1周期経過後の時刻T8のタイミングでフリップフロップ131bからのアクノリッジ信号ACK2NがONにされる。
図6は、図2及び図3に示すASIC13の動作の一例を示すフローチャートである。まず、接続判定部132によって、プリンタ100の電源がONされたか否かの判定が行われる(S101)。電源がONされていないと判定された場合(S101でNO)には、処理が待機状態とされる。電源がONされたと判定された場合(S101でYES)には、接続判定部132によって、インターフェイス141〜143にオプション装置が接続されているか否かを示すオプション接続状態が判定される(S103)。
そして、周波数設定部133によって、ステップS103において判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxが周波数記憶部121から読み出されて、それぞれ、CSレジスタ134a及びCFレジスタ134bに書き込まれる(S105、S107)。次いで、遷移受付部131によって、要求信号REQNが受け付けられたか否かの判定が行われる(S109)。
要求信号REQNが受け付けられていないと判定された場合(S109でNO)には、処理が待機状態とされる。要求信号REQNが受け付けられたと判定された場合(S109でYES)には、遷移受付部131によって、スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられたか否かの判定が行われる(S111)。スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられていないと判定された場合(S111でNO)には、処理がステップS119へ進められる。
スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられたと判定された場合(S111でYES)には、遷移実行部134によって、スイッチング電源4のスイッチング周波数が、省電力周波数CSxから稼働周波数CFxへ切り換えられる(S113)。そして、遷移受付部131によって、クロック信号CLKの1周期が経過したか否かの判定が行われる(S115)。クロック信号CLKの1周期が経過していないと判定された場合(S115でNO)には、処理が待機状態とされる。クロック信号CLKの1周期が経過したと判定された場合(S115でYES)には、遷移受付部131によって、CPU11に対してスタンバイ状態から稼働状態への移行を許可する移行許可信号ACKNが出力され(S117)、処理が終了される。
ステップS111でNOの場合には、遷移受付部131によって、稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられたか否かの判定が行われる(S119)。稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられていないと判定された場合(S119でNO)には、処理がステップS109に戻され、ステップS109以降の処理が繰り返し実行される。
稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられたと判定された場合(S119でYES)には、遷移受付部131によって、CPU11に対して稼働状態からスタンバイ状態への移行を許可する移行許可信号ACKNが出力される(S121)。そして、遷移受付部131によって、クロック信号CLKの1周期が経過したか否かの判定が行われる(S123)。クロック信号CLKの1周期が経過していないと判定された場合(S123でNO)には、処理が待機状態とされる。クロック信号CLKの1周期が経過したと判定された場合(S123でYES)には、遷移実行部134によって、スイッチング電源4のスイッチング周波数が、稼働周波数CFxから省電力周波数CSxへ切り換えられ(S125)、処理が終了される。
このようにして、スタンバイ状態から稼働状態への移行要求信号REQNが受け付けられた場合に、スイッチング電源4のスイッチング周波数(=クロック信号CLKの周波数)が、スタンバイ状態のスイッチング電源4のスイッチング周波数である省電力周波数CSxから、稼働状態のスイッチング電源4のスイッチング周波数である稼働周波数CFxへ切り換えられると共に、予め設定された所定時間後(ここでは、クロック信号CLKの1周期経過後)に、CPU11に対してスタンバイ状態から稼働状態への移行が許可されるため、スイッチング電源4の周波数を適正なタイミングで適正な周波数に変更することができる。
すなわち、スイッチング周波数が省電力周波数CSxから稼働周波数CFxへ切り換えられ、その所定時間後(ここでは、クロック信号CLKの1周期経過後)に、CPU11に対してスタンバイ状態から稼働状態への移行が許可されるので、スイッチング周波数の切り換えタイミングが早過ぎる(=スイッチング周波数が稼働周波数CFxに切り換えられる前に、CPUが稼働状態となる)ことに起因したCPU11等の誤動作等を防止することができるのである。
また、稼働状態からスタンバイ状態への移行要求信号REQNが受け付けられた場合に、CPU11に対してスタンバイ状態から稼働状態への移行が許可されると共に、予め設定された所定時間後(ここでは、クロック信号CLKの1周期経過後)に、スイッチング電源4のスイッチング周波数が稼働周波数CFxから省電力周波数CSxへ切り換えられるため、スイッチング電源4の周波数を更に適正なタイミングで適正な周波数に変更することができる。
すなわち、CPUに11対して稼働状態からスタンバイ状態への移行が許可され、その所定時間後(ここでは、クロック信号CLKの1周期経過後)に、スイッチング電源4のスイッチング周波数が稼働周波数CFxから省電力周波数CSxへ切り換えられるので、スイッチング周波数の切り換えタイミングが遅過ぎる(=CPU11がスタンバイ状態となる前に、スイッチング周波数が省電力周波数CSxに切り換えられる)ことに起因したCPU11等の誤動作等を防止することができるのである。
更に、CPU11と通信可能にオプション装置を接続するインターフェイス141〜143に、オプション装置が接続されているか否かを示すオプション接続状態が判定され、判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxが周波数記憶部121から読み出されて設定され、設定された省電力周波数CSx及び稼働周波数CFxに従って、周波数が切り換えられるため、スイッチング電源4の周波数を更に適正な周波数に変更することができる。
すなわち、CPU11と通信可能にオプション装置を接続するインターフェイス14に、オプション装置が接続されているか否かを示すオプション接続状態に応じて、CPU11の負荷が異なるため、オプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxが読み出されて設定されることにより、適正な周波数に変更することができるのである。
加えて、オプション接続状態として、CPU11と通信可能にオプション装置を接続する複数のインターフェイス14に、それぞれ、オプション装置が接続されているか否かが判定されるため、スイッチング電源4の周波数を更に適正な周波数に変更することができる。
なお、本発明は、以下の形態にも適用可能である。
(A)本実施形態では、ASIC13が遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134を備える場合について説明したが、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134の少なくとも一部がCPU11(又は、CPU11とは別に配設されたCPU)によって機能部として実現されている形態でもよい。この場合には、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134の機能の改変が容易となる。
(B)本実施形態では、予め設定された所定時間がクロック信号CLKの1周期である場合について説明したが、予め設定された所定時間が他の時間に設定されている形態でもよい。
(C)本実施形態では、遷移受付部131が、フリップフロップ131a、131b、OR回路131c等から構成されている場合について説明したが、遷移受付部131が、フリップフロップに換えて遅延回路等の別の回路から構成される形態でもよい。
(D)本実施形態では、遷移実行部134が、CSレジスタ134a、CFレジスタ134b、切換回路134c、クロック発生回路134d等から構成されている場合について説明したが、遷移実行部134が、メモリ等の別の回路から構成される形態でもよい。
(E)本実施形態では、周波数設定部133が、接続判定部132によって判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxを周波数記憶部121から読み出して設定する場合について説明したが、接続判定部132によって判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxを予め設定された計算式により算出して求めて設定する形態でもよい。この場合には、更に適正な省電力周波数CSx及び稼働周波数CFxを設定することが可能となる。
は、本発明に係るプリンタの概略構成の一例を示すブロック図である。 は、本発明に係る電源制御装置の構成の一例を示す構成図である。 は、図2に示す遷移受付部及び遷移実行部の詳細な構成の一例を示す構成図である。 は、図2に示す周波数記憶部に格納された省電力周波数CSx及び稼働周波数CFxの一例を示す図表である。 は、図2及び図3に示すASIC(主に遷移受付部、遷移実行部)の動作の一例を示すタイミングチャートである。 は、図2及び図3に示すASICの動作の一例を示すフローチャートである。
符号の説明
100 プリンタ
1 制御ユニット
11 CPU
12 ROM
121 周波数記憶部(周波数記憶手段)
13 ASIC
131 遷移受付部(遷移受付手段、遷移実行手段の一部)
131a フリップフロップ
131b フリップフロップ
131c OR回路
132 接続判定部(接続判定手段)
133 周波数設定部(周波数設定手段)
134 遷移実行部(遷移実行手段の一部)
134a CSレジスタ
134b CFレジスタ
134c 切換回路
134d クロック発生回路
14 RAM
4 スイッチング電源

Claims (4)

  1. CPUに対して直流電圧を供給するスイッチング電源の周波数を制御する電源制御装置であって、
    スタンバイ状態のスイッチング電源のスイッチング周波数である省電力周波数と、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数と、を予め格納する周波数記憶手段と、
    前記CPUからスタンバイ状態と稼働状態との間の移行要求を受け付ける遷移受付手段と、
    前記遷移受付手段によって、スタンバイ状態から稼働状態への移行要求が受け付けられた場合に、前記スイッチング電源のスイッチング周波数を前記省電力周波数から前記稼働周波数へ切り換えると共に、予め設定された所定時間後に、前記CPUに対してスタンバイ状態から稼働状態への移行を許可する遷移実行手段と、
    CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態を判定する接続判定手段と、
    前記省電力周波数及び稼働周波数を設定する周波数設定手段と、
    を備え
    前記周波数記憶手段は、前記オプション接続状態に対応づけて前記省電力周波数及び稼働周波数を予め格納しており、
    前記周波数設定手段は、前記接続判定手段によって判定されたオプション接続状態に対応する省電力周波数及び稼働周波数を前記周波数記憶手段から読み出して設定し、
    前記遷移実行手段は、前記周波数設定手段によって設定された省電力周波数及び稼働周波数に従って、周波数を切り換えることを特徴とする電源制御装置。
  2. 前記遷移実行手段は、前記遷移受付手段によって、稼働状態からスタンバイ状態への移行要求が受け付けられた場合に、前記CPUに対して稼働状態からスタンバイ状態への移行を許可すると共に、予め設定された所定時間後に、前記スイッチング電源のスイッチング周波数を前記稼働周波数から前記省電力周波数へ切り換えることを特徴とする請求項1に記載の電源制御装置。
  3. 前記接続判定手段は、前記オプション接続状態として、CPUと通信可能にオプション装置を接続する複数のインターフェイスに、それぞれ、オプション装置が接続されているか否かを判定することを特徴とする請求項1または請求項2に記載の電源制御装置。
  4. CPUを有する制御ユニットと、
    前記CPUに対して直流電圧を供給するスイッチング電源と、
    請求項1〜請求項のいずれかに記載の電源制御装置と、
    を備えることを特徴とする画像形成装置。
JP2006280876A 2006-10-16 2006-10-16 電源制御装置及び画像形成装置 Expired - Fee Related JP4732298B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006280876A JP4732298B2 (ja) 2006-10-16 2006-10-16 電源制御装置及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280876A JP4732298B2 (ja) 2006-10-16 2006-10-16 電源制御装置及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2008097475A JP2008097475A (ja) 2008-04-24
JP4732298B2 true JP4732298B2 (ja) 2011-07-27

Family

ID=39380232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280876A Expired - Fee Related JP4732298B2 (ja) 2006-10-16 2006-10-16 電源制御装置及び画像形成装置

Country Status (1)

Country Link
JP (1) JP4732298B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5448403B2 (ja) * 2008-09-29 2014-03-19 キヤノン株式会社 通信装置及びその制御方法、並びにコンピュータプログラム
JP2012217309A (ja) * 2011-04-01 2012-11-08 Konica Minolta Business Technologies Inc 電源装置及び画像形成装置
JP5544339B2 (ja) * 2011-08-30 2014-07-09 京セラドキュメントソリューションズ株式会社 電子機器及び画像形成装置
JP6479659B2 (ja) * 2012-08-14 2019-03-06 フィリップス ライティング ホールディング ビー ヴィ Dc電力分配システム
TWI641943B (zh) * 2013-03-15 2018-11-21 美商英特爾公司 控制電源供應單元於閒置狀態期間的功率消耗之技術

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720968A (ja) * 1993-06-29 1995-01-24 Xerox Corp 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法
JPH08509081A (ja) * 1993-01-14 1996-09-24 アプル・コンピュータ・インコーポレーテッド コンピュータ装置相互連結バスの電力管理システム
JPH10228763A (ja) * 1997-02-13 1998-08-25 Canon Inc スイッチングレギュレータ電源装置および画像記録再生装置および情報記録再生装置
JP2001306195A (ja) * 2000-04-21 2001-11-02 Kyocera Mita Corp 省電力モード制御装置
JP2002084748A (ja) * 2000-09-06 2002-03-22 Murata Mfg Co Ltd スイッチング電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08509081A (ja) * 1993-01-14 1996-09-24 アプル・コンピュータ・インコーポレーテッド コンピュータ装置相互連結バスの電力管理システム
JPH0720968A (ja) * 1993-06-29 1995-01-24 Xerox Corp 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法
JPH10228763A (ja) * 1997-02-13 1998-08-25 Canon Inc スイッチングレギュレータ電源装置および画像記録再生装置および情報記録再生装置
JP2001306195A (ja) * 2000-04-21 2001-11-02 Kyocera Mita Corp 省電力モード制御装置
JP2002084748A (ja) * 2000-09-06 2002-03-22 Murata Mfg Co Ltd スイッチング電源装置

Also Published As

Publication number Publication date
JP2008097475A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
US8849143B2 (en) Image forming apparatus with backup control
JP4732298B2 (ja) 電源制御装置及び画像形成装置
JP2006139145A (ja) 液晶ディスプレイ及びその制御方法、画像入出力装置、並びにプログラム及び記憶媒体
JP5896769B2 (ja) 画像形成装置、画像形成装置の制御方法、プログラム、およびコンピュータ読取可能な記録媒体
JP5978835B2 (ja) 画像処理装置
KR102408604B1 (ko) 화상 처리 장치, 그 제어 방법 및 프로그램
JP2004345188A (ja) 画像形成装置
JP2014113752A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
US11233908B2 (en) Image forming apparatus and image forming method that shorten wait time when returning from a power saving state
JP5764951B2 (ja) 画像形成装置
JP2008209824A (ja) 画像形成装置およびプログラム
JP2019191413A (ja) 画像形成装置
JP2006021527A (ja) 画像形成装置及びその制御方法
CN112532798A (zh) 信息处理装置以及记录媒体
JP2019204209A (ja) 情報処理装置、給電制御方法
JP7559414B2 (ja) 電源装置、画像形成装置及び電源装置の制御方法
JP6048171B2 (ja) 画像処理装置
JP4813407B2 (ja) 画像形成装置および画像形成プログラム
JP6147227B2 (ja) トナー濃度検出装置、画像形成装置、トナー濃度検出方法
JP5546411B2 (ja) 省電力電源制御装置および画像形成装置
JP4135738B2 (ja) 画像形成装置
JP2010034626A (ja) 電子機器
JP6265116B2 (ja) 画像形成装置
JP2015000499A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2021099381A (ja) 電子機器及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4732298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03