JP4732298B2 - Power supply control apparatus and image forming apparatus - Google Patents
Power supply control apparatus and image forming apparatus Download PDFInfo
- Publication number
- JP4732298B2 JP4732298B2 JP2006280876A JP2006280876A JP4732298B2 JP 4732298 B2 JP4732298 B2 JP 4732298B2 JP 2006280876 A JP2006280876 A JP 2006280876A JP 2006280876 A JP2006280876 A JP 2006280876A JP 4732298 B2 JP4732298 B2 JP 4732298B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- power supply
- transition
- switching
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
本発明は、CPUに対して直流電圧を供給するスイッチング電源の周波数を制御する電源制御装置及び画像形成装置に関するものである。特に、複写機、ファクシミリ、インターネットファクシミリ、ネットワークプリンタ、及び、これらの機能の内の少なくとも1以上の機能を有する複合機に関するものである。 The present invention relates to a power supply control device and an image forming apparatus that control the frequency of a switching power supply that supplies a DC voltage to a CPU. In particular, the present invention relates to a copying machine, a facsimile machine, an Internet facsimile machine, a network printer, and a multifunction machine having at least one of these functions.
従来、複写機等の画像形成装置において、スイッチング電源を用いて商用電源から所定の電圧値(例えば、5Vの)の直流電圧を生成し、CPU(Central Processing Unit)、各種センサ等に供給する電源ユニットが配設されている。上記スイッチング電源では、スイッチング周波数が固定であったため、スタンバイ状態等において効率が充分ではない場合があった。 2. Description of the Related Art Conventionally, in an image forming apparatus such as a copying machine, a power supply that generates a DC voltage having a predetermined voltage value (for example, 5 V) from a commercial power supply using a switching power supply and supplies it to a CPU (Central Processing Unit), various sensors, etc. A unit is provided. In the switching power supply, since the switching frequency is fixed, the efficiency may not be sufficient in a standby state or the like.
この問題に対して種々の対策が提案されている。例えば、スタンバイ状態におけるスイッチング周波数を低下させるスイッチング電源が開示されている(特許文献1参照)。
しかしながら、上記スイッチング電源では、稼働状態(通常の印刷処理が可能な状態)からスタンバイ状態に移行してスイッチング周波数を低下させた場合、又は、スタンバイ状態から稼働状態に移行してスイッチング周波数を増加させた場合に、スイッチング周波数を変更するタイミングが不適切であることに起因して、CPUの誤動作、各種センサの誤検出等が発生する場合があった。 However, in the above switching power supply, when the switching frequency is lowered by shifting from the operating state (a state in which normal printing processing is possible) to the standby state, or when the switching frequency is shifted from the standby state to the operating state, the switching frequency is increased. When the switching frequency is changed, the timing of changing the switching frequency may be inappropriate, which may cause a malfunction of the CPU, misdetection of various sensors, or the like.
本発明は、上記課題に鑑みてなされたものであって、スイッチング電源の周波数を適正なタイミングで適正な周波数に変更する電源制御装置、及び、画像形成装置を提供することを目的としている。 SUMMARY An advantage of some aspects of the invention is that it provides a power supply control device that changes the frequency of a switching power supply to an appropriate frequency at an appropriate timing, and an image forming apparatus.
上記目的を達成するために請求項1に記載の電源制御装置は、CPUに対して直流電圧を供給するスイッチング電源の周波数を制御する電源制御装置であって、スタンバイ状態のスイッチング電源のスイッチング周波数である省電力周波数と、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数と、を予め格納する周波数記憶手段と、前記CPUからスタンバイ状態と稼働状態との間の移行要求を受け付ける遷移受付手段と、前記遷移受付手段によって、スタンバイ状態から稼働状態への移行要求が受け付けられた場合に、前記スイッチング電源のスイッチング周波数を前記省電力周波数から前記稼働周波数へ切り換えると共に、予め設定された所定時間後に、前記CPUに対してスタンバイ状態から稼働状態への移行を許可する遷移実行手段と、を備えることを特徴としている。
In order to achieve the above object, a power supply control device according to
請求項2に記載の電源制御装置は、請求項1に記載の電源制御装置であって、前記遷移実行手段が、前記遷移受付手段によって、稼働状態からスタンバイ状態への移行要求が受け付けられた場合に、前記CPUに対して稼働状態からスタンバイ状態への移行を許可すると共に、予め設定された所定時間後に、前記スイッチング電源のスイッチング周波数を前記稼働周波数から前記省電力周波数へ切り換えることを特徴としている。
The power supply control device according to
請求項3に記載の電源制御装置は、請求項1又は請求項2に記載の電源制御装置であって、CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態を判定する接続判定手段と、前記省電力周波数及び稼働周波数を設定する周波数設定手段と、備え、前記周波数記憶手段が、前記オプション接続状態に対応づけて前記省電力周波数及び稼働周波数を予め格納しており、前記周波数設定手段が、前記接続判定手段によって判定されたオプション接続状態に対応する省電力周波数及び稼働周波数を前記周波数記憶手段から読み出して設定し、前記遷移実行手段が、前記周波数設定手段によって設定された省電力周波数及び稼働周波数に従って、周波数を切り換えることを特徴としている。
The power supply control device according to
請求項4に記載の電源制御装置は、請求項3に記載の電源制御装置であって、前記接続判定手段が、前記オプション接続状態として、CPUと通信可能にオプション装置を接続する複数のインターフェイスに、それぞれ、オプション装置が接続されているか否かを判定することを特徴としている。 According to a fourth aspect of the present invention, there is provided the power supply control device according to the third aspect, wherein the connection determination unit is connected to a plurality of interfaces that connect the optional device so as to be communicable with the CPU as the optional connection state. , Each of which is characterized by determining whether or not an optional device is connected.
請求項5に記載の画像形成装置は、CPUを有する制御ユニットと、前記CPUに対して直流電圧を供給するスイッチング電源と、請求項1〜請求項4に記載の電源制御装置と、を備えることを特徴としている。 An image forming apparatus according to a fifth aspect includes a control unit having a CPU, a switching power supply that supplies a DC voltage to the CPU, and a power supply control apparatus according to the first to fourth aspects. It is characterized by.
請求項1に記載の電源制御装置によれば、スタンバイ状態から稼働状態への移行要求が受け付けられた場合に、スイッチング電源のスイッチング周波数が、スタンバイ状態のスイッチング電源のスイッチング周波数である省電力周波数から、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数へ切り換えられると共に、予め設定された所定時間後に、CPUに対してスタンバイ状態から稼働状態への移行が許可されるため、スイッチング電源の周波数を適正なタイミングで適正な周波数に変更することができる。 According to the power supply control device of the first aspect, when the request for transition from the standby state to the operating state is received, the switching frequency of the switching power supply is from the power saving frequency that is the switching frequency of the switching power supply in the standby state. The switching frequency of the switching power supply in the operating state is switched to the operating frequency, and the CPU is allowed to shift from the standby state to the operating state after a predetermined time, so the frequency of the switching power supply is appropriate. It is possible to change to an appropriate frequency at a proper timing.
すなわち、スイッチング周波数が省電力周波数から稼働周波数へ切り換えられ、その所定時間後に、CPUに対してスタンバイ状態から稼働状態への移行が許可されるので、スイッチング周波数の切り換えタイミングが早過ぎる(=スイッチング周波数が稼働周波数に切り換えられる前に、CPUが稼働状態となる)ことに起因したCPU等の誤動作等を防止することができるのである。 That is, the switching frequency is switched from the power saving frequency to the operating frequency, and after a predetermined time, the CPU is permitted to shift from the standby state to the operating state, so that the switching frequency switching timing is too early (= switching frequency). Therefore, it is possible to prevent the malfunction of the CPU or the like due to the CPU being in the operating state before the operation frequency is switched to the operating frequency.
請求項2に記載の電源制御装置によれば、稼働状態からスタンバイ状態への移行要求が受け付けられた場合に、CPUに対して稼働状態からスタンバイ状態への移行が許可されると共に、予め設定された所定時間後に、スイッチング電源のスイッチング周波数が稼働周波数から省電力周波数へ切り換えられるため、スイッチング電源の周波数を更に適正なタイミングで適正な周波数に変更することができる。 According to the power supply control device of the second aspect, when a request for shifting from the operating state to the standby state is received, the CPU is permitted to shift from the operating state to the standby state and is set in advance. Since the switching frequency of the switching power supply is switched from the operating frequency to the power saving frequency after a predetermined time, the frequency of the switching power supply can be changed to an appropriate frequency at an appropriate timing.
すなわち、CPUに対して稼働状態からスタンバイ状態への移行が許可され、その所定時間後に、スイッチング電源のスイッチング周波数が稼働周波数から省電力周波数へ切り換えられるので、スイッチング周波数の切り換えタイミングが遅過ぎる(=CPUがスタンバイ状態となる前に、スイッチング周波数が省電力周波数に切り換えられる)ことに起因したCPU等の誤動作等を防止することができるのである。 That is, the CPU is permitted to shift from the operating state to the standby state, and after a predetermined time, the switching frequency of the switching power supply is switched from the operating frequency to the power saving frequency, so the switching frequency switching timing is too late (= It is possible to prevent malfunction of the CPU or the like due to the switching frequency being switched to the power saving frequency before the CPU enters the standby state.
請求項3に記載の電源制御装置によれば、CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態が判定され、判定されたオプション接続状態に対応する省電力周波数及び稼働周波数が周波数記憶手段から読み出されて設定され、設定された省電力周波数及び稼働周波数に従って、周波数が切り換えられるため、スイッチング電源の周波数を更に適正な周波数に変更することができる。
According to the power supply control device of
すなわち、CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態に応じて、CPUの負荷が異なるため、オプション接続状態に対応する省電力周波数及び稼働周波数が読み出されて設定されることにより、適正な周波数に変更することができるのである。 That is, since the load on the CPU differs depending on the option connection state indicating whether or not the option device is connected to the interface that connects the option device so that it can communicate with the CPU, the power saving frequency corresponding to the option connection state and By reading and setting the operating frequency, it can be changed to an appropriate frequency.
請求項4に記載の電源制御装置によれば、オプション接続状態として、CPUと通信可能にオプション装置を接続する複数のインターフェイスに、それぞれ、オプション装置が接続されているか否かが判定されるため、スイッチング電源の周波数を更に適正な周波数に変更することができる。
According to the power supply control device of
請求項5に記載の画像形成装置によれば、CPUに対して直流電圧を供給するスイッチング電源が請求項1〜請求項4のいずれかに記載の電源制御装置によって制御されるため、スイッチング電源の周波数を適正なタイミングで適正な周波数に変更することができる画像形成装置を実現することができる。 According to the image forming apparatus of the fifth aspect, since the switching power supply that supplies a DC voltage to the CPU is controlled by the power supply control apparatus according to any one of the first to fourth aspects, An image forming apparatus that can change the frequency to an appropriate frequency at an appropriate timing can be realized.
以下、本発明に係る画像形成装置の一例について図面を参照して説明する。図1は、本発明に係る画像形成装置の概略構成の一例を示すブロック図である。なお、ここでは、画像形成装置が、プリンタである場合について説明するが、記録紙上に画像を形成する他の画像形成装置(例えば、ファクシミリ、インターネットファクシミリ、複写機、複合機等)である形態でもよい。図1に示すように、プリンタ100は、制御ユニット1、操作部2、表示部3、スイッチング電源4、及び、印刷処理部5を備えている。なお、プリンタ100は、図略のパーソナルコンピュータ(PC)等と通信可能に接続され、パーソナルコンピュータ(PC)等から画像情報を受け付け、受け付けた画像情報に対応する画像を記録紙上に形成するものである。
Hereinafter, an example of an image forming apparatus according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an example of a schematic configuration of an image forming apparatus according to the present invention. Here, the case where the image forming apparatus is a printer will be described. However, the image forming apparatus may be another image forming apparatus (for example, a facsimile, an internet facsimile, a copying machine, a multifunction machine, etc.) that forms an image on recording paper. Good. As shown in FIG. 1, the
制御ユニット1は、プリンタ100全体の動作を制御するものであって、CPU(Central Processing Unit)11、ROM(Read Only Memory)12、ASIC(Application Specific Integrated Circuit)13、及び、RAM(Random Access Memory)14を備えている。
The
ROM12(電源制御装置の一部に相当する)は、機能部として、後述する周波数記憶部121(図3、図4、図5参照)を備え、CPU11に読み込まれて種々の機能部として機能する制御プログラムを格納するものである。また、ROM12、RAM14に格納された各種データのうち装着脱可能な記録媒体に格納され得るデータは、例えばハードディスクドライブ、光ディスクドライブ、フレキシブルディスクドライブ、シリコンディスクドライブ、カセット媒体読み取り機等のドライバで読み取り可能にしてもよく、この場合、記録媒体は、例えばハードディスク、光ディスク、フレキシブルディスク、CD、DVD、半導体メモリ等である。
The ROM 12 (corresponding to a part of the power supply control device) includes a frequency storage unit 121 (see FIGS. 3, 4, and 5), which will be described later, as a functional unit, and is read by the CPU 11 and functions as various functional units. A control program is stored. Of various data stored in the
操作部2は、ユーザからの操作入力を受け付けて、受け付けられた操作入力に対応する操作入力情報を生成し、制御ユニット1(CPU11)に出力するものである。操作部2は、例えば、テンキー、スタートボタン等の各種ボタン、及び、表示部3に配設されたLCD(Liquid Crystal Display)と一体に形成されたタッチパネル等を備えている。
The
表示部3は、LCD、LED(Light Emitting Diode)等を備え、制御ユニット1(CPU11)からの指示に基づき、設定情報、ガイダンス情報、メッセージ情報等をユーザから視認可能に表示するものである。
The
スイッチング電源4は、商用電源から供給される交流電圧(例えば、100V、60Hz)を用いて、所定の直流電圧(例えば、5V)を生成し、制御ユニット1、操作部2、表示部3等に供給するものである。
The
印刷処理部5は、記録紙上に電子写真方式で画像(ここでは、パーソナルコンピュータ(PC)等から受け付けた画像情報に対応する画像)を形成するものであって、現像ユニット51、感光ユニット52、及び、定着ユニット53を備えている。現像ユニット51は、感光ユニット52に配設された感光ドラムに形成された静電潜像にトナーを付着させてトナー像を形成するものである。
The print processing unit 5 forms an image (here, an image corresponding to image information received from a personal computer (PC) or the like) on a recording sheet by an electrophotographic method, and includes a developing
感光ユニット52は、感光ドラムを備え、まず、感光ドラムの表面が帯電ローラによって略均一に帯電され、次に、図略のレーザビーム走査ユニットによって、静電潜像が形成され、更に、現像ユニット51によって、トナーが付着されてトナー像が形成され、感光ドラムに形成されたトナー像を記録紙に転写するものである。定着ユニット53は、感光ユニット52で感光ドラムから記録紙に転写されたトナー像を、加熱ローラ対によって記録紙を挟持して搬送することにより、トナー像を溶融して固着させ、記録紙に定着するものである。
The
図2は、本発明に係る電源制御装置の構成の一例を示す構成図である。CPU11は、プリンタ100全体の動作を制御するものであって、ここでは、CPU11は、ROM12に格納された制御プログラムを実行することにより、稼働状態(通常の印刷処理が可能な状態)からスタンバイ状態に移行する(及び、スタンバイ状態から稼働状態に移行する)タイミングを決定して、ASIC13に対して要求信号REQNを出力する機能部として機能するものである。例えば、CPU11は、図略のパーソナルコンピュータ(PC)から予め設定された所定期間(例えば、1分)以上、印刷を指示する旨の情報が受信されない場合に、稼働状態からスタンバイ状態に移行するタイミングであると決定し、図略のパーソナルコンピュータ(PC)から印刷を指示する旨の情報が受信された場合に、スタンバイ状態から稼働状態に移行するタイミングであると決定するものである。
FIG. 2 is a block diagram showing an example of the configuration of the power supply control device according to the present invention. The CPU 11 controls the overall operation of the
また、CPU11は、ROM12に格納された制御プログラムを実行することにより、ASIC13から移行許可信号ACKNを受け付けた場合に、プリンタ100全体をスタンバイ状態(又は稼働状態)に移行させる機能部として機能するものである。また、CPU11は、ROM12に格納された制御プログラムを実行することにより、ROM12を、周波数記憶部121として機能させるものである。
The CPU 11 also functions as a functional unit that shifts the
ASIC13(電源制御装置の一部に相当する)は、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134を備えている。なお、ここでは、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134は、それぞれ、下記の機能を実現する集積回路である。
The ASIC 13 (corresponding to a part of the power supply control device) includes a transition reception unit 131, a
遷移受付部131(遷移受付手段、遷移実行手段の一部に相当する)は、稼働状態からスタンバイ状態に移行する(又は、スタンバイ状態から稼働状態に移行する)旨の要求信号REQNをCPU11から受け付けるものである。 The transition receiving unit 131 (corresponding to a part of the transition receiving unit and the transition executing unit) receives from the CPU 11 a request signal REQN indicating that the operation state is changed to the standby state (or the standby state is changed to the operation state). Is.
また、遷移受付部131は、スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられた場合、スイッチング電源4のスイッチング周波数を省電力周波数から稼働周波数へ切り換える旨の周波数切換信号MODを遷移実行部134へ出力すると共に、予め設定された所定時間後(クロック信号CLKの1周期経過後)に、CPU11に対してスタンバイ状態から稼働状態への移行を許可する移行許可信号ACKNを出力するものである(図3、図5参照)。
Further, when the request signal REQN for shifting from the standby state to the operating state is received, the transition receiving unit 131 shifts the frequency switching signal MOD for switching the switching frequency of the switching
更に、遷移受付部131は、稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられた場合、CPU11に対してスタンバイ状態から稼働状態への移行を許可する移行許可信号ACKNを出力すると共に、予め設定された所定時間後(クロック信号CLKの1周期経過後)に、スイッチング電源4のスイッチング周波数を省電力周波数から稼働周波数へ切り換える旨の周波数切換信号MODを遷移実行部134へ出力するものである(図3、図5参照)。
Further, when the request signal REQN for shifting from the operating state to the standby state is received, the transition receiving unit 131 outputs a transition permission signal ACKN for permitting the CPU 11 to shift from the standby state to the operating state. Outputs a frequency switching signal MOD for switching the switching frequency of the switching
接続判定部132(接続判定手段に相当する)は、電源が投入された時点で、CPU11と通信可能にオプション装置を接続するインターフェイス141〜143に、それぞれ、オプション装置が接続されているか否かを示すオプション接続状態を判定するものである。ここでは、インターフェイス141〜143として、USB(Universal Serial Bus)インターフェイス141、セントロニクスインターフェイス(Centronics Interface)142、ネットワークカード(network card)インターフェイス143が配設されている場合について説明する。 The connection determination unit 132 (corresponding to a connection determination unit) determines whether or not the option device is connected to each of the interfaces 141 to 143 that connect the option device so as to be communicable with the CPU 11 when the power is turned on. The option connection state shown is determined. Here, a case where a USB (Universal Serial Bus) interface 141, a Centronics interface (Centronics Interface) 142, and a network card (network card) interface 143 are provided as the interfaces 141 to 143 will be described.
周波数設定部133(周波数設定手段に相当する)は、接続判定部132によって判定されたオプション接続状態に対応する省電力周波数及び稼働周波数を周波数記憶部121から読み出して設定するものである。
The frequency setting unit 133 (corresponding to a frequency setting unit) reads out and sets the power saving frequency and the operating frequency corresponding to the option connection state determined by the
遷移実行部134(遷移実行手段の一部に相当する)は、遷移受付部131から指示されたタイミングで、周波数設定部133によって設定された省電力周波数及び稼働周波数に従って、周波数を切り換えるものである。 The transition execution unit 134 (corresponding to a part of the transition execution unit) switches the frequency according to the power saving frequency and the operating frequency set by the frequency setting unit 133 at the timing instructed by the transition reception unit 131. .
周波数記憶部121(周波数記憶手段に相当する)は、接続判定部132によって判定されるオプション接続状態に対応づけて、スタンバイ状態のスイッチング電源4のスイッチング周波数である省電力周波数CSxと、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数CFxと、を予め格納するものである(図4参照)。
The frequency storage unit 121 (corresponding to the frequency storage unit) is associated with the option connection state determined by the
図3は、図2に示す遷移受付部131及び遷移実行部134の詳細な構成の一例を示す構成図である。遷移受付部131は、フリップフロップ131a、131b、及び、OR回路131cを備えている。遷移実行部134は、CSレジスタ134a、CFレジスタ134b、切換回路134c、及び、クロック発生回路134dを備えている。
FIG. 3 is a configuration diagram illustrating an example of a detailed configuration of the transition receiving unit 131 and the
フリップフロップ131aは、クロック発生回路134dによって生成されたクロック信号CLKによって駆動され、CPU11から要求信号REQNに基づくアクノリッジ信号ACK1Nを受け付けて、クロック信号CLKの1周期経過後にCPU11及びフリップフロップ131bに対して移行許可信号ACKNを出力するものである。ここで、アクノリッジ信号ACK1Nは、CPU11から要求信号REQNが受け付けられた場合に、クロック信号CLKの立ち上がりで生成される信号である。 The flip-flop 131a is driven by the clock signal CLK generated by the clock generation circuit 134d, receives an acknowledge signal ACK1N based on the request signal REQN from the CPU 11, and after one cycle of the clock signal CLK elapses, the flip-flop 131a is connected to the CPU 11 and the flip-flop 131b. A transition permission signal ACKN is output. Here, the acknowledge signal ACK1N is a signal generated at the rising edge of the clock signal CLK when the request signal REQN is received from the CPU 11.
フリップフロップ131bは、クロック発生回路134dによって生成されたクロック信号CLKによって駆動され、フリップフロップ131aから移行許可信号ACKNを受け付けて、クロック信号CLKの1周期経過後に、OR回路131cに対してアクノリッジ信号ACK2Nを出力するものである。 The flip-flop 131b is driven by the clock signal CLK generated by the clock generation circuit 134d, accepts the transition permission signal ACKN from the flip-flop 131a, and after one cycle of the clock signal CLK has elapsed, the acknowledge signal ACK2N to the OR circuit 131c. Is output.
OR回路131cは、CPU11からの要求信号REQNに基づくアクノリッジ信号ACK1N、及び、フリップフロップ131bからのアクノリッジ信号ACK2Nを受け付けて、両信号の論理和を求め、遷移実行部134の切換回路134cに対して周波数切換信号MODを出力するものである。
The OR circuit 131c receives the acknowledge signal ACK1N based on the request signal REQN from the CPU 11 and the acknowledge signal ACK2N from the flip-flop 131b, obtains the logical sum of both signals, and sends the logical sum to the switching circuit 134c of the
CSレジスタ134aは、接続判定部132により判定されたオプション接続状態に対応する省電力周波数CSxを格納するものである。すなわち、CSレジスタ134aには、周波数設定部133によって、電源が投入された時点で、接続判定部132により判定されたオプション接続状態に対応する省電力周波数CSxが、周波数記憶部121から読み出されて書き込まれるものである。
The CS register 134a stores the power saving frequency CSx corresponding to the option connection state determined by the
CFレジスタ134bは、接続判定部132により判定されたオプション接続状態に対応する稼働周波数CFxを格納するものである。すなわち、CFレジスタ134bには、周波数設定部133によって、電源が投入された時点で、接続判定部132により判定されたオプション接続状態に対応する稼働周波数CFxが、周波数記憶部121から読み出されて書き込まれるものである。
The CF register 134b stores the operating frequency CFx corresponding to the option connection state determined by the
切換回路134cは、遷移受付部131のOR回路131cから周波数切換信号MODが入力された場合に、周波数設定部133によってCSレジスタ134a及びCFレジスタ134bにそれぞれ格納された省電力周波数CSx及び稼働周波数CFxに従って、周波数を切り換える指示信号をクロック発生回路134dに出力するものである。 When the frequency switching signal MOD is input from the OR circuit 131c of the transition receiving unit 131, the switching circuit 134c stores the power saving frequency CSx and the operating frequency CFx stored in the CS register 134a and the CF register 134b by the frequency setting unit 133, respectively. Accordingly, an instruction signal for switching the frequency is output to the clock generation circuit 134d.
クロック発生回路134dは、切換回路134cによって指示された周波数(省電力周波数CSx又は稼働周波数CFx)のクロック信号を出力するものである。 The clock generation circuit 134d outputs a clock signal having a frequency (power saving frequency CSx or operating frequency CFx) designated by the switching circuit 134c.
図4は、図2に示す周波数記憶部121に格納された省電力周波数CSx及び稼働周波数CFxの一例を示す図表である。図の左側に接続判定部132によって判定されるオプション接続状態を示し、図の右側に、省電力周波数CSx及び稼働周波数CFxを示している。
FIG. 4 is a chart showing an example of the power saving frequency CSx and the operating frequency CFx stored in the frequency storage unit 121 shown in FIG. The option connection state determined by the
例えば、オプション接続状態が、インターフェイス141〜143に全くオプション装置が接続されていない場合には、省電力周波数CSx及び稼働周波数CFxとして、それぞれ、110kHz、200kHzが設定される。また、例えば、オプション接続状態が、インターフェイス141〜143に全てオプション装置が接続されている場合には、省電力周波数CSx及び稼働周波数CFxとして、それぞれ、170kHz、260kHzが設定される。更に、例えば、オプション接続状態が、インターフェイス141にのみオプション装置が接続されている場合には、省電力周波数CSx及び稼働周波数CFxとして、それぞれ、120kHz、210kHzが設定される。
For example, when the option connection state is that no option device is connected to the interfaces 141 to 143, 110 kHz and 200 kHz are set as the power saving frequency CSx and the operating frequency CFx, respectively. For example, when the option connection state is that all the option devices are connected to the interfaces 141 to 143, 170 kHz and 260 kHz are set as the power saving frequency CSx and the operating frequency CFx, respectively. Further, for example, when the option connection state is that an option device is connected only to the
図5は、図2及び図3に示すASIC13(主に遷移受付部131、遷移実行部134)の動作の一例を示すタイミングチャートである。図5の横軸は、時間であり、上から順に、CPU11から出力される要求信号REQN、遷移受付部131のフリップフロップ131aから出力される移行許可信号ACKN、アクノリッジ信号ACK1N、遷移受付部131のフリップフロップ131bから出力されるアクノリッジ信号ACK2N、CPU11の動作状態、遷移受付部131のOR回路131cから出力される周波数切換信号MOD、クロック発生回路134dによって生成されるクロック信号CLKである。 FIG. 5 is a timing chart showing an example of the operation of the ASIC 13 (mainly the transition receiving unit 131 and the transition executing unit 134) shown in FIGS. The horizontal axis of FIG. 5 is time, and in order from the top, the request signal REQN output from the CPU 11, the transition permission signal ACKN output from the flip-flop 131a of the transition reception unit 131, the acknowledge signal ACK1N, the transition reception unit 131 The acknowledge signal ACK2N output from the flip-flop 131b, the operating state of the CPU 11, the frequency switching signal MOD output from the OR circuit 131c of the transition receiving unit 131, and the clock signal CLK generated by the clock generation circuit 134d.
CPU11から、時刻T1のタイミングで、要求信号REQNがOFFになる(=稼働状態からスタンバイ状態へ移行する旨の信号が出力される)と、クロック信号CLKの立ち上がりの時刻T2のタイミングで、アクノリッジ信号ACK1NがOFFになる。そして、時刻T2からクロック信号CLKの1周期経過後の時刻T3のタイミングでフリップフロップ131aからの移行許可信号ACKNがOFFにされ、CPU11の動作状態が稼働状態からスタンバイ状態へ移行される。次いで、時刻T3からクロック信号CLKの1周期経過後の時刻T4のタイミングでフリップフロップ131bからのアクノリッジ信号ACK2NがOFFにされ、OR回路131cからの周波数切換信号MODがOFFにされる。その結果、切換回路134cを介してクロック発生回路134dによって生成されるクロック信号CLKの周波数が稼働周波数CFxから省電力周波数CSxへ切り換えられる。 When the request signal REQN is turned OFF from the CPU 11 at the timing of the time T1 (= a signal indicating that the operation state is shifted to the standby state is output), the acknowledge signal is generated at the timing of the rising time T2 of the clock signal CLK. ACK1N is turned off. Then, the transition permission signal ACKN from the flip-flop 131a is turned off at the timing of time T3 after the lapse of one cycle of the clock signal CLK from time T2, and the operating state of the CPU 11 is shifted from the operating state to the standby state. Next, the acknowledge signal ACK2N from the flip-flop 131b is turned off and the frequency switching signal MOD from the OR circuit 131c is turned off at the timing of time T4 after one cycle of the clock signal CLK has elapsed from time T3. As a result, the frequency of the clock signal CLK generated by the clock generation circuit 134d via the switching circuit 134c is switched from the operating frequency CFx to the power saving frequency CSx.
また、CPU11から、時刻T5のタイミングで、要求信号REQNがONになる(=スタンバイ状態から稼働状態へ移行する旨の信号が出力される)と、クロック信号CLKの立ち上がりの時刻T6のタイミングで、アクノリッジ信号ACK1NがONになる。そして、OR回路131cからの周波数切換信号MODがONにされる。その結果、切換回路134cを介してクロック発生回路134dによって生成されるクロック信号CLKの周波数が省電力周波数CSxから稼働周波数CFxへ切り換えられる。そして、時刻T6からクロック信号CLKの1周期経過後の時刻T7のタイミングでフリップフロップ131aからの移行許可信号ACKNがONにされ、CPU11の動作状態がスタンバイ状態から稼働状態へ移行される。次いで、時刻T7からクロック信号CLKの1周期経過後の時刻T8のタイミングでフリップフロップ131bからのアクノリッジ信号ACK2NがONにされる。 Further, when the request signal REQN is turned ON from the CPU 11 at the timing of time T5 (= a signal to shift from the standby state to the operation state is output), at the timing of the rising time of the clock signal CLK, Acknowledge signal ACK1N is turned ON. Then, the frequency switching signal MOD from the OR circuit 131c is turned ON. As a result, the frequency of the clock signal CLK generated by the clock generation circuit 134d is switched from the power saving frequency CSx to the operating frequency CFx via the switching circuit 134c. Then, the transition permission signal ACKN from the flip-flop 131a is turned ON at the timing of time T7 after the elapse of one cycle of the clock signal CLK from time T6, and the operating state of the CPU 11 is shifted from the standby state to the operating state. Next, the acknowledge signal ACK2N from the flip-flop 131b is turned ON at the timing of time T8 after the elapse of one cycle of the clock signal CLK from time T7.
図6は、図2及び図3に示すASIC13の動作の一例を示すフローチャートである。まず、接続判定部132によって、プリンタ100の電源がONされたか否かの判定が行われる(S101)。電源がONされていないと判定された場合(S101でNO)には、処理が待機状態とされる。電源がONされたと判定された場合(S101でYES)には、接続判定部132によって、インターフェイス141〜143にオプション装置が接続されているか否かを示すオプション接続状態が判定される(S103)。
FIG. 6 is a flowchart showing an example of the operation of the
そして、周波数設定部133によって、ステップS103において判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxが周波数記憶部121から読み出されて、それぞれ、CSレジスタ134a及びCFレジスタ134bに書き込まれる(S105、S107)。次いで、遷移受付部131によって、要求信号REQNが受け付けられたか否かの判定が行われる(S109)。 Then, the power setting frequency CSx and the operating frequency CFx corresponding to the option connection state determined in step S103 are read from the frequency storage unit 121 by the frequency setting unit 133 and written to the CS register 134a and the CF register 134b, respectively. (S105, S107). Next, the transition receiving unit 131 determines whether or not the request signal REQN has been received (S109).
要求信号REQNが受け付けられていないと判定された場合(S109でNO)には、処理が待機状態とされる。要求信号REQNが受け付けられたと判定された場合(S109でYES)には、遷移受付部131によって、スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられたか否かの判定が行われる(S111)。スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられていないと判定された場合(S111でNO)には、処理がステップS119へ進められる。 If it is determined that the request signal REQN has not been received (NO in S109), the process is set to a standby state. When it is determined that the request signal REQN has been received (YES in S109), the transition receiving unit 131 determines whether or not the request signal REQN for shifting from the standby state to the operating state has been received ( S111). If it is determined that the request signal REQN for shifting from the standby state to the operating state has not been received (NO in S111), the process proceeds to step S119.
スタンバイ状態から稼働状態へ移行する旨の要求信号REQNが受け付けられたと判定された場合(S111でYES)には、遷移実行部134によって、スイッチング電源4のスイッチング周波数が、省電力周波数CSxから稼働周波数CFxへ切り換えられる(S113)。そして、遷移受付部131によって、クロック信号CLKの1周期が経過したか否かの判定が行われる(S115)。クロック信号CLKの1周期が経過していないと判定された場合(S115でNO)には、処理が待機状態とされる。クロック信号CLKの1周期が経過したと判定された場合(S115でYES)には、遷移受付部131によって、CPU11に対してスタンバイ状態から稼働状態への移行を許可する移行許可信号ACKNが出力され(S117)、処理が終了される。
When it is determined that the request signal REQN for shifting from the standby state to the operation state has been received (YES in S111), the
ステップS111でNOの場合には、遷移受付部131によって、稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられたか否かの判定が行われる(S119)。稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられていないと判定された場合(S119でNO)には、処理がステップS109に戻され、ステップS109以降の処理が繰り返し実行される。 In the case of NO in step S111, the transition receiving unit 131 determines whether or not the request signal REQN for shifting from the operating state to the standby state has been received (S119). If it is determined that the request signal REQN for shifting from the operating state to the standby state has not been received (NO in S119), the process returns to step S109, and the processes after step S109 are repeatedly executed.
稼働状態からスタンバイ状態へ移行する旨の要求信号REQNが受け付けられたと判定された場合(S119でYES)には、遷移受付部131によって、CPU11に対して稼働状態からスタンバイ状態への移行を許可する移行許可信号ACKNが出力される(S121)。そして、遷移受付部131によって、クロック信号CLKの1周期が経過したか否かの判定が行われる(S123)。クロック信号CLKの1周期が経過していないと判定された場合(S123でNO)には、処理が待機状態とされる。クロック信号CLKの1周期が経過したと判定された場合(S123でYES)には、遷移実行部134によって、スイッチング電源4のスイッチング周波数が、稼働周波数CFxから省電力周波数CSxへ切り換えられ(S125)、処理が終了される。
If it is determined that the request signal REQN for shifting from the operating state to the standby state has been received (YES in S119), the transition receiving unit 131 permits the CPU 11 to shift from the operating state to the standby state. A transition permission signal ACKN is output (S121). Then, the transition receiving unit 131 determines whether or not one cycle of the clock signal CLK has passed (S123). If it is determined that one cycle of the clock signal CLK has not elapsed (NO in S123), the process is set to a standby state. If it is determined that one cycle of the clock signal CLK has elapsed (YES in S123), the
このようにして、スタンバイ状態から稼働状態への移行要求信号REQNが受け付けられた場合に、スイッチング電源4のスイッチング周波数(=クロック信号CLKの周波数)が、スタンバイ状態のスイッチング電源4のスイッチング周波数である省電力周波数CSxから、稼働状態のスイッチング電源4のスイッチング周波数である稼働周波数CFxへ切り換えられると共に、予め設定された所定時間後(ここでは、クロック信号CLKの1周期経過後)に、CPU11に対してスタンバイ状態から稼働状態への移行が許可されるため、スイッチング電源4の周波数を適正なタイミングで適正な周波数に変更することができる。
Thus, when the transition request signal REQN from the standby state to the operation state is received, the switching frequency of the switching power supply 4 (= the frequency of the clock signal CLK) is the switching frequency of the switching
すなわち、スイッチング周波数が省電力周波数CSxから稼働周波数CFxへ切り換えられ、その所定時間後(ここでは、クロック信号CLKの1周期経過後)に、CPU11に対してスタンバイ状態から稼働状態への移行が許可されるので、スイッチング周波数の切り換えタイミングが早過ぎる(=スイッチング周波数が稼働周波数CFxに切り換えられる前に、CPUが稼働状態となる)ことに起因したCPU11等の誤動作等を防止することができるのである。 That is, the switching frequency is switched from the power saving frequency CSx to the operating frequency CFx, and after a predetermined time (here, after one cycle of the clock signal CLK has elapsed), the CPU 11 is permitted to shift from the standby state to the operating state. Therefore, it is possible to prevent the malfunction of the CPU 11 and the like due to the switching frequency switching timing being too early (= the CPU is in an operating state before the switching frequency is switched to the operating frequency CFx). .
また、稼働状態からスタンバイ状態への移行要求信号REQNが受け付けられた場合に、CPU11に対してスタンバイ状態から稼働状態への移行が許可されると共に、予め設定された所定時間後(ここでは、クロック信号CLKの1周期経過後)に、スイッチング電源4のスイッチング周波数が稼働周波数CFxから省電力周波数CSxへ切り換えられるため、スイッチング電源4の周波数を更に適正なタイミングで適正な周波数に変更することができる。
Further, when the transition request signal REQN from the operating state to the standby state is received, the CPU 11 is permitted to transition from the standby state to the operating state, and after a predetermined time (here, the clock) Since the switching frequency of the switching
すなわち、CPUに11対して稼働状態からスタンバイ状態への移行が許可され、その所定時間後(ここでは、クロック信号CLKの1周期経過後)に、スイッチング電源4のスイッチング周波数が稼働周波数CFxから省電力周波数CSxへ切り換えられるので、スイッチング周波数の切り換えタイミングが遅過ぎる(=CPU11がスタンバイ状態となる前に、スイッチング周波数が省電力周波数CSxに切り換えられる)ことに起因したCPU11等の誤動作等を防止することができるのである。
That is, the CPU 11 is allowed to shift from the operating state to the standby state, and after a predetermined time (here, after one cycle of the clock signal CLK has elapsed), the switching frequency of the switching
更に、CPU11と通信可能にオプション装置を接続するインターフェイス141〜143に、オプション装置が接続されているか否かを示すオプション接続状態が判定され、判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxが周波数記憶部121から読み出されて設定され、設定された省電力周波数CSx及び稼働周波数CFxに従って、周波数が切り換えられるため、スイッチング電源4の周波数を更に適正な周波数に変更することができる。
Further, an option connection state indicating whether or not the option device is connected to the interfaces 141 to 143 that connect the option device so as to be communicable with the CPU 11 is determined, and a power saving frequency CSx corresponding to the determined option connection state and The operating frequency CFx is read from the frequency storage unit 121 and set, and the frequency is switched according to the set power-saving frequency CSx and operating frequency CFx. Therefore, the frequency of the switching
すなわち、CPU11と通信可能にオプション装置を接続するインターフェイス14に、オプション装置が接続されているか否かを示すオプション接続状態に応じて、CPU11の負荷が異なるため、オプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxが読み出されて設定されることにより、適正な周波数に変更することができるのである。
That is, since the load of the CPU 11 varies depending on the option connection state indicating whether or not the option device is connected to the
加えて、オプション接続状態として、CPU11と通信可能にオプション装置を接続する複数のインターフェイス14に、それぞれ、オプション装置が接続されているか否かが判定されるため、スイッチング電源4の周波数を更に適正な周波数に変更することができる。
In addition, as an option connection state, whether or not the option device is connected to each of the plurality of
なお、本発明は、以下の形態にも適用可能である。
(A)本実施形態では、ASIC13が遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134を備える場合について説明したが、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134の少なくとも一部がCPU11(又は、CPU11とは別に配設されたCPU)によって機能部として実現されている形態でもよい。この場合には、遷移受付部131、接続判定部132、周波数設定部133、及び、遷移実行部134の機能の改変が容易となる。
The present invention can also be applied to the following forms.
(A) In the present embodiment, the case where the
(B)本実施形態では、予め設定された所定時間がクロック信号CLKの1周期である場合について説明したが、予め設定された所定時間が他の時間に設定されている形態でもよい。 (B) Although the case where the predetermined time set in advance is one cycle of the clock signal CLK has been described in the present embodiment, a form in which the predetermined time set in advance is set to another time may be used.
(C)本実施形態では、遷移受付部131が、フリップフロップ131a、131b、OR回路131c等から構成されている場合について説明したが、遷移受付部131が、フリップフロップに換えて遅延回路等の別の回路から構成される形態でもよい。 (C) In the present embodiment, the case where the transition receiving unit 131 includes the flip-flops 131a and 131b, the OR circuit 131c, and the like has been described. However, the transition receiving unit 131 can be replaced with a flip-flop such as a delay circuit. It may be configured by another circuit.
(D)本実施形態では、遷移実行部134が、CSレジスタ134a、CFレジスタ134b、切換回路134c、クロック発生回路134d等から構成されている場合について説明したが、遷移実行部134が、メモリ等の別の回路から構成される形態でもよい。
(D) In the present embodiment, the case where the
(E)本実施形態では、周波数設定部133が、接続判定部132によって判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxを周波数記憶部121から読み出して設定する場合について説明したが、接続判定部132によって判定されたオプション接続状態に対応する省電力周波数CSx及び稼働周波数CFxを予め設定された計算式により算出して求めて設定する形態でもよい。この場合には、更に適正な省電力周波数CSx及び稼働周波数CFxを設定することが可能となる。
(E) In the present embodiment, the case where the frequency setting unit 133 reads out and sets the power saving frequency CSx and the operating frequency CFx corresponding to the option connection state determined by the
100 プリンタ
1 制御ユニット
11 CPU
12 ROM
121 周波数記憶部(周波数記憶手段)
13 ASIC
131 遷移受付部(遷移受付手段、遷移実行手段の一部)
131a フリップフロップ
131b フリップフロップ
131c OR回路
132 接続判定部(接続判定手段)
133 周波数設定部(周波数設定手段)
134 遷移実行部(遷移実行手段の一部)
134a CSレジスタ
134b CFレジスタ
134c 切換回路
134d クロック発生回路
14 RAM
4 スイッチング電源
100
12 ROM
121 Frequency storage unit (frequency storage means)
13 ASIC
131 Transition accepting part (transition accepting means, part of transition executing means)
131a flip-flop 131b flip-flop 131c OR
133 Frequency setting part (frequency setting means)
134 Transition execution unit (part of transition execution means)
134a CS register 134b CF register 134c switching circuit 134d
4 Switching power supply
Claims (4)
スタンバイ状態のスイッチング電源のスイッチング周波数である省電力周波数と、稼働状態のスイッチング電源のスイッチング周波数である稼働周波数と、を予め格納する周波数記憶手段と、
前記CPUからスタンバイ状態と稼働状態との間の移行要求を受け付ける遷移受付手段と、
前記遷移受付手段によって、スタンバイ状態から稼働状態への移行要求が受け付けられた場合に、前記スイッチング電源のスイッチング周波数を前記省電力周波数から前記稼働周波数へ切り換えると共に、予め設定された所定時間後に、前記CPUに対してスタンバイ状態から稼働状態への移行を許可する遷移実行手段と、
CPUと通信可能にオプション装置を接続するインターフェイスに、オプション装置が接続されているか否かを示すオプション接続状態を判定する接続判定手段と、
前記省電力周波数及び稼働周波数を設定する周波数設定手段と、
を備え、
前記周波数記憶手段は、前記オプション接続状態に対応づけて前記省電力周波数及び稼働周波数を予め格納しており、
前記周波数設定手段は、前記接続判定手段によって判定されたオプション接続状態に対応する省電力周波数及び稼働周波数を前記周波数記憶手段から読み出して設定し、
前記遷移実行手段は、前記周波数設定手段によって設定された省電力周波数及び稼働周波数に従って、周波数を切り換えることを特徴とする電源制御装置。 A power supply control device that controls the frequency of a switching power supply that supplies a DC voltage to a CPU,
A frequency storage means for storing in advance a power saving frequency that is a switching frequency of the switching power supply in the standby state and an operating frequency that is the switching frequency of the switching power supply in the operating state;
Transition accepting means for accepting a transition request between the standby state and the operating state from the CPU;
When a transition request from the standby state to the operating state is received by the transition receiving unit, the switching frequency of the switching power supply is switched from the power saving frequency to the operating frequency, and after a preset predetermined time, Transition execution means for allowing the CPU to transition from the standby state to the operating state;
A connection determination means for determining an option connection state indicating whether or not the option device is connected to an interface for connecting the option device so as to be communicable with the CPU;
A frequency setting means for setting the power saving frequency and the operating frequency;
Equipped with a,
The frequency storage means stores the power saving frequency and the operating frequency in advance in association with the option connection state,
The frequency setting means reads and sets the power saving frequency and the operating frequency corresponding to the option connection state determined by the connection determination means from the frequency storage means,
The power supply control device according to claim 1, wherein the transition executing means switches the frequency according to a power saving frequency and an operating frequency set by the frequency setting means .
前記CPUに対して直流電圧を供給するスイッチング電源と、
請求項1〜請求項3のいずれかに記載の電源制御装置と、
を備えることを特徴とする画像形成装置。 A control unit having a CPU;
A switching power supply for supplying a DC voltage to the CPU;
The power supply control device according to any one of claims 1 to 3 ,
An image forming apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280876A JP4732298B2 (en) | 2006-10-16 | 2006-10-16 | Power supply control apparatus and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280876A JP4732298B2 (en) | 2006-10-16 | 2006-10-16 | Power supply control apparatus and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008097475A JP2008097475A (en) | 2008-04-24 |
JP4732298B2 true JP4732298B2 (en) | 2011-07-27 |
Family
ID=39380232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006280876A Expired - Fee Related JP4732298B2 (en) | 2006-10-16 | 2006-10-16 | Power supply control apparatus and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4732298B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5448403B2 (en) * | 2008-09-29 | 2014-03-19 | キヤノン株式会社 | COMMUNICATION DEVICE, ITS CONTROL METHOD, AND COMPUTER PROGRAM |
JP2012217309A (en) * | 2011-04-01 | 2012-11-08 | Konica Minolta Business Technologies Inc | Power-supply device and image formation apparatus |
JP5544339B2 (en) * | 2011-08-30 | 2014-07-09 | 京セラドキュメントソリューションズ株式会社 | Electronic apparatus and image forming apparatus |
JP6479659B2 (en) * | 2012-08-14 | 2019-03-06 | フィリップス ライティング ホールディング ビー ヴィ | DC power distribution system |
TWI641943B (en) * | 2013-03-15 | 2018-11-21 | 美商英特爾公司 | Controlling power supply unit power consumption during idle state |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720968A (en) * | 1993-06-29 | 1995-01-24 | Xerox Corp | Method for reduction of power consumption of computer by changing voltage and frequency dynamically |
JPH08509081A (en) * | 1993-01-14 | 1996-09-24 | アプル・コンピュータ・インコーポレーテッド | Computer device interconnection bus power management system |
JPH10228763A (en) * | 1997-02-13 | 1998-08-25 | Canon Inc | Switching regulator power supply device, picture recording and reproducing device, and information recording and reproducing device |
JP2001306195A (en) * | 2000-04-21 | 2001-11-02 | Kyocera Mita Corp | Power saving mode control unit |
JP2002084748A (en) * | 2000-09-06 | 2002-03-22 | Murata Mfg Co Ltd | Switching power supply |
-
2006
- 2006-10-16 JP JP2006280876A patent/JP4732298B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08509081A (en) * | 1993-01-14 | 1996-09-24 | アプル・コンピュータ・インコーポレーテッド | Computer device interconnection bus power management system |
JPH0720968A (en) * | 1993-06-29 | 1995-01-24 | Xerox Corp | Method for reduction of power consumption of computer by changing voltage and frequency dynamically |
JPH10228763A (en) * | 1997-02-13 | 1998-08-25 | Canon Inc | Switching regulator power supply device, picture recording and reproducing device, and information recording and reproducing device |
JP2001306195A (en) * | 2000-04-21 | 2001-11-02 | Kyocera Mita Corp | Power saving mode control unit |
JP2002084748A (en) * | 2000-09-06 | 2002-03-22 | Murata Mfg Co Ltd | Switching power supply |
Also Published As
Publication number | Publication date |
---|---|
JP2008097475A (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8849143B2 (en) | Image forming apparatus with backup control | |
JP4732298B2 (en) | Power supply control apparatus and image forming apparatus | |
JP2006139145A (en) | Liquid crystal display and control method therefor, image input/output device, program, and recording medium | |
JP5896769B2 (en) | Image forming apparatus, image forming apparatus control method, program, and computer-readable recording medium | |
JP5978835B2 (en) | Image processing device | |
KR102408604B1 (en) | Image processing apparatus, method of controlling the same, and program | |
JP2004345188A (en) | Image forming apparatus | |
JP2014113752A (en) | Image formation apparatus, image formation apparatus control method, and program | |
US11233908B2 (en) | Image forming apparatus and image forming method that shorten wait time when returning from a power saving state | |
JP5764951B2 (en) | Image forming apparatus | |
JP2008209824A (en) | Image forming apparatus and program | |
JP2019191413A (en) | Image forming apparatus | |
JP2006021527A (en) | Image formation device and control method of the same | |
CN112532798A (en) | Information processing apparatus and recording medium | |
JP2019204209A (en) | Information processing apparatus and power supply control method | |
JP7559414B2 (en) | Power supply device, image forming apparatus, and method for controlling power supply device | |
JP6048171B2 (en) | Image processing device | |
JP4813407B2 (en) | Image forming apparatus and image forming program | |
JP6147227B2 (en) | Toner concentration detection device, image forming apparatus, and toner concentration detection method | |
JP5546411B2 (en) | Power saving power control device and image forming apparatus | |
JP4135738B2 (en) | Image forming apparatus | |
JP2010034626A (en) | Electronic apparatus | |
JP6265116B2 (en) | Image forming apparatus | |
JP2015000499A (en) | Image forming device, method for controlling image forming device, and program | |
JP2021099381A (en) | Electronic apparatus and image forming device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4732298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees | ||
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |