JP3708641B2 - 半導体メモリ装置のテスト方法 - Google Patents
半導体メモリ装置のテスト方法 Download PDFInfo
- Publication number
- JP3708641B2 JP3708641B2 JP25924296A JP25924296A JP3708641B2 JP 3708641 B2 JP3708641 B2 JP 3708641B2 JP 25924296 A JP25924296 A JP 25924296A JP 25924296 A JP25924296 A JP 25924296A JP 3708641 B2 JP3708641 B2 JP 3708641B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- sense amplifier
- data
- logic
- test method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に関し、特に、高速にメモリセルの不良をテストする半導体メモリ装置のテスト方法に関するものである。
【０００２】
【従来の技術】
半導体メモリ装置は、通常のアクセス動作を遂行するために多数のデータを記憶するメモリセルアレイ領域と、該メモリセルアレイ領域の記憶データ入出力を制御する周辺回路と、で構成される。このようなメモリセルアレイ領域を構成する各単位メモリセルと個別周辺回路の不良有無を検証するテストは、半導体メモリ製造時の必須過程である。半導体メモリ装置における不良の大部分は単一ビット不良で、このような単一ビット不良を判読するために以前ではメモリセルごとの単位でテストを実施していた。しかしながら、このメモリセル単位の個別テストでは時間がかかりすぎ、テスト費用が増加するなど適切なテスト方法とはいえなかった。そこで現在では、一度のアクセスサイクルの間に多数のメモリセルをテストする方法が一般的に使用され、多重ビット並列テスト(multibit parallel test)と呼ばれている。
【０００３】
更なる高集積化が進められる２５６Ｍｂｉｔ級以上の高容量のメモリ装置では、テスト時間を短縮し、それによるテスト費用の節減を行うことが非常に重要になっている。最近ではそのための研究が活発に進められており、その例を図１及びに示す。これは、１９９３年ＮＥＣ社発表のＶＬＳＩ circuits symposium の論文に開示されたものである。
【０００４】
図１は、サブワードラインドライバを備える半導体メモリ装置のデータ出力パス（経路）を示すものである。図示せぬローデコーダの出力端と接続されるメインワードラインＭＷＬには多数のサブワードラインドライバＳＷＤが接続され、このサブワードラインドライバＳＷＤから左右両方向にサブワードラインＳＷＬが接続されている。各サブワードラインＳＷＬと直交する方向にはビットラインＢＬが配置され、各ビットライン対ごとに一つずつビットラインセンスアンプＳＡが接続されている。そして、ビットラインセンスアンプＳＡの出力端はデータラインＤＬを通じてカラムデコーダＹＤＥＣの入力端へ接続される。このカラムデコーダＹＤＥＣの出力端には多数の出力センスアンプＤＡが接続され、この出力センスアンプＤＡの出力端がそれぞれ一つずつ入出力ラインＩＯ（１〜Ｎ）へ接続される。各入出力ラインＩＯの最終端には入力バッファの出力端と出力バッファの入力端が共通に接続され、各入力バッファの入力端と出力バッファの出力端は一つの入出力ピンと共通に接続される。
【０００５】
図２に、そのテスト回路を示す。各サブワードラインドライバ単位のアレイブロックがシフトレジスタＳＲの出力によって選択されるようになっており、このシフトレジスタＳＲは内部クロックＩＣＬＫに同期して規則的かつ順次的な出力信号を出力する。各サブワードラインドライバＳＷＤと接続されるアレイブロックにはそれぞれ多数（この例ではＮ個）の出力センスアンプＤＡが存在し、この出力センスアンプＤＡは、シフトレジスタＳＲの出力に応答する入出力制御回路ＤＡＣの出力である制御信号ＤＡＥによって動作する。
【０００６】
図３は、図２の回路による動作タイミング図である。これら図１〜図３を参照して従来技術によるテスト過程を概略的に説明する。
【０００７】
１回のテストサイクルはローアドレスストローブ信号バーＲＡＳの活性区間によって決定される。またテストの動作時には内部クロック信号ＩＣＬＫによりサブワードラインＳＷＬが順次にエネーブルされる。出力センスアンプＤＡの制御信号ＤＡＥは１サイクルの内部クロック信号ＩＣＬＫのパルスに同期して出力され、この制御信号ＤＡＥに従って、出力センスアンプＤＡの出力が短サイクル(short cycle) で発生する。このようなテストは、チップ内部を並列にテストするときに、高周波で動作するカウンタを内蔵してワードラインのエネーブルとビットラインのセンシング及びデータラインのセンシングを制御して短サイクルで連続的なデータを出力することにより、出力時間を短縮することが可能である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記テストは次のような解決課題を有する。即ち、すべてのアレイブロックごとに多数（上記例ではＮ個）の出力センスアンプが存在するので、１回のアクセスサイクルの間に多重ビットを入出力する製品では出力センスアンプのレイアウト面積が増大してチップサイズが大きくなる。また、シフトレジスタの出力によりサブワードラインドライバとビットラインセンシング及びデータラインセンシングを短サイクルで動作させるために追加される回路が相当に増加して回路設計が困難となり、その追加回路のチップ占有面積も増加するため集積化に影響する。更に、出力センスアンプをシフトレジスタにより選択的にエネーブル及びディスエーブルしなければならないので、速くとも７ｎｓ周期の遅い周波数で動作することになる。従って、いっそうの高速化を実現しやすいものとはいえない。加えて、通常のノーマルモード動作では１回のアクセスサイクルの間に１６ビットのデータがアクセスされるだけですむが、テスト動作に際して２５６ビットなどの多数のメモリセルをテストする場合には２５６本の入出力ラインが必要であり、２５６個の出力センスアンプが同時に動作しなければならないので、出力センスアンプで多くの電流が消費され消費電力が大きい。
【０００９】
このような解決課題に着目して本発明の目的は、より高集積半導体メモリ向けのテスト方法を提供することにある。また、より高速、低電力化の可能なテスト方法を提供することにある。
【００１０】
【課題を解決するための手段】
この目的のために本発明は、メモリセルアレイからデータを出力するための多数のデータラインと、該データラインの１つを選択するためのスイッチング手段と、選択された前記データラインに接続される出力センスアンプと、該出力センスアンプからシリアルに出力された所定数の信号の状態を比較する比較器と、を備える半導体メモリ装置のテスト方法であって、所定周期の内部信号を前記スイッチング手段へ提供して前記データラインを順次選択させるデータライン選択手段を設け、前記出力センスアンプに接続されるデータラインが該データライン選択手段の順次動作により変化するようにしてあることを特徴とするテスト方法を提供する。この場合、内部クロックに応答して順次に内部信号を発生するシフトレジスタをデータライン選択手段に設けるようにする。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態につき添付の図面を参照して詳細に説明する。
【００１３】
図４は、高速テスト過程のための半導体メモリ装置のデータ出力パスを示すものである。メモリセルアレイは多数のメモリブロックＢＬＫ０〜ＢＬＫＮに分割され、これらメモリブロックＢＬＫ０〜ＢＬＫＮはローデコーダＸＤＥＣに共通に接続されると共にそれぞれ独立したカラムデコーダＹＤＥＣに個別的に接続される。各メモリブロックＢＬＫ０〜ＢＬＫＮはそれぞれ横側にグローバルラインＧＩＯが存在し、このグローバルラインＧＩＯとメモリセルを構成するビットラインはローカルラインＬＩＯによって選択的に接続される。このグローバルラインＧＩＯとローカルラインＬＩＯは各４対からなっている。
【００１４】
グローバルラインＧＩＯは、ノーマル動作時に所定ビットのカラムアドレス信号に従い選択され、テスト時にはシフトレジスタＳＲの出力に従い各グローバルラインＧＩＯの終端に接続されたスイッチング手段ＳＷ（０）〜ＳＷ（Ｎ）により選択的に接続される。各入出力ラインＩＯには出力センスアンプＤＡが一つずつ接続され、この出力センスアンプＤＡの出力端と接続される第１データラインＦＤＢｉ（ｉ＝０〜３）は、ノーマル動作時にはマルチプレクサＭＵＸを経て出力バッファへ接続されるが、テスト動作時には比較器ＣＯＭＰへ接続される。この比較器ＣＯＭＰは通常の並列入力(parallel input)ではなく、多数の直列入力(serial input)を比較する機能を遂行し、比較器ＣＯＭＰの出力信号ｃｏｍｏはマルチプレクサＭＵＸを経て出力バッファへ伝送される。
【００１５】
図５はスイッチング手段ＳＷ、図６はグローバルラインＧＩＯの選択回路、図７は出力センスアンプＤＡを示す回路図である。
【００１６】
図５を参照すれば、グローバルラインＧＩＯ，ＧＩＯＢは図６に示すグローバルライン選択手段（データライン選択手段）の出力信号ＰＧＩＯＳｉに従い選択的に入出力ラインＩＯ，ＩＯＢと接続される。図６を参照すれば、カラムアドレス信号ＣＡｉ、テストエネーブル信号ＰＴＥ、シフトレジスタＳＲの出力信号ＳＲｉ、及び読出制御信号ＰＲＥＡＤの入力によりグローバルライン制御信号ＰＧＩＯＳｉが出力される。読出制御信号ＰＲＥＡＤは読出時にのみ論理“ハイ”状態にあり、そしてテストエネーブル信号ＰＴＥが論理“ロウ”で伝達されるノーマル動作時にはカラムアドレス信号ＣＡｉが入力され、Ｎ個のメモリブロックＢＬＫ０〜ＢＬＫＮのうち一つが選択される。一方、テスト動作時には通常のシフトレジスタＳＲの出力信号ＳＲｉが伝達されて順次の制御信号ＰＧＩＯＳｉが出力される。
【００１７】
図７に示す出力センスアンプＤＡにおいて、入出力ラインＩＯ，ＩＯＢは一般的な電流センスアンプ１０の入力となり、この電流センスアンプ１０の出力端は通常の電圧センスアンプ２０の入力端へ接続される。そして、電圧センスアンプ２０の出力端が第１データラインＦＤＢ，ＦＤＢＢと接続される。このような電流センスアンプ及び電圧センスアンプの構成及び動作はよく知られたものである。
【００１８】
図８は、図４に示した比較器ＣＯＭＰの回路図である。比較制御信号ＰＰＲＥＰは毎クロック（外部クロック）の立上りエッジ(rising edge) に同期して発生される所定幅のパルス信号で、テストエネーブル信号ＰＴＥが論理“ハイ”の場合にのみ動作ノードＮ１とノードＮ３を論理“ハイ”にプリチャージさせる。そして、例えばＮ＝１５の場合、シフトレジスタＳＲの出力信号ＳＲｉ（ｉ＝０〜１５）が１６回発生してグローバルラインＧＩＯから送られたデータが出力センスアンプＤＡでセンシングされる結果１６回発生する順次データの状態がすべて同一であれば、比較器ＣＯＭＰの出力ｃｏｍｏは論理“ハイ”になる。反対に、その連続１６回のテスト動作で一度でも異なる状態のデータが比較器ＣＯＭＰに入力されると出力ｃｏｍｏは論理“ロウ”になり、不良が検出されることになる。
【００１９】
マルチプレクサＭＵＸ、シフトレジスタＳＲ及びクロック発生器ＣＬＫＧにはよく知られた回路のいずれでも適宜使用可能である。
【００２０】
図９に、図４の回路の動作タイミングを示し説明する。本実施形態では高周波動作を行うクロック発生器ＣＬＫＧが用いられ、その出力が内部クロックＩＣＬＫである。クロック発生器ＣＬＫＧは外部クロックＣＬＫを入力してこれを基に高周波の内部クロックＩＣＬＫを出力する。テストモードでは内部クロックＩＣＬＫに同期してシフトレジスタＳＲの出力信号ＳＲｉが順次にエネーブル及びディスエーブルして発生され、これに従ってグローバルライン制御信号ＰＧＩＯＳｉが順次に出力される。
【００２１】
外部クロックＣＬＫの立上りエッジ後に一定時間の間、即ち図９の時間Ｔ１の間に比較制御信号ＰＰＲＥＰにより比較器ＣＯＭＰがプリチャージされる。そして、出力センスアンプＤＡによってセンシングされたデータが第１データラインＦＤＢ，ＦＤＢＢに送られると、ノードＮ２或いはノードＮ４は論理“ハイ”から論理“ロウ”に遷移する。続いてグローバルライン制御信号ＰＧＩＯＳｉの連続出力によりグローバルラインから送られる順次データがすべて同一であれば、比較器ＣＯＭＰの出力ｃｏｍｏは論理“ハイ”であるが、もし一つでも異なるデータが存在すれば比較器ＣＯＭＰの出力ｃｏｍｏは論理“ロウ”となる。
【００２２】
【発明の効果】
本発明によるテスト方法は、次のような長所をもつ。即ち、出力センスアンプ及び入出力ラインの個数を大幅に減少できるので、高集積に非常に有利である。更に、シフトレジスタの出力はただスイッチング手段の入力としてのみ使用されるだけなので設計が非常に容易であり、且つシフトレジスタのチップ占有面積があまり大きくなくてすむのでレイアウトに与える影響も少ない。また、出力センスアンプを継続動作させてその入力を変化させることで最大動作周波数を２５０ＭＨｚにすることも可能になる。このとき、１サイクルにかかる時間は４ｎｓにすぎないので、高周波に適応した動作が可能である。加えて、通常の並列テスト方法に比べて動作出力センスアンプの個数が１／８や１／１６に減少し、消費電力を一層低減できるようになる。そして、比較器の内部構成も非常に簡単に設計することができる。
【図面の簡単な説明】
【図１】サブワードラインドライバをもつ半導体メモリ装置のデータ出力パスを示すブロック図。
【図２】従来におけるテスト回路を示すブロック図。
【図３】図２の回路によるテスト動作の信号波形図。
【図４】本発明の係る半導体メモリ装置のデータ出力パスを示すブロック図。
【図５】図４中のスイッチング手段ＳＷの回路図。
【図６】図４中のグローバルライン選択手段（ＰＧＩＯＳ）の回路図。
【図７】図４中の出力センスアンプＤＡの回路図。
【図８】図４中の比較器ＣＯＭＰの回路図。
【図９】図４の回路によるテスト動作の信号波形図。
【符号の説明】
ＳＷ スイッチング手段
ＤＡ 出力センスアンプ
ＣＯＭＰ 比較器
ＰＧＩＯＳ データライン選択手段
【発明の属する技術分野】
本発明は半導体メモリ装置に関し、特に、高速にメモリセルの不良をテストする半導体メモリ装置のテスト方法に関するものである。
【０００２】
【従来の技術】
半導体メモリ装置は、通常のアクセス動作を遂行するために多数のデータを記憶するメモリセルアレイ領域と、該メモリセルアレイ領域の記憶データ入出力を制御する周辺回路と、で構成される。このようなメモリセルアレイ領域を構成する各単位メモリセルと個別周辺回路の不良有無を検証するテストは、半導体メモリ製造時の必須過程である。半導体メモリ装置における不良の大部分は単一ビット不良で、このような単一ビット不良を判読するために以前ではメモリセルごとの単位でテストを実施していた。しかしながら、このメモリセル単位の個別テストでは時間がかかりすぎ、テスト費用が増加するなど適切なテスト方法とはいえなかった。そこで現在では、一度のアクセスサイクルの間に多数のメモリセルをテストする方法が一般的に使用され、多重ビット並列テスト(multibit parallel test)と呼ばれている。
【０００３】
更なる高集積化が進められる２５６Ｍｂｉｔ級以上の高容量のメモリ装置では、テスト時間を短縮し、それによるテスト費用の節減を行うことが非常に重要になっている。最近ではそのための研究が活発に進められており、その例を図１及びに示す。これは、１９９３年ＮＥＣ社発表のＶＬＳＩ circuits symposium の論文に開示されたものである。
【０００４】
図１は、サブワードラインドライバを備える半導体メモリ装置のデータ出力パス（経路）を示すものである。図示せぬローデコーダの出力端と接続されるメインワードラインＭＷＬには多数のサブワードラインドライバＳＷＤが接続され、このサブワードラインドライバＳＷＤから左右両方向にサブワードラインＳＷＬが接続されている。各サブワードラインＳＷＬと直交する方向にはビットラインＢＬが配置され、各ビットライン対ごとに一つずつビットラインセンスアンプＳＡが接続されている。そして、ビットラインセンスアンプＳＡの出力端はデータラインＤＬを通じてカラムデコーダＹＤＥＣの入力端へ接続される。このカラムデコーダＹＤＥＣの出力端には多数の出力センスアンプＤＡが接続され、この出力センスアンプＤＡの出力端がそれぞれ一つずつ入出力ラインＩＯ（１〜Ｎ）へ接続される。各入出力ラインＩＯの最終端には入力バッファの出力端と出力バッファの入力端が共通に接続され、各入力バッファの入力端と出力バッファの出力端は一つの入出力ピンと共通に接続される。
【０００５】
図２に、そのテスト回路を示す。各サブワードラインドライバ単位のアレイブロックがシフトレジスタＳＲの出力によって選択されるようになっており、このシフトレジスタＳＲは内部クロックＩＣＬＫに同期して規則的かつ順次的な出力信号を出力する。各サブワードラインドライバＳＷＤと接続されるアレイブロックにはそれぞれ多数（この例ではＮ個）の出力センスアンプＤＡが存在し、この出力センスアンプＤＡは、シフトレジスタＳＲの出力に応答する入出力制御回路ＤＡＣの出力である制御信号ＤＡＥによって動作する。
【０００６】
図３は、図２の回路による動作タイミング図である。これら図１〜図３を参照して従来技術によるテスト過程を概略的に説明する。
【０００７】
１回のテストサイクルはローアドレスストローブ信号バーＲＡＳの活性区間によって決定される。またテストの動作時には内部クロック信号ＩＣＬＫによりサブワードラインＳＷＬが順次にエネーブルされる。出力センスアンプＤＡの制御信号ＤＡＥは１サイクルの内部クロック信号ＩＣＬＫのパルスに同期して出力され、この制御信号ＤＡＥに従って、出力センスアンプＤＡの出力が短サイクル(short cycle) で発生する。このようなテストは、チップ内部を並列にテストするときに、高周波で動作するカウンタを内蔵してワードラインのエネーブルとビットラインのセンシング及びデータラインのセンシングを制御して短サイクルで連続的なデータを出力することにより、出力時間を短縮することが可能である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記テストは次のような解決課題を有する。即ち、すべてのアレイブロックごとに多数（上記例ではＮ個）の出力センスアンプが存在するので、１回のアクセスサイクルの間に多重ビットを入出力する製品では出力センスアンプのレイアウト面積が増大してチップサイズが大きくなる。また、シフトレジスタの出力によりサブワードラインドライバとビットラインセンシング及びデータラインセンシングを短サイクルで動作させるために追加される回路が相当に増加して回路設計が困難となり、その追加回路のチップ占有面積も増加するため集積化に影響する。更に、出力センスアンプをシフトレジスタにより選択的にエネーブル及びディスエーブルしなければならないので、速くとも７ｎｓ周期の遅い周波数で動作することになる。従って、いっそうの高速化を実現しやすいものとはいえない。加えて、通常のノーマルモード動作では１回のアクセスサイクルの間に１６ビットのデータがアクセスされるだけですむが、テスト動作に際して２５６ビットなどの多数のメモリセルをテストする場合には２５６本の入出力ラインが必要であり、２５６個の出力センスアンプが同時に動作しなければならないので、出力センスアンプで多くの電流が消費され消費電力が大きい。
【０００９】
このような解決課題に着目して本発明の目的は、より高集積半導体メモリ向けのテスト方法を提供することにある。また、より高速、低電力化の可能なテスト方法を提供することにある。
【００１０】
【課題を解決するための手段】
この目的のために本発明は、メモリセルアレイからデータを出力するための多数のデータラインと、該データラインの１つを選択するためのスイッチング手段と、選択された前記データラインに接続される出力センスアンプと、該出力センスアンプからシリアルに出力された所定数の信号の状態を比較する比較器と、を備える半導体メモリ装置のテスト方法であって、所定周期の内部信号を前記スイッチング手段へ提供して前記データラインを順次選択させるデータライン選択手段を設け、前記出力センスアンプに接続されるデータラインが該データライン選択手段の順次動作により変化するようにしてあることを特徴とするテスト方法を提供する。この場合、内部クロックに応答して順次に内部信号を発生するシフトレジスタをデータライン選択手段に設けるようにする。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態につき添付の図面を参照して詳細に説明する。
【００１３】
図４は、高速テスト過程のための半導体メモリ装置のデータ出力パスを示すものである。メモリセルアレイは多数のメモリブロックＢＬＫ０〜ＢＬＫＮに分割され、これらメモリブロックＢＬＫ０〜ＢＬＫＮはローデコーダＸＤＥＣに共通に接続されると共にそれぞれ独立したカラムデコーダＹＤＥＣに個別的に接続される。各メモリブロックＢＬＫ０〜ＢＬＫＮはそれぞれ横側にグローバルラインＧＩＯが存在し、このグローバルラインＧＩＯとメモリセルを構成するビットラインはローカルラインＬＩＯによって選択的に接続される。このグローバルラインＧＩＯとローカルラインＬＩＯは各４対からなっている。
【００１４】
グローバルラインＧＩＯは、ノーマル動作時に所定ビットのカラムアドレス信号に従い選択され、テスト時にはシフトレジスタＳＲの出力に従い各グローバルラインＧＩＯの終端に接続されたスイッチング手段ＳＷ（０）〜ＳＷ（Ｎ）により選択的に接続される。各入出力ラインＩＯには出力センスアンプＤＡが一つずつ接続され、この出力センスアンプＤＡの出力端と接続される第１データラインＦＤＢｉ（ｉ＝０〜３）は、ノーマル動作時にはマルチプレクサＭＵＸを経て出力バッファへ接続されるが、テスト動作時には比較器ＣＯＭＰへ接続される。この比較器ＣＯＭＰは通常の並列入力(parallel input)ではなく、多数の直列入力(serial input)を比較する機能を遂行し、比較器ＣＯＭＰの出力信号ｃｏｍｏはマルチプレクサＭＵＸを経て出力バッファへ伝送される。
【００１５】
図５はスイッチング手段ＳＷ、図６はグローバルラインＧＩＯの選択回路、図７は出力センスアンプＤＡを示す回路図である。
【００１６】
図５を参照すれば、グローバルラインＧＩＯ，ＧＩＯＢは図６に示すグローバルライン選択手段（データライン選択手段）の出力信号ＰＧＩＯＳｉに従い選択的に入出力ラインＩＯ，ＩＯＢと接続される。図６を参照すれば、カラムアドレス信号ＣＡｉ、テストエネーブル信号ＰＴＥ、シフトレジスタＳＲの出力信号ＳＲｉ、及び読出制御信号ＰＲＥＡＤの入力によりグローバルライン制御信号ＰＧＩＯＳｉが出力される。読出制御信号ＰＲＥＡＤは読出時にのみ論理“ハイ”状態にあり、そしてテストエネーブル信号ＰＴＥが論理“ロウ”で伝達されるノーマル動作時にはカラムアドレス信号ＣＡｉが入力され、Ｎ個のメモリブロックＢＬＫ０〜ＢＬＫＮのうち一つが選択される。一方、テスト動作時には通常のシフトレジスタＳＲの出力信号ＳＲｉが伝達されて順次の制御信号ＰＧＩＯＳｉが出力される。
【００１７】
図７に示す出力センスアンプＤＡにおいて、入出力ラインＩＯ，ＩＯＢは一般的な電流センスアンプ１０の入力となり、この電流センスアンプ１０の出力端は通常の電圧センスアンプ２０の入力端へ接続される。そして、電圧センスアンプ２０の出力端が第１データラインＦＤＢ，ＦＤＢＢと接続される。このような電流センスアンプ及び電圧センスアンプの構成及び動作はよく知られたものである。
【００１８】
図８は、図４に示した比較器ＣＯＭＰの回路図である。比較制御信号ＰＰＲＥＰは毎クロック（外部クロック）の立上りエッジ(rising edge) に同期して発生される所定幅のパルス信号で、テストエネーブル信号ＰＴＥが論理“ハイ”の場合にのみ動作ノードＮ１とノードＮ３を論理“ハイ”にプリチャージさせる。そして、例えばＮ＝１５の場合、シフトレジスタＳＲの出力信号ＳＲｉ（ｉ＝０〜１５）が１６回発生してグローバルラインＧＩＯから送られたデータが出力センスアンプＤＡでセンシングされる結果１６回発生する順次データの状態がすべて同一であれば、比較器ＣＯＭＰの出力ｃｏｍｏは論理“ハイ”になる。反対に、その連続１６回のテスト動作で一度でも異なる状態のデータが比較器ＣＯＭＰに入力されると出力ｃｏｍｏは論理“ロウ”になり、不良が検出されることになる。
【００１９】
マルチプレクサＭＵＸ、シフトレジスタＳＲ及びクロック発生器ＣＬＫＧにはよく知られた回路のいずれでも適宜使用可能である。
【００２０】
図９に、図４の回路の動作タイミングを示し説明する。本実施形態では高周波動作を行うクロック発生器ＣＬＫＧが用いられ、その出力が内部クロックＩＣＬＫである。クロック発生器ＣＬＫＧは外部クロックＣＬＫを入力してこれを基に高周波の内部クロックＩＣＬＫを出力する。テストモードでは内部クロックＩＣＬＫに同期してシフトレジスタＳＲの出力信号ＳＲｉが順次にエネーブル及びディスエーブルして発生され、これに従ってグローバルライン制御信号ＰＧＩＯＳｉが順次に出力される。
【００２１】
外部クロックＣＬＫの立上りエッジ後に一定時間の間、即ち図９の時間Ｔ１の間に比較制御信号ＰＰＲＥＰにより比較器ＣＯＭＰがプリチャージされる。そして、出力センスアンプＤＡによってセンシングされたデータが第１データラインＦＤＢ，ＦＤＢＢに送られると、ノードＮ２或いはノードＮ４は論理“ハイ”から論理“ロウ”に遷移する。続いてグローバルライン制御信号ＰＧＩＯＳｉの連続出力によりグローバルラインから送られる順次データがすべて同一であれば、比較器ＣＯＭＰの出力ｃｏｍｏは論理“ハイ”であるが、もし一つでも異なるデータが存在すれば比較器ＣＯＭＰの出力ｃｏｍｏは論理“ロウ”となる。
【００２２】
【発明の効果】
本発明によるテスト方法は、次のような長所をもつ。即ち、出力センスアンプ及び入出力ラインの個数を大幅に減少できるので、高集積に非常に有利である。更に、シフトレジスタの出力はただスイッチング手段の入力としてのみ使用されるだけなので設計が非常に容易であり、且つシフトレジスタのチップ占有面積があまり大きくなくてすむのでレイアウトに与える影響も少ない。また、出力センスアンプを継続動作させてその入力を変化させることで最大動作周波数を２５０ＭＨｚにすることも可能になる。このとき、１サイクルにかかる時間は４ｎｓにすぎないので、高周波に適応した動作が可能である。加えて、通常の並列テスト方法に比べて動作出力センスアンプの個数が１／８や１／１６に減少し、消費電力を一層低減できるようになる。そして、比較器の内部構成も非常に簡単に設計することができる。
【図面の簡単な説明】
【図１】サブワードラインドライバをもつ半導体メモリ装置のデータ出力パスを示すブロック図。
【図２】従来におけるテスト回路を示すブロック図。
【図３】図２の回路によるテスト動作の信号波形図。
【図４】本発明の係る半導体メモリ装置のデータ出力パスを示すブロック図。
【図５】図４中のスイッチング手段ＳＷの回路図。
【図６】図４中のグローバルライン選択手段（ＰＧＩＯＳ）の回路図。
【図７】図４中の出力センスアンプＤＡの回路図。
【図８】図４中の比較器ＣＯＭＰの回路図。
【図９】図４の回路によるテスト動作の信号波形図。
【符号の説明】
ＳＷ スイッチング手段
ＤＡ 出力センスアンプ
ＣＯＭＰ 比較器
ＰＧＩＯＳ データライン選択手段
Claims (4)
- メモリセルアレイからデータを出力するための多数のデータラインと、該データラインの１つを選択するためのスイッチング手段と、選択された前記データラインに接続される出力センスアンプと、該出力センスアンプからシリアルに出力された所定数の信号の状態を比較する比較器と、を備える半導体メモリ装置のテスト方法であって、
所定周期の内部信号を前記スイッチング手段へ提供して前記データラインを順次選択させるデータライン選択手段を設け、前記出力センスアンプに接続されるデータラインが該データライン選択手段の順次動作により変化するようにしてあることを特徴とするテスト方法。 - 内部クロックに応答して順次に内部信号を発生するシフトレジスタをデータライン選択手段に設ける請求項１記載のテスト方法。
- 前記比較器は、前記所定数の信号のうちに一つでも異なる論理状態の信号があると第１論理を出力し、すべて同じであれば第２論理を出力することを特徴とする請求項１に記載のテスト方法。
- 第１論理が論理“ロウ”、第２論理が論理“ハイ”である請求項３記載のテスト方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P33221 | 1995-09-30 | ||
| KR1019950033221A KR100197554B1 (ko) | 1995-09-30 | 1995-09-30 | 반도체 메모리장치의 고속테스트 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120698A JPH09120698A (ja) | 1997-05-06 |
| JP3708641B2 true JP3708641B2 (ja) | 2005-10-19 |
Family
ID=19428740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25924296A Expired - Fee Related JP3708641B2 (ja) | 1995-09-30 | 1996-09-30 | 半導体メモリ装置のテスト方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5928373A (ja) |
| JP (1) | JP3708641B2 (ja) |
| KR (1) | KR100197554B1 (ja) |
| DE (1) | DE19639972B4 (ja) |
| GB (1) | GB2305732B (ja) |
| TW (1) | TW310375B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000149599A (ja) * | 1998-11-11 | 2000-05-30 | Hyundai Electronics Ind Co Ltd | メモリテスト回路 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269299B1 (ko) * | 1997-07-14 | 2000-10-16 | 윤종용 | 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치 |
| US6028811A (en) * | 1998-01-05 | 2000-02-22 | Texas Instruments Incorporated | Architecture for high bandwidth wide I/O memory devices |
| KR100322525B1 (ko) * | 1998-03-23 | 2002-06-22 | 윤종용 | 출력드라이버를공유하는병렬비트테스트회로및이를이용한병렬비트테스트방법 |
| US6324666B1 (en) * | 1998-04-20 | 2001-11-27 | Mitsubishi Denki Kabushiki Kaisha | Memory test device and method capable of achieving fast memory test without increasing chip pin number |
| KR100307626B1 (ko) | 1998-08-31 | 2001-11-30 | 윤종용 | 디램과버퍼메모리를갖는메모리로직복합집적회로장치 |
| JP3322303B2 (ja) * | 1998-10-28 | 2002-09-09 | 日本電気株式会社 | 半導体記憶装置 |
| KR100341576B1 (ko) | 1999-06-28 | 2002-06-22 | 박종섭 | 반도체메모리장치의 파이프데이터 입력 제어 방법 및 장치 |
| JP2001203575A (ja) * | 2000-01-20 | 2001-07-27 | Mitsubishi Electric Corp | Ａ／ｄ変換器 |
| JP3484388B2 (ja) * | 2000-02-08 | 2004-01-06 | 日本電気株式会社 | 半導体記憶装置 |
| US6560730B1 (en) * | 2000-02-18 | 2003-05-06 | Silicon Storage Technology, Inc. | Method and apparatus for testing a non-volatile memory array having a low number of output pins |
| US6314039B1 (en) * | 2000-05-25 | 2001-11-06 | Hewlett-Packard Company | Characterization of sense amplifiers |
| KR100639614B1 (ko) * | 2004-10-15 | 2006-10-30 | 주식회사 하이닉스반도체 | 뱅크 내 셀을 테스트하기 위한 데이터 출력 컴프레스 회로및 방법 |
| WO2006062067A1 (ja) * | 2004-12-07 | 2006-06-15 | Advantest Corporation | 試験装置 |
| US7152192B2 (en) * | 2005-01-20 | 2006-12-19 | Hewlett-Packard Development Company, L.P. | System and method of testing a plurality of memory blocks of an integrated circuit in parallel |
| KR100733409B1 (ko) | 2005-09-29 | 2007-06-29 | 주식회사 하이닉스반도체 | 테스트 제어 장치 및 이를 포함하는 반도체 메모리 장치 |
| KR100761394B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US7990243B1 (en) * | 2009-08-20 | 2011-08-02 | Universal Lighting Technologies, Inc. | Gull wing surface mount magnetic structure |
| TWI442497B (zh) * | 2011-03-11 | 2014-06-21 | Piecemakers Technology Inc | 高速測試電路與方法 |
| KR101631461B1 (ko) * | 2014-09-30 | 2016-06-17 | 주식회사 네오셈 | 메모리 소자 테스트 장치 및 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4369511A (en) * | 1979-11-21 | 1983-01-18 | Nippon Telegraph & Telephone Public Corp. | Semiconductor memory test equipment |
| US4456995A (en) * | 1981-12-18 | 1984-06-26 | International Business Machines Corporation | Apparatus for high speed fault mapping of large memories |
| GB2256279B (en) * | 1988-08-30 | 1993-05-12 | Mitsubishi Electric Corp | Semiconductor memory device |
| GB2222461B (en) * | 1988-08-30 | 1993-05-19 | Mitsubishi Electric Corp | On chip testing of semiconductor memory devices |
| KR910005306B1 (ko) * | 1988-12-31 | 1991-07-24 | 삼성전자 주식회사 | 고밀도 메모리의 테스트를 위한 병렬리드회로 |
| US4989180A (en) * | 1989-03-10 | 1991-01-29 | Board Of Regents, The University Of Texas System | Dynamic memory with logic-in-refresh |
| GB8906354D0 (en) * | 1989-03-20 | 1989-05-04 | Inmos Ltd | Memory accessing |
| US5258958A (en) * | 1989-06-12 | 1993-11-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US5265100A (en) * | 1990-07-13 | 1993-11-23 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with improved test mode |
| KR940006676B1 (ko) * | 1991-10-14 | 1994-07-25 | 삼성전자 주식회사 | 시험회로를 내장한 기억용 반도체 집적회로 |
| JPH05274860A (ja) * | 1992-03-26 | 1993-10-22 | Nec Corp | 半導体メモリ |
-
1995
- 1995-09-30 KR KR1019950033221A patent/KR100197554B1/ko not_active IP Right Cessation
-
1996
- 1996-08-29 TW TW085110540A patent/TW310375B/zh not_active IP Right Cessation
- 1996-09-16 GB GB9619329A patent/GB2305732B/en not_active Expired - Fee Related
- 1996-09-27 DE DE19639972A patent/DE19639972B4/de not_active Expired - Fee Related
- 1996-09-30 JP JP25924296A patent/JP3708641B2/ja not_active Expired - Fee Related
- 1996-09-30 US US08/724,731 patent/US5928373A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000149599A (ja) * | 1998-11-11 | 2000-05-30 | Hyundai Electronics Ind Co Ltd | メモリテスト回路 |
| JP4632468B2 (ja) * | 1998-11-11 | 2011-02-16 | 株式会社ハイニックスセミコンダクター | メモリテスト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19639972B4 (de) | 2006-02-16 |
| JPH09120698A (ja) | 1997-05-06 |
| GB2305732B (en) | 1998-05-06 |
| TW310375B (ja) | 1997-07-11 |
| GB2305732A (en) | 1997-04-16 |
| KR970017694A (ko) | 1997-04-30 |
| GB9619329D0 (en) | 1996-10-30 |
| DE19639972A1 (de) | 1997-04-03 |
| KR100197554B1 (ko) | 1999-06-15 |
| US5928373A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708641B2 (ja) | 半導体メモリ装置のテスト方法 | |
| US6819611B2 (en) | Method and apparatus for data compression in memory devices | |
| JP4309086B2 (ja) | 半導体集積回路装置 | |
| JP4229652B2 (ja) | 半導体回路装置 | |
| US6671836B1 (en) | Method and apparatus for testing memory | |
| JP3822367B2 (ja) | 直接アクセスモードテストを使用する半導体メモリ装置及びテスト方法 | |
| US6484289B1 (en) | Parallel data test for a semiconductor memory | |
| US20100238741A1 (en) | Semiconductor device and write control method for semiconductor device | |
| US6868021B2 (en) | Rapidly testable semiconductor memory device | |
| JP3563779B2 (ja) | 半導体記憶装置 | |
| US5848016A (en) | Merged Memory and Logic (MML) integrated circuits and methods including serial data path comparing | |
| US9618575B2 (en) | Semiconductor device having plural data input/output terminals configured for write test and read test operations | |
| US5845059A (en) | Data-input device for generating test signals on bit and bit-complement lines | |
| KR100371047B1 (ko) | 메모리시험회로와메모리시험회로가포함되어있는반도체집적회로및반도체메모리장치의불량검출방법 | |
| KR20000076832A (ko) | 반도체 집적회로 장치 | |
| US6528817B1 (en) | Semiconductor device and method for testing semiconductor device | |
| US20050195679A1 (en) | Data sorting in memories | |
| JP2001243794A (ja) | 半導体記憶装置 | |
| JPH04212776A (ja) | 半導体記憶装置のテスト回路 | |
| KR100537115B1 (ko) | 반도체 기억 장치 | |
| US20030043663A1 (en) | Semiconductor test circuit for testing a semiconductor memory device having a write mask function | |
| JPH09245498A (ja) | 半導体記憶装置とそのテスト方法 | |
| US7012443B2 (en) | System used to test plurality of DUTs in parallel and method thereof | |
| JP2000251496A (ja) | 半導体集積回路装置 | |
| JP2002237199A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |