[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014056882A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014056882A
JP2014056882A JP2012199655A JP2012199655A JP2014056882A JP 2014056882 A JP2014056882 A JP 2014056882A JP 2012199655 A JP2012199655 A JP 2012199655A JP 2012199655 A JP2012199655 A JP 2012199655A JP 2014056882 A JP2014056882 A JP 2014056882A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
trench
semiconductor device
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012199655A
Other languages
English (en)
Inventor
Takeshi Saito
雄 斎藤
Takeyoshi Masuda
健良 増田
Mitsuhiko Sakai
光彦 酒井
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012199655A priority Critical patent/JP2014056882A/ja
Publication of JP2014056882A publication Critical patent/JP2014056882A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】より小さい炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素基板は、第1の導電型を有する第1の領域81と、第1の領域上に設けられ第2の導電型を有する第2の領域82と、第2の領域上に設けられ第1の導電型を有し主面PTの少なくとも一部をなす第3の領域83とを含む。主面PT上には、第3の領域83および第2の領域82を貫通して第1の領域81に至る、側壁面SWを有するトレンチTRが設けられている。側壁面SWは、第1の部分SW1と、第1の部分SW1よりも深くに位置する第2の部分SW2とを有する。側壁面SWの第1の部分SW1は主面PTに対して65°以上70°以下傾いており、側壁面SWの第2の部分SW2は主面PTに対して50°以上65°未満傾いている。
【選択図】図3

Description

この発明は、炭化珪素半導体装置およびその製造方法に関するものであり、特に、ゲート絶縁膜を有する炭化珪素半導体装置およびその製造方法に関するものである。
国際公開第2012/017798号によれば、トレンチの側壁面および底壁上に形成されたゲート絶縁膜を有するMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が開示されている。トレンチの側壁面は、基板の主表面に対して傾斜している。このようなトレンチの形成方法の例として、次のような方法が挙げられている。まず基板上にマスクが形成される。RIE(Reactive Ion Etching)によって、側壁面が基板の主表面に対してほぼ垂直なトレンチが形成される。次にこの側壁面に対して熱エッチングが行われる。これにより、基板の主表面に対して傾斜した側壁面を有するトレンチが形成される。
国際公開第2012/017798号
上記のトレンチの形成方法によれば、熱エッチング時に、エッチングマスクの直下においてサイドエッチングが過度に進行することがあった。この場合、トレンチの開口部が大きく拡がってしまうので、トレンチを密に配置することが困難であった。よって炭化珪素半導体装置の大きさを小さくすることが困難であった。
本発明は、このような課題を解決するために成されたものであり、この発明の目的は、より小さい炭化珪素半導体装置およびその製造方法を提供することである。
本発明の炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極とを有する。炭化珪素基板は主面を有する。炭化珪素基板は、第1の導電型を有する第1の領域と、第1の領域上に設けられ第1の導電型と異なる第2の導電型を有する第2の領域と、第2の領域上に設けられ第1の導電型を有し主面の少なくとも一部をなす第3の領域とを含む。主面上には、第3の領域および第2の領域を貫通して第1の領域に至る、側壁面を有するトレンチが設けられている。側壁面は、第1の部分と、第1の部分よりも深くに位置する第2の部分とを有する。側壁面の第1の部分は主面に対して65°以上70°以下傾いており、側壁面の第2の部分は主面に対して50°以上65°未満傾いている。ゲート絶縁膜はトレンチの側壁面を覆っている。ゲート電極はゲート絶縁膜上に設けられている。
この炭化珪素半導体装置によれば、主面に対する第2の部分の傾きが65°未満であることにより、トレンチの底に形成される角部の角度を大きく保ち得るので、トレンチの角部における電界集中に起因した破壊を防止することができる。また主面に対する第1の部分の傾きが70°以下であることにより、第2の部分の傾きを容易に65°未満とすることができる。また主面に対する第2の部分の傾きが50°以上であることにより、トレンチの平面視における面積を抑えることができる。また主面に対する第1の部分の傾きが65°以上であることにより、トレンチの平面視における面積を抑えることができる。以上のように、この炭化珪素半導体装置によれば、耐圧および製造容易性を確保しつつ、トレンチの平面視における面積を抑えることによって炭化珪素半導体装置の大きさを小さくすることができる。
好ましくは、トレンチの側壁面は第1の部分と第2の部分との間に屈曲部を有する。屈曲部は第2の領域から離れている。これにより、屈曲部が形成される位置のわずかな変動がチャネル特性に影響を及ぼすことを避けることができる。
トレンチの側壁面上において、側壁面の第1の部分は第2の領域を含んでもよい。これによりチャネル面が側壁面の第1の部分から構成され得る。この場合、チャネル特性のばらつきが抑制される。
トレンチの側壁面上において、側壁面の第2の部分は第2の領域を含んでもよい。これによりチャネル面が側壁面の第2の部分から構成され得る。この場合、チャネル特性を最大化し得る。
好ましくはトレンチは平坦な底面を有する。より好ましくはトレンチの底面は0.5μm以上1.5μm以下の幅を有する。これにより炭化珪素半導体装置の耐圧をより高めることができる。
本発明の炭化珪素半導体装置の製造方法は、以下の工程を有する。
主面を有する炭化珪素基板が準備される。炭化珪素基板は、第1の導電型を有する第1の領域と、第1の領域上に設けられ第1の導電型と異なる第2の導電型を有する第2の領域と、第2の領域上に設けられ第1の導電型を有し主面の少なくとも一部をなす第3の領域とを含む。
次に、炭化珪素基板の主面上にエッチングマスクが形成される。エッチングマスクが設けられた炭化珪素基板の主面に対して、物理的作用を有するエッチングを行うことにより、深さDRを有する凹部が形成される。
次に、エッチングマスクが設けられかつ凹部が形成された炭化珪素基板の主面に対して熱エッチングが行われる。これにより、側壁面を有するトレンチが形成される。トレンチは第3の領域および第2の領域を貫通して第1の領域に至る。トレンチは深さDVを有し、1<DV/DR≦3が満たされる。
次に、トレンチの側壁面を覆うゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。
この製造方法によれば、熱エッチングの前に、物理的作用を有するエッチングによって、DR≧DV/3を満たすような十分な深さの凹部が形成される。これにより必要な熱エッチングの量を少なくすることができるので、エッチングマスク直下においてサイドエッチングが過度に進むことを避けることができる。
物理的作用を有するエッチングは反応性イオンエッチングであってもよい。これにより凹部を反応性イオンエッチングにより形成することができる。
上記のように本発明によれば、炭化珪素半導体装置の大きさを小さくすることができる。
本発明の実施の形態1における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図1の炭化珪素半導体装置が有する炭化珪素基板の主面の構成を概略的に示す部分斜視図である。 図1の炭化珪素半導体装置が有する炭化珪素基板に設けられたトレンチの構成を概略的に示す部分斜視図である。 図1の炭化珪素半導体装置の製造方法の第1工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第2工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第3工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第4工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第5工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第6工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第7工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第8工程を概略的に示す部分断面図である。 図1の炭化珪素半導体装置の製造方法の第9工程を概略的に示す部分断面図である。 比較例の炭化珪素半導体装置が有する炭化珪素基板に設けられたトレンチの構成を概略的に示す部分斜視図である。 本発明の実施の形態2における炭化珪素半導体装置が有する炭化珪素基板に設けられたトレンチの構成を概略的に示す部分斜視図である。 炭化珪素半導体装置が有する炭化珪素層の表面の微細構造を概略的に示す部分断面図である。 ポリタイプ4Hの六方晶における(000−1)面の結晶構造を示す図である。 図16の線XVII−XVIIに沿う(11−20)面の結晶構造を示す図である。 図15の複合面の表面近傍における結晶構造を(11−20)面内において示す図である。 図15の複合面を(01−10)面から見た図である。 巨視的に見たチャネル面および(000−1)面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および<0−11−2>方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図15の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
(実施の形態1)
図1および図2に示すように、本実施の形態のMOSFET201(炭化珪素半導体装置)は、エピタキシャル基板101と、ゲート酸化膜91(ゲート絶縁膜)と、ゲート電極92と、層間絶縁膜93と、ソース電極94と、ソース配線層95と、ドレイン電極98とを有する。エピタキシャル基板101は、炭化珪素からなり、好ましくはポリタイプ4Hを有する。エピタキシャル基板101は主面PTを有する。エピタキシャル基板101は具体的には、単結晶基板80と、nドリフト層81(第1の領域)と、pベース層82(第2の領域)と、n領域83(第3の領域)と、pコンタクト領域84とを有する。
単結晶基板80は、n型(第1の導電型)を有する。nドリフト層81は、単結晶基板80上に形成されたエピタキシャル層であり、n型を有する。nドリフト層81の不純物濃度は、単結晶基板80の不純物濃度よりも低いことが好ましい。nドリフト層81のドナー濃度は、好ましくは1×1015cm-3以上5×1016cm-3以下であり、たとえば8×1015cm-3である。
pベース層82はp型(第1の導電型と異なる第2の導電型)を有する。pベース層82はnドリフト層81上に設けられている。pベース層82の不純物濃度は、たとえば1×1018cm-3である。
n領域83はn型を有する。n領域83は、pベース層82によってnドリフト層81から隔てられるようにpベース層82上に設けられている。pコンタクト領域84はp型を有する。pコンタクト領域84はpベース層82につながっている。n領域83およびpコンタクト領域84の各々は、エピタキシャル基板101の主面PTをなしている。
主面PT上には、側壁面SWおよび底面BTを有するトレンチTRが設けられている。トレンチTRはn領域83およびpベース層82を貫通してnドリフト層81に至る。側壁面SWはpベース層82上において、MOSFET201のチャネル面を含む。側壁面SWはエピタキシャル基板101の主面PTに対して傾斜しており、これによりトレンチTRは開口に向かってテーパ状に拡がっている。
さらに図3を参照して、側壁面SWは、部分SW1(第1の部分)と、部分SW1よりも深くに位置する部分SW2(第2の部分)とを有する。部分SW1は主面PTに対して65°以上70°以下傾いており、部分SW2は主面PTに対して50°以上65°未満傾いている。トレンチTRの側壁面SWは部分SW1と部分SW2との間に屈曲部KKを有する。屈曲部KKはpベース層82から離れている。部分SW1はpベース層82を含んでいる。これにより屈曲部KKはnドリフト層81上に位置している。好ましくは側壁面SWは、特にpベース層82上の部分において、所定の結晶面(特殊面とも称する)を有する。特殊面の詳細については後述する。
部分SW1およびSW2のそれぞれはエピタキシャル基板101の厚さ方向(図3における縦方向)において深さD1およびD2を有する。深さD1は好ましくは0.5μm以上1μm以下である。底面BTはnドリフト層81上に位置しており、エピタキシャル基板101の主面PMとほぼ平行な平坦な形状を有する。底面BTは好ましくは0.5μm以上1.5μm以下の幅WBを有する。トレンチTRの開口の幅WOは、好ましくは2.5μm以上3.5μm以下である。
ゲート酸化膜91は、トレンチTRの側壁面SWおよび底面BTの各々を覆っている。ゲート電極92はゲート酸化膜91上に設けられている。ソース電極94はn領域83およびpコンタクト領域84の各々に接している。ソース配線層95はソース電極94に接している。ソース配線層95は、たとえばアルミニウム層である。層間絶縁膜93はゲート電極92とソース配線層95との間を絶縁している。
次にMOSFET201の製造方法について、以下に説明する。
図4を参照して、上面PSを有する単結晶基板80が準備される。上面PSは、{000−1}面から8°以内のオフ角を有することが好ましく、4°以内のオフ角を有することがより好ましい。この場合に{000−1}面は(000−1)面であることがより好ましい。
次に単結晶基板80の上面PS上におけるエピタキシャル成長によってnドリフト層81が形成される。このエピタキシャル成長はCVD(Chemical Vapor Deposition)法により行われ得る。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C38)との混合ガスを用い得る。この際、不純物として、たとえば窒素(N)やリン(P)を導入することが好ましい。
図5に示すように、nドリフト層81上にpベース層82およびn領域83が形成される。これにより、主面PTを有するエピタキシャル基板101が準備される。エピタキシャル基板101は、nドリフト層81と、pベース層82と、主面PTの少なくとも一部をなすn領域83とを含む。pベース層82およびn領域83の形成は、たとえばnドリフト層81の全面上へのイオン注入により行い得る。pベース層82を形成するためのイオン注入においては、たとえばアルミニウム(Al)などの、p型を付与するための不純物がイオン注入される。またn領域83を形成するためのイオン注入においては、たとえばリン(P)などの、n型を付与するための不純物がイオン注入される。なおイオン注入に代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。
図6に示すように、局所的なイオン注入によって、pコンタクト領域84が形成される。次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。熱処理の時間は、たとえば30分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。
図7に示すように、エピタキシャル基板101の主面PT上に、開口部を有するエッチングマスク40が形成される。開口部はトレンチTR(図1)の位置に対応して形成される。開口部の幅WMは2μm以上4μm以下であることが好ましい。エッチングマスク40は、主面PTの熱酸化によるシリコン酸化膜の形成と、このシリコン酸化膜のパターニングとにより形成されることが好ましい。
図8に示すように、エッチングマスク40が設けられたエピタキシャル基板101の主面PTに対して、物理的作用を有するエッチングが行われる。これによりエッチングマスク40の開口部において、n領域83と、pベース層82と、nドリフト層81の一部とがエッチングにより除去される。このエッチングにより主面PT上に凹部TQが形成される。凹部TQは主面PMに対してほぼ垂直な側壁面を有する。凹部TQは深さDRを有する。物理的作用を有するエッチングとしては、反応性イオンエッチング(RIE)が好ましく、誘導結合プラズマ(ICP)RIEがより好ましい。RIEの反応ガスとしては、SF6またはSF6とO2との混合ガスを用いることができる。
図9に示すように、エッチングマスク40が設けられかつ凹部TQが形成されたエピタキシャル基板101の主面PTに対して、熱エッチングが行われる。これによりトレンチTRが形成される。トレンチTRは深さDVを有する。DVとDR(図8)とは、1<DV/DR≦3の関係を満たす。たとえば、深さDRは0.7μm程度、深さDVは1.7μm程度であり、この場合、DV/DRは2.4程度である。好ましくは、トレンチTRの形成時、側壁面SW上、特にpベース層82上において、特殊面が自己形成される。特殊面の詳細については後述する。
熱エッチングは、たとえば、少なくとも1種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。この雰囲気は、たとえば、Cl2、BCL3、SF6、またはCF4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば700℃以上1000℃以下として、熱エッチングが行われる。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素(N2)ガス、アルゴンガス、ヘリウムガスなどを用いることができる。熱処理温度が700℃以上1000℃以下の場合、炭化珪素のエッチング速度は、たとえば約70μm/時である。上記条件下において、エッチングマスク40の材料である酸化珪素は炭化珪素に対する選択比が極めて大きい。よってエッチングマスク40の消耗は少ない。
次にエッチングマスク40がエッチングなど任意の方法により除去される。
図10に示すように、トレンチTRの側壁面SWおよび底面BTを覆うゲート酸化膜91が形成される。ゲート酸化膜91は熱酸化により形成されることが好ましい。
ゲート酸化膜91の形成後に、雰囲気ガスとして一酸化窒素(NO)ガスを用いるNOアニールが行われてもよい。温度プロファイルは、たとえば、温度1100℃以上1300℃以下、保持時間1時間程度の条件を有する。これにより、ゲート酸化膜91とpベース層82との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、NOガス以外のガスが雰囲気ガスとして用いられてもよい。このNOアニールの後にさらに、雰囲気ガスとしてアルゴン(Ar)を用いるArアニールが行われてもよい。Arアニールの加熱温度は、上記NOアニールの加熱温度よりも高く、ゲート酸化膜91の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば1時間程度である。これにより、ゲート酸化膜91とpベース層82との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
図11に示すように、ゲート酸化膜91上にゲート電極92が形成される。具体的には、トレンチTRの内部の領域をゲート酸化膜91を介して埋めるように、ゲート酸化膜91上にゲート電極92が形成される。ゲート電極92の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とCMP(Chemical Mechanical polishing)とによって行い得る。
図12を参照して、ゲート電極92の露出面を覆うように、ゲート電極92およびゲート酸化膜91上に層間絶縁膜93が形成される。層間絶縁膜93およびゲート酸化膜91に開口部が形成されるようにエッチングが行われる。この開口部により主面PT上においてn領域83およびpコンタクト領域84の各々が露出される。次に主面PT上においてn領域83およびnコンタクト領域84の各々に接するソース電極94が形成される。nドリフト層81上に単結晶基板80を介してドレイン電極98が形成される。
再び図1を参照して、ソース配線層95が形成される。これにより、MOSFET201が得られる。
図13を参照して、本実施の形態のトレンチTR(図3)に対する比較例のトレンチTZについて説明する。熱エッチング(図9)の際にエッチングマスク40直下においてサイドエッチングが過度に進行すると、トレンチTZのような形状が生じやすい。トレンチTZの側壁面SZは、部分SZ1と、部分SZ1よりも深くに位置する部分SZ2とを有する。部分SZ1は45°以上54°以下の程度傾いている。主面PTに対する部分SZ1の傾きは主面PTに対する部分SZ2の傾きよりも小さく、よってトレンチTZの開口の幅WZが大きくなりやすい(たとえば3.5μm超)。このため複数のトレンチTZを密に配置することは困難である。トレンチTZのような形状は、凹部TQの深さDR(図8)が深さDVに対して小さすぎる場合、たとえば、深さDRが0.1μm程度、深さDVが1.7μm程度のような場合に生じやすい。また仮に複数のトレンチTZを密に配置しようとすると底面BZの幅を小さくする必要があり、この場合、電界が集中しやすくなってしまう。またサイドエッチングが生じる程度によっては、屈曲部KZがpベース層82上に位置することがある。この場合、屈曲部KZが形成される位置のわずかな変動がチャネル特性に大きく影響を及ぼしてしまう。
一方、トレンチTR(図3)を有する本実施の形態のMOSFET201(図1)によれば、主面PTに対する部分SW2の傾きが65°未満であることにより、トレンチTRの底に形成される角部CRの角度を大きく保ち得る。たとえば、主面PTに対する部分SW2の角度が60°の場合、トレンチTRの底に形成される角部CRの角度は、180°−60°=120°程度とされ得る。これにより、トレンチの角部における電界集中に起因した破壊を防止することができる。また主面PTに対する部分SW1(図3)の傾きが70°以下であることにより、部分SW2(図3)の傾きを容易に65°未満とすることができる。また主面PTに対する部分SW2の傾きが50°以上であることにより、トレンチTRの平面視における面積を抑えることができる。また主面PTに対する部分SW1の傾きが65°以上であることにより、トレンチTRの平面視における面積を抑えることができる。以上のように、耐圧および製造容易性を確保しつつ、トレンチTRの平面視における面積を抑えることによってMOSFET201の大きさを小さくすることができる。
屈曲部KK(図3)はpベース層82から離れている。これにより、屈曲部KKが形成される位置のわずかな変動がチャネル特性に影響を及ぼすことを避けることができる。
トレンチTRの側壁面SW上において、側壁面SWの部分SW1(図3)はpベース層82を含む。これによりチャネル面が側壁面SWの部分SW1から構成される。この場合、チャネル特性のばらつきが抑制される。
トレンチTRは平坦な底面BTを有する。より好ましくはトレンチTRの底面BTは0.5μm以上1.5μm以下の幅を有する。これによりMOSFET201の耐圧をより高めることができる。
本実施の形態の製造方法によれば、熱エッチング(図9)の前に、物理的作用を有するエッチングによって、DR≧DV/3を満たすような十分な深さの凹部TQ(図8)が形成される。これにより、必要な熱エッチングの量を少なくすることができるので、エッチングマスク40直下においてサイドエッチングが過度に進むことを避けることができる。物理的作用を有するエッチングはRIEであってもよい。またRIEの代わりに、たとえばイオンビームエッチングなどの他の方法が用いられてもよい。
またエッチングマスク40の開口部の幅WM(図7)が2μm以上であることにより、トレンチTRの底面BTの幅WB(図3)を、容易に0.5μm以上とすることができる。エッチングマスク40の開口部の幅WM(図7)が4μm以下であることにより、エピタキシャル基板101上においてトレンチTRが占める面積が過度に大きくならないので、MOSFET201のオン抵抗を抑えることができる。
本実施の形態においては第1の導電型および第2の導電型のそれぞれがn型およびp型の場合について詳しく説明したが、n型およびp型が互いに入れ替えられてもよい。なおMOSFETのオン抵抗を小さくするためには、第1の導電型はn型であることが好ましい。
(実施の形態2)
図14を参照して、本実施の形態のMOSFET(炭化珪素半導体装置)は、トレンチTR(図3)の代わりにトレンチTSを有する。トレンチTSは側壁面SXおよび底面BUを有する。側壁面SXは、部分SX1(第1の部分)と、部分SX1よりも深くに位置する部分SX2(第2の部分)とを有する。部分SX1は主面PTに対して65°以上70°以下傾いており、部分SX2は主面PTに対して50°以上65°未満傾いている。トレンチTSの側壁面SXは部分SX1と部分SX2との間に屈曲部KLを有する。屈曲部KLはpベース層82から離れている。
部分SX2はpベース層82を含んでいる。これにより屈曲部KLはn領域83上に位置している。好ましくは側壁面SXは、特にpベース層82上の部分において、所定の結晶面(特殊面とも称する)を有する。特殊面の詳細については後述する。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、チャネル面が側壁面SXの部分SX2から構成される。これによりチャネル特性を最大化し得る。
(特殊面)
上述した「特殊面」について詳しく説明する。上述したように、側壁面SW(図3)(または側壁面SX(図14))は、特にpベース層82上において特殊面を有することが好ましい。以下、側壁面SWが特殊面を有する場合について説明する。
図15に示すように、特殊面を有する側壁面SWは、面S1(第1の面)を含む。面S1は面方位{0−33−8}を有し、好ましくは面方位(0−33−8)を有する。好ましくは側壁面SWは面S1を微視的に含む。好ましくは側壁面SWはさらに面S2(第2の面)を微視的に含む。面S2は面方位{0−11−1}を有し、好ましくは面方位(0−11−1)を有する。ここで「微視的」とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばTEM(Transmission Electron Microscope)を用いることができる。
好ましくは側壁面SWは複合面SRを有する。複合面SRは、面S1およびS2が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、TEMまたはAFM(Atomic Force Microscopy)により観察し得る。複合面SRは面方位{0−11−2}を有し、好ましくは面方位(0−11−2)を有する。この場合、複合面SRは{000−1}面に対して巨視的に62°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なX線回折を用いた方法を用い得る。好ましくは、チャネル面上においてキャリアが流れる方向であるチャネル方向CDは、上述した周期的繰り返しが行われる方向に沿っている。
次に、複合面SRの詳細な構造について説明する。
一般に、ポリタイプ4Hの炭化珪素単結晶を(000−1)面から見ると、図16に示すように、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するB層の原子(図中の破線)と、この下に位置するC層の原子(図中の一点鎖線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。
図17に示すように、(11−20)面(図16の線XVII−XVIIの断面)において、上述した1周期を構成する4つの層ABCBの各層の原子は、(0−11−2)面に完全に沿うようには配列されていない。図17においてはB層の原子の位置を通るように(0−11−2)面が示されており、この場合、A層およびC層の各々の原子は(0−11−2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が(0−11−2)に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図18に示すように、複合面SRは、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0−11−2)面(図17)に対応する。
図19に示すように、複合面SRを(01−10)面から見て単結晶構造は、部分的に見て立方晶と等価な構造(面S1の部分)を周期的に含んでいる。具体的には複合面SRは、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位(001)を有する面(図19においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図19においては面S2)とによって表面を構成することは4H以外のポリタイプにおいても可能である。ポリタイプは、たとえば6Hまたは15Rであってもよい。
次に図20を参照して、側壁面SWの結晶面と、チャネル面の移動度MBとの関係について説明する。図20のグラフにおいて、横軸は、チャネル面を有する側壁面SWの巨視的な面方位と(000−1)面とのなす角度D1を示し、縦軸は移動度MBを示す。プロット群CMは側壁面SWが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群MCはそのような熱エッチングがなされない場合に対応する。
プロット群MCにおける移動度MBは、チャネル面の表面の巨視的な面方位が(0−33−8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が(0−33−8)とされることによって、微視的な面方位(0−33−8)、つまり原子レベルまで考慮した場合の面方位(0−33−8)が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群CMにおける移動度MBは、チャネル面の表面の巨視的な面方位が(0−11−2)のとき(矢印EX)に最大となった。この理由は、図18および図19に示すように、面方位(0−33−8)を有する多数の面S1が面S2を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位(0−33−8)が占める割合が高くなったためと考えられる。
なお移動度MBは複合面SR上において方位依存性を有する。図21に示すグラフにおいて、横軸はチャネル方向と<0−11−2>方向との間の角度D2を示し、縦軸はチャネル面の移動度MB(任意単位)を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度MBを大きくするには、チャネル方向CD(図15)が有する角度D2は、0°以上60°以下であることが好ましく、ほぼ0°であることがより好ましいことがわかった。
図22に示すように、側壁面SWは複合面SR(図22においては直線で単純化されて示されている。)に加えてさらに面S3(第3の面)を含んでもよい。この場合、側壁面SWの{000−1}面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{0−33−8}面となる表面がある。より好ましくは、側壁面SWの(000−1)面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が(0−33−8)面となる表面がある。
より具体的には側壁面SWは、面S3および複合面SRが周期的に繰り返されることによって構成された複合面SQを含んでもよい。このような周期的構造は、たとえば、TEMまたはAFM(Atomic Force Microscopy)により観察し得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
40 エッチングマスク、80 単結晶基板、81 nドリフト層(第1の領域)、82 pベース層(第2の領域)、83 n領域(第3の領域)、84 pコンタクト領域、91 ゲート酸化膜(ゲート絶縁膜)、92 ゲート電極、93 層間絶縁膜、94 ソース電極、95 ソース配線層、98 ドレイン電極、101 エピタキシャル基板(炭化珪素基板)、201 MOSFET(炭化珪素半導体装置)、BT,BU,BZ 底面、CD チャネル方向、CR 角部、KK,KL,KZ 屈曲部、SW,SX,SZ 側壁面、SW1,SX1 部分(第1の部分)、SW2,SX2 部分(第2の部分)、TQ 凹部、TR,TS トレンチ。

Claims (8)

  1. 炭化珪素半導体装置であって、
    主面を有する炭化珪素基板を備え、前記炭化珪素基板は、第1の導電型を有する第1の領域と、前記第1の領域上に設けられ前記第1の導電型と異なる第2の導電型を有する第2の領域と、前記第2の領域上に設けられ前記第1の導電型を有し前記主面の少なくとも一部をなす第3の領域とを含み、前記主面上には、前記第3の領域および前記第2の領域を貫通して前記第1の領域に至る、側壁面を有するトレンチが設けられており、前記側壁面は第1の部分と前記第1の部分よりも深くに位置する第2の部分とを有し、前記側壁面の前記第1の部分は前記主面に対して65°以上70°以下傾いており、前記側壁面の前記第2の部分は前記主面に対して50°以上65°未満傾いており、前記炭化珪素半導体装置はさらに、
    前記トレンチの前記側壁面を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極とを備える、炭化珪素半導体装置。
  2. 前記トレンチの前記側壁面は前記第1の部分と前記第2の部分との間に屈曲部を有し、前記屈曲部は前記第2の領域から離れている、請求項1に記載の炭化珪素半導体装置。
  3. 前記トレンチの前記側壁面上において、前記側壁面の前記第1の部分は前記第2の領域を含む、請求項1または2に記載の炭化珪素半導体装置。
  4. 前記トレンチの前記側壁面上において、前記側壁面の前記第2の部分は前記第2の領域を含む、請求項1または2に記載の炭化珪素半導体装置。
  5. 前記トレンチは平坦な底面を有する、請求項1〜4のいずれか1項に記載の炭化珪素半導体装置。
  6. 前記トレンチの前記底面は0.5μm以上1.5μm以下の幅を有する、請求項5に記載の炭化珪素半導体装置。
  7. 主面を有する炭化珪素基板を準備する工程を備え、前記炭化珪素基板は、第1の導電型を有する第1の領域と、前記第1の領域上に設けられ前記第1の導電型と異なる第2の導電型を有する第2の領域と、前記第2の領域上に設けられ前記第1の導電型を有し前記主面の少なくとも一部をなす第3の領域とを含み、さらに
    前記炭化珪素基板の前記主面上にエッチングマスクを形成する工程と、
    前記エッチングマスクが設けられた前記炭化珪素基板の前記主面に対して、物理的作用を有するエッチングを行うことにより、深さDRを有する凹部を形成する工程と、
    前記エッチングマスクが設けられかつ前記凹部が形成された前記炭化珪素基板の前記主面に対して、熱エッチングを行うことにより、前記第3の領域および前記第2の領域を貫通して前記第1の領域に至る、側壁面を有するトレンチを形成する工程とを備え、前記トレンチは深さDVを有し、1<DV/DR≦3が満たされ、さらに
    前記トレンチの前記側壁面を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。
  8. 前記物理的作用を有するエッチングは反応性イオンエッチングである、請求項7に記載の炭化珪素半導体装置の製造方法。
JP2012199655A 2012-09-11 2012-09-11 炭化珪素半導体装置およびその製造方法 Pending JP2014056882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012199655A JP2014056882A (ja) 2012-09-11 2012-09-11 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012199655A JP2014056882A (ja) 2012-09-11 2012-09-11 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014056882A true JP2014056882A (ja) 2014-03-27

Family

ID=50613985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012199655A Pending JP2014056882A (ja) 2012-09-11 2012-09-11 炭化珪素半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014056882A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178120A1 (ja) * 2014-05-20 2015-11-26 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10418478B2 (en) 2017-05-31 2019-09-17 Fuji Electric Co., Ltd. Semiconductor device
JP2020096083A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 トレンチゲート型のスイッチング素子の製造方法
DE102016106967B4 (de) 2016-04-15 2024-07-04 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178120A1 (ja) * 2014-05-20 2015-11-26 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015220407A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10192967B2 (en) 2014-05-20 2019-01-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor with trench gate
DE112015002342B4 (de) 2014-05-20 2022-11-10 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102016106967B4 (de) 2016-04-15 2024-07-04 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN109661728A (zh) * 2016-08-31 2019-04-19 住友电气工业株式会社 碳化硅半导体装置及其制造方法
JPWO2018042835A1 (ja) * 2016-08-31 2019-06-24 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10418478B2 (en) 2017-05-31 2019-09-17 Fuji Electric Co., Ltd. Semiconductor device
JP2020096083A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 トレンチゲート型のスイッチング素子の製造方法
JP7230477B2 (ja) 2018-12-12 2023-03-01 株式会社デンソー トレンチゲート型のスイッチング素子の製造方法

Similar Documents

Publication Publication Date Title
JP6111673B2 (ja) 炭化珪素半導体装置
WO2013001949A1 (ja) 半導体装置およびその製造方法
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014141754A1 (ja) 炭化珪素半導体装置
WO2014199748A1 (ja) 炭化珪素半導体装置
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
US10014376B2 (en) Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
JP5811973B2 (ja) 炭化珪素半導体装置の製造方法
JP6127628B2 (ja) 炭化珪素半導体装置
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
JP6056292B2 (ja) 炭化珪素半導体装置の製造方法
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2013172124A1 (ja) 炭化珪素半導体装置
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014027520A1 (ja) 炭化珪素半導体装置
US9793365B2 (en) Method for manufacturing silicon carbide semiconductor device having trench
WO2014041879A1 (ja) 炭化珪素半導体装置
WO2013172125A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5870898B2 (ja) 炭化珪素半導体装置