JP6171678B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

Description

この発明は、炭化珪素半導体装置およびその製造方法に関するものであり、特に、ゲート絶縁膜を有する炭化珪素半導体装置およびその製造方法に関するものである。

広く用いられている電力用半導体装置であるＳｉ（シリコン）ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に関して、耐圧の主な決定要因は、耐圧保持領域をなすドリフト層が耐え得る電界強度の上限である。Ｓｉから作られたドリフト層は、０．３ＭＶ／ｃｍ程度以上の電界が印加された箇所で破壊し得る。このためＭＯＳＦＥＴのドリフト層全体において電界強度を所定の値未満に抑えることが必要である。最も単純な方法はドリフト層の不純物濃度を低くすることである。しかしながらこの方法ではＭＯＳＦＥＴのオン抵抗が大きくなるという短所がある。このように、オン抵抗と耐圧との間には、通常、トレードオフ関係が存在する。

特開平９−１９１１０９号公報において、典型的なＳｉ ＭＯＳＦＥＴについて、Ｓｉの物性値から得られる理論限界を考慮しつつ、オン抵抗と耐圧との間のトレードオフ関係の説明がなされている。そしてこのトレードオフを解消するために、ドレイン電極上のｎ型基板の上のｎベース層中において、下側のｐ型埋込層と、上側のｐ型埋込層とを付加することが開示されている。下側のｐ型埋込層および上側の埋込層によってｎベース層は、各々等しい厚さを有する下段と中段と上段とに区分される。この公報によれば、３つの段の各々によって等しい電圧が分担され、各段の最大電界が限界電界強度以下に保たれる。

特開平９−１９１１０９号公報

上述したトレードオフをより改善するための方法として、近年、Ｓｉに代わりＳｉＣ（炭化珪素）を用いることが検討されている。ＳｉＣはＳｉと異なり０．４ＭＶ／ｃｍ以上の電界強度にも十分に耐え得る材料である。

このように高い電界が印加され得る場合は、ＭＯＳＦＥＴ構造における特定位置での電界集中に起因した破壊が問題となる。たとえばトレンチ型ＭＯＳＦＥＴの場合、トレンチの底部、特に角部、における、ゲート絶縁膜中での電界集中に起因したゲート絶縁膜の破壊現象が、耐圧の主な決定要因である。このように耐圧の決定要因がＳｉ半導体装置とＳｉＣ半導体装置との間で異なる。このため、Ｓｉの使用を前提としていると考えられる上記公報の技術をＳｉＣ半導体装置の耐圧を向上させるために単純に適用したとすると、ＳｉＣの物性上の利点を十分に利用した耐圧の改善を行うことができない。

本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、高い耐圧と低いオン抵抗とを有する炭化珪素半導体装置およびその製造方法を提供することである。

本発明の炭化珪素半導体装置は、ドリフト層と、ボディ領域と、ソース領域と、緩和領域と、高濃度領域と、ゲート絶縁膜と、ゲート電極と、第１の電極と、第２の電極とを有する。ドリフト層は、第１の主面と第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有する。ボディ領域は、ドリフト層の第２の主面上に設けられており、第１の導電型と異なる第２の導電型を有する。ソース領域は、ボディ領域によってドリフト層から隔てられるようにボディ領域上に設けられており、第１の導電型を有する。緩和領域は、第１の主面および第２の主面の各々から離れてドリフト層中に埋め込まれており、第２の導電型を有する。緩和領域には、第１の導電型を有する領域によって第１の主面と第２の主面とが厚さ方向に沿ってつながるように開口部が設けられている。高濃度領域は、第１の主面および第２の主面の各々から離れており、少なくとも部分的に緩和領域の開口部中に位置している。高濃度領域は、第１の導電型を有し、ドリフト層の不純物濃度よりも高い不純物濃度を有する。ゲート絶縁膜は、ドリフト層とソース領域とをつなぐようにボディ領域上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。第１の電極はソース領域上に設けられている。第２の電極は、ドリフト層と電気的に接続されており、ドリフト層を介して第１の電極と対向している。

本発明の炭化珪素半導体装置の製造方法は、以下の工程を有する。
第１の主面と第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層が形成される。ドリフト層を形成する工程は、第１の主面をなす第１の層を形成する工程と、第１の層上に第２の主面をなす第２の層を形成する工程とを含む。

第１の層を形成した後かつ第２の層を形成する前に第１の層上に、第１の導電型と異なる第２の導電型を有する緩和領域と、第１の導電型を有する高濃度領域とが形成される。緩和領域は第１の主面および第２の主面の各々から離れてドリフト層中に埋め込まれる。緩和領域には、第１の導電型を有する領域によって第１の主面と第２の主面とが厚さ方向に沿ってつながるように開口部が設けられる。高濃度領域は、第１の主面および第２の主面の各々から離れ、少なくとも部分的に緩和領域の開口部中に位置し、ドリフト層の不純物濃度よりも高い不純物濃度を有する。

ドリフト層の第２の主面上に、第２の導電型を有するボディ領域が形成される。ボディ領域によってドリフト層から隔てられるようにボディ領域上に、第１の導電型を有するソース領域が形成される。ドリフト層とソース領域とをつなぐようにボディ領域上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。ソース領域上に第１の電極が形成される。ドリフト層と電気的に接続され、ドリフト層を介して第１の電極と対向する第２の電極が形成される。

本発明によれば、緩和領域によって炭化珪素半導体装置の耐圧が高められる。また緩和領域からその開口部中への空乏化の進展が高濃度領域によって抑制されることで、オン抵抗が低くされる。これにより高い耐圧と低いオン抵抗とが得られる。

本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分斜視図である。 図１の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分上面図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。 本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態３における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１６の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分上面図である。 本発明の実施の形態４における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１８の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分上面図である。 本発明の実施の形態５における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図２０の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図２０の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 炭化珪素半導体装置が有する炭化珪素層の表面の微細構造を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図２４の線ＸＸＶ−ＸＸＶに沿う（１１−２０）面の結晶構造を示す図である。 図２３の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図２３の複合面を（０１−１０）面から見た図である。 巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図２３の変形例を示す図である。

以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

はじめに概要について、以下の(i)〜(xv)において説明する。
(i) 炭化珪素半導体装置２０１〜２０５は、ドリフト層８１と、ボディ領域８２と、ソース領域８３と、緩和領域６１〜６５と、高濃度領域７１〜７５と、ゲート絶縁膜９１と、ゲート電極９２と、第１の電極９４と、第２の電極９８とを有する。ドリフト層８１は、第１の主面Ｐ１と第１の主面Ｐ１に厚さ方向において対向する第２の主面Ｐ２とを有し、第１の導電型を有する。ボディ領域８２は、ドリフト層８１の第２の主面Ｐ２上に設けられており、第１の導電型と異なる第２の導電型を有する。ソース領域８３は、ボディ領域８２によってドリフト層８１から隔てられるようにボディ領域８２上に設けられており、第１の導電型を有する。緩和領域６１〜６５は、第１の主面Ｐ１および第２の主面Ｐ２の各々から離れてドリフト層８１中に埋め込まれており、第２の導電型を有する。緩和領域６１〜６５には、第１の導電型を有する領域によって第１の主面Ｐ１と第２の主面Ｐ２とが厚さ方向に沿ってつながるように開口部ＯＰが設けられている。高濃度領域７１〜７５は、第１の主面Ｐ１および第２の主面Ｐ２の各々から離れており、少なくとも部分的に緩和領域６１〜６５の開口部ＯＰ中に位置している。高濃度領域７１〜７５は、第１の導電型を有し、ドリフト層８１の不純物濃度よりも高い不純物濃度を有する。ゲート絶縁膜９１は、ドリフト層８１とソース領域８３とをつなぐようにボディ領域８２上に設けられている。ゲート電極９２はゲート絶縁膜９１上に設けられている。第１の電極９４はソース領域８３上に設けられている。第２の電極９８は、ドリフト層８１と電気的に接続されており、ドリフト層８１を介して第１の電極９４と対向している。

この炭化珪素半導体装置２０１〜２０５によれば、耐圧が緩和領域６１〜６５によって高められる。また緩和領域６１〜６５からその開口部ＯＰ中への空乏化の進展が高濃度領域７１〜７５によって抑制されることで、オン抵抗が低くされる。これにより、高い耐圧と低いオン抵抗とが得られる。

なお本明細書において「不純物濃度」とは導電型不純物の実効的な濃度のことを意味する。具体的には、ドナーおよびアクセプタのいずれか一方のみが添加されている場合はドナーおよびアクセプタの濃度のことを意味し、ドナーおよびアクセプタの両方が添加されている場合は両者の差分の濃度のことを意味する。また「開口部中に位置して」とは、平面視（図３）において開口部ＯＰ中に位置し、かつ断面視（図１）においても開口部ＯＰ中に位置するとを意味する。断面視において開口部ＯＰ中に位置するということは、厚さ方向において緩和領域６１〜６５と同様の位置を有することを意味する。

(ii) 上記(i)において、緩和領域６１〜６５は高濃度領域７１〜７５の不純物濃度よりも高い不純物濃度を有してもよい。これにより緩和領域６１〜６５の完全空乏化を抑制することができる。

(iii) 上記(i)または(ii)において、炭化珪素半導体装置２０１〜２０５は第１の電極９４および第２の電極９８の間に６００Ｖ以上の電圧を印加可能に構成されていてもよい。これにより、オン抵抗を低くしつつ、耐圧を６００Ｖ以上とすることができる。

(iv) 上記(i)〜(iii)において、高濃度領域７１〜７５は第１の主面Ｐ１に向かって緩和領域６１〜６５よりも延びていてもよい。これにより、空乏化が開口部ＯＰの第１の主面Ｐ１側においても抑制されるので、オン抵抗がより低くされる。

(v) 上記(i)〜(iv)において、高濃度領域７２は第２の主面Ｐ２に向かって緩和領域６２よりも延びていてもよい。これにより、空乏化が開口部ＯＰの第２の主面Ｐ２側においても抑制されるので、オン抵抗がより低くされる。

(vi) 上記(i)〜(v)において、高濃度領域７１〜７３、７５は緩和領域６１〜６３、６５に接していてもよい。これにより、空乏化が開口部ＯＰの端部においても抑制されるので、オン抵抗がより低くされる。

(vii) 上記(vi)において、緩和領域６３は、高濃度領域７３に接する接触部６３ｂと、厚さ方向に直交する方向において接触部６３ｂによって高濃度領域７３から隔てられた分離領域６３ａとを有してもよい。接触部６３ｂは分離領域６３ａの不純物濃度よりも低い不純物濃度を有してもよい。これにより、緩和領域６３と高濃度領域７３との界面近傍における緩和領域６３の不純物濃度が低くされる。この結果、この界面近傍での電界集中を抑制し得る。

(viii) 上記(vi)において、高濃度領域７５は、緩和領域６５と第１の主面Ｐ１とを隔てるように延びていてもよい。これにより、高濃度領域７５と第１の主面Ｐ１とが隔てられないように高濃度領域７５をパターニングする必要がない。

(ix) 上記(i)〜(v)において、高濃度領域７４は緩和領域６４から離れていてもよい。これにより、高濃度領域７４と緩和領域６４との界面が形成されないので、このような界面での電界集中の発生が防止される。

(x) 上記(i)〜(ix)において、炭化珪素半導体装置２０１〜２０５には、ゲート絶縁膜９１に覆われた側壁面ＳＷを有するトレンチＴＲが設けられていてもよい。これにより、トレンチ型において特に生じやすいゲート絶縁膜９１の絶縁破壊に起因した耐圧の低下が抑制される。

(xi) 上記(x)において、トレンチＴＲの側壁面ＳＷ上においてボディ領域８２には、面方位｛０−３３−８｝を有する第１の面Ｓ１を含む表面が設けられていてもよい。これにより、チャネル抵抗が低くなることで、オン抵抗をより低くし得る。

(xii) 上記(xi)において、表面は第１の面Ｓ１を微視的に含んでもよく、表面はさらに、面方位｛０−１１−１｝を有する第２の面Ｓ２を微視的に含んでもよい。これにより、チャネル抵抗がより低くなることで、オン抵抗をより低くし得る。

(xiii) 上記(xii)において、表面の第１および第２の面Ｓ１、Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成していてもよい。これにより、チャネル抵抗がより低くなることで、オン抵抗をより低くし得る。

(xiv) 上記(xiii)において、表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有してもよい。これにより、チャネル抵抗がより低くなることで、オン抵抗をより低くし得る。

(xv) 炭化珪素半導体装置２０１〜２０５の製造方法は、以下の工程を有する。
第１の主面Ｐ１と第１の主面Ｐ１に厚さ方向において対向する第２の主面Ｐ２とを有し、第１の導電型を有するドリフト層８１が形成される。ドリフト層８１を形成する工程は、第１の主面Ｐ１をなす第１の層８１ａを形成する工程と、第１の層８１ａ上に第２の主面Ｐ２をなす第２の層８１ｂを形成する工程とを含む。

第１の層８１ａを形成した後かつ第２の層８１ｂを形成する前に第１の層８１ａ上に、第１の導電型と異なる第２の導電型を有する緩和領域６１〜６５と、第１の導電型を有する高濃度領域７１〜７５とが形成される。緩和領域６１〜６５は第１の主面Ｐ１および第２の主面Ｐ２の各々から離れてドリフト層８１中に埋め込まれる。緩和領域６１〜６５には、第１の導電型を有する領域によって第１の主面Ｐ１と第２の主面Ｐ２とが厚さ方向に沿ってつながるように開口部ＯＰが設けられる。高濃度領域７１〜７５は、第１の主面Ｐ１および第２の主面Ｐ２の各々から離れ、少なくとも部分的に緩和領域６１〜６５の開口部ＯＰ中に位置し、ドリフト層８１の不純物濃度よりも高い不純物濃度を有する。

ドリフト層８１の第２の主面Ｐ２上に、第１の導電型と異なる第２の導電型を有するボディ領域８２が形成される。ボディ領域８２によってドリフト層８１から隔てられるようにボディ領域８２上に、第１の導電型を有するソース領域８３が形成される。ドリフト層８１とソース領域８３とをつなぐようにボディ領域８２上にゲート絶縁膜９１が形成される。ゲート絶縁膜９１上にゲート電極９２が形成される。ソース領域８３上に第１の電極９４が形成される。ドリフト層８１と電気的に接続され、ドリフト層８１を介して第１の電極９４と対向する第２の電極９８が形成される。

この製造方法によれば、炭化珪素半導体装置２０１〜２０５の耐圧が緩和領域６１〜６５によって高められる。また緩和領域６１〜６５からその開口部ＯＰ中への空乏化の進展が高濃度領域７１〜７５によって抑制されることで、オン抵抗が低くされる。これにより、高い耐圧と低いオン抵抗とが得られる。

次に、より詳細な内容について、以下の実施の形態１〜５において説明する。
（実施の形態１）
図１に示すように、本実施の形態のＭＯＳＦＥＴ２０１（炭化珪素半導体装置）は、単結晶基板８０と、エピタキシャル層１０１（炭化珪素層）と、ゲート酸化膜９１（ゲート絶縁膜）と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４（第１の電極）と、ソース配線層９５と、ドレイン電極９８（第２の電極）とを有する。ＭＯＳＦＥＴ２０１は、ソース電極９４およびドレイン電極９８の間に６００Ｖ以上の電圧を印加可能に構成されていること、言い換えれば６００Ｖ以上の耐圧を有することが好ましい。すなわちＭＯＳＦＥＴ２０１は、高耐圧を有する電力用半導体装置であることが好ましい。

エピタキシャル層１０１（図２）は、単結晶基板８０上にエピタキシャルに成長させられた炭化珪素層である。エピタキシャル層１０１は、ポリタイプ４Ｈの六方晶の結晶構造を有することが好ましい。エピタキシャル層１０１は、ｎ^-ドリフト層８１（ドリフト層）と、ｐボディ領域８２と、ｎソース領域８３と、ｐ⁺コンタクト領域８４と、埋込ｐ⁺領域６１（緩和領域）と、埋込ｎ領域７１（高濃度領域）とを有する。

ｎ^-ドリフト層８１は、下面Ｐ１（第１の主面）と上面Ｐ２（第１の主面に厚さ方向において対向する第２の主面）とを有する。ｎ^-ドリフト層８１は下層８１ａ（第１の層）および上層８１ｂ（第２の層）を有する。下層８１ａはｎ^-ドリフト層８１の下面Ｐ１をなしており、上層８１ｂはｎ^-ドリフト層８１の上面Ｐ２をなしている。下層８１ａの、下面Ｐ１と反対の面側には、埋込ｐ⁺領域６１および埋込ｎ領域７１の各々が部分的に設けられている。上層８１ｂは埋込ｐ⁺領域６１および埋込ｎ領域７１の各々を覆っている。ｎ^-ドリフト層８１はｎ型（第１の導電型）を有する。ｎ^-ドリフト層８１のドナー濃度は、好ましくは１×１０¹⁵ｃｍ^-3以上５×１０¹⁶ｃｍ^-3以下であり、たとえば８×１０¹⁵ｃｍ^-3である。下層８１ａの不純物濃度は、上層８１ｂの不純物濃度と同様であってもよく、上層８１ｂの不純物濃度未満であってもよい。

ｐボディ領域８２はｎ^-ドリフト層８１の上面Ｐ２上に設けられている。ｐボディ領域８２はｐ型（第１の導電型と異なる第２の導電型）を有する。ｐボディ領域８２の不純物濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上５×１０¹⁸ｃｍ^-3以下であり、たとえば１×１０¹⁸ｃｍ^-3である。

ｎソース領域８３は、ｐボディ領域８２によってｎ^-ドリフト層８１から隔てられるようにｐボディ領域８２上に設けられている。ｎソース領域８３はｎ型を有する。ｐ⁺コンタクト領域８４はｐ型を有する。ｐ⁺コンタクト領域８４はｐボディ領域８２につながっている。ｎソース領域８３はｐ⁺コンタクト領域８４と共にエピタキシャル層１０１の一方の主面（図中、上面）をなしている。

ＭＯＳＦＥＴ２０１にはトレンチＴＲが設けられている。トレンチＴＲはエピタキシャル層１０１の上面に設けられている。トレンチＴＲは側壁面ＳＷおよび底面ＢＴを有する。側壁面ＳＷはｎソース領域８３およびｐボディ領域８２を貫通して、ｎ^-ドリフト層８１の上層８１ｂに至っている。側壁面ＳＷはｐボディ領域８２上において、ＭＯＳＦＥＴ２０１のチャネル面を含む。側壁面ＳＷはゲート酸化膜９１に覆われている。

側壁面ＳＷはエピタキシャル層１０１の上面に対して傾斜していることが好ましく、この場合、トレンチＴＲは底面ＢＴに向かってテーパ状に狭まっている。側壁面ＳＷの面方位は、｛０００１｝面に対して５０°以上６５°以下傾斜していることが好ましく、（０００−１）面に対して５０°以上６５°以下傾斜していることがより好ましい。好ましくは側壁面ＳＷは、特にｐボディ領域８２上の部分において、所定の結晶面（特殊面とも称する）を有する。特殊面の詳細については後述する。なお側壁面ＳＷの向きは特に限定されるものではなく、たとえば、側壁面ＳＷはエピタキシャル層１０１の上面に対して垂直であってもよい。

底面ＢＴはｎ^-ドリフト層８１の上層８１ｂ上に位置している。底面ＢＴは、図中に示すようにエピタキシャル層１０１の上面とほぼ平行な平坦な形状を有してもよく、あるいはＵ字状またはＶ字状の形状を有してもよい。底面ＢＴと側壁面ＳＷとがつながる部分はトレンチＴＲの角部を構成している。本実施の形態においてはトレンチＴＲは、平面視（図３）において、ハニカム構造を有する網目を構成するように延びている。エピタキシャル層１０１の上面は、この網目によって囲まれた六角形状を有する。

埋込ｐ⁺領域６１はｐ型を有する。埋込ｐ⁺領域６１の不純物濃度は、たとえば１×１０¹⁸ｃｍ^-3程度である。埋込ｐ⁺領域６１は、下面Ｐ１および上面Ｐ２の各々から離れてｎ^-ドリフト層８１中に埋め込まれている。埋込ｐ⁺領域６１は、上層８１ｂによってｐボディ領域８２から隔てられている。また埋込ｐ⁺領域６１はトレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々から離れている。埋込ｐ⁺領域６１は埋込ｎ領域７１の不純物濃度よりも高い不純物濃度を有することが好ましい。

埋込ｐ⁺領域６１には、ｎ型を有する領域によって下面Ｐ１と上面Ｐ２とが厚さ方向に沿ってつながるように開口部ＯＰが設けられている。本実施の形態においては開口部ＯＰは、図３に示すように、埋込ｐ⁺領域６１に設けられた六角形状の貫通穴である。なお本実施の形態においては開口部ＯＰの周りを埋込ｐ⁺領域６１の存在する領域が完全に取り囲んでいるが、埋込ｐ⁺領域６１の存在する領域は「開口部」の周りを必ずしも完全に取り囲んでいる必要はない。「開口部」とは、厚さ方向に垂直な面に沿って拡がる層がこの面において（すなわち平面視において）パターンを有する場合における、パターンの非形成部である。パターンの形成部は、たとえば、非形成部を完全に取り囲むことで非形成部を貫通穴として構成してもよく、あるいは形成部が島状に存在することで非形成部を網状に構成してもよい。

埋込ｐ⁺領域６１の不純物ドーズ量は好ましくは１×１０¹³ｃｍ^-2以上である。ここで、形成済みの埋込ｐ⁺領域６１に関しての不純物ドーズ量とは、埋込ｐ⁺領域６１の単位面積当たりの不純物濃度を意味する。埋込ｐ⁺領域６１は、ｎ^-ドリフト層８１の下面Ｐ１から５μｍ以上離れていることが好ましい。埋込ｐ⁺領域６１の不純物ドーズ量は、ｎ^-ドリフト層８１の下層８１ａのうち下面Ｐ１と埋込ｐ⁺領域６１との間の部分の厚さと、ｎ^-ドリフト層８１の下層８１ａの不純物濃度との積よりも大きいことが好ましい。

好ましくは、埋込ｐ⁺領域６１はｐボディ領域８２から１μｍ以上５μｍ以下離れている。埋込ｐ⁺領域６１の単位体積当たりの不純物濃度を厚さ方向（図１の縦方向）に積分した値は、埋込ｐ⁺領域６１を形成するためのイオン注入のドース量に対応する。このドース量は、好ましくは１×１０¹²ｃｍ^-2以上１×１０¹⁵ｃｍ^-2以下であり、たとえば１×１０¹³ｃｍ^-2である。埋込ｐ⁺領域６１が有する不純物は、たとえばアルミニウムである。埋込ｐ⁺領域６１は少なくとも部分的に、トレンチＴＲの底面ＢＴの位置よりも深い位置に設けられている。好ましくは埋込ｐ⁺領域６１は、図１に示すように、トレンチＴＲの底面ＢＴの位置よりも深い位置にのみ設けられている。

埋込ｐ⁺領域６１とトレンチＴＲの底面ＢＴとの間の距離は４μｍ以下であることが好ましい。具体的には、トレンチＴＲは側壁面ＳＷと底面ＢＴとがなす角部を有し、この角部と埋込ｐ⁺領域６１との間の距離が４μｍ以下であることが好ましい。

ｎ^-ドリフト層８１の下面Ｐ１と上面Ｐ２とは、開口部ＯＰを介して、ｎ型を有する領域によって厚さ方向（図１の縦方向）に沿ってつながっている。本実施の形態においては、下面Ｐ１と上面Ｐ２とは開口部ＯＰ中の埋込ｎ領域７１によって厚さ方向に沿ってつながっている。

埋込ｎ領域７１は、下面Ｐ１および上面Ｐ２の各々から離れており、少なくとも部分的に埋込ｐ⁺領域６１の開口部ＯＰ中に位置している。埋込ｎ領域７１は、埋込ｐ⁺領域６１に開口部ＯＰにおいて接している。埋込ｎ領域７１は、下面Ｐ１に向かって埋込ｐ⁺領域６１よりも延びていることが好ましく、０．１μｍ以上０．５μｍ以下延びていることがより好ましく、たとえば０．３μｍ程度伸びている。

埋込ｎ領域７１はｎ型を有する。埋込ｎ領域７１は、ｎ^-ドリフト層８１の不純物濃度よりも高い不純物濃度を有し、好ましくはｎ^-ドリフト層８１の不純物濃度の１．５倍以上の不純物濃度を有する。また埋込ｎ領域７１の不純物濃度は埋込ｐ⁺領域６１よりも低い不純物濃度を有することが好ましい。埋込ｎ領域７１の不純物濃度は、たとえば、埋込ｎ領域７１の不純物濃度は４×１０¹⁶ｃｍ^-3程度である。

ゲート酸化膜９１は、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆っている。ゲート酸化膜９１は、ｎ^-ドリフト層８１とｎソース領域８３とをつなぐようにｐボディ領域８２上に設けられている。ゲート電極９２はゲート酸化膜９１上に設けられている。

単結晶基板８０は、炭化珪素からなり、ｎ型を有する。単結晶基板８０はエピタキシャル層１０１を支持している。単結晶基板８０は、ｎ^-ドリフト層８１の下面Ｐ１とドレイン電極９８との間に設けられ、下面Ｐ１とドレイン電極９８との各々に接している。単結晶基板８０は、下層８１ａの不純物濃度よりも大きい不純物濃度を有する。好ましくは単結晶基板８０の不純物濃度は下層８１ａの不純物濃度の５０倍以上であり、この場合、単結晶基板８０は耐圧保持機能を実質的に有しない。

ソース電極９４は、ｎソース領域８３およびｐ⁺コンタクト領域８４の上に設けられており、ｎソース領域８３およびｐ⁺コンタクト領域８４の各々に接している。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３はゲート電極９２とソース配線層９５との間を絶縁している。

ドレイン電極９８は、ｎ^-ドリフト層８１と電気的に接続されており、ｎ^-ドリフト層８１を介してソース電極９４と対向している。

本実施の形態によれば、第１に、トレンチ型ＭＯＳＦＥＴにおいて特に生じやすいゲート酸化膜９１の絶縁破壊が、埋込ｐ⁺領域６１によって抑制される。これによりＭＯＳＦＥＴ２０１の耐圧が高められる。第２に、埋込ｎ領域７１によって、オン状態におけるＭＯＳＦＥＴ２０１のオン抵抗が低くされる。これは、埋込ｐ⁺領域６１からその開口部ＯＰ中への空乏化の進展が、埋込ｎ領域７１によって抑制されるためである。このようにして高い耐圧と低いオン抵抗とをともに有するＭＯＳＦＥＴ２０１が得られる。

埋込ｐ⁺領域６１は埋込ｎ領域７１の不純物濃度よりも高い不純物濃度を有することが好ましい。埋込ｐ⁺領域６１の不純物濃度が十分に大きくされることにより、ＭＯＳＦＥＴ２０１がオフ状態とされることでドレイン電極９８およびソース電極９４間の電圧が高まった際に、埋込ｐ⁺領域６１からｎ^-ドリフト層８１の下面Ｐ１へ空乏層が十分に延びる前に埋込ｐ⁺領域６１が完全に空乏化してしまうことが防止される。これにより埋込ｐ⁺領域６１と下面Ｐ１との間に、十分な長さを有する空乏層が形成され得る。よって、ドレイン電極９８およびソース電極９４間の電圧について、埋込ｐ⁺領域６１と下面Ｐ１との間の部分で負担される割合が高められる。言い換えれば、埋込ｐ⁺領域６１よりも浅い部分（図１におけるより上方の部分）で負担される電圧が軽減される。これにより、埋込ｐ⁺領域６１よりも浅い部分での電界強度を小さくすることができる。言い換えれば、電界集中によって破壊が生じやすい部分での電界強度を小さくすることができる。これにより、破壊が生じることなくドレイン電極９８とソース電極９４との間により高い電圧を印加することができる。つまりＭＯＳＦＥＴ２０１の耐圧がより高められる。

ＭＯＳＦＥＴ２０１はソース電極９４およびドレイン電極９８の間に６００Ｖ以上の電圧を印加可能に構成されていることが好ましい。これにより、オン抵抗を低くしつつ、耐圧を６００Ｖ以上とすることができる。

埋込ｎ領域７１は下面Ｐ１に向かって埋込ｐ⁺領域６１よりも延びていることが好ましい。これにより、空乏化が開口部ＯＰの下面Ｐ１側においても抑制されるので、オン抵抗がより低くされる。また埋込ｎ領域７１は埋込ｐ⁺領域６１に接している。これにより、空乏化が開口部ＯＰの端部においても抑制されるので、オン抵抗がより低くされる。

電界緩和構造としての埋込ｐ⁺領域６１（図１）は、トレンチＴＲの側壁面ＳＷから離れている。これにより電界緩和構造がチャネル構造へ及ぼす影響を小さくすることができる。また埋込ｐ⁺領域６１がｎ^-ドリフト層８１の上層８１ｂによってｐボディ領域８２から隔てられている。すなわち埋込ｐ⁺領域６１がｎ^-ドリフト層８１の内部に埋め込まれている。これにより埋込ｐ⁺領域６１を十分に深い位置に容易に設けることができる。よって十分に効果を有する電界緩和構造を容易に設けることができる。

なお本実施の形態においては、ソース電位が印加されるソース部を構成するソース電極９４およびソース配線層９５と、埋込ｐ⁺領域６１とが、エピタキシャル層１０１によって隔てられている。変形例として、このソース部と埋込ｐ⁺領域６１とが互いに直接接続された構造が用いられてもよい。

次にＭＯＳＦＥＴ２０１（図１）の製造方法について、以下に説明する。
図４に示すように、ｎ^-ドリフト層８１（図１）の一部となりかつその下面Ｐ１をなす下層８１ａが単結晶基板８０上に形成される。具体的には、単結晶基板８０上におけるエピタキシャル成長によって下層８１ａが形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ₄）とプロパン（Ｃ₃Ｈ₈）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ₂）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。

図５に示すように、下層８１ａ上における、注入マスク（図示せず）を用いたアクセプタイオン（第２の導電型を付与するための不純物イオン）の注入（図中矢印ＩＡ）により、埋込ｐ⁺領域６１が形成される。また下層８１ａ上における、別の注入マスク（図示せず）を用いたドナーイオン（第１の導電型を付与するための不純物イオン）の注入（図中矢印ＩＢ）により、埋込ｎ領域７１が形成される。

図６に示すように、埋込ｐ⁺領域６１および埋込ｎ領域７１が形成された後に、下層８１ａ上に上層８１ｂが形成される。この上層８１ｂの形成と、前述した下層８１ａの形成とによって、ｎ^-ドリフト層８１が形成される。埋込ｐ⁺領域６１および埋込ｎ領域７１は、下面Ｐ１および上面Ｐ２の各々から離れてｎ^-ドリフト層８１中に埋め込まれる。上層８１ｂは下層８１ａの形成方法と同様の方法によって形成され得る。

図７に示すように、ｎ^-ドリフト層８１の上面Ｐ２上にｐボディ領域８２およびｎソース領域８３が形成される。図８に示すように、ｐボディ領域８２上にｐ⁺コンタクト領域８４が形成される。これらの形成は、たとえばｎ^-ドリフト層８１（図６）上へのイオン注入により行い得る。ｐボディ領域８２およびコンタクト領域８４を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またｎソース領域８３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。なおイオン注入の代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。

次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。

図９に示すように、ｎソース領域８３およびｐ⁺コンタクト領域８４からなる面上に、開口部を有するマスク層４０が形成される。マスク層４０として、たとえばシリコン酸化膜などを用いることができる。開口部はトレンチＴＲ（図１）の位置に対応して形成される。

図１０に示すように、マスク層４０の開口部において、ｎソース領域８３と、ｐボディ領域８２と、ｎ^-ドリフト層８１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ₆またはＳＦ₆とＯ₂との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図１）が形成されるべき領域に、厚さ方向にほぼ沿った側壁を有する凹部ＴＱが形成される。

次に、凹部ＴＱにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ₂、ＢＣＬ₃、ＳＦ₆、またはＣＦ₄である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。

なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ₂）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク層４０は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。

図１１に示すように、上記の熱エッチングにより、エピタキシャル層１０１の上面上にトレンチＴＲが形成される。トレンチＴＲは、ｎソース領域８３およびｐボディ領域８２を貫通してｎ^-ドリフト層８１に至る側壁面ＳＷと、ｎ^-ドリフト層８１上に位置する底面ＢＴとを有する。側壁面ＳＷおよび底面ＢＴの各々は埋込ｐ⁺領域６１から離れている。好ましくは、トレンチＴＲの形成時、側壁面ＳＷ上、特にｐボディ領域８２上において、特殊面が自己形成される。次にマスク層４０がエッチングなど任意の方法により除去される。

図１２に示すように、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆うゲート酸化膜９１が形成される。ゲート酸化膜９１は、たとえば熱酸化により形成され得る。この後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート酸化膜９１とｐボディ領域８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート酸化膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート酸化膜９１とｐボディ領域８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。

図１３に示すように、ゲート酸化膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート酸化膜９１を介して埋めるように、ゲート酸化膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Chemical Mechanical Polishing）とによって行い得る。

図１４を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート酸化膜９１上に層間絶縁膜９３が形成される。層間絶縁膜９３およびゲート酸化膜９１に開口部が形成されるようにエッチングが行われる。この開口部によりｎソース領域８３およびｐ⁺コンタクト領域８４の各々が露出される。次にｎソース領域８３およびｎコンタクト領域８４の各々に接するソース電極９４が形成される。ｎ^-ドリフト層８１の下面Ｐ１上に単結晶基板８０を介してドレイン電極９８が形成される。

再び図１を参照して、ソース配線層９５が形成される。これにより、ＭＯＳＦＥＴ２０１が得られる。

（実施の形態２）
図１５に示すように、本実施の形態のＭＯＳＦＥＴ２０２はエピタキシャル層１０２を有する。エピタキシャル層１０２は埋込ｐ⁺領域６２および埋込ｎ領域７２を有する。埋込ｐ⁺領域６２は、ｎ^-ドリフト層８１の下層８１ａおよび上層８１ｂの界面（図中、破線）から離れて下層８１ａ中に埋め込まれている。このような構成は、たとえば、イオンビーム（図５：矢印ＩＡ）のエネルギーを高めることにより得られる。この結果、埋込ｎ領域７２は上面Ｐ２に向かって埋込ｐ⁺領域６２よりも延びている。

なお上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、空乏化が開口部ＯＰの上面Ｐ２側においても抑制されるので、オン抵抗がより低くされる。

（実施の形態３）
図１６および図１７に示すように、ＭＯＳＦＥＴ２０３はエピタキシャル層１０３を有する。エピタキシャル層１０３は埋込ｐ⁺領域６３および埋込ｎ領域７３を有する。埋込ｐ⁺領域６３は、埋込ｎ領域７３に接する接触部６３ｂと、厚さ方向に直交する方向において接触部６３ｂによって埋込ｎ領域７３から隔てられた分離領域６３ａとを有する。

接触部６３ｂは、分離領域６３ａのアクセプタ濃度と同様のアクセプタ濃度と、埋込ｎ領域７３のドナー濃度と同様のドナー濃度とを有する。この結果、接触部６３ｂにおいては、アクセプタの一部がドナーによって相殺されることで、ｐ型に寄与する実効的な不純物濃度が、分離領域６３ａの不純物濃度よりも低くされている。分離領域６３ａは、たとえば、ドナーイオンビーム（図５：矢印ＩＡ）が照射される領域と、アクセプタイオンビーム（図５：矢印ＩＢ）が照射される領域とが一部重複することによって形成される。

なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、埋込ｐ⁺領域６３と埋込ｎ領域７３との界面近傍における埋込ｐ⁺領域６３の不純物濃度が低くされる。この結果、この界面近傍での電界集中を抑制し得る。

（実施の形態４）
図１８および図１９に示すように、ＭＯＳＦＥＴ２０４はエピタキシャル層１０４を有する。エピタキシャル層１０４は埋込ｐ⁺領域６４および埋込ｎ領域７４を有する。埋込ｎ領域７４は埋込ｐ⁺領域６４から離れている。これにより、埋込ｎ領域７４と埋込ｐ⁺領域６４との界面が形成されないので、このような界面での電界集中の発生が防止される。

なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

（実施の形態５）
図２０に示すように、ＭＯＳＦＥＴ２０５はエピタキシャル層１０５を有する。エピタキシャル層１０５は埋込ｐ⁺領域６５および埋込ｎ領域７５を有する。

埋込ｎ領域７５は埋込ｐ⁺領域６５に接している。これにより、空乏化が開口部ＯＰの端部においても抑制されるので、オン抵抗がより低くされる。また埋込ｎ領域７５は、埋込ｐ⁺領域６５と下面Ｐ１とを隔てるように延びている。これにより、埋込ｎ領域７５と下面Ｐ１とが隔てられないように埋込ｎ領域７５をパターニングする必要がない。

埋込領域７５は、イオン注入（図５のＩＢ）の注入範囲を拡げることによって形成され得る。あるいは、図２１に示すように埋込領域７５をエピタキシャル成長によって形成し得る。この場合は、埋込領域７５の形成後に、図２２に示すように、イオン注入によって埋込ｐ⁺領域６５が形成される。

なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

（特殊面）
上述した側壁面ＳＷは、特にｐボディ領域８２上の部分において、特殊面を有する。特殊面を有する側壁面ＳＷは、図２３に示すように、面方位｛０−３３−８｝を有する面Ｓ１（第１の面）を含む。言い換えれば、トレンチＴＲの側壁面ＳＷ上においてｐボディ領域８２には、面方位｛０−３３−８｝を有する面Ｓ１（第１の面）を含む表面が設けられている。面Ｓ１は好ましくは面方位（０−３３−８）を有する。

より好ましくは、側壁面ＳＷは面Ｓ１を微視的に含み、側壁面ＳＷはさらに、面方位｛０−１１−１｝を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０−１１−１）を有する。

好ましくは、側壁面ＳＷの面Ｓ１および面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは複合面ＳＲは面方位（０−１１−２）を有する。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２°のオフ角を有する。

好ましくは、チャネル面上においてキャリアが流れる方向（すなわちＭＯＳＦＥＴの厚さ方向（図１などにおける縦方向））であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。

次に複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図２４に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。

図２５に示すように、（１１−２０）面（図２４の線ＸＸＶ−ＸＸＶの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図２５においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。

図２６に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図２５）に対応する。

図２７に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図２４においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図２４においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。

次に図２８を参照して、側壁面ＳＷの結晶面と、チャネル面の移動度ＭＢとの関係について説明する。図２８のグラフにおいて、横軸は、チャネル面を有する側壁面ＳＷの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは側壁面ＳＷが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされない場合に対応する。

プロット群ＭＣにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。

一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図２６および図２７に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。

なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図２９に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面の移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図２３）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。

図３０に示すように、側壁面ＳＷは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを側壁面ＳＷが含んでもよい。この場合、側壁面ＳＷの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。より好ましくは、側壁面ＳＷの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。

このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。たとえば、上記各実施の形態においては第１の導電型がｎ型であり第２の導電型がｐ型であるが、これらの導電型が入れ替えられもよい。この場合、上記説明におけるドナーおよびアクセプタも入れ替えられる。なお、より高いチャネル移動度を得るためには、第１導電型がｎ型であることが好ましい。また炭化珪素半導体装置は、必ずしも単結晶基板を有する必要はなく、単結晶基板が省略されてもよい。

４０ マスク層
６１〜６５ 埋込ｐ⁺領域６１（緩和領域）
６３ａ 分離領域
６３ｂ 接触部
７１〜７５ 埋込ｎ領域（高濃度領域）
８０ 単結晶基板
８１ ｎ^-ドリフト層（ドリフト層）
８１ａ 下層（第１の層）
８１ｂ 上層（第２の層）
８２ ｐボディ領域
８３ ｎソース領域
８４ ｐ⁺コンタクト領域
９１ ゲート酸化膜（ゲート絶縁膜）
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極（第１の電極）
９５ ソース配線層
９８ ドレイン電極（第２の電極）
１０１〜１０５ エピタキシャル層
２０１〜２０５ ＭＯＳＦＥＴ（炭化珪素半導体装置）
ＢＴ 底面
ＯＰ 開口部
Ｐ１ 下面（第１の主面）
Ｐ２ 上面（第２の主面）
Ｓ１ 面（第１の面）
Ｓ２ 面（第２の面）
ＳＱ，ＳＲ 複合面
ＳＷ 側壁面
ＴＱ 凹部
ＴＲ トレンチ

Claims (15)

1. 炭化珪素半導体装置であって、
   第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層と、
   前記ドリフト層の前記第２の主面上に設けられ、前記第１の導電型と異なる第２の導電型を有するボディ領域と、
   前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に設けられ、前記第１の導電型を有するソース領域と、
   前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記第２の導電型を有する緩和領域とを備え、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられており、さらに
   前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記第１の導電型を有し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する高濃度領域と、
   前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域上に設けられた第１の電極と、
   前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極とを備え、
   前記緩和領域は前記高濃度領域の不純物濃度よりも高い不純物濃度を有する、炭化珪素半導体装置。
2. 前記第１の電極および前記第２の電極の間に６００Ｖ以上の電圧を印加可能に構成されている、請求項１に記載の炭化珪素半導体装置。
3. 炭化珪素半導体装置であって、
   第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層と、
   前記ドリフト層の前記第２の主面上に設けられ、前記第１の導電型と異なる第２の導電型を有するボディ領域と、
   前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に設けられ、前記第１の導電型を有するソース領域と、
   前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記第２の導電型を有する緩和領域とを備え、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられており、さらに
   前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記第１の導電型を有し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する高濃度領域と、
   前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域上に設けられた第１の電極と、
   前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極とを備え、
   前記高濃度領域は前記第１の主面に向かって前記緩和領域よりも延びている、炭化珪素半導体装置。
4. 炭化珪素半導体装置であって、
   第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層と、
   前記ドリフト層の前記第２の主面上に設けられ、前記第１の導電型と異なる第２の導電型を有するボディ領域と、
   前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に設けられ、前記第１の導電型を有するソース領域と、
   前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記第２の導電型を有する緩和領域とを備え、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられており、さらに
   前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記第１の導電型を有し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する高濃度領域と、
   前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域上に設けられた第１の電極と、
   前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極とを備え、
   前記高濃度領域は前記第２の主面に向かって前記緩和領域よりも延びている、炭化珪素半導体装置。
5. 前記高濃度領域は前記緩和領域に接している、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
6. 炭化珪素半導体装置であって、
   第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層と、
   前記ドリフト層の前記第２の主面上に設けられ、前記第１の導電型と異なる第２の導電型を有するボディ領域と、
   前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に設けられ、前記第１の導電型を有するソース領域と、
   前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記第２の導電型を有する緩和領域とを備え、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられており、さらに
   前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記第１の導電型を有し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する高濃度領域と、
   前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域上に設けられた第１の電極と、
   前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極とを備え、
   前記高濃度領域は前記緩和領域に接し、
   前記緩和領域は、前記高濃度領域に接する接触部と、前記厚さ方向に直交する方向において前記接触部によって前記高濃度領域から隔てられた分離領域とを有し、前記接触部は前記分離領域の不純物濃度よりも低い不純物濃度を有する、炭化珪素半導体装置。
7. 炭化珪素半導体装置であって、
   第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層と、
   前記ドリフト層の前記第２の主面上に設けられ、前記第１の導電型と異なる第２の導電型を有するボディ領域と、
   前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に設けられ、前記第１の導電型を有するソース領域と、
   前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記第２の導電型を有する緩和領域とを備え、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられており、さらに
   前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記第１の導電型を有し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する高濃度領域と、
   前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域上に設けられた第１の電極と、
   前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極とを備え、
   前記高濃度領域は前記緩和領域に接し、
   前記高濃度領域は、前記緩和領域と前記第１の主面とを隔てるように延びている、炭化珪素半導体装置。
8. 炭化珪素半導体装置であって、
   第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層と、
   前記ドリフト層の前記第２の主面上に設けられ、前記第１の導電型と異なる第２の導電型を有するボディ領域と、
   前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に設けられ、前記第１の導電型を有するソース領域と、
   前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記第２の導電型を有する緩和領域とを備え、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられており、さらに
   前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記第１の導電型を有し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する高濃度領域と、
   前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域上に設けられた第１の電極と、
   前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極とを備え、
   前記高濃度領域は前記緩和領域から離れている、炭化珪素半導体装置。
9. 前記ゲート絶縁膜に覆われた側壁面を有するトレンチが設けられた、請求項１〜８のいずれかに記載の炭化珪素半導体装置。
10. 前記トレンチの前記側壁面上において前記ボディ領域には、面方位｛０−３３−８｝を有する第１の面を含む表面が設けられている、請求項９に記載の炭化珪素半導体装置。
11. 前記表面は前記第１の面を微視的に含み、前記表面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む、請求項１０に記載の炭化珪素半導体装置。
12. 前記表面の前記第１および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している、請求項１１に記載の炭化珪素半導体装置。
13. 前記表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する、請求項１２に記載の炭化珪素半導体装置。
14. 炭化珪素半導体装置の製造方法であって、
    第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層を形成する工程を備え、前記ドリフト層を形成する工程は、前記第１の主面をなす第１の層を形成する工程と、前記第１の層上に前記第２の主面をなす第２の層を形成する工程とを含み、さらに
    前記第１の層を形成する工程の後かつ前記第２の層を形成する工程の前に前記第１の層上に、前記第１の導電型と異なる第２の導電型を有する緩和領域と、前記第１の導電型を有する高濃度領域とを形成する工程を備え、前記緩和領域は前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられ、前記高濃度領域は、前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有し、さらに
    前記ドリフト層の前記第２の主面上に、前記第２の導電型を有するボディ領域を形成する工程と、
    前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に、前記第１の導電型を有するソース領域を形成する工程と、
    前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ソース領域上に第１の電極を形成する工程と、
    前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極を形成する工程とを備え、
    前記緩和領域は前記高濃度領域の不純物濃度よりも高い不純物濃度を有する、炭化珪素半導体装置の製造方法。
15. 炭化珪素半導体装置の製造方法であって、
    第１の主面と前記第１の主面に厚さ方向において対向する第２の主面とを有し、第１の導電型を有するドリフト層を形成する工程を備え、前記ドリフト層を形成する工程は、前記第１の主面をなす第１の層を形成する工程と、前記第１の層上に前記第２の主面をなす第２の層を形成する工程とを含み、さらに
    前記第１の層を形成する工程の後かつ前記第２の層を形成する工程の前に前記第１の層上に、前記第１の導電型と異なる第２の導電型を有する緩和領域と、前記第１の導電型を有する高濃度領域とを形成する工程を備え、前記緩和領域は前記第１の主面および前記第２の主面の各々から離れて前記ドリフト層中に埋め込まれ、前記緩和領域には、前記第１の導電型を有する領域によって前記第１の主面と前記第２の主面とが前記厚さ方向に沿ってつながるように開口部が設けられ、前記高濃度領域は、前記第１の主面および前記第２の主面の各々から離れ、少なくとも部分的に前記緩和領域の前記開口部中に位置し、前記ドリフト層の不純物濃度よりも高い不純物濃度を有し、さらに
    前記ドリフト層の前記第２の主面上に、前記第２の導電型を有するボディ領域を形成する工程と、
    前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域上に、前記第１の導電型を有するソース領域を形成する工程と、
    前記ドリフト層と前記ソース領域とをつなぐように前記ボディ領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ソース領域上に第１の電極を形成する工程と、
    前記ドリフト層と電気的に接続され、前記ドリフト層を介して前記第１の電極と対向する第２の電極を形成する工程とを備え、
    前記高濃度領域は前記第１の主面に向かって前記緩和領域よりも延びている、炭化珪素半導体装置の製造方法。

Images