[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013125891A - Photoelectric conversion element and manufacturing method of the same - Google Patents

Photoelectric conversion element and manufacturing method of the same Download PDF

Info

Publication number
JP2013125891A
JP2013125891A JP2011274370A JP2011274370A JP2013125891A JP 2013125891 A JP2013125891 A JP 2013125891A JP 2011274370 A JP2011274370 A JP 2011274370A JP 2011274370 A JP2011274370 A JP 2011274370A JP 2013125891 A JP2013125891 A JP 2013125891A
Authority
JP
Japan
Prior art keywords
type
type amorphous
films
film
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011274370A
Other languages
Japanese (ja)
Other versions
JP2013125891A5 (en
Inventor
Junichi Nakamura
淳一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011274370A priority Critical patent/JP2013125891A/en
Publication of JP2013125891A publication Critical patent/JP2013125891A/en
Publication of JP2013125891A5 publication Critical patent/JP2013125891A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion element which can improve insulation properties.SOLUTION: A photoelectric conversion element 100 comprises: an n-type single crystal silicon substrate 1; a passivation film 2; p-type amorphous films 11-1m; n-type amorphous films 21-2m-1; semiconductor thin films 31-3n; and electrodes 41-4m, 51-5m. The p-type amorphous films 11-1m and the n-type amorphous films 21-2m-1 are alternately arranged in an in-plane direction with contacting a rear face of the n-type single crystal silicon substrate 1. The semiconductor thin films 31-3n contact the p-type amorphous films 11-1m and the n-type amorphous films 21-2m-1 and arranged between the p-type amorphous films 11-1m and the n-type amorphous films 21-2m-1. The electrodes 41-4m are arranged to contact the p-type amorphous films 11-1m, respectively, and the electrodes 51-5m -1 are arranged to contact the n-type amorphous films 21-2m-1, respectively.

Description

この発明は、光電変換素子およびその製造方法に関するものである。   The present invention relates to a photoelectric conversion element and a manufacturing method thereof.

バックコンタクト型太陽電池は、従来、受光面側にあったｐｎ接合および電極を裏面側に形成することで、受光面側の電極による影を無くし、太陽光をより吸収させることで、高効率を得る太陽電池である。   The back contact solar cell has a high efficiency by forming a pn junction and an electrode on the light receiving surface side on the back surface, thereby eliminating shadows from the electrode on the light receiving surface side and absorbing more sunlight. Solar cell to get.

そして、この太陽電池においては、ｐｎ接合は、熱拡散によって形成されている（特許文献１）。   In this solar cell, the pn junction is formed by thermal diffusion (Patent Document 1).

また、熱拡散以外の方法によって、ｐｎ接合を裏面に形成した太陽電池も提案されている（特許文献２）。この太陽電池は、半導体基板の裏面にｉ型アモルファスシリコン（ａ−Ｓｉ）およびｎ型ａ−Ｓｉを順次積層し、その積層したｉ型ａ−Ｓｉおよびｎ型ａ−Ｓｉの一部分を除去し、その除去した一部分にｉ型ａ−Ｓｉおよびｐ型ａ−Ｓｉを順次積層した構造からなる。そして、この太陽電池においては、ｐ型ａ−Ｓｉは、ｉ型ａ−Ｓｉによってｎ型ａ−Ｓｉから分離されている。   A solar cell in which a pn junction is formed on the back surface by a method other than thermal diffusion has also been proposed (Patent Document 2). In this solar cell, i-type amorphous silicon (a-Si) and n-type a-Si are sequentially laminated on the back surface of the semiconductor substrate, and a part of the laminated i-type a-Si and n-type a-Si is removed. The removed part has a structure in which i-type a-Si and p-type a-Si are sequentially laminated. In this solar cell, p-type a-Si is separated from n-type a-Si by i-type a-Si.

特表２００６−５２３０２５号公報JP 2006-523025 A 特開２０１０−８０８８７号公報JP 2010-80887 A

しかし、特許文献２に記載された太陽電池においては、ｐ型ａ−Ｓｉとｎ型ａ−Ｓｉとの分離は、ｉ型ａ−Ｓｉによって行われ、ｉ型ａ−Ｓｉの膜厚が非常に薄いため、絶縁性が低いという問題がある。   However, in the solar cell described in Patent Document 2, the separation of p-type a-Si and n-type a-Si is performed by i-type a-Si, and the film thickness of i-type a-Si is very high. Since it is thin, there exists a problem that insulation is low.

そこで、この発明の実施の形態によれば、絶縁性を向上可能な光電変換素子を提供する。   Therefore, according to the embodiment of the present invention, a photoelectric conversion element capable of improving insulation is provided.

また、この発明の実施の形態によれば、絶縁性を向上可能な光電変換素子の製造方法を提供する。   Moreover, according to this Embodiment, the manufacturing method of the photoelectric conversion element which can improve insulation is provided.

この発明の実施の形態によれば、光電変換素子は、半導体基板と、第１および第２の非晶質膜と、半導体薄膜とを備える。半導体基板は、第１の導電型を有する単結晶シリコンからなる。第１の非晶質膜は、半導体基板の一方の表面側に設けられ、第１の導電型と反対の第２の導電型を有する。第２の非晶質膜は、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面側に設けられ、第１の導電型を有する。半導体薄膜は、第１の非晶質膜と第２の非晶質膜との間に設けられ、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する。   According to the embodiment of the present invention, the photoelectric conversion element includes a semiconductor substrate, first and second amorphous films, and a semiconductor thin film. The semiconductor substrate is made of single crystal silicon having the first conductivity type. The first amorphous film is provided on one surface side of the semiconductor substrate and has a second conductivity type opposite to the first conductivity type. The second amorphous film is provided on one surface side of the semiconductor substrate adjacent to the first amorphous film in the in-plane direction of the semiconductor substrate, and has the first conductivity type. The semiconductor thin film is provided between the first amorphous film and the second amorphous film, and has a larger optical band gap than both the first and second amorphous films.

また、この発明の実施の形態によれば、光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に第１の導電型と反対の第２の導電型を有する第１の非晶質膜を堆積する第１の工程と、半導体基板の面内方向における第１の非晶質膜の両端部を覆うように半導体薄膜を形成する第２の工程と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体薄膜および半導体基板の一方の表面上に第１の導電型を有する第２の非晶質膜を堆積する第３の工程とを備え、半導体薄膜は、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する。   In addition, according to the embodiment of the present invention, a method for manufacturing a photoelectric conversion element includes a second opposite to the first conductivity type on one surface of a semiconductor substrate made of single crystal silicon having the first conductivity type. And a second step of forming a semiconductor thin film so as to cover both ends of the first amorphous film in the in-plane direction of the semiconductor substrate. A step of depositing a semiconductor thin film and a second amorphous film having a first conductivity type on one surface of the semiconductor substrate adjacent to the first amorphous film in an in-plane direction of the semiconductor substrate; The semiconductor thin film has an optical band gap larger than both the first and second amorphous films.

この発明の実施の形態による光電変換素子においては、第１および第２の非晶質膜よりも大きい光学バンドギャップを有する半導体薄膜が第１の非晶質膜と第２の非晶質膜との間に設けられる。その結果、キャリアが第１の非晶質膜と第２の非晶質膜との間を流れ難くなる。   In the photoelectric conversion element according to the embodiment of the present invention, the semiconductor thin film having an optical band gap larger than that of the first and second amorphous films includes the first amorphous film and the second amorphous film. Between. As a result, it becomes difficult for carriers to flow between the first amorphous film and the second amorphous film.

従って、絶縁性を向上できる。   Therefore, insulation can be improved.

また、この発明の実施の形態による光電変換素子の製造方法においては、第１の非晶質膜の両端部を覆うように半導体薄膜を形成し、半導体薄膜上に第２の非晶質膜を堆積する。その結果、第２の非晶質膜が第１の非晶質膜に接することはなく、キャリアが第１の非晶質膜と第２の非晶質膜との間を流れ難くなる。   In the method of manufacturing a photoelectric conversion element according to the embodiment of the present invention, a semiconductor thin film is formed so as to cover both ends of the first amorphous film, and the second amorphous film is formed on the semiconductor thin film. accumulate. As a result, the second amorphous film does not come into contact with the first amorphous film, and carriers hardly flow between the first amorphous film and the second amorphous film.

従って、絶縁性を向上できる。   Therefore, insulation can be improved.

この発明の実施の形態１による光電変換素子の構成を示す断面図である。It is sectional drawing which shows the structure of the photoelectric conversion element by Embodiment 1 of this invention. 図１に示す光電変換素子の製造方法を示す第１の工程図である。It is a 1st process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図１に示す光電変換素子の製造方法を示す第２の工程図である。It is a 2nd process figure which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図１に示す光電変換素子の製造方法を示す第３の工程図である。FIG. 4 is a third process diagram illustrating a method for manufacturing the photoelectric conversion element illustrated in FIG. 1. 実施の形態１による他の光電変換素子の構成を示す断面図である。FIG. 5 is a cross-sectional view showing a configuration of another photoelectric conversion element according to Embodiment 1. 実施の形態１による更に他の光電変換素子の構成を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration of still another photoelectric conversion element according to Embodiment 1. 実施の形態１による更に他の光電変換素子の構成を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration of still another photoelectric conversion element according to Embodiment 1. 実施の形態２による光電変換素子の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a photoelectric conversion element according to Embodiment 2. FIG. 実施の形態２による他の光電変換素子の構成を示す断面図である。It is sectional drawing which shows the structure of the other photoelectric conversion element by Embodiment 2. FIG. 実施の形態２による更に他の光電変換素子の構成を示す断面図である。FIG. 6 is a cross-sectional view showing a configuration of still another photoelectric conversion element according to Embodiment 2. 実施の形態２による更に他の光電変換素子の構成を示す断面図である。FIG. 6 is a cross-sectional view showing a configuration of still another photoelectric conversion element according to Embodiment 2.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンカーボンナイトライド（ａ−ＳｉＣＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。   In this specification, the “amorphous phase” refers to a state in which silicon (Si) atoms and the like are randomly arranged. Moreover, although amorphous silicon is described as “a-Si”, this notation actually means that hydrogen (H) atoms are included. Amorphous silicon carbide (a-SiC), amorphous silicon oxide (a-SiO), amorphous silicon nitride (a-SiN), amorphous silicon carbon nitride (a-SiCN), amorphous silicon germanium (a-SiGe) and amorphous germanium Similarly, (a-Ge) means that an H atom is contained.

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、ｐ型非晶質膜１１〜１ｍ（ｍは２以上の整数）と、ｎ型非晶質膜２１〜２ｍ−１と、半導体薄膜３１〜３ｎ（ｎはｎ＝２（ｍ−１）を満たす整数）と、電極４１〜４ｍ，５１〜５ｍ−１とを備える。 [Embodiment 1]
1 is a cross-sectional view showing a configuration of a photoelectric conversion element according to Embodiment 1 of the present invention. Referring to FIG. 1, a photoelectric conversion element 100 according to Embodiment 1 of the present invention includes an n-type single crystal silicon substrate 1, a passivation film 2, and p-type amorphous films 11 to 1m (m is 2 or more). Integer), n-type amorphous films 21 to 2m-1, semiconductor thin films 31 to 3n (n is an integer satisfying n = 2 (m-1)), electrodes 41 to 4m, and 51 to 5m-1. Is provided.

ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。   The n-type single crystal silicon substrate 1 has, for example, a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The n-type single crystal silicon substrate 1 has a thickness of 100 to 300 μm, for example, and preferably has a thickness of 100 to 200 μm.

パッシベーション膜２は、例えば、二酸化シリコン（ＳｉＯ２）からなり、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられる。そして、パッシベーション膜２は、例えば、１００ｎｍの膜厚を有する。 The passivation film 2 is made of, for example, silicon dioxide (SiO 2 ), and is provided in contact with the light incident side surface of the n-type single crystal silicon substrate 1. And the passivation film 2 has a film thickness of 100 nm, for example.

ｐ型非晶質膜１１〜１ｍの各々は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側と反対側の表面に接して設けられる。そして、ｐ型非晶質膜１１〜１ｍの各々は、例えば、ｐ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｐ型非晶質膜１１〜１ｍは、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。更に、ｐ型非晶質膜１１〜１ｍの各々におけるボロン（Ｂ）濃度は、例えば、５×１０１９ｃｍ−３である。 Each of p-type amorphous films 11 to 1 m is made of an amorphous phase, and is provided in contact with the surface of n-type single crystal silicon substrate 1 opposite to the light incident side. Each of the p-type amorphous films 11 to 1m is made of, for example, p-type a-Si and has a film thickness of, for example, 10 nm. The p-type amorphous films 11 to 1 m are arranged at a desired interval in the in-plane direction of the n-type single crystal silicon substrate 1. Furthermore, the boron (B) concentration in each of the p-type amorphous films 11 to 1 m is, for example, 5 × 10 19 cm −3 .

ｎ型非晶質膜２１〜２ｍ−１は、非晶質相からなり、それぞれ、ｐ型非晶質膜１１，１２間、ｐ型非晶質膜１２，１３間、・・・、およびｐ型非晶質膜１ｍ−１，１ｍ間において、半導体薄膜３１，３２；３３，３４；・・・；３ｎ−１，３ｎに接して配置される。そして、ｎ型非晶質膜２１〜２ｍ−１の各々は、例えば、ｎ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｎ型非晶質膜２１〜２ｍ−１の各々におけるリン（Ｐ）濃度は、例えば、５×１０１９ｃｍ−３である。 The n-type amorphous films 21 to 2m−1 are made of an amorphous phase, and are respectively between the p-type amorphous films 11 and 12, between the p-type amorphous films 12 and 13,. Between the type amorphous films 1m-1 and 1m, the semiconductor thin films 31, 32; 33, 34;. Each of the n-type amorphous films 21 to 2m−1 is made of, for example, n-type a-Si, and has a film thickness of, for example, 10 nm. Further, the phosphorus (P) concentration in each of the n-type amorphous films 21 to 2m−1 is, for example, 5 × 10 19 cm −3 .

半導体薄膜３１〜３ｎの各々は、例えば、ｉ型ａ−ＳｉＣからなる。また、半導体薄膜３１〜３ｎの各々は、例えば、数十ｎｍ以上の膜厚を有し、一般的には、キャリア（電子および正孔）がトンネルできない膜厚を有する。そして、半導体薄膜３１は、ｐ型非晶質膜１１、ｎ型非晶質膜２１およびｎ型単結晶シリコン基板１に接して配置され、半導体薄膜３２，３３は、ｐ型非晶質膜１２、ｎ型非晶質膜２１，２２およびｎ型単結晶シリコン基板１に接して配置され、半導体薄膜３４，３５は、ｐ型非晶質膜１３、ｎ型非晶質膜２２，２３およびｎ型単結晶シリコン基板１に接して配置され、以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１、ｎ型非晶質膜２ｍ−２，２ｍ−１およびｎ型単結晶シリコン基板１に接して配置され、半導体薄膜３ｎは、ｐ型非晶質膜１ｍ、ｎ型非晶質膜２ｍ−１およびｎ型単結晶シリコン基板１に接して配置される。   Each of the semiconductor thin films 31 to 3n is made of, for example, i-type a-SiC. Each of the semiconductor thin films 31 to 3n has a film thickness of, for example, several tens of nm or more, and generally has a film thickness that carriers (electrons and holes) cannot tunnel. The semiconductor thin film 31 is disposed in contact with the p-type amorphous film 11, the n-type amorphous film 21, and the n-type single crystal silicon substrate 1, and the semiconductor thin films 32 and 33 are formed of the p-type amorphous film 12. The semiconductor thin films 34 and 35 are arranged in contact with the n-type amorphous films 21 and 22 and the n-type single crystal silicon substrate 1, and the semiconductor thin films 34 and 35 are formed of the p-type amorphous film 13, the n-type amorphous films 22 and 23, and the n-type amorphous films 22 and 23, respectively. In the same manner, the semiconductor thin films 3n-2 and 3n-1 are composed of a p-type amorphous film 1m-1 and n-type amorphous films 2m-2 and 2m. -1 and n-type single crystal silicon substrate 1 and semiconductor thin film 3n is arranged in contact with p-type amorphous film 1m, n-type amorphous film 2m-1 and n-type single crystal silicon substrate 1 Is done.

電極４１〜４ｍは、それぞれ、ｐ型非晶質膜１１〜１ｍに接して設けられる。電極５１〜５ｍ−１は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１に接して設けられる。そして、電極４１〜４ｍ，５１〜５ｍ−１の各々は、例えば、銀（Ａｇ）からなる。   The electrodes 41 to 4m are provided in contact with the p-type amorphous films 11 to 1m, respectively. The electrodes 51-5m-1 are provided in contact with the n-type amorphous films 21-2m-1, respectively. And each of the electrodes 41-4m and 51-5m-1 consists of silver (Ag), for example.

ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１は、図１の紙面に垂直な方向において同じ長さを有する。そして、ｐ型非晶質膜１１〜１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、ｎ型非晶質膜２１〜２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。   The p-type amorphous films 11-1m and the n-type amorphous films 21-2m-1 have the same length in the direction perpendicular to the paper surface of FIG. The area occupation ratio, which is the ratio of the entire area of the p-type amorphous film 11 to 1 m to the area of the n-type single crystal silicon substrate 1, is 60 to 93%. The area occupation ratio, which is the ratio of the entire area of 2m−1 to the area of the n-type single crystal silicon substrate 1, is 5 to 20%.

このように、ｐ型非晶質膜１１〜１ｍの面積占有率をｎ型非晶質膜２１〜２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupancy of the p-type amorphous films 11 to 1m is made larger than the area occupancy of the n-type amorphous films 21 to 2m-1 by photoexcitation in the n-type single crystal silicon substrate 1. The separated electrons and holes are easily separated by the pn junction (p-type amorphous film 11 to 1 m / n-type single crystal silicon substrate 1), and the contribution ratio of photoexcited electrons and holes to power generation is increased. Because.

図２〜図４は、それぞれ、図１に示す光電変換素子１００の製造方法を示す第１〜第３の工程図である。   2-4 is a 1st-3rd process drawing which respectively shows the manufacturing method of the photoelectric conversion element 100 shown in FIG.

光電変換素子１００の製造方法について説明する。光電変換素子１００は、プラズマ装置を主に用いてプラズマＣＶＤ法によって製造される。   A method for manufacturing the photoelectric conversion element 100 will be described. The photoelectric conversion element 100 is manufactured by a plasma CVD method mainly using a plasma apparatus.

プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。   The plasma apparatus includes a preparation chamber, reaction chambers CB1 to CB3, an extraction chamber, a matching unit, and an RF power source. The charging chamber, the reaction chambers CB1 to CB3, and the take-out chamber are arranged in series. A partition valve is used to partition between the charging chamber and the reaction chamber CB1, between the reaction chamber CB1 and the reaction chamber CB2, between the reaction chamber CB2 and the reaction chamber CB3, and between the reaction chamber CB3 and the take-out chamber. It has been. Further, the plasma apparatus is provided with a transport mechanism for sequentially transporting the single crystal silicon substrate from the preparation chamber to the reaction chamber CB1, the reaction chamber CB2, the reaction chamber CB3, and the take-out chamber.

仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。 The charging chamber includes a heating mechanism and an exhaust mechanism. The heating mechanism raises the temperature of the single crystal silicon substrate to a predetermined temperature. The exhaust mechanism exhausts the gas in the preparation chamber, and sets the ultimate pressure in the preparation chamber to, for example, 1 × 10 −5 Pa or less.

反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。なお、反応室ＣＢ１は、ｐ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ２は、ｉ型ａ−ＳｉＣを堆積するための反応室であり、反応室ＣＢ３は、ｎ型ａ−Ｓｉを堆積するための反応室である。 Each of the reaction chambers CB1 to CB3 includes a parallel plate electrode, a heating mechanism, and an exhaust mechanism. The heating mechanism raises the temperature of the single crystal silicon substrate to a predetermined temperature. The exhaust mechanism exhausts the gases in the reaction chambers CB1 to CB3, and sets the ultimate pressure in the reaction chambers CB1 to CB3 to, for example, 1 × 10 −5 Pa or less. The parallel plate electrodes are connected to an RF power source through a matching unit. The reaction chamber CB1 is a reaction chamber for depositing p-type a-Si, the reaction chamber CB2 is a reaction chamber for depositing i-type a-SiC, and the reaction chamber CB3 is an n-type a-a. A reaction chamber for depositing Si.

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。 The take-out chamber includes an exhaust mechanism. The exhaust mechanism exhausts the gas in the extraction chamber and sets the ultimate pressure in the extraction chamber to, for example, 1 × 10 −5 Pa or less.

仕込室、反応室ＣＢ１〜ＣＢ３および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３および取出室に最も近くなるように、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。   Each exhaust mechanism of the charging chamber, the reaction chambers CB1 to CB3, and the take-out chamber includes a turbo molecular pump, a mechanical booster pump, and a rotary pump. The turbo molecular pump, the mechanical booster pump and the rotary pump are serially connected to the charging chamber, the reaction chambers CB1 to CB3 and the extraction chamber, respectively, so that the turbo molecular pump is closest to the charging chamber, the reaction chambers CB1 to CB3 and the extraction chamber. It is connected to. Each exhaust mechanism exhausts the gas in the charging chamber, reaction chambers CB1 to CB3, and the extraction chamber with a turbo molecular pump, a mechanical booster pump, and a rotary pump, respectively, or is charged with a mechanical booster pump and a rotary pump, respectively. The gases in the chamber, reaction chambers CB1 to CB3 and the extraction chamber are exhausted.

ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。   The RF power source applies, for example, RF power of 13.56 MHz to the parallel plate electrodes of the reaction chambers CB1 to CB3 via the matching unit.

光電変換素子１００の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する（図２の工程（ａ）参照）。   When the manufacture of the photoelectric conversion element 100 is started, the n-type single crystal silicon substrate 1 is ultrasonically cleaned with ethanol or the like and degreased, and then the n-type single crystal silicon substrate 1 is immersed in hydrofluoric acid to be n-type. The natural oxide film formed on the surface of the single crystal silicon substrate 1 is removed, and the surface of the n-type single crystal silicon substrate 1 is terminated with hydrogen (see step (a) in FIG. 2).

ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１を酸化炉に入れ、１０００℃の温度で酸素雰囲気中でｎ型単結晶シリコン基板１を熱酸化する。この場合、酸化時間は、例えば、３０分である。そして、ｎ型単結晶シリコン基板１の片側の表面および端面に形成されたＳｉＯ２をフッ酸によって除去し、ｎ型単結晶シリコン基板１の一方の表面にＳｉＯ２からなるパッシベーション膜２を形成する（図２の工程（ｂ）参照）。 When the cleaning of the n-type single crystal silicon substrate 1 is completed, the n-type single crystal silicon substrate 1 is put in an oxidation furnace, and the n-type single crystal silicon substrate 1 is thermally oxidized at a temperature of 1000 ° C. in an oxygen atmosphere. In this case, the oxidation time is, for example, 30 minutes. Then, the SiO 2 formed on one surface and the end surface of the n-type single-crystalline silicon substrate 1 is removed by hydrofluoric acid to form a passivation film 2 made of SiO 2 on one surface of the n-type single-crystalline silicon substrate 1 (See step (b) in FIG. 2).

そして、ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。   Then, the n-type single crystal silicon substrate 1 / passivation film 2 is disposed on the substrate holder in the preparation chamber of the plasma apparatus.

そして、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ３の加熱機構も、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。 And the exhaust mechanism of the preparation chamber exhausts the gas in the preparation chamber to 1 × 10 −5 Pa or less, and the heating mechanism of the preparation chamber sets the temperature of the n-type single crystal silicon substrate 1 / passivation film 2 to 200 ° C. Heat the substrate holder so that it does. Further, the heating mechanism of the reaction chambers CB1 to CB3 also heats the substrate holder so that the temperature of the n-type single crystal silicon substrate 1 / passivation film 2 is set to 200.degree.

ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１／パッシベーション膜２は、仕込室から反応室ＣＢ１へ搬送される。   When the temperature of the n-type single crystal silicon substrate 1 / passivation film 2 reaches 200 ° C., the partition valve between the charging chamber and the reaction chamber CB1 is opened, and the n-type single crystal silicon substrate 1 / passivation film 2 is charged It is conveyed from the chamber to the reaction chamber CB1.

ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎを形成するときの材料ガスの流量を表１に示す。   Table 1 shows the flow rates of the material gases when forming the p-type amorphous films 11 to 1m, the n-type amorphous films 21 to 2m-1, and the semiconductor thin films 31 to 3n.

Figure 2013125891
Figure 2013125891

ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ１へ搬送されると、２ｓｃｃｍのシラン（ＳｉＨ４）ガスと、４２ｓｃｃｍの水素（Ｈ２）ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ２Ｈ６）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型非晶質膜２０がｎ型単結晶シリコン基板１の表面（＝パッシベーション膜２が形成された面と反対側の表面）に堆積される（図２の工程（ｃ）参照）。なお、水素希釈されたＢ２Ｈ６ガスの濃度は、０．１％である。 When the n-type single crystal silicon substrate 1 / passivation film 2 is transferred to the reaction chamber CB1, 2 sccm of silane (SiH 4 ) gas, 42 sccm of hydrogen (H 2 ) gas, and hydrogen diluted 12 sccm of diborane (B 2 H 6 ) gas is allowed to flow into the reaction chamber CB1, and the pressure in the reaction chamber CB1 is set in the range of 13.3 Pa to 665 Pa. The RF power source applies RF power in the range of 16 to 80 mW / cm 2 to the parallel plate electrodes through the matching unit. As a result, plasma is generated in the reaction chamber CB1, and the p-type amorphous film 20 made of p-type a-Si is on the surface of the n-type single crystal silicon substrate 1 (= the side opposite to the surface on which the passivation film 2 is formed). (See step (c) in FIG. 2). The concentration of B 2 H 6 gas diluted with hydrogen is 0.1%.

ｐ型非晶質膜２０の膜厚が１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｐ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ１から取出室へ搬送し、ｐ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却した後、取り出す。 When the thickness of the p-type amorphous film 20 reaches 10 nm, the application of RF power to the parallel plate electrodes in the reaction chamber CB1 is stopped, and the reaction chamber CB1 of SiH 4 gas, H 2 gas, and B 2 H 6 gas is stopped. And the reaction chamber CB1 is evacuated to 1 × 10 −5 Pa or less by an exhaust mechanism. Then, the gate valve is opened and the p-type amorphous film 20 / n-type single crystal silicon substrate 1 / passivation film 2 is transferred from the reaction chamber CB1 to the take-out chamber, and the p-type amorphous film 20 / n-type single crystal silicon is transferred. The substrate 1 / passivation film 2 is cooled to room temperature and then taken out.

そして、取り出したｐ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２のｐ型非晶質膜２０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン３０を形成する（図２の工程（ｄ）参照）。   Then, a resist is applied to the entire surface of the p-type amorphous film 20 of the extracted p-type amorphous film 20 / n-type single crystal silicon substrate 1 / passivation film 2, and the applied resist is patterned by photolithography. Then, a resist pattern 30 is formed (see step (d) in FIG. 2).

その後、レジストパターン３０をマスクとしてｐ型非晶質膜２０をドライエッチングまたはウェットエッチングによってエッチングし、ｐ型非晶質膜１１〜１ｍを形成する（図２の工程（ｅ）参照）。   Thereafter, the p-type amorphous film 20 is etched by dry etching or wet etching using the resist pattern 30 as a mask to form p-type amorphous films 11 to 1m (see step (e) in FIG. 2).

ｐ型非晶質膜１１〜１ｍを形成すると、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２のｐ型非晶質膜１１〜１ｍ側をフッ酸で洗浄し、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。   When the p-type amorphous films 11 to 1m are formed, the p-type amorphous films 11 to 1m / n-type single crystal silicon substrate 1 / passivation film 2 on the p-type amorphous films 11 to 1m side is washed with hydrofluoric acid. Then, the p-type amorphous film 11 to 1 m / n-type single crystal silicon substrate 1 / passivation film 2 is disposed on the substrate holder in the preparation chamber of the plasma apparatus.

そして、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。 And the exhaust mechanism of the preparation chamber exhausts the gas in the preparation chamber to 1 × 10 −5 Pa or less, and the heating mechanism of the preparation chamber is the p-type amorphous film 11 to 1 m / n type single crystal silicon substrate 1 / The substrate holder is heated so that the temperature of the passivation film 2 is set to 200 ° C.

ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ２へ搬送する。   When the temperature of the p-type amorphous film 11 to 1 m / n type single crystal silicon substrate 1 / passivation film 2 reaches 200 ° C., the p-type amorphous film 11 to 1 m / n type single crystal silicon substrate 1 / passivation film 2 is transferred from the preparation chamber to the reaction chamber CB2.

ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ４ガスと、４２ｓｃｃｍのＨ２ガスと、１．６ｓｃｃｍのメタン（ＣＨ４）ガスとを反応室ＣＢ２に流し（表１参照）、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ２内でプラズマが発生し、ｉ型ａ−ＳｉＣからなる半導体薄膜４０がｐ型非晶質膜１１〜１ｍおよびｎ型単結晶シリコン基板１の表面に堆積される（図３の工程（ｆ）参照）。 When the p-type amorphous film 11 to 1 m / n-type single crystal silicon substrate 1 / passivation film 2 is transferred to the reaction chamber CB2, 2 sccm of SiH 4 gas, 42 sccm of H 2 gas, and 1.6 sccm of methane (CH 4 ) gas is allowed to flow into the reaction chamber CB2 (see Table 1), and the pressure in the reaction chamber CB2 is set in the range of 13.3 Pa to 665 Pa. The RF power source applies RF power in the range of 16 to 80 mW / cm 2 to the parallel plate electrodes through the matching unit. Thereby, plasma is generated in the reaction chamber CB2, and the semiconductor thin film 40 made of i-type a-SiC is deposited on the surfaces of the p-type amorphous films 11 to 1m and the n-type single crystal silicon substrate 1 (FIG. 3). Step (f)).

半導体薄膜４０の膜厚が数十ｎｍ以上になると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＣＨ４ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、半導体薄膜４０／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ２から取出室へ搬送する。そして、半導体薄膜４０／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。 When the thickness of the semiconductor thin film 40 reaches several tens of nm or more, the application of RF power to the parallel plate electrodes in the reaction chamber CB2 is stopped and the supply of SiH 4 gas, H 2 gas, and CH 4 gas to the reaction chamber CB2 is stopped. And the reaction chamber CB2 is evacuated to 1 × 10 −5 Pa or less by an exhaust mechanism. Then, the gate valve is opened, and the semiconductor thin film 40 / p-type amorphous film 11 to 1 m / n-type single crystal silicon substrate 1 / passivation film 2 is transferred from the reaction chamber CB2 to the take-out chamber. Then, the semiconductor thin film 40 / p-type amorphous film 11 to 1m / n-type single crystal silicon substrate 1 / passivation film 2 is cooled to room temperature and taken out from the take-out chamber.

その後、半導体薄膜４０／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の半導体薄膜４０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン５０を形成する（図３の工程（ｇ）参照）。   Thereafter, a resist is applied on the semiconductor thin film 40 of the semiconductor thin film 40 / p-type amorphous film 11 to 1m / n type single crystal silicon substrate 1 / passivation film 2, and the applied resist is patterned by photolithography. A resist pattern 50 is formed (see step (g) in FIG. 3).

その後、レジストパターン５０をマスクとして半導体薄膜４０をドライエッチングまたはウェットエッチングによってエッチングし、半導体薄膜３１〜３ｎを形成する（図３の工程（ｈ）参照）。   Thereafter, the semiconductor thin film 40 is etched by dry etching or wet etching using the resist pattern 50 as a mask to form semiconductor thin films 31 to 3n (see step (h) in FIG. 3).

そして、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の半導体薄膜３１〜３ｎ側をフッ酸で洗浄し、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。   The semiconductor thin films 31 to 3n / p type amorphous film 11 to 1m / n type single crystal silicon substrate 1 / the semiconductor thin films 31 to 3n side of the passivation film 2 are washed with hydrofluoric acid, and the semiconductor thin films 31 to 3n / p A type amorphous film 11 to 1 m / n type single crystal silicon substrate 1 / passivation film 2 is arranged on a substrate holder in a preparation chamber of a plasma apparatus.

その後、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。 After that, the evacuation mechanism of the preparation chamber exhausts the gas in the preparation chamber to 1 × 10 −5 Pa or less, and the heating mechanism of the preparation chamber is the semiconductor thin film 31 to 3 n / p type amorphous film 11 to 1 m / n type. The substrate holder is heated so that the temperature of the single crystal silicon substrate 1 / passivation film 2 is set to 200.degree.

半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ３へ搬送する。   When the temperature of the semiconductor thin films 31 to 3n / p type amorphous film 11 to 1m / n type single crystal silicon substrate 1 / passivation film 2 reaches 200 ° C., the semiconductor thin films 31 to 3n / p type amorphous film 11 to 11 The 1 m / n type single crystal silicon substrate 1 / passivation film 2 is transferred from the preparation chamber to the reaction chamber CB3.

半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ３へ搬送されると、２０ｓｃｃｍのＳｉＨ４ガスと、１５０ｓｃｃｍのＨ２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ３）ガスとを反応室ＣＢ３に流し（表１参照）、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型非晶質膜６０が半導体薄膜３１〜３ｎ、ｐ型非晶質膜１１〜１ｍおよびｎ型単結晶シリコン基板１の表面に堆積される（図３の工程（ｉ）参照）。なお、水素希釈されたＰＨ３ガスの濃度は、０．２％である。 When the semiconductor thin films 31 to 3n / p type amorphous film 11 to 1m / n type single crystal silicon substrate 1 / passivation film 2 are transferred to the reaction chamber CB3, 20 sccm of SiH 4 gas, 150 sccm of H 2 gas, Then, 50 sccm of phosphine (PH 3 ) gas diluted with hydrogen is allowed to flow into the reaction chamber CB3 (see Table 1), and the pressure of the reaction chamber CB3 is set in the range of 13.3 Pa to 665 Pa. The RF power source applies RF power in the range of 16 to 80 mW / cm 2 to the parallel plate electrodes through the matching unit. As a result, plasma is generated in the reaction chamber CB3, and the n-type amorphous film 60 made of n-type a-Si becomes the semiconductor thin films 31 to 3n, the p-type amorphous films 11 to 1m, and the n-type single crystal silicon substrate. 1 (see step (i) in FIG. 3). The concentration of PH 3 gas diluted with hydrogen is 0.2%.

ｎ型非晶質膜６０の膜厚が１０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｎ型非晶質膜６０／半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ３から取出室へ搬送する。そして、ｎ型非晶質膜６０／半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。 When the thickness of the n-type amorphous film 60 reaches 10 nm, the application of RF power to the parallel plate electrodes in the reaction chamber CB3 is stopped, and SiH 4 gas, H 2 gas, and PH 3 gas are supplied to the reaction chamber CB3. The supply is stopped, and the reaction chamber CB3 is evacuated to 1 × 10 −5 Pa or less by an exhaust mechanism. Then, the gate valve is opened, and the n-type amorphous film 60 / semiconductor thin film 31-3n / p-type amorphous film 11-1m / n-type single crystal silicon substrate 1 / passivation film 2 is transferred from the reaction chamber CB3 to the take-out chamber. Transport. Then, the n-type amorphous film 60 / semiconductor thin film 31-3n / p-type amorphous film 11-1m / n-type single crystal silicon substrate 1 / passivation film 2 is cooled to room temperature and taken out from the take-out chamber.

その後、ｎ型非晶質膜６０／半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２のｎ型非晶質膜６０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン７０を形成する（図４の工程（ｊ）参照）。   Thereafter, a resist is applied on the n-type amorphous film 60 of the n-type amorphous film 60 / semiconductor thin film 31-3n / p-type amorphous film 11-1m / n-type single crystal silicon substrate 1 / passivation film 2. Then, the applied resist is patterned by photolithography to form a resist pattern 70 (see step (j) in FIG. 4).

その後、レジストパターン７０をマスクとしてｎ型非晶質膜６０をドライエッチングまたはウェットエッチングによってエッチングし、ｎ型非晶質膜２１〜２ｍ−１を形成する（図４の工程（ｋ）参照）。   Thereafter, the n-type amorphous film 60 is etched by dry etching or wet etching using the resist pattern 70 as a mask to form n-type amorphous films 21 to 2m−1 (see step (k) in FIG. 4).

引き続いて、ｎ型非晶質膜２１〜２ｍ−１およびｐ型非晶質膜１１〜１ｍ側にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極４１〜４ｍ，５１〜５ｍ−１を形成する。これによって、光電変換素子１００が完成する（図４の工程（ｌ）参照）。   Subsequently, Ag is vapor-deposited on the n-type amorphous films 21 to 2m-1 and the p-type amorphous films 11 to 1m side, and the deposited Ag is patterned by photolithography and etching to form electrodes 41 to 4m, 51-5m-1. Thus, the photoelectric conversion element 100 is completed (see step (l) in FIG. 4).

光電変換素子１００において、太陽光がパッシベーション膜２側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。   In the photoelectric conversion element 100, when sunlight is irradiated onto the photoelectric conversion element 100 from the passivation film 2 side, electrons and holes are photoexcited in the n-type single crystal silicon substrate 1.

光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散する。   Even if the photoexcited electrons and holes are diffused to the passivation film 2 side, they are not easily recombined by the passivation effect of the n-type single crystal silicon substrate 1 by the passivation film 2, and the p-type amorphous films 11 to 1m and n Diffusion to the type amorphous film 21-2m-1 side.

そして、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１（＝ｐｎ接合）による内部電界によって分離され、正孔は、ｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。   Then, the electrons and holes diffused toward the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1 are transferred to the p-type amorphous films 11 to 1m / n-type single crystal silicon substrate 1. (= Pn junction) is separated by an internal electric field, holes reach the electrodes 41 to 4 m through the p-type amorphous films 11 to 1 m, and the electrons are n-type amorphous films 21 to 2 m−1. To reach the electrodes 51-5m-1.

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。   The electrons that have reached the electrodes 51 to 5m-1 reach the electrodes 41 to 4m via a load connected between the electrodes 41 to 4m and the electrodes 51 to 5m-1, and recombine with the holes.

このように、光電変換素子１００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100 converts the electrons and holes photoexcited in the n-type single crystal silicon substrate 1 into the back surface of the n-type single crystal silicon substrate 1 (= n-type single crystal silicon on which the passivation film 2 is formed). This is a back contact type photoelectric conversion element taken out from the surface opposite to the surface of the substrate 1.

そして、光電変換素子１００においては、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１は、直接接することはなく、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間には、ｉ型ａ−ＳｉＣからなる半導体薄膜３１〜３ｎが存在する。ｉ型ａ−ＳｉＣの光学バンドギャップは、約２．０ｅＶであり、ｐ型非晶質膜１１〜１ｍを構成するｐ型ａ−Ｓｉの光学バンドギャップは、約１．７ｅＶであり、ｎ型非晶質膜２１〜２ｍ−１を構成するｎ型ａ−Ｓｉの光学バンドギャップも、約１．７ｅＶである。また、ｐ型ａ−Ｓｉは、約１×１０−３（Ω・ｃｍ）−１の導電率を有し、ｎ型ａ−Ｓｉは、約１×１０−２（Ω・ｃｍ）−１の導電率を有する。一方、ｉ型ａ−ＳｉＣは、約１×１０−１２（Ω・ｃｍ）−１の導電率を有する。その結果、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間には、キャリア（電子および正孔）に対する障壁が存在し、キャリア（電子および正孔）は、ｉ型ａ−ＳｉＣを介してｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間を流れ難くなる。従って、絶縁性を向上できる。 In the photoelectric conversion element 100, the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1 are not in direct contact with each other, and the p-type amorphous films 11 to 1m are in contact with the n-type. Semiconductor thin films 31 to 3n made of i-type a-SiC exist between the amorphous films 21 to 2m-1. The optical band gap of i-type a-SiC is about 2.0 eV, the optical band gap of p-type a-Si constituting the p-type amorphous films 11 to 1 m is about 1.7 eV, and n-type The optical band gap of the n-type a-Si constituting the amorphous films 21 to 2m-1 is also about 1.7 eV. Moreover, p-type a-Si has a conductivity of about 1 × 10 −3 (Ω · cm) −1 , and n-type a-Si has a conductivity of about 1 × 10 −2 (Ω · cm) −1 . Has electrical conductivity. On the other hand, i-type a-SiC has a conductivity of about 1 × 10 −12 (Ω · cm) −1 . As a result, a barrier against carriers (electrons and holes) exists between the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1, and carriers (electrons and holes) are present. Is less likely to flow between the p-type amorphous films 11-1m and the n-type amorphous films 21-2m-1 via the i-type a-SiC. Therefore, insulation can be improved.

図５は、実施の形態１による他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図５に示す光電変換素子１００Ａであってもよい。   FIG. 5 is a cross-sectional view showing the configuration of another photoelectric conversion element according to the first embodiment. The photoelectric conversion element according to Embodiment 1 may be a photoelectric conversion element 100A illustrated in FIG.

図５を参照して、光電変換素子１００Ａは、図１に示す光電変換素子１００にｉ型非晶質膜６１〜６ｍを追加したものであり、その他は、光電変換素子１００と同じである。   Referring to FIG. 5, the photoelectric conversion element 100 </ b> A is obtained by adding i-type amorphous films 61 to 6 m to the photoelectric conversion element 100 illustrated in FIG. 1, and the others are the same as the photoelectric conversion element 100.

ｉ型非晶質膜６１〜６ｍは、非晶質相からなり、それぞれ、ｎ型単結晶シリコン基板１およびｐ型非晶質膜１１〜１ｍに接し、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間に配置される。そして、ｉ型非晶質膜６１〜６ｍの各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜６１〜６ｍは、ｎ型単結晶シリコン基板１の面内方向（図５の紙面における左右方向）において、それぞれ、ｐ型非晶質膜１１〜１ｍと同じ幅を有する。更に、ｉ型非晶質膜６１〜６ｍは、図５の紙面に垂直な方向において、それぞれ、ｐ型非晶質膜１１〜１ｍと同じ長さを有する。   The i-type amorphous films 61 to 6m are made of an amorphous phase and are in contact with the n-type single crystal silicon substrate 1 and the p-type amorphous films 11 to 1m, respectively. It arrange | positions between the amorphous | non-crystalline films 11-1m. Each of the i-type amorphous films 61 to 6m is made of, for example, i-type a-Si and has a film thickness of, for example, 10 nm. Further, the i-type amorphous films 61 to 6m have the same width as the p-type amorphous films 11 to 1m in the in-plane direction of the n-type single crystal silicon substrate 1 (the left-right direction in the paper surface of FIG. 5), respectively. Have. Further, the i-type amorphous films 61 to 6m have the same length as the p-type amorphous films 11 to 1m, respectively, in the direction perpendicular to the paper surface of FIG.

光電変換素子１００Ａにおいては、ｎ型非晶質膜２１〜２ｍ−１の各々の膜厚は、ｐ型非晶質膜１１〜１ｍの膜厚とｉ型非晶質膜６１〜６ｍの膜厚との合計膜厚からなる。   In the photoelectric conversion element 100A, the thicknesses of the n-type amorphous films 21 to 2m−1 are the thicknesses of the p-type amorphous films 11 to 1m and the i-type amorphous films 61 to 6m. And the total film thickness.

また、光電変換素子１００Ａにおいては、半導体薄膜３１は、ｐ型非晶質膜１１の一部の表面および端面と、ｉ型非晶質膜６１の端面と、ｎ型非晶質膜２１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３２，３３は、ｐ型非晶質膜１２の一部の表面および端面と、ｉ型非晶質膜６２の端面と、ｎ型非晶質膜２１，２２の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３４，３５は、ｐ型非晶質膜１３の一部の表面および端面と、ｉ型非晶質膜６３の端面と、ｎ型非晶質膜２２，２３の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１の一部の表面および端面と、ｉ型非晶質膜６ｍ−１の端面と、ｎ型非晶質膜２ｍ−２，２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３ｎは、ｐ型非晶質膜１ｍの一部の表面および端面と、ｉ型非晶質膜６ｍの端面と、ｎ型非晶質膜２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。   In the photoelectric conversion element 100 </ b> A, the semiconductor thin film 31 includes a partial surface and end face of the p-type amorphous film 11, an end face of the i-type amorphous film 61, and a surface of the n-type amorphous film 21. The semiconductor thin films 32 and 33 are in contact with a part of the surface and the end face of the p-type amorphous film 12 and the i-type amorphous film 62. The semiconductor thin films 34 and 35 are in contact with the end surfaces of the n-type single crystal silicon substrate 1, the surfaces and end surfaces of the n-type amorphous films 21 and 22, and part of the surface of the n-type single crystal silicon substrate 1. A part of the surface and the end face, the end face of the i-type amorphous film 63, the surfaces and end faces of the n-type amorphous films 22 and 23, and a part of the surface of the n-type single crystal silicon substrate 1 are in contact with each other. Hereinafter, similarly, the semiconductor thin films 3n-2 and 3n-1 include a partial surface and end face of the p-type amorphous film 1m-1, an end face of the i-type amorphous film 6m-1, and an n-type. The semiconductor thin film 3n is in contact with the surface and end faces of the amorphous films 2m-2 and 2m-1 and a part of the surface of the n-type single crystal silicon substrate 1, and the semiconductor thin film 3n is part of the surface of the p-type amorphous film 1m. And the end face, the end face of the i-type amorphous film 6m, the surface and end face of the n-type amorphous film 2m-1, and a part of the surface of the n-type single crystal silicon substrate 1.

光電変換素子１００Ａは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に堆積され、その後、ｐ型非晶質膜１１〜１ｍ用のｐ型非晶質膜２０がプラズマＣＶＤ法によってｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すとおりである。   100 A of photoelectric conversion elements are manufactured by the process (a)-process (l) shown in FIGS. In this case, in step (c) of FIG. 2, an i-type amorphous film for the i-type amorphous films 61 to 6m is deposited on the n-type single crystal silicon substrate 1 by the plasma CVD method, and then the p-type is formed. A p-type amorphous film 20 for the amorphous films 11 to 1 m is deposited on the i-type amorphous film for the i-type amorphous films 61 to 6 m by plasma CVD. The gas flow rate when depositing the i-type amorphous films for the i-type amorphous films 61 to 6 m is as shown in Table 1.

光電変換素子１００Ａにおける発電機構は、光電変換素子１００の発電機構と概ね同じであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜６１〜６ｍ／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。   The power generation mechanism in the photoelectric conversion element 100A is substantially the same as the power generation mechanism of the photoelectric conversion element 100, and electrons and positive ions diffused toward the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1 side. The holes are separated by an internal electric field by the p-type amorphous film 11 to 1 m / i-type amorphous film 61 to 6 m / n-type single crystal silicon substrate 1 (= pin junction), and the holes are i-type amorphous. It reaches the electrodes 41 to 4m through the material films 61 to 6m and the p-type amorphous films 11 to 1m, and the electrons pass to the electrodes 51 to 5m-1 through the n-type amorphous films 21 to 2m-1. To reach.

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。   The electrons that have reached the electrodes 51 to 5m-1 reach the electrodes 41 to 4m via a load connected between the electrodes 41 to 4m and the electrodes 51 to 5m-1, and recombine with the holes.

このように、光電変換素子１００Ａは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100 </ b> A allows electrons and holes photoexcited in the n-type single crystal silicon substrate 1 to be transferred to the back surface of the n-type single crystal silicon substrate 1 (= n-type single crystal silicon on which the passivation film 2 is formed). This is a back contact type photoelectric conversion element taken out from the surface opposite to the surface of the substrate 1.

そして、光電変換素子１００Ａにおいては、ｐ型非晶質膜１１〜１ｍおよびｉ型非晶質膜６１〜６ｍとｎ型非晶質膜２１〜２ｍ−１との間には、ｎ型非晶質膜２１〜２ｍ−１がｐ型非晶質膜１１〜１ｍおよびｉ型非晶質膜６１〜６ｍに接しないように半導体薄膜３１〜３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。   In the photoelectric conversion element 100A, an n-type amorphous film is formed between the p-type amorphous films 11 to 1m and the i-type amorphous films 61 to 6m and the n-type amorphous films 21 to 2m-1. The semiconductor thin films 31 to 3n exist so that the material films 21 to 2m-1 do not contact the p-type amorphous films 11 to 1m and the i-type amorphous films 61 to 6m. Therefore, as described in the photoelectric conversion element 100, the insulating property can be improved.

また、光電変換素子１００Ａにおいては、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間にｉ型非晶質膜６１〜６ｍが存在するので、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子１００Ａの変換効率を向上できる。   In the photoelectric conversion element 100A, since the i-type amorphous films 61 to 6m exist between the n-type single crystal silicon substrate 1 and the p-type amorphous films 11 to 1m, the n-type single crystal silicon substrate Recombination of holes at the interface between 1 and the p-type amorphous films 11 to 1 m is suppressed. As a result, the short-circuit photocurrent increases and the conversion efficiency of the photoelectric conversion element 100A can be improved.

光電変換素子１００Ａについてのその他の説明は、光電変換素子１００についての説明と同じである。   The other description of the photoelectric conversion element 100A is the same as the description of the photoelectric conversion element 100.

図６は、実施の形態１による更に他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図６に示す光電変換素子１００Ｂであってもよい。   FIG. 6 is a cross-sectional view showing a configuration of still another photoelectric conversion element according to Embodiment 1. The photoelectric conversion element according to Embodiment 1 may be a photoelectric conversion element 100B illustrated in FIG.

図６を参照して、光電変換素子１００Ｂは、図１に示す光電変換素子１００にｉ型非晶質膜７１〜７ｍ−１を追加したものであり、その他は、光電変換素子１００と同じである。   Referring to FIG. 6, photoelectric conversion element 100 </ b> B is obtained by adding i-type amorphous films 71 to 7 m−1 to photoelectric conversion element 100 shown in FIG. 1, and is otherwise the same as photoelectric conversion element 100. is there.

ｉ型非晶質膜７１〜７ｍ−１は、非晶質相からなり、それぞれ、ｎ型単結晶シリコン基板１およびｎ型非晶質膜２１〜２ｍ−１に接し、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間に配置される。そして、ｉ型非晶質膜７１〜７ｍ−１の各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜７１〜７ｍ−１は、図６の紙面に垂直な方向において、それぞれ、ｎ型非晶質膜２１〜２ｍ−１と同じ長さを有する。   The i-type amorphous films 71 to 7m-1 are made of an amorphous phase and are in contact with the n-type single crystal silicon substrate 1 and the n-type amorphous films 21 to 2m-1, respectively. 1 and n-type amorphous films 21-2m-1. Each of the i-type amorphous films 71 to 7m-1 is made of i-type a-Si, for example, and has a film thickness of 10 nm, for example. The i-type amorphous films 71 to 7m-1 have the same length as the n-type amorphous films 21 to 2m-1 in the direction perpendicular to the paper surface of FIG.

光電変換素子１００Ｂにおいては、ｐ型非晶質膜１１〜１ｍの各々の膜厚は、ｎ型非晶質膜２１〜２ｍ−１の膜厚とｉ型非晶質膜７１〜７ｍ−１の膜厚との合計膜厚からなる。   In the photoelectric conversion element 100B, each of the p-type amorphous films 11 to 1m has a thickness of the n-type amorphous films 21 to 2m-1 and that of the i-type amorphous films 71 to 7m-1. It consists of the total film thickness with the film thickness.

また、光電変換素子１００Ｂにおいては、半導体薄膜３１は、ｐ型非晶質膜１１の一部の表面および端面と、ｉ型非晶質膜７１の端面と、ｎ型非晶質膜２１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３２，３３は、ｐ型非晶質膜１２の一部の表面および端面と、ｉ型非晶質膜７１，７２の端面と、ｎ型非晶質膜２１，２２の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３４，３５は、ｐ型非晶質膜１３の一部の表面および端面と、ｉ型非晶質膜７２，７３の端面と、ｎ型非晶質膜２２，２３の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１の一部の表面および端面と、ｉ型非晶質膜７ｍ−２，７ｍ−１の端面と、ｎ型非晶質膜２ｍ−２，２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３ｎは、ｐ型非晶質膜１ｍの一部の表面および端面と、ｉ型非晶質膜７ｍ−１の端面と、ｎ型非晶質膜２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。   Further, in the photoelectric conversion element 100B, the semiconductor thin film 31 includes a partial surface and end face of the p-type amorphous film 11, an end face of the i-type amorphous film 71, and a surface of the n-type amorphous film 21. The semiconductor thin films 32 and 33 are in contact with a part of the surface and the end face of the p-type amorphous film 12 and the i-type amorphous film 71. , 72, the surfaces and end surfaces of the n-type amorphous films 21, 22, and a part of the surface of the n-type single crystal silicon substrate 1, and the semiconductor thin films 34, 35 are p-type amorphous films 13 partial surface and end face, i-type amorphous films 72 and 73 end faces, n-type amorphous films 22 and 23 surfaces and end faces, and n-type single crystal silicon substrate 1 partial surface. And touch. Hereinafter, in the same manner, the semiconductor thin films 3n-2 and 3n-1 include a partial surface and end face of the p-type amorphous film 1m-1 and end faces of the i-type amorphous films 7m-2 and 7m-1. The semiconductor thin film 3n is in contact with the surfaces and end faces of the n-type amorphous films 2m-2 and 2m-1 and a part of the surface of the n-type single crystal silicon substrate 1, and the semiconductor thin film 3n is formed of the p-type amorphous film 1m. Part of the surface and end face, the end face of the i-type amorphous film 7m-1, the surface and end face of the n-type amorphous film 2m-1, and the part of the surface of the n-type single crystal silicon substrate 1 Touch.

光電変換素子１００Ｂは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図３の工程（ｉ）において、ｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型非晶質膜１１〜１ｍ、半導体薄膜３１〜３ｎおよびｎ型単結晶シリコン基板１上に堆積され、その後、ｎ型非晶質膜６０がプラズマＣＶＤ法によってｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍのガス流量と同じである。   The photoelectric conversion element 100B is manufactured by steps (a) to (l) shown in FIGS. In this case, in step (i) of FIG. 3, the i-type amorphous films for the i-type amorphous films 71 to 7m-1 are converted into p-type amorphous films 11 to 1m, semiconductor thin films 31 to 1m by plasma CVD. 3n and n-type single crystal silicon substrate 1 are deposited, and then n-type amorphous film 60 is deposited on i-type amorphous film for i-type amorphous films 71-7m-1 by plasma CVD method. Is done. The gas flow rate when depositing the i-type amorphous film for the i-type amorphous films 71 to 7m-1 is the same as the gas flow rate of the i-type amorphous films 61 to 6m shown in Table 1. .

光電変換素子１００Ｂにおける発電機構は、光電変換素子１００の発電機構と概ね同じであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１（＝ｐｎ接合）による内部電界によって分離され、正孔は、ｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。   The power generation mechanism in the photoelectric conversion element 100B is substantially the same as the power generation mechanism of the photoelectric conversion element 100, and the electrons and positive ions diffused toward the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1 side. The holes are separated by an internal electric field by the p-type amorphous film 11 to 1 m / n-type single crystal silicon substrate 1 (= pn junction), and the holes are separated from the electrode 41 via the p-type amorphous film 11 to 1 m. -4m, and the electrons reach the electrodes 51-5m-1 through the i-type amorphous films 71-7m-1 and the n-type amorphous films 21-2m-1.

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。   The electrons that have reached the electrodes 51 to 5m-1 reach the electrodes 41 to 4m via a load connected between the electrodes 41 to 4m and the electrodes 51 to 5m-1, and recombine with the holes.

このように、光電変換素子１００Ｂは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100B is configured to convert the electrons and holes photoexcited in the n-type single crystal silicon substrate 1 into the back surface of the n-type single crystal silicon substrate 1 (= n-type single crystal silicon on which the passivation film 2 is formed). This is a back contact type photoelectric conversion element taken out from the surface opposite to the surface of the substrate 1.

そして、光電変換素子１００Ｂにおいては、ｐ型非晶質膜１１〜１ｍとｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１との間には、ｐ型非晶質膜１１〜１ｍがｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１に接しないように半導体薄膜３１〜３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。   In the photoelectric conversion element 100B, the p-type amorphous films 11 to 1m, the i-type amorphous films 71 to 7m-1, and the n-type amorphous films 21 to 2m-1 are p-type. Semiconductor thin films 31 to 3n exist so that the amorphous films 11 to 1m do not contact the i-type amorphous films 71 to 7m-1 and the n-type amorphous films 21 to 2m-1. Therefore, as described in the photoelectric conversion element 100, the insulating property can be improved.

また、光電変換素子１００Ｂにおいては、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間にｉ型非晶質膜７１〜７ｍ−１が存在するので、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子１００Ｂの変換効率を向上できる。   In the photoelectric conversion element 100B, since the i-type amorphous films 71 to 7m-1 exist between the n-type single crystal silicon substrate 1 and the n-type amorphous films 21 to 2m-1, Recombination of electrons at the interface between the single crystal silicon substrate 1 and the n-type amorphous films 21 to 2m−1 is suppressed. As a result, the short-circuit photocurrent increases and the conversion efficiency of the photoelectric conversion element 100B can be improved.

光電変換素子１００Ｂについてのその他の説明は、光電変換素子１００についての説明と同じである。   The other description of the photoelectric conversion element 100B is the same as the description of the photoelectric conversion element 100.

図７は、実施の形態１による更に他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図７に示す光電変換素子１００Ｃであってもよい。   FIG. 7 is a cross-sectional view showing a configuration of still another photoelectric conversion element according to the first embodiment. The photoelectric conversion element according to Embodiment 1 may be the photoelectric conversion element 100C illustrated in FIG.

図７を参照して、光電変換素子１００Ｃは、図１に示す光電変換素子１００にｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１を追加したものであり、その他は、光電変換素子１００と同じである。   Referring to FIG. 7, a photoelectric conversion element 100C is obtained by adding i-type amorphous films 61-6m and 71-7m-1 to the photoelectric conversion element 100 shown in FIG. The same as 100.

ｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１については、上述したとおりである。   The i-type amorphous films 61-6m and 71-7m-1 are as described above.

光電変換素子１００Ｃにおいては、半導体薄膜３１は、ｐ型非晶質膜１１の一部の表面および端面と、ｉ型非晶質膜６１，７１の端面と、ｎ型非晶質膜２１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３２，３３は、ｐ型非晶質膜１２の一部の表面および端面と、ｉ型非晶質膜６２，７１，７２の端面と、ｎ型非晶質膜２１，２２の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３４，３５は、ｐ型非晶質膜１３の一部の表面および端面と、ｉ型非晶質膜６３，７２，７３の端面と、ｎ型非晶質膜２２，２３の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１の一部の表面および端面と、ｉ型非晶質膜６ｍ−１，７ｍ−２，７ｍ−１の端面と、ｎ型非晶質膜２ｍ−２，２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３ｎは、ｐ型非晶質膜１ｍの一部の表面および端面と、ｉ型非晶質膜６ｍ，７ｍ−１の端面と、ｎ型非晶質膜２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。   In the photoelectric conversion element 100C, the semiconductor thin film 31 includes a partial surface and end face of the p-type amorphous film 11, end faces of the i-type amorphous films 61 and 71, and a surface of the n-type amorphous film 21. The semiconductor thin films 32 and 33 are in contact with a part of the surface and the end face of the p-type amorphous film 12 and the i-type amorphous film 62. , 71, 72, the surfaces and end surfaces of the n-type amorphous films 21, 22, and a part of the surface of the n-type single crystal silicon substrate 1, and the semiconductor thin films 34, 35 are p-type amorphous. Part of the surface and end face of the material film 13, end faces of the i-type amorphous films 63, 72 and 73, surfaces and end faces of the n-type amorphous films 22 and 23, and the n-type single crystal silicon substrate 1 Contact with some surfaces. Hereinafter, similarly, the semiconductor thin films 3n-2 and 3n-1 include a part of the surface and end face of the p-type amorphous film 1m-1, and the i-type amorphous films 6m-1, 7m-2, and 7m. -1 is in contact with the end face of n-1, the surfaces and end faces of the n-type amorphous films 2m-2 and 2m-1, and a part of the surface of the n-type single crystal silicon substrate 1, and the semiconductor thin film 3n is made of p-type amorphous. Part of the surface and end face of the material film 1m, the end faces of the i-type amorphous films 6m and 7m-1, the surface and end faces of the n-type amorphous film 2m-1, and the n-type single crystal silicon substrate 1 Contact with some surfaces.

光電変換素子１００Ｃは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に堆積され、その後、ｐ型非晶質膜１１〜１ｍ用のｐ型非晶質膜２０がプラズマＣＶＤ法によってｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜上に堆積される。また、図３の工程（ｉ）において、ｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｎ型単結晶シリコン基板１、ｐ型非晶質膜１１〜１ｍおよび半導体薄膜３１〜３ｎ上に堆積され、その後、ｎ型非晶質膜２１〜２ｍ−１用のｎ型非晶質膜６０がプラズマＣＶＤ法によってｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜およびｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜を堆積するときのガス流量は、同じであり、表１に示すとおりである。   The photoelectric conversion element 100C is manufactured by the steps (a) to (l) shown in FIGS. In this case, in step (c) of FIG. 2, an i-type amorphous film for the i-type amorphous films 61 to 6m is deposited on the n-type single crystal silicon substrate 1 by the plasma CVD method, and then the p-type is formed. A p-type amorphous film 20 for the amorphous films 11 to 1 m is deposited on the i-type amorphous film for the i-type amorphous films 61 to 6 m by plasma CVD. Further, in step (i) of FIG. 3, the i-type amorphous film for the i-type amorphous films 71 to 7m-1 is converted into the n-type single crystal silicon substrate 1 and the p-type amorphous film 11 by the plasma CVD method. 1m and the semiconductor thin films 31 to 3n, and then the n-type amorphous film 60 for the n-type amorphous films 21 to 2m-1 is formed by the plasma CVD method using the i-type amorphous films 71 to 7m- 1 is deposited on the i-type amorphous film. The gas flow rates when depositing the i-type amorphous film for the i-type amorphous films 61 to 6m and the i-type amorphous film for the i-type amorphous films 71 to 7m-1 are the same. Yes, as shown in Table 1.

光電変換素子１００Ｃにおける発電機構は、光電変換素子１００の発電機構と概ね同じであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜６１〜６ｍ／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。   The power generation mechanism in the photoelectric conversion element 100C is substantially the same as the power generation mechanism of the photoelectric conversion element 100, and electrons and positive ions diffused toward the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1 side. The holes are separated by an internal electric field by the p-type amorphous film 11 to 1 m / i-type amorphous film 61 to 6 m / n-type single crystal silicon substrate 1 (= pin junction), and the holes are i-type amorphous. The electrons reach the electrodes 41 to 4 m through the material films 61 to 6 m and the p-type amorphous films 11 to 1 m, and the electrons are transferred to the i-type amorphous films 71 to 7 m-1 and the n-type amorphous films 21 to 2 m. -1 to reach the electrodes 51-5m-1.

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。   The electrons that have reached the electrodes 51 to 5m-1 reach the electrodes 41 to 4m via a load connected between the electrodes 41 to 4m and the electrodes 51 to 5m-1, and recombine with the holes.

このように、光電変換素子１００Ｃは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100C is configured such that the electrons and holes photoexcited in the n-type single crystal silicon substrate 1 are converted into the back surface of the n-type single crystal silicon substrate 1 (= n-type single crystal silicon on which the passivation film 2 is formed). This is a back contact type photoelectric conversion element taken out from the surface opposite to the surface of the substrate 1.

そして、光電変換素子１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍとｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１との間には、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍがｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１に接しないように半導体薄膜３１〜３ｎが存在する。従って、光電変換素子１００において説明したように絶縁性を向上できる。   In the photoelectric conversion element 100C, the i-type amorphous films 61 to 6m, the p-type amorphous films 11 to 1m, the i-type amorphous films 71 to 7m-1, and the n-type amorphous films 21 to 2m are used. −1, i-type amorphous films 61 to 6m and p-type amorphous films 11 to 1m are i-type amorphous films 71 to 7m-1 and n-type amorphous films 21 to 2m−. Semiconductor thin films 31 to 3 n exist so as not to contact 1. Therefore, the insulation can be improved as described in the photoelectric conversion element 100.

また、光電変換素子１００Ｃにおいては、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間にｉ型非晶質膜６１〜６ｍが存在するので、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの界面における正孔の再結合が抑制される。更に、光電変換素子１００Ｃにおいては、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間にｉ型非晶質膜７１〜７ｍ−１が存在するので、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との界面における電子の再結合が抑制される。   In the photoelectric conversion element 100C, since the i-type amorphous films 61 to 6m exist between the n-type single crystal silicon substrate 1 and the p-type amorphous films 11 to 1m, the n-type single crystal silicon substrate Recombination of holes at the interface between 1 and the p-type amorphous films 11 to 1 m is suppressed. Furthermore, in the photoelectric conversion element 100C, since the i-type amorphous films 71 to 7m-1 exist between the n-type single crystal silicon substrate 1 and the n-type amorphous films 21 to 2m-1, Recombination of electrons at the interface between the single crystal silicon substrate 1 and the n-type amorphous films 21 to 2m−1 is suppressed.

その結果、短絡光電流が増加し、光電変換素子１００Ｃの変換効率を向上できる。   As a result, the short-circuit photocurrent increases and the conversion efficiency of the photoelectric conversion element 100C can be improved.

光電変換素子１００Ｃについてのその他の説明は、光電変換素子１００についての説明と同じである。   The other description of the photoelectric conversion element 100C is the same as the description of the photoelectric conversion element 100.

光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｎ型単結晶シリコン基板１の光入射側の表面（＝パッシベーション膜２が形成された表面）がテクスチャ構造になっていてもよい。この場合、図２の工程（ａ）において、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄した後、ｎ型単結晶シリコン基板１の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板１の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する。   In the photoelectric conversion elements 100, 100A, 100B, and 100C, the light incident side surface of the n-type single crystal silicon substrate 1 (= the surface on which the passivation film 2 is formed) may have a texture structure. In this case, in the step (a) of FIG. 2, after the n-type single crystal silicon substrate 1 is ultrasonically cleaned with ethanol or the like, the surface of the n-type single crystal silicon substrate 1 is chemically anisotropically etched using alkali. Then, the surface of the n-type single crystal silicon substrate 1 is textured. Thereafter, as described above, the natural oxide film is removed using hydrofluoric acid, and the surface of the n-type single crystal silicon substrate 1 is terminated with hydrogen.

また、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、半導体薄膜３１〜３ｎは、ｉ型ａ−ＳｉＣからなると説明したが、実施の形態１においては、これに限らず、半導体薄膜３１〜３ｎは、ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮのいずれかからなっていてもよく、一般的には、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の両方よりも光学バンドギャップが大きい半導体材料からなっていればよい。この場合、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎの全てが同じ材料（例えば、ａ−ＳｉＣ）からなる場合もあるが、半導体薄膜３１〜３ｎは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１を構成するａ−ＳｉＣにおけるカーボン（Ｃ）量よりも多いＣを含むことによって、半導体薄膜３１〜３ｎの光学バンドギャップは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の光学バンドギャップよりも大きく設定される。ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎの全てがａ−ＳｉＣ以外の同じ材料からなる場合も同様である。   In the photoelectric conversion elements 100, 100A, 100B, and 100C, the semiconductor thin films 31 to 3n are described as being made of i-type a-SiC. However, in the first embodiment, the semiconductor thin films 31 to 3n are not limited thereto. May be made of any of i-type a-SiO, i-type a-SiN, and i-type a-SiCN. In general, p-type amorphous films 11 to 1m and n-type amorphous films What is necessary is just to consist of a semiconductor material with an optical band gap larger than both 21-2m-1. In this case, the p-type amorphous films 11 to 1m, the n-type amorphous films 21 to 2m-1, and the semiconductor thin films 31 to 3n may all be made of the same material (for example, a-SiC). The thin films 31 to 3n include the semiconductor thin film by containing more C than the amount of carbon (C) in the a-SiC constituting the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1. The optical band gaps 31 to 3n are set larger than the optical band gaps of the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1. The same applies to the case where all of the p-type amorphous films 11 to 1m, the n-type amorphous films 21 to 2m-1 and the semiconductor thin films 31 to 3n are made of the same material other than a-SiC.

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、半導体薄膜３１〜３ｎは、ｉ型の導電型を有していなくてもよく、ｐ型非晶質膜１１〜１ｍに含まれるＢ濃度よりも低いＢを含んでいてもよく、ｎ型非晶質膜２１〜２ｍ−１に含まれるＰ濃度よりも低いＰを含んでいてもよい。このように、半導体薄膜３１〜３ｎ中におけるドーパント濃度がｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１中におけるドーパント濃度よりも低ければ、半導体薄膜３１〜３ｎの導電率がｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の導電率よりも低くなり、キャリア（電子および正孔）がｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間を流れ難くなるからである。   Furthermore, in the photoelectric conversion elements 100, 100A, 100B, and 100C, the semiconductor thin films 31 to 3n may not have i-type conductivity, and the B concentration contained in the p-type amorphous films 11 to 1m. B may be contained lower than that, and P lower than the P concentration contained in the n-type amorphous films 21 to 2m−1 may be contained. Thus, if the dopant concentration in the semiconductor thin films 31 to 3n is lower than the dopant concentration in the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1, the semiconductor thin films 31 to 3n The conductivity is lower than the conductivity of the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1, and the carriers (electrons and holes) are p-type amorphous films 11 to 1m. This is because it becomes difficult to flow between the n-type amorphous films 21 to 2m−1.

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、半導体薄膜３１〜３ｎは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の両方よりも大きい光学バンドギャップを有する２種以上の半導体材料を積層した構造からなっていてもよい。そして、半導体薄膜３１〜３ｎが半導体材料Ａと半導体材料Ｂとを積層した構造からなり、半導体材料Ａの光学バンドギャップが半導体材料Ｂの光学バンドギャップよりも大きい場合、半導体薄膜３１〜３ｎを半導体材料Ａ／半導体材料Ｂ／半導体材料Ａの積層構造によって構成してもよい。このような積層構造であれば、半導体薄膜３１〜３ｎ中へキャリアが注入されても、その注入されたキャリアは、半導体材料Ｂ中に閉じ込められ、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間を流れ難くなるからである。   Furthermore, in the photoelectric conversion elements 100, 100A, 100B, and 100C, the semiconductor thin films 31 to 3n have an optical band larger than both the p-type amorphous films 11 to 1m and the n-type amorphous films 21 to 2m-1. You may consist of the structure which laminated | stacked the 2 or more types of semiconductor material which has a gap. When the semiconductor thin films 31 to 3n have a structure in which the semiconductor material A and the semiconductor material B are stacked and the optical band gap of the semiconductor material A is larger than the optical band gap of the semiconductor material B, the semiconductor thin films 31 to 3n You may comprise by the laminated structure of material A / semiconductor material B / semiconductor material A. FIG. With such a laminated structure, even if carriers are injected into the semiconductor thin films 31 to 3n, the injected carriers are confined in the semiconductor material B, and the p-type amorphous films 11 to 1m and the n-type This is because it becomes difficult to flow between the amorphous films 21 to 2m−1.

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｐ型非晶質膜１１〜１ｍは、ｐ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｐ型非晶質膜１１〜１ｍは、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。   Further, in the photoelectric conversion elements 100, 100A, 100B, and 100C, it has been described that the p-type amorphous films 11 to 1m are made of p-type a-Si. However, in the first embodiment, the present invention is not limited to this. The type amorphous films 11 to 1m are made of any of p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiCN, p-type a-SiGe, and p-type a-Ge. It may be.

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｎ型非晶質膜２１〜２ｍ−１は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型非晶質膜２１〜２ｍ−１は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。   Furthermore, in the photoelectric conversion elements 100, 100A, 100B, and 100C, it has been described that the n-type amorphous films 21 to 2m-1 are made of n-type a-Si. However, the first embodiment is not limited thereto. The n-type amorphous films 21 to 2m-1 are made of n-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiCN, n-type a-SiGe, and n-type a-Ge. It may consist of either.

更に、光電変換素子１００Ａ，１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍは、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｉ型非晶質膜６１〜６ｍは、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。   Further, in the photoelectric conversion elements 100A and 100C, the i-type amorphous films 61 to 6m are described as being made of i-type a-Si. However, in the first embodiment, the i-type amorphous film is not limited thereto. The films 61 to 6m may be made of any of i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a-SiGe.

更に、光電変換素子１００Ｂ，１００Ｃにおいては、ｉ型非晶質膜７１〜７ｍ−１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｉ型非晶質膜７１〜７ｍ−１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。   Further, in the photoelectric conversion elements 100B and 100C, it has been described that the i-type amorphous films 71 to 7m-1 are made of i-type a-Si. However, in the first embodiment, the i-type non-film is not limited to this. The crystalline films 71 to 7m-1 may be made of any of i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a-SiGe.

即ち、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎは、それぞれ、表２に示す材料のいずれかからなっていてもよく、光電変換素子１００Ａ，１００Ｂ，１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍおよび／またはｉ型非晶質膜７１〜７ｍ−１は、それぞれ、表２に示す材料のいずれかからなっていてもよい。   That is, in the photoelectric conversion elements 100, 100A, 100B, and 100C, the p-type amorphous films 11 to 1m, the n-type amorphous films 21 to 2m-1, and the semiconductor thin films 31 to 3n are shown in Table 2, respectively. Any of the materials may be used, and in the photoelectric conversion elements 100A, 100B, and 100C, the i-type amorphous films 61 to 6m and / or the i-type amorphous films 71 to 7m-1 are respectively surfaces. You may consist of either of the materials shown in 2.

Figure 2013125891
Figure 2013125891

この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＯは、ＳｉＨ４ガス、酸素（Ｏ２）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ゲルマン（ＧｅＨ４）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ４ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。 In this case, p-type a-SiC is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, B 2 H 6 gas, and H 2 gas as material gases. The p-type a-SiO is formed by the above-described plasma CVD method using SiH 4 gas, oxygen (O 2 ) gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-SiN is formed by the above-described plasma CVD method using SiH 4 gas, NH 3 gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-SiCN is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, NH 3 gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-SiGe is formed by the above-described plasma CVD method using SiH 4 gas, germane (GeH 4 ) gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-Ge is formed by the above-described plasma CVD method using GeH 4 gas, B 2 H 6 gas, and H 2 gas as material gases.

また、ｎ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。 The n-type a-SiC is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiO is formed by the above-described plasma CVD method using SiH 4 gas, O 2 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiN is formed by the above-described plasma CVD method using SiH 4 gas, NH 3 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiCN is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, NH 3 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiGe is formed by the above-described plasma CVD method using SiH 4 gas, GeH 4 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-Ge is formed by the above-described plasma CVD method using GeH 4 gas, PH 3 gas, and H 2 gas as material gases.

更に、ｉ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。 Furthermore, i-type a-SiC is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, and H 2 gas as material gases. i-type a-SiO is formed by the above-described plasma CVD method using SiH 4 gas, O 2 gas, and H 2 gas as material gases. i-type a-SiN is formed by the above-described plasma CVD method using SiH 4 gas, NH 3 gas, and H 2 gas as material gases. The i-type a-SiCN is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, NH 3 gas, and H 2 gas as material gases. i-type a-SiGe is formed by the above-described plasma CVD method using SiH 4 gas, GeH 4 gas, and H 2 gas as material gases.

なお、ｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。   Note that i-type a-Ge is also assumed as the i-type amorphous films 61 to 6m and 71 to 7m-1, but the i-type a-Ge has an optical band gap larger than that of the n-type single crystal silicon substrate 1. Therefore, when i-type a-Ge is used as the i-type amorphous films 61 to 6m and 71 to 7m-1, it is difficult to improve the open circuit voltage Voc. This is because in the photoelectric conversion elements 100, 100A, 100B, and 100C, the optical band gaps of the i-type amorphous films 61 to 6m and 71 to 7m-1 dominately determine the open circuit voltage Voc.

そこで、実施の形態１においては、ｎ型単結晶シリコン基板１の光学バンドギャップよりも大きいｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１として用いることにした。   Therefore, in the first embodiment, i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a that are larger than the optical band gap of the n-type single crystal silicon substrate 1. -Si, i-type a-SiGe was used as the i-type amorphous films 61-6m and 71-7m-1.

［実施の形態２］
図８は、実施の形態２による光電変換素子の構成を示す断面図である。図８を参照して、実施の形態２による光電変換素子２００は、ｐ型単結晶シリコン基板１０１と、パッシベーション膜１０２と、ｎ型非晶質膜１１１〜１１ｍと、ｐ型非晶質膜１２１〜１２ｍ−１と、半導体薄膜１３１〜１３ｎと、電極１４１〜１４ｍ，１５１〜１５ｍ−１とを備える。 [Embodiment 2]
FIG. 8 is a cross-sectional view showing the configuration of the photoelectric conversion element according to the second embodiment. Referring to FIG. 8, photoelectric conversion element 200 according to the second embodiment includes p-type single crystal silicon substrate 101, passivation film 102, n-type amorphous films 111 to 11m, and p-type amorphous film 121. -12m-1, semiconductor thin films 131-13n, and electrodes 141-14m, 151-15m-1.

ｐ型単結晶シリコン基板１０１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｐ型単結晶シリコン基板１０１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。   The p-type single crystal silicon substrate 101 has, for example, a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The p-type single crystal silicon substrate 101 has a thickness of 100 to 300 μm, for example, and preferably has a thickness of 100 to 200 μm.

パッシベーション膜１０２は、例えば、ＳｉＯ２からなり、ｐ型単結晶シリコン基板１０１の光入射側の表面に接して設けられる。そして、パッシベーション膜１０２は、例えば、１００ｎｍの膜厚を有する。 The passivation film 102 is made of, for example, SiO 2 and is provided in contact with the light incident side surface of the p-type single crystal silicon substrate 101. And the passivation film 102 has a film thickness of 100 nm, for example.

ｎ型非晶質膜１１１〜１１ｍの各々は、非晶質相からなり、ｐ型単結晶シリコン基板１０１の光入射側と反対側の表面に接して設けられる。そして、ｎ型非晶質膜１１１〜１１ｍの各々は、例えば、ｎ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｎ型非晶質膜１１１〜１１ｍは、ｐ型単結晶シリコン基板１０１の面内方向において所望の間隔で配置される。更に、ｎ型非晶質膜１１１〜１１ｍの各々におけるＰ濃度は、例えば、５×１０１９ｃｍ−３である。 Each of n-type amorphous films 111 to 11m is made of an amorphous phase, and is provided in contact with the surface of p-type single crystal silicon substrate 101 opposite to the light incident side. Each of the n-type amorphous films 111 to 11m is made of, for example, n-type a-Si and has a film thickness of, for example, 10 nm. The n-type amorphous films 111 to 11m are arranged at a desired interval in the in-plane direction of the p-type single crystal silicon substrate 101. Furthermore, the P concentration in each of the n-type amorphous films 111 to 11m is, for example, 5 × 10 19 cm −3 .

ｐ型非晶質膜１２１〜１２ｍ−１は、非晶質相からなり、それぞれ、ｎ型非晶質膜１１１，１１２間、ｎ型非晶質膜１１２，１１３間、・・・、およびｎ型非晶質膜１１ｍ−１，１１ｍ間において、半導体薄膜１３１，１３２；１３３，１３４；・・・；１３ｎ−１，１３ｎに接して配置される。そして、ｐ型非晶質膜１２１〜１２ｍ−１の各々は、例えば、ｐ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｐ型非晶質膜１２１〜１２ｍ−１の各々におけるＢ濃度は、例えば、５×１０１９ｃｍ−３である。 The p-type amorphous films 121 to 12m−1 are made of an amorphous phase, and are respectively between the n-type amorphous films 111 and 112, between the n-type amorphous films 112 and 113,. Between the type amorphous films 11m-1 and 11m, the semiconductor thin films 131, 132; 133, 134;. Each of the p-type amorphous films 121 to 12m−1 is made of, for example, p-type a-Si, and has a film thickness of, for example, 10 nm. Further, the B concentration in each of the p-type amorphous films 121 to 12m−1 is, for example, 5 × 10 19 cm −3 .

半導体薄膜１３１〜１３ｎの各々は、例えば、ｉ型ａ−ＳｉＣからなる。また、半導体薄膜１３１〜１３ｎの各々は、例えば、数十ｎｍ以上の膜厚を有し、一般的には、キャリア（電子および正孔）がトンネルできない膜厚を有する。そして、半導体薄膜１３１は、ｎ型非晶質膜１１１、ｐ型非晶質膜１２１およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３２は、ｎ型非晶質膜１１２、ｐ型非晶質膜１２１およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３３は、ｎ型非晶質膜１１２、ｐ型非晶質膜１２２およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３４は、ｎ型非晶質膜１１３、ｐ型非晶質膜１２２およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３５は、ｎ型非晶質膜１１３、ｐ型非晶質膜１２３およびｐ型単結晶シリコン基板１０１に接して配置され、以下、同様にして、半導体薄膜１３ｎ−１は、ｎ型非晶質膜１１ｍ−１、ｐ型非晶質膜１２ｍ−１およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍ、ｐ型非晶質膜１２ｍ−１およびｐ型単結晶シリコン基板１０１に接して配置される。   Each of the semiconductor thin films 131 to 13n is made of, for example, i-type a-SiC. Each of the semiconductor thin films 131 to 13n has a film thickness of, for example, several tens of nm or more, and generally has a film thickness that carriers (electrons and holes) cannot tunnel. The semiconductor thin film 131 is disposed in contact with the n-type amorphous film 111, the p-type amorphous film 121, and the p-type single crystal silicon substrate 101, and the semiconductor thin film 132 is formed of the n-type amorphous film 112, p The semiconductor thin film 133 is in contact with the n-type amorphous film 112, the p-type amorphous film 122, and the p-type single crystal silicon substrate 101. The semiconductor thin film 134 is disposed in contact with the n-type amorphous film 113, the p-type amorphous film 122, and the p-type single crystal silicon substrate 101, and the semiconductor thin film 135 is formed of the n-type amorphous film 113. The p-type amorphous film 123 and the p-type single crystal silicon substrate 101 are disposed in contact with each other. Similarly, the semiconductor thin film 13n-1 includes an n-type amorphous film 11m-1 and a p-type amorphous film. Film 12m-1 and p-type single crystal silicon Is disposed in contact with the emission substrate 101, the semiconductor thin film 13n is, n-type amorphous film 11m, are disposed in contact with the p-type amorphous film 12m-1 and p-type single crystal silicon substrate 101.

電極１４１〜１４ｍは、それぞれ、ｎ型非晶質膜１１１〜１１ｍに接して設けられる。電極１５１〜１５ｍ−１は、それぞれ、ｐ型非晶質膜１２１〜１２ｍ−１に接して設けられる。そして、電極１４１〜１４ｍ，１５１〜１５ｍ−１の各々は、例えば、銀（Ａｇ）からなる。   The electrodes 141 to 14m are provided in contact with the n-type amorphous films 111 to 11m, respectively. The electrodes 151 to 15m-1 are provided in contact with the p-type amorphous films 121 to 12m-1, respectively. And each of the electrodes 141-14m and 151-15m-1 consists of silver (Ag), for example.

ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１は、図８の紙面に垂直な方向において同じ長さを有する。そして、ｎ型非晶質膜１１１〜１１ｍの全体の面積がｐ型単結晶シリコン基板１０１の面積に占める割合である面積占有率は、６０〜９３％であり、ｐ型非晶質膜１２１〜１２ｍ−１の全体の面積がｐ型単結晶シリコン基板１０１の面積に占める割合である面積占有率は、５〜２０％である。   The n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1 have the same length in the direction perpendicular to the paper surface of FIG. The area occupation ratio, which is the ratio of the entire area of the n-type amorphous films 111 to 11m to the area of the p-type single crystal silicon substrate 101, is 60 to 93%. The area occupation ratio, which is the ratio of the entire area of 12m−1 to the area of the p-type single crystal silicon substrate 101, is 5 to 20%.

このように、ｎ型非晶質膜１１１〜１１ｍの面積占有率をｐ型非晶質膜１２１〜１２ｍ−１の面積占有率よりも大きくするのは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔がｐｎ接合（ｎ型非晶質膜１１１〜１１ｍ／ｐ型単結晶シリコン基板１０１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupation ratio of the n-type amorphous films 111 to 11m is made larger than the area occupation ratio of the p-type amorphous films 121 to 12m-1 in the p-type single crystal silicon substrate 101. The separated electrons and holes are easily separated by the pn junction (n-type amorphous film 111-11m / p-type single crystal silicon substrate 101), and the contribution rate of photoexcited electrons and holes to power generation is increased. Because.

光電変換素子２００は、図２から図４に示す工程（ａ）〜工程（ｌ）に従って製造される。この場合、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１、半導体薄膜３１〜３ｎおよび電極４１〜４ｍ，５１〜５ｍ−１をそれぞれｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１、半導体薄膜１３１〜１３ｎおよび電極１４１〜１４ｍ，１５１〜１５ｍ−１に読み替えればよい。そして、ｎ型非晶質膜１１１〜１１ｍは、表１に示すｎ型非晶質膜２１〜２ｍ−１と同じ材料ガスおよびｎ型非晶質膜２１〜２ｍ−１の条件と同じ条件を用いてプラズマＣＶＤ法によって形成され、ｐ型非晶質膜１２１〜１２ｍ−１は、表１に示すｐ型非晶質膜１１〜１ｍと同じ材料ガスおよびｐ型非晶質膜１１〜１ｍの条件と同じ条件を用いてプラズマＣＶＤ法によって形成される。また、半導体薄膜１３１〜１３ｎは、表１に示す半導体薄膜３１〜３ｎと同じ材料ガスおよび半導体薄膜３１〜３ｎの条件と同じ条件を用いてプラズマＣＶＤ法によって形成される。   The photoelectric conversion element 200 is manufactured according to the steps (a) to (l) shown in FIGS. In this case, the p-type amorphous films 11 to 1m, the n-type amorphous films 21 to 2m-1, the semiconductor thin films 31 to 3n, and the electrodes 41 to 4m and 51 to 5m-1 are respectively connected to the n-type amorphous film 111. To 11m, p-type amorphous films 121 to 12m-1, semiconductor thin films 131 to 13n, and electrodes 141 to 14m, 151 to 15m-1. The n-type amorphous films 111 to 11m have the same material gas as the n-type amorphous films 21 to 2m-1 shown in Table 1 and the same conditions as the conditions of the n-type amorphous films 21 to 2m-1. The p-type amorphous films 121 to 12m-1 are formed of the same material gas as the p-type amorphous films 11 to 1m shown in Table 1 and the p-type amorphous films 11 to 1m. It is formed by a plasma CVD method using the same conditions. The semiconductor thin films 131 to 13n are formed by the plasma CVD method using the same material gas as the semiconductor thin films 31 to 3n shown in Table 1 and the same conditions as the conditions of the semiconductor thin films 31 to 3n.

光電変換素子２００において、太陽光がパッシベーション膜１０２側から光電変換素子２００に照射されると、ｐ型単結晶シリコン基板１０１中で電子および正孔が光励起される。   In the photoelectric conversion element 200, when sunlight is irradiated to the photoelectric conversion element 200 from the passivation film 102 side, electrons and holes are photoexcited in the p-type single crystal silicon substrate 101.

光励起された電子および正孔は、パッシベーション膜１０２側へ拡散しても、パッシベーション膜１０２によるｐ型単結晶シリコン基板１０１のパッシベーション効果によって再結合し難く、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散する。   Even if the photoexcited electrons and holes diffuse to the passivation film 102 side, they are not easily recombined by the passivation effect of the p-type single crystal silicon substrate 101 by the passivation film 102, and the n-type amorphous films 111 to 11m and p Diffusion to the side of the type amorphous films 121 to 12m-1.

そして、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｎ接合）による内部電界によって分離され、電子は、ｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。   Then, the electrons and holes diffused toward the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1 are transferred to the n-type amorphous films 111 to 11m / p-type single crystal silicon substrate 101. The electrons are separated by an internal electric field due to (= pn junction), the electrons reach the electrodes 141 to 14m through the n-type amorphous films 111 to 11m, and the holes are p-type amorphous films 121 to 12m-1. To reach the electrodes 151-15m-1.

電極１４１〜１４ｍへ到達した電子は、電極１４１〜１４ｍと電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。   The electrons that have reached the electrodes 141 to 14m reach the electrodes 151 to 15m-1 via a load connected between the electrodes 141 to 14m and the electrodes 151 to 15m-1, and recombine with the holes.

このように、光電変換素子２００は、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 200 converts the electrons and holes photoexcited in the p-type single crystal silicon substrate 101 into the back surface of the p-type single crystal silicon substrate 101 (= p-type single crystal silicon on which the passivation film 102 is formed). This is a back-contact photoelectric conversion element that is taken out from the surface opposite to the surface of the substrate 101.

そして、光電変換素子２００においては、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１は、直接接することはなく、ｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間には、半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。   In the photoelectric conversion element 200, the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1 are not in direct contact with each other, and the n-type amorphous films 111 to 11m and the p-type are not in contact with each other. Semiconductor thin films 131 to 13n exist between the amorphous films 121 to 12m-1. Therefore, as described in the photoelectric conversion element 100, the insulating property can be improved.

図９は、実施の形態２による他の光電変換素子の構成を示す断面図である。実施の形態２による光電変換素子は、図９に示す光電変換素子２００Ａであってもよい。   FIG. 9 is a cross-sectional view showing a configuration of another photoelectric conversion element according to the second embodiment. The photoelectric conversion element according to Embodiment 2 may be a photoelectric conversion element 200A shown in FIG.

図９を参照して、光電変換素子２００Ａは、図８に示す光電変換素子２００にｉ型非晶質膜１６１〜１６ｍを追加したものであり、その他は、光電変換素子２００と同じである。   Referring to FIG. 9, photoelectric conversion element 200 </ b> A is obtained by adding i-type amorphous films 161 to 16 m to photoelectric conversion element 200 shown in FIG. 8, and the rest is the same as photoelectric conversion element 200.

ｉ型非晶質膜１６１〜１６ｍは、非晶質相からなり、それぞれ、ｐ型単結晶シリコン基板１０１およびｎ型非晶質膜１１１〜１１ｍに接し、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間に配置される。そして、ｉ型非晶質膜１６１〜１６ｍの各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜１６１〜１６ｍは、ｐ型単結晶シリコン基板１０１の面内方向（図９の紙面における左右方向）において、それぞれ、ｎ型非晶質膜１１１〜１１ｍと同じ幅を有する。更に、ｉ型非晶質膜１６１〜１６ｍは、図９の紙面に垂直な方向において、それぞれ、ｎ型非晶質膜１１１〜１１ｍと同じ長さを有する。   The i-type amorphous films 161 to 16m are made of an amorphous phase, are in contact with the p-type single crystal silicon substrate 101 and the n-type amorphous films 111 to 11m, respectively, and the p-type single crystal silicon substrate 101 and the n-type It arrange | positions between the amorphous | non-crystalline films 111-11m. Each of the i-type amorphous films 161 to 16m is made of, for example, i-type a-Si, and has a film thickness of, for example, 10 nm. Further, the i-type amorphous films 161 to 16m have the same width as the n-type amorphous films 111 to 11m in the in-plane direction of the p-type single crystal silicon substrate 101 (the left-right direction in the paper surface of FIG. 9), respectively. Have. Furthermore, the i-type amorphous films 161 to 16m have the same length as the n-type amorphous films 111 to 11m, respectively, in the direction perpendicular to the paper surface of FIG.

光電変換素子２００Ａにおいては、ｐ型非晶質膜１２１〜１２ｍ−１の各々の膜厚は、ｎ型非晶質膜１１１〜１１ｍの膜厚とｉ型非晶質膜１６１〜１６ｍの膜厚との合計膜厚からなる。   In the photoelectric conversion element 200A, the thicknesses of the p-type amorphous films 121 to 12m−1 are the thicknesses of the n-type amorphous films 111 to 11m and the i-type amorphous films 161 to 16m. And the total film thickness.

また、光電変換素子２００Ａにおいては、半導体薄膜１３１は、ｎ型非晶質膜１１１の一部の表面および端面と、ｉ型非晶質膜１６１の端面と、ｐ型非晶質膜１２１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３２，１３３は、ｎ型非晶質膜１１２の一部の表面および端面と、ｉ型非晶質膜１６２の端面と、ｐ型非晶質膜１２１，１２２の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３４，１３５は、ｎ型非晶質膜１１３の一部の表面および端面と、ｉ型非晶質膜１６３の端面と、ｐ型非晶質膜１２２，１２３の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。以下、同様にして、半導体薄膜１３ｎ−２，１３ｎ−１は、ｎ型非晶質膜１１ｍ−１の一部の表面および端面と、ｉ型非晶質膜１６ｍ−１の端面と、ｐ型非晶質膜１２ｍ−２，１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍの一部の表面および端面と、ｉ型非晶質膜１６ｍの端面と、ｐ型非晶質膜１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。   In the photoelectric conversion element 200A, the semiconductor thin film 131 includes a part of the surface and end face of the n-type amorphous film 111, the end face of the i-type amorphous film 161, and the surface of the p-type amorphous film 121. The semiconductor thin films 132 and 133 are in contact with a part of the surface and the end face of the n-type amorphous film 112 and the i-type amorphous film 162. The semiconductor thin films 134 and 135 are in contact with the end surfaces of the p-type amorphous films 121 and 122, and a part of the surface of the p-type single crystal silicon substrate 101. Part of the surface and end face, the end face of i-type amorphous film 163, the surfaces and end faces of p-type amorphous films 122 and 123, and the part of the surface of p-type single crystal silicon substrate 101 are in contact with each other. Hereinafter, in the same manner, the semiconductor thin films 13n-2 and 13n-1 include a partial surface and end face of the n-type amorphous film 11m-1, an end face of the i-type amorphous film 16m-1, and a p-type. The semiconductor thin film 13n is in contact with the surfaces and end faces of the amorphous films 12m-2 and 12m-1 and part of the surface of the p-type single crystal silicon substrate 101, and the semiconductor thin film 13n is part of the surface of the n-type amorphous film 11m. And the end face, the end face of the i-type amorphous film 16m, the surface and end face of the p-type amorphous film 12m-1, and the partial surface of the p-type single crystal silicon substrate 101.

光電変換素子２００Ａは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１上に堆積され、その後、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍのガス流量と同じであり、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜を堆積するときのガス流量は、表１に示すｎ型非晶質膜２１〜２ｍ−１のガス流量と同じである。   200 A of photoelectric conversion elements are manufactured by the process (a)-process (l) shown in FIGS. In this case, in the step (c) of FIG. 2, an i-type amorphous film for the i-type amorphous films 161 to 16m is deposited on the p-type single crystal silicon substrate 101 by the plasma CVD method. An n-type amorphous film for the amorphous films 111 to 11m is deposited on the i-type amorphous film for the i-type amorphous films 161 to 16m by a plasma CVD method. The gas flow rate when depositing the i-type amorphous films for the i-type amorphous films 161 to 16m is the same as the gas flow rate of the i-type amorphous films 61 to 6m shown in Table 1, and n The gas flow rate when depositing the n-type amorphous film for the n-type amorphous films 111 to 11m is the same as the gas flow rate of the n-type amorphous films 21 to 2m-1 shown in Table 1.

光電変換素子２００Ａにおける発電機構は、光電変換素子２００の発電機構と概ね同じであり、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｉ型非晶質膜１６１〜１６ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｉｎ接合）による内部電界によって分離され、電子は、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。   The power generation mechanism in the photoelectric conversion element 200A is substantially the same as the power generation mechanism of the photoelectric conversion element 200, and electrons and positive ions diffused to the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1 side. The holes are separated by an internal electric field by the n-type amorphous film 111-11m / i-type amorphous film 161-16m / p-type single crystal silicon substrate 101 (= pin junction), and the electrons are i-type amorphous. It reaches the electrodes 141 to 14m via the films 161 to 16m and the n-type amorphous films 111 to 11m, and the holes reach the electrodes 151 to 15m-1 via the p-type amorphous films 121 to 12m-1. To reach.

電極１４１〜１４ｍへ到達した電子は、電極１４１〜１４ｍと電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。   The electrons that have reached the electrodes 141 to 14m reach the electrodes 151 to 15m-1 via a load connected between the electrodes 141 to 14m and the electrodes 151 to 15m-1, and recombine with the holes.

このように、光電変換素子２００Ａは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 200 </ b> A uses the electrons and holes photoexcited in the p-type single crystal silicon substrate 101 to convert the back surface of the p-type single crystal silicon substrate 101 (= p-type single crystal silicon on which the passivation film 102 is formed). This is a back-contact photoelectric conversion element that is taken out from the surface opposite to the surface of the substrate 101.

そして、光電変換素子２００Ａにおいては、ｎ型非晶質膜１１１〜１１ｍおよびｉ型非晶質膜１６１〜１６ｍとｐ型非晶質膜１２１〜１２ｍ−１との間には、ｎ型非晶質膜１１１〜１１ｍおよびｉ型非晶質膜１６１〜１６ｍがｐ型非晶質膜１２１〜１２ｍ−１に接しないように半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。   In the photoelectric conversion element 200A, the n-type amorphous films 111 to 11m and the i-type amorphous films 161 to 16m and the p-type amorphous films 121 to 12m-1 are n-type amorphous. The semiconductor thin films 131 to 13n exist so that the material films 111 to 11m and the i-type amorphous films 161 to 16m do not contact the p-type amorphous films 121 to 12m-1. Therefore, as described in the photoelectric conversion element 100, the insulating property can be improved.

また、光電変換素子２００Ａにおいては、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間にｉ型非晶質膜１６１〜１６ｍが存在するので、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子２００Ａの変換効率を向上できる。   In the photoelectric conversion element 200A, since the i-type amorphous films 161 to 16m exist between the p-type single crystal silicon substrate 101 and the n-type amorphous films 111 to 11m, the p-type single crystal silicon substrate Recombination of electrons at the interface between 101 and the n-type amorphous films 111 to 11m is suppressed. As a result, the short-circuit photocurrent increases and the conversion efficiency of the photoelectric conversion element 200A can be improved.

光電変換素子２００Ａについてのその他の説明は、光電変換素子２００についての説明と同じである。   The other description of the photoelectric conversion element 200A is the same as the description of the photoelectric conversion element 200.

図１０は、実施の形態２による更に他の光電変換素子の構成を示す断面図である。実施の形態２による光電変換素子は、図１０に示す光電変換素子２００Ｂであってもよい。   FIG. 10 is a cross-sectional view illustrating a configuration of still another photoelectric conversion element according to the second embodiment. The photoelectric conversion element according to Embodiment 2 may be a photoelectric conversion element 200B shown in FIG.

図１０を参照して、光電変換素子２００Ｂは、図８に示す光電変換素子２００にｉ型非晶質膜１７１〜１７ｍ−１を追加したものであり、その他は、光電変換素子２００と同じである。   Referring to FIG. 10, photoelectric conversion element 200B is obtained by adding i-type amorphous films 171 to 17m-1 to photoelectric conversion element 200 shown in FIG. is there.

ｉ型非晶質膜１７１〜１７ｍ−１は、非晶質相からなり、それぞれ、ｐ型単結晶シリコン基板１０１およびｐ型非晶質膜１２１〜１２ｍ−１に接し、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間に配置される。そして、ｉ型非晶質膜１７１〜１７ｍ−１の各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜１７１〜１７ｍ−１は、図１０の紙面に垂直な方向において、それぞれ、ｐ型非晶質膜１２１〜１２ｍ−１と同じ長さを有する。   The i-type amorphous films 171 to 17m-1 are made of an amorphous phase, and are in contact with the p-type single crystal silicon substrate 101 and the p-type amorphous films 121 to 12m-1, respectively. 101 and the p-type amorphous films 121 to 12m-1. Each of the i-type amorphous films 171 to 17m-1 is made of, for example, i-type a-Si, and has a film thickness of, for example, 10 nm. The i-type amorphous films 171 to 17m-1 have the same length as the p-type amorphous films 121 to 12m-1 in the direction perpendicular to the paper surface of FIG.

光電変換素子２００Ｂにおいては、ｎ型非晶質膜１１１〜１１ｍの各々の膜厚は、ｐ型非晶質膜１２１〜１２ｍ−１の膜厚とｉ型非晶質膜１７１〜１７ｍ−１の膜厚との合計膜厚からなる。   In the photoelectric conversion element 200B, each of the n-type amorphous films 111 to 11m has a thickness of the p-type amorphous films 121 to 12m-1 and that of the i-type amorphous films 171 to 17m-1. It consists of the total film thickness with the film thickness.

また、光電変換素子２００Ｂにおいては、半導体薄膜１３１は、ｎ型非晶質膜１１１の一部の表面および端面と、ｉ型非晶質膜１７１の端面と、ｐ型非晶質膜１２１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３２，１３３は、ｎ型非晶質膜１１２の一部の表面および端面と、ｉ型非晶質膜１７１，１７２の端面と、ｐ型非晶質膜１２１，１２２の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３４，１３５は、ｎ型非晶質膜１１３の一部の表面および端面と、ｉ型非晶質膜１７２，１７３の端面と、ｐ型非晶質膜１２２，１２３の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。以下、同様にして、半導体薄膜１３ｎ−２，１３ｎ−１は、ｎ型非晶質膜１１ｍ−１の一部の表面および端面と、ｉ型非晶質膜１７ｍ−２，１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−２，１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍの一部の表面および端面と、ｉ型非晶質膜１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。   In the photoelectric conversion element 200B, the semiconductor thin film 131 includes a part of the surface and end surface of the n-type amorphous film 111, the end surface of the i-type amorphous film 171 and the surface of the p-type amorphous film 121. The semiconductor thin films 132 and 133 are in contact with a part of the surface and the end face of the n-type amorphous film 112 and the i-type amorphous film 171. , 172, the surfaces and end surfaces of the p-type amorphous films 121 and 122, and a part of the surface of the p-type single crystal silicon substrate 101. The semiconductor thin films 134 and 135 are n-type amorphous films. 113 part of the surface and end face, i type amorphous films 172 and 173, p type amorphous films 122 and 123, and part of p type single crystal silicon substrate 101. And touch. Hereinafter, in the same manner, the semiconductor thin films 13n-2 and 13n-1 include a partial surface and end face of the n-type amorphous film 11m-1, and end faces of the i-type amorphous films 17m-2 and 17m-1. The semiconductor thin film 13n is in contact with the surfaces and end faces of the p-type amorphous films 12m-2 and 12m-1 and a part of the surface of the p-type single crystal silicon substrate 101. Part of the surface and end face, the end face of the i-type amorphous film 17m-1, the surface and end face of the p-type amorphous film 12m-1, and the part of the surface of the p-type single crystal silicon substrate 101 Touch.

光電変換素子２００Ｂは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図３の工程（ｉ）において、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１、ｎ型非晶質膜１１１〜１１ｍおよび半導体薄膜１３１〜１３ｎ上に堆積され、その後、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍのガス流量と同じであり、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜を堆積するときのガス流量は、表１に示すｐ型非晶質膜１１〜１ｍのガス流量と同じである。   The photoelectric conversion element 200B is manufactured by steps (a) to (l) illustrated in FIGS. In this case, in the step (i) of FIG. 3, the i-type amorphous film for the i-type amorphous films 171 to 17m-1 is converted into the p-type single crystal silicon substrate 101, the n-type amorphous film by the plasma CVD method. The p-type amorphous films for the p-type amorphous films 121 to 12m-1 are deposited on the 111 to 11m and the semiconductor thin films 131 to 13n by the plasma CVD method. 1 is deposited on the i-type amorphous film. The gas flow rate when depositing the i-type amorphous film for the i-type amorphous films 171 to 17m-1 is the same as the gas flow rate of the i-type amorphous films 61 to 6m shown in Table 1. The gas flow rate when depositing the p-type amorphous film for the p-type amorphous films 121 to 12m-1 is the same as the gas flow rate of the p-type amorphous films 11 to 1m shown in Table 1.

光電変換素子２００Ｂにおける発電機構は、光電変換素子２００の発電機構と概ね同じであり、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｎ接合）による内部電界によって分離され、電子は、ｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。   The power generation mechanism in the photoelectric conversion element 200B is substantially the same as the power generation mechanism of the photoelectric conversion element 200, and the electrons and positive ions diffused to the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1 side. The holes are separated by an internal electric field generated by the n-type amorphous films 111 to 11m / p-type single crystal silicon substrate 101 (= pn junction), and electrons pass through the n-type amorphous films 111 to 11m and the electrodes 141 to 11m. 14m and the holes reach the electrodes 151 to 15m-1 through the i-type amorphous films 171 to 17m-1 and the p-type amorphous films 121 to 12m-1.

電極１４１〜１４ｍ−１へ到達した電子は、電極１４１〜１４ｍ−１と電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。   The electrons that have reached the electrodes 141 to 14m-1 reach the electrodes 151 to 15m-1 via a load connected between the electrodes 141 to 14m-1 and the electrodes 151 to 15m-1, and are regenerated with holes. Join.

このように、光電変換素子２００Ｂは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 200B uses electrons and holes photoexcited in the p-type single crystal silicon substrate 101 to convert the back surface of the p-type single crystal silicon substrate 101 (= p-type single crystal silicon on which the passivation film 102 is formed). This is a back-contact photoelectric conversion element that is taken out from the surface opposite to the surface of the substrate 101.

そして、光電変換素子２００Ｂにおいては、ｎ型非晶質膜１１１〜１１ｍとｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１との間には、ｎ型非晶質膜１１１〜１１ｍがｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１に接しないように半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。   In the photoelectric conversion element 200B, the n-type amorphous films 111 to 11m, the i-type amorphous films 171 to 17m-1, and the p-type amorphous films 121 to 12m-1 are n-type. Semiconductor thin films 131 to 13n exist so that the amorphous films 111 to 11m do not contact the i-type amorphous films 171 to 17m-1 and the p-type amorphous films 121 to 12m-1. Therefore, as described in the photoelectric conversion element 100, the insulating property can be improved.

また、光電変換素子２００Ｂにおいては、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間にｉ型非晶質膜１７１〜１７ｍ−１が存在するので、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子２００Ｂの変換効率を向上できる。   Moreover, in the photoelectric conversion element 200B, since the i-type amorphous films 171 to 17m-1 exist between the p-type single crystal silicon substrate 101 and the p-type amorphous films 121 to 12m-1, the p-type Recombination of holes at the interface between the single crystal silicon substrate 101 and the p-type amorphous films 121 to 12m−1 is suppressed. As a result, the short-circuit photocurrent increases and the conversion efficiency of the photoelectric conversion element 200B can be improved.

光電変換素子２００Ｂについてのその他の説明は、光電変換素子２００についての説明と同じである。   The other description of the photoelectric conversion element 200B is the same as the description of the photoelectric conversion element 200.

図１１は、実施の形態２による更に他の光電変換素子の構成を示す断面図である。実施の形態２による光電変換素子は、図１１に示す光電変換素子２００Ｃであってもよい。   FIG. 11 is a cross-sectional view illustrating a configuration of still another photoelectric conversion element according to the second embodiment. The photoelectric conversion element according to Embodiment 2 may be a photoelectric conversion element 200C shown in FIG.

図１１を参照して、光電変換素子２００Ｃは、図８に示す光電変換素子２００にｉ型非晶質膜１６１〜１６ｍ，１７１〜１７ｍ−１を追加したものであり、その他は、光電変換素子２００と同じである。   Referring to FIG. 11, photoelectric conversion element 200C is obtained by adding i-type amorphous films 161 to 16m and 171 to 17m-1 to photoelectric conversion element 200 shown in FIG. The same as 200.

ｉ型非晶質膜１６１〜１６ｍ，１７１〜１７ｍ−１については、上述したとおりである。   The i-type amorphous films 161 to 16m and 171 to 17m-1 are as described above.

光電変換素子２００Ｃにおいては、半導体薄膜１３１は、ｎ型非晶質膜１１１の一部の表面および端面と、ｉ型非晶質膜１６１，１７１の端面と、ｐ型非晶質膜１２１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３２，１３３は、ｎ型非晶質膜１１２の一部の表面および端面と、ｉ型非晶質膜１６２，１７１，１７２の端面と、ｐ型非晶質膜１２１，１２２の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３４，１３５は、ｎ型非晶質膜１１３の一部の表面および端面と、ｉ型非晶質膜１６３，１７２，１７３の端面と、ｐ型非晶質膜１２２，１２３の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。以下、同様にして、半導体薄膜１３ｎ−２，１３ｎ−１は、ｎ型非晶質膜１１ｍ−１の一部の表面および端面と、ｉ型非晶質膜１６ｍ−１，１７ｍ−２，１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−２，１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍの一部の表面および端面と、ｉ型非晶質膜１６ｍ，１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。   In the photoelectric conversion element 200C, the semiconductor thin film 131 includes a partial surface and end face of the n-type amorphous film 111, end faces of the i-type amorphous films 161 and 171 and a surface of the p-type amorphous film 121. The semiconductor thin films 132 and 133 are in contact with a part of the surface and the end face of the n-type amorphous film 112 and the i-type amorphous film 162. , 171, 172, the surfaces and end faces of the p-type amorphous films 121, 122, and a part of the surface of the p-type single crystal silicon substrate 101, and the semiconductor thin films 134, 135 are made of n-type amorphous Partial surfaces and end faces of the material film 113, end faces of the i-type amorphous films 163, 172, and 173, surfaces and end faces of the p-type amorphous films 122 and 123, and the p-type single crystal silicon substrate 101 Contact with some surfaces. Hereinafter, in the same manner, the semiconductor thin films 13n-2 and 13n-1 include a partial surface and end face of the n-type amorphous film 11m-1, and the i-type amorphous films 16m-1, 17m-2, and 17m. -1 in contact with the surface of the p-type amorphous films 12m-2 and 12m-1 and the end surface of the p-type single crystal silicon substrate 101, and the semiconductor thin film 13n is made of n-type amorphous. Part of the surface and end face of the material film 11m, the end faces of the i-type amorphous films 16m and 17m-1, the surface and end faces of the p-type amorphous film 12m-1, and the p-type single crystal silicon substrate 101 Contact with some surfaces.

光電変換素子２００Ｃは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１上に堆積され、その後、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜上に堆積される。また、図３の工程（ｉ）において、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１、ｎ型非晶質膜１１１〜１１ｍおよび半導体薄膜１３１〜１３ｎ上に堆積され、その後、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜と、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜とを堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍを堆積するときのガス流量と同じであり、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜を堆積するときのガス流量は、表１に示すｎ型非晶質膜２１〜２ｍ−１を堆積するときのガス流量と同じであり、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜を堆積するときのガス流量は、表１に示すｐ型非晶質膜１１〜１ｍを堆積するときのガス流量と同じである。   The photoelectric conversion element 200C is manufactured by the steps (a) to (l) shown in FIGS. In this case, in the step (c) of FIG. 2, an i-type amorphous film for the i-type amorphous films 161 to 16m is deposited on the p-type single crystal silicon substrate 101 by the plasma CVD method. An n-type amorphous film for the amorphous films 111 to 11m is deposited on the i-type amorphous film for the i-type amorphous films 161 to 16m by a plasma CVD method. Further, in step (i) of FIG. 3, the i-type amorphous films for the i-type amorphous films 171 to 17m-1 are formed into a p-type single crystal silicon substrate 101 and an n-type amorphous film 111 by plasma CVD. To 11m and the semiconductor thin films 131 to 13n, and then the p-type amorphous film for the p-type amorphous films 121 to 12m-1 is formed by the plasma CVD method using the i-type amorphous films 171 to 17m-1 It is deposited on the i-type amorphous film. The gas flow rate when depositing the i-type amorphous film for the i-type amorphous films 161 to 16m and the i-type amorphous film for the i-type amorphous films 171 to 17m-1 is: The gas flow rate when depositing the n-type amorphous films 111 to 11m is the same as the gas flow rate when depositing the i-type amorphous films 61 to 6m shown in Table 1. The gas flow rate when depositing the n-type amorphous films 21 to 2m-1 shown in Table 1 is the same as that for depositing the p-type amorphous films for the p-type amorphous films 121 to 12m-1. The gas flow rate at that time is the same as the gas flow rate when the p-type amorphous films 11 to 1m shown in Table 1 are deposited.

光電変換素子２００Ｃにおける発電機構は、光電変換素子２００の発電機構と概ね同じであり、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｉ型非晶質膜１６１〜１６ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｉｎ接合）による内部電界によって分離され、電子は、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。   The power generation mechanism in the photoelectric conversion element 200C is substantially the same as the power generation mechanism of the photoelectric conversion element 200, and the electrons and positive ions diffused toward the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1 side. The holes are separated by an internal electric field by the n-type amorphous film 111-11m / i-type amorphous film 161-16m / p-type single crystal silicon substrate 101 (= pin junction), and the electrons are i-type amorphous. It reaches the electrodes 141 to 14m through the films 161 to 16m and the n-type amorphous films 111 to 11m, and the holes are formed from the i-type amorphous films 171 to 17m-1 and the p-type amorphous films 121 to 12m. -1 to reach the electrodes 151-15m-1.

電極１４１〜１４ｍへ到達した電子は、電極１４１〜１４ｍと電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。   The electrons that have reached the electrodes 141 to 14m reach the electrodes 151 to 15m-1 via a load connected between the electrodes 141 to 14m and the electrodes 151 to 15m-1, and recombine with the holes.

このように、光電変換素子２００Ｃは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 200 </ b> C uses the back surface of the p-type single crystal silicon substrate 101 (= p-type single crystal silicon on which the passivation film 102 is formed). This is a back-contact photoelectric conversion element that is taken out from the surface opposite to the surface of the substrate 101.

そして、光電変換素子２００Ｃにおいては、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍとｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１との間には、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍがｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１に接しないように半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。   In the photoelectric conversion element 200C, the i-type amorphous films 161 to 16m, the n-type amorphous films 111 to 11m, the i-type amorphous films 171 to 17m-1, and the p-type amorphous films 121 to 12m are used. −1, i-type amorphous films 161 to 16m and n-type amorphous films 111 to 11m are i-type amorphous films 171 to 17m-1 and p-type amorphous films 121 to 12m−. Semiconductor thin films 131 to 13n exist so as not to contact 1. Therefore, as described in the photoelectric conversion element 100, the insulating property can be improved.

また、光電変換素子２００Ｃにおいては、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間にｉ型非晶質膜１６１〜１６ｍが存在するので、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの界面における電子の再結合が抑制される。更に、光電変換素子２００Ｃにおいては、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間にｉ型非晶質膜１７１〜１７ｍ−１が存在するので、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との界面における正孔の再結合が抑制される。   In the photoelectric conversion element 200C, since the i-type amorphous films 161 to 16m exist between the p-type single crystal silicon substrate 101 and the n-type amorphous films 111 to 11m, the p-type single crystal silicon substrate Recombination of electrons at the interface between 101 and the n-type amorphous films 111 to 11m is suppressed. Furthermore, in the photoelectric conversion element 200C, since the i-type amorphous films 171 to 17m-1 exist between the p-type single crystal silicon substrate 101 and the p-type amorphous films 121 to 12m-1, Recombination of holes at the interface between the single crystal silicon substrate 101 and the p-type amorphous films 121 to 12m−1 is suppressed.

その結果、短絡光電流が増加し、光電変換素子２００Ｃの変換効率を向上できる。   As a result, the short-circuit photocurrent increases and the conversion efficiency of the photoelectric conversion element 200C can be improved.

光電変換素子２００Ｃについてのその他の説明は、光電変換素子２００についての説明と同じである。   The other description of the photoelectric conversion element 200C is the same as the description of the photoelectric conversion element 200.

光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｐ型単結晶シリコン基板１０１の光入射側の表面（＝パッシベーション膜１０２が形成された表面）がテクスチャ構造になっていてもよい。この場合、図２の工程（ａ）において、ｐ型単結晶シリコン基板１０１をエタノール等で超音波洗浄した後、ｐ型単結晶シリコン基板１０１の表面をアルカリを用いて化学的に異方性エッチングし、ｐ型単結晶シリコン基板１０１の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｐ型単結晶シリコン基板１０１の表面を水素で終端する。   In the photoelectric conversion elements 200, 200A, 200B, and 200C, the surface on the light incident side of the p-type single crystal silicon substrate 101 (= the surface on which the passivation film 102 is formed) may have a texture structure. In this case, after the p-type single crystal silicon substrate 101 is ultrasonically cleaned with ethanol or the like in the step (a) of FIG. 2, the surface of the p-type single crystal silicon substrate 101 is chemically anisotropically etched using alkali. Then, the surface of the p-type single crystal silicon substrate 101 is textured. Thereafter, as described above, the natural oxide film is removed using hydrofluoric acid, and the surface of the p-type single crystal silicon substrate 101 is terminated with hydrogen.

また、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、半導体薄膜１３１〜１３ｎは、ｉ型ａ−ＳｉＣからなると説明したが、実施の形態２においては、これに限らず、半導体薄膜１３１〜１３ｎは、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮおよびｉ型ａ−ＳｉＣＮのいずれかからなっていてもよく、一般的には、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の両方よりも光学バンドギャップが大きい半導体材料からなっていればよい。この場合、ｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１および半導体薄膜１３１〜１３ｎの全てが同じ材料（例えば、ａ−ＳｉＣ）からなる場合もあるが、半導体薄膜１３１〜１３ｎは、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１を構成するａ−ＳｉＣにおけるカーボン（Ｃ）量よりも多いＣを含むことによって、半導体薄膜１３１〜１３ｎの光学バンドギャップは、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の光学バンドギャップよりも大きく設定される。ｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１および半導体薄膜１３１〜１３ｎの全てがａ−ＳｉＣ以外の同じ材料からなる場合も同様である。   In the photoelectric conversion elements 200, 200A, 200B, and 200C, the semiconductor thin films 131 to 13n are described as being made of i-type a-SiC. However, in the second embodiment, the semiconductor thin films 131 to 13n are not limited thereto. May consist of any of i-type a-SiO, i-type a-SiN, and i-type a-SiCN, and in general, n-type amorphous films 111 to 11m and p-type amorphous films What is necessary is just to consist of a semiconductor material with an optical band gap larger than both of 121-12m-1. In this case, the n-type amorphous films 111 to 11m, the p-type amorphous films 121 to 12m-1, and the semiconductor thin films 131 to 13n may all be made of the same material (for example, a-SiC). The thin films 131 to 13n include a C that is larger than the amount of carbon (C) in the a-SiC constituting the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1, so that the semiconductor thin film The optical band gaps 131 to 13n are set larger than the optical band gaps of the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1. The same applies to the case where all of the n-type amorphous films 111 to 11m, the p-type amorphous films 121 to 12m-1, and the semiconductor thin films 131 to 13n are made of the same material other than a-SiC.

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、半導体薄膜１３１〜１３ｎは、ｉ型の導電型を有していなくてもよく、ｎ型非晶質膜１１１〜１１ｍに含まれるＰ濃度よりも低いＰを含んでいてもよく、ｐ型非晶質膜１２１〜１２ｍ−１に含まれるＢ濃度よりも低いＢを含んでいてもよい。このように、半導体薄膜１３１〜１３ｎ中におけるドーパント濃度がｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１中におけるドーパント濃度よりも低ければ、半導体薄膜１３１〜１３ｎの導電率がｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の導電率よりも低くなり、キャリア（電子および正孔）がｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間を流れ難くなるからである。   Furthermore, in the photoelectric conversion elements 200, 200A, 200B, and 200C, the semiconductor thin films 131 to 13n may not have the i-type conductivity type, and the P concentration contained in the n-type amorphous films 111 to 11m. P may be lower than that of the P-type amorphous films 121 to 12m-1, and B may be lower than the B concentration included in the p-type amorphous films 121 to 12m-1. Thus, if the dopant concentration in the semiconductor thin films 131 to 13n is lower than the dopant concentration in the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1, the semiconductor thin films 131 to 13n The conductivity is lower than the conductivity of the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1, and the carriers (electrons and holes) are n-type amorphous films 111 to 11m. This is because it becomes difficult to flow between the p-type amorphous films 121 to 12m−1.

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、半導体薄膜１３１〜１３ｎは、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の両方よりも大きい光学バンドギャップを有する２種以上の半導体材料を積層した構造からなっていてもよい。そして、半導体薄膜１３１〜１３ｎが半導体材料Ａと半導体材料Ｂとを積層した構造からなり、半導体材料Ａの光学バンドギャップが半導体材料Ｂの光学バンドギャップよりも大きい場合、半導体薄膜１３１〜１３ｎを半導体材料Ａ／半導体材料Ｂ／半導体材料Ａの積層構造によって構成してもよい。このような積層構造であれば、半導体薄膜１３１〜１３ｎ中へキャリアが注入されても、その注入されたキャリアは、半導体材料Ｂ中に閉じ込められ、ｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間を流れ難くなるからである。   Further, in the photoelectric conversion elements 200, 200A, 200B, and 200C, the semiconductor thin films 131 to 13n have an optical band larger than both the n-type amorphous films 111 to 11m and the p-type amorphous films 121 to 12m-1. You may consist of the structure which laminated | stacked the 2 or more types of semiconductor material which has a gap. When the semiconductor thin films 131 to 13n have a structure in which the semiconductor material A and the semiconductor material B are laminated, and the optical band gap of the semiconductor material A is larger than the optical band gap of the semiconductor material B, the semiconductor thin films 131 to 13n are replaced with the semiconductor. You may comprise by the laminated structure of material A / semiconductor material B / semiconductor material A. FIG. With such a laminated structure, even if carriers are injected into the semiconductor thin films 131 to 13n, the injected carriers are confined in the semiconductor material B, and the n-type amorphous films 111 to 11m and the p-type are confined. This is because it becomes difficult to flow between the amorphous films 121 to 12m-1.

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｎ型非晶質膜１１１〜１１ｍ−１は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｎ型非晶質膜１１１〜１１ｍ−１は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。   Further, in the photoelectric conversion elements 200, 200A, 200B, and 200C, it has been described that the n-type amorphous films 111 to 11m-1 are made of n-type a-Si. However, in the second embodiment, the present invention is not limited to this. The n-type amorphous films 111 to 11m-1 are made of n-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiCN, n-type a-SiGe, and n-type a-Ge. It may consist of either.

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｐ型非晶質膜１２１〜１２ｍは、ｐ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｐ型非晶質膜１２１〜１２ｍは、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。   Furthermore, in the photoelectric conversion elements 200, 200A, 200B, and 200C, it has been described that the p-type amorphous films 121 to 12m are made of p-type a-Si. However, in the second embodiment, the present invention is not limited to this. The type amorphous films 121 to 12m are made of any of p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiCN, p-type a-SiGe, and p-type a-Ge. It may be.

更に、光電変換素子２００Ａ，２００Ｃにおいては、ｉ型非晶質膜１６１〜１６ｍは、ｉ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｉ型非晶質膜１６１〜１６ｍは、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮ、およびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。   Further, in the photoelectric conversion elements 200A and 200C, the i-type amorphous films 161 to 16m have been described as being made of i-type a-Si. However, in the second embodiment, the i-type amorphous film is not limited thereto. The films 161 to 16m may be made of any of i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a-SiGe.

更に、光電変換素子２００Ｂ，２００Ｃにおいては、ｉ型非晶質膜１７１〜１７ｍ−１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｉ型非晶質膜１７１〜１７ｍ−１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮ、およびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。   Furthermore, in the photoelectric conversion elements 200B and 200C, the i-type amorphous films 171 to 17m-1 have been described as being made of i-type a-Si. However, in the second embodiment, the i-type non-film is not limited thereto. The crystalline films 171 to 17m-1 may be made of any of i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a-SiGe.

即ち、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１および半導体薄膜１３１〜１３ｎは、それぞれ、表２に示すｎ型非晶質膜２１〜２ｍ−１、ｐ型非晶質膜１１〜１ｍおよび半導体薄膜３１〜３ｎを構成する材料のいずれかからなっていてもよく、光電変換素子２００Ａ，２００Ｂ，２００Ｃにおいては、ｉ型非晶質膜１６１〜１６ｍおよび／またはｉ型非晶質膜１７１〜１７ｍ−１は、それぞれ、表２に示すｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１を構成する材料のいずれかからなっていてもよい。   That is, in the photoelectric conversion elements 200, 200A, 200B, and 200C, the n-type amorphous films 111 to 11m, the p-type amorphous films 121 to 12m-1, and the semiconductor thin films 131 to 13n are shown in Table 2, respectively. In the photoelectric conversion elements 200A, 200B, and 200C, the n-type amorphous films 21 to 2m-1, the p-type amorphous films 11 to 1m, and the semiconductor thin films 31 to 3n may be made of any of the materials. I-type amorphous films 161 to 16m and / or i-type amorphous films 171 to 17m-1 constitute i-type amorphous films 61 to 6m and 71 to 7m-1 shown in Table 2, respectively. It may be made of any of the materials to be used.

そして、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅ、ｎ型ａ−Ｇｅ、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅ、ｐ型ａ−Ｇｅ、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮ、およびｉ型ａ−ＳｉＧｅは、上述した材料ガスを用いてプラズマＣＶＤ法によって形成される。   N-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiCN, n-type a-SiGe, n-type a-Ge, p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiCN, p-type a-SiGe, p-type a-Ge, i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i The type a-SiGe is formed by the plasma CVD method using the material gas described above.

なお、ｉ型非晶質膜１６１〜１６ｍ，１７１〜１７ｍ−１用の材料としてｉ型ａ−Ｇｅが除外されるのは、上述したｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１用の材料としてｉ型ａ−Ｇｅが除外される理由と同じである。   Note that i-type a-Ge is excluded as a material for the i-type amorphous films 161 to 16m and 171 to 17m-1 because the i-type amorphous films 61 to 6m and 71 to 7m-1 described above are excluded. This is the same as the reason why i-type a-Ge is excluded as a material.

上述したように、実施の形態１においては、ｎ型単結晶シリコン基板１の裏面（＝光入射側の表面と反対の表面）側にｐ型非晶質膜１１〜１ｍと、ｎ型非晶質膜２１〜２ｍ−１と、半導体薄膜３１〜３ｎとを配置した構成からなる光電変換素子１００について説明した。また、実施の形態２においては、ｐ型単結晶シリコン基板１０１の裏面（＝光入射側の表面と反対の表面）側にｎ型非晶質膜１１１〜１１ｍと、ｐ型非晶質膜１２１〜１２ｍ−１と、半導体薄膜１３１〜１３ｎとを配置した構成からなる光電変換素子２００について説明した。   As described above, in the first embodiment, the p-type amorphous films 11 to 1 m and the n-type amorphous film are formed on the back surface (= the surface opposite to the light incident surface) of the n-type single crystal silicon substrate 1. The photoelectric conversion element 100 having a configuration in which the material films 21 to 2m-1 and the semiconductor thin films 31 to 3n are arranged has been described. In the second embodiment, the n-type amorphous films 111 to 11m and the p-type amorphous film 121 are formed on the back surface (= the surface opposite to the light incident surface) of the p-type single crystal silicon substrate 101. The photoelectric conversion element 200 having a configuration in which ˜12 m−1 and the semiconductor thin films 131 to 13 n are arranged has been described.

従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の一方の表面側に設けられ、第１の導電型と反対の第２の導電型を有する第１の非晶質膜と、単結晶シリコン基板の面内方向において第１の非晶質膜に隣接して単結晶シリコン基板の一方の表面側に設けられ、第１の導電型を有する第２の非晶質膜と、第１の非晶質膜と第２の非晶質膜との間に設けられ、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜とを備えていればよい。   Therefore, the photoelectric conversion element according to the embodiment of the present invention is provided with a single crystal silicon substrate having the first conductivity type and a second surface opposite to the first conductivity type, provided on one surface side of the single crystal silicon substrate. A first amorphous film having the conductivity type and a first crystal film provided on one surface side of the single crystal silicon substrate adjacent to the first amorphous film in the in-plane direction of the single crystal silicon substrate, Provided between the second amorphous film having the conductivity type, the first amorphous film, and the second amorphous film, and larger than both the first and second amorphous films What is necessary is just to provide the semiconductor thin film which has an optical band gap.

また、実施の形態１においては、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間に配置されたｉ型非晶質膜６１〜６ｍを備える光電変換素子１００Ａ、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間に配置されたｉ型非晶質膜７１〜７ｍ−１を備える光電変換素子１００Ｂ、およびｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間に配置されたｉ型非晶質膜６１〜６ｍと、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間に配置されたｉ型非晶質膜７１〜７ｍ−１とを備える光電変換素子１００Ｃについて説明した。   In the first embodiment, the photoelectric conversion element 100A including the i-type amorphous films 61 to 6m disposed between the n-type single crystal silicon substrate 1 and the p-type amorphous films 11 to 1m, n Photoelectric conversion element 100B including i-type amorphous films 71 to 7m-1 disposed between n-type single crystal silicon substrate 1 and n-type amorphous films 21 to 2m-1, and n-type single crystal silicon substrate 1 and p-type amorphous films 11 to 1m, i-type amorphous films 61 to 6m, n-type single crystal silicon substrate 1 and n-type amorphous films 21 to 2m-1 The photoelectric conversion element 100 </ b> C including the i-type amorphous films 71 to 7 m−1 disposed therebetween has been described.

更に、実施の形態２においては、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間に配置されたｉ型非晶質膜１６１〜１６ｍを備える光電変換素子２００Ａ、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間に配置されたｉ型非晶質膜１７１〜１７ｍ−１を備える光電変換素子２００Ｂ、およびｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間に配置されたｉ型非晶質膜１６１〜１６ｍと、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間に配置されたｉ型非晶質膜１７１〜１７ｍ−１とを備える光電変換素子２００Ｃについて説明した。   Furthermore, in the second embodiment, the photoelectric conversion element 200A, p including the i-type amorphous films 161 to 16m disposed between the p-type single crystal silicon substrate 101 and the n-type amorphous films 111 to 11m. Photoelectric conversion element 200B including i-type amorphous films 171 to 17m-1 disposed between p-type single crystal silicon substrate 101 and p-type amorphous films 121 to 12m-1, and p-type single crystal silicon substrate 101 and n-type amorphous films 111 to 11m, i-type amorphous films 161 to 16m, p-type single crystal silicon substrate 101, and p-type amorphous films 121 to 12m-1 The photoelectric conversion element 200 </ b> C including the i-type amorphous films 171 to 17 m−1 disposed therebetween has been described.

従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の一方の表面側に設けられ、第１の導電型と反対の第２の導電型を有する第１の非晶質膜と、単結晶シリコン基板の面内方向において第１の非晶質膜に隣接して単結晶シリコン基板の一方の表面側に設けられ、第１の導電型を有する第２の非晶質膜と、第１の非晶質膜と第２の非晶質膜との間に設けられ、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜と、単結晶シリコン基板と第１および第２の非晶質膜の少なくとも一方との間に設けられ、ｉ型の導電型を有する非晶質膜とを備えていればよい。そして、単結晶シリコン基板と第１および第２の非晶質膜の両方との間にｉ型の導電型を有する非晶質膜が設けられる場合、ｉ型の導電型を有する非晶質膜は、単結晶シリコン基板と第１の非晶質膜との間に設けられ、ｉ型の導電型を有する第３の非晶質膜と、単結晶シリコン基板と第２の非晶質膜との間に設けられ、ｉ型の導電型を有する第４の非晶質膜とからなる。   Therefore, the photoelectric conversion element according to the embodiment of the present invention is provided with a single crystal silicon substrate having the first conductivity type and a second surface opposite to the first conductivity type, provided on one surface side of the single crystal silicon substrate. A first amorphous film having the conductivity type and a first crystal film provided on one surface side of the single crystal silicon substrate adjacent to the first amorphous film in the in-plane direction of the single crystal silicon substrate, Provided between the second amorphous film having the conductivity type, the first amorphous film, and the second amorphous film, and larger than both the first and second amorphous films A semiconductor thin film having an optical band gap; and an amorphous film having an i-type conductivity type provided between the single crystal silicon substrate and at least one of the first and second amorphous films. That's fine. When an amorphous film having i-type conductivity is provided between the single crystal silicon substrate and both the first and second amorphous films, the amorphous film having i-type conductivity is used. Is provided between the single crystal silicon substrate and the first amorphous film, and has a third amorphous film having i-type conductivity, the single crystal silicon substrate, and the second amorphous film. And a fourth amorphous film having i-type conductivity.

更に、この発明の実施の形態による光電変換素子の製造方法は、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間（またはｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間）に半導体薄膜３１〜３ｎ（または半導体薄膜１３１〜１３ｎ）が配置された構成を製造する方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に第１の導電型と反対の第２の導電型を有する第１の非晶質膜を堆積する第１の工程と、半導体基板の面内方向における第１の非晶質膜の両端部を覆うように半導体薄膜を形成する第２の工程と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体薄膜および半導体基板の一方の表面上に第１の導電型を有する第２の非晶質膜を堆積する第３の工程とを備え、半導体薄膜は、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有していればよい。   Furthermore, the method for manufacturing the photoelectric conversion element according to the embodiment of the present invention is provided between the p-type amorphous films 11-1m and the n-type amorphous films 21-2m-1 (or the n-type amorphous film 111). ˜11 m and the p-type amorphous films 121 to 12 m −1) as long as the semiconductor thin films 31 to 3 n (or the semiconductor thin films 131 to 13 n) are arranged. Therefore, in the method of manufacturing a photoelectric conversion element according to the embodiment of the present invention, the second conductivity type opposite to the first conductivity type is formed on one surface of the semiconductor substrate made of single crystal silicon having the first conductivity type. A first step of depositing a first amorphous film comprising: a second step of forming a semiconductor thin film so as to cover both ends of the first amorphous film in the in-plane direction of the semiconductor substrate; Third step of depositing a semiconductor thin film and a second amorphous film having the first conductivity type on one surface of the semiconductor substrate adjacent to the first amorphous film in the in-plane direction of the semiconductor substrate The semiconductor thin film only needs to have an optical band gap larger than both the first and second amorphous films.

なお、実施の形態１においては、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。また、実施の形態２においては、第１の導電型は、ｐ型であり、第２の導電型は、ｎ型である。   In the first embodiment, the first conductivity type is n-type, and the second conductivity type is p-type. In the second embodiment, the first conductivity type is p-type, and the second conductivity type is n-type.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、光電変換素子およびその製造方法に適用される。   The present invention is applied to a photoelectric conversion element and a manufacturing method thereof.

１ ｎ型単結晶シリコン基板、２，１０２ パッシベーション膜、１１〜１ｍ，２０，１２１〜１２ｍ−１ ｐ型非晶質膜、２１〜２ｍ−１，６０，１１１〜１１ｍ ｎ型非晶質膜、３０，５０，７０ レジストパターン、３１〜３ｎ，４０，１３１〜１３ｎ 半導体薄膜、４１〜４ｍ，５１〜５ｍ−１，１４１〜１４ｍ，１５１〜１５ｍ−１ 電極、１００，１００Ａ，１００Ｂ，１００Ｃ，２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｃ 光電変換素子、６１〜６ｍ，７１〜７ｍ−１，１６１〜１６ｍ，１７１〜１７ｍ−１ ｉ型非晶質膜、１０１ ｐ型単結晶シリコン基板。   1 n-type single crystal silicon substrate, 2,102 passivation film, 11-1m, 20, 121-12m-1 p-type amorphous film, 21-2m-1, 60, 111-11m n-type amorphous film, 30, 50, 70 Resist pattern, 31-3n, 40, 131-13n Semiconductor thin film, 41-4m, 51-5m-1, 141-14m, 151-15m-1 Electrode, 100, 100A, 100B, 100C, 200 , 200A, 200B, 200C, 200C photoelectric conversion element, 61-6m, 71-7m-1, 161-16m, 171-17m-1 i-type amorphous film, 101 p-type single crystal silicon substrate.

Claims (13)

第１の導電型を有する単結晶シリコンからなる半導体基板と、
前記半導体基板の一方の表面側に設けられ、前記第１の導電型と反対の第２の導電型を有する第１の非晶質膜と、
前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体基板の一方の表面側に設けられ、前記第１の導電型を有する第２の非晶質膜と、
前記第１の非晶質膜と前記第２の非晶質膜との間に設けられ、前記第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜とを備える光電変換素子。 A semiconductor substrate made of single crystal silicon having a first conductivity type;
A first amorphous film provided on one surface side of the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A second amorphous film having the first conductivity type, provided on one surface side of the semiconductor substrate adjacent to the first amorphous film in an in-plane direction of the semiconductor substrate;
A semiconductor thin film provided between the first amorphous film and the second amorphous film and having an optical band gap larger than both of the first and second amorphous films. Photoelectric conversion element. 前記半導体基板と前記第１の非晶質層との間に設けられ、ｉ型の導電型を有する第３の非晶質膜を更に備える、請求項１に記載の光電変換素子。   2. The photoelectric conversion element according to claim 1, further comprising a third amorphous film provided between the semiconductor substrate and the first amorphous layer and having an i-type conductivity type. 前記半導体基板と前記第２の非晶質層との間に設けられ、ｉ型の導電型を有する第３の非晶質膜を更に備える、請求項１に記載の光電変換素子。   2. The photoelectric conversion element according to claim 1, further comprising a third amorphous film provided between the semiconductor substrate and the second amorphous layer and having an i-type conductivity type. 前記第３の非晶質膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項２または請求項３に記載の光電変換素子。   The third amorphous film is one of i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon carbon nitride, i-type amorphous silicon oxide, i-type amorphous silicon, and i-type amorphous silicon germanium. The photoelectric conversion element according to claim 2, comprising: 前記半導体基板と前記第１の非晶質層との間に設けられ、ｉ型の導電型を有する第３の非晶質膜と、
前記半導体基板と前記第２の非晶質層との間に設けられ、ｉ型の導電型を有する第４の非晶質膜とを更に備える、請求項１に記載の光電変換素子。 A third amorphous film provided between the semiconductor substrate and the first amorphous layer and having an i-type conductivity;
The photoelectric conversion element according to claim 1, further comprising a fourth amorphous film that is provided between the semiconductor substrate and the second amorphous layer and has an i-type conductivity type. 前記第３および第４の非晶質膜の各々は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項５に記載の光電変換素子。   Each of the third and fourth amorphous films includes i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon carbon nitride, i-type amorphous silicon oxide, i-type amorphous silicon, and i-type amorphous. The photoelectric conversion element according to claim 5, comprising any one of silicon germanium. 前記半導体薄膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、およびｉ型アモルファスシリコンオキサイドのいずれかからなる、請求項１から請求項６のいずれか１項に記載の光電変換素子。   7. The semiconductor thin film according to claim 1, wherein the semiconductor thin film is made of any one of i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon carbon nitride, and i-type amorphous silicon oxide. The photoelectric conversion element as described in 2. 前記半導体基板は、ｎ型単結晶シリコンからなり、
前記第１の非晶質膜は、ｐ型非晶質膜からなり、
前記第２の非晶質膜は、ｎ型非晶質膜からなる、請求項１から請求項７のいずれか１項に記載の光電変換素子。 The semiconductor substrate is made of n-type single crystal silicon,
The first amorphous film is a p-type amorphous film,
The photoelectric conversion element according to claim 1, wherein the second amorphous film is an n-type amorphous film. 前記第１の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなり、
前記第２の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなる、請求項８に記載の光電変換素子。 The first amorphous film includes p-type amorphous silicon carbide, p-type amorphous silicon nitride, p-type amorphous silicon carbon nitride, p-type amorphous silicon oxide, p-type amorphous silicon, p-type amorphous silicon germanium, and p-type. Made of either amorphous germanium,
The second amorphous film includes n-type amorphous silicon carbide, n-type amorphous silicon nitride, n-type amorphous silicon carbon nitride, n-type amorphous silicon oxide, n-type amorphous silicon, n-type amorphous silicon germanium, and n-type. The photoelectric conversion element according to claim 8, comprising any one of amorphous germanium. 前記半導体基板は、ｐ型単結晶シリコンからなり、
前記第１の非晶質膜は、ｎ型非晶質膜からなり、
前記第２の非晶質膜は、ｐ型非晶質膜からなる、請求項１から請求項７のいずれか１項に記載の光電変換素子。 The semiconductor substrate is made of p-type single crystal silicon,
The first amorphous film is an n-type amorphous film,
The photoelectric conversion element according to claim 1, wherein the second amorphous film is a p-type amorphous film. 前記第１の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなり、
前記第２の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなる、請求項１０に記載の光電変換素子。 The first amorphous film includes n-type amorphous silicon carbide, n-type amorphous silicon nitride, n-type amorphous silicon carbon nitride, n-type amorphous silicon oxide, n-type amorphous silicon, n-type amorphous silicon germanium, and n-type. Made of either amorphous germanium,
The second amorphous film includes p-type amorphous silicon carbide, p-type amorphous silicon nitride, p-type amorphous silicon carbon nitride, p-type amorphous silicon oxide, p-type amorphous silicon, p-type amorphous silicon germanium, and p-type. The photoelectric conversion element according to claim 10, comprising any of amorphous germanium. 第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に前記第１の導電型と反対の第２の導電型を有する第１の非晶質膜を堆積する第１の工程と、
前記半導体基板の面内方向における前記第１の非晶質膜の両端部を覆うように半導体薄膜を形成する第２の工程と、
前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体薄膜および前記半導体基板の一方の表面上に前記第１の導電型を有する第２の非晶質膜を堆積する第３の工程とを備え、
前記半導体薄膜は、前記第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する、光電変換素子の製造方法。 A first step of depositing a first amorphous film having a second conductivity type opposite to the first conductivity type on one surface of a semiconductor substrate made of single crystal silicon having a first conductivity type. When,
A second step of forming a semiconductor thin film so as to cover both end portions of the first amorphous film in the in-plane direction of the semiconductor substrate;
Depositing the semiconductor thin film and the second amorphous film having the first conductivity type on one surface of the semiconductor substrate adjacent to the first amorphous film in the in-plane direction of the semiconductor substrate And a third step to
The method for manufacturing a photoelectric conversion element, wherein the semiconductor thin film has an optical band gap larger than both of the first and second amorphous films. 前記第２の工程において、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、およびｉ型アモルファスシリコンオキサイドのいずれかからなる半導体薄膜が形成される、請求項１２に記載の光電変換素子の製造方法。   The semiconductor thin film made of any one of i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon carbon nitride, and i-type amorphous silicon oxide is formed in the second step. The manufacturing method of the photoelectric conversion element of description.
JP2011274370A 2011-12-15 2011-12-15 Photoelectric conversion element and manufacturing method of the same Pending JP2013125891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011274370A JP2013125891A (en) 2011-12-15 2011-12-15 Photoelectric conversion element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011274370A JP2013125891A (en) 2011-12-15 2011-12-15 Photoelectric conversion element and manufacturing method of the same

Publications (2)

Publication Number Publication Date
JP2013125891A true JP2013125891A (en) 2013-06-24
JP2013125891A5 JP2013125891A5 (en) 2015-01-22

Family

ID=48776963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011274370A Pending JP2013125891A (en) 2011-12-15 2011-12-15 Photoelectric conversion element and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013125891A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016140309A1 (en) * 2015-03-04 2016-09-09 シャープ株式会社 Photoelectric conversion element and method for manufacturing same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115785A (en) * 1985-11-14 1987-05-27 Kanegafuchi Chem Ind Co Ltd Semiconductor device
WO2008050889A1 (en) * 2006-10-27 2008-05-02 Kyocera Corporation Solar cell element manufacturing method and solar cell element
JP2008529265A (en) * 2005-01-20 2008-07-31 コミツサリア タ レネルジー アトミーク Semiconductor device having heterojunction and interfinger structure
JP2010021490A (en) * 2008-07-14 2010-01-28 Kobe Steel Ltd Semiconductor wiring
JP2010183080A (en) * 2009-02-04 2010-08-19 Lg Electronics Inc Solar cell and method for manufacturing the same
US20110056545A1 (en) * 2009-09-07 2011-03-10 Kwangsun Ji Solar cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115785A (en) * 1985-11-14 1987-05-27 Kanegafuchi Chem Ind Co Ltd Semiconductor device
JP2008529265A (en) * 2005-01-20 2008-07-31 コミツサリア タ レネルジー アトミーク Semiconductor device having heterojunction and interfinger structure
WO2008050889A1 (en) * 2006-10-27 2008-05-02 Kyocera Corporation Solar cell element manufacturing method and solar cell element
JP2010021490A (en) * 2008-07-14 2010-01-28 Kobe Steel Ltd Semiconductor wiring
JP2010183080A (en) * 2009-02-04 2010-08-19 Lg Electronics Inc Solar cell and method for manufacturing the same
US20110056545A1 (en) * 2009-09-07 2011-03-10 Kwangsun Ji Solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016140309A1 (en) * 2015-03-04 2016-09-09 シャープ株式会社 Photoelectric conversion element and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP6404825B2 (en) Photoelectric conversion element
KR20140040121A (en) Graphene-based multi-junctions flexible solar cell
JP2013191656A (en) Photoelectric conversion element and manufacturing method thereof
CN113644142A (en) Solar cell with passivation contact and preparation method thereof
US20220077329A1 (en) Solar cell with mxene electrode
JP6032911B2 (en) Photoelectric conversion element and manufacturing method thereof
JP2013115262A (en) Photoelectric conversion element
WO2015060013A1 (en) Photoelectric conversion element
JP2013214672A (en) Photoelectric conversion element
JP2013191657A (en) Photoelectric conversion element and manufacturing method thereof
JP2013125890A (en) Photoelectric conversion element and manufacturing method of the same
US20140048130A1 (en) Crystalline silicon solar cell water, and solar cell employing the same
JP2013125891A (en) Photoelectric conversion element and manufacturing method of the same
WO2014162979A1 (en) Photoelectric conversion device
JP5956742B2 (en) Photoelectric conversion element
WO2013168515A1 (en) Photovoltaic device and method for producing same
JP2013197158A (en) Photoelectric conversion element and manufacturing method thereof
CN114038932A (en) Single crystalline silicon solar cell with back containing silicon oxide-titanium nitride double-layer contact structure and preparation method thereof
CN112382680A (en) HJT battery and preparation method thereof based on laser induction
JP2013115266A (en) Photoelectric conversion element and method for manufacturing the same
JP2013021239A (en) Photoelectric conversion element
CN214753786U (en) Solar cell with passivation contact
JP2004335733A (en) Thin film solar cell
JP2013125879A (en) Photoelectric conversion element and manufacturing method for photoelectric conversion element
JP2013110187A (en) Photoelectric conversion element and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160216