JP2013125891A - 光電変換素子およびその製造方法 - Google Patents

Abstract

【課題】絶縁性を向上可能な光電変換素子を提供する。
【解決手段】光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、ｐ型非晶質膜１１〜１ｍと、ｎ型非晶質膜２１〜２ｍ−１と、半導体薄膜３１〜３ｎと、電極４１〜４ｍ，５１〜５ｍ−１とを備える。ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面に接してｎ型単結晶シリコン基板１の面内方向に交互に配置される。そして、半導体薄膜３１〜３ｎは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接し、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間に配置される。電極４１〜４ｍは、それぞれ、ｐ型非晶質膜１１〜１ｍに接して配置され、電極５１〜５ｍ−１は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１に接して配置される。
【選択図】図１

Description

この発明は、光電変換素子およびその製造方法に関するものである。

バックコンタクト型太陽電池は、従来、受光面側にあったｐｎ接合および電極を裏面側に形成することで、受光面側の電極による影を無くし、太陽光をより吸収させることで、高効率を得る太陽電池である。

そして、この太陽電池においては、ｐｎ接合は、熱拡散によって形成されている（特許文献１）。

また、熱拡散以外の方法によって、ｐｎ接合を裏面に形成した太陽電池も提案されている（特許文献２）。この太陽電池は、半導体基板の裏面にｉ型アモルファスシリコン（ａ−Ｓｉ）およびｎ型ａ−Ｓｉを順次積層し、その積層したｉ型ａ−Ｓｉおよびｎ型ａ−Ｓｉの一部分を除去し、その除去した一部分にｉ型ａ−Ｓｉおよびｐ型ａ−Ｓｉを順次積層した構造からなる。そして、この太陽電池においては、ｐ型ａ−Ｓｉは、ｉ型ａ−Ｓｉによってｎ型ａ−Ｓｉから分離されている。

特表２００６−５２３０２５号公報 特開２０１０−８０８８７号公報

しかし、特許文献２に記載された太陽電池においては、ｐ型ａ−Ｓｉとｎ型ａ−Ｓｉとの分離は、ｉ型ａ−Ｓｉによって行われ、ｉ型ａ−Ｓｉの膜厚が非常に薄いため、絶縁性が低いという問題がある。

そこで、この発明の実施の形態によれば、絶縁性を向上可能な光電変換素子を提供する。

また、この発明の実施の形態によれば、絶縁性を向上可能な光電変換素子の製造方法を提供する。

この発明の実施の形態によれば、光電変換素子は、半導体基板と、第１および第２の非晶質膜と、半導体薄膜とを備える。半導体基板は、第１の導電型を有する単結晶シリコンからなる。第１の非晶質膜は、半導体基板の一方の表面側に設けられ、第１の導電型と反対の第２の導電型を有する。第２の非晶質膜は、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面側に設けられ、第１の導電型を有する。半導体薄膜は、第１の非晶質膜と第２の非晶質膜との間に設けられ、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する。

また、この発明の実施の形態によれば、光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に第１の導電型と反対の第２の導電型を有する第１の非晶質膜を堆積する第１の工程と、半導体基板の面内方向における第１の非晶質膜の両端部を覆うように半導体薄膜を形成する第２の工程と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体薄膜および半導体基板の一方の表面上に第１の導電型を有する第２の非晶質膜を堆積する第３の工程とを備え、半導体薄膜は、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する。

この発明の実施の形態による光電変換素子においては、第１および第２の非晶質膜よりも大きい光学バンドギャップを有する半導体薄膜が第１の非晶質膜と第２の非晶質膜との間に設けられる。その結果、キャリアが第１の非晶質膜と第２の非晶質膜との間を流れ難くなる。

従って、絶縁性を向上できる。

また、この発明の実施の形態による光電変換素子の製造方法においては、第１の非晶質膜の両端部を覆うように半導体薄膜を形成し、半導体薄膜上に第２の非晶質膜を堆積する。その結果、第２の非晶質膜が第１の非晶質膜に接することはなく、キャリアが第１の非晶質膜と第２の非晶質膜との間を流れ難くなる。

従って、絶縁性を向上できる。

この発明の実施の形態１による光電変換素子の構成を示す断面図である。 図１に示す光電変換素子の製造方法を示す第１の工程図である。 図１に示す光電変換素子の製造方法を示す第２の工程図である。 図１に示す光電変換素子の製造方法を示す第３の工程図である。 実施の形態１による他の光電変換素子の構成を示す断面図である。 実施の形態１による更に他の光電変換素子の構成を示す断面図である。 実施の形態１による更に他の光電変換素子の構成を示す断面図である。 実施の形態２による光電変換素子の構成を示す断面図である。 実施の形態２による他の光電変換素子の構成を示す断面図である。 実施の形態２による更に他の光電変換素子の構成を示す断面図である。 実施の形態２による更に他の光電変換素子の構成を示す断面図である。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンカーボンナイトライド（ａ−ＳｉＣＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、ｐ型非晶質膜１１〜１ｍ（ｍは２以上の整数）と、ｎ型非晶質膜２１〜２ｍ−１と、半導体薄膜３１〜３ｎ（ｎはｎ＝２（ｍ−１）を満たす整数）と、電極４１〜４ｍ，５１〜５ｍ−１とを備える。

ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。

パッシベーション膜２は、例えば、二酸化シリコン（ＳｉＯ_２）からなり、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられる。そして、パッシベーション膜２は、例えば、１００ｎｍの膜厚を有する。

ｐ型非晶質膜１１〜１ｍの各々は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側と反対側の表面に接して設けられる。そして、ｐ型非晶質膜１１〜１ｍの各々は、例えば、ｐ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｐ型非晶質膜１１〜１ｍは、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。更に、ｐ型非晶質膜１１〜１ｍの各々におけるボロン（Ｂ）濃度は、例えば、５×１０^１９ｃｍ^−３である。

ｎ型非晶質膜２１〜２ｍ−１は、非晶質相からなり、それぞれ、ｐ型非晶質膜１１，１２間、ｐ型非晶質膜１２，１３間、・・・、およびｐ型非晶質膜１ｍ−１，１ｍ間において、半導体薄膜３１，３２；３３，３４；・・・；３ｎ−１，３ｎに接して配置される。そして、ｎ型非晶質膜２１〜２ｍ−１の各々は、例えば、ｎ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｎ型非晶質膜２１〜２ｍ−１の各々におけるリン（Ｐ）濃度は、例えば、５×１０^１９ｃｍ^−３である。

半導体薄膜３１〜３ｎの各々は、例えば、ｉ型ａ−ＳｉＣからなる。また、半導体薄膜３１〜３ｎの各々は、例えば、数十ｎｍ以上の膜厚を有し、一般的には、キャリア（電子および正孔）がトンネルできない膜厚を有する。そして、半導体薄膜３１は、ｐ型非晶質膜１１、ｎ型非晶質膜２１およびｎ型単結晶シリコン基板１に接して配置され、半導体薄膜３２，３３は、ｐ型非晶質膜１２、ｎ型非晶質膜２１，２２およびｎ型単結晶シリコン基板１に接して配置され、半導体薄膜３４，３５は、ｐ型非晶質膜１３、ｎ型非晶質膜２２，２３およびｎ型単結晶シリコン基板１に接して配置され、以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１、ｎ型非晶質膜２ｍ−２，２ｍ−１およびｎ型単結晶シリコン基板１に接して配置され、半導体薄膜３ｎは、ｐ型非晶質膜１ｍ、ｎ型非晶質膜２ｍ−１およびｎ型単結晶シリコン基板１に接して配置される。

電極４１〜４ｍは、それぞれ、ｐ型非晶質膜１１〜１ｍに接して設けられる。電極５１〜５ｍ−１は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１に接して設けられる。そして、電極４１〜４ｍ，５１〜５ｍ−１の各々は、例えば、銀（Ａｇ）からなる。

ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１は、図１の紙面に垂直な方向において同じ長さを有する。そして、ｐ型非晶質膜１１〜１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、ｎ型非晶質膜２１〜２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。

このように、ｐ型非晶質膜１１〜１ｍの面積占有率をｎ型非晶質膜２１〜２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。

図２〜図４は、それぞれ、図１に示す光電変換素子１００の製造方法を示す第１〜第３の工程図である。

光電変換素子１００の製造方法について説明する。光電変換素子１００は、プラズマ装置を主に用いてプラズマＣＶＤ法によって製造される。

プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。

仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。なお、反応室ＣＢ１は、ｐ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ２は、ｉ型ａ−ＳｉＣを堆積するための反応室であり、反応室ＣＢ３は、ｎ型ａ−Ｓｉを堆積するための反応室である。

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

仕込室、反応室ＣＢ１〜ＣＢ３および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３および取出室に最も近くなるように、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。

ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。

光電変換素子１００の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する（図２の工程（ａ）参照）。

ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１を酸化炉に入れ、１０００℃の温度で酸素雰囲気中でｎ型単結晶シリコン基板１を熱酸化する。この場合、酸化時間は、例えば、３０分である。そして、ｎ型単結晶シリコン基板１の片側の表面および端面に形成されたＳｉＯ_２をフッ酸によって除去し、ｎ型単結晶シリコン基板１の一方の表面にＳｉＯ_２からなるパッシベーション膜２を形成する（図２の工程（ｂ）参照）。

そして、ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ３の加熱機構も、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。

ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１／パッシベーション膜２は、仕込室から反応室ＣＢ１へ搬送される。

ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎを形成するときの材料ガスの流量を表１に示す。

ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ１へ搬送されると、２ｓｃｃｍのシラン（ＳｉＨ_４）ガスと、４２ｓｃｃｍの水素（Ｈ_２）ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型非晶質膜２０がｎ型単結晶シリコン基板１の表面（＝パッシベーション膜２が形成された面と反対側の表面）に堆積される（図２の工程（ｃ）参照）。なお、水素希釈されたＢ_２Ｈ_６ガスの濃度は、０．１％である。

ｐ型非晶質膜２０の膜厚が１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｐ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ１から取出室へ搬送し、ｐ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却した後、取り出す。

そして、取り出したｐ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２のｐ型非晶質膜２０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン３０を形成する（図２の工程（ｄ）参照）。

その後、レジストパターン３０をマスクとしてｐ型非晶質膜２０をドライエッチングまたはウェットエッチングによってエッチングし、ｐ型非晶質膜１１〜１ｍを形成する（図２の工程（ｅ）参照）。

ｐ型非晶質膜１１〜１ｍを形成すると、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２のｐ型非晶質膜１１〜１ｍ側をフッ酸で洗浄し、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。

ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ２へ搬送する。

ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、４２ｓｃｃｍのＨ_２ガスと、１．６ｓｃｃｍのメタン（ＣＨ_４）ガスとを反応室ＣＢ２に流し（表１参照）、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ２内でプラズマが発生し、ｉ型ａ−ＳｉＣからなる半導体薄膜４０がｐ型非晶質膜１１〜１ｍおよびｎ型単結晶シリコン基板１の表面に堆積される（図３の工程（ｆ）参照）。

半導体薄膜４０の膜厚が数十ｎｍ以上になると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＣＨ_４ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、半導体薄膜４０／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ２から取出室へ搬送する。そして、半導体薄膜４０／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。

その後、半導体薄膜４０／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の半導体薄膜４０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン５０を形成する（図３の工程（ｇ）参照）。

その後、レジストパターン５０をマスクとして半導体薄膜４０をドライエッチングまたはウェットエッチングによってエッチングし、半導体薄膜３１〜３ｎを形成する（図３の工程（ｈ）参照）。

そして、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の半導体薄膜３１〜３ｎ側をフッ酸で洗浄し、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。

その後、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。

半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ３へ搬送する。

半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ３へ搬送されると、２０ｓｃｃｍのＳｉＨ_４ガスと、１５０ｓｃｃｍのＨ_２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ_３）ガスとを反応室ＣＢ３に流し（表１参照）、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型非晶質膜６０が半導体薄膜３１〜３ｎ、ｐ型非晶質膜１１〜１ｍおよびｎ型単結晶シリコン基板１の表面に堆積される（図３の工程（ｉ）参照）。なお、水素希釈されたＰＨ_３ガスの濃度は、０．２％である。

ｎ型非晶質膜６０の膜厚が１０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｎ型非晶質膜６０／半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ３から取出室へ搬送する。そして、ｎ型非晶質膜６０／半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。

その後、ｎ型非晶質膜６０／半導体薄膜３１〜３ｎ／ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／パッシベーション膜２のｎ型非晶質膜６０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン７０を形成する（図４の工程（ｊ）参照）。

その後、レジストパターン７０をマスクとしてｎ型非晶質膜６０をドライエッチングまたはウェットエッチングによってエッチングし、ｎ型非晶質膜２１〜２ｍ−１を形成する（図４の工程（ｋ）参照）。

引き続いて、ｎ型非晶質膜２１〜２ｍ−１およびｐ型非晶質膜１１〜１ｍ側にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極４１〜４ｍ，５１〜５ｍ−１を形成する。これによって、光電変換素子１００が完成する（図４の工程（ｌ）参照）。

光電変換素子１００において、太陽光がパッシベーション膜２側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。

光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散する。

そして、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１（＝ｐｎ接合）による内部電界によって分離され、正孔は、ｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。

このように、光電変換素子１００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子１００においては、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１は、直接接することはなく、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間には、ｉ型ａ−ＳｉＣからなる半導体薄膜３１〜３ｎが存在する。ｉ型ａ−ＳｉＣの光学バンドギャップは、約２．０ｅＶであり、ｐ型非晶質膜１１〜１ｍを構成するｐ型ａ−Ｓｉの光学バンドギャップは、約１．７ｅＶであり、ｎ型非晶質膜２１〜２ｍ−１を構成するｎ型ａ−Ｓｉの光学バンドギャップも、約１．７ｅＶである。また、ｐ型ａ−Ｓｉは、約１×１０^−３（Ω・ｃｍ）^−１の導電率を有し、ｎ型ａ−Ｓｉは、約１×１０^−２（Ω・ｃｍ）^−１の導電率を有する。一方、ｉ型ａ−ＳｉＣは、約１×１０^−１２（Ω・ｃｍ）^−１の導電率を有する。その結果、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間には、キャリア（電子および正孔）に対する障壁が存在し、キャリア（電子および正孔）は、ｉ型ａ−ＳｉＣを介してｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間を流れ難くなる。従って、絶縁性を向上できる。

図５は、実施の形態１による他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図５に示す光電変換素子１００Ａであってもよい。

図５を参照して、光電変換素子１００Ａは、図１に示す光電変換素子１００にｉ型非晶質膜６１〜６ｍを追加したものであり、その他は、光電変換素子１００と同じである。

ｉ型非晶質膜６１〜６ｍは、非晶質相からなり、それぞれ、ｎ型単結晶シリコン基板１およびｐ型非晶質膜１１〜１ｍに接し、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間に配置される。そして、ｉ型非晶質膜６１〜６ｍの各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜６１〜６ｍは、ｎ型単結晶シリコン基板１の面内方向（図５の紙面における左右方向）において、それぞれ、ｐ型非晶質膜１１〜１ｍと同じ幅を有する。更に、ｉ型非晶質膜６１〜６ｍは、図５の紙面に垂直な方向において、それぞれ、ｐ型非晶質膜１１〜１ｍと同じ長さを有する。

光電変換素子１００Ａにおいては、ｎ型非晶質膜２１〜２ｍ−１の各々の膜厚は、ｐ型非晶質膜１１〜１ｍの膜厚とｉ型非晶質膜６１〜６ｍの膜厚との合計膜厚からなる。

また、光電変換素子１００Ａにおいては、半導体薄膜３１は、ｐ型非晶質膜１１の一部の表面および端面と、ｉ型非晶質膜６１の端面と、ｎ型非晶質膜２１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３２，３３は、ｐ型非晶質膜１２の一部の表面および端面と、ｉ型非晶質膜６２の端面と、ｎ型非晶質膜２１，２２の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３４，３５は、ｐ型非晶質膜１３の一部の表面および端面と、ｉ型非晶質膜６３の端面と、ｎ型非晶質膜２２，２３の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１の一部の表面および端面と、ｉ型非晶質膜６ｍ−１の端面と、ｎ型非晶質膜２ｍ−２，２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３ｎは、ｐ型非晶質膜１ｍの一部の表面および端面と、ｉ型非晶質膜６ｍの端面と、ｎ型非晶質膜２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。

光電変換素子１００Ａは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に堆積され、その後、ｐ型非晶質膜１１〜１ｍ用のｐ型非晶質膜２０がプラズマＣＶＤ法によってｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すとおりである。

光電変換素子１００Ａにおける発電機構は、光電変換素子１００の発電機構と概ね同じであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜６１〜６ｍ／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。

このように、光電変換素子１００Ａは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子１００Ａにおいては、ｐ型非晶質膜１１〜１ｍおよびｉ型非晶質膜６１〜６ｍとｎ型非晶質膜２１〜２ｍ−１との間には、ｎ型非晶質膜２１〜２ｍ−１がｐ型非晶質膜１１〜１ｍおよびｉ型非晶質膜６１〜６ｍに接しないように半導体薄膜３１〜３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。

また、光電変換素子１００Ａにおいては、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間にｉ型非晶質膜６１〜６ｍが存在するので、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子１００Ａの変換効率を向上できる。

光電変換素子１００Ａについてのその他の説明は、光電変換素子１００についての説明と同じである。

図６は、実施の形態１による更に他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図６に示す光電変換素子１００Ｂであってもよい。

図６を参照して、光電変換素子１００Ｂは、図１に示す光電変換素子１００にｉ型非晶質膜７１〜７ｍ−１を追加したものであり、その他は、光電変換素子１００と同じである。

ｉ型非晶質膜７１〜７ｍ−１は、非晶質相からなり、それぞれ、ｎ型単結晶シリコン基板１およびｎ型非晶質膜２１〜２ｍ−１に接し、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間に配置される。そして、ｉ型非晶質膜７１〜７ｍ−１の各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜７１〜７ｍ−１は、図６の紙面に垂直な方向において、それぞれ、ｎ型非晶質膜２１〜２ｍ−１と同じ長さを有する。

光電変換素子１００Ｂにおいては、ｐ型非晶質膜１１〜１ｍの各々の膜厚は、ｎ型非晶質膜２１〜２ｍ−１の膜厚とｉ型非晶質膜７１〜７ｍ−１の膜厚との合計膜厚からなる。

また、光電変換素子１００Ｂにおいては、半導体薄膜３１は、ｐ型非晶質膜１１の一部の表面および端面と、ｉ型非晶質膜７１の端面と、ｎ型非晶質膜２１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３２，３３は、ｐ型非晶質膜１２の一部の表面および端面と、ｉ型非晶質膜７１，７２の端面と、ｎ型非晶質膜２１，２２の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３４，３５は、ｐ型非晶質膜１３の一部の表面および端面と、ｉ型非晶質膜７２，７３の端面と、ｎ型非晶質膜２２，２３の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１の一部の表面および端面と、ｉ型非晶質膜７ｍ−２，７ｍ−１の端面と、ｎ型非晶質膜２ｍ−２，２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３ｎは、ｐ型非晶質膜１ｍの一部の表面および端面と、ｉ型非晶質膜７ｍ−１の端面と、ｎ型非晶質膜２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。

光電変換素子１００Ｂは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図３の工程（ｉ）において、ｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型非晶質膜１１〜１ｍ、半導体薄膜３１〜３ｎおよびｎ型単結晶シリコン基板１上に堆積され、その後、ｎ型非晶質膜６０がプラズマＣＶＤ法によってｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍのガス流量と同じである。

光電変換素子１００Ｂにおける発電機構は、光電変換素子１００の発電機構と概ね同じであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１（＝ｐｎ接合）による内部電界によって分離され、正孔は、ｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。

このように、光電変換素子１００Ｂは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子１００Ｂにおいては、ｐ型非晶質膜１１〜１ｍとｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１との間には、ｐ型非晶質膜１１〜１ｍがｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１に接しないように半導体薄膜３１〜３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。

また、光電変換素子１００Ｂにおいては、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間にｉ型非晶質膜７１〜７ｍ−１が存在するので、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子１００Ｂの変換効率を向上できる。

光電変換素子１００Ｂについてのその他の説明は、光電変換素子１００についての説明と同じである。

図７は、実施の形態１による更に他の光電変換素子の構成を示す断面図である。実施の形態１による光電変換素子は、図７に示す光電変換素子１００Ｃであってもよい。

図７を参照して、光電変換素子１００Ｃは、図１に示す光電変換素子１００にｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１を追加したものであり、その他は、光電変換素子１００と同じである。

ｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１については、上述したとおりである。

光電変換素子１００Ｃにおいては、半導体薄膜３１は、ｐ型非晶質膜１１の一部の表面および端面と、ｉ型非晶質膜６１，７１の端面と、ｎ型非晶質膜２１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３２，３３は、ｐ型非晶質膜１２の一部の表面および端面と、ｉ型非晶質膜６２，７１，７２の端面と、ｎ型非晶質膜２１，２２の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３４，３５は、ｐ型非晶質膜１３の一部の表面および端面と、ｉ型非晶質膜６３，７２，７３の端面と、ｎ型非晶質膜２２，２３の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。以下、同様にして、半導体薄膜３ｎ−２，３ｎ−１は、ｐ型非晶質膜１ｍ−１の一部の表面および端面と、ｉ型非晶質膜６ｍ−１，７ｍ−２，７ｍ−１の端面と、ｎ型非晶質膜２ｍ−２，２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接し、半導体薄膜３ｎは、ｐ型非晶質膜１ｍの一部の表面および端面と、ｉ型非晶質膜６ｍ，７ｍ−１の端面と、ｎ型非晶質膜２ｍ−１の表面および端面と、ｎ型単結晶シリコン基板１の一部の表面とに接する。

光電変換素子１００Ｃは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｎ型単結晶シリコン基板１上に堆積され、その後、ｐ型非晶質膜１１〜１ｍ用のｐ型非晶質膜２０がプラズマＣＶＤ法によってｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜上に堆積される。また、図３の工程（ｉ）において、ｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｎ型単結晶シリコン基板１、ｐ型非晶質膜１１〜１ｍおよび半導体薄膜３１〜３ｎ上に堆積され、その後、ｎ型非晶質膜２１〜２ｍ−１用のｎ型非晶質膜６０がプラズマＣＶＤ法によってｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜６１〜６ｍ用のｉ型非晶質膜およびｉ型非晶質膜７１〜７ｍ−１用のｉ型非晶質膜を堆積するときのガス流量は、同じであり、表１に示すとおりである。

光電変換素子１００Ｃにおける発電機構は、光電変換素子１００の発電機構と概ね同じであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜６１〜６ｍ／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍを介して電極４１〜４ｍへ到達し、電子は、ｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１を介して電極５１〜５ｍ−１へ到達する。

電極５１〜５ｍ−１へ到達した電子は、電極４１〜４ｍと電極５１〜５ｍ−１との間に接続された負荷を介して電極４１〜４ｍへ到達し、正孔と再結合する。

このように、光電変換素子１００Ｃは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍとｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１との間には、ｉ型非晶質膜６１〜６ｍおよびｐ型非晶質膜１１〜１ｍがｉ型非晶質膜７１〜７ｍ−１およびｎ型非晶質膜２１〜２ｍ−１に接しないように半導体薄膜３１〜３ｎが存在する。従って、光電変換素子１００において説明したように絶縁性を向上できる。

また、光電変換素子１００Ｃにおいては、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間にｉ型非晶質膜６１〜６ｍが存在するので、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの界面における正孔の再結合が抑制される。更に、光電変換素子１００Ｃにおいては、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間にｉ型非晶質膜７１〜７ｍ−１が存在するので、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との界面における電子の再結合が抑制される。

その結果、短絡光電流が増加し、光電変換素子１００Ｃの変換効率を向上できる。

光電変換素子１００Ｃについてのその他の説明は、光電変換素子１００についての説明と同じである。

光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｎ型単結晶シリコン基板１の光入射側の表面（＝パッシベーション膜２が形成された表面）がテクスチャ構造になっていてもよい。この場合、図２の工程（ａ）において、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄した後、ｎ型単結晶シリコン基板１の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板１の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する。

また、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、半導体薄膜３１〜３ｎは、ｉ型ａ−ＳｉＣからなると説明したが、実施の形態１においては、これに限らず、半導体薄膜３１〜３ｎは、ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮのいずれかからなっていてもよく、一般的には、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の両方よりも光学バンドギャップが大きい半導体材料からなっていればよい。この場合、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎの全てが同じ材料（例えば、ａ−ＳｉＣ）からなる場合もあるが、半導体薄膜３１〜３ｎは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１を構成するａ−ＳｉＣにおけるカーボン（Ｃ）量よりも多いＣを含むことによって、半導体薄膜３１〜３ｎの光学バンドギャップは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の光学バンドギャップよりも大きく設定される。ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎの全てがａ−ＳｉＣ以外の同じ材料からなる場合も同様である。

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、半導体薄膜３１〜３ｎは、ｉ型の導電型を有していなくてもよく、ｐ型非晶質膜１１〜１ｍに含まれるＢ濃度よりも低いＢを含んでいてもよく、ｎ型非晶質膜２１〜２ｍ−１に含まれるＰ濃度よりも低いＰを含んでいてもよい。このように、半導体薄膜３１〜３ｎ中におけるドーパント濃度がｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１中におけるドーパント濃度よりも低ければ、半導体薄膜３１〜３ｎの導電率がｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の導電率よりも低くなり、キャリア（電子および正孔）がｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間を流れ難くなるからである。

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、半導体薄膜３１〜３ｎは、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１の両方よりも大きい光学バンドギャップを有する２種以上の半導体材料を積層した構造からなっていてもよい。そして、半導体薄膜３１〜３ｎが半導体材料Ａと半導体材料Ｂとを積層した構造からなり、半導体材料Ａの光学バンドギャップが半導体材料Ｂの光学バンドギャップよりも大きい場合、半導体薄膜３１〜３ｎを半導体材料Ａ／半導体材料Ｂ／半導体材料Ａの積層構造によって構成してもよい。このような積層構造であれば、半導体薄膜３１〜３ｎ中へキャリアが注入されても、その注入されたキャリアは、半導体材料Ｂ中に閉じ込められ、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間を流れ難くなるからである。

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｐ型非晶質膜１１〜１ｍは、ｐ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｐ型非晶質膜１１〜１ｍは、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。

更に、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｎ型非晶質膜２１〜２ｍ−１は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型非晶質膜２１〜２ｍ−１は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。

更に、光電変換素子１００Ａ，１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍは、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｉ型非晶質膜６１〜６ｍは、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。

更に、光電変換素子１００Ｂ，１００Ｃにおいては、ｉ型非晶質膜７１〜７ｍ−１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｉ型非晶質膜７１〜７ｍ−１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。

即ち、光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１および半導体薄膜３１〜３ｎは、それぞれ、表２に示す材料のいずれかからなっていてもよく、光電変換素子１００Ａ，１００Ｂ，１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍおよび／またはｉ型非晶質膜７１〜７ｍ−１は、それぞれ、表２に示す材料のいずれかからなっていてもよい。

この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＯは、ＳｉＨ_４ガス、酸素（Ｏ_２）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ_４ガス、ＮＨ_３ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＣＮは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＮＨ_３ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ゲルマン（ＧｅＨ_４）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

また、ｎ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＯは、ＳｉＨ_４ガス、Ｏ_２ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＮは、ＳｉＨ_４ガス、ＮＨ_３ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＣＮは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＮＨ_３ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

更に、ｉ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＯは、ＳｉＨ_４ガス、Ｏ_２ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＮは、ＳｉＨ_４ガス、ＮＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＣＮは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＮＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

なお、ｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１００，１００Ａ，１００Ｂ，１００Ｃにおいては、ｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。

そこで、実施の形態１においては、ｎ型単結晶シリコン基板１の光学バンドギャップよりも大きいｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１として用いることにした。

［実施の形態２］
図８は、実施の形態２による光電変換素子の構成を示す断面図である。図８を参照して、実施の形態２による光電変換素子２００は、ｐ型単結晶シリコン基板１０１と、パッシベーション膜１０２と、ｎ型非晶質膜１１１〜１１ｍと、ｐ型非晶質膜１２１〜１２ｍ−１と、半導体薄膜１３１〜１３ｎと、電極１４１〜１４ｍ，１５１〜１５ｍ−１とを備える。

ｐ型単結晶シリコン基板１０１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｐ型単結晶シリコン基板１０１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。

パッシベーション膜１０２は、例えば、ＳｉＯ_２からなり、ｐ型単結晶シリコン基板１０１の光入射側の表面に接して設けられる。そして、パッシベーション膜１０２は、例えば、１００ｎｍの膜厚を有する。

ｎ型非晶質膜１１１〜１１ｍの各々は、非晶質相からなり、ｐ型単結晶シリコン基板１０１の光入射側と反対側の表面に接して設けられる。そして、ｎ型非晶質膜１１１〜１１ｍの各々は、例えば、ｎ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｎ型非晶質膜１１１〜１１ｍは、ｐ型単結晶シリコン基板１０１の面内方向において所望の間隔で配置される。更に、ｎ型非晶質膜１１１〜１１ｍの各々におけるＰ濃度は、例えば、５×１０^１９ｃｍ^−３である。

ｐ型非晶質膜１２１〜１２ｍ−１は、非晶質相からなり、それぞれ、ｎ型非晶質膜１１１，１１２間、ｎ型非晶質膜１１２，１１３間、・・・、およびｎ型非晶質膜１１ｍ−１，１１ｍ間において、半導体薄膜１３１，１３２；１３３，１３４；・・・；１３ｎ−１，１３ｎに接して配置される。そして、ｐ型非晶質膜１２１〜１２ｍ−１の各々は、例えば、ｐ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｐ型非晶質膜１２１〜１２ｍ−１の各々におけるＢ濃度は、例えば、５×１０^１９ｃｍ^−３である。

半導体薄膜１３１〜１３ｎの各々は、例えば、ｉ型ａ−ＳｉＣからなる。また、半導体薄膜１３１〜１３ｎの各々は、例えば、数十ｎｍ以上の膜厚を有し、一般的には、キャリア（電子および正孔）がトンネルできない膜厚を有する。そして、半導体薄膜１３１は、ｎ型非晶質膜１１１、ｐ型非晶質膜１２１およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３２は、ｎ型非晶質膜１１２、ｐ型非晶質膜１２１およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３３は、ｎ型非晶質膜１１２、ｐ型非晶質膜１２２およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３４は、ｎ型非晶質膜１１３、ｐ型非晶質膜１２２およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３５は、ｎ型非晶質膜１１３、ｐ型非晶質膜１２３およびｐ型単結晶シリコン基板１０１に接して配置され、以下、同様にして、半導体薄膜１３ｎ−１は、ｎ型非晶質膜１１ｍ−１、ｐ型非晶質膜１２ｍ−１およびｐ型単結晶シリコン基板１０１に接して配置され、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍ、ｐ型非晶質膜１２ｍ−１およびｐ型単結晶シリコン基板１０１に接して配置される。

電極１４１〜１４ｍは、それぞれ、ｎ型非晶質膜１１１〜１１ｍに接して設けられる。電極１５１〜１５ｍ−１は、それぞれ、ｐ型非晶質膜１２１〜１２ｍ−１に接して設けられる。そして、電極１４１〜１４ｍ，１５１〜１５ｍ−１の各々は、例えば、銀（Ａｇ）からなる。

ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１は、図８の紙面に垂直な方向において同じ長さを有する。そして、ｎ型非晶質膜１１１〜１１ｍの全体の面積がｐ型単結晶シリコン基板１０１の面積に占める割合である面積占有率は、６０〜９３％であり、ｐ型非晶質膜１２１〜１２ｍ−１の全体の面積がｐ型単結晶シリコン基板１０１の面積に占める割合である面積占有率は、５〜２０％である。

このように、ｎ型非晶質膜１１１〜１１ｍの面積占有率をｐ型非晶質膜１２１〜１２ｍ−１の面積占有率よりも大きくするのは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔がｐｎ接合（ｎ型非晶質膜１１１〜１１ｍ／ｐ型単結晶シリコン基板１０１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。

光電変換素子２００は、図２から図４に示す工程（ａ）〜工程（ｌ）に従って製造される。この場合、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１、半導体薄膜３１〜３ｎおよび電極４１〜４ｍ，５１〜５ｍ−１をそれぞれｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１、半導体薄膜１３１〜１３ｎおよび電極１４１〜１４ｍ，１５１〜１５ｍ−１に読み替えればよい。そして、ｎ型非晶質膜１１１〜１１ｍは、表１に示すｎ型非晶質膜２１〜２ｍ−１と同じ材料ガスおよびｎ型非晶質膜２１〜２ｍ−１の条件と同じ条件を用いてプラズマＣＶＤ法によって形成され、ｐ型非晶質膜１２１〜１２ｍ−１は、表１に示すｐ型非晶質膜１１〜１ｍと同じ材料ガスおよびｐ型非晶質膜１１〜１ｍの条件と同じ条件を用いてプラズマＣＶＤ法によって形成される。また、半導体薄膜１３１〜１３ｎは、表１に示す半導体薄膜３１〜３ｎと同じ材料ガスおよび半導体薄膜３１〜３ｎの条件と同じ条件を用いてプラズマＣＶＤ法によって形成される。

光電変換素子２００において、太陽光がパッシベーション膜１０２側から光電変換素子２００に照射されると、ｐ型単結晶シリコン基板１０１中で電子および正孔が光励起される。

光励起された電子および正孔は、パッシベーション膜１０２側へ拡散しても、パッシベーション膜１０２によるｐ型単結晶シリコン基板１０１のパッシベーション効果によって再結合し難く、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散する。

そして、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｎ接合）による内部電界によって分離され、電子は、ｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。

電極１４１〜１４ｍへ到達した電子は、電極１４１〜１４ｍと電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。

このように、光電変換素子２００は、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子２００においては、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１は、直接接することはなく、ｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間には、半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。

図９は、実施の形態２による他の光電変換素子の構成を示す断面図である。実施の形態２による光電変換素子は、図９に示す光電変換素子２００Ａであってもよい。

図９を参照して、光電変換素子２００Ａは、図８に示す光電変換素子２００にｉ型非晶質膜１６１〜１６ｍを追加したものであり、その他は、光電変換素子２００と同じである。

ｉ型非晶質膜１６１〜１６ｍは、非晶質相からなり、それぞれ、ｐ型単結晶シリコン基板１０１およびｎ型非晶質膜１１１〜１１ｍに接し、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間に配置される。そして、ｉ型非晶質膜１６１〜１６ｍの各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜１６１〜１６ｍは、ｐ型単結晶シリコン基板１０１の面内方向（図９の紙面における左右方向）において、それぞれ、ｎ型非晶質膜１１１〜１１ｍと同じ幅を有する。更に、ｉ型非晶質膜１６１〜１６ｍは、図９の紙面に垂直な方向において、それぞれ、ｎ型非晶質膜１１１〜１１ｍと同じ長さを有する。

光電変換素子２００Ａにおいては、ｐ型非晶質膜１２１〜１２ｍ−１の各々の膜厚は、ｎ型非晶質膜１１１〜１１ｍの膜厚とｉ型非晶質膜１６１〜１６ｍの膜厚との合計膜厚からなる。

また、光電変換素子２００Ａにおいては、半導体薄膜１３１は、ｎ型非晶質膜１１１の一部の表面および端面と、ｉ型非晶質膜１６１の端面と、ｐ型非晶質膜１２１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３２，１３３は、ｎ型非晶質膜１１２の一部の表面および端面と、ｉ型非晶質膜１６２の端面と、ｐ型非晶質膜１２１，１２２の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３４，１３５は、ｎ型非晶質膜１１３の一部の表面および端面と、ｉ型非晶質膜１６３の端面と、ｐ型非晶質膜１２２，１２３の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。以下、同様にして、半導体薄膜１３ｎ−２，１３ｎ−１は、ｎ型非晶質膜１１ｍ−１の一部の表面および端面と、ｉ型非晶質膜１６ｍ−１の端面と、ｐ型非晶質膜１２ｍ−２，１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍの一部の表面および端面と、ｉ型非晶質膜１６ｍの端面と、ｐ型非晶質膜１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。

光電変換素子２００Ａは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１上に堆積され、その後、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍのガス流量と同じであり、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜を堆積するときのガス流量は、表１に示すｎ型非晶質膜２１〜２ｍ−１のガス流量と同じである。

光電変換素子２００Ａにおける発電機構は、光電変換素子２００の発電機構と概ね同じであり、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｉ型非晶質膜１６１〜１６ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｉｎ接合）による内部電界によって分離され、電子は、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。

電極１４１〜１４ｍへ到達した電子は、電極１４１〜１４ｍと電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。

このように、光電変換素子２００Ａは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子２００Ａにおいては、ｎ型非晶質膜１１１〜１１ｍおよびｉ型非晶質膜１６１〜１６ｍとｐ型非晶質膜１２１〜１２ｍ−１との間には、ｎ型非晶質膜１１１〜１１ｍおよびｉ型非晶質膜１６１〜１６ｍがｐ型非晶質膜１２１〜１２ｍ−１に接しないように半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。

また、光電変換素子２００Ａにおいては、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間にｉ型非晶質膜１６１〜１６ｍが存在するので、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子２００Ａの変換効率を向上できる。

光電変換素子２００Ａについてのその他の説明は、光電変換素子２００についての説明と同じである。

図１０は、実施の形態２による更に他の光電変換素子の構成を示す断面図である。実施の形態２による光電変換素子は、図１０に示す光電変換素子２００Ｂであってもよい。

図１０を参照して、光電変換素子２００Ｂは、図８に示す光電変換素子２００にｉ型非晶質膜１７１〜１７ｍ−１を追加したものであり、その他は、光電変換素子２００と同じである。

ｉ型非晶質膜１７１〜１７ｍ−１は、非晶質相からなり、それぞれ、ｐ型単結晶シリコン基板１０１およびｐ型非晶質膜１２１〜１２ｍ−１に接し、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間に配置される。そして、ｉ型非晶質膜１７１〜１７ｍ−１の各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｉ型非晶質膜１７１〜１７ｍ−１は、図１０の紙面に垂直な方向において、それぞれ、ｐ型非晶質膜１２１〜１２ｍ−１と同じ長さを有する。

光電変換素子２００Ｂにおいては、ｎ型非晶質膜１１１〜１１ｍの各々の膜厚は、ｐ型非晶質膜１２１〜１２ｍ−１の膜厚とｉ型非晶質膜１７１〜１７ｍ−１の膜厚との合計膜厚からなる。

また、光電変換素子２００Ｂにおいては、半導体薄膜１３１は、ｎ型非晶質膜１１１の一部の表面および端面と、ｉ型非晶質膜１７１の端面と、ｐ型非晶質膜１２１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３２，１３３は、ｎ型非晶質膜１１２の一部の表面および端面と、ｉ型非晶質膜１７１，１７２の端面と、ｐ型非晶質膜１２１，１２２の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３４，１３５は、ｎ型非晶質膜１１３の一部の表面および端面と、ｉ型非晶質膜１７２，１７３の端面と、ｐ型非晶質膜１２２，１２３の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。以下、同様にして、半導体薄膜１３ｎ−２，１３ｎ−１は、ｎ型非晶質膜１１ｍ−１の一部の表面および端面と、ｉ型非晶質膜１７ｍ−２，１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−２，１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍの一部の表面および端面と、ｉ型非晶質膜１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。

光電変換素子２００Ｂは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図３の工程（ｉ）において、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１、ｎ型非晶質膜１１１〜１１ｍおよび半導体薄膜１３１〜１３ｎ上に堆積され、その後、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜を堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍのガス流量と同じであり、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜を堆積するときのガス流量は、表１に示すｐ型非晶質膜１１〜１ｍのガス流量と同じである。

光電変換素子２００Ｂにおける発電機構は、光電変換素子２００の発電機構と概ね同じであり、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｎ接合）による内部電界によって分離され、電子は、ｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。

電極１４１〜１４ｍ−１へ到達した電子は、電極１４１〜１４ｍ−１と電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。

このように、光電変換素子２００Ｂは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子２００Ｂにおいては、ｎ型非晶質膜１１１〜１１ｍとｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１との間には、ｎ型非晶質膜１１１〜１１ｍがｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１に接しないように半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。

また、光電変換素子２００Ｂにおいては、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間にｉ型非晶質膜１７１〜１７ｍ−１が存在するので、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子２００Ｂの変換効率を向上できる。

光電変換素子２００Ｂについてのその他の説明は、光電変換素子２００についての説明と同じである。

図１１は、実施の形態２による更に他の光電変換素子の構成を示す断面図である。実施の形態２による光電変換素子は、図１１に示す光電変換素子２００Ｃであってもよい。

図１１を参照して、光電変換素子２００Ｃは、図８に示す光電変換素子２００にｉ型非晶質膜１６１〜１６ｍ，１７１〜１７ｍ−１を追加したものであり、その他は、光電変換素子２００と同じである。

ｉ型非晶質膜１６１〜１６ｍ，１７１〜１７ｍ−１については、上述したとおりである。

光電変換素子２００Ｃにおいては、半導体薄膜１３１は、ｎ型非晶質膜１１１の一部の表面および端面と、ｉ型非晶質膜１６１，１７１の端面と、ｐ型非晶質膜１２１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３２，１３３は、ｎ型非晶質膜１１２の一部の表面および端面と、ｉ型非晶質膜１６２，１７１，１７２の端面と、ｐ型非晶質膜１２１，１２２の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３４，１３５は、ｎ型非晶質膜１１３の一部の表面および端面と、ｉ型非晶質膜１６３，１７２，１７３の端面と、ｐ型非晶質膜１２２，１２３の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。以下、同様にして、半導体薄膜１３ｎ−２，１３ｎ−１は、ｎ型非晶質膜１１ｍ−１の一部の表面および端面と、ｉ型非晶質膜１６ｍ−１，１７ｍ−２，１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−２，１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接し、半導体薄膜１３ｎは、ｎ型非晶質膜１１ｍの一部の表面および端面と、ｉ型非晶質膜１６ｍ，１７ｍ−１の端面と、ｐ型非晶質膜１２ｍ−１の表面および端面と、ｐ型単結晶シリコン基板１０１の一部の表面とに接する。

光電変換素子２００Ｃは、図２〜図４に示す工程（ａ）〜工程（ｌ）によって製造される。この場合、図２の工程（ｃ）において、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１上に堆積され、その後、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜上に堆積される。また、図３の工程（ｉ）において、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜がプラズマＣＶＤ法によってｐ型単結晶シリコン基板１０１、ｎ型非晶質膜１１１〜１１ｍおよび半導体薄膜１３１〜１３ｎ上に堆積され、その後、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜がプラズマＣＶＤ法によってｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜上に堆積される。そして、ｉ型非晶質膜１６１〜１６ｍ用のｉ型非晶質膜と、ｉ型非晶質膜１７１〜１７ｍ−１用のｉ型非晶質膜とを堆積するときのガス流量は、表１に示すｉ型非晶質膜６１〜６ｍを堆積するときのガス流量と同じであり、ｎ型非晶質膜１１１〜１１ｍ用のｎ型非晶質膜を堆積するときのガス流量は、表１に示すｎ型非晶質膜２１〜２ｍ−１を堆積するときのガス流量と同じであり、ｐ型非晶質膜１２１〜１２ｍ−１用のｐ型非晶質膜を堆積するときのガス流量は、表１に示すｐ型非晶質膜１１〜１ｍを堆積するときのガス流量と同じである。

光電変換素子２００Ｃにおける発電機構は、光電変換素子２００の発電機構と概ね同じであり、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１側へ拡散した電子および正孔は、ｎ型非晶質膜１１１〜１１ｍ／ｉ型非晶質膜１６１〜１６ｍ／ｐ型単結晶シリコン基板１０１（＝ｐｉｎ接合）による内部電界によって分離され、電子は、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍを介して電極１４１〜１４ｍへ到達し、正孔は、ｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１を介して電極１５１〜１５ｍ−１へ到達する。

電極１４１〜１４ｍへ到達した電子は、電極１４１〜１４ｍと電極１５１〜１５ｍ−１との間に接続された負荷を介して電極１５１〜１５ｍ−１へ到達し、正孔と再結合する。

このように、光電変換素子２００Ｃは、ｐ型単結晶シリコン基板１０１中で光励起された電子および正孔をｐ型単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成されたｐ型単結晶シリコン基板１０１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子２００Ｃにおいては、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍとｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１との間には、ｉ型非晶質膜１６１〜１６ｍおよびｎ型非晶質膜１１１〜１１ｍがｉ型非晶質膜１７１〜１７ｍ−１およびｐ型非晶質膜１２１〜１２ｍ−１に接しないように半導体薄膜１３１〜１３ｎが存在する。従って、光電変換素子１００において説明したように、絶縁性を向上できる。

また、光電変換素子２００Ｃにおいては、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間にｉ型非晶質膜１６１〜１６ｍが存在するので、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの界面における電子の再結合が抑制される。更に、光電変換素子２００Ｃにおいては、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間にｉ型非晶質膜１７１〜１７ｍ−１が存在するので、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との界面における正孔の再結合が抑制される。

その結果、短絡光電流が増加し、光電変換素子２００Ｃの変換効率を向上できる。

光電変換素子２００Ｃについてのその他の説明は、光電変換素子２００についての説明と同じである。

光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｐ型単結晶シリコン基板１０１の光入射側の表面（＝パッシベーション膜１０２が形成された表面）がテクスチャ構造になっていてもよい。この場合、図２の工程（ａ）において、ｐ型単結晶シリコン基板１０１をエタノール等で超音波洗浄した後、ｐ型単結晶シリコン基板１０１の表面をアルカリを用いて化学的に異方性エッチングし、ｐ型単結晶シリコン基板１０１の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｐ型単結晶シリコン基板１０１の表面を水素で終端する。

また、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、半導体薄膜１３１〜１３ｎは、ｉ型ａ−ＳｉＣからなると説明したが、実施の形態２においては、これに限らず、半導体薄膜１３１〜１３ｎは、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮおよびｉ型ａ−ＳｉＣＮのいずれかからなっていてもよく、一般的には、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の両方よりも光学バンドギャップが大きい半導体材料からなっていればよい。この場合、ｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１および半導体薄膜１３１〜１３ｎの全てが同じ材料（例えば、ａ−ＳｉＣ）からなる場合もあるが、半導体薄膜１３１〜１３ｎは、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１を構成するａ−ＳｉＣにおけるカーボン（Ｃ）量よりも多いＣを含むことによって、半導体薄膜１３１〜１３ｎの光学バンドギャップは、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の光学バンドギャップよりも大きく設定される。ｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１および半導体薄膜１３１〜１３ｎの全てがａ−ＳｉＣ以外の同じ材料からなる場合も同様である。

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、半導体薄膜１３１〜１３ｎは、ｉ型の導電型を有していなくてもよく、ｎ型非晶質膜１１１〜１１ｍに含まれるＰ濃度よりも低いＰを含んでいてもよく、ｐ型非晶質膜１２１〜１２ｍ−１に含まれるＢ濃度よりも低いＢを含んでいてもよい。このように、半導体薄膜１３１〜１３ｎ中におけるドーパント濃度がｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１中におけるドーパント濃度よりも低ければ、半導体薄膜１３１〜１３ｎの導電率がｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の導電率よりも低くなり、キャリア（電子および正孔）がｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間を流れ難くなるからである。

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、半導体薄膜１３１〜１３ｎは、ｎ型非晶質膜１１１〜１１ｍおよびｐ型非晶質膜１２１〜１２ｍ−１の両方よりも大きい光学バンドギャップを有する２種以上の半導体材料を積層した構造からなっていてもよい。そして、半導体薄膜１３１〜１３ｎが半導体材料Ａと半導体材料Ｂとを積層した構造からなり、半導体材料Ａの光学バンドギャップが半導体材料Ｂの光学バンドギャップよりも大きい場合、半導体薄膜１３１〜１３ｎを半導体材料Ａ／半導体材料Ｂ／半導体材料Ａの積層構造によって構成してもよい。このような積層構造であれば、半導体薄膜１３１〜１３ｎ中へキャリアが注入されても、その注入されたキャリアは、半導体材料Ｂ中に閉じ込められ、ｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間を流れ難くなるからである。

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｎ型非晶質膜１１１〜１１ｍ−１は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｎ型非晶質膜１１１〜１１ｍ−１は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。

更に、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｐ型非晶質膜１２１〜１２ｍは、ｐ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｐ型非晶質膜１２１〜１２ｍは、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。

更に、光電変換素子２００Ａ，２００Ｃにおいては、ｉ型非晶質膜１６１〜１６ｍは、ｉ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｉ型非晶質膜１６１〜１６ｍは、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮ、およびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。

更に、光電変換素子２００Ｂ，２００Ｃにおいては、ｉ型非晶質膜１７１〜１７ｍ−１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｉ型非晶質膜１７１〜１７ｍ−１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮ、およびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。

即ち、光電変換素子２００，２００Ａ，２００Ｂ，２００Ｃにおいては、ｎ型非晶質膜１１１〜１１ｍ、ｐ型非晶質膜１２１〜１２ｍ−１および半導体薄膜１３１〜１３ｎは、それぞれ、表２に示すｎ型非晶質膜２１〜２ｍ−１、ｐ型非晶質膜１１〜１ｍおよび半導体薄膜３１〜３ｎを構成する材料のいずれかからなっていてもよく、光電変換素子２００Ａ，２００Ｂ，２００Ｃにおいては、ｉ型非晶質膜１６１〜１６ｍおよび／またはｉ型非晶質膜１７１〜１７ｍ−１は、それぞれ、表２に示すｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１を構成する材料のいずれかからなっていてもよい。

そして、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅ、ｎ型ａ−Ｇｅ、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅ、ｐ型ａ−Ｇｅ、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮ、およびｉ型ａ−ＳｉＧｅは、上述した材料ガスを用いてプラズマＣＶＤ法によって形成される。

なお、ｉ型非晶質膜１６１〜１６ｍ，１７１〜１７ｍ−１用の材料としてｉ型ａ−Ｇｅが除外されるのは、上述したｉ型非晶質膜６１〜６ｍ，７１〜７ｍ−１用の材料としてｉ型ａ−Ｇｅが除外される理由と同じである。

上述したように、実施の形態１においては、ｎ型単結晶シリコン基板１の裏面（＝光入射側の表面と反対の表面）側にｐ型非晶質膜１１〜１ｍと、ｎ型非晶質膜２１〜２ｍ−１と、半導体薄膜３１〜３ｎとを配置した構成からなる光電変換素子１００について説明した。また、実施の形態２においては、ｐ型単結晶シリコン基板１０１の裏面（＝光入射側の表面と反対の表面）側にｎ型非晶質膜１１１〜１１ｍと、ｐ型非晶質膜１２１〜１２ｍ−１と、半導体薄膜１３１〜１３ｎとを配置した構成からなる光電変換素子２００について説明した。

従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の一方の表面側に設けられ、第１の導電型と反対の第２の導電型を有する第１の非晶質膜と、単結晶シリコン基板の面内方向において第１の非晶質膜に隣接して単結晶シリコン基板の一方の表面側に設けられ、第１の導電型を有する第２の非晶質膜と、第１の非晶質膜と第２の非晶質膜との間に設けられ、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜とを備えていればよい。

また、実施の形態１においては、ｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間に配置されたｉ型非晶質膜６１〜６ｍを備える光電変換素子１００Ａ、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間に配置されたｉ型非晶質膜７１〜７ｍ−１を備える光電変換素子１００Ｂ、およびｎ型単結晶シリコン基板１とｐ型非晶質膜１１〜１ｍとの間に配置されたｉ型非晶質膜６１〜６ｍと、ｎ型単結晶シリコン基板１とｎ型非晶質膜２１〜２ｍ−１との間に配置されたｉ型非晶質膜７１〜７ｍ−１とを備える光電変換素子１００Ｃについて説明した。

更に、実施の形態２においては、ｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間に配置されたｉ型非晶質膜１６１〜１６ｍを備える光電変換素子２００Ａ、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間に配置されたｉ型非晶質膜１７１〜１７ｍ−１を備える光電変換素子２００Ｂ、およびｐ型単結晶シリコン基板１０１とｎ型非晶質膜１１１〜１１ｍとの間に配置されたｉ型非晶質膜１６１〜１６ｍと、ｐ型単結晶シリコン基板１０１とｐ型非晶質膜１２１〜１２ｍ−１との間に配置されたｉ型非晶質膜１７１〜１７ｍ−１とを備える光電変換素子２００Ｃについて説明した。

従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の一方の表面側に設けられ、第１の導電型と反対の第２の導電型を有する第１の非晶質膜と、単結晶シリコン基板の面内方向において第１の非晶質膜に隣接して単結晶シリコン基板の一方の表面側に設けられ、第１の導電型を有する第２の非晶質膜と、第１の非晶質膜と第２の非晶質膜との間に設けられ、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜と、単結晶シリコン基板と第１および第２の非晶質膜の少なくとも一方との間に設けられ、ｉ型の導電型を有する非晶質膜とを備えていればよい。そして、単結晶シリコン基板と第１および第２の非晶質膜の両方との間にｉ型の導電型を有する非晶質膜が設けられる場合、ｉ型の導電型を有する非晶質膜は、単結晶シリコン基板と第１の非晶質膜との間に設けられ、ｉ型の導電型を有する第３の非晶質膜と、単結晶シリコン基板と第２の非晶質膜との間に設けられ、ｉ型の導電型を有する第４の非晶質膜とからなる。

更に、この発明の実施の形態による光電変換素子の製造方法は、ｐ型非晶質膜１１〜１ｍとｎ型非晶質膜２１〜２ｍ−１との間（またはｎ型非晶質膜１１１〜１１ｍとｐ型非晶質膜１２１〜１２ｍ−１との間）に半導体薄膜３１〜３ｎ（または半導体薄膜１３１〜１３ｎ）が配置された構成を製造する方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に第１の導電型と反対の第２の導電型を有する第１の非晶質膜を堆積する第１の工程と、半導体基板の面内方向における第１の非晶質膜の両端部を覆うように半導体薄膜を形成する第２の工程と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体薄膜および半導体基板の一方の表面上に第１の導電型を有する第２の非晶質膜を堆積する第３の工程とを備え、半導体薄膜は、第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有していればよい。

なお、実施の形態１においては、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。また、実施の形態２においては、第１の導電型は、ｐ型であり、第２の導電型は、ｎ型である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、光電変換素子およびその製造方法に適用される。

１ ｎ型単結晶シリコン基板、２，１０２ パッシベーション膜、１１〜１ｍ，２０，１２１〜１２ｍ−１ ｐ型非晶質膜、２１〜２ｍ−１，６０，１１１〜１１ｍ ｎ型非晶質膜、３０，５０，７０ レジストパターン、３１〜３ｎ，４０，１３１〜１３ｎ 半導体薄膜、４１〜４ｍ，５１〜５ｍ−１，１４１〜１４ｍ，１５１〜１５ｍ−１ 電極、１００，１００Ａ，１００Ｂ，１００Ｃ，２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｃ 光電変換素子、６１〜６ｍ，７１〜７ｍ−１，１６１〜１６ｍ，１７１〜１７ｍ−１ ｉ型非晶質膜、１０１ ｐ型単結晶シリコン基板。

Claims (13)

1. 第１の導電型を有する単結晶シリコンからなる半導体基板と、
   前記半導体基板の一方の表面側に設けられ、前記第１の導電型と反対の第２の導電型を有する第１の非晶質膜と、
   前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体基板の一方の表面側に設けられ、前記第１の導電型を有する第２の非晶質膜と、
   前記第１の非晶質膜と前記第２の非晶質膜との間に設けられ、前記第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜とを備える光電変換素子。
2. 前記半導体基板と前記第１の非晶質層との間に設けられ、ｉ型の導電型を有する第３の非晶質膜を更に備える、請求項１に記載の光電変換素子。
3. 前記半導体基板と前記第２の非晶質層との間に設けられ、ｉ型の導電型を有する第３の非晶質膜を更に備える、請求項１に記載の光電変換素子。
4. 前記第３の非晶質膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項２または請求項３に記載の光電変換素子。
5. 前記半導体基板と前記第１の非晶質層との間に設けられ、ｉ型の導電型を有する第３の非晶質膜と、
   前記半導体基板と前記第２の非晶質層との間に設けられ、ｉ型の導電型を有する第４の非晶質膜とを更に備える、請求項１に記載の光電変換素子。
6. 前記第３および第４の非晶質膜の各々は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項５に記載の光電変換素子。
7. 前記半導体薄膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、およびｉ型アモルファスシリコンオキサイドのいずれかからなる、請求項１から請求項６のいずれか１項に記載の光電変換素子。
8. 前記半導体基板は、ｎ型単結晶シリコンからなり、
   前記第１の非晶質膜は、ｐ型非晶質膜からなり、
   前記第２の非晶質膜は、ｎ型非晶質膜からなる、請求項１から請求項７のいずれか１項に記載の光電変換素子。
9. 前記第１の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなり、
   前記第２の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなる、請求項８に記載の光電変換素子。
10. 前記半導体基板は、ｐ型単結晶シリコンからなり、
    前記第１の非晶質膜は、ｎ型非晶質膜からなり、
    前記第２の非晶質膜は、ｐ型非晶質膜からなる、請求項１から請求項７のいずれか１項に記載の光電変換素子。
11. 前記第１の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなり、
    前記第２の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなる、請求項１０に記載の光電変換素子。
12. 第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に前記第１の導電型と反対の第２の導電型を有する第１の非晶質膜を堆積する第１の工程と、
    前記半導体基板の面内方向における前記第１の非晶質膜の両端部を覆うように半導体薄膜を形成する第２の工程と、
    前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体薄膜および前記半導体基板の一方の表面上に前記第１の導電型を有する第２の非晶質膜を堆積する第３の工程とを備え、
    前記半導体薄膜は、前記第１および第２の非晶質膜の両方よりも大きい光学バンドギャップを有する、光電変換素子の製造方法。
13. 前記第２の工程において、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、およびｉ型アモルファスシリコンオキサイドのいずれかからなる半導体薄膜が形成される、請求項１２に記載の光電変換素子の製造方法。

Images