[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013110187A - Photoelectric conversion element and manufacturing method thereof - Google Patents

Photoelectric conversion element and manufacturing method thereof Download PDF

Info

Publication number
JP2013110187A
JP2013110187A JP2011252407A JP2011252407A JP2013110187A JP 2013110187 A JP2013110187 A JP 2013110187A JP 2011252407 A JP2011252407 A JP 2011252407A JP 2011252407 A JP2011252407 A JP 2011252407A JP 2013110187 A JP2013110187 A JP 2013110187A
Authority
JP
Japan
Prior art keywords
type
silicon substrate
crystal silicon
photoelectric conversion
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011252407A
Other languages
Japanese (ja)
Inventor
Yuta Matsumoto
雄太 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011252407A priority Critical patent/JP2013110187A/en
Publication of JP2013110187A publication Critical patent/JP2013110187A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion element capable of improving conversion efficiency.SOLUTION: A photoelectric conversion element 10 comprises a crystal silicon substrate 1, a light incident layer 3, electrodes 4, 6, and a passivation film 5. An uneven structure is not formed on a light receiving face 1a of the crystal silicon substrate 1. Also, the crystal silicon substrate 1 includes a diffusion region 2 having a conductivity type opposite to the crystal silicon substrate 1 in contact with the light receiving face 1a. The diffusion region 2 includes a diffusion region 2a, and a diffusion region 2b having a dopant concentration higher than that of the diffusion region 2a. The light incident layer 3 is arranged on the light receiving face 1a of the crystal silicon substrate 1, and has an uneven structure including a recess part 3a projecting in an incident direction of sunlight. The electrode 4 penetrates through the light incident layer 3, and is arranged in contact with the diffusion region 2b. The passivation film 5 is arranged in contact with a rear face of the crystal silicon substrate 1. The electrode 6 is arranged in contact with the rear face of the crystal silicon substrate 1 and the passivation film 5.

Description

この発明は、光電変換素子およびその製造方法に関するものである。   The present invention relates to a photoelectric conversion element and a manufacturing method thereof.

従来、シリコン基板の受光面に凹凸構造を形成した太陽電池が知られている(特許文献1)。   Conventionally, a solar cell in which a concavo-convex structure is formed on a light receiving surface of a silicon substrate is known (Patent Document 1).

この太陽電池は、シリコン基板と、n型拡散層と、p型拡散層と、パッシベーション膜と、絶縁膜と、第1および第2の電極とを備える。n型拡散層は、シリコン基板の受光面に形成される。パッシベーション膜は、n型拡散層を覆うように配置される。第1の電極は、パッシベーション膜を貫通してn型拡散層中のn++型拡散層に接続される。 This solar cell includes a silicon substrate, an n-type diffusion layer, a p + -type diffusion layer, a passivation film, an insulating film, and first and second electrodes. The n-type diffusion layer is formed on the light receiving surface of the silicon substrate. The passivation film is disposed so as to cover the n-type diffusion layer. The first electrode penetrates the passivation film and is connected to the n ++ type diffusion layer in the n type diffusion layer.

絶縁膜は、シリコン基板の受光面と反対側の裏面に接して形成される。p型拡散層は、シリコン基板の受光面と反対側の裏面の一部に形成される。第2の電極は、絶縁膜を貫通してp型拡散層に接続される。 The insulating film is formed in contact with the back surface opposite to the light receiving surface of the silicon substrate. The p + type diffusion layer is formed on a part of the back surface opposite to the light receiving surface of the silicon substrate. The second electrode penetrates the insulating film and is connected to the p + type diffusion layer.

特開2011−142210号公報JP 2011-142210 A

しかし、従来の太陽電池においては、シリコン基板の受光面側に凹凸構造が形成されるため、太陽電池の製造プロセスにおいてシリコン基板の受光面の洗浄不足が発生するとともに、均一な拡散層の形成が困難であり、シリコン基板とパッシベーション膜との界面の面積増加に伴うキャリアの再結合が増加する。その結果、太陽電池の特性が低下するという問題がある。   However, in the conventional solar cell, since the concavo-convex structure is formed on the light receiving surface side of the silicon substrate, insufficient cleaning of the light receiving surface of the silicon substrate occurs in the manufacturing process of the solar cell, and a uniform diffusion layer is formed. This is difficult, and the recombination of carriers increases as the area of the interface between the silicon substrate and the passivation film increases. As a result, there exists a problem that the characteristic of a solar cell falls.

そこで、この発明の実施の形態によれば、変換効率を向上可能な光電変換素子を提供する。   Therefore, according to the embodiment of the present invention, a photoelectric conversion element capable of improving the conversion efficiency is provided.

また、この発明の実施の形態によれば、変換効率を向上可能な光電変換素子の製造方法を提供する。   Moreover, according to this Embodiment, the manufacturing method of the photoelectric conversion element which can improve conversion efficiency is provided.

この発明の実施の形態によれば、光電変換素子は、半導体基板と、光入射層と、接合部とを備える。半導体基板は、受光面に凹凸構造が形成されていない結晶シリコンからなる。光入射層は、半導体基板の受光面上に形成され、光入射側の表面が太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造になっている。接合部は、半導体基板の受光面側または受光面と反対側に配置される。   According to the embodiment of the present invention, the photoelectric conversion element includes a semiconductor substrate, a light incident layer, and a bonding portion. The semiconductor substrate is made of crystalline silicon in which the uneven structure is not formed on the light receiving surface. The light incident layer is formed on the light receiving surface of the semiconductor substrate, and has a concavo-convex structure having a hemispherical cross-sectional shape in which the surface on the light incident side protrudes in the incident direction of sunlight. The bonding portion is disposed on the light receiving surface side of the semiconductor substrate or on the side opposite to the light receiving surface.

また、この発明の実施の形態によれば、光電変換素子の製造方法は、受光面に凹凸構造が形成されていない結晶シリコンからなる半導体基板の受光面上に光入射層を形成する第1の工程と、光入射層の光入射側の表面に太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造を形成する第2の工程と、半導体基板の受光面側または受光面と反対側に接合部を形成する第3の工程とを備える。   According to the embodiment of the present invention, a method for manufacturing a photoelectric conversion element includes a first method of forming a light incident layer on a light receiving surface of a semiconductor substrate made of crystalline silicon on which a light receiving surface is not formed with an uneven structure. A second step of forming a concavo-convex structure having a hemispherical cross-sectional shape protruding in the incident direction of sunlight on the surface of the light incident layer on the light incident side, opposite to the light receiving surface side or the light receiving surface of the semiconductor substrate And a third step of forming a joint on the side.

この発明の実施の形態による光電変換素子においては、光入射層が半導体基板の受光面上に形成されており、光入射層の光入射側の表面が、太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造になっている。そして、半導体基板の受光面には、凹凸構造が形成されていない。その結果、光電変換素子の製造プロセスにおいて、半導体基板の受光面が十分に洗浄される。また、光入射層と半導体基板との界面の面積が半導体基板の受光面を凹凸化した場合よりも小さくなり、光入射層と半導体基板の受光面との界面におけるキャリアの再結合が抑制される。更に、接合部が半導体基板の受光面側に配置される場合、接合部を形成するための拡散領域または半導体薄膜が均一に形成される。   In the photoelectric conversion element according to the embodiment of the present invention, the light incident layer is formed on the light receiving surface of the semiconductor substrate, and the light incident side surface of the light incident layer protrudes in the sunlight incident direction. The concavo-convex structure has a cross-sectional shape. And the uneven structure is not formed in the light-receiving surface of a semiconductor substrate. As a result, the light receiving surface of the semiconductor substrate is sufficiently cleaned in the manufacturing process of the photoelectric conversion element. In addition, the area of the interface between the light incident layer and the semiconductor substrate is smaller than when the light receiving surface of the semiconductor substrate is made uneven, and carrier recombination at the interface between the light incident layer and the light receiving surface of the semiconductor substrate is suppressed. . Furthermore, when the junction is disposed on the light receiving surface side of the semiconductor substrate, a diffusion region or a semiconductor thin film for forming the junction is formed uniformly.

従って、光電変換素子の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element can be improved.

また、この発明の実施の形態による光電変換素子の製造方法は、受光面に凹凸構造が形成されていない半導体基板の受光面上に光入射層を形成する工程と、光入射層の光入射側の表面に太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造を形成する工程と、半導体基板の受光面側または受光面と反対側に接合部を形成する工程とを備える。その結果、光電変換素子の製造プロセスにおいて、半導体基板の受光面が十分に洗浄される。また、光入射層と半導体基板との界面の面積が半導体基板の受光面を凹凸化した場合よりも小さくなり、光入射層と半導体基板の受光面との界面におけるキャリアの再結合が抑制される。更に、接合部が半導体基板の受光面側に配置される場合、接合部を形成するための拡散領域または半導体薄膜が均一に形成される。   In addition, the method for manufacturing a photoelectric conversion element according to the embodiment of the present invention includes a step of forming a light incident layer on a light receiving surface of a semiconductor substrate on which the uneven structure is not formed on the light receiving surface, and a light incident side of the light incident layer. Forming a concavo-convex structure having a hemispherical cross-sectional shape protruding in the incident direction of sunlight on the surface of the semiconductor substrate, and a step of forming a bonding portion on the light receiving surface side of the semiconductor substrate or on the side opposite to the light receiving surface. As a result, the light receiving surface of the semiconductor substrate is sufficiently cleaned in the manufacturing process of the photoelectric conversion element. In addition, the area of the interface between the light incident layer and the semiconductor substrate is smaller than when the light receiving surface of the semiconductor substrate is made uneven, and carrier recombination at the interface between the light incident layer and the light receiving surface of the semiconductor substrate is suppressed. . Furthermore, when the junction is disposed on the light receiving surface side of the semiconductor substrate, a diffusion region or a semiconductor thin film for forming the junction is formed uniformly.

従って、光電変換素子の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element can be improved.

この発明の実施の形態1による光電変換素子の構成を示す断面図である。It is sectional drawing which shows the structure of the photoelectric conversion element by Embodiment 1 of this invention. 図1に示す光入射層の具体例を示す断面図である。It is sectional drawing which shows the specific example of the light-incidence layer shown in FIG. 図1に示す光入射層の平面図である。It is a top view of the light-incidence layer shown in FIG. 実施例1における光電変換素子の構成を示す断面図である。3 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 1. FIG. 図4に示す光電変換素子の製造方法を示す第1の工程図である。It is a 1st process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図4に示す光電変換素子の製造方法を示す第2の工程図である。It is a 2nd process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図4に示す光電変換素子の製造方法を示す第2の工程図である。It is a 2nd process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 実施例2における光電変換素子の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 2. FIG. 実施の形態2による光電変換素子の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a photoelectric conversion element according to Embodiment 2. FIG. 実施例3における光電変換素子の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 3. FIG. 図10に示す光電変換素子の製造方法を示す第1の工程図である。It is a 1st process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図10に示す光電変換素子の製造方法を示す第2の工程図である。It is a 2nd process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図10に示す光電変換素子の製造方法を示す第3の工程図である。FIG. 11 is a third process diagram illustrating a method for manufacturing the photoelectric conversion element illustrated in FIG. 10. 図10に示す光電変換素子の製造方法を示す第4の工程図である。It is a 4th process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 実施例4における光電変換素子の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 4. FIG. 実施の形態3による光電変換素子の構成を示す断面図である。7 is a cross-sectional view illustrating a configuration of a photoelectric conversion element according to Embodiment 3. FIG. 実施例5における光電変換素子の構成を示す断面図である。10 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 5. FIG. 図17に示す光電変換素子の製造方法を示す第1の工程図である。FIG. 18 is a first process diagram illustrating a method for manufacturing the photoelectric conversion element illustrated in FIG. 17. 図17に示す光電変換素子の製造方法を示す第2の工程図である。FIG. 18 is a second process diagram illustrating a method for manufacturing the photoelectric conversion element illustrated in FIG. 17. 実施例6における光電変換素子の構成を示す断面図である。10 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 6. FIG. 実施の形態4による光電変換素子の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a photoelectric conversion element according to Embodiment 4. FIG. 実施例7における光電変換素子の構成を示す断面図である。10 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 7. FIG. 図22に示す光電変換素子の製造方法を示す第1の工程図である。FIG. 23 is a first process diagram showing a method of manufacturing the photoelectric conversion element shown in FIG. 22. 図22に示す光電変換素子の製造方法を示す第2の工程図である。FIG. 23 is a second process diagram illustrating a method of manufacturing the photoelectric conversion element illustrated in FIG. 22. 図22に示す光電変換素子の製造方法を示す第3の工程図である。FIG. 23 is a third process diagram illustrating a method for manufacturing the photoelectric conversion element illustrated in FIG. 22. 図22に示す光電変換素子の製造方法を示す第4の工程図である。FIG. 23 is a fourth process diagram illustrating the method for manufacturing the photoelectric conversion element illustrated in FIG. 22. 実施例8における光電変換素子の構成を示す断面図である。10 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 8. FIG.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

この明細書において、「非晶質相」とは、シリコン(Si)原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「a−Si」と表記するが、この表記は、実際には、水素(H)原子が含まれていることを意味する。アモルファスシリコンカーバイド(a−SiC)、アモルファスシリコンオキサイド(a−SiO)、アモルファスシリコンナイトライド(a−SiN)、アモルファスシリコンカーボンナイトライド(a−SiCN)、アモルファスシリコンゲルマニウム(a−SiGe)およびアモルファスゲルマニウム(a−Ge)についても、同様に、H原子が含まれていることを意味する。更に、「結晶シリコン」とは、単結晶シリコンまたは多結晶シリコンを言う。   In this specification, the “amorphous phase” refers to a state in which silicon (Si) atoms and the like are randomly arranged. Moreover, although amorphous silicon is described as “a-Si”, this notation actually means that hydrogen (H) atoms are included. Amorphous silicon carbide (a-SiC), amorphous silicon oxide (a-SiO), amorphous silicon nitride (a-SiN), amorphous silicon carbon nitride (a-SiCN), amorphous silicon germanium (a-SiGe) and amorphous germanium Similarly, (a-Ge) means that an H atom is contained. Furthermore, “crystalline silicon” refers to single crystal silicon or polycrystalline silicon.

[実施の形態1]
図1は、この発明の実施の形態1による光電変換素子の構成を示す断面図である。図1を参照して、この発明の実施の形態1による光電変換素子10は、結晶シリコン基板1と、光入射層3と、電極4,6と、パッシベーション膜5とを備える。
[Embodiment 1]
1 is a cross-sectional view showing a configuration of a photoelectric conversion element according to Embodiment 1 of the present invention. Referring to FIG. 1, a photoelectric conversion element 10 according to Embodiment 1 of the present invention includes a crystalline silicon substrate 1, a light incident layer 3, electrodes 4 and 6, and a passivation film 5.

結晶シリコン基板1は、n型単結晶シリコン基板またはp型単結晶シリコン基板からなる。また、結晶シリコン基板1は、n型多結晶シリコン基板またはp型多結晶シリコン基板からなる。   The crystalline silicon substrate 1 is composed of an n-type single crystal silicon substrate or a p-type single crystal silicon substrate. The crystalline silicon substrate 1 is composed of an n-type polycrystalline silicon substrate or a p-type polycrystalline silicon substrate.

n型単結晶シリコン基板およびp型単結晶シリコン基板の各々は、例えば、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。また、n型単結晶シリコン基板およびp型単結晶シリコン基板の各々は、例えば、100〜300μmの厚みを有し、好ましくは、100〜200μmの厚みを有する。n型多結晶シリコン基板またはp型多結晶シリコン基板についても、面方位を除いて同様である。   Each of the n-type single crystal silicon substrate and the p-type single crystal silicon substrate has, for example, a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. Each of the n-type single crystal silicon substrate and the p-type single crystal silicon substrate has a thickness of 100 to 300 μm, for example, and preferably has a thickness of 100 to 200 μm. The same applies to the n-type polycrystalline silicon substrate or the p-type polycrystalline silicon substrate except for the plane orientation.

そして、結晶シリコン基板1は、受光面1aに凹凸構造が形成されていない。また、結晶シリコン基板1は、受光面1aに接して拡散領域2を含む。拡散領域2は、結晶シリコン基板1と反対の導電型を有し、深さは、例えば、200nmである。拡散領域2は、拡散領域2a,2bからなる。拡散領域2bのドーパント濃度は、拡散領域2aのドーパント濃度よりも高い。例えば、拡散領域2aは、1×1019cm−3のドーパント濃度を有し、拡散領域2bは、1×1020cm−3のドーパント濃度を有する。 The crystalline silicon substrate 1 has no uneven structure on the light receiving surface 1a. The crystalline silicon substrate 1 includes a diffusion region 2 in contact with the light receiving surface 1a. The diffusion region 2 has a conductivity type opposite to that of the crystalline silicon substrate 1 and has a depth of, for example, 200 nm. The diffusion region 2 includes diffusion regions 2a and 2b. The dopant concentration of the diffusion region 2b is higher than the dopant concentration of the diffusion region 2a. For example, the diffusion region 2a has a dopant concentration of 1 × 10 19 cm −3 and the diffusion region 2b has a dopant concentration of 1 × 10 20 cm −3 .

光入射層3は、結晶シリコン基板1の受光面1aに接して配置され、例えば、数μmの膜厚を有する。また、光入射層3においては、太陽光の入射方向に突出した半球状の凹部3aを含む凹凸構造が光入射側の表面に形成されている。この凹凸構造は、所謂、「ハニカムテクスチャ」と呼ばれるものである。そして、凹部3aは、結晶シリコン基板1の面内方向において、例えば、数μmの幅を有する。   The light incident layer 3 is disposed in contact with the light receiving surface 1a of the crystalline silicon substrate 1 and has a thickness of, for example, several μm. Moreover, in the light incident layer 3, the uneven structure containing the hemispherical recessed part 3a protruded in the incident direction of sunlight is formed in the light incident side surface. This uneven structure is a so-called “honeycomb texture”. And the recessed part 3a has a width | variety of several micrometers in the in-plane direction of the crystalline silicon substrate 1, for example.

電極4は、光入射層3を貫通し、結晶シリコン基板1の拡散領域2bに接して形成される。そして、電極4は、例えば、銀(Ag)からなる。   The electrode 4 penetrates the light incident layer 3 and is formed in contact with the diffusion region 2 b of the crystalline silicon substrate 1. The electrode 4 is made of, for example, silver (Ag).

パッシベーション膜5は、結晶シリコン基板1の他方の面(=受光面1aと反対側の表面)に接して形成される。パッシベーション膜5は、二酸化シリコン(SiO)からなり、例えば、10〜100nmの膜厚を有する。 The passivation film 5 is formed in contact with the other surface of the crystalline silicon substrate 1 (= the surface opposite to the light receiving surface 1a). The passivation film 5 is made of silicon dioxide (SiO 2 ) and has a thickness of 10 to 100 nm, for example.

電極6は、結晶シリコン基板1およびパッシベーション膜5に接して形成される。そして、電極6は、例えば、アルミニウム(Al)からなる。   The electrode 6 is formed in contact with the crystalline silicon substrate 1 and the passivation film 5. The electrode 6 is made of, for example, aluminum (Al).

図2は、図1に示す光入射層3の具体例を示す断面図である。図2を参照して、光入射層3は、光入射層31〜33のいずれかからなる。   FIG. 2 is a cross-sectional view showing a specific example of the light incident layer 3 shown in FIG. With reference to FIG. 2, the light incident layer 3 includes any one of the light incident layers 31 to 33.

図2の(a)を参照して、光入射層31は、パッシベーション膜311からなる。パッシベーション膜311は、例えば、SiOからなり、例えば、数μmの膜厚を有する。そして、パッシベーション膜311は、凹部3aと同じ形状および同じサイズを有する凹部311aを光入射側の表面に有する。 With reference to FIG. 2A, the light incident layer 31 is formed of a passivation film 311. The passivation film 311 is made of, for example, SiO 2 and has a film thickness of, for example, several μm. And the passivation film 311 has the recessed part 311a which has the same shape and the same size as the recessed part 3a on the surface by the side of light incidence.

図2の(b)を参照して、光入射層32は、反射防止膜321からなる。反射防止膜321は、例えば、シリコンナイトライド(Si)またはSiOからなり、例えば、数μmの膜厚を有する。そして、反射防止膜321は、凹部3aと同じ形状および同じサイズを有する凹部321aを光入射側の表面に有する。 With reference to FIG. 2B, the light incident layer 32 is made of an antireflection film 321. The antireflection film 321 is made of, for example, silicon nitride (Si 3 N 4 ) or SiO 2 and has a thickness of, for example, several μm. The antireflection film 321 has a concave portion 321a having the same shape and size as the concave portion 3a on the surface on the light incident side.

図2の(c)を参照して、光入射層33は、パッシベーション膜331と、反射防止膜332とからなる。パッシベーション膜331は、例えば、SiOからなり、例えば、1μm〜2μmの膜厚を有する。反射防止膜332は、例えば、SiまたはSiOからなり、例えば、1μm〜2μmの膜厚を有する。この場合、パッシベーション膜331の膜厚は、反射防止膜332の膜厚と同じであっても異なっていてもよい。そして、反射防止膜332は、凹部3aと同じ形状および同じサイズを有する凹部332aを光入射側の表面に有する。そして、光入射層33においては、パッシベーション膜331が結晶シリコン基板1の受光面1aに接して形成される。 Referring to FIG. 2C, the light incident layer 33 includes a passivation film 331 and an antireflection film 332. The passivation film 331 is made of, for example, SiO 2 and has a thickness of 1 μm to 2 μm, for example. The antireflection film 332 is made of, for example, Si 3 N 4 or SiO 2 and has a film thickness of, for example, 1 μm to 2 μm. In this case, the thickness of the passivation film 331 may be the same as or different from the thickness of the antireflection film 332. The antireflection film 332 has a concave portion 332a having the same shape and size as the concave portion 3a on the surface on the light incident side. In the light incident layer 33, a passivation film 331 is formed in contact with the light receiving surface 1 a of the crystalline silicon substrate 1.

なお、光入射層33においては、パッシベーション膜331まで到達するように凹部が形成されていてもよい。この場合、パッシベーション膜331および反射防止膜332の両方が凹凸化されることになる。   In the light incident layer 33, a recess may be formed so as to reach the passivation film 331. In this case, both the passivation film 331 and the antireflection film 332 are uneven.

図3は、図1に示す光入射層3の平面図である。図3の(a)を参照して、凹部3aは、線3bと線3bとの間に形成される。そして、線3bは、円または円弧の形状を有する。従って、凹部3aは、同心円状に配置される。   FIG. 3 is a plan view of the light incident layer 3 shown in FIG. With reference to (a) of FIG. 3, the recessed part 3a is formed between the line 3b and the line 3b. The line 3b has a circular or arc shape. Accordingly, the recesses 3a are arranged concentrically.

図3の(b)を参照して、凹部3aは、線3cと線3cとの間に形成される。そして、線3cは、直線の形状を有し、光入射層3の平面形状である四角形の2辺に沿って配置される。従って、凹部3aは、ストライプ状に配置される。   Referring to FIG. 3B, the recess 3a is formed between the line 3c and the line 3c. The line 3 c has a straight shape and is arranged along two sides of a quadrangle that is a planar shape of the light incident layer 3. Accordingly, the recesses 3a are arranged in a stripe shape.

なお、図3の(b)においては、線3cは、図3の紙面において縦方向に沿って配置されているが、実施の形態1においては、これに限らず、線3cは、図3の紙面において横方向に沿って配置されていてもよい。   In FIG. 3B, the line 3c is arranged along the vertical direction on the paper surface of FIG. 3, but in the first embodiment, the line 3c is not limited to this, and the line 3c is shown in FIG. You may arrange | position along the horizontal direction in the paper surface.

また、線3cは、光入射層3の平面形状である四角形の2辺に平行に配置されているが、実施の形態1においては、これに限らず、線3cは、四角形の辺と任意の角度を成す方向に沿って配置されていてもよい。   In addition, the line 3c is arranged in parallel to two sides of the quadrangle that is the planar shape of the light incident layer 3. However, in Embodiment 1, the line 3c is not limited to this, and the line 3c may be a square side and an arbitrary side. You may arrange | position along the direction which makes an angle.

図3の(c)を参照して、凹部3aは、2つの線3cと2つの線3dとによって囲まれた領域に形成される。そして、線3c,3dの各々は、直線の形状を有し、線3cは、光入射層3の平面形状である四角形の2辺に沿って配置され、線3dは、光入射層3の平面形状である四角形の他の2辺に沿って配置される。従って、凹部3aは、メッシュ状に配置される。   Referring to FIG. 3C, the recess 3a is formed in a region surrounded by two lines 3c and two lines 3d. Each of the lines 3c and 3d has a linear shape, the line 3c is arranged along two sides of a quadrangle that is a planar shape of the light incident layer 3, and the line 3d is a plane of the light incident layer 3. It is arranged along the other two sides of the quadrangular shape. Therefore, the recess 3a is arranged in a mesh shape.

なお、線3c,3dの各々は、光入射層3の平面形状である四角形の2辺に平行に配置されているが、実施の形態1においては、これに限らず、線3c,3dの各々は、四角形の辺と任意の角度を成す方向に沿って配置されていてもよい。   Each of the lines 3c and 3d is arranged in parallel with two sides of a quadrangle that is a planar shape of the light incident layer 3. However, in the first embodiment, each of the lines 3c and 3d is not limited thereto. May be arranged along a direction that forms an arbitrary angle with the square side.

このように、凹部3aは、同心円状、ストライプ状およびメッシュ状のいずれかのパターンに配置される。   Thus, the recessed part 3a is arrange | positioned in the pattern of concentric form, stripe form, and mesh form.

上述したように、結晶シリコン基板1の受光面1aには、凹凸構造が形成されていないので、拡散領域2が均一に形成される。また、光入射層3がパッシベーション膜を含む場合、パッシベーション膜と結晶シリコン基板1との界面の面積は、結晶シリコン基板1の受光面1aを凹凸化した場合よりも小さくなるため、キャリア(電子および正孔)の再結合が抑制される。更に、光電変換素子10の製造プロセス中において、結晶シリコン基板1の受光面を十分に洗浄できる。   As described above, since the uneven structure is not formed on the light receiving surface 1a of the crystalline silicon substrate 1, the diffusion region 2 is formed uniformly. Further, when the light incident layer 3 includes a passivation film, the area of the interface between the passivation film and the crystalline silicon substrate 1 is smaller than when the light receiving surface 1a of the crystalline silicon substrate 1 is made uneven, so that the carrier (electron and electron) Recombination of holes) is suppressed. Furthermore, the light receiving surface of the crystalline silicon substrate 1 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 10.

従って、光電変換素子10の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 10 can be improved.

以下、光電変換素子10の実施例について説明する。   Hereinafter, examples of the photoelectric conversion element 10 will be described.

(実施例1)
図4は、実施例1における光電変換素子の構成を示す断面図である。図4を参照して、光電変換素子10Aは、n型単結晶シリコン基板11と、光入射層13と、電極14,16と、パッシベーション膜15とを備える。
Example 1
FIG. 4 is a cross-sectional view showing the configuration of the photoelectric conversion element in Example 1. Referring to FIG. 4, photoelectric conversion element 10 </ b> A includes an n-type single crystal silicon substrate 11, a light incident layer 13, electrodes 14 and 16, and a passivation film 15.

n型単結晶シリコン基板11は、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。また、n型単結晶シリコン基板11の厚みは、例えば、200μmである。   The n-type single crystal silicon substrate 11 has a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The thickness of the n-type single crystal silicon substrate 11 is, for example, 200 μm.

そして、n型単結晶シリコン基板11は、受光面11aに凹凸構造が形成されていない。また、n型単結晶シリコン基板11は、受光面11aに接してp型拡散領域12を含む。p型拡散領域12は、n型単結晶シリコン基板11と反対の導電型であるp型の導電型を有し、例えば、ボロン(B)をドーパントとして含む。そして、p型拡散領域12の深さは、例えば、200nmである。   The n-type single crystal silicon substrate 11 has no uneven structure on the light receiving surface 11a. The n-type single crystal silicon substrate 11 includes a p-type diffusion region 12 in contact with the light receiving surface 11a. The p-type diffusion region 12 has a p-type conductivity type which is the opposite conductivity type to the n-type single crystal silicon substrate 11, and includes, for example, boron (B) as a dopant. The depth of the p-type diffusion region 12 is, for example, 200 nm.

p型拡散領域12は、p型拡散領域12a,12bからなる。p型拡散領域12bのB濃度は、p型拡散領域12aのB濃度よりも高い。例えば、p型拡散領域12aは、1×1019cm−3のB濃度を有し、p型拡散領域12bは、1×1020cm−3のB濃度を有する。 The p-type diffusion region 12 is composed of p-type diffusion regions 12a and 12b. The B concentration in the p-type diffusion region 12b is higher than the B concentration in the p-type diffusion region 12a. For example, the p-type diffusion region 12a has a B concentration of 1 × 10 19 cm −3 and the p-type diffusion region 12b has a B concentration of 1 × 10 20 cm −3 .

光入射層13は、n型単結晶シリコン基板11の受光面11aに接して配置され、例えば、数μmの膜厚を有する。また、光入射層13は、太陽光の入射方向に突出した半球状の凹部13aを含む凹凸構造(ハニカムテクスチャ)が光入射側の表面に形成されている。そして、凹部13aは、n型単結晶シリコン基板11の面内方向において、例えば、数μmの幅を有する。更に、光入射層13は、上述した光入射層31〜33(図2参照)のいずれかからなる。   The light incident layer 13 is disposed in contact with the light receiving surface 11a of the n-type single crystal silicon substrate 11, and has a thickness of, for example, several μm. In addition, the light incident layer 13 has a concavo-convex structure (honeycomb texture) including a hemispherical concave portion 13a protruding in the sunlight incident direction on the light incident side surface. And the recessed part 13a has a width | variety of several micrometers in the in-plane direction of the n-type single crystal silicon substrate 11, for example. Furthermore, the light incident layer 13 is made of any of the light incident layers 31 to 33 (see FIG. 2) described above.

電極14は、光入射層13を貫通し、n型単結晶シリコン基板11のp型拡散領域12bに接して形成される。そして、電極14は、例えば、Agからなる。   The electrode 14 penetrates the light incident layer 13 and is formed in contact with the p-type diffusion region 12 b of the n-type single crystal silicon substrate 11. The electrode 14 is made of Ag, for example.

パッシベーション膜15は、n型単結晶シリコン基板11の裏面(=受光面11aと反対側の表面)に接して形成される。パッシベーション膜15は、SiOからなり、例えば、10〜100nmの膜厚を有する。 The passivation film 15 is formed in contact with the back surface of the n-type single crystal silicon substrate 11 (= the surface opposite to the light receiving surface 11a). The passivation film 15 is made of SiO 2 and has a thickness of 10 to 100 nm, for example.

電極16は、n型単結晶シリコン基板11およびパッシベーション膜15に接して形成される。そして、電極16は、例えば、Alからなる。   The electrode 16 is formed in contact with the n-type single crystal silicon substrate 11 and the passivation film 15. The electrode 16 is made of, for example, Al.

図5から図7は、それぞれ、図4に示す光電変換素子10Aの製造方法を示す第1から第3の工程図である。   5 to 7 are first to third process diagrams showing a method of manufacturing the photoelectric conversion element 10A shown in FIG.

光電変換素子10Aの製造が開始されると、シリコンインゴットをスライスしてn型単結晶シリコン基板を作製し、その作製したn型単結晶シリコン基板をフッ酸と硝酸との混合液によってエッチングし、スライスによるダメージ層を除去する。これによって、n型単結晶シリコン基板11が準備される(図5の工程(a)参照)。   When the production of the photoelectric conversion element 10A is started, a silicon ingot is sliced to produce an n-type single crystal silicon substrate, and the produced n-type single crystal silicon substrate is etched with a mixed solution of hydrofluoric acid and nitric acid, Remove the damage layer caused by slicing. Thereby, an n-type single crystal silicon substrate 11 is prepared (see step (a) in FIG. 5).

そして、APCVD(Atmospheric Pressure Chemical Vapour Deposition)法によって、SiOからなるパッシベーション膜21をn型単結晶シリコン基板11の裏面(受光面11aと反対側の表面)に形成する(図5の工程(b)参照)。 Then, a passivation film 21 made of SiO 2 is formed on the back surface (surface opposite to the light receiving surface 11a) of the n-type single crystal silicon substrate 11 by an APCVD (Atmospheric Pressure Chemical Vapor Deposition) method (step (b) in FIG. 5). )reference).

その後、n型単結晶シリコン基板11の受光面11aにポリボロンフィルム(PBF)を塗布し、石英炉内で加熱し、Bをn型単結晶シリコン基板11中へ拡散させる。この場合、拡散温度は、例えば、910℃であり、拡散時間は、例えば、30分である。これによって、n型単結晶シリコン基板11の受光面11a側にp型拡散領域22が形成される(図5の工程(c)参照)。   Thereafter, a polyboron film (PBF) is applied to the light-receiving surface 11 a of the n-type single crystal silicon substrate 11 and heated in a quartz furnace to diffuse B into the n-type single crystal silicon substrate 11. In this case, the diffusion temperature is, for example, 910 ° C., and the diffusion time is, for example, 30 minutes. As a result, a p-type diffusion region 22 is formed on the light-receiving surface 11a side of the n-type single crystal silicon substrate 11 (see step (c) in FIG. 5).

引き続いて、APCVD法によってシリコン酸化膜23をn型単結晶シリコン基板11の受光面11aに形成する(図5の工程(d)参照)。   Subsequently, a silicon oxide film 23 is formed on the light receiving surface 11a of the n-type single crystal silicon substrate 11 by the APCVD method (see step (d) in FIG. 5).

そして、エッチングペーストを用いてシリコン酸化膜23の一部を除去し、シリコン酸化膜24を形成する(図5の工程(e)参照)。   Then, a part of the silicon oxide film 23 is removed using an etching paste to form a silicon oxide film 24 (see step (e) in FIG. 5).

その後、シリコン酸化膜24の開口部にポリボロンフィルム(PBF)を塗布し、石英炉内で加熱し、Bをn型単結晶シリコン基板11のp型拡散領域22中へ拡散させる。この場合、拡散温度は、例えば、910℃であり、拡散時間は、例えば、30分である。これによって、n型単結晶シリコン基板11の受光面11a側にp型拡散領域12が形成される(図5の工程(f)参照)。   Thereafter, a polyboron film (PBF) is applied to the opening of the silicon oxide film 24 and heated in a quartz furnace to diffuse B into the p-type diffusion region 22 of the n-type single crystal silicon substrate 11. In this case, the diffusion temperature is, for example, 910 ° C., and the diffusion time is, for example, 30 minutes. As a result, a p-type diffusion region 12 is formed on the light-receiving surface 11a side of the n-type single crystal silicon substrate 11 (see step (f) in FIG. 5).

そして、フッ酸を用いてシリコン酸化膜24を除去する(図6の工程(g)参照)。引き続いて、APCVD法によってSiOからなるパッシベーション膜25をn型単結晶シリコン基板11の受光面11a上に形成する(図6の工程(h)参照)。その後、APCVD法によってSiOからなる反射防止膜26をパッシベーション膜25上に堆積する(図6の工程(i)参照)。この場合、反射防止膜26の膜厚は、例えば、5μmである。 Then, the silicon oxide film 24 is removed using hydrofluoric acid (see step (g) in FIG. 6). Subsequently, a passivation film 25 made of SiO 2 is formed on the light receiving surface 11a of the n-type single crystal silicon substrate 11 by the APCVD method (see step (h) in FIG. 6). Thereafter, an antireflection film 26 made of SiO 2 is deposited on the passivation film 25 by the APCVD method (see step (i) in FIG. 6). In this case, the film thickness of the antireflection film 26 is, for example, 5 μm.

このように、工程(h)においてパッシベーション膜25を形成する前に工程(g)においてフッ酸でシリコン酸化膜24を除去することによって、n型単結晶シリコン基板11の受光面11aが水素原子(H)によって終端され、工程(h)においてAPCVD法によってSiOからなるパッシベーション膜25を形成することによって、パッシベーション膜25(=SiO)とn型単結晶シリコン基板11の受光面11aとの界面準位密度が1010cm−2台まで低下し、パッシベーション膜25(=SiO)とn型単結晶シリコン基板11の受光面11aとの界面におけるキャリア(電子および正孔)の再結合が抑制される。 As described above, by removing the silicon oxide film 24 with hydrofluoric acid in the step (g) before forming the passivation film 25 in the step (h), the light receiving surface 11a of the n-type single crystal silicon substrate 11 becomes a hydrogen atom ( H) and a passivation film 25 made of SiO 2 is formed by the APCVD method in step (h), whereby the interface between the passivation film 25 (= SiO 2 ) and the light receiving surface 11a of the n-type single crystal silicon substrate 11 is formed. The level density decreases to 10 10 cm −2, and recombination of carriers (electrons and holes) at the interface between the passivation film 25 (= SiO 2 ) and the light receiving surface 11 a of the n-type single crystal silicon substrate 11 is suppressed. Is done.

引き続いて、レーザ光を反射防止膜26に照射し、反射防止膜26の表面を荒らし、表面に凹部27aを有する反射防止膜27を形成する(図6の工程(j)参照)。この場合、レーザ光としてNd:YAGレーザまたはNd:YVOレーザのレーザ光を用いる。このレーザ光は、532nmの波長、5kHzの発振周波数および0.1〜0.5Wのパワーを有する。そして、レーザ光を走査して図3の(a)〜(c)のいずれかのパターンからなる凹部27aを形成する。なお、図3の(c)に示すメッシュ状のパターンからなる凹部27aを形成する場合、上下左右5μm間隔でレーザ光を照射し、または一定の間隔(5μmピッチ)でレーザ光を格子状に走査する。   Subsequently, the antireflection film 26 is irradiated with laser light to roughen the surface of the antireflection film 26 and form an antireflection film 27 having a recess 27a on the surface (see step (j) in FIG. 6). In this case, laser light of Nd: YAG laser or Nd: YVO laser is used as the laser light. This laser beam has a wavelength of 532 nm, an oscillation frequency of 5 kHz, and a power of 0.1 to 0.5 W. Then, the laser beam is scanned to form a recess 27a having any one of the patterns (a) to (c) in FIG. When the concave portion 27a having a mesh pattern shown in FIG. 3C is formed, laser light is irradiated at intervals of 5 μm in the vertical and horizontal directions, or laser light is scanned in a lattice pattern at a constant interval (5 μm pitch). To do.

工程(j)の後、n型単結晶シリコン基板11をフッ酸に浸漬し、残渣の除去と反射防止膜27のエッチングとを行う。これによって、反射防止膜28が形成される。そして、パッシベーション膜25および反射防止膜28は、上述した光入射層13を構成し、光入射層13は、サイズが3〜5μmである凹部13aを光入射側の表面に有する(図6の工程(k)参照)。   After the step (j), the n-type single crystal silicon substrate 11 is immersed in hydrofluoric acid, and the residue is removed and the antireflection film 27 is etched. Thereby, the antireflection film 28 is formed. The passivation film 25 and the antireflection film 28 constitute the light incident layer 13 described above, and the light incident layer 13 has a concave portion 13a having a size of 3 to 5 μm on the light incident side surface (step of FIG. 6). (See (k)).

そして、フォトリソグラフィおよびエッチングによって光入射層13およびパッシベーション膜16にそれぞれスルーホール29,30を形成する(図7の工程(l)参照)。   Then, through holes 29 and 30 are formed in the light incident layer 13 and the passivation film 16 by photolithography and etching, respectively (see step (l) in FIG. 7).

その後、Agペーストをスルーホール29に印刷して焼結し、電極14を形成する。また、n型単結晶シリコン基板11の裏面にAlを蒸着して電極16を形成する。これによって、光電変換素子10Aが完成する(図7の工程(m)参照)。   Thereafter, an Ag paste is printed in the through hole 29 and sintered to form the electrode 14. Moreover, Al is vapor-deposited on the back surface of the n-type single crystal silicon substrate 11 to form the electrode 16. Thus, the photoelectric conversion element 10A is completed (see step (m) in FIG. 7).

なお、光入射層13がパッシベーション膜のみ、または反射防止膜のみからなる場合、工程(h)において、膜厚が5μm程度のパッシベーション膜または反射防止膜がn型単結晶シリコン基板11のp型拡散領域12上に堆積され、工程(i)において、反射防止膜26が形成されない。そして、工程(j),(k)において、パッシベーション膜または反射防止膜が上述した方法によってエッチングされ、凹部13aを有する光入射膜13が形成される。   When the light incident layer 13 is composed of only a passivation film or only an antireflection film, the passivation film or antireflection film having a film thickness of about 5 μm is the p-type diffusion of the n-type single crystal silicon substrate 11 in the step (h). The antireflection film 26 is not formed in the step (i), which is deposited on the region 12. Then, in steps (j) and (k), the passivation film or the antireflection film is etched by the above-described method, and the light incident film 13 having the recess 13a is formed.

光電変換素子10Aにおいては、太陽光は、光入射層13側から光電変換素子10Aに照射される。そして、太陽光は、ハニカムテクスチャによって反射が抑制され、光入射層13を介してn型単結晶シリコン基板11へ入射する。   In the photoelectric conversion element 10A, sunlight is applied to the photoelectric conversion element 10A from the light incident layer 13 side. The reflection of sunlight is suppressed by the honeycomb texture and enters the n-type single crystal silicon substrate 11 through the light incident layer 13.

そうすると、n型単結晶シリコン基板11中で正孔および電子が光励起される。そして、光励起された正孔は、p型拡散領域12a,12bとn型単結晶シリコン基板11のバルク領域(=n型単結晶シリコン基板11のp型拡散領域12a,12b以外の領域)とによって形成されるp/n接合の方向へ拡散によって移動し、p/n接合による内部電界によってp型拡散領域12a,12bへ到達する。p型拡散領域12aに到達した正孔は、p型拡散領域12aと光入射層13との界面で再結合が抑制され、拡散によってp型拡散領域12bへ到達する。このように、光入射層13は、n型単結晶シリコン基板11の表面に対してパッシベーション膜として機能する。そして、正孔は、p型拡散領域12bから電極14に到達する。   Then, holes and electrons are photoexcited in the n-type single crystal silicon substrate 11. The photoexcited holes are caused by the p-type diffusion regions 12a and 12b and the bulk region of the n-type single crystal silicon substrate 11 (= the region other than the p-type diffusion regions 12a and 12b of the n-type single crystal silicon substrate 11). It moves by diffusion in the direction of the formed p / n junction, and reaches the p-type diffusion regions 12a and 12b by an internal electric field by the p / n junction. The holes that have reached the p-type diffusion region 12a are suppressed from being recombined at the interface between the p-type diffusion region 12a and the light incident layer 13, and reach the p-type diffusion region 12b by diffusion. Thus, the light incident layer 13 functions as a passivation film for the surface of the n-type single crystal silicon substrate 11. The holes reach the electrode 14 from the p-type diffusion region 12b.

一方、光励起された電子は、拡散によってn型単結晶シリコン基板11の裏面側へ移動する。そして、n型単結晶シリコン基板11とパッシベーション膜15との界面へ到達した電子は、再結合が抑制され、拡散によって電極16に到達する。電極16に到達した電子は、電極16から負荷を介して電極14に到達し、正孔と再結合する。   On the other hand, the photoexcited electrons move to the back side of the n-type single crystal silicon substrate 11 by diffusion. Then, electrons that have reached the interface between the n-type single crystal silicon substrate 11 and the passivation film 15 are suppressed from recombination and reach the electrode 16 by diffusion. The electrons that have reached the electrode 16 reach the electrode 14 from the electrode 16 via a load and recombine with the holes.

上述したように、光電変換素子10Aは、凹凸構造が表面に形成されていないn型単結晶シリコン基板11を用いて製造される。その結果、p型拡散領域12が均一に形成される。また、光電変換素子10Aの製造プロセスにおいて、n型単結晶シリコン基板11の受光面11aが十分に洗浄される。更に、光入射層13のパッシベーション膜25とn型単結晶シリコン基板11との界面の面積が小さくなり、キャリア(電子および正孔)の再結合が抑制される。   As described above, the photoelectric conversion element 10 </ b> A is manufactured using the n-type single crystal silicon substrate 11 in which the uneven structure is not formed on the surface. As a result, the p-type diffusion region 12 is formed uniformly. Further, in the manufacturing process of the photoelectric conversion element 10A, the light receiving surface 11a of the n-type single crystal silicon substrate 11 is sufficiently cleaned. Furthermore, the area of the interface between the passivation film 25 of the light incident layer 13 and the n-type single crystal silicon substrate 11 is reduced, and recombination of carriers (electrons and holes) is suppressed.

従って、光電変換素子10Aの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 10A can be improved.

なお、光電変換素子10Aは、n型単結晶シリコン基板11に代えてn型多結晶シリコン基板を備えていてもよい。n型多結晶シリコン基板は、0.1〜1.0Ω・cmの比抵抗を有し、例えば、200μmの厚みを有する。   Note that the photoelectric conversion element 10 </ b> A may include an n-type polycrystalline silicon substrate instead of the n-type single crystal silicon substrate 11. The n-type polycrystalline silicon substrate has a specific resistance of 0.1 to 1.0 Ω · cm, and has a thickness of 200 μm, for example.

また、光電変換素子10Aにおいては、電極16に接するように、BSF(Back Surface Filed)用のPを高濃度(1×1020cm−3程度)に含む高濃度拡散領域をn型単結晶シリコン基板11の一部に形成してもよい。 Further, in the photoelectric conversion element 10A, a high-concentration diffusion region containing P for BSF (Back Surface Filed) at a high concentration (about 1 × 10 20 cm −3 ) is in contact with the electrode 16 with n-type single crystal silicon. You may form in a part of board | substrate 11. FIG.

(実施例2)
図8は、実施例2における光電変換素子の構成を示す断面図である。図8を参照して、光電変換素子10Bは、p型単結晶シリコン基板51と、光入射層53と、電極54,56と、パッシベーション膜55とを備える。
(Example 2)
FIG. 8 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 2. Referring to FIG. 8, photoelectric conversion element 10 </ b> B includes p-type single crystal silicon substrate 51, light incident layer 53, electrodes 54 and 56, and passivation film 55.

p型単結晶シリコン基板51は、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。また、p型単結晶シリコン基板51の厚みは、例えば、200μmである。また、p型単結晶シリコン基板51は、受光面51aに接してn型拡散領域52を有する。n型拡散領域52は、p型単結晶シリコン基板51と反対の導電型であるn型の導電型を有し、例えば、リン(P)をドーパントとして含む。そして、n型拡散領域52の深さは、例えば、200nmである。   The p-type single crystal silicon substrate 51 has a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The thickness of the p-type single crystal silicon substrate 51 is, for example, 200 μm. The p-type single crystal silicon substrate 51 has an n-type diffusion region 52 in contact with the light receiving surface 51a. The n-type diffusion region 52 has an n-type conductivity type which is the opposite conductivity type to the p-type single crystal silicon substrate 51, and includes, for example, phosphorus (P) as a dopant. The depth of the n-type diffusion region 52 is, for example, 200 nm.

n型拡散領域52は、n型拡散領域52a,52bからなる。n型拡散領域52bのP濃度は、n型拡散領域52aのP濃度よりも高い。そして、例えば、n型拡散領域52aは、1×1019cm−3のP濃度を有し、n型拡散領域52bは、1×1020cm−3のP濃度を有する。 The n-type diffusion region 52 includes n-type diffusion regions 52a and 52b. The P concentration of n type diffusion region 52b is higher than the P concentration of n type diffusion region 52a. For example, the n-type diffusion region 52a has a P concentration of 1 × 10 19 cm −3 and the n-type diffusion region 52b has a P concentration of 1 × 10 20 cm −3 .

光入射層53は、p型単結晶シリコン基板51の受光面51aに接して配置され、例えば、数μmの膜厚を有する。また、光入射層53は、太陽光の入射方向に突出した半球状の凹部53aを含む凹凸構造(ハニカムテクスチャ)が光入射側の表面に形成されている。そして、凹部53aは、p型単結晶シリコン基板51の面内方向において、例えば、数μmの幅を有する。更に、光入射層53は、上述した光入射層31〜33(図2参照)のいずれかからなる。   The light incident layer 53 is disposed in contact with the light receiving surface 51a of the p-type single crystal silicon substrate 51, and has a thickness of, for example, several μm. The light incident layer 53 has a concavo-convex structure (honeycomb texture) including a hemispherical concave portion 53a protruding in the sunlight incident direction on the light incident side surface. And the recessed part 53a has a width | variety of several micrometers in the in-plane direction of the p-type single crystal silicon substrate 51, for example. Furthermore, the light incident layer 53 includes any of the light incident layers 31 to 33 (see FIG. 2) described above.

電極54は、光入射層53を貫通し、p型単結晶シリコン基板51のn型拡散領域52bに接して形成される。そして、電極54は、例えば、Agからなる。   The electrode 54 penetrates the light incident layer 53 and is formed in contact with the n-type diffusion region 52 b of the p-type single crystal silicon substrate 51. The electrode 54 is made of Ag, for example.

パッシベーション膜55は、p型単結晶シリコン基板51の裏面(=受光面51aと反対側の表面)に接して形成される。そして、パッシベーション膜55は、SiOからなり、例えば、10〜100nmの膜厚を有する。 The passivation film 55 is formed in contact with the back surface of the p-type single crystal silicon substrate 51 (= the surface opposite to the light receiving surface 51a). Then, a passivation film 55 is made of SiO 2, for example, has a 10~100nm thickness.

電極56は、p型単結晶シリコン基板51およびパッシベーション膜55に接して形成される。そして、電極56は、例えば、Alからなる。   Electrode 56 is formed in contact with p-type single crystal silicon substrate 51 and passivation film 55. The electrode 56 is made of, for example, Al.

光電変換素子10Bは、図5から図7に示す工程(a)〜工程(m)に従って製造される。この場合、工程(c)〜(f)において、n型拡散領域52a,52bが形成される。そして、Pの拡散源として、オキシ塩化リン(POCl)が用いられ、p型単結晶シリコン基板51をPOClの雰囲気の石英炉に入れて加熱し、p型単結晶シリコン基板51中へPを拡散し、n型拡散領域52を形成する。このとき、拡散温度は、例えば、890℃であり、拡散時間は、例えば、20分である。 The photoelectric conversion element 10B is manufactured according to the steps (a) to (m) shown in FIGS. In this case, n-type diffusion regions 52a and 52b are formed in steps (c) to (f). Then, phosphorus oxychloride (POCl 3 ) is used as a diffusion source of P, and the p-type single crystal silicon substrate 51 is heated in a quartz furnace in an atmosphere of POCl 3 to enter the p-type single crystal silicon substrate 51. Is diffused to form an n-type diffusion region 52. At this time, the diffusion temperature is, for example, 890 ° C., and the diffusion time is, for example, 20 minutes.

また、工程(h)〜(k)において、パッシベーション膜、反射防止膜、およびパッシベーション膜/反射防止膜のいずれかからなる光入射層が形成される。   In steps (h) to (k), a light incident layer made of any one of a passivation film, an antireflection film, and a passivation film / antireflection film is formed.

光電変換素子10Bにおいては、太陽光は、光入射層53側から光電変換素子10Bに照射される。そして、太陽光は、ハニカムテクスチャによって反射が抑制され、光入射層53を介してp型単結晶シリコン基板51へ入射する。   In the photoelectric conversion element 10B, sunlight is applied to the photoelectric conversion element 10B from the light incident layer 53 side. The reflection of sunlight is suppressed by the honeycomb texture and is incident on the p-type single crystal silicon substrate 51 through the light incident layer 53.

そうすると、p型単結晶シリコン基板51中で正孔および電子が光励起される。そして、光励起された電子は、n型拡散領域52a,52bとp型単結晶シリコン基板51のバルク領域(=p型単結晶シリコン基板51のn型拡散領域52a,52b以外の領域)とによって形成されるp/n接合の方向へ拡散によって移動し、p/n接合による内部電界によってn型拡散領域52a,52bへ到達する。n型拡散領域52aに到達した電子は、n型拡散領域52aと光入射層53との界面で再結合が抑制され、拡散によってn型拡散領域52bへ到達する。このように、光入射層53は、p型単結晶シリコン基板51の表面に対してパッシベーション膜として機能する。そして、電子は、n型拡散領域52bから電極54に到達する。   Then, holes and electrons are photoexcited in the p-type single crystal silicon substrate 51. The photoexcited electrons are formed by the n-type diffusion regions 52a and 52b and the bulk region of the p-type single crystal silicon substrate 51 (= the region other than the n-type diffusion regions 52a and 52b of the p-type single crystal silicon substrate 51). It moves by diffusion in the direction of the p / n junction, and reaches the n-type diffusion regions 52a and 52b by an internal electric field by the p / n junction. The electrons that have reached the n-type diffusion region 52a are suppressed from recombination at the interface between the n-type diffusion region 52a and the light incident layer 53, and reach the n-type diffusion region 52b by diffusion. Thus, the light incident layer 53 functions as a passivation film for the surface of the p-type single crystal silicon substrate 51. Then, the electrons reach the electrode 54 from the n-type diffusion region 52b.

一方、光励起された正孔は、拡散によってp型単結晶シリコン基板51の裏面側へ移動する。p型単結晶シリコン基板51とパッシベーション膜55との界面へ到達した正孔は、再結合が抑制され、拡散によって電極56に到達する。そして、電子は、電極54から負荷を介して電極56に到達し、正孔と再結合する。   On the other hand, the photoexcited holes move to the back side of the p-type single crystal silicon substrate 51 by diffusion. The holes that have reached the interface between the p-type single crystal silicon substrate 51 and the passivation film 55 are suppressed from recombination and reach the electrode 56 by diffusion. Then, the electrons reach the electrode 56 from the electrode 54 through the load and recombine with the holes.

このように、光電変換素子10Bは、凹凸構造が表面に形成されていないp型単結晶シリコン基板51を用いて製造される。その結果、n型拡散領域52が均一に形成される。また、光電変換素子10Bの製造プロセスにおいて、p型単結晶シリコン基板51の受光面51aが十分に洗浄される。更に、光入射層53のパッシベーション膜とp型単結晶シリコン基板51との界面の面積が小さくなり、キャリア(電子および正孔)の再結合が抑制される。   Thus, the photoelectric conversion element 10B is manufactured using the p-type single crystal silicon substrate 51 in which the uneven structure is not formed on the surface. As a result, the n-type diffusion region 52 is formed uniformly. Further, in the manufacturing process of the photoelectric conversion element 10B, the light receiving surface 51a of the p-type single crystal silicon substrate 51 is sufficiently cleaned. Furthermore, the area of the interface between the passivation film of the light incident layer 53 and the p-type single crystal silicon substrate 51 is reduced, and recombination of carriers (electrons and holes) is suppressed.

従って、光電変換素子10Bの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 10B can be improved.

なお、光電変換素子10Bは、p型単結晶シリコン基板51に代えてp型多結晶シリコン基板を備えていてもよい。p型多結晶シリコン基板は、0.1〜1.0Ω・cmの比抵抗を有し、例えば、200μmの厚みを有する。   The photoelectric conversion element 10B may include a p-type polycrystalline silicon substrate instead of the p-type single crystal silicon substrate 51. The p-type polycrystalline silicon substrate has a specific resistance of 0.1 to 1.0 Ω · cm, and has a thickness of 200 μm, for example.

また、光電変換素子10Bにおいては、電極56に接するように、BSF用のBを高濃度(1×1020cm−3程度)に含む高濃度拡散領域をp型単結晶シリコン基板51の一部に形成してもよい。 Further, in the photoelectric conversion element 10B, a part of the p-type single crystal silicon substrate 51 includes a high concentration diffusion region containing B B at a high concentration (about 1 × 10 20 cm −3 ) so as to be in contact with the electrode 56. You may form in.

光電変換素子10Bにおけるその他の説明は、光電変換素子10Aの説明と同じである。   The other description of the photoelectric conversion element 10B is the same as the description of the photoelectric conversion element 10A.

上述したように、実施の形態1によれば、p/n接合が光入射側に存在する光電変換素子10は、結晶シリコン基板1の受光面1aに凹凸構造を有さず、光入射側の表面に凹部1aを含む凹凸構造を有する光入射層3を備える。そして、p/n接合は、ホモ接合である。その結果、上述したように、拡散領域2が均一に形成され、光電変換素子10の製造プロセスにおいて、結晶シリコン基板1の受光面1aが十分に洗浄され、更に、光入射層3がパッシベーション膜を含む場合、パッシベーション膜と結晶シリコン基板1との界面の面積が小さくなり、キャリア(電子および正孔)の再結合が抑制される。   As described above, according to the first embodiment, the photoelectric conversion element 10 in which the p / n junction exists on the light incident side does not have the uneven structure on the light receiving surface 1a of the crystalline silicon substrate 1, and A light incident layer 3 having a concavo-convex structure including a recess 1a on the surface is provided. The p / n junction is a homojunction. As a result, as described above, the diffusion region 2 is uniformly formed, and in the process of manufacturing the photoelectric conversion element 10, the light receiving surface 1a of the crystalline silicon substrate 1 is sufficiently cleaned, and the light incident layer 3 forms a passivation film. If included, the area of the interface between the passivation film and the crystalline silicon substrate 1 is reduced, and recombination of carriers (electrons and holes) is suppressed.

従って、光電変換素子10の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 10 can be improved.

なお、上記においては、レーザ光と、薬品とを用いて凹12a,52aを形成すると説明したが、実施の形態1においては、これに限らず、レーザ光のみを用いて凹12a,52aを形成してもよい。   In the above description, it has been described that the recesses 12a and 52a are formed using laser light and chemicals. However, the first embodiment is not limited thereto, and the recesses 12a and 52a are formed using only laser light. May be.

[実施の形態2]
図9は、実施の形態2による光電変換素子の構成を示す断面図である。図9を参照して、実施の形態2による光電変換素子100は、単結晶シリコン基板61と、光入射層63と、酸化膜64と、電極651〜65nとを備える。
[Embodiment 2]
FIG. 9 is a cross-sectional view illustrating a configuration of the photoelectric conversion element according to the second embodiment. Referring to FIG. 9, the photoelectric conversion element 100 according to the second embodiment includes a single crystal silicon substrate 61, a light incident layer 63, an oxide film 64, and electrodes 651 to 65n.

単結晶シリコン基板61は、n型単結晶シリコン基板またはp型単結晶シリコン基板からなる。そして、単結晶シリコン基板61は、受光面61aに凹凸構造が形成されていない。   Single crystal silicon substrate 61 is formed of an n-type single crystal silicon substrate or a p-type single crystal silicon substrate. The single crystal silicon substrate 61 has no uneven structure on the light receiving surface 61a.

n型単結晶シリコン基板およびp型単結晶シリコン基板の各々は、例えば、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。また、n型単結晶シリコン基板およびp型単結晶シリコン基板の各々は、例えば、100〜300μmの厚みを有し、好ましくは、100〜200μmの厚みを有する。   Each of the n-type single crystal silicon substrate and the p-type single crystal silicon substrate has, for example, a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. Each of the n-type single crystal silicon substrate and the p-type single crystal silicon substrate has a thickness of 100 to 300 μm, for example, and preferably has a thickness of 100 to 200 μm.

また、単結晶シリコン基板61は、受光面61aと反対側に拡散領域611〜61nを含む。拡散領域611,613,・・・,61n−2,61nは、単結晶シリコン基板61がn型の導電型を有する場合、n型の導電型を有し、単結晶シリコン基板61がp型の導電型を有する場合、p型の導電型を有する。拡散領域612,614,・・・,61n−1は、単結晶シリコン基板61がn型の導電型を有する場合、p型の導電型を有し、単結晶シリコン基板61がp型の導電型を有する場合、n型の導電型を有する。   Single crystal silicon substrate 61 includes diffusion regions 611 to 61n on the side opposite to light receiving surface 61a. The diffusion regions 611, 613, ..., 61n-2, 61n have an n-type conductivity type when the single-crystal silicon substrate 61 has an n-type conductivity type, and the single-crystal silicon substrate 61 has a p-type conductivity. When it has a conductivity type, it has a p-type conductivity type. The diffusion regions 612, 614,..., 61n-1 have a p-type conductivity when the single crystal silicon substrate 61 has an n-type conductivity type, and the single crystal silicon substrate 61 has a p-type conductivity type. The n-type conductivity type.

このように、拡散領域611,613,・・・,61n−2,61nは、単結晶シリコン基板61の導電型と同じ導電型を有し、拡散領域612,614,・・・,61n−1は、単結晶シリコン基板61の導電型と反対の導電型を有する。   Thus, diffusion regions 611, 613,..., 61n-2, 61n have the same conductivity type as that of single crystal silicon substrate 61, and diffusion regions 612, 614,. Has a conductivity type opposite to that of the single crystal silicon substrate 61.

拡散領域611,613,・・・,61n−2,61nおよび拡散領域612,614,・・・,61n−1は、単結晶シリコン基板61の面内方向において交互に配置される。   The diffusion regions 611, 613, ..., 61n-2, 61n and the diffusion regions 612, 614, ..., 61n-1 are alternately arranged in the in-plane direction of the single crystal silicon substrate 61.

拡散領域611,613,・・・,61n−2,61nの各々におけるドーパント濃度は、例えば、1×1019cm−3〜1×1020cm−3であり、拡散領域612,614,・・・,61n−1の各々におけるドーパント濃度は、例えば、1×1019cm−3〜1×1020cm−3である。 The dopant concentration in each of the diffusion regions 611, 613,..., 61n-2, 61n is, for example, 1 × 10 19 cm −3 to 1 × 10 20 cm −3 , and the diffusion regions 612, 614,. The dopant concentration in each of 61n-1 is, for example, 1 × 10 19 cm −3 to 1 × 10 20 cm −3 .

また、拡散領域611,613,・・・,61n−2,61nおよび拡散領域612,614,・・・,61n−1の深さは、例えば、200nm〜400nmである。   In addition, the depths of the diffusion regions 611, 613, ..., 61n-2, 61n and the diffusion regions 612, 614, ..., 61n-1 are, for example, 200 nm to 400 nm.

光入射層63は、単結晶シリコン基板61の受光面61aに接して配置され、例えば、数μmの膜厚を有する。また、光入射層63は、太陽光の入射方向に突出した半球状の凹部63aを含む凹凸構造(ハニカムテクスチャ)が光入射側の表面に形成されている。そして、凹部63aは、単結晶シリコン基板61の面内方向において、例えば、数μmの幅を有する。また、凹部63aは、図3の(a)〜(c)のいずれかに示す平面パターンを有する。更に、光入射層63は、上述した光入射層31〜33(図2参照)のいずれかからなる。   The light incident layer 63 is disposed in contact with the light receiving surface 61a of the single crystal silicon substrate 61, and has a thickness of, for example, several μm. In addition, the light incident layer 63 has a concavo-convex structure (honeycomb texture) including a hemispherical concave portion 63a protruding in the incident direction of sunlight on the surface on the light incident side. And the recessed part 63a has a width | variety of several micrometers in the in-plane direction of the single crystal silicon substrate 61, for example. Moreover, the recessed part 63a has the plane pattern shown in either of (a)-(c) of FIG. Furthermore, the light incident layer 63 is made of any of the light incident layers 31 to 33 (see FIG. 2) described above.

酸化膜64は、単結晶シリコン基板61の裏面(受光面61aと反対側の表面)に接して設けられる。そして、酸化膜64は、例えば、SiOからなり、その膜厚は、例えば、10nm〜100nmである。 Oxide film 64 is provided in contact with the back surface of single crystal silicon substrate 61 (the surface opposite to light receiving surface 61a). Then, oxide film 64 is made of, for example, SiO 2, its thickness is, for example, 10 nm to 100 nm.

電極651〜65nの各々は、例えば、Agからなる。そして、電極651,653,・・・,65n−2,65nは、酸化膜64を介してそれぞれ拡散領域611,613,・・・,61n−2,61nに接するように形成される。また、電極652,654,・・・,65n−1は、酸化膜64を介してそれぞれ拡散領域612,614,・・・,61n−1に接するように形成される。   Each of the electrodes 651 to 65n is made of Ag, for example. Electrodes 651, 653,..., 65n-2, 65n are formed so as to be in contact with the diffusion regions 611, 613,. Further, the electrodes 652, 654,..., 65n-1 are formed so as to be in contact with the diffusion regions 612, 614,.

拡散領域611,613,・・・,61n−2,61nおよび拡散領域612,614,・・・,61n−1は、図9の紙面に垂直な方向において同じ長さを有する。そして、拡散領域612,614,・・・,61n−1の全体の面積が単結晶シリコン基板61の面積に占める割合である面積占有率は、60〜93%であり、拡散領域611,613,・・・,61n−2,61nの全体の面積が単結晶シリコン基板61の面積に占める割合である面積占有率は、5〜20%である。   The diffusion regions 611, 613, ..., 61n-2, 61n and the diffusion regions 612, 614, ..., 61n-1 have the same length in the direction perpendicular to the paper surface of FIG. Further, the area occupancy ratio, which is the ratio of the entire area of the diffusion regions 612, 614,..., 61n−1 to the area of the single crystal silicon substrate 61, is 60 to 93%, and the diffusion regions 611, 613, ..., 61n-2, 61n, the area occupancy ratio, which is the ratio of the entire area of the single crystal silicon substrate 61 to the area of the single crystal silicon substrate 61, is 5 to 20%.

このように、拡散領域612,614,・・・,61n−1の面積占有率を拡散領域611,613,・・・,61n−2,61nの面積占有率よりも大きくするのは、単結晶シリコン基板61中で光励起された電子および正孔をp/n接合によって分離し易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupancy of the diffusion regions 612, 614,..., 61n-1 is larger than the area occupancy of the diffusion regions 611, 613,. This is because the electrons and holes photoexcited in the silicon substrate 61 are easily separated by the p / n junction, and the contribution ratio of the photoexcited electrons and holes to power generation is increased.

このように、光電変換素子100は、ホモ接合からなるp/n接合を単結晶シリコン基板61の裏面側に配置した構造からなる。   Thus, the photoelectric conversion element 100 has a structure in which a p / n junction made of a homojunction is disposed on the back surface side of the single crystal silicon substrate 61.

光電変換素子100において、太陽光が光入射層63側から光電変換素子100に照射されると、単結晶シリコン基板61中で電子および正孔が光励起される。   In the photoelectric conversion element 100, when sunlight is irradiated from the light incident layer 63 side to the photoelectric conversion element 100, electrons and holes are photoexcited in the single crystal silicon substrate 61.

光励起された電子および正孔は、光入射層63側へ拡散しても、光入射層63による単結晶シリコン基板61のパッシベーション効果によって再結合し難く、拡散領域611〜61n側へ拡散する。   Even if the photoexcited electrons and holes diffuse to the light incident layer 63 side, they are difficult to recombine due to the passivation effect of the single crystal silicon substrate 61 by the light incident layer 63 and diffuse to the diffusion regions 611 to 61n side.

そして、拡散領域611〜61n側へ拡散した電子および正孔は、拡散領域612,614,・・・,61n−1/単結晶シリコン基板61(=p/n接合)による内部電界によって分離され、正孔は、拡散領域612,614,・・・,61n−1または拡散領域611,613,・・・,61nを介して電極652,654,・・・,65n−1または電極651,653,・・・,65nへ到達し、電子は、拡散領域611,613,・・・,61nまたは拡散領域612,614,・・・,61n−1を介して電極651,653,・・・,65nまたは電極652,654,・・・,65n−1へ到達する。   Then, the electrons and holes diffused toward the diffusion regions 611 to 61n are separated by an internal electric field by the diffusion regions 612, 614,..., 61n−1 / single crystal silicon substrate 61 (= p / n junction), .., 61n-1 or the diffusion regions 611, 613,..., 61n through the holes 652, 654,. , 65n, and the electrons reach the electrodes 651, 653, ..., 65n through the diffusion regions 611, 613, ..., 61n or the diffusion regions 612, 614, ..., 61n-1. Alternatively, the electrodes 652, 654,.

電極651,653,・・・,65nまたは電極652,654,・・・,65n−1へ到達した電子は、電極651,653,・・・,65nと電極652,654,・・・,65n−1との間に接続された負荷を介して電極652,654,・・・,65n−1または電極651,653,・・・,65nへ到達し、正孔と再結合する。   Electrons that have reached the electrodes 651, 653,..., 65n or the electrodes 652, 654,..., 65n-1 and the electrodes 651, 653,. , 65n-1 or the electrodes 651, 653,..., 65n through the load connected to −1 and recombine with holes.

このように、光電変換素子100は、単結晶シリコン基板61中で光励起された電子および正孔を単結晶シリコン基板61の裏面(=受光面61aと反対側の表面)から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100 is a back-contact type photoelectric device that extracts electrons and holes photoexcited in the single crystal silicon substrate 61 from the back surface (= the surface opposite to the light receiving surface 61a) of the single crystal silicon substrate 61. It is a conversion element.

上述したように、単結晶シリコン基板61の受光面61aには、凹凸構造が形成されていないので、光入射層63と単結晶シリコン基板61との界面の面積は、単結晶シリコン基板61の受光面61aを凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。また、光電変換素子100の製造プロセス中において、単結晶シリコン基板61の受光面を十分に洗浄できる。   As described above, since the concavo-convex structure is not formed on the light receiving surface 61 a of the single crystal silicon substrate 61, the area of the interface between the light incident layer 63 and the single crystal silicon substrate 61 is the light reception of the single crystal silicon substrate 61. It becomes smaller than the case where the surface 61a is uneven | corrugated. As a result, recombination of carriers (electrons and holes) is suppressed. Further, the light receiving surface of the single crystal silicon substrate 61 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 100.

従って、光電変換素子100の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 100 can be improved.

以下、光電変換素子100の実施例について説明する。   Hereinafter, examples of the photoelectric conversion element 100 will be described.

(実施例3)
図10は、実施例3における光電変換素子の構成を示す断面図である。図10を参照して、光電変換素子100Aは、n型単結晶シリコン基板71と、光入射層73と、酸化膜74と、電極751〜75nとを備える。
(Example 3)
FIG. 10 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 3. Referring to FIG. 10, photoelectric conversion element 100A includes an n-type single crystal silicon substrate 71, a light incident layer 73, an oxide film 74, and electrodes 751 to 75n.

n型単結晶シリコン基板71は、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。そして、n型単結晶シリコン基板71の厚みは、例えば、200μmである。   The n-type single crystal silicon substrate 71 has a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The thickness of the n-type single crystal silicon substrate 71 is, for example, 200 μm.

また、n型単結晶シリコン基板71は、受光面71aに凹凸構造が形成されていない。そして、n型単結晶シリコン基板71は、受光面71a側にn型拡散領域710を有する。n型拡散領域710は、Pをドーパントとして含み、表面電界層(FSF)として機能する。   Further, the n-type single crystal silicon substrate 71 has no uneven structure on the light receiving surface 71a. The n-type single crystal silicon substrate 71 has an n-type diffusion region 710 on the light receiving surface 71a side. The n-type diffusion region 710 includes P as a dopant and functions as a surface electric field layer (FSF).

更に、n型単結晶シリコン基板71は、n型拡散領域711,713,・・・,71−2,71nと、p型拡散領域712,714,・・・,71n−1とを受光面71aと反対の裏面側に含む。n型拡散領域711,713,・・・,71−2,71nおよびp型拡散領域712,714,・・・,71n−1は、n型単結晶シリコン基板71の面内方向において交互に配置される。   Further, the n-type single crystal silicon substrate 71 includes n-type diffusion regions 711, 713,..., 71-2, 71n and p-type diffusion regions 712, 714,. It is included on the reverse side opposite. , 71-2, 71 n and p-type diffusion regions 712, 714,..., 71 n-1 are alternately arranged in the in-plane direction of the n-type single crystal silicon substrate 71. Is done.

n型拡散領域711,713,・・・,71−2,71nの各々におけるP濃度は、例えば、5×1019cm−3である。また、p型拡散領域712,714,・・・,71n−1の各々におけるB濃度は、例えば、8×1019cm−3である。 The P concentration in each of the n-type diffusion regions 711, 713,..., 71-2, 71n is, for example, 5 × 10 19 cm −3 . Further, the B concentration in each of the p-type diffusion regions 712, 714,..., 71n-1 is, for example, 8 × 10 19 cm −3 .

n型拡散領域711,713,・・・,71−2,7nの深さは、例えば、200nmであり、p型拡散領域712,714,・・・,71n−1の深さは、例えば、200nmである。   The depths of the n-type diffusion regions 711, 713,..., 71-2, 7n are, for example, 200 nm, and the depths of the p-type diffusion regions 712, 714,. 200 nm.

光入射層73は、n型単結晶シリコン基板71の受光面71aに接して配置され、例えば、数μmの膜厚を有する。また、光入射層73は、太陽光の入射方向に突出した半球状の凹部73aを含む凹凸構造(ハニカムテクスチャ)が光入射側の表面に形成されている。そして、凹部73aは、n型単結晶シリコン基板71の面内方向において、例えば、数μmの幅を有する。また、凹部73aは、図3の(a)〜(c)のいずれかに示す平面パターンを有する。更に、光入射層73は、上述した光入射層31〜33(図2参照)のいずれかからなる。   The light incident layer 73 is disposed in contact with the light receiving surface 71a of the n-type single crystal silicon substrate 71 and has a thickness of, for example, several μm. The light incident layer 73 has a concavo-convex structure (honeycomb texture) including a hemispherical concave portion 73a protruding in the sunlight incident direction on the light incident side surface. And the recessed part 73a has a width | variety of several micrometers in the in-plane direction of the n-type single crystal silicon substrate 71, for example. Moreover, the recessed part 73a has the plane pattern shown in either of (a)-(c) of FIG. Further, the light incident layer 73 is made of any of the light incident layers 31 to 33 (see FIG. 2) described above.

電極751〜75nの各々は、例えば、Agからなる。そして、電極751,753,・・・,75n−2,75nは、酸化膜74を介してそれぞれn型拡散領域711,713,・・・,71n−2,71nに接するように形成される。また、電極752,754,・・・,75n−1は、酸化膜74を介してそれぞれp型拡散領域712,714,・・・,71n−1に接するように形成される。   Each of the electrodes 751 to 75n is made of Ag, for example. The electrodes 751, 753,..., 75n-2, 75n are formed so as to be in contact with the n-type diffusion regions 711, 713,. In addition, the electrodes 752, 754,..., 75n-1 are formed so as to be in contact with the p-type diffusion regions 712, 714,.

n型拡散領域711,713,・・・,71n−2,71nおよびp型拡散領域712,714,・・・,71n−1は、図10の紙面に垂直な方向において同じ長さを有する。そして、p型拡散領域712,714,・・・,71n−1の全体の面積がn型単結晶シリコン基板71の面積に占める割合である面積占有率は、60〜93%であり、n型拡散領域711,713,・・・,71n−2,71nの全体の面積がn型単結晶シリコン基板71の面積に占める割合である面積占有率は、5〜20%である。   , 71n-2, 71n and p-type diffusion regions 712, 714,..., 71n-1 have the same length in the direction perpendicular to the paper surface of FIG. And the area occupation rate which is the ratio which the whole area of p type diffusion region 712,714, ..., 71n-1 occupies for the area of the n type single crystal silicon substrate 71 is 60 to 93%, and is n type. The area occupancy ratio, which is the ratio of the total area of diffusion regions 711, 713,..., 71n-2, 71n to the area of n-type single crystal silicon substrate 71, is 5 to 20%.

p型拡散領域712,714,・・・,71n−1およびn型拡散領域711,713,・・・,71n−2,71nの面積占有率がこのような値に設定される理由は、光電変換素子100において拡散領域612,614,・・・,61n−1および拡散領域611,613,・・・,61n−2,61nの面積占有率がそれぞれ60〜93%および5〜20%に設定される理由と同じである。   The reason why the area occupancy of the p-type diffusion regions 712, 714,..., 71n-1 and the n-type diffusion regions 711, 713,. In the conversion element 100, the area occupancy ratios of the diffusion regions 612, 614, ..., 61n-1 and the diffusion regions 611, 613, ..., 61n-2, 61n are set to 60 to 93% and 5 to 20%, respectively. For the same reason.

図11から図14は、それぞれ、図10に示す光電変換素子100Aの製造方法を示す第1から第4の工程図である。   11 to 14 are first to fourth process diagrams showing a method of manufacturing the photoelectric conversion element 100A shown in FIG.

光電変換素子100Aの製造が開始されると、シリコンインゴットをスライスしてn型単結晶シリコン基板を作製し、その作製したn型単結晶シリコン基板をフッ酸と硝酸との混合液によってエッチングし、スライスによるダメージ層を除去する。これによって、n型単結晶シリコン基板71が準備される(図11の工程(a)参照)。   When the production of the photoelectric conversion element 100A is started, a silicon ingot is sliced to produce an n-type single crystal silicon substrate, and the produced n-type single crystal silicon substrate is etched with a mixed solution of hydrofluoric acid and nitric acid, Remove the damage layer caused by slicing. Thus, an n-type single crystal silicon substrate 71 is prepared (see step (a) in FIG. 11).

そして、酸素または水蒸気の雰囲気中でn型単結晶シリコン基板71を熱酸化し、n型単結晶シリコン基板71の受光面71aおよび裏面にそれぞれシリコン酸化膜81,82を形成する(図11の工程(b)参照)。この場合、熱酸化の温度は、例えば、950℃であり、酸化時間は、例えば、10分である。   Then, the n-type single crystal silicon substrate 71 is thermally oxidized in an atmosphere of oxygen or water vapor to form silicon oxide films 81 and 82 on the light receiving surface 71a and the back surface of the n-type single crystal silicon substrate 71, respectively (step of FIG. 11). (See (b)). In this case, the temperature of thermal oxidation is, for example, 950 ° C., and the oxidation time is, for example, 10 minutes.

その後、エッチングペーストを用いてシリコン酸化膜82の一部を除去し、シリコン酸化膜83をn型単結晶シリコン基板71の裏面に形成する(図11の工程(c)参照)。これによって、Pを拡散するための開口部が形成される。   Thereafter, a part of the silicon oxide film 82 is removed using an etching paste, and a silicon oxide film 83 is formed on the back surface of the n-type single crystal silicon substrate 71 (see step (c) in FIG. 11). Thereby, an opening for diffusing P is formed.

引き続いて、n型単結晶シリコン基板71をオキシ塩化リン(POCl)の雰囲気の石英炉に入れて加熱し、シリコン酸化膜83の開口部からn型単結晶シリコン基板71中へPを拡散し、n型拡散領域711,713,・・・,71n−2,71nを形成する(図11の工程(d)参照)。この場合、拡散温度は、例えば、890℃であり、拡散時間は、例えば、20分である。 Subsequently, the n-type single crystal silicon substrate 71 is heated in a quartz furnace in an atmosphere of phosphorus oxychloride (POCl 3 ) to diffuse P into the n-type single crystal silicon substrate 71 from the opening of the silicon oxide film 83. , 71n-2, 71n are formed (see step (d) in FIG. 11). In this case, the diffusion temperature is, for example, 890 ° C., and the diffusion time is, for example, 20 minutes.

そして、フッ酸でシリコン酸化膜81,83を除去する(図11の工程(e)参照)。   Then, the silicon oxide films 81 and 83 are removed with hydrofluoric acid (see step (e) in FIG. 11).

その後、酸素または水蒸気の雰囲気中でn型単結晶シリコン基板71を熱酸化し、n型単結晶シリコン基板71の受光面71aおよび裏面にそれぞれシリコン酸化膜84,85を形成する(図12の工程(f)参照)。この場合、熱酸化の温度は、例えば、950℃であり、酸化時間は、例えば、10分である。また、n型拡散領域711,713,・・・,71n−2,71n上のシリコン酸化膜85の膜厚は、n型拡散領域711,713,・・・,71n−2,71n以外の領域上よりも厚くなる。   Thereafter, the n-type single crystal silicon substrate 71 is thermally oxidized in an atmosphere of oxygen or water vapor to form silicon oxide films 84 and 85 on the light receiving surface 71a and the back surface of the n-type single crystal silicon substrate 71, respectively (step of FIG. 12). (Refer to (f)). In this case, the temperature of thermal oxidation is, for example, 950 ° C., and the oxidation time is, for example, 10 minutes. The film thickness of the silicon oxide film 85 on the n-type diffusion regions 711, 713,..., 71n-2, 71n is a region other than the n-type diffusion regions 711, 713,. Thicker than above.

そして、フッ酸を用いてエッチバックを行う。このとき、n型拡散領域711,713,・・・,71n−2,71nのみ、シリコン酸化膜を残し、n型拡散領域711,713,・・・,71n−2,71n以外の領域におけるシリコン酸化膜と、n型単結晶シリコン基板71の受光面71aにおけるシリコン酸化膜84とを除去する。これによって、n型拡散領域711,713,・・・,71n−2,71nに接してシリコン酸化膜86が形成される(図12の工程(g)参照)。   Then, etch back is performed using hydrofluoric acid. At this time, only the n-type diffusion regions 711, 713,..., 71n-2, 71n leave the silicon oxide film, and silicon in regions other than the n-type diffusion regions 711, 713,. The oxide film and the silicon oxide film 84 on the light receiving surface 71a of the n-type single crystal silicon substrate 71 are removed. As a result, a silicon oxide film 86 is formed in contact with the n-type diffusion regions 711, 713,..., 71n-2, 71n (see step (g) in FIG. 12).

引き続いて、n型単結晶シリコン基板71の受光面71aにAPCVD法によってSiOからなる保護膜87を形成する(図12の工程(h)参照)。 Subsequently, a protective film 87 made of SiO 2 is formed on the light receiving surface 71a of the n-type single crystal silicon substrate 71 by the APCVD method (see step (h) in FIG. 12).

そして、n型単結晶シリコン基板71の裏面にポリボロンフィルム(PBF)を塗布し、石英炉内で加熱し、ボロンをn型単結晶シリコン基板71中へ拡散させる。この場合、拡散温度は、例えば、910℃であり、拡散時間は、例えば、30分である。これによって、n型単結晶シリコン基板71の裏面側にp型拡散領域712,714,・・・,71n−1が形成される(図12の工程(i)参照)。   Then, a polyboron film (PBF) is applied to the back surface of the n-type single crystal silicon substrate 71 and heated in a quartz furnace to diffuse boron into the n-type single crystal silicon substrate 71. In this case, the diffusion temperature is, for example, 910 ° C., and the diffusion time is, for example, 30 minutes. As a result, p-type diffusion regions 712, 714,..., 71n-1 are formed on the back side of the n-type single crystal silicon substrate 71 (see step (i) in FIG. 12).

その後、フッ酸でシリコン酸化膜86,87を除去する(図12の工程(j)参照)。   Thereafter, the silicon oxide films 86 and 87 are removed with hydrofluoric acid (see step (j) in FIG. 12).

引き続いて、APCVD法によってSiOからなる保護膜88をn型単結晶シリコン基板71の裏面に形成する(図13の工程(k)参照)。 Subsequently, a protective film 88 made of SiO 2 is formed on the back surface of the n-type single crystal silicon substrate 71 by the APCVD method (see step (k) in FIG. 13).

そして、n型単結晶シリコン基板71をオキシ塩化リン(POCl)の雰囲気の石英炉に入れて加熱し、n型単結晶シリコン基板71の受光面71aからn型単結晶シリコン基板71中へPを拡散し、拡散領域710を形成する(図13の工程(l)参照)。この場合、加熱温度は、例えば、725℃であり、加熱時間は、例えば、30分である。また、拡散領域710の上にPSG(Phosphorus Silicate Glass)膜89が形成される。 Then, the n-type single crystal silicon substrate 71 is put in a quartz furnace in an atmosphere of phosphorus oxychloride (POCl 3 ) and heated, and the light-receiving surface 71a of the n-type single crystal silicon substrate 71 enters the n-type single crystal silicon substrate 71. Is diffused to form a diffusion region 710 (see step (l) in FIG. 13). In this case, the heating temperature is, for example, 725 ° C., and the heating time is, for example, 30 minutes. A PSG (Phosphorus Silicate Glass) film 89 is formed on the diffusion region 710.

その後、フッ酸でPSG膜89および保護膜88(=SiO)を除去する(図13の工程(m)参照)。 Thereafter, the PSG film 89 and the protective film 88 (= SiO 2 ) are removed with hydrofluoric acid (see step (m) in FIG. 13).

そして、n型単結晶シリコン基板71の裏面にAPCVD法によってSiOからなるパッシベーション膜90を形成し、ドライ酸化によってn型単結晶シリコン基板71の受光面71aにSiOからなるパッシベーション膜91を形成する(図13の工程(n)参照)。この場合、ドライ酸化の温度は、例えば、850℃であり、酸化時間は、例えば、240分である。 Then, a passivation film 90 made of SiO 2 by APCVD method on the back surface of the n-type single crystal silicon substrate 71, a passivation film 91 made of SiO 2 on the light receiving surface 71a of the n-type single crystal silicon substrate 71 by dry oxidation (See step (n) in FIG. 13). In this case, the temperature of dry oxidation is, for example, 850 ° C., and the oxidation time is, for example, 240 minutes.

その後、APCVD法によってSiOからなる反射防止膜92をパッシベーション膜91上に形成する(図13の工程(o)参照)。この場合、反射防止膜92の膜厚は、例えば、5μmである。 Thereafter, an antireflection film 92 made of SiO 2 is formed on the passivation film 91 by the APCVD method (see step (o) in FIG. 13). In this case, the film thickness of the antireflection film 92 is, for example, 5 μm.

引き続いて、レーザ光を反射防止膜92に照射し、反射防止膜92の表面を荒らし、表面に凹部93aを有する反射防止膜93を形成する(図14の工程(p)参照)。この場合、レーザ光としてNd:YAGレーザまたはNd:YVOレーザのレーザ光を用いる。このレーザ光は、532nmの波長、5kHzの発振周波数および0.1〜0.5Wのパワーを有する。そして、レーザ光を走査して図3の(a)〜(c)のいずれかの平面パターンからなる凹部93aを形成する。なお、図3の(c)に示すメッシュ状の平面パターンからなる凹部93aを形成する場合、レーザ光を上下左右5μm間隔でレーザ光を照射し、または一定の間隔(5μmピッチ)でレーザ光を格子状に走査する。   Subsequently, the antireflection film 92 is irradiated with laser light to roughen the surface of the antireflection film 92 and form an antireflection film 93 having a recess 93a on the surface (see step (p) in FIG. 14). In this case, laser light of Nd: YAG laser or Nd: YVO laser is used as the laser light. This laser beam has a wavelength of 532 nm, an oscillation frequency of 5 kHz, and a power of 0.1 to 0.5 W. Then, a laser beam is scanned to form a recess 93a having a planar pattern of any one of (a) to (c) of FIG. When the concave portion 93a having a mesh-like plane pattern shown in FIG. 3C is formed, the laser light is irradiated with laser light at intervals of 5 μm in the vertical and horizontal directions, or the laser light is emitted at regular intervals (5 μm pitch). Scan in a grid pattern.

工程(p)の後、n型単結晶シリコン基板71をフッ酸に浸漬し、残渣の除去と反射防止膜93のエッチングとを行う。これによって、反射防止膜94が形成される。そして、パッシベーション膜91および反射防止膜94は、上述した光入射層73を構成し、光入射層73は、サイズが3〜5μmである凹部73aを光入射側の表面に有する(図14の工程(q)参照)。   After the step (p), the n-type single crystal silicon substrate 71 is immersed in hydrofluoric acid, and the residue is removed and the antireflection film 93 is etched. Thereby, the antireflection film 94 is formed. The passivation film 91 and the antireflection film 94 constitute the light incident layer 73 described above, and the light incident layer 73 has a concave portion 73a having a size of 3 to 5 μm on the light incident side surface (step of FIG. 14). (See (q)).

そして、n型単結晶シリコン基板71の裏面に形成されたn型拡散領域711,713,・・・,71n−2,71nおよびp型拡散領域712,714,・・・,71n−1に対応するパッシベーション膜90(=SiO)の一部をエッチングペーストで除去し、開口部を形成する(図14の工程(r)参照)。 And corresponding to n-type diffusion regions 711, 713,..., 71n-2, 71n and p-type diffusion regions 712, 714,..., 71n-1 formed on the back surface of the n-type single crystal silicon substrate 71. A part of the passivation film 90 (= SiO 2 ) to be removed is removed with an etching paste to form an opening (see step (r) in FIG. 14).

その後、金属ペーストをn型単結晶シリコン基板71の裏面に印刷し、焼成する。その結果、開口部を介してn型拡散領域711,713,・・・,71n−2,71nおよびp型拡散領域712,714,・・・,71n−1に接続された電極751〜75nが形成される。これによって、光電変換素子100Aが完成する(図14の工程(s)参照)。   Thereafter, a metal paste is printed on the back surface of the n-type single crystal silicon substrate 71 and baked. As a result, the electrodes 751 to 75n connected to the n-type diffusion regions 711, 713,..., 71n-2, 71n and the p-type diffusion regions 712, 714,. It is formed. Thereby, the photoelectric conversion element 100A is completed (see step (s) in FIG. 14).

なお、光入射層73がパッシベーション膜のみ、または反射防止膜のみからなる場合、工程(n)において、膜厚が5μm程度のパッシベーション膜または反射防止膜がn型単結晶シリコン基板71の拡散領域710上に堆積され、工程(o)において、反射防止膜92が形成されない。そして、工程(p),(q)において、パッシベーション膜または反射防止膜が上述した方法によってエッチングされ、凹部73aを有する光入射膜73が形成される。   In the case where the light incident layer 73 is made of only the passivation film or only the antireflection film, the passivation film or antireflection film having a thickness of about 5 μm is the diffusion region 710 of the n-type single crystal silicon substrate 71 in the step (n). The antireflection film 92 is not formed in the step (o). Then, in the steps (p) and (q), the passivation film or the antireflection film is etched by the method described above, and the light incident film 73 having the recess 73a is formed.

光電変換素子100Aにおいて、太陽光が光入射層73側から光電変換素子100Aに照射されると、n型単結晶シリコン基板71中で電子および正孔が光励起される。   In the photoelectric conversion element 100 </ b> A, when sunlight is irradiated from the light incident layer 73 side to the photoelectric conversion element 100 </ b> A, electrons and holes are photoexcited in the n-type single crystal silicon substrate 71.

光励起された電子および正孔は、光入射層73側へ拡散しても、光入射層73によるn型単結晶シリコン基板71に対するパッシベーション効果およびn型拡散領域710による表面電界効果(FSF)によって再結合し難く、n型拡散領域711,713,・・・,71n−2,71nおよびp型拡散領域712,714,・・・,71n−1側へ拡散する。   Even if the photoexcited electrons and holes diffuse to the light incident layer 73 side, they are regenerated by the passivation effect on the n-type single crystal silicon substrate 71 by the light incident layer 73 and the surface field effect (FSF) by the n-type diffusion region 710. .., 71n-2, 71n, and p-type diffusion regions 712, 714,..., 71n-1 side.

そして、n型拡散領域711,713,・・・,71n−2,71nおよびp型拡散領域712,714,・・・,71n−1側へ拡散した電子および正孔は、p型拡散領域712,714,・・・,71n−1/n型単結晶シリコン基板71(=p/n接合)による内部電界によって分離され、正孔は、p型拡散領域712,714,・・・,71n−1を介して電極752,754,・・・,75n−1へ到達し、電子は、n型拡散領域711,713,・・・,71n−2,71nを介して電極751,753,・・・,75n−2,75nへ到達する。   The n-type diffusion regions 711, 713,..., 71n-2, 71n and the p-type diffusion regions 712, 714,. , 714,..., 71n-1 / n type single crystal silicon substrate 71 (= p / n junction), and the holes are separated by p-type diffusion regions 712, 714,. , 75n-1 through the electrode 1, and the electrons pass through the n-type diffusion regions 711, 713, ..., 71n-2, 71n to the electrodes 751, 753,. ., 75n-2, 75n is reached.

電極751,753,・・・,75n−2,75nへ到達した電子は、電極751,753,・・・,75n−2,75nと電極752,754,・・・,75n−1との間に接続された負荷を介して電極752,754,・・・,75n−1へ到達し、正孔と再結合する。   Electrons reaching the electrodes 751, 753,..., 75n-2, 75n are between the electrodes 751, 753,..., 75n-2, 75n and the electrodes 752, 754,. Reach the electrodes 752, 754,..., 75n-1 through the load connected to the, and recombine with holes.

このように、光電変換素子100Aは、n型単結晶シリコン基板71中で光励起された電子および正孔をn型単結晶シリコン基板71の裏面(=受光面71aと反対側の表面)から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100A takes out electrons and holes photoexcited in the n-type single crystal silicon substrate 71 from the back surface (= the surface opposite to the light receiving surface 71a) of the n-type single crystal silicon substrate 71. It is a contact type photoelectric conversion element.

上述したように、n型単結晶シリコン基板71の受光面71aには、凹凸構造が形成されていないので、n型拡散領域710が均一に形成される。また、光入射層73のパッシベーション膜91とn型単結晶シリコン基板71との界面の面積は、n型単結晶シリコン基板71の受光面71aを凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。更に、光電変換素子100Aの製造プロセス中において、n型単結晶シリコン基板71の受光面71aを十分に洗浄できる。   As described above, since the uneven structure is not formed on the light receiving surface 71a of the n-type single crystal silicon substrate 71, the n-type diffusion region 710 is uniformly formed. Further, the area of the interface between the passivation film 91 of the light incident layer 73 and the n-type single crystal silicon substrate 71 is smaller than when the light receiving surface 71 a of the n-type single crystal silicon substrate 71 is made uneven. As a result, recombination of carriers (electrons and holes) is suppressed. Furthermore, the light receiving surface 71a of the n-type single crystal silicon substrate 71 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 100A.

従って、光電変換素子100Aの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 100A can be improved.

(実施例4)
図15は、実施例4における光電変換素子の構成を示す断面図である。図15を参照して、光電変換素子100Bは、p型単結晶シリコン基板101と、光入射層103と、酸化膜104と、電極1051〜105nとを備える。
Example 4
FIG. 15 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 4. Referring to FIG. 15, photoelectric conversion element 100B includes a p-type single crystal silicon substrate 101, a light incident layer 103, an oxide film 104, and electrodes 1051 to 105n.

p型単結晶シリコン基板101は、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。そして、p型単結晶シリコン基板101の厚みは、例えば、200μmである。   The p-type single crystal silicon substrate 101 has a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The thickness of the p-type single crystal silicon substrate 101 is, for example, 200 μm.

また、p型単結晶シリコン基板101は、受光面101aに凹凸構造が形成されていない。そして、p型単結晶シリコン基板101は、受光面101a側にp型拡散領域102を有する。p型拡散領域102は、Bをドーパントとして含み、表面電界層(FSF)として機能する。   Further, the p-type single crystal silicon substrate 101 has no uneven structure on the light receiving surface 101a. The p-type single crystal silicon substrate 101 has a p-type diffusion region 102 on the light receiving surface 101a side. The p-type diffusion region 102 includes B as a dopant and functions as a surface electric field layer (FSF).

更に、p型単結晶シリコン基板101は、p型拡散領域1011,1013,・・・,101n−2,101nと、n型拡散領域1012,1014,・・・,101n−1とを受光面101aと反対の裏面側に含む。p型拡散領域1011,1013,・・・,101n−2,101nおよびn型拡散領域1012,1014,・・・,101n−1は、p型単結晶シリコン基板101の面内方向において交互に配置される。   Further, the p-type single crystal silicon substrate 101 includes p-type diffusion regions 1011, 1013,..., 101 n-2, 101 n and n-type diffusion regions 1012, 1014,. It is included on the reverse side opposite. , 101n-2, 101n and n-type diffusion regions 1012, 1014,..., 101n-1 are alternately arranged in the in-plane direction of the p-type single crystal silicon substrate 101. Is done.

p型拡散領域1011,1013,・・・,101n−2,101nの各々におけるB濃度は、例えば、5×1019cm−3である。また、n型拡散領域1012,1014,・・・,101n−1の各々におけるP濃度は、例えば、8×1019cm−3である。 The B concentration in each of the p-type diffusion regions 1011, 1013,..., 101n-2, 101n is, for example, 5 × 10 19 cm −3 . In addition, the P concentration in each of the n-type diffusion regions 1012, 1014,..., 101 n−1 is, for example, 8 × 10 19 cm −3 .

p型拡散領域1011,1013,・・・,101n−2,101nの深さは、例えば、200nmであり、n型拡散領域1012,1014,・・・,101n−1の深さは、例えば、200nmである。   The depth of the p-type diffusion regions 1011, 1013,..., 101n-2, 101n is, for example, 200 nm, and the depth of the n-type diffusion regions 1012, 1014,. 200 nm.

光入射層103は、p型単結晶シリコン基板101の受光面101aに接して配置され、例えば、数μmの膜厚を有する。また、光入射層103は、太陽光の入射方向に突出した半球状の凹部103aを含む凹凸構造(ハニカムテクスチャ)が光入射側の表面に形成されている。そして、凹部103aは、p型単結晶シリコン基板101の面内方向において、例えば、数μmの幅を有する。また、凹部103aは、図3の(a)〜(c)のいずれかに示す平面パターンを有する。更に、光入射層103は、上述した光入射層31〜33(図2参照)のいずれかからなる。   The light incident layer 103 is disposed in contact with the light receiving surface 101a of the p-type single crystal silicon substrate 101, and has a thickness of, for example, several μm. The light incident layer 103 has a concavo-convex structure (honeycomb texture) including a hemispherical concave portion 103a protruding in the sunlight incident direction on the light incident side surface. The recess 103 a has a width of, for example, several μm in the in-plane direction of the p-type single crystal silicon substrate 101. Moreover, the recessed part 103a has the plane pattern shown in either of (a)-(c) of FIG. Further, the light incident layer 103 is formed of any of the light incident layers 31 to 33 (see FIG. 2) described above.

電極1051〜105nの各々は、例えば、Agからなる。そして、電極1051,1053,・・・,105n−2,105nは、酸化膜104を介してそれぞれp型拡散領域1011,1013,・・・,101n−2,101nに接するように形成される。また、電極1052,1054,・・・,105n−1は、酸化膜104を介してそれぞれn型拡散領域1012,1014,・・・,101n−1に接するように形成される。   Each of the electrodes 1051 to 105n is made of Ag, for example. The electrodes 1051, 1053,..., 105n-2, 105n are formed so as to be in contact with the p-type diffusion regions 1011, 1013,. In addition, the electrodes 1052, 1054,..., 105n-1 are formed so as to be in contact with the n-type diffusion regions 1012, 1014,.

p型拡散領域1011,1013,・・・,101n−2,101nおよびn型拡散領域1012,1014,・・・,101n−1は、図15の紙面に垂直な方向において同じ長さを有する。そして、n型拡散領域1012,1014,・・・,101n−1の全体の面積がp型単結晶シリコン基板101の面積に占める割合である面積占有率は、60〜93%であり、p型拡散領域1011,1013,・・・,101n−2,101nの全体の面積がp型単結晶シリコン基板101の面積に占める割合である面積占有率は、5〜20%である。   .., 101n-2, 101n and n-type diffusion regions 1012, 1014,..., 101n-1 have the same length in the direction perpendicular to the paper surface of FIG. Further, the area occupation ratio, which is the ratio of the entire area of the n-type diffusion regions 1012, 1014,..., 101 n−1 to the area of the p-type single crystal silicon substrate 101, is 60 to 93%. The area occupancy ratio, which is the ratio of the total area of diffusion regions 1011, 1013,..., 101 n-2, 101 n to the area of p-type single crystal silicon substrate 101, is 5 to 20%.

n型拡散領域1012,1014,・・・,101n−1およびp型拡散領域1011,1013,・・・,101n−2,101nの面積占有率がこのような値に設定される理由は、光電変換素子100において拡散領域612,614,・・・,61n−1および拡散領域611,613,・・・,61n−2,61nの面積占有率がそれぞれ60〜93%および5〜20%に設定される理由と同じである。   The reason why the area occupancy of the n-type diffusion regions 1012, 1014,..., 101n−1 and the p-type diffusion regions 1011, 1013,. In the conversion element 100, the area occupancy ratios of the diffusion regions 612, 614, ..., 61n-1 and the diffusion regions 611, 613, ..., 61n-2, 61n are set to 60 to 93% and 5 to 20%, respectively. For the same reason.

光電変換素子100Bは、図11〜図14に示す工程(a)〜工程(s)に従って製造される。この場合、図11の工程(b)〜図12の工程(j)において、p型拡散領域1011,1013,・・・,101n−2,101nおよびn型拡散領域1012,1014,・・・,101n−1が形成される。   The photoelectric conversion element 100B is manufactured according to the steps (a) to (s) shown in FIGS. In this case, in the step (b) in FIG. 11 to the step (j) in FIG. 12, the p-type diffusion regions 1011, 1013,..., 101n-2, 101n and the n-type diffusion regions 1012, 1014,. 101n-1 is formed.

また、図13の工程(l)において、p型拡散領域102が形成される。   Further, in step (l) of FIG. 13, the p-type diffusion region 102 is formed.

更に、図13の工程(n)〜図14の工程(q)において、凹部103aを有する凹凸構造(ハニカムテクスチャ)が光入射層103の光入射側の表面に形成される。   Further, in the step (n) in FIG. 13 to the step (q) in FIG. 14, a concavo-convex structure (honeycomb texture) having a concave portion 103 a is formed on the light incident side surface of the light incident layer 103.

光電変換素子100Bにおいては、太陽光が光入射層103側から光電変換素子100Bに照射されると、p型単結晶シリコン基板101中で電子および正孔が光励起される。   In the photoelectric conversion element 100 </ b> B, when sunlight is applied to the photoelectric conversion element 100 </ b> B from the light incident layer 103 side, electrons and holes are photoexcited in the p-type single crystal silicon substrate 101.

光励起された電子および正孔は、光入射層103側へ拡散しても、光入射層103によるp型単結晶シリコン基板101に対するパッシベーション効果およびp型拡散領域102による表面電界効果(FSF)によって再結合し難く、p型拡散領域1011,1013,・・・,101n−2,101nおよびn型拡散領域1012,1014,・・・,101n−1側へ拡散する。   Even if the photoexcited electrons and holes diffuse to the light incident layer 103 side, they are regenerated by the passivation effect on the p-type single crystal silicon substrate 101 by the light incident layer 103 and the surface field effect (FSF) by the p-type diffusion region 102. .., 101n-2, 101n and n-type diffusion regions 1012, 1014,..., 101n-1 side.

そして、p型拡散領域1011,1013,・・・,101n−2,101nおよびn型拡散領域1012,1014,・・・,101n−1側へ拡散した電子および正孔は、n型拡散領域1012,1014,・・・,101n−1/p型単結晶シリコン基板101(=p/n接合)による内部電界によって分離され、正孔は、p型拡散領域1011,1013,・・・,101n−2,101nを介して電極1011,1013,・・・,105n−2,105nへ到達し、電子は、n型拡散領域1012,1014,・・・,101n−1を介して電極1012,1014,・・・,105n−1へ到達する。   , 101n-2, 101n and the n-type diffusion regions 1012, 1014,..., 101n-1 side are diffused into the n-type diffusion region 1012. , 1014,..., 101n−1 / p type single crystal silicon substrate 101 (= p / n junction), and the holes are separated by p-type diffusion regions 1011, 1013,. , 105n-2, 105n through 2101n, and electrons reach the electrodes 1012, 1014 through n-type diffusion regions 1012, 1014,. ..., 105n-1 is reached.

電極1012,1014,・・・,105n−1へ到達した電子は、電極1011,1013,・・・,105n−2,105nと電極1012,1014,・・・,105n−1との間に接続された負荷を介して電極1011,1013,・・・,105n−2,105nへ到達し、正孔と再結合する。   Electrons reaching the electrodes 1012, 1014,..., 105n-1 are connected between the electrodes 1011, 1013,..., 105n-2, 105n and the electrodes 1012, 1014,. Reach the electrodes 1011, 1013,..., 105 n-2, 105 n through the applied load and recombine with holes.

このように、光電変換素子100Bは、p型単結晶シリコン基板101中で光励起された電子および正孔をp型単結晶シリコン基板101の裏面(=受光面101aと反対側の表面)から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 100B takes out electrons and holes photoexcited in the p-type single crystal silicon substrate 101 from the back surface (= the surface opposite to the light receiving surface 101a) of the p-type single crystal silicon substrate 101. It is a contact type photoelectric conversion element.

上述したように、p型単結晶シリコン基板101の受光面101aには、凹凸構造が形成されていないので、p型拡散領域102が均一に形成される。また、光入射層103のパッシベーション膜とp型単結晶シリコン基板101との界面の面積は、p型単結晶シリコン基板101の受光面101aを凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。更に、光電変換素子100Bの製造プロセス中において、p型単結晶シリコン基板101の受光面101aを十分に洗浄できる。   As described above, since the uneven structure is not formed on the light receiving surface 101a of the p-type single crystal silicon substrate 101, the p-type diffusion region 102 is formed uniformly. Further, the area of the interface between the passivation film of the light incident layer 103 and the p-type single crystal silicon substrate 101 is smaller than when the light receiving surface 101a of the p-type single crystal silicon substrate 101 is made uneven. As a result, recombination of carriers (electrons and holes) is suppressed. Furthermore, the light receiving surface 101a of the p-type single crystal silicon substrate 101 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 100B.

従って、光電変換素子100Bの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 100B can be improved.

光電変換素子100Bについてのその他の説明は、光電変換素子100Aの説明と同じである。   The other description of the photoelectric conversion element 100B is the same as the description of the photoelectric conversion element 100A.

また、実施の形態2におけるその他の説明は、実施の形態1における説明と同じである。   Other explanations in the second embodiment are the same as those in the first embodiment.

[実施の形態3]
図16は、実施の形態3による光電変換素子の構成を示す断面図である。図16を参照して、実施の形態3による光電変換素子200は、結晶シリコン基板111と、非晶質膜112と、光入射層113と、電極114,116と、パッシベーション膜115とを備える。
[Embodiment 3]
FIG. 16 is a cross-sectional view illustrating a configuration of the photoelectric conversion element according to the third embodiment. Referring to FIG. 16, the photoelectric conversion element 200 according to the third embodiment includes a crystalline silicon substrate 111, an amorphous film 112, a light incident layer 113, electrodes 114 and 116, and a passivation film 115.

結晶シリコン基板111は、拡散領域2を含まない点を除いて、上述した結晶シリコン基板1と同じである。   The crystalline silicon substrate 111 is the same as the crystalline silicon substrate 1 described above except that it does not include the diffusion region 2.

非晶質膜112は、結晶シリコン基板111の受光面111aに接して結晶シリコン基板111上に配置される。   The amorphous film 112 is disposed on the crystalline silicon substrate 111 in contact with the light receiving surface 111 a of the crystalline silicon substrate 111.

非晶質膜112は、結晶シリコン基板111がn型の導電型を有する場合、i型非晶質膜/p型非晶質膜、またはp型非晶質膜からなる。非晶質膜112がi型非晶質膜/p型非晶質膜からなる場合、i型非晶質膜は、結晶シリコン基板111の受光面111aに接して配置され、p型非晶質膜は、光入射層113に接して配置される。また、非晶質膜112がp型非晶質膜からなる場合、p型非晶質膜は、結晶シリコン基板111および光入射層113に接して結晶シリコン基板111と光入射層113との間に配置される。   When the crystalline silicon substrate 111 has n-type conductivity, the amorphous film 112 is made of i-type amorphous film / p-type amorphous film or p-type amorphous film. When the amorphous film 112 is composed of an i-type amorphous film / p-type amorphous film, the i-type amorphous film is disposed in contact with the light-receiving surface 111a of the crystalline silicon substrate 111, and the p-type amorphous film The film is disposed in contact with the light incident layer 113. When the amorphous film 112 is a p-type amorphous film, the p-type amorphous film is in contact with the crystalline silicon substrate 111 and the light incident layer 113 and between the crystalline silicon substrate 111 and the light incident layer 113. Placed in.

一方、非晶質膜112は、結晶シリコン基板111がp型の導電型を有する場合、i型非晶質膜/n型非晶質膜、またはn型非晶質膜からなる。非晶質膜112がi型非晶質膜/n型非晶質膜からなる場合、i型非晶質膜は、結晶シリコン基板111の受光面111aに接して配置され、n型非晶質膜は、光入射層113に接して配置される。また、非晶質膜112がn型非晶質膜からなる場合、n型非晶質膜は、結晶シリコン基板111および光入射層113に接して結晶シリコン基板111と光入射層113との間に配置される。   On the other hand, the amorphous film 112 is made of an i-type amorphous film / n-type amorphous film or an n-type amorphous film when the crystalline silicon substrate 111 has a p-type conductivity type. When the amorphous film 112 is composed of an i-type amorphous film / n-type amorphous film, the i-type amorphous film is disposed in contact with the light-receiving surface 111a of the crystalline silicon substrate 111, and is n-type amorphous. The film is disposed in contact with the light incident layer 113. When the amorphous film 112 is an n-type amorphous film, the n-type amorphous film is in contact with the crystalline silicon substrate 111 and the light incident layer 113 and between the crystalline silicon substrate 111 and the light incident layer 113. Placed in.

光入射層113は、非晶質膜112に接して配置され、例えば、数μmの膜厚を有する。また、光入射層113は、ITO(Indium Tin Oxide)、SnOおよびZno等の反射防止膜からなる。更に、光入射層113は、太陽光の入射方向に突出した半球状の凹部113aを含む凹凸構造が光入射側の表面に形成されている。そして、凹部113aは、結晶シリコン基板111の面内方向において、例えば、数μmの幅を有する。また、凹部113aの平面形状は、図3の(a)〜(c)に示す平面形状のいずれかからなる。 The light incident layer 113 is disposed in contact with the amorphous film 112 and has a thickness of, for example, several μm. The light incident layer 113 is made of an antireflection film such as ITO (Indium Tin Oxide), SnO 2, and Zno. Further, the light incident layer 113 has a concavo-convex structure including a hemispherical concave portion 113a protruding in the incident direction of sunlight on the surface on the light incident side. The recess 113a has a width of, for example, several μm in the in-plane direction of the crystalline silicon substrate 111. Moreover, the planar shape of the recessed part 113a consists of either of the planar shapes shown to (a)-(c) of FIG.

電極114は、光入射層113に接して形成される。そして、電極114は、例えば、Agからなる。   The electrode 114 is formed in contact with the light incident layer 113. The electrode 114 is made of Ag, for example.

パッシベーション膜115は、結晶シリコン基板111の裏面(=受光面111aと反対側の表面)に接して形成される。そして、パッシベーション膜115は、SiOからなり、例えば、10〜100nmの膜厚を有する。 The passivation film 115 is formed in contact with the back surface of the crystalline silicon substrate 111 (= the surface opposite to the light receiving surface 111a). Then, a passivation film 115 is made of SiO 2, for example, has a 10~100nm thickness.

電極116は、結晶シリコン基板111の裏面およびパッシベーション膜115に接して形成される。そして、電極116は、例えば、Alからなる。   The electrode 116 is formed in contact with the back surface of the crystalline silicon substrate 111 and the passivation film 115. The electrode 116 is made of, for example, Al.

このように、光電変換素子200は、ヘテロ接合からなるp/n接合(またはpin接合)を結晶シリコン基板111の受光面側に配置した構造からなる。   Thus, the photoelectric conversion element 200 has a structure in which a p / n junction (or pin junction) made of a heterojunction is disposed on the light receiving surface side of the crystalline silicon substrate 111.

上述したように、光電変換素子200は、凹凸構造が受光面111aに形成されていない結晶シリコン基板111を用いて製造される。その結果、非晶質膜112が均一に形成される。また、光電変換素子200の製造プロセスにおいて、結晶シリコン基板111の受光面111aが十分に洗浄される。更に、非晶質膜112と結晶シリコン基板111との界面の面積が小さくなり、キャリア(電子および正孔)の再結合が抑制される。   As described above, the photoelectric conversion element 200 is manufactured using the crystalline silicon substrate 111 in which the uneven structure is not formed on the light receiving surface 111a. As a result, the amorphous film 112 is formed uniformly. Further, in the manufacturing process of the photoelectric conversion element 200, the light receiving surface 111a of the crystalline silicon substrate 111 is sufficiently cleaned. Furthermore, the area of the interface between the amorphous film 112 and the crystalline silicon substrate 111 is reduced, and recombination of carriers (electrons and holes) is suppressed.

従って、光電変換素子200の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 200 can be improved.

以下、光電変換素子200の実施例について説明する。   Hereinafter, examples of the photoelectric conversion element 200 will be described.

(実施例5)
図17は、実施例5における光電変換素子の構成を示す断面図である。図17を参照して、光電変換素子200Aは、n型単結晶シリコン基板121と、非晶質膜122と、光入射層123と、電極124,126と、パッシベーション膜125とを備える。非晶質膜122は、i型非晶質膜1221と、p型非晶質膜1222とを含む。
(Example 5)
FIG. 17 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 5. Referring to FIG. 17, photoelectric conversion element 200 </ b> A includes an n-type single crystal silicon substrate 121, an amorphous film 122, a light incident layer 123, electrodes 124 and 126, and a passivation film 125. The amorphous film 122 includes an i-type amorphous film 1221 and a p-type amorphous film 1222.

n型単結晶シリコン基板121は、拡散領域12を含まない点を除いて、上述したn型単結晶シリコン基板11と同じである。   The n-type single crystal silicon substrate 121 is the same as the n-type single crystal silicon substrate 11 described above except that it does not include the diffusion region 12.

i型非晶質膜1221は、n型単結晶シリコン基板121の受光面121aに接してn型単結晶シリコン基板121上に配置される。i型非晶質膜1221は、例えば、i型a−Siからなり、膜厚は、例えば、10nmである。   The i-type amorphous film 1221 is disposed on the n-type single crystal silicon substrate 121 in contact with the light receiving surface 121 a of the n-type single crystal silicon substrate 121. The i-type amorphous film 1221 is made of, for example, i-type a-Si, and has a film thickness of, for example, 10 nm.

p型非晶質膜1222は、i型非晶質膜1221に接してi型非晶質膜1221上に配置される。p型非晶質膜1222は、例えば、p型a−Siからなり、膜厚は、例えば、10nmである。また、p型非晶質膜1222は、例えば、ドーパントとしてBを含み、B濃度は、例えば、1×1019cm−3である。 The p-type amorphous film 1222 is disposed on the i-type amorphous film 1221 in contact with the i-type amorphous film 1221. The p-type amorphous film 1222 is made of, for example, p-type a-Si, and has a film thickness of, for example, 10 nm. The p-type amorphous film 1222 includes, for example, B as a dopant, and the B concentration is, for example, 1 × 10 19 cm −3 .

光入射層123は、p型非晶質膜1222に接してp型非晶質膜1222上に配置される。光入射層123は、光入射層113と同じ材料からなり、数μmの膜厚を有する。そして、光入射層123は、光入射側の表面に凹部123aを含む凹凸構造を有する。凹部123aは、太陽光の入射方向へ突出した半球状の断面形状を有し、n型単結晶シリコン基板121の面内方向において数μmのサイズを有する。また、凹部123aの平面形状は、図3の(a)〜(c)に示す平面形状のいずれかからなる。   The light incident layer 123 is disposed on the p-type amorphous film 1222 in contact with the p-type amorphous film 1222. The light incident layer 123 is made of the same material as the light incident layer 113 and has a thickness of several μm. The light incident layer 123 has a concavo-convex structure including a concave portion 123a on the surface on the light incident side. Recess 123a has a hemispherical cross-sectional shape protruding in the incident direction of sunlight, and has a size of several μm in the in-plane direction of n-type single crystal silicon substrate 121. Moreover, the planar shape of the recessed part 123a consists of either the planar shape shown to (a)-(c) of FIG.

電極124は、光入射層123に接して配置される。そして、電極124は、例えば、Agからなる。   The electrode 124 is disposed in contact with the light incident layer 123. The electrode 124 is made of Ag, for example.

パッシベーション膜125は、n型単結晶シリコン基板121の裏面(受光面121aの反対側の表面)に接して配置される。そして、パッシベーション膜125は、例えば、SiOからなる。 Passivation film 125 is disposed in contact with the back surface of n-type single crystal silicon substrate 121 (the surface opposite to light receiving surface 121a). The passivation film 125 is made of, for example, SiO 2 .

電極126は、n型単結晶シリコン基板121の裏面およびパッシベーション膜125に接して配置される。そして、電極126は、例えば、Alからなる。   Electrode 126 is disposed in contact with the back surface of n-type single crystal silicon substrate 121 and passivation film 125. The electrode 126 is made of, for example, Al.

図18および図19は、それぞれ、図17に示す光電変換素子200Aの製造方法を示す第1および第2の工程図である。   18 and 19 are first and second process diagrams showing a method for manufacturing the photoelectric conversion element 200A shown in FIG. 17, respectively.

光電変換素子200Aの製造が開始されると、シリコンインゴットをスライスしてn型単結晶シリコン基板を作製し、その作製したn型単結晶シリコン基板をフッ酸と硝酸との混合液によってエッチングし、スライスによるダメージ層を除去する。これによって、n型単結晶シリコン基板121が準備される(図18の工程(a)参照)。   When the production of the photoelectric conversion element 200A is started, a silicon ingot is sliced to produce an n-type single crystal silicon substrate, and the produced n-type single crystal silicon substrate is etched with a mixed solution of hydrofluoric acid and nitric acid, Remove the damage layer caused by slicing. Thus, an n-type single crystal silicon substrate 121 is prepared (see step (a) in FIG. 18).

そして、プラズマCVD(Chemical Vapour Deposition)法によって、i型a−Siからなるi型非晶質膜1221をn型単結晶シリコン基板121の受光面121a上に堆積する(図18の工程(b)参照)。   Then, an i-type amorphous film 1221 made of i-type a-Si is deposited on the light-receiving surface 121a of the n-type single crystal silicon substrate 121 by plasma CVD (Chemical Vapor Deposition) (step (b) in FIG. 18). reference).

この場合、材料ガスとして、シラン(SiH)ガスおよび水素(H)ガスが用いられ、SiHガスの流量は、例えば、10sccmであり、Hガスの流量は、例えば、100sccmである。また、i型a−Siを堆積するときの反応圧力は、例えば、13.3Pa〜665Paの範囲であり、RFパワーは、例えば、16〜80mW/cmの範囲である。 In this case, silane (SiH 4 ) gas and hydrogen (H 2 ) gas are used as material gases, and the flow rate of SiH 4 gas is, for example, 10 sccm, and the flow rate of H 2 gas is, for example, 100 sccm. Moreover, the reaction pressure when depositing i-type a-Si is, for example, in the range of 13.3 Pa to 665 Pa, and the RF power is, for example, in the range of 16 to 80 mW / cm 2 .

工程(b)の後、プラズマCVD法によって、p型a−Siからなるp型非晶質膜1222をi型非晶質膜1221上に堆積する(図18の工程(c)参照)。   After the step (b), a p-type amorphous film 1222 made of p-type a-Si is deposited on the i-type amorphous film 1221 by plasma CVD (see step (c) in FIG. 18).

この場合、材料ガスとして、SiHガス、Hガス、および水素希釈されたジボラン(B)ガスが用いられ、SiHガスの流量は、例えば、2sccmであり、Hガスの流量は、例えば、42sccmであり、Bガスの流量は、例えば、12sccmである。また、p型a−Siを堆積するときの反応圧力は、例えば、13.3Pa〜665Paの範囲であり、RFパワーは、例えば、16〜80mW/cmの範囲である。なお、水素希釈されたBガスの濃度は、0.1%である。 In this case, SiH 4 gas, H 2 gas, and diborane (B 2 H 6 ) gas diluted with hydrogen are used as the material gas, and the flow rate of SiH 4 gas is 2 sccm, for example, and the flow rate of H 2 gas Is, for example, 42 sccm, and the flow rate of the B 2 H 6 gas is, for example, 12 sccm. The reaction pressure when depositing p-type a-Si is, for example, in the range of 13.3 Pa to 665 Pa, and the RF power is, for example, in the range of 16 to 80 mW / cm 2 . The concentration of B 2 H 6 gas diluted with hydrogen is 0.1%.

工程(c)の後、APCVD法によってSiOからなるパッシベーション膜127をn型単結晶シリコン基板121の裏面に堆積する(図18の工程(d)参照)。 After the step (c), a passivation film 127 made of SiO 2 is deposited on the back surface of the n-type single crystal silicon substrate 121 by the APCVD method (see step (d) in FIG. 18).

そして、スパッタリングによってITOからなる光入射層128をp型非晶質膜1222上に堆積する(図18の工程(e)参照)。この場合、光入射層128の膜厚は、例えば、5μmである。   Then, a light incident layer 128 made of ITO is deposited on the p-type amorphous film 1222 by sputtering (see step (e) in FIG. 18). In this case, the film thickness of the light incident layer 128 is, for example, 5 μm.

工程(e)の後、図14の工程(p)と同じ方法によって、レーザ光によって光入射層128の表面を荒らし、表面に凹部129aを有する光入射層129を形成する(図19の工程(f)参照)。この場合、レーザ光としてNd:YAGレーザまたはNd:YVOレーザのレーザ光を用いる。このレーザ光は、532nmの波長、5kHzの発振周波数および0.1〜0.5Wのパワーを有する。そして、レーザ光を走査して図3の(a)〜(c)のいずれかのパターンからなる凹部129aを形成する。なお、図3の(c)に示すメッシュ状のパターンからなる凹部129aを形成する場合、レーザ光を上下左右5μm間隔でレーザ光を照射し、または一定の間隔(5μmピッチ)でレーザ光を格子状に走査する。   After the step (e), the surface of the light incident layer 128 is roughened by a laser beam by the same method as in the step (p) of FIG. 14, and the light incident layer 129 having the concave portion 129a on the surface is formed (step of FIG. f)). In this case, laser light of Nd: YAG laser or Nd: YVO laser is used as the laser light. This laser beam has a wavelength of 532 nm, an oscillation frequency of 5 kHz, and a power of 0.1 to 0.5 W. Then, a laser beam is scanned to form a recess 129a having a pattern of any one of (a) to (c) of FIG. When the concave portion 129a having a mesh pattern shown in FIG. 3C is formed, the laser light is irradiated with laser light at intervals of 5 μm in the vertical and horizontal directions, or the laser light is latticed at a constant interval (5 μm pitch). To scan.

工程(f)の後、n型単結晶シリコン基板121をフッ酸に浸漬し、残渣の除去と光入射層129のエッチングとを行う。これによって、光入射層123が形成される。そして、光入射層123は、サイズが3〜5μmである凹部123aを光入射側の表面に有する(図19の工程(g)参照)。   After the step (f), the n-type single crystal silicon substrate 121 is immersed in hydrofluoric acid, and the residue is removed and the light incident layer 129 is etched. Thereby, the light incident layer 123 is formed. And the light-incidence layer 123 has the recessed part 123a whose size is 3-5 micrometers on the surface by the side of light incidence (refer process (g) of FIG. 19).

その後、エッチングペーストによってパッシベーション膜127の一部を除去する(図19の工程(h)参照)。これによって、パッシベーション膜125が形成される。   Thereafter, a part of the passivation film 127 is removed with an etching paste (see step (h) in FIG. 19). As a result, a passivation film 125 is formed.

そして、電極124を光入射層123上に形成し、電極126をn型単結晶シリコン基板121の裏面およびパッシベーション膜125に接するように形成する。これによって光電変換素子200Aが完成する(図19の工程(i)参照)。   Then, the electrode 124 is formed over the light incident layer 123, and the electrode 126 is formed so as to be in contact with the back surface of the n-type single crystal silicon substrate 121 and the passivation film 125. Thus, the photoelectric conversion element 200A is completed (see step (i) in FIG. 19).

光電変換素子200Aにおいて、太陽光が光入射層123側から光電変換素子200Aに照射されると、n型単結晶シリコン基板121中で電子および正孔が光励起される。   In the photoelectric conversion element 200 </ b> A, when sunlight is irradiated from the light incident layer 123 side to the photoelectric conversion element 200 </ b> A, electrons and holes are photoexcited in the n-type single crystal silicon substrate 121.

光励起された電子および正孔は、n型単結晶シリコン基板121/非晶質膜122(i型a−Si/p型a−Si)によるpin接合によって分離され、正孔は、i型非晶質膜1221およびp型非晶質膜1222を介して光入射層123(=ITO)へ到達し、光入射層123(=ITO)から電極124へ至る。   The photoexcited electrons and holes are separated by a pin junction by the n-type single crystal silicon substrate 121 / amorphous film 122 (i-type a-Si / p-type a-Si), and the holes are i-type amorphous. The light incident layer 123 (= ITO) is reached via the material film 1221 and the p-type amorphous film 1222, and the light incident layer 123 (= ITO) reaches the electrode 124.

一方、電子は、拡散によってn型単結晶シリコン基板121の裏面側へ移動し、電極126へ到達する。   On the other hand, the electrons move to the back side of the n-type single crystal silicon substrate 121 by diffusion and reach the electrode 126.

電極126へ到達した電子は、電極124と電極126との間に接続された負荷を介して電極124へ到達し、正孔と再結合する。   The electrons that have reached the electrode 126 reach the electrode 124 through a load connected between the electrode 124 and the electrode 126 and recombine with the holes.

上述したように、n型単結晶シリコン基板121の受光面121aには、凹凸構造が形成されていないので、非晶質膜122が均一に形成される。また、非晶質膜122とn型単結晶シリコン基板121との界面の面積は、n型単結晶シリコン基板121の受光面121aを凹凸化した場合よりも小さくなる。また、i型非晶質膜1221は、n型単結晶シリコン基板121の受光面121aに対してパッシベーション膜として機能する。その結果、正孔の再結合が抑制される。更に、光電変換素子200Aの製造プロセス中において、n型単結晶シリコン基板121の受光面を十分に洗浄できる。   As described above, since the uneven structure is not formed on the light receiving surface 121a of the n-type single crystal silicon substrate 121, the amorphous film 122 is formed uniformly. Further, the area of the interface between the amorphous film 122 and the n-type single crystal silicon substrate 121 is smaller than when the light receiving surface 121a of the n-type single crystal silicon substrate 121 is made uneven. The i-type amorphous film 1221 functions as a passivation film for the light-receiving surface 121 a of the n-type single crystal silicon substrate 121. As a result, hole recombination is suppressed. Further, the light receiving surface of the n-type single crystal silicon substrate 121 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 200A.

従って、光電変換素子200Aの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 200A can be improved.

なお、光電変換素子200Aは、n型単結晶シリコン基板121に代えてn型多結晶シリコン基板を備えていてもよい。n型多結晶シリコン基板は、0.1〜1.0Ω・cmの比抵抗を有し、例えば、200μmの厚みを有する。   Note that the photoelectric conversion element 200A may include an n-type polycrystalline silicon substrate instead of the n-type single crystal silicon substrate 121. The n-type polycrystalline silicon substrate has a specific resistance of 0.1 to 1.0 Ω · cm, and has a thickness of 200 μm, for example.

また、光電変換素子200Aにおいては、電極126に接するように、BSF用のPを高濃度(1×1020cm−3程度)に含む高濃度拡散領域をn型単結晶シリコン基板121の一部に形成してもよい。 In photoelectric conversion element 200 </ b> A, a high concentration diffusion region containing P for BSF at a high concentration (about 1 × 10 20 cm −3 ) is formed in part of n-type single crystal silicon substrate 121 so as to be in contact with electrode 126. You may form in.

更に、i型非晶質膜1221は、i型a−Siに限らず、i型a−SiC,i型a−SiO,i型a−SiN,i型a−SiCN,i型a−SiGeのいずれかからなっていてもよい。   Furthermore, the i-type amorphous film 1221 is not limited to i-type a-Si, but is made of i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a-SiGe. It may consist of either.

更に、p型非晶質膜1222は、p型a−Siに限らず、p型a−SiC,p型a−SiO,p型a−SiN,p型a−SiCN,p型a−SiGe,p型a−Geのいずれかからなっていてもよい。   Further, the p-type amorphous film 1222 is not limited to p-type a-Si, but p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiCN, p-type a-SiGe, It may consist of either p-type a-Ge.

この場合、p型a−SiCは、SiHガス、メタン(CH)ガス、BガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。p型a−SiOは、SiHガス、酸素(O)ガス、BガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。p型a−SiNは、SiHガス、アンモニア(NH)ガス、BガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。p型a−SiCNは、SiHガス、CHガス、NHガス、BガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。p型a−SiGeは、SiHガス、ゲルマン(GeH)ガス、BガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。p型a−Geは、GeHガス、BガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。 In this case, p-type a-SiC is formed by plasma CVD using SiH 4 gas, methane (CH 4 ) gas, B 2 H 6 gas, and H 2 gas as material gases. The p-type a-SiO is formed by plasma CVD using SiH 4 gas, oxygen (O 2 ) gas, B 2 H 6 gas, and H 2 gas as material gases. The p-type a-SiN is formed by plasma CVD using SiH 4 gas, ammonia (NH 3 ) gas, B 2 H 6 gas, and H 2 gas as material gases. The p-type a-SiCN is formed by plasma CVD using SiH 4 gas, CH 4 gas, NH 3 gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-SiGe is formed by plasma CVD using SiH 4 gas, germane (GeH 4 ) gas, B 2 H 6 gas, and H 2 gas as material gases. The p-type a-Ge is formed by a plasma CVD method using GeH 4 gas, B 2 H 6 gas, and H 2 gas as material gases.

更に、i型a−SiCは、SiHガス、CHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。i型a−SiOは、SiHガス、OガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。i型a−SiNは、SiHガス、NHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。i型a−SiCNは、SiHガス、CHガス、NHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。i型a−SiGeは、SiHガス、GeHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。 Further, i-type a-SiC is formed by plasma CVD using SiH 4 gas, CH 4 gas, and H 2 gas as material gases. i-type a-SiO is formed by plasma CVD using SiH 4 gas, O 2 gas, and H 2 gas as material gases. i-type a-SiN is formed by plasma CVD using SiH 4 gas, NH 3 gas, and H 2 gas as material gases. i-type a-SiCN is formed by plasma CVD using SiH 4 gas, CH 4 gas, NH 3 gas, and H 2 gas as material gases. i-type a-SiGe is formed by plasma CVD using SiH 4 gas, GeH 4 gas, and H 2 gas as material gases.

なお、i型非晶質膜1221としては、i型a−Geも想定されるが、i型a−Geは、n型単結晶シリコン基板121よりも光学バンドギャップが小さいので、i型a−Geをi型非晶質膜1221として用いた場合、開放電圧Vocの向上が困難である。光電変換素子200Aにおいては、非晶質膜122におけるi型非晶質膜1221の光学バンドギャップが開放電圧Vocを支配的に決定するからである。   Note that i-type a-Ge is also assumed as the i-type amorphous film 1221, but i-type a-Ge has an optical band gap smaller than that of the n-type single crystal silicon substrate 121. When Ge is used as the i-type amorphous film 1221, it is difficult to improve the open circuit voltage Voc. This is because in the photoelectric conversion element 200A, the optical band gap of the i-type amorphous film 1221 in the amorphous film 122 dominantly determines the open circuit voltage Voc.

そこで、n型単結晶シリコン基板121の光学バンドギャップよりも大きい光学バンドギャップを有するi型a−SiC,i型a−SiO,i型a−SiN,i型a−SiCN,i型a−Si,i型a−SiGeをi型非晶質膜1221として用いることにした。   Therefore, i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type a-Si having an optical band gap larger than that of the n-type single crystal silicon substrate 121. , I-type a-SiGe is used as the i-type amorphous film 1221.

更に、光電変換素子200Aにおいては、非晶質膜122は、p型非晶質膜1222のみからなっていてもよい。この場合、p型非晶質膜1222(=p型a−Si等)は、n型単結晶シリコン基板121の受光面121aおよび光入射層123に接してn型単結晶シリコン基板121の受光面121aと光入射層123との間に配置される。そして、p型非晶質膜1222(=p型a−Si等)は、n型単結晶シリコン基板121の受光面121aに対してパッシベーション膜として機能する。従って、光電変換素子200Aにおいては、非晶質膜122がp型非晶質膜1222のみからなる場合も、上述した効果を得ることができる。   Furthermore, in the photoelectric conversion element 200 </ b> A, the amorphous film 122 may be composed only of the p-type amorphous film 1222. In this case, the p-type amorphous film 1222 (= p-type a-Si or the like) is in contact with the light-receiving surface 121a of the n-type single crystal silicon substrate 121 and the light incident layer 123, and the light-receiving surface of the n-type single crystal silicon substrate 121. It is disposed between 121 a and the light incident layer 123. The p-type amorphous film 1222 (= p-type a-Si or the like) functions as a passivation film for the light-receiving surface 121a of the n-type single crystal silicon substrate 121. Therefore, in the photoelectric conversion element 200 </ b> A, the above-described effects can be obtained even when the amorphous film 122 is composed of only the p-type amorphous film 1222.

(実施例6)
図20は、実施例6における光電変換素子の構成を示す断面図である。図20を参照して、光電変換素子200Bは、p型単結晶シリコン基板131と、非晶質膜132と、光入射層133と、電極134,136と、パッシベーション膜135とを備える。非晶質膜132は、i型非晶質膜1321と、n型非晶質膜1322とを含む。
(Example 6)
FIG. 20 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 6. Referring to FIG. 20, photoelectric conversion element 200 </ b> B includes a p-type single crystal silicon substrate 131, an amorphous film 132, a light incident layer 133, electrodes 134 and 136, and a passivation film 135. The amorphous film 132 includes an i-type amorphous film 1321 and an n-type amorphous film 1322.

p型単結晶シリコン基板131は、p型拡散領域52を含まない点を除いて、上述したp型単結晶シリコン基板51と同じである。   The p-type single crystal silicon substrate 131 is the same as the above-described p-type single crystal silicon substrate 51 except that the p-type diffusion region 52 is not included.

i型非晶質膜1321は、p型単結晶シリコン基板131の受光面131aに接してp型単結晶シリコン基板131上に配置される。i型非晶質膜1321は、例えば、i型a−Siからなり、膜厚は、例えば、10nmである。   The i-type amorphous film 1321 is disposed on the p-type single crystal silicon substrate 131 in contact with the light receiving surface 131 a of the p-type single crystal silicon substrate 131. The i-type amorphous film 1321 is made of, for example, i-type a-Si, and has a film thickness of, for example, 10 nm.

n型非晶質膜1322は、i型非晶質膜1321に接してi型非晶質膜1321上に配置される。n型非晶質膜1322は、例えば、n型a−Siからなり、膜厚は、例えば、10nmである。また、n型非晶質膜1322は、例えば、ドーパントとしてPを含み、P濃度は、例えば、1×1019cm−3である。 The n-type amorphous film 1322 is disposed on the i-type amorphous film 1321 in contact with the i-type amorphous film 1321. The n-type amorphous film 1322 is made of, for example, n-type a-Si and has a film thickness of, for example, 10 nm. The n-type amorphous film 1322 includes, for example, P as a dopant, and the P concentration is, for example, 1 × 10 19 cm −3 .

光入射層133は、n型非晶質膜1322に接してn型非晶質膜1322上に配置される。光入射層133は、光入射層113と同じ材料からなり、数μmの膜厚を有する。そして、光入射層133は、光入射側の表面に凹部133aを含む凹凸構造を有する。凹部133aは、太陽光の入射方向へ突出した半球状の断面形状を有し、p型単結晶シリコン基板131の面内方向において数μmのサイズを有する。また、凹部133aの平面形状は、図3の(a)〜(c)に示す平面形状のいずれかからなる。   The light incident layer 133 is disposed on the n-type amorphous film 1322 in contact with the n-type amorphous film 1322. The light incident layer 133 is made of the same material as the light incident layer 113 and has a thickness of several μm. The light incident layer 133 has a concavo-convex structure including a concave portion 133a on the surface on the light incident side. Recess 133a has a hemispherical cross-sectional shape protruding in the incident direction of sunlight, and has a size of several μm in the in-plane direction of p-type single crystal silicon substrate 131. Moreover, the planar shape of the recessed part 133a consists of either of the planar shapes shown to (a)-(c) of FIG.

電極134は、光入射層133に接して配置される。そして、電極134は、例えば、Agからなる。   The electrode 134 is disposed in contact with the light incident layer 133. The electrode 134 is made of Ag, for example.

パッシベーション膜135は、p型単結晶シリコン基板131の裏面(受光面131aと反対側の表面)に接して配置される。そして、パッシベーション膜135は、例えば、SiOからなる。 Passivation film 135 is disposed in contact with the back surface of p-type single crystal silicon substrate 131 (the surface opposite to light receiving surface 131a). The passivation film 135 is made of, for example, SiO 2 .

電極136は、p型単結晶シリコン基板131の裏面およびパッシベーション膜135に接して配置される。そして、電極136は、例えば、Alからなる。   Electrode 136 is disposed in contact with the back surface of p-type single crystal silicon substrate 131 and passivation film 135. The electrode 136 is made of, for example, Al.

光電変換素子200Bは、図18および図19に示す工程(a)〜工程(i)に従って製造される。   The photoelectric conversion element 200B is manufactured according to the steps (a) to (i) shown in FIGS.

この場合、i型a−Siからなるi型非晶質膜1321は、i型a−Siからなるi型非晶質膜1221と同じ材料ガスおよび同じ条件を用いてプラズマCVD法によって形成される。   In this case, the i-type amorphous film 1321 made of i-type a-Si is formed by plasma CVD using the same material gas and the same conditions as the i-type amorphous film 1221 made of i-type a-Si. .

また、n型a−Siからなるn型非晶質膜1322は、20sccmのSiHガスと、150sccmのHガスと、水素希釈された50sccmのフォスフィン(PH)ガスとを用いてプラズマCVD法によって形成される。そして、n型a−Siを形成するときの反応圧力は、13.3Pa〜665Paの範囲であり、RFパワーは、16〜80mW/cmの範囲である。 The n-type amorphous film 1322 made of n-type a-Si is formed by plasma CVD using 20 sccm of SiH 4 gas, 150 sccm of H 2 gas, and 50 sccm of phosphine (PH 3 ) gas diluted with hydrogen. Formed by law. The reaction pressure when forming n-type a-Si is in the range of 13.3 Pa to 665 Pa, and the RF power is in the range of 16 to 80 mW / cm 2 .

光電変換素子200Bにおいて、太陽光が光入射層133側から光電変換素子200Bに照射されると、p型単結晶シリコン基板131中で電子および正孔が光励起される。   In the photoelectric conversion element 200 </ b> B, when sunlight is irradiated from the light incident layer 133 side to the photoelectric conversion element 200 </ b> B, electrons and holes are photoexcited in the p-type single crystal silicon substrate 131.

光励起された電子および正孔は、p型単結晶シリコン基板131/非晶質膜132(i型a−Si/n型a−Si)によるpin接合によって分離され、電子は、i型非晶質膜1321およびn型非晶質膜1322を介して光入射層133(=ITO)へ到達し、光入射層133(=ITO)から電極134へ至る。   The photoexcited electrons and holes are separated by a pin junction by the p-type single crystal silicon substrate 131 / amorphous film 132 (i-type a-Si / n-type a-Si), and the electrons are i-type amorphous. It reaches the light incident layer 133 (= ITO) through the film 1321 and the n-type amorphous film 1322 and reaches the electrode 134 from the light incident layer 133 (= ITO).

一方、正孔は、拡散によってp型単結晶シリコン基板131の裏面側へ移動し、電極136へ到達する。   On the other hand, the holes move to the back side of the p-type single crystal silicon substrate 131 by diffusion and reach the electrode 136.

電極134へ到達した電子は、電極134と電極136との間に接続された負荷を介して電極136へ到達し、正孔と再結合する。   The electrons that have reached the electrode 134 reach the electrode 136 via a load connected between the electrode 134 and the electrode 136 and recombine with the holes.

上述したように、p型単結晶シリコン基板131の受光面131aには、凹凸構造が形成されていないので、非晶質膜132が均一に形成される。また、非晶質膜132とp型単結晶シリコン基板131との界面の面積は、p型単結晶シリコン基板131の受光面131aを凹凸化した場合よりも小さくなる。また、i型非晶質膜1321は、p型単結晶シリコン基板131の受光面131aに対してパッシベーション膜として機能する。その結果、電子の再結合が抑制される。更に、光電変換素子200Bの製造プロセス中において、p型単結晶シリコン基板131の受光面を十分に洗浄できる。   As described above, since the uneven structure is not formed on the light receiving surface 131a of the p-type single crystal silicon substrate 131, the amorphous film 132 is uniformly formed. Further, the area of the interface between the amorphous film 132 and the p-type single crystal silicon substrate 131 is smaller than when the light receiving surface 131a of the p-type single crystal silicon substrate 131 is made uneven. The i-type amorphous film 1321 functions as a passivation film for the light-receiving surface 131a of the p-type single crystal silicon substrate 131. As a result, recombination of electrons is suppressed. Furthermore, the light receiving surface of the p-type single crystal silicon substrate 131 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 200B.

従って、光電変換素子200Bの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 200B can be improved.

なお、光電変換素子200Bは、p型単結晶シリコン基板131に代えてp型多結晶シリコン基板を備えていてもよい。p型多結晶シリコン基板は、0.1〜1.0Ω・cmの比抵抗を有し、例えば、200μmの厚みを有する。   Note that the photoelectric conversion element 200B may include a p-type polycrystalline silicon substrate instead of the p-type single crystal silicon substrate 131. The p-type polycrystalline silicon substrate has a specific resistance of 0.1 to 1.0 Ω · cm, and has a thickness of 200 μm, for example.

また、光電変換素子200Bにおいては、電極136に接するように、BSF用のBを高濃度(1×1020cm−3程度)に含む高濃度拡散領域をp型単結晶シリコン基板131の一部に形成してもよい。 Further, in the photoelectric conversion element 200 </ b> B, a high-concentration diffusion region containing B for BSF at a high concentration (about 1 × 10 20 cm −3 ) so as to be in contact with the electrode 136 is part of the p-type single crystal silicon substrate 131. You may form in.

更に、i型非晶質膜1321は、i型a−Siに限らず、i型a−SiC,i型a−SiO,i型a−SiN,i型a−SiCN,i型a−SiGeのいずれかからなっていてもよい。   Further, the i-type amorphous film 1321 is not limited to i-type a-Si, but may be i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, i-type a-SiGe. It may consist of either.

更に、n型非晶質膜1322は、n型a−Siに限らず、n型a−SiC,n型a−SiO,n型a−SiN,n型a−SiCN,n型a−SiGe,n型a−Geのいずれかからなっていてもよい。   Further, the n-type amorphous film 1322 is not limited to n-type a-Si, but n-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiCN, n-type a-SiGe, It may consist of any of n-type a-Ge.

この場合、n型a−SiCは、SiHガス、CHガス、PHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。n型a−SiOは、SiHガス、Oガス、PHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。n型a−SiNは、SiHガス、NHガス、PHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。n型a−SiCNは、SiHガス、CHガス、NHガス、PHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。n型a−SiGeは、SiHガス、GeHガス、PHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。n型a−Geは、GeHガス、PHガスおよびHガスを材料ガスとして、プラズマCVD法によって形成される。 In this case, n-type a-SiC is formed by plasma CVD using SiH 4 gas, CH 4 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiO is formed by a plasma CVD method using SiH 4 gas, O 2 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiN is formed by plasma CVD using SiH 4 gas, NH 3 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiCN is formed by plasma CVD using SiH 4 gas, CH 4 gas, NH 3 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiGe is formed by plasma CVD using SiH 4 gas, GeH 4 gas, PH 3 gas, and H 2 gas as material gases. The n-type a-Ge is formed by a plasma CVD method using GeH 4 gas, PH 3 gas, and H 2 gas as material gases.

更に、i型a−SiC等は、上述した各ガスを用いてプラズマCVD法によって形成される。   Furthermore, i-type a-SiC or the like is formed by plasma CVD using each of the gases described above.

なお、i型非晶質膜1321としてi型a−Geが除外される理由は、i型非晶質膜1221としてi型a−Geが除外される理由と同じである。   The reason why i-type a-Ge is excluded as the i-type amorphous film 1321 is the same as the reason why i-type a-Ge is excluded as the i-type amorphous film 1221.

更に、光電変換素子200Bにおいては、非晶質膜132は、n型非晶質膜1322のみからなっていてもよい。この場合、n型非晶質膜1322(=n型a−Si等)は、p型単結晶シリコン基板1321の受光面131aおよび光入射層133に接してp型単結晶シリコン基板131の受光面131aと光入射層133との間に配置される。そして、n型非晶質膜1322(=n型a−Si等)は、p型単結晶シリコン基板131の受光面131aに対してパッシベーション膜として機能する。従って、光電変換素子200Bにおいては、非晶質膜132がp型非晶質膜1322のみからなる場合も、上述した効果を得ることができる。   Furthermore, in the photoelectric conversion element 200 </ b> B, the amorphous film 132 may be composed only of the n-type amorphous film 1322. In this case, the n-type amorphous film 1322 (= n-type a-Si or the like) is in contact with the light-receiving surface 131a of the p-type single crystal silicon substrate 1321 and the light incident layer 133, and the light-receiving surface of the p-type single crystal silicon substrate 131. It is disposed between 131a and the light incident layer 133. The n-type amorphous film 1322 (= n-type a-Si or the like) functions as a passivation film for the light-receiving surface 131a of the p-type single crystal silicon substrate 131. Therefore, in the photoelectric conversion element 200 </ b> B, the above-described effects can be obtained even when the amorphous film 132 is composed only of the p-type amorphous film 1322.

光電変換素子200Bについてのその他の説明は、光電変換素子200Aの説明と同じである。   The other description about the photoelectric conversion element 200B is the same as the description of the photoelectric conversion element 200A.

実施の形態3におけるその他の説明は、実施の形態1における説明と同じである。   Other explanations in the third embodiment are the same as those in the first embodiment.

[実施の形態4]
図21は、実施の形態4による光電変換素子の構成を示す断面図である。図21を参照して、実施の形態4による光電変換素子300は、単結晶シリコン基板141と、光入射層142と、i型非晶質膜151〜15nと、非晶質膜161〜16m,171〜17m−1と、電極181〜18nとを備える。
[Embodiment 4]
FIG. 21 is a cross-sectional view showing the configuration of the photoelectric conversion element according to the fourth embodiment. Referring to FIG. 21, a photoelectric conversion element 300 according to Embodiment 4 includes a single crystal silicon substrate 141, a light incident layer 142, i-type amorphous films 151 to 15n, amorphous films 161 to 16m, 171-17m-1 and electrodes 181-18n.

単結晶シリコン基板141は、上述した単結晶シリコン基板61と同じである。   The single crystal silicon substrate 141 is the same as the single crystal silicon substrate 61 described above.

光入射層142は、単結晶シリコン基板141の受光面141aに接して単結晶シリコン基板141上に配置される。そして、光入射層142は、図2に示す光入射層31〜33のいずれかからなり、太陽光の入射方向に突出した半球状の凹部142aを光入射側に有する。凹部142aは、単結晶シリコン基板141の面内方向において数μmのサイズを有する。そして、凹部142aの平面形状は、図3の(a)〜(c)に示す平面形状のいずれかからなる。   The light incident layer 142 is disposed on the single crystal silicon substrate 141 in contact with the light receiving surface 141 a of the single crystal silicon substrate 141. The light incident layer 142 is made of any of the light incident layers 31 to 33 shown in FIG. 2, and has a hemispherical concave portion 142a protruding in the sunlight incident direction on the light incident side. Recess 142 a has a size of several μm in the in-plane direction of single crystal silicon substrate 141. And the planar shape of the recessed part 142a consists of either the planar shape shown to (a)-(c) of FIG.

i型非晶質膜151〜15nの各々は、単結晶シリコン基板141の裏面(受光面141aと反対側の面)に接して設けられる。そして、i型非晶質膜151〜15nの各々は、例えば、i型a−Siからなり、膜厚は、例えば、10nmである。   Each of i-type amorphous films 151 to 15n is provided in contact with the back surface (surface opposite to light receiving surface 141a) of single crystal silicon substrate 141. Each of the i-type amorphous films 151 to 15n is made of, for example, i-type a-Si and has a film thickness of, for example, 10 nm.

非晶質膜161〜16mは、単結晶シリコン基板141がn型の導電型を有する場合、n型の導電型を有し、単結晶シリコン基板141がp型の導電型を有する場合、p型の導電型を有する。このように、非晶質膜161〜16mは、単結晶シリコン基板141の導電型と同じ導電型を有する。   The amorphous films 161 to 16m have an n-type conductivity when the single crystal silicon substrate 141 has an n-type conductivity type, and have a p-type when the single crystal silicon substrate 141 has a p-type conductivity type. Have the conductivity type. As described above, the amorphous films 161 to 16 m have the same conductivity type as that of the single crystal silicon substrate 141.

そして、非晶質膜161〜16mは、それぞれ、i型非晶質膜151,153,・・・,15n−2,15nに接して設けられる。   The amorphous films 161 to 16m are provided in contact with the i-type amorphous films 151, 153, ..., 15n-2, 15n, respectively.

非晶質膜171〜17m−1は、単結晶シリコン基板141がn型の導電型を有する場合、p型の導電型を有し、単結晶シリコン基板141がp型の導電型を有する場合、n型の導電型を有する。このように、非晶質膜171〜17mは、単結晶シリコン基板141の導電型と反対の導電型を有する。   When the single crystal silicon substrate 141 has an n-type conductivity type, the amorphous films 171 to 17m-1 have a p-type conductivity type, and when the single crystal silicon substrate 141 has a p-type conductivity type, n-type conductivity. Thus, the amorphous films 171 to 17m have a conductivity type opposite to that of the single crystal silicon substrate 141.

そして、非晶質膜171〜17m−1は、それぞれ、i型非晶質膜152,154,・・・,15n−1に接して設けられる。   The amorphous films 171 to 17m−1 are provided in contact with the i-type amorphous films 152, 154,.

電極181,183,・・・,18n−2,18nは、それぞれ、非晶質膜161〜16mに接して設けられる。電極182,184,・・・,18n−1は、それぞれ、非晶質膜171〜17m−1に接して設けられる。そして、電極181〜18nの各々は、例えば、Agからなる。   The electrodes 181, 183,..., 18n-2, 18n are provided in contact with the amorphous films 161 to 16m, respectively. The electrodes 182, 184,..., 18n-1 are provided in contact with the amorphous films 171 to 17m-1, respectively. Each of the electrodes 181 to 18n is made of Ag, for example.

i型非晶質膜151〜15n、非晶質膜161〜16mおよび非晶質膜171〜17m−1は、図21の紙面に垂直な方向において同じ長さを有する。また、非晶質膜161〜16mは、単結晶シリコン基板141の面内方向において、それぞれ、i型非晶質膜151,153,・・・,15n−2,15nの幅と同じ幅を有する。更に、非晶質膜171〜17m−1は、単結晶シリコン基板141の面内方向において、それぞれ、i型非晶質膜152,154,・・・,15n−1の幅と同じ幅を有する。そして、非晶質膜171〜17m−1の全体の面積が単結晶シリコン基板141の面積に占める割合である面積占有率は、60〜93%であり、非晶質膜161〜16mの全体の面積が単結晶シリコン基板141の面積に占める割合である面積占有率は、5〜20%である。   The i-type amorphous films 151 to 15n, the amorphous films 161 to 16m, and the amorphous films 171 to 17m-1 have the same length in the direction perpendicular to the paper surface of FIG. Further, the amorphous films 161 to 16m have the same width as the widths of the i-type amorphous films 151, 153,..., 15n-2, 15n in the in-plane direction of the single crystal silicon substrate 141, respectively. . Further, the amorphous films 171 to 17m-1 have the same width as the widths of the i-type amorphous films 152, 154, ..., 15n-1 in the in-plane direction of the single crystal silicon substrate 141, respectively. . The area occupancy ratio, which is the ratio of the entire area of the amorphous films 171 to 17m-1 to the area of the single crystal silicon substrate 141, is 60 to 93%, and the entire area of the amorphous films 161 to 16m is The area occupation ratio, which is the ratio of the area to the area of the single crystal silicon substrate 141, is 5 to 20%.

このように、非晶質膜171〜17m−1の面積占有率を非晶質膜161〜16mの面積占有率よりも大きくするのは、単結晶シリコン基板141中で光励起された電子および正孔をpin接合によって分離し易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupancy of the amorphous films 171 to 17m-1 is larger than the area occupancy of the amorphous films 161 to 16m because electrons and holes photoexcited in the single crystal silicon substrate 141 are used. Is made easier to separate by a pin junction, and the contribution ratio of photoexcited electrons and holes to power generation is increased.

上述したように、単結晶シリコン基板141の受光面141aには、凹凸構造が形成されていないので、光入射層142のパッシベーション膜と単結晶シリコン基板141との界面の面積は、単結晶シリコン基板141の受光面141aを凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。また、光電変換素子300の製造プロセス中において、単結晶シリコン基板141の受光面141aを十分に洗浄できる。   As described above, since an uneven structure is not formed on the light receiving surface 141a of the single crystal silicon substrate 141, the area of the interface between the passivation film of the light incident layer 142 and the single crystal silicon substrate 141 is as follows. It becomes smaller than the case where the light receiving surface 141a of 141 is made uneven. As a result, recombination of carriers (electrons and holes) is suppressed. In addition, during the manufacturing process of the photoelectric conversion element 300, the light receiving surface 141a of the single crystal silicon substrate 141 can be sufficiently cleaned.

従って、光電変換素子300の変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 300 can be improved.

なお、光電変換素子300は、i型非晶質膜151〜15nを備えていなくてもよい。この場合、非晶質膜161〜16mおよび非晶質膜171〜17m−1は、単結晶シリコン基板141の裏面に接して形成される。従って、光電変換素子300は、ヘテロ接合からなるp/n接合を単結晶シリコン基板141の裏面側に配置した構造からなる。   Note that the photoelectric conversion element 300 may not include the i-type amorphous films 151 to 15n. In this case, the amorphous films 161 to 16m and the amorphous films 171 to 17m-1 are formed in contact with the back surface of the single crystal silicon substrate 141. Therefore, the photoelectric conversion element 300 has a structure in which a p / n junction made of a heterojunction is disposed on the back side of the single crystal silicon substrate 141.

以下、光電変換素子300の実施例について説明する。   Hereinafter, examples of the photoelectric conversion element 300 will be described.

(実施例7)
図22は、実施例7における光電変換素子の構成を示す断面図である。図22を参照して、光電変換素子300Aは、図21に示す光電変換素子300の単結晶シリコン基板141をn型単結晶シリコン基板201に代え、非晶質膜161〜16mをn型非晶質膜211〜21mに代え、非晶質膜171〜17m−1をp型非晶質膜221〜22m−1に代えたものであり、その他は、光電変換素子300と同じである。
(Example 7)
FIG. 22 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 7. Referring to FIG. 22, in photoelectric conversion element 300 </ b> A, single crystal silicon substrate 141 of photoelectric conversion element 300 shown in FIG. 21 is replaced with n-type single crystal silicon substrate 201, and amorphous films 161-16 m are replaced with n-type amorphous. The amorphous films 171 to 17m-1 are replaced with the p-type amorphous films 221 to 22m-1 in place of the material films 211 to 21m, and the others are the same as the photoelectric conversion element 300.

n型単結晶シリコン基板201は、上述したn型単結晶シリコン基板121と同じである。   The n-type single crystal silicon substrate 201 is the same as the n-type single crystal silicon substrate 121 described above.

n型非晶質膜211〜21mは、それぞれ、i型非晶質膜151,153,・・・,15n−2,15nに接して配置される。そして、n型非晶質膜211〜21mの各々は、例えば、n型a−Siからなり、膜厚は、例えば、10nmである。   The n-type amorphous films 211 to 21m are arranged in contact with the i-type amorphous films 151, 153, ..., 15n-2, 15n, respectively. Each of the n-type amorphous films 211 to 21m is made of, for example, n-type a-Si, and has a film thickness of, for example, 10 nm.

p型非晶質膜221〜22m−1は、それぞれ、i型非晶質膜152,154,・・・,15n−1に接して配置される。そして、p型非晶質膜221〜22m−1の各々は、例えば、p型a−Siからなり、膜厚は、例えば、10nmである。   The p-type amorphous films 221 to 22m−1 are disposed in contact with the i-type amorphous films 152, 154,. Each of the p-type amorphous films 221 to 22m-1 is made of, for example, p-type a-Si and has a film thickness of, for example, 10 nm.

光電変換素子300Aにおいては、光入射層142は、n型単結晶シリコン基板201の受光面201aに接して配置される。また、i型非晶質膜151〜15nは、n型単結晶シリコン基板201の裏面(=受光面201aと反対側の表面)に接して配置される。更に、電極181,183,・・・,18n−2,18nは、それぞれ、n型非晶質膜211〜21mに接して配置され、電極182,184,・・・,18n−1は、それぞれ、p型非晶質膜221〜22m−1に接して配置される。   In the photoelectric conversion element 300 </ b> A, the light incident layer 142 is disposed in contact with the light receiving surface 201 a of the n-type single crystal silicon substrate 201. The i-type amorphous films 151 to 15n are arranged in contact with the back surface (= the surface opposite to the light receiving surface 201a) of the n-type single crystal silicon substrate 201. Further, the electrodes 181, 183,..., 18 n-2, 18 n are disposed in contact with the n-type amorphous films 211 to 21 m, respectively, and the electrodes 182, 184,. The p-type amorphous films 221 to 22m−1 are disposed in contact with each other.

i型非晶質膜151〜15n、n型非晶質膜211〜21mおよびp型非晶質膜221〜22m−1は、図22の紙面に垂直な方向において同じ長さを有する。また、n型非晶質膜211〜21mは、n型単結晶シリコン基板201の面内方向において、それぞれ、i型非晶質膜151,153,・・・,15n−2,15nの幅と同じ幅を有する。更に、p型非晶質膜221〜22m−1は、n型単結晶シリコン基板201の面内方向において、それぞれ、i型非晶質膜152,154,・・・,15n−1の幅と同じ幅を有する。そして、p型非晶質膜221〜22m−1の全体の面積がn型単結晶シリコン基板201の面積に占める割合である面積占有率は、60〜93%であり、n型非晶質膜211〜21mの全体の面積がn型単結晶シリコン基板201の面積に占める割合である面積占有率は、5〜20%である。   The i-type amorphous films 151 to 15n, the n-type amorphous films 211 to 21m, and the p-type amorphous films 221 to 22m-1 have the same length in the direction perpendicular to the paper surface of FIG. In addition, the n-type amorphous films 211 to 21m have the widths of the i-type amorphous films 151, 153,..., 15n-2, 15n in the in-plane direction of the n-type single crystal silicon substrate 201, respectively. Have the same width. Further, the p-type amorphous films 221 to 22m−1 are respectively formed in the in-plane direction of the n-type single crystal silicon substrate 201 with the widths of the i-type amorphous films 152, 154,. Have the same width. The area occupation ratio, which is the ratio of the entire area of the p-type amorphous films 221 to 22m-1 to the area of the n-type single crystal silicon substrate 201, is 60 to 93%. The area occupation ratio, which is the ratio of the total area of 211 to 21 m to the area of the n-type single crystal silicon substrate 201, is 5 to 20%.

このように、p型非晶質膜221〜22m−1の面積占有率をn型非晶質膜211〜21mの面積占有率よりも大きくするのは、n型単結晶シリコン基板201中で光励起された電子および正孔をpin接合によって分離し易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupation ratio of the p-type amorphous films 221 to 22m-1 is larger than the area occupation ratio of the n-type amorphous films 211 to 21m in the n-type single crystal silicon substrate 201. This is because the generated electrons and holes are easily separated by a pin junction, and the contribution ratio of photoexcited electrons and holes to power generation is increased.

図23から図26は、それぞれ、図22に示す光電変換素子300Aの製造方法を示す第1から第4の工程図である。   23 to 26 are first to fourth process diagrams showing a method of manufacturing the photoelectric conversion element 300A shown in FIG.

光電変換素子300Aの製造が開始されると、シリコンインゴットをスライスしてn型単結晶シリコン基板を作製し、その作製したn型単結晶シリコン基板をフッ酸と硝酸との混合液によってエッチングし、スライスによるダメージ層を除去する。これによって、n型単結晶シリコン基板201が準備される(図23の工程(a)参照)。   When production of the photoelectric conversion element 300A is started, a silicon ingot is sliced to produce an n-type single crystal silicon substrate, and the produced n-type single crystal silicon substrate is etched with a mixed solution of hydrofluoric acid and nitric acid, Remove the damage layer caused by slicing. Thus, an n-type single crystal silicon substrate 201 is prepared (see step (a) in FIG. 23).

そして、i型a−Si膜220およびn型a−Si膜230をn型単結晶シリコン基板201の裏面(受光面201aと反対側の表面)上にプラズマCVD法によって順次積層する(図23の工程(b),(c)参照)。この場合、i型a−Si膜220およびn型a−Si膜230の各々は、例えば、10nmの膜厚を有する。また、i型a−Si膜220の形成条件は、SiHガスの流量が10sccmであり、Hガスの流量が100sccmであり、13.56MHzのRFパワーが16〜80mW/cmであり、反応圧力が13.3Pa〜665Paである。また、n型a−Si膜230の形成条件は、SiHガスの流量が20sccmであり、Hガスの流量が150sccmであり、PHガスの流量が100sccmであり、13.56MHzのRFパワーが16〜80mW/cmであり、反応圧力が13.3Pa〜665Paである。なお、PHガスは、Hガスによって希釈されており、その濃度は、0.2%である。 Then, the i-type a-Si film 220 and the n-type a-Si film 230 are sequentially stacked on the back surface (surface opposite to the light receiving surface 201a) of the n-type single crystal silicon substrate 201 by plasma CVD (FIG. 23). Steps (b) and (c)). In this case, each of the i-type a-Si film 220 and the n-type a-Si film 230 has a thickness of 10 nm, for example. The i-type a-Si film 220 is formed under the conditions that the flow rate of SiH 4 gas is 10 sccm, the flow rate of H 2 gas is 100 sccm, and the RF power of 13.56 MHz is 16 to 80 mW / cm 2 . The reaction pressure is 13.3 Pa to 665 Pa. The n-type a-Si film 230 is formed under the conditions of SiH 4 gas flow rate of 20 sccm, H 2 gas flow rate of 150 sccm, PH 3 gas flow rate of 100 sccm, and 13.56 MHz RF power. Is 16 to 80 mW / cm 2 , and the reaction pressure is 13.3 Pa to 665 Pa. The PH 3 gas is diluted with H 2 gas, and its concentration is 0.2%.

工程(c)の後、n型a−Si膜230の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン240を形成する(図23の工程(d)参照)。   After the step (c), a resist is applied to the entire surface of the n-type a-Si film 230, and the applied resist is patterned by photolithography to form a resist pattern 240 (see step (d) in FIG. 23). .

そして、レジストパターン240をマスクとしてn型a−Si膜230をエッチングする。これによって、n型非晶質膜231〜23mが形成される(図23の工程(e)参照)。   Then, the n-type a-Si film 230 is etched using the resist pattern 240 as a mask. As a result, n-type amorphous films 231 to 23m are formed (see step (e) in FIG. 23).

その後、レジストパターン240/n型非晶質膜231〜23m/n型単結晶シリコン基板201をフッ酸で洗浄し、p型a−Si膜250をn型単結晶シリコン基板201の裏面(受光面201aと反対側の表面)上にプラズマCVD法によって形成する(図24の工程(f)参照)。この場合、p型a−Si膜260がレジストパターン240上に形成される。また、p型a−Si膜250,260の形成条件は、SiHガスの流量が2sccmであり、Hガスの流量が42sccmであり、Bガスの流量が12sccmであり、13.56MHzのRFパワーが16〜80mW/cmであり、反応圧力が13.3Pa〜665Paである。 Thereafter, the resist pattern 240 / n-type amorphous film 231 to 23m / n-type single crystal silicon substrate 201 is washed with hydrofluoric acid, and the p-type a-Si film 250 is removed from the back surface (light-receiving surface) of the n-type single crystal silicon substrate 201. On the surface opposite to 201a) by plasma CVD (see step (f) in FIG. 24). In this case, the p-type a-Si film 260 is formed on the resist pattern 240. Further, the formation conditions of the p-type a-Si films 250 and 260 are that the flow rate of SiH 4 gas is 2 sccm, the flow rate of H 2 gas is 42 sccm, the flow rate of B 2 H 6 gas is 12 sccm, and The 56 MHz RF power is 16 to 80 mW / cm 2 , and the reaction pressure is 13.3 Pa to 665 Pa.

そして、レジストパターン240を除去する。この場合、p型a−Si膜260は、リフトオフによって除去される(図24の工程(g)参照)。   Then, the resist pattern 240 is removed. In this case, the p-type a-Si film 260 is removed by lift-off (see step (g) in FIG. 24).

引き続いて、n型非晶質膜231〜23mおよびp型a−Si膜250の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン270を形成する(図24の工程(h)参照)。この場合、n型非晶質膜231〜23m上のレジストパターン270は、n型非晶質膜231〜23mと同じ幅を有し、p型a−Si膜250上のレジストパターン270は、p型a−Si膜250よりも狭い幅を有する。   Subsequently, a resist is applied to the entire surfaces of the n-type amorphous films 231 to 23m and the p-type a-Si film 250, and the applied resist is patterned by photolithography to form a resist pattern 270 (FIG. 24). Step (h)). In this case, the resist pattern 270 on the n-type amorphous films 231 to 23m has the same width as the n-type amorphous film 231 to 23m, and the resist pattern 270 on the p-type a-Si film 250 is p It has a narrower width than the type a-Si film 250.

そして、レジストパターン270をマスクとしてi型a−Si膜220およびp型a−Si膜250をエッチングし、レジストパターン270を除去する。これによって、i型非晶質膜151〜15n、n型非晶質膜211〜21mおよびp型非晶質膜221〜22m−1が形成される(図24の工程(i)参照)。   Then, the i-type a-Si film 220 and the p-type a-Si film 250 are etched using the resist pattern 270 as a mask, and the resist pattern 270 is removed. As a result, i-type amorphous films 151 to 15n, n-type amorphous films 211 to 21m, and p-type amorphous films 221 to 22m-1 are formed (see step (i) in FIG. 24).

その後、APCVD法によってSiOからなるパッシベーション膜271をn型単結晶シリコン基板201の受光面201a上に堆積する(図25の工程(j)参照)。引き続いて、APCVD法によってSiOからなる反射防止膜272をパッシベーション膜271上に堆積する(図25の工程(k)参照)。 Thereafter, a passivation film 271 made of SiO 2 is deposited on the light receiving surface 201a of the n-type single crystal silicon substrate 201 by the APCVD method (see step (j) in FIG. 25). Subsequently, an antireflection film 272 made of SiO 2 is deposited on the passivation film 271 by the APCVD method (see step (k) in FIG. 25).

工程(k)の後、図14の工程(p)と同じ方法によって、レーザ光によって反射防止膜272の表面を荒らし、表面に凹部273aを有する反射防止膜273を形成する(図25の工程(l)参照)。この場合、レーザ光としてNd:YAGレーザまたはNd:YVOレーザのレーザ光を用いる。このレーザ光は、532nmの波長、5kHzの発振周波数および0.1〜0.5Wのパワーを有する。そして、レーザ光を走査して図3の(a)〜(c)のいずれかのパターンからなる凹部273aを形成する。なお、図3の(c)に示すメッシュ状のパターンからなる凹部273aを形成する場合、レーザ光を上下左右5μm間隔でレーザ光を照射し、または一定の間隔(5μmピッチ)でレーザ光を格子状に走査する。   After the step (k), the surface of the antireflection film 272 is roughened by the laser beam by the same method as in the step (p) of FIG. 14, and the antireflection film 273 having the concave portion 273a is formed on the surface (step of FIG. l)). In this case, laser light of Nd: YAG laser or Nd: YVO laser is used as the laser light. This laser beam has a wavelength of 532 nm, an oscillation frequency of 5 kHz, and a power of 0.1 to 0.5 W. Then, the laser beam is scanned to form the recess 273a having any one of the patterns shown in FIGS. When the concave portion 273a having a mesh pattern shown in FIG. 3C is formed, the laser light is irradiated with laser light at intervals of 5 μm in the vertical and horizontal directions, or the laser light is latticed at a constant interval (5 μm pitch). To scan.

工程(l)の後、n型単結晶シリコン基板201をフッ酸に浸漬し、残渣の除去と反射防止膜273のエッチングとを行う。これによって、反射防止膜274が形成される。そして、パッシベーション膜271および反射防止膜274は、光入射層142を構成し、光入射層142は、サイズが3〜5μmである凹部142aを光入射側の表面に有する(図25の工程(m)参照)。   After the step (l), the n-type single crystal silicon substrate 201 is immersed in hydrofluoric acid, and the residue is removed and the antireflection film 273 is etched. Thereby, the antireflection film 274 is formed. The passivation film 271 and the antireflection film 274 constitute a light incident layer 142, and the light incident layer 142 has a concave portion 142a having a size of 3 to 5 μm on the surface on the light incident side (step (m in FIG. 25 (m )reference).

その後、電極181,183,・・・,18n−2,18nをそれぞれn型非晶質膜211〜21m上に形成し、電極182,184,・・・,18n−1をそれぞれp型非晶質膜221〜22m−1上に形成する。これによって、光電変換素子300Aが完成する(図26の工程(n)参照)。   Then, electrodes 181, 183,..., 18 n-2, 18 n are formed on n-type amorphous films 211 to 21 m, respectively, and electrodes 182, 184,. It is formed on the membrane 221 to 22m-1. Thus, the photoelectric conversion element 300A is completed (see step (n) in FIG. 26).

光電変換素子300Aにおいて、太陽光が光入射層142側から光電変換素子300Aに照射されると、n型単結晶シリコン基板201中で電子および正孔が光励起される。   In the photoelectric conversion element 300 </ b> A, when sunlight is irradiated from the light incident layer 142 side to the photoelectric conversion element 300 </ b> A, electrons and holes are photoexcited in the n-type single crystal silicon substrate 201.

光励起された電子および正孔は、光入射層142側へ拡散しても、光入射層142のパッシベーション膜271によるn型単結晶シリコン基板201のパッシベーション効果によって再結合し難く、n型非晶質膜211〜21mおよびp型非晶質膜221〜22m−1側へ拡散する。   Even if the photoexcited electrons and holes are diffused to the light incident layer 142 side, they are difficult to recombine due to the passivation effect of the n-type single crystal silicon substrate 201 by the passivation film 271 of the light incident layer 142, and the n-type amorphous Diffusion to the films 211 to 21m and the p-type amorphous films 221 to 22m-1 side.

そして、n型非晶質膜211〜21mおよびp型非晶質膜221〜22m−1側へ拡散した電子および正孔は、n型単結晶シリコン基板201/i型非晶質膜152,154,・・・,15n−1/p型非晶質膜221〜22m−1(=pin接合)による内部電界によって分離され、正孔は、i型非晶質膜152,154,・・・,15n−1およびp型非晶質膜221〜22m−1を介して電極182,184,・・・,18n−1へ到達し、電子は、i型非晶質膜151,153,・・・,15n−2,15n−1およびn型非晶質膜211〜21m−1を介して電極181,183,・・・,18n−2,18nへ到達する。   Then, the electrons and holes diffused toward the n-type amorphous films 211 to 21m and the p-type amorphous films 221 to 22m-1 are the n-type single crystal silicon substrate 201 / i-type amorphous films 152 and 154. ,..., 15n−1 / p-type amorphous films 221 to 22m−1 (= pin junctions) are separated by an internal electric field, and the holes are i-type amorphous films 152, 154,. 15n-1 and the p-type amorphous films 221 to 22m-1 reach the electrodes 182, 184,..., 18n-1, and the electrons are i-type amorphous films 151, 153,. , 15n-2, 15n-1 and the n-type amorphous films 211 to 21m-1 reach the electrodes 181, 183, ..., 18n-2, 18n.

電極181,183,・・・,18n−2,18nへ到達した電子は、電極181,183,・・・,18n−2,18nと電極182,184,・・・,18n−1との間に接続された負荷を介して電極182,184,・・・,18n−1へ到達し、正孔と再結合する。   Electrons reaching the electrodes 181, 183, ..., 18n-2, 18n are between the electrodes 181, 183, ..., 18n-2, 18n and the electrodes 182, 184, ..., 18n-1. Reach the electrodes 182, 184,..., 18n-1 through the load connected to, and recombine with holes.

このように、光電変換素子300Aは、n型単結晶シリコン基板201中で光励起された電子および正孔をn型単結晶シリコン基板201の裏面(=受光面201aと反対側の表面)から取り出すバックコンタクト型の光電変換素子である。   Thus, the photoelectric conversion element 300A takes out the electrons and holes photoexcited in the n-type single crystal silicon substrate 201 from the back surface (= the surface opposite to the light receiving surface 201a) of the n-type single crystal silicon substrate 201. It is a contact type photoelectric conversion element.

そして、光電変換素子300Aにおいては、n型単結晶シリコン基板201の受光面201aには、凹凸構造が形成されていないので、光入射層142のパッシベーション膜とn型単結晶シリコン基板201との界面の面積は、n型単結晶シリコン基板201の受光面201aを凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。また、光電変換素子300Aの製造プロセス中において、n型単結晶シリコン基板201の受光面201aを十分に洗浄できる。   In the photoelectric conversion element 300 </ b> A, since the uneven structure is not formed on the light receiving surface 201 a of the n-type single crystal silicon substrate 201, the interface between the passivation film of the light incident layer 142 and the n-type single crystal silicon substrate 201. Is smaller than the case where the light receiving surface 201a of the n-type single crystal silicon substrate 201 is made uneven. As a result, recombination of carriers (electrons and holes) is suppressed. In addition, the light receiving surface 201a of the n-type single crystal silicon substrate 201 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 300A.

従って、光電変換素子300Aの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 300A can be improved.

なお、i型非晶質膜151〜15nの各々は、i型a−Siに限らず、i型a−SiC,i型a−SiO,i型a−SiN,i型a−SiCN,i型a−SiGeのいずれかからなっていてもよい。   Each of the i-type amorphous films 151 to 15n is not limited to i-type a-Si, but i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiCN, and i-type. It may consist of either a-SiGe.

また、n型非晶質膜211〜21mは、n型a−Siに限らず、n型a−SiC,n型a−SiO,n型a−SiN,n型a−SiCN,n型a−SiGe,n型a−Geのいずれかからなっていてもよい。   The n-type amorphous films 211 to 21m are not limited to n-type a-Si, but are n-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiCN, and n-type a-. It may consist of either SiGe or n-type a-Ge.

更に、p型非晶質膜221〜22m−1は、p型a−Siに限らず、p型a−SiC,p型a−SiO,p型a−SiN,p型a−SiCN,p型a−SiGe,p型a−Geのいずれかからなっていてもよい。   Further, the p-type amorphous films 221 to 22m-1 are not limited to p-type a-Si, but p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiCN, and p-type. It may consist of either a-SiGe or p-type a-Ge.

そして、i型a−SiC等、n型a−SiC等およびp型a−SiC等は、上述したガスを用いてプラズマCVD法によって形成される。   And i-type a-SiC etc., n-type a-SiC etc. and p-type a-SiC etc. are formed by plasma CVD method using the gas mentioned above.

更に、光電変換素子300Aは、i型非晶質膜151〜15nを備えていなくてもよい。この場合、n型非晶質膜211〜21m(=n型a−Si等)およびp型非晶質膜221〜22m−1(=p型a−Si等)は、n型単結晶シリコン基板201の裏面に接して配置される。そして、n型非晶質膜211〜21m(=n型a−Si等)およびp型非晶質膜221〜22m−1(=p型a−Si等)は、n型単結晶シリコン基板201の裏面に対してパッシベーション膜として機能する。従って、光電変換素子300Aにおいては、i型非晶質膜151〜15nが無い場合も、上述した効果を得ることができる。   Furthermore, the photoelectric conversion element 300A may not include the i-type amorphous films 151 to 15n. In this case, the n-type amorphous films 211 to 21m (= n-type a-Si and the like) and the p-type amorphous films 221 to 22m-1 (= p-type a-Si and the like) are n-type single crystal silicon substrates. It is arranged in contact with the back surface of 201. The n-type amorphous films 211 to 21m (= n-type a-Si and the like) and the p-type amorphous films 221 to 22m-1 (= p-type a-Si and the like) are formed on the n-type single crystal silicon substrate 201. It functions as a passivation film with respect to the back surface. Therefore, in the photoelectric conversion element 300A, the above-described effects can be obtained even when the i-type amorphous films 151 to 15n are not provided.

更に、光電変換素子300Aは、i型非晶質膜151,153,・・・,15n−2,15nを備えていなくてもよい。この場合、n型非晶質膜211〜21m(=n型a−Si等)は、n型単結晶シリコン基板201の裏面に接して配置される。そして、n型非晶質膜211〜21m(=n型a−Si等)およびi型非晶質膜152,154,・・・,15n−1は、n型単結晶シリコン基板201の裏面に対してパッシベーション膜として機能する。従って、光電変換素子300Aにおいては、i型非晶質膜151,153,・・・,15n−2,15nが無い場合も、上述した効果を得ることができる。   Furthermore, the photoelectric conversion element 300A may not include the i-type amorphous films 151, 153, ..., 15n-2, 15n. In this case, the n-type amorphous films 211 to 21m (= n-type a-Si or the like) are disposed in contact with the back surface of the n-type single crystal silicon substrate 201. The n-type amorphous films 211 to 21m (= n-type a-Si, etc.) and the i-type amorphous films 152, 154,..., 15n-1 are formed on the back surface of the n-type single crystal silicon substrate 201. On the other hand, it functions as a passivation film. Therefore, in the photoelectric conversion element 300A, the above-described effects can be obtained even when the i-type amorphous films 151, 153,..., 15n-2, 15n are not provided.

更に、光電変換素子300Aは、i型非晶質膜152,154,・・・,15n−1を備えていなくてもよい。この場合、p型非晶質膜221〜22m−1(=p型a−Si等)は、n型単結晶シリコン基板201の裏面に接して配置される。そして、p型非晶質膜221〜22m−1(=p型a−Si等)およびi型非晶質膜151,153,・・・,15n−2,15nは、n型単結晶シリコン基板201の裏面に対してパッシベーション膜として機能する。従って、光電変換素子300Aにおいては、i型非晶質膜152,154,・・・,15n−1が無い場合も、上述した効果を得ることができる。   Furthermore, the photoelectric conversion element 300A may not include the i-type amorphous films 152, 154,. In this case, the p-type amorphous films 221 to 22m−1 (= p-type a-Si or the like) are arranged in contact with the back surface of the n-type single crystal silicon substrate 201. The p-type amorphous films 221 to 22m-1 (= p-type a-Si, etc.) and the i-type amorphous films 151, 153,..., 15n-2, 15n are n-type single crystal silicon substrates. The back surface of 201 functions as a passivation film. Therefore, in the photoelectric conversion element 300A, the above-described effects can be obtained even when the i-type amorphous films 152, 154,.

(実施例8)
図27は、実施例8における光電変換素子の構成を示す断面図である。図27を参照して、光電変換素子300Bは、図22に示す光電変換素子300Aのn型単結晶シリコン基板201をp型単結晶シリコン基板301に代え、n型非晶質膜211〜21mをp型非晶質膜311〜31mに代え、p型非晶質膜221〜22m−1をn型非晶質膜321〜32m−1に代えたものであり、その他は、光電変換素子300Aと同じである。
(Example 8)
FIG. 27 is a cross-sectional view illustrating a configuration of a photoelectric conversion element in Example 8. Referring to FIG. 27, in photoelectric conversion element 300B, n-type amorphous films 211 to 21m are replaced by replacing n-type single crystal silicon substrate 201 of photoelectric conversion element 300A shown in FIG. 22 with p-type single crystal silicon substrate 301. Instead of the p-type amorphous films 311 to 31m, the p-type amorphous films 221 to 22m-1 are replaced with n-type amorphous films 321 to 32m-1, and the others are the same as the photoelectric conversion element 300A. The same.

p型単結晶シリコン基板301は、上述したp型単結晶シリコン基板131と同じである。   The p-type single crystal silicon substrate 301 is the same as the p-type single crystal silicon substrate 131 described above.

p型非晶質膜311〜31mは、それぞれ、i型非晶質膜151,153,・・・,15n−2,15nに接して配置される。そして、p型非晶質膜311〜31mの各々は、例えば、p型a−Siからなり、膜厚は、例えば、10nmである。   The p-type amorphous films 311 to 31m are disposed in contact with the i-type amorphous films 151, 153, ..., 15n-2, 15n, respectively. Each of the p-type amorphous films 311 to 31m is made of, for example, p-type a-Si, and has a film thickness of, for example, 10 nm.

n型非晶質膜321〜32m−1は、それぞれ、i型非晶質膜152,154,・・・,15n−1に接して配置される。そして、n型非晶質膜321〜32m−1の各々は、例えば、n型a−Siからなり、膜厚は、例えば、10nmである。   The n-type amorphous films 321 to 32m−1 are disposed in contact with the i-type amorphous films 152, 154,. Each of the n-type amorphous films 321 to 32m−1 is made of, for example, n-type a-Si, and has a film thickness of, for example, 10 nm.

光電変換素子300Bにおいては、光入射層142は、p型単結晶シリコン基板301の受光面301aに接して配置される。また、i型非晶質膜151〜15nは、p型単結晶シリコン基板301の裏面(=受光面301aと反対側の表面)に接して配置される。更に、電極181,183,・・・,18n−2,18nは、それぞれ、p型非晶質膜311〜31mに接して配置され、電極182,184,・・・,18n−1は、それぞれ、n型非晶質膜321〜32m−1に接して配置される。   In the photoelectric conversion element 300 </ b> B, the light incident layer 142 is disposed in contact with the light receiving surface 301 a of the p-type single crystal silicon substrate 301. The i-type amorphous films 151 to 15n are disposed in contact with the back surface of the p-type single crystal silicon substrate 301 (= the surface opposite to the light receiving surface 301a). Further, the electrodes 181, 183,..., 18n-2, 18n are disposed in contact with the p-type amorphous films 311 to 31m, respectively, and the electrodes 182, 184,. The n-type amorphous films 321 to 32m−1 are disposed in contact with each other.

i型非晶質膜151〜15n、p型非晶質膜311〜31mおよびn型非晶質膜321〜32m−1は、図27の紙面に垂直な方向において同じ長さを有する。また、p型非晶質膜311〜31mは、p型単結晶シリコン基板301の面内方向において、それぞれ、i型非晶質膜151,153,・・・,15n−2,15nの幅と同じ幅を有する。更に、n型非晶質膜321〜32m−1は、p型単結晶シリコン基板301の面内方向において、それぞれ、i型非晶質膜152,154,・・・,15n−1の幅と同じ幅を有する。そして、n型非晶質膜321〜32m−1の全体の面積がp型単結晶シリコン基板301の面積に占める割合である面積占有率は、60〜93%であり、p型非晶質膜311〜31mの全体の面積がp型単結晶シリコン基板301の面積に占める割合である面積占有率は、5〜20%である。   The i-type amorphous films 151 to 15n, the p-type amorphous films 311 to 31m, and the n-type amorphous films 321 to 32m-1 have the same length in the direction perpendicular to the paper surface of FIG. In addition, the p-type amorphous films 311 to 31m have the widths of the i-type amorphous films 151, 153,..., 15n-2, 15n in the in-plane direction of the p-type single crystal silicon substrate 301, respectively. Have the same width. Further, the n-type amorphous films 321 to 32m−1 are respectively formed in the in-plane direction of the p-type single crystal silicon substrate 301 with the widths of the i-type amorphous films 152, 154,. Have the same width. The area occupation ratio, which is the ratio of the entire area of the n-type amorphous films 321 to 32m−1 to the area of the p-type single crystal silicon substrate 301, is 60 to 93%. The area occupation ratio, which is the ratio of the entire area of 311 to 31 m to the area of the p-type single crystal silicon substrate 301, is 5 to 20%.

このように、n型非晶質膜321〜32m−1の面積占有率をp型非晶質膜311〜31mの面積占有率よりも大きくするのは、p型単結晶シリコン基板301中で光励起された電子および正孔をpin接合によって分離し易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupancy of the n-type amorphous films 321 to 32m-1 is larger than the area occupancy of the p-type amorphous films 311 to 31m by photoexcitation in the p-type single crystal silicon substrate 301. This is because the generated electrons and holes are easily separated by a pin junction, and the contribution ratio of photoexcited electrons and holes to power generation is increased.

光電変換素子300Bは、図23から図26に示す工程(a)〜工程(n)に従って製造される。   The photoelectric conversion element 300B is manufactured according to steps (a) to (n) shown in FIGS.

光電変換素子300Bにおいて、太陽光が光入射層142側から光電変換素子300Bに照射されると、p型単結晶シリコン基板301中で電子および正孔が光励起される。   In the photoelectric conversion element 300 </ b> B, when sunlight is applied to the photoelectric conversion element 300 </ b> B from the light incident layer 142 side, electrons and holes are photoexcited in the p-type single crystal silicon substrate 301.

光励起された電子および正孔は、光入射層142側へ拡散しても、光入射層142のパッシベーション膜によるp型単結晶シリコン基板301のパッシベーション効果によって再結合し難く、p型非晶質膜311〜31mおよびn型非晶質膜321〜32m−1側へ拡散する。   Even if the photoexcited electrons and holes diffuse to the light incident layer 142 side, they are difficult to recombine due to the passivation effect of the p-type single crystal silicon substrate 301 by the passivation film of the light incident layer 142, and the p-type amorphous film It diffuses toward 311 to 31m and the n-type amorphous films 321 to 32m-1.

そして、p型非晶質膜311〜31mおよびn型非晶質膜321〜32m−1側へ拡散した電子および正孔は、p型単結晶シリコン基板301/i型非晶質膜152,154,・・・,15n−1/n型非晶質膜321〜32m−1(=pin接合)による内部電界によって分離され、電子は、i型非晶質膜152,154,・・・,15n−1およびn型非晶質膜321〜32m−1を介して電極182,184,・・・,18n−1へ到達し、正孔は、i型非晶質膜151,153,・・・,15n−2,15n−1およびp型非晶質膜311〜31m−1を介して電極181,183,・・・,18n−2,18nへ到達する。   Then, the electrons and holes diffused toward the p-type amorphous films 311 to 31m and the n-type amorphous films 321 to 32m-1 become the p-type single crystal silicon substrate 301 / i-type amorphous films 152 and 154. ,..., 15n−1 / n-type amorphous films 321 to 32m−1 (= pin junctions) are separated by an internal electric field, and electrons are i-type amorphous films 152, 154,. -1 and n-type amorphous films 321 to 32m-1 to reach the electrodes 182, 184,..., 18n-1, and the holes are i-type amorphous films 151, 153,. , 15n-2, 15n-1 and the p-type amorphous films 311 to 31m-1 reach the electrodes 181, 183, ..., 18n-2, 18n.

電極182,184,・・・,18n−1へ到達した電子は、電極181,183,・・・,18n−2,18nと電極182,184,・・・,18n−1との間に接続された負荷を介して電極181,183,・・・,18n−2,18nへ到達し、正孔と再結合する。   Electrons reaching the electrodes 182, 184, ..., 18n-1 are connected between the electrodes 181, 183, ..., 18n-2, 18n and the electrodes 182, 184, ..., 18n-1. Reach the electrodes 181, 183,..., 18 n-2, 18 n through the applied load and recombine with holes.

このように、光電変換素子300Bは、p型単結晶シリコン基板301中で光励起された電子および正孔をp型単結晶シリコン基板301の裏面(=受光面301aと反対側の表面)から取り出すバックコンタクト型の光電変換素子である。   As described above, the photoelectric conversion element 300B takes out electrons and holes photoexcited in the p-type single crystal silicon substrate 301 from the back surface (= the surface opposite to the light receiving surface 301a) of the p-type single crystal silicon substrate 301. It is a contact type photoelectric conversion element.

そして、光電変換素子300Bにおいては、p型単結晶シリコン基板301の受光面301aには、凹凸構造が形成されていないので、光入射層142のパッシベーション膜とp型単結晶シリコン基板301との界面の面積は、p型単結晶シリコン基板301の受光面301aを凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。また、光電変換素子300Bの製造プロセス中において、p型単結晶シリコン基板301の受光面301aを十分に洗浄できる。   In the photoelectric conversion element 300 </ b> B, since the uneven structure is not formed on the light receiving surface 301 a of the p-type single crystal silicon substrate 301, the interface between the passivation film of the light incident layer 142 and the p-type single crystal silicon substrate 301. Is smaller than when the light receiving surface 301a of the p-type single crystal silicon substrate 301 is made uneven. As a result, recombination of carriers (electrons and holes) is suppressed. Further, the light receiving surface 301a of the p-type single crystal silicon substrate 301 can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element 300B.

従って、光電変換素子300Bの変換効率を向上できる。   Therefore, the conversion efficiency of the photoelectric conversion element 300B can be improved.

なお、p型非晶質膜311〜31mは、p型a−Siに限らず、p型a−SiC,p型a−SiO,p型a−SiN,p型a−SiCN,p型a−SiGe,p型a−Geのいずれかからなっていてもよい。   The p-type amorphous films 311 to 31m are not limited to p-type a-Si, but p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiCN, and p-type a-. It may consist of either SiGe or p-type a-Ge.

また、n型非晶質膜321〜32m−1は、n型a−Siに限らず、n型a−SiC,n型a−SiO,n型a−SiN,n型a−SiCN,n型a−SiGe,n型a−Geのいずれかからなっていてもよい。   The n-type amorphous films 321 to 32m-1 are not limited to n-type a-Si, but are n-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiCN, and n-type. It may consist of either a-SiGe or n-type a-Ge.

そして、n型a−SiC等およびp型a−SiC等は、上述したガスを用いてプラズマCVD法によって形成される。   And n-type a-SiC etc. and p-type a-SiC etc. are formed by plasma CVD method using the gas mentioned above.

更に、光電変換素子300Bは、i型非晶質膜151〜15nを備えていなくてもよい。この場合、p型非晶質膜311〜31m(=p型a−Si等)およびn型非晶質膜321〜32m−1(=n型a−Si等)は、p型単結晶シリコン基板301の裏面に接して配置される。そして、p型非晶質膜311〜31m(=p型a−Si等)およびn型非晶質膜321〜32m−1(=n型a−Si等)は、p型単結晶シリコン基板301の裏面に対してパッシベーション膜として機能する。従って、光電変換素子300Bにおいては、i型非晶質膜151〜15nが無い場合も、上述した効果を得ることができる。   Further, the photoelectric conversion element 300B may not include the i-type amorphous films 151 to 15n. In this case, the p-type amorphous films 311 to 31m (= p-type a-Si or the like) and the n-type amorphous films 321 to 32m-1 (= n-type a-Si or the like) are formed on the p-type single crystal silicon substrate. It arrange | positions in contact with the back surface of 301. FIG. The p-type amorphous films 311 to 31m (= p-type a-Si and the like) and the n-type amorphous films 321 to 32m-1 (= n-type a-Si and the like) are formed on the p-type single crystal silicon substrate 301. It functions as a passivation film with respect to the back surface. Therefore, in the photoelectric conversion element 300B, the above-described effects can be obtained even when the i-type amorphous films 151 to 15n are not provided.

更に、光電変換素子300Bは、i型非晶質膜151,153,・・・,15n−2,15nを備えていなくてもよい。この場合、p型非晶質膜311〜31m(=p型a−Si等)は、p型単結晶シリコン基板301の裏面に接して配置される。そして、p型非晶質膜311〜31m(=p型a−Si等)およびi型非晶質膜152,154,・・・,15n−1は、p型単結晶シリコン基板301の裏面に対してパッシベーション膜として機能する。従って、光電変換素子300Bにおいては、i型非晶質膜151,153,・・・,15n−2,15nが無い場合も、上述した効果を得ることができる。   Furthermore, the photoelectric conversion element 300B may not include the i-type amorphous films 151, 153, ..., 15n-2, 15n. In this case, the p-type amorphous films 311 to 31 m (= p-type a-Si or the like) are disposed in contact with the back surface of the p-type single crystal silicon substrate 301. The p-type amorphous films 311 to 31m (= p-type a-Si, etc.) and the i-type amorphous films 152, 154,..., 15n-1 are formed on the back surface of the p-type single crystal silicon substrate 301. On the other hand, it functions as a passivation film. Therefore, in the photoelectric conversion element 300B, the above-described effects can be obtained even when the i-type amorphous films 151, 153,..., 15n-2, 15n are not provided.

更に、光電変換素子300Bは、i型非晶質膜152,154,・・・,15n−1を備えていなくてもよい。この場合、n型非晶質膜321〜32m−1(=n型a−Si等)は、p型単結晶シリコン基板301の裏面に接して配置される。そして、n型非晶質膜321〜32m−1(=n型a−Si等)およびi型非晶質膜151,153,・・・,15n−2,15nは、p型単結晶シリコン基板301の裏面に対してパッシベーション膜として機能する。従って、光電変換素子300Bにおいては、i型非晶質膜152,154,・・・,15n−1が無い場合も、上述した効果を得ることができる。   Furthermore, the photoelectric conversion element 300B may not include the i-type amorphous films 152, 154,. In this case, the n-type amorphous films 321 to 32m−1 (= n-type a-Si or the like) are disposed in contact with the back surface of the p-type single crystal silicon substrate 301. The n-type amorphous films 321 to 32m-1 (= n-type a-Si, etc.) and the i-type amorphous films 151, 153,..., 15n-2, 15n are p-type single crystal silicon substrates. It functions as a passivation film for the back surface of 301. Therefore, in the photoelectric conversion element 300B, the above-described effect can be obtained even when the i-type amorphous films 152, 154,.

光電変換素子300Bについてのその他の説明は、光電変換素子300Aの説明と同じである。   The other description of the photoelectric conversion element 300B is the same as the description of the photoelectric conversion element 300A.

また、実施の形態4におけるその他の説明は、実施の形態1における説明と同じである。   Other explanations in the fourth embodiment are the same as those in the first embodiment.

上述した光電変換素子10は、結晶シリコン基板1の光入射側にp/n接合を有する光電変換素子であり、光電変換素子100は、単結晶シリコン基板61の光入射側と反対側にp/n接合を有する光電変換素子であり、光電変換素子200は、結晶シリコン基板111の光入射側にp/n接合を有する光電変換素子であり、光電変換素子300は、単結晶シリコン基板141の光入射側と反対側にp/n接合を有する光電変換素子である。   The photoelectric conversion element 10 described above is a photoelectric conversion element having a p / n junction on the light incident side of the crystalline silicon substrate 1, and the photoelectric conversion element 100 is p / n on the side opposite to the light incident side of the single crystal silicon substrate 61. The photoelectric conversion element having an n junction, the photoelectric conversion element 200 is a photoelectric conversion element having a p / n junction on the light incident side of the crystalline silicon substrate 111, and the photoelectric conversion element 300 is a light of the single crystal silicon substrate 141. It is a photoelectric conversion element having a p / n junction on the side opposite to the incident side.

従って、この発明の実施の形態による光電変換素子は、受光面に凹凸構造が形成されていない結晶シリコンからなる半導体基板と、半導体基板の受光面上に形成され、光入射側の表面が太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造になっている光入射層と、半導体基板の受光面側または受光面と反対側に配置された接合部とを備えていればよい。   Therefore, the photoelectric conversion element according to the embodiment of the present invention is formed on a light receiving surface of a semiconductor substrate made of crystalline silicon on which a light receiving surface is not provided with a concavo-convex structure, and a light incident side surface is sunlight. It is only necessary to include a light incident layer having a concavo-convex structure having a hemispherical cross-sectional shape protruding in the incident direction, and a joint disposed on the light receiving surface side of the semiconductor substrate or on the opposite side of the light receiving surface.

このような構成からなる光電変換素子においては、凹凸構造が半導体基板の受光面に形成されていないので、光入射層と半導体基板との界面の面積は、半導体基板の受光面を凹凸化した場合よりも小さくなる。その結果、キャリア(電子および正孔)の再結合が抑制される。また、光電変換素子の製造プロセス中において、半導体基板の受光面を十分に洗浄できる。従って、光電変換素子の変換効率を向上できるので、この発明の実施の形態による光電変換素子は、上述した構成からなっていればよい。   In the photoelectric conversion element having such a configuration, since the uneven structure is not formed on the light receiving surface of the semiconductor substrate, the area of the interface between the light incident layer and the semiconductor substrate is when the light receiving surface of the semiconductor substrate is made uneven. Smaller than. As a result, recombination of carriers (electrons and holes) is suppressed. In addition, the light receiving surface of the semiconductor substrate can be sufficiently cleaned during the manufacturing process of the photoelectric conversion element. Therefore, since the conversion efficiency of the photoelectric conversion element can be improved, the photoelectric conversion element according to the embodiment of the present invention only needs to have the above-described configuration.

また、この発明の実施の形態による光電変換素子の製造方法は、上述した構成を有する光電変換素子を製造する方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、受光面に凹凸構造が形成されていない結晶シリコンからなる半導体基板の受光面上に光入射層を形成する第1の工程と、光入射層の光入射側の表面に太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造を形成する第2の工程と、半導体基板の受光面側または受光面と反対側に接合部を形成する第3の工程とを備えていればよい。   Moreover, the manufacturing method of the photoelectric conversion element by embodiment of this invention should just be a method of manufacturing the photoelectric conversion element which has the structure mentioned above. Therefore, the manufacturing method of the photoelectric conversion element according to the embodiment of the present invention includes a first step of forming a light incident layer on a light receiving surface of a semiconductor substrate made of crystalline silicon on which the uneven structure is not formed on the light receiving surface, A second step of forming a concavo-convex structure having a hemispherical cross-sectional shape protruding in the incident direction of sunlight on the light incident side surface of the light incident layer, and bonding to the light receiving surface side of the semiconductor substrate or the side opposite to the light receiving surface And a third step of forming the part.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、光電変換素子およびその製造方法に適用される。   The present invention is applied to a photoelectric conversion element and a manufacturing method thereof.

1,111 結晶シリコン基板、1a,11a,51a,61a,71a,101a,111a,141a,201a,301a 受光面、2,2a,2b,12,12a,12b,52,52a,52b,161〜16m,171〜17m−1,611〜61n 拡散領域、3,13,31〜33,53,63,73,113,133,142 光入射層、3a,13a,53a,63a,73a,103a,113a,123a,133a,142a,311a,321a,332a 凹部、4,6,14,16,54,56,114,116,124,126,134,136,181〜18n,651〜65n,751〜75n,1051〜105n 電極、5,15,55,115,125,135 パッシベーション膜、10,10A,10B,100,100A,100B,200,200A,200B,300,300A,300B 光電変換素子、11,71,121,201 n型単結晶シリコン基板、51,101,131,301 p型単結晶シリコン基板、61 単結晶シリコン基板、64,74 酸化膜、112,122,132 非晶質膜、102,221〜22m−1,311〜31m,712,714,・・・,71n−1,1012,1014,・・・,101n−1 p型拡散領域、151〜15n,1221,1321 i型非晶質膜、211〜21m,321〜32m−1,710,711,713,・・・,71n−2,71n,1011,1013,・・・,101n−2,101n n型拡散領域、1222 p型非晶質膜、1322 n型非晶質膜。   1,111 crystal silicon substrate, 1a, 11a, 51a, 61a, 71a, 101a, 111a, 141a, 201a, 301a light receiving surface, 2, 2a, 2b, 12, 12a, 12b, 52, 52a, 52b, 161b to 16m , 171-17m-1, 611-61n Diffusion region, 3, 13, 31-33, 53, 63, 73, 113, 133, 142 Light incident layer, 3a, 13a, 53a, 63a, 73a, 103a, 113a, 123a, 133a, 142a, 311a, 321a, 332a Recess, 4, 6, 14, 16, 54, 56, 114, 116, 124, 126, 134, 136, 181-18n, 651-65n, 751-75n, 1051 ~ 105n electrode, 5, 15, 55, 115, 125, 135 passivation film, 10, 10 , 10B, 100, 100A, 100B, 200, 200A, 200B, 300, 300A, 300B photoelectric conversion element, 11, 71, 121, 201 n-type single crystal silicon substrate, 51, 101, 131, 301 p-type single crystal silicon Substrate, 61 Single crystal silicon substrate, 64, 74 Oxide film, 112, 122, 132 Amorphous film, 102, 221-22m-1, 311-31m, 712, 714, ..., 71n-1, 1012 , 101n-1 p-type diffusion region, 151-15n, 1221, 1321 i-type amorphous film, 211-21m, 321-32m-1, 710, 711, 713, ..., 71n- 2, 71n, 1011, 1013, ..., 101n-2, 101n n-type diffusion region, 1222 p-type amorphous film, 1322 n-type AkiraTadashimaku.

Claims (19)

受光面に凹凸構造が形成されていない結晶シリコンからなる半導体基板と、
前記半導体基板の受光面上に形成され、光入射側の表面が太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造になっている光入射層と、
前記半導体基板の受光面側または前記受光面と反対側に配置された接合部とを備える光電変換素子。
A semiconductor substrate made of crystalline silicon in which the uneven structure is not formed on the light receiving surface;
A light incident layer that is formed on the light receiving surface of the semiconductor substrate and has a concavo-convex structure having a hemispherical cross-sectional shape in which the light incident side surface protrudes in the incident direction of sunlight;
A photoelectric conversion element provided with the junction part arrange | positioned at the light-receiving surface side of the said semiconductor substrate, or the said light-receiving surface opposite side.
前記光入射層は、前記半導体基板の受光面に接して形成され、光入射側の表面が前記凹凸構造になっているパッシベーション膜からなる、請求項1に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the light incident layer is formed of a passivation film that is formed in contact with a light receiving surface of the semiconductor substrate and has a surface on the light incident side that has the uneven structure. 前記光入射層は、
前記半導体基板の受光面に接して形成されたパッシベーション膜と、
前記パッシベーション膜に接して形成された反射防止膜とを含み、
前記反射防止膜の光入射側の表面または前記パッシベーション膜および前記反射防止膜の光入射側の表面が前記凹凸構造になっている、請求項1に記載の光電変換素子。
The light incident layer is
A passivation film formed in contact with the light receiving surface of the semiconductor substrate;
An antireflection film formed in contact with the passivation film,
The photoelectric conversion element according to claim 1, wherein a surface on the light incident side of the antireflection film or a surface on the light incident side of the passivation film and the antireflection film has the uneven structure.
前記光入射層は、前記半導体基板の受光面上に形成され、光入射側の表面が前記凹凸構造になっている反射防止膜からなる、請求項1に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the light incident layer is formed of an antireflection film that is formed on a light receiving surface of the semiconductor substrate and has a light incident side surface having the uneven structure. 前記接合部は、
前記半導体基板の受光面に接して前記半導体基板中に配置され、第1の導電型を有する拡散領域と、
前記拡散領域に接して前記半導体基板中に配置され、前記第1の導電型と反対の第2の導電型を有するバルク領域とを含む、請求項2または請求項3に記載の光電変換素子。
The joint is
A diffusion region disposed in the semiconductor substrate in contact with the light receiving surface of the semiconductor substrate and having a first conductivity type;
4. The photoelectric conversion element according to claim 2, further comprising a bulk region disposed in contact with the diffusion region in the semiconductor substrate and having a second conductivity type opposite to the first conductivity type. 5.
前記接合部は、
前記半導体基板の受光面と前記光入射層との間に配置され、第1の導電型を有する非晶質膜と、
前記第1の導電型と反対の第2の導電型を有する前記半導体基板とを含む、請求項4に記載の光電変換素子。
The joint is
An amorphous film disposed between the light receiving surface of the semiconductor substrate and the light incident layer and having a first conductivity type;
The photoelectric conversion element according to claim 4, including the semiconductor substrate having a second conductivity type opposite to the first conductivity type.
前記半導体基板は、多結晶シリコンまたは単結晶シリコンからなる、請求項5または請求項6に記載の光電変換素子。   The photoelectric conversion element according to claim 5, wherein the semiconductor substrate is made of polycrystalline silicon or single crystal silicon. 前記半導体基板は、単結晶シリコンからなり、
前記接合部は、
前記半導体基板の受光面と反対側の表面に接して前記半導体基板中に配置され、第1の導電型を有する第1の拡散領域と、
前記半導体基板の受光面と反対側の表面に接して前記半導体基板中に配置されるとともに、前記半導体基板の面内方向において前記第1の拡散領域に隣接して配置され、前記第1の導電型と反対の第2の導電型を有する第2の拡散領域と、
前記第1および第2の拡散領域に接して前記半導体基板中に配置され、前記第2の導電型を有するバルク領域とを含む、請求項2または請求項3に記載の光電変換素子。
The semiconductor substrate is made of single crystal silicon,
The joint is
A first diffusion region disposed in the semiconductor substrate in contact with a surface opposite to the light receiving surface of the semiconductor substrate and having a first conductivity type;
The first conductive layer is disposed in the semiconductor substrate in contact with the surface opposite to the light receiving surface of the semiconductor substrate and adjacent to the first diffusion region in an in-plane direction of the semiconductor substrate. A second diffusion region having a second conductivity type opposite to the mold;
4. The photoelectric conversion element according to claim 2, further comprising: a bulk region disposed in the semiconductor substrate in contact with the first and second diffusion regions and having the second conductivity type. 5.
前記半導体基板は、単結晶シリコンからなり、
前記接合部は、
前記半導体基板の受光面と反対側に配置され、第1の導電型を有する第1の非晶質膜と、
前記半導体基板の受光面と反対側に配置されるとともに、前記半導体基板の面内方向において前記第1の非晶質膜に隣接して配置され、前記第1の導電型と反対の第2の導電型を有する第2の非晶質膜と、
前記第2の導電型を有する前記半導体基板とを含む、請求項2または請求項3に記載の光電変換素子。
The semiconductor substrate is made of single crystal silicon,
The joint is
A first amorphous film disposed on the opposite side of the light receiving surface of the semiconductor substrate and having a first conductivity type;
A second substrate opposite to the first conductivity type is disposed on the opposite side of the light receiving surface of the semiconductor substrate and adjacent to the first amorphous film in an in-plane direction of the semiconductor substrate. A second amorphous film having a conductivity type;
The photoelectric conversion element according to claim 2, comprising the semiconductor substrate having the second conductivity type.
前記第1の導電型は、p型であり、
前記第2の導電型は、n型である、請求項5から請求項9のいずれか1項に記載の光電変換素子。
The first conductivity type is p-type,
The photoelectric conversion element according to claim 5, wherein the second conductivity type is an n-type.
前記第1の導電型は、n型であり、
前記第2の導電型は、p型である、請求項5から請求項9のいずれか1項に記載の光電変換素子。
The first conductivity type is n-type,
The photoelectric conversion element according to claim 5, wherein the second conductivity type is p-type.
受光面に凹凸構造が形成されていない結晶シリコンからなる半導体基板の受光面上に光入射層を形成する第1の工程と、
前記光入射層の光入射側の表面に太陽光の入射方向へ突出した半球状の断面形状を有する凹凸構造を形成する第2の工程と、
前記半導体基板の受光面側または前記受光面と反対側に接合部を形成する第3の工程とを備える光電変換素子の製造方法。
A first step of forming a light incident layer on a light receiving surface of a semiconductor substrate made of crystalline silicon on which the uneven structure is not formed on the light receiving surface;
A second step of forming a concavo-convex structure having a hemispherical cross-sectional shape protruding in the sunlight incident direction on the light incident side surface of the light incident layer;
And a third step of forming a bonding portion on the light receiving surface side of the semiconductor substrate or on the side opposite to the light receiving surface.
前記第1の工程において、前記半導体基板の受光面に接してパッシベーション膜を形成する、請求項12に記載の光電変換素子の製造方法。   The method for manufacturing a photoelectric conversion element according to claim 12, wherein in the first step, a passivation film is formed in contact with the light receiving surface of the semiconductor substrate. 前記第1の工程は、
前記半導体基板の受光面に接してパッシベーション膜を形成する工程と、
前記パッシベーション膜に接して反射防止膜を形成する工程とを含み、
前記第2の工程において、前記反射防止膜の光入射側の表面または前記パッシベーション膜および前記反射防止膜の光入射側の表面を凹凸化する、請求項12に記載の光電変換素子の製造方法。
The first step includes
Forming a passivation film in contact with the light receiving surface of the semiconductor substrate;
Forming an antireflection film in contact with the passivation film,
The method for manufacturing a photoelectric conversion element according to claim 12, wherein in the second step, the light incident side surface of the antireflection film or the surface of the passivation film and the light incident side of the antireflection film is roughened.
前記第1の工程において、前記半導体基板の受光面上に反射防止膜を形成する、請求項12に記載の光電変換素子の製造方法。   The method for manufacturing a photoelectric conversion element according to claim 12, wherein an antireflection film is formed on a light receiving surface of the semiconductor substrate in the first step. 前記第3の工程において、前記半導体基板の受光面に接して、第1の導電型を有する拡散領域を前記第1の導電型と反対の第2の導電型を有する前記半導体基板中に形成し、
前記第1および第2の工程は、前記第3の工程の後に実行される、請求項13または請求項14に記載の光電変換素子の製造方法。
In the third step, a diffusion region having a first conductivity type is formed in the semiconductor substrate having a second conductivity type opposite to the first conductivity type in contact with the light receiving surface of the semiconductor substrate. ,
The method for manufacturing a photoelectric conversion element according to claim 13 or 14, wherein the first and second steps are performed after the third step.
前記第3の工程において、第1の導電型を有する前記半導体基板の受光面上に前記第1の導電型と反対の第2の導電型を有する非晶質膜を堆積し、
前記第1および第2の工程は、前記第3の工程の後に実行される、請求項15に記載の光電変換素子の製造方法。
In the third step, an amorphous film having a second conductivity type opposite to the first conductivity type is deposited on the light receiving surface of the semiconductor substrate having the first conductivity type;
The method for manufacturing a photoelectric conversion element according to claim 15, wherein the first and second steps are performed after the third step.
前記半導体基板は、単結晶シリコンからなり、
前記第3の工程は、
第1の導電型を有する前記半導体基板の受光面と反対側の表面に接して、前記第1の導電型と反対の第2の導電型を有する第1の拡散領域を前記半導体基板中に形成する工程と、
前記半導体基板の受光面と反対側の表面に接し、かつ、前記半導体基板の面内方向において前記第1の拡散領域に隣接して、前記第1の導電型を有する第2の拡散領域を前記半導体基板中に形成する工程とを含む、請求項13または請求項14に記載の光電変換素子の製造方法。
The semiconductor substrate is made of single crystal silicon,
The third step includes
A first diffusion region having a second conductivity type opposite to the first conductivity type is formed in the semiconductor substrate in contact with a surface opposite to the light receiving surface of the semiconductor substrate having the first conductivity type. And a process of
The second diffusion region having the first conductivity type is in contact with the surface opposite to the light receiving surface of the semiconductor substrate and adjacent to the first diffusion region in the in-plane direction of the semiconductor substrate. The method for producing a photoelectric conversion element according to claim 13, comprising a step of forming in a semiconductor substrate.
前記半導体基板は、単結晶シリコンからなり、
前記第3の工程は、
第1の導電型を有する前記半導体基板の受光面と反対側に、前記第1の導電型と反対の第2の導電型を有する第1の非晶質膜を堆積する工程と、
前記半導体基板の面内方向において前記第1の非晶質膜に隣接して前記半導体基板の受光面と反対側に、前記第1の導電型を有する第2の非晶質膜を堆積する工程とを含む、請求項13または請求項14に記載の光電変換素子の製造方法。
The semiconductor substrate is made of single crystal silicon,
The third step includes
Depositing a first amorphous film having a second conductivity type opposite to the first conductivity type on the opposite side of the light receiving surface of the semiconductor substrate having the first conductivity type;
Depositing a second amorphous film having the first conductivity type on the opposite side of the light receiving surface of the semiconductor substrate adjacent to the first amorphous film in an in-plane direction of the semiconductor substrate; The manufacturing method of the photoelectric conversion element of Claim 13 or Claim 14 containing these.
JP2011252407A 2011-11-18 2011-11-18 Photoelectric conversion element and manufacturing method thereof Pending JP2013110187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011252407A JP2013110187A (en) 2011-11-18 2011-11-18 Photoelectric conversion element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252407A JP2013110187A (en) 2011-11-18 2011-11-18 Photoelectric conversion element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2013110187A true JP2013110187A (en) 2013-06-06

Family

ID=48706681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011252407A Pending JP2013110187A (en) 2011-11-18 2011-11-18 Photoelectric conversion element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2013110187A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053500A (en) * 2018-09-26 2020-04-02 株式会社カネカ Manufacturing method of solar cell module and solar cell module
JP7453283B2 (en) 2022-06-21 2024-03-19 ジョジアン ジンコ ソーラー カンパニー リミテッド Semiconductor substrates, solar cells and photovoltaic modules

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053500A (en) * 2018-09-26 2020-04-02 株式会社カネカ Manufacturing method of solar cell module and solar cell module
JP7161900B2 (en) 2018-09-26 2022-10-27 株式会社カネカ Method for manufacturing solar cell module
JP7453283B2 (en) 2022-06-21 2024-03-19 ジョジアン ジンコ ソーラー カンパニー リミテッド Semiconductor substrates, solar cells and photovoltaic modules

Similar Documents

Publication Publication Date Title
JP5503668B2 (en) Solar battery
KR101000064B1 (en) Hetero-junction silicon solar cell and fabrication method thereof
JP4540447B2 (en) Solar cell and method for manufacturing solar cell
JP5490231B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
JP5777795B2 (en) Photovoltaic element
JP2013239476A (en) Photovoltaic device and method of manufacturing the same, and photovoltaic module
JP2013513964A (en) Back contact / heterojunction solar cell
JP2016111357A (en) Solar battery, solar battery module, and method of manufacturing solar battery
JP2010147324A (en) Solar cell element and method of manufacturing solar cell element
JP7564974B2 (en) Photovoltaic cells and photovoltaic modules
TWI424582B (en) Method of fabricating solar cell
US9997647B2 (en) Solar cells and manufacturing method thereof
JP5777798B2 (en) Method for manufacturing solar battery cell
JP2016015529A (en) Photoelectric conversion device
JP2013187287A (en) Photoelectric conversion element
JP5004932B2 (en) Solar cell and method for manufacturing solar cell
JP7228561B2 (en) Solar cell manufacturing method
KR20120062224A (en) Method for fabricating solar cell
JP6426486B2 (en) Method of manufacturing solar cell element
JP2013115262A (en) Photoelectric conversion element
JP6115806B2 (en) Photovoltaic device
JP2013110187A (en) Photoelectric conversion element and manufacturing method thereof
JP2010034162A (en) Method of manufacturing solar cell
CN115036381B (en) P-type silicon back contact battery and preparation method thereof
WO2010150358A1 (en) Photoelectromotive device, and method for manufacturing the same