[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5956742B2 - Photoelectric conversion element - Google Patents

Photoelectric conversion element Download PDF

Info

Publication number
JP5956742B2
JP5956742B2 JP2011248930A JP2011248930A JP5956742B2 JP 5956742 B2 JP5956742 B2 JP 5956742B2 JP 2011248930 A JP2011248930 A JP 2011248930A JP 2011248930 A JP2011248930 A JP 2011248930A JP 5956742 B2 JP5956742 B2 JP 5956742B2
Authority
JP
Japan
Prior art keywords
type
single crystal
crystal silicon
silicon substrate
type amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011248930A
Other languages
Japanese (ja)
Other versions
JP2013105905A5 (en
JP2013105905A (en
Inventor
利典 生野
利典 生野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011248930A priority Critical patent/JP5956742B2/en
Publication of JP2013105905A publication Critical patent/JP2013105905A/en
Publication of JP2013105905A5 publication Critical patent/JP2013105905A5/ja
Application granted granted Critical
Publication of JP5956742B2 publication Critical patent/JP5956742B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

この発明は、光電変換素子に関するものである。   The present invention relates to a photoelectric conversion element.

バックコンタクト型の太陽電池は、従来、受光面側にあったpn接合および電極を裏面側に形成することで、受光面側の電極による影を無くし、受光量を増やして変換効率を向上させるものである。   Back-contact solar cells are designed to improve the conversion efficiency by increasing the amount of received light by eliminating the shadow caused by the electrodes on the light receiving surface side by forming the pn junction and the electrode on the back surface side that were conventionally on the light receiving surface side. It is.

そして、pn接合を形成する方法として、結晶シリコンの裏面にプラズマCVD(Chemical Vapour Deposition)法によってp型アモルファスシリコンおよびn型アモルファスシリコンを堆積する方法が知られている(特許文献1)。   As a method for forming a pn junction, a method of depositing p-type amorphous silicon and n-type amorphous silicon on the back surface of crystalline silicon by plasma CVD (Chemical Vapor Deposition) is known (Patent Document 1).

特開2010−80887号公報JP 2010-80887 A

しかし、特許文献1に記載された太陽電池においては、電子および正孔が光励起される単結晶シリコンの端面が非晶質シリコンによって覆われていないため、単結晶シリコンの端面におけるキャリアの再結合損失が著しく増加するという問題がある。   However, in the solar cell described in Patent Document 1, since the end face of single crystal silicon where electrons and holes are photoexcited is not covered with amorphous silicon, the recombination loss of carriers at the end face of single crystal silicon There is a problem that the remarkably increases.

そこで、この発明は、かかる問題を解決するためになされたものであり、変換効率を向上可能な光電変換素子を提供するものである。   Accordingly, the present invention has been made to solve such a problem, and provides a photoelectric conversion element capable of improving the conversion efficiency.

この発明の実施の形態による光電変換素子は、単結晶シリコン基板と、第1および第2の非晶質膜とを備える。単結晶シリコン基板は、第1の導電型を有する。第1の非晶質膜は、単結晶シリコン基板の光入射側と反対側において単結晶シリコン基板の表面に接して設けられ、第1の導電型と反対の第2の導電型を有し、かつ、非晶質相からなる膜を少なくとも含む。第2の非晶質膜は、切断面において前記第1の非晶質膜が複数配列されて見える断面視で、単結晶シリコン基板の面内方向において第1の非晶質膜に隣接するとともに単結晶シリコン基板の光入射側と反対側の面と単結晶シリコン基板の端面とに接して設けられ、第1の導電型を有し、かつ、非晶質相からなる。 A photoelectric conversion element according to an embodiment of the present invention includes a single crystal silicon substrate and first and second amorphous films. The single crystal silicon substrate has the first conductivity type. The first amorphous film is provided in contact with the surface of the single crystal silicon substrate on the side opposite to the light incident side of the single crystal silicon substrate, and has a second conductivity type opposite to the first conductivity type, And at least the film | membrane which consists of an amorphous phase is included. The second amorphous film is adjacent to the first amorphous film in the in-plane direction of the single crystal silicon substrate in a cross-sectional view in which a plurality of the first amorphous films are arranged on the cut surface. The single crystal silicon substrate is provided in contact with the surface opposite to the light incident side and the end surface of the single crystal silicon substrate, has the first conductivity type, and is made of an amorphous phase.

この発明の実施の形態による光電変換素子においては、単結晶シリコン基板の光入射側と反対側の表面は、第1および第2の非晶質膜によって覆われ、単結晶シリコン基板の端面は、第2の非晶質膜によって覆われる。その結果、単結晶シリコン基板中で光励起されたキャリア(電子および正孔)の一方は、第1の非晶質膜による単結晶シリコン基板のパッシベーション効果によって単結晶シリコン基板と第1の非晶質膜との界面における再結合が抑制されて第1の非晶質膜へ到達し易くなり、単結晶シリコン基板中で光励起されたキャリア(電子および正孔)の他方は、第2の非晶質膜による単結晶シリコン基板のパッシベーション効果によって単結晶シリコン基板と第2の非晶質膜との界面および単結晶シリコン基板の端面における再結合が抑制されて第2の非晶質膜へ到達し易くなる。そして、短絡光電流および曲線因子が改善される。   In the photoelectric conversion element according to the embodiment of the present invention, the surface of the single crystal silicon substrate opposite to the light incident side is covered with the first and second amorphous films, and the end surface of the single crystal silicon substrate is Covered by the second amorphous film. As a result, one of the carriers (electrons and holes) photoexcited in the single crystal silicon substrate is caused to pass through the single crystal silicon substrate and the first amorphous by the passivation effect of the single crystal silicon substrate by the first amorphous film. Recombination at the interface with the film is suppressed and the first amorphous film is easily reached, and the other of the photoexcited carriers (electrons and holes) in the single crystal silicon substrate is the second amorphous film. Due to the passivation effect of the single crystal silicon substrate by the film, recombination at the interface between the single crystal silicon substrate and the second amorphous film and at the end face of the single crystal silicon substrate is suppressed, and the second amorphous film can be easily reached. Become. And the short circuit photocurrent and the fill factor are improved.

従って、バックコンタクト型の光電変換素子の変換効率を向上できる。   Therefore, the conversion efficiency of the back contact photoelectric conversion element can be improved.

この発明の実施の形態による光電変換素子の構成を示す断面図である。It is sectional drawing which shows the structure of the photoelectric conversion element by embodiment of this invention. 図1に示す光電変換素子の製造方法を示す第1の工程図である。It is a 1st process drawing which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図1に示す光電変換素子の製造方法を示す第2の工程図である。It is a 2nd process figure which shows the manufacturing method of the photoelectric conversion element shown in FIG. 図1に示す光電変換素子の製造方法を示す第3の工程図である。FIG. 4 is a third process diagram illustrating a method for manufacturing the photoelectric conversion element illustrated in FIG. 1. この発明の実施の形態による他の光電変換素子の構成を示す断面図である。It is sectional drawing which shows the structure of the other photoelectric conversion element by embodiment of this invention.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

この明細書において、「非晶質相」とは、シリコン(Si)原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「a−Si」と表記するが、この表記は、実際には、水素(H)原子が含まれていることを意味する。アモルファスシリコンカーバイド(a−SiC)、アモルファスシリコンオキサイド(a−SiO)、アモルファスシリコンナイトライド(a−SiN)、アモルファスシリコンスズ(a−SiSn)、アモルファスシリコンゲルマニウム(a−SiGe)およびアモルファスゲルマニウム(a−Ge)についても、同様に、H原子が含まれていることを意味する。   In this specification, the “amorphous phase” refers to a state in which silicon (Si) atoms and the like are randomly arranged. Moreover, although amorphous silicon is described as “a-Si”, this notation actually means that hydrogen (H) atoms are included. Amorphous silicon carbide (a-SiC), amorphous silicon oxide (a-SiO), amorphous silicon nitride (a-SiN), amorphous silicon tin (a-SiSn), amorphous silicon germanium (a-SiGe) and amorphous germanium (a Similarly for -Ge), it means that an H atom is contained.

図1は、この発明の実施の形態による光電変換素子の構成を示す断面図である。図1を参照して、この発明の実施の形態による光電変換素子100は、n型単結晶シリコン基板1と、n型非晶質膜11〜1n(nは3以上の整数)と、i型非晶質膜21〜2n−1と、p型非晶質膜31〜3n−1と、電極41〜4n,51〜5n−1と、酸化膜6と、反射防止膜7とを備える。   FIG. 1 is a cross-sectional view showing a configuration of a photoelectric conversion element according to an embodiment of the present invention. Referring to FIG. 1, a photoelectric conversion element 100 according to an embodiment of the present invention includes an n-type single crystal silicon substrate 1, n-type amorphous films 11 to 1n (n is an integer of 3 or more), i-type Amorphous films 21 to 2n-1, p-type amorphous films 31 to 3n-1, electrodes 41 to 4n, 51 to 5n-1, an oxide film 6, and an antireflection film 7 are provided.

n型単結晶シリコン基板1は、例えば、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。また、n型単結晶シリコン基板1は、例えば、100〜300μmの厚みを有し、好ましくは、100〜200μmの厚みを有する。   The n-type single crystal silicon substrate 1 has, for example, a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The n-type single crystal silicon substrate 1 has a thickness of 100 to 300 μm, for example, and preferably has a thickness of 100 to 200 μm.

n型非晶質膜11,1nの各々は、n型単結晶シリコン基板1の光入射側と反対側の面とn型単結晶シリコン基板1の端面とに接して設けられる。n型非晶質膜12〜1n−1の各々は、n型単結晶シリコン基板1の光入射側と反対側の面に接して設けられる。この場合、n型非晶質膜11〜1nは、n型単結晶シリコン基板1の面内方向において所望の間隔で配置される。そして、n型非晶質膜11〜1nの各々は、例えば、n型アモルファスシリコン(n型a−Si)からなり、膜厚は、例えば、10nmである。また、n型非晶質膜11〜1nの各々におけるリン(P)濃度は、例えば、5×1019cm−3である。 Each of n-type amorphous films 11, 1 n is provided in contact with the surface opposite to the light incident side of n-type single crystal silicon substrate 1 and the end surface of n-type single crystal silicon substrate 1. Each of n-type amorphous films 12-1n-1 is provided in contact with the surface of n-type single crystal silicon substrate 1 opposite to the light incident side. In this case, the n-type amorphous films 11 to 1 n are arranged at a desired interval in the in-plane direction of the n-type single crystal silicon substrate 1. Each of the n-type amorphous films 11 to 1n is made of, for example, n-type amorphous silicon (n-type a-Si) and has a film thickness of, for example, 10 nm. The phosphorus (P) concentration in each of the n-type amorphous films 11 to 1n is, for example, 5 × 10 19 cm −3 .

i型非晶質膜21〜2n−1は、n型単結晶シリコン基板1の面内方向においてそれぞれn型非晶質膜11〜1n−1に隣接するとともにn型単結晶シリコン基板1の光入射側と反対側の面に接して設けられる。そして、i型非晶質膜21〜2n−1の各々は、i型a−Siからなり、膜厚は、例えば、10nmである。   The i-type amorphous films 21 to 2n-1 are adjacent to the n-type amorphous films 11 to 1n-1 in the in-plane direction of the n-type single crystal silicon substrate 1, respectively, and the light of the n-type single crystal silicon substrate 1 is used. It is provided in contact with the surface opposite to the incident side. Each of the i-type amorphous films 21 to 2n-1 is made of i-type a-Si and has a film thickness of 10 nm, for example.

p型非晶質膜31〜3n−1は、それぞれ、i型非晶質膜21〜2n−1に接してi型非晶質膜21〜2n−1上に形成される。そして、p型非晶質膜31〜3n−1の各々は、p型a−Siからなり、膜厚は、10nmである。また、p型非晶質膜31〜3n−1の各々におけるボロン(B)濃度は、例えば、5×1019cm−3である。 The p-type amorphous films 31 to 3n-1 are formed on the i-type amorphous films 21 to 2n-1 in contact with the i-type amorphous films 21 to 2n-1, respectively. Each of the p-type amorphous films 31 to 3n-1 is made of p-type a-Si and has a thickness of 10 nm. Further, the boron (B) concentration in each of the p-type amorphous films 31 to 3n-1 is, for example, 5 × 10 19 cm −3 .

n型非晶質膜11〜1n、i型非晶質膜21〜2n−1およびp型非晶質膜31〜3n−1は、図1の紙面に垂直な方向において同じ長さを有する。また、p型非晶質膜31〜3n−1は、n型単結晶シリコン基板1の面内方向において、それぞれ、i型非晶質膜21〜2n−1の幅と同じ幅を有する。そして、p型非晶質膜31〜3n−1の全体の面積がn型単結晶シリコン基板1の面積に占める割合である面積占有率は、60〜93%であり、n型非晶質膜11〜1nの全体の面積がn型単結晶シリコン基板1の面積に占める割合である面積占有率は、5〜20%である。   The n-type amorphous films 11 to 1n, the i-type amorphous films 21 to 2n-1 and the p-type amorphous films 31 to 3n-1 have the same length in the direction perpendicular to the paper surface of FIG. The p-type amorphous films 31 to 3n-1 have the same width as the i-type amorphous films 21 to 2n-1 in the in-plane direction of the n-type single crystal silicon substrate 1, respectively. The area occupation ratio, which is the ratio of the total area of the p-type amorphous films 31 to 3n-1 to the area of the n-type single crystal silicon substrate 1, is 60 to 93%. The area occupation ratio, which is the ratio of the entire area of 11 to 1n to the area of the n-type single crystal silicon substrate 1, is 5 to 20%.

このように、p型非晶質膜31〜3n−1の面積占有率をn型非晶質膜11〜1nの面積占有率よりも大きくするのは、n型単結晶シリコン基板1中で光励起された電子および正孔がpin接合(p型非晶質膜31〜3n−1/i型非晶質膜21〜2n−1/n型単結晶シリコン基板1)によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupation ratio of the p-type amorphous films 31 to 3n-1 is larger than the area occupation ratio of the n-type amorphous films 11 to 1n in the n-type single crystal silicon substrate 1. Electrons and holes are easily separated by pin junctions (p-type amorphous films 31 to 3n-1 / i-type amorphous films 21 to 2n-1 / n-type single crystal silicon substrate 1) and photoexcited. This is to increase the contribution ratio of electrons and holes to power generation.

電極41〜4nは、それぞれ、n型非晶質膜11〜1nに接してn型非晶質膜11〜1n上に形成される。電極51〜5n−1は、それぞれ、p型非晶質膜31〜3n−1に接してp型非晶質膜31〜3n−1上に形成される。そして、電極41〜4n,51〜5n−1の各々は、例えば、銀(Ag)からなる。   The electrodes 41 to 4n are formed on the n-type amorphous films 11 to 1n in contact with the n-type amorphous films 11 to 1n, respectively. The electrodes 51-5n-1 are formed on the p-type amorphous films 31-3n-1 in contact with the p-type amorphous films 31-3n-1, respectively. And each of the electrodes 41-4n and 51-5n-1 consists of silver (Ag), for example.

酸化膜6は、n型単結晶シリコン基板1の光入射側の表面に接してn型単結晶シリコン基板1上に形成される。そして、酸化膜6は、二酸化シリコン(SiO)からなり、膜厚は、例えば、10〜100nmである。 Oxide film 6 is formed on n-type single crystal silicon substrate 1 in contact with the light incident surface of n-type single crystal silicon substrate 1. The oxide film 6 is made of silicon dioxide (SiO 2), the film thickness is, for example, 10 to 100 nm.

反射防止膜7は、酸化膜6に接して酸化膜6上に形成される。そして、反射防止膜7は、例えば、シリコンナイトライド(Si)からなり、膜厚は、例えば、10〜100nmである。 The antireflection film 7 is formed on the oxide film 6 in contact with the oxide film 6. The antireflection film 7 is made of, for example, silicon nitride (Si 3 N 4 ), and the film thickness is, for example, 10 to 100 nm.

図2〜図4は、それぞれ、図1に示す光電変換素子100の製造方法を示す第1〜第3の工程図である。   2-4 is a 1st-3rd process drawing which respectively shows the manufacturing method of the photoelectric conversion element 100 shown in FIG.

光電変換素子100の製造方法について説明する。光電変換素子100は、プラズマ装置を主に用いてプラズマCVD法によって製造される。   A method for manufacturing the photoelectric conversion element 100 will be described. The photoelectric conversion element 100 is manufactured by a plasma CVD method mainly using a plasma apparatus.

プラズマ装置は、仕込室と、反応室CB1〜CB3と、取出室と、整合器と、RF電源とを備える。仕込室、反応室CB1〜CB3および取出室は、直線的に配置されている。そして、仕込室と反応室CB1との間、反応室CB1と反応室CB2との間、反応室CB2と反応室CB3との間、および反応室CB3と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室CB1、反応室CB2、反応室CB3および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。   The plasma apparatus includes a preparation chamber, reaction chambers CB1 to CB3, an extraction chamber, a matching unit, and an RF power source. The charging chamber, the reaction chambers CB1 to CB3, and the take-out chamber are linearly arranged. A partition valve is used to partition between the charging chamber and the reaction chamber CB1, between the reaction chamber CB1 and the reaction chamber CB2, between the reaction chamber CB2 and the reaction chamber CB3, and between the reaction chamber CB3 and the take-out chamber. It has been. Further, the plasma apparatus is provided with a transport mechanism for sequentially transporting the single crystal silicon substrate from the preparation chamber to the reaction chamber CB1, the reaction chamber CB2, the reaction chamber CB3, and the take-out chamber.

仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、1×10−5Pa以下に設定する。 The charging chamber includes a heating mechanism and an exhaust mechanism. The heating mechanism raises the temperature of the single crystal silicon substrate to a predetermined temperature. The exhaust mechanism exhausts the gas in the preparation chamber, and sets the ultimate pressure in the preparation chamber to, for example, 1 × 10 −5 Pa or less.

反応室CB1〜CB3の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室CB1〜CB3内のガスを排気し、反応室CB1〜CB3の到達圧力を、例えば、1×10−5Pa以下に設定する。平行平板電極は、整合器を介してRF電源に接続される。 Each of the reaction chambers CB1 to CB3 includes a parallel plate electrode, a heating mechanism, and an exhaust mechanism. The heating mechanism raises the temperature of the single crystal silicon substrate to a predetermined temperature. The exhaust mechanism exhausts the gases in the reaction chambers CB1 to CB3, and sets the ultimate pressure in the reaction chambers CB1 to CB3 to, for example, 1 × 10 −5 Pa or less. The parallel plate electrodes are connected to an RF power source through a matching unit.

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、1×10−5Pa以下に設定する。 The take-out chamber includes an exhaust mechanism. The exhaust mechanism exhausts the gas in the extraction chamber and sets the ultimate pressure in the extraction chamber to, for example, 1 × 10 −5 Pa or less.

仕込室、反応室CB1〜CB3および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室CB1〜CB3および取出室に最も近くなるように、それぞれ、仕込室、反応室CB1〜CB3および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室CB1〜CB3および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室CB1〜CB3および取出室内のガスを排気する。   Each exhaust mechanism of the charging chamber, the reaction chambers CB1 to CB3, and the take-out chamber includes a turbo molecular pump, a mechanical booster pump, and a rotary pump. The turbo molecular pump, the mechanical booster pump and the rotary pump are serially connected to the charging chamber, the reaction chambers CB1 to CB3 and the extraction chamber, respectively, so that the turbo molecular pump is closest to the charging chamber, the reaction chambers CB1 to CB3 and the extraction chamber. It is connected to. Each exhaust mechanism exhausts the gas in the charging chamber, reaction chambers CB1 to CB3, and the extraction chamber with a turbo molecular pump, a mechanical booster pump, and a rotary pump, respectively, or is charged with a mechanical booster pump and a rotary pump, respectively. The gases in the chamber, reaction chambers CB1 to CB3 and the extraction chamber are exhausted.

RF電源は、例えば、13.56MHzのRF電力を整合器を介して反応室CB1〜CB3の平行平板電極に印加する。   The RF power source applies, for example, RF power of 13.56 MHz to the parallel plate electrodes of the reaction chambers CB1 to CB3 via the matching unit.

光電変換素子100の製造が開始されると、n型単結晶シリコン基板1をエタノール等で超音波洗浄して脱脂し、その後、n型単結晶シリコン基板1をフッ酸中に浸漬してn型単結晶シリコン基板1の表面に形成された自然酸化膜を除去するとともに、n型単結晶シリコン基板1の表面を水素で終端する(図2の工程(a)参照)。   When the manufacture of the photoelectric conversion element 100 is started, the n-type single crystal silicon substrate 1 is ultrasonically cleaned with ethanol or the like and degreased, and then the n-type single crystal silicon substrate 1 is immersed in hydrofluoric acid to be n-type. The natural oxide film formed on the surface of the single crystal silicon substrate 1 is removed, and the surface of the n-type single crystal silicon substrate 1 is terminated with hydrogen (see step (a) in FIG. 2).

n型単結晶シリコン基板1の洗浄が終了すると、酸化炉に入れ、例えば、酸素雰囲気中で975℃の温度で、10分間、n型単結晶シリコン基板1の表面を熱酸化し、n型単結晶シリコン基板1の表面に酸化膜6を形成する(図2の工程(b)参照)。   When the cleaning of the n-type single crystal silicon substrate 1 is completed, the n-type single crystal silicon substrate 1 is put into an oxidation furnace, and the surface of the n-type single crystal silicon substrate 1 is thermally oxidized at a temperature of 975 ° C. for 10 minutes in an oxygen atmosphere, for example. An oxide film 6 is formed on the surface of the crystalline silicon substrate 1 (see step (b) in FIG. 2).

その後、酸化膜6/n型単結晶シリコン基板1をスパッタ装置に入れ、スパッタリングによって反射防止膜7(=Si)を酸化膜6上に形成する(図2の工程(c)参照)。 Thereafter, the oxide film 6 / n-type single crystal silicon substrate 1 is put into a sputtering apparatus, and an antireflection film 7 (= Si 3 N 4 ) is formed on the oxide film 6 by sputtering (see step (c) in FIG. 2). .

反射防止膜7の形成後、n型単結晶シリコン基板1の反射防止膜7が形成された面と反対側の面およびn型単結晶シリコン基板1の端面に形成された酸化膜をフッ酸によって除去するとともに、n型単結晶シリコン基板1の端面および表面を水素で終端する。   After the formation of the antireflection film 7, the oxide film formed on the surface of the n-type single crystal silicon substrate 1 opposite to the surface on which the antireflection film 7 is formed and the end surface of the n-type single crystal silicon substrate 1 are formed with hydrofluoric acid. While removing, the end surface and surface of the n-type single crystal silicon substrate 1 are terminated with hydrogen.

n型単結晶シリコン基板1の端面および表面を水素で終端すると、n型単結晶シリコン基板1/酸化膜6/反射防止膜7をプラズマ装置の仕込室の基板ホルダー上に配置する。   When the end face and the surface of the n-type single crystal silicon substrate 1 are terminated with hydrogen, the n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are arranged on the substrate holder in the preparation chamber of the plasma apparatus.

そして、仕込室の排気機構は、1×10−5Pa以下に仕込室内のガスを排気し、仕込室の加熱機構は、n型単結晶シリコン基板1/酸化膜6/反射防止膜7の温度を200℃に設定するように基板ホルダーを加熱する。また、反応室CB1〜CB3の加熱機構も、n型単結晶シリコン基板1等の温度を200℃に設定するように基板ホルダーを加熱する。 And the exhaust mechanism of the preparation chamber exhausts the gas in the preparation chamber to 1 × 10 −5 Pa or less, and the heating mechanism of the preparation chamber is the temperature of the n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7. The substrate holder is heated so that is set to 200 ° C. Further, the heating mechanism of the reaction chambers CB1 to CB3 also heats the substrate holder so that the temperature of the n-type single crystal silicon substrate 1 and the like is set to 200 ° C.

n型単結晶シリコン基板1/酸化膜6/反射防止膜7の温度が200℃に達すると、仕込室と反応室CB1との間の仕切バルブが開けられ、n型単結晶シリコン基板1/酸化膜6/反射防止膜7は、仕込室から反応室CB1へ搬送される。   When the temperature of the n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 reaches 200 ° C., the partition valve between the preparation chamber and the reaction chamber CB1 is opened, and the n-type single crystal silicon substrate 1 / oxidation is made. The film 6 / antireflection film 7 is transferred from the preparation chamber to the reaction chamber CB1.

n型非晶質膜11〜1n、i型非晶質膜21〜2n−1およびp型非晶質膜31〜3n−1を形成するときの材料ガスの流量を表1に示す。   Table 1 shows the flow rate of the material gas when forming the n-type amorphous films 11 to 1n, the i-type amorphous films 21 to 2n-1 and the p-type amorphous films 31 to 3n-1.

Figure 0005956742
Figure 0005956742

n型単結晶シリコン基板1/酸化膜6/反射防止膜7が反応室CB1へ搬送されると、20sccmのシラン(SiH)ガスと、150sccmの水素(H)ガスと、水素希釈された50sccmのホスフィン(PH)ガスとを反応室CB1に流し、反応室CB1の圧力を6.5Pa〜330Paの範囲に設定する。そして、RF電源は、8〜40mW/cmの範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB1内でプラズマが発生し、n型a−Siからなるn型非晶質膜10がn型単結晶シリコン基板1の表面および端面に堆積される(図2の工程(d)参照)。なお、水素希釈されたPHガスの濃度は、0.2%である。 When the n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 was transferred to the reaction chamber CB1, it was diluted with 20 sccm of silane (SiH 4 ) gas, 150 sccm of hydrogen (H 2 ) gas, and hydrogen. 50 sccm of phosphine (PH 3 ) gas is allowed to flow into the reaction chamber CB1, and the pressure in the reaction chamber CB1 is set in the range of 6.5 Pa to 330 Pa. The RF power source applies RF power in the range of 8 to 40 mW / cm 2 to the parallel plate electrodes via the matching unit. As a result, plasma is generated in the reaction chamber CB1, and an n-type amorphous film 10 made of n-type a-Si is deposited on the surface and end face of the n-type single crystal silicon substrate 1 (step (d) in FIG. )reference). The concentration of PH 3 gas diluted with hydrogen is 0.2%.

n型a−Siからなるn型非晶質膜10は、HガスによるSiHガスの希釈率をn型a−Siが微結晶化しない範囲においてできる限り高くし、n型単結晶シリコン基板1の表面にのみn型a−Siを形成する場合よりも反応圧力およびRFパワーを低くし、n型a−Siの堆積に寄与する活性種のn型単結晶シリコン基板1上でのマイグレーションを確保して形成される。これによって、n型非晶質膜10がn型単結晶シリコン基板1の表面および端面に形成される。 In the n-type amorphous film 10 made of n-type a-Si, the dilution rate of SiH 4 gas by H 2 gas is set as high as possible in the range where n-type a-Si does not crystallize, and the n-type single crystal silicon substrate As compared with the case where n-type a-Si is formed only on the surface of 1, the reaction pressure and the RF power are lowered, and the migration of active species on the n-type single crystal silicon substrate 1 contributing to the deposition of n-type a-Si is performed. Secured and formed. Thereby, n-type amorphous film 10 is formed on the surface and end face of n-type single crystal silicon substrate 1.

n型非晶質膜10の膜厚が10nmになると、反応室CB1の平行平板電極へのRFパワーの印加を停止するとともに、SiHガス、HガスおよびPHガスの反応室CB1への供給を停止し、排気機構によって1×10−5Pa以下に反応室CB1を真空引きする。そして、仕切バルブを開け、n型非晶質膜10/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を反応室CB1から取出室へ搬送し、n型非晶質膜10/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を室温まで冷却した後、取り出す。 When the thickness of the n-type amorphous film 10 reaches 10 nm, the application of RF power to the parallel plate electrodes in the reaction chamber CB1 is stopped, and SiH 4 gas, H 2 gas, and PH 3 gas are supplied to the reaction chamber CB1. The supply is stopped, and the reaction chamber CB1 is evacuated to 1 × 10 −5 Pa or less by an exhaust mechanism. Then, the gate valve is opened, and the n-type amorphous film 10 / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 is transferred from the reaction chamber CB1 to the take-out chamber, and the n-type amorphous film 10 / The n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 is cooled to room temperature and then taken out.

その後、スピンコートによってレジストをn型非晶質膜10の表面および端面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン20を形成する(図2の工程(e)参照)。   Thereafter, a resist is applied to the surface and end face of the n-type amorphous film 10 by spin coating, and the applied resist is patterned by photolithography to form a resist pattern 20 (see step (e) in FIG. 2). .

そして、レジストパターン20をマスクとしてドライエッチングによってn型非晶質膜10の一部をエッチングする。これによって、n型非晶質膜11〜1nが形成される(図3の工程(f)参照)。   Then, a part of the n-type amorphous film 10 is etched by dry etching using the resist pattern 20 as a mask. As a result, n-type amorphous films 11 to 1n are formed (see step (f) in FIG. 3).

引き続いて、n型非晶質膜11〜1nの表面および端面とn型単結晶シリコン基板1の表面にスピンコートによってレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン30を形成する(図3の工程(g)参照)。   Subsequently, a resist is applied to the surfaces and end faces of the n-type amorphous films 11 to 1n and the surface of the n-type single crystal silicon substrate 1 by spin coating, and the applied resist is patterned by photolithography to form a resist pattern 30. (See step (g) in FIG. 3).

そして、レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7をプラズマ装置の仕込室に入れ、仕込室を1×10−5Pa以下に排気するとともに、レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を200℃に加熱する。 Then, the resist pattern 30 / n-type amorphous film 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are put in a plasma apparatus charging chamber, and the charging chamber is set to 1 × 10 −5 Pa. While exhausting below, the resist pattern 30 / n-type amorphous film 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are heated to 200 ° C.

そして、レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7が仕込室から反応室CB2へ搬送される。   Then, resist pattern 30 / n-type amorphous film 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are transferred from the preparation chamber to reaction chamber CB2.

レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7が反応室CB2へ搬送されると、10sccmのSiHガスと、100sccmのHガスとを反応室CB2に流し(表1参照)、反応室CB2の圧力を13.3Pa〜665Paの範囲に設定する。そして、RF電源は、16〜80mW/cmの範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB2内でプラズマが発生し、i型a−Siからなるi型非晶質膜21〜2n−1がn型単結晶シリコン基板1の表面に堆積されるとともに、i型a−Siからなるi型非晶質膜40がレジストパターン30上に堆積される(図3の工程(h)参照)。 When the resist pattern 30 / n-type amorphous film 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 is transferred to the reaction chamber CB2, 10 sccm of SiH 4 gas and 100 sccm of H Two gases are allowed to flow into the reaction chamber CB2 (see Table 1), and the pressure in the reaction chamber CB2 is set in the range of 13.3 Pa to 665 Pa. The RF power source applies RF power in the range of 16 to 80 mW / cm 2 to the parallel plate electrodes through the matching unit. As a result, plasma is generated in the reaction chamber CB2, i-type amorphous films 21 to 2n-1 made of i-type a-Si are deposited on the surface of the n-type single crystal silicon substrate 1, and i-type a An i-type amorphous film 40 made of -Si is deposited on the resist pattern 30 (see step (h) in FIG. 3).

i型非晶質膜21〜2n−1,40の膜厚が10nmになると、反応室CB2の平行平板電極へのRFパワーの印加を停止するとともに、SiHガスおよびHガスの反応室CB2への供給を停止し、排気機構によって1×10−5Pa以下に反応室CB2を真空引きする。そして、仕切バルブを開け、i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を反応室CB2から反応室CB3へ搬送する。 When the film thickness of the i-type amorphous films 21 to 2n-1 and 40 reaches 10 nm, the application of RF power to the parallel plate electrodes in the reaction chamber CB2 is stopped and the reaction chamber CB2 of SiH 4 gas and H 2 gas is used. The reaction chamber CB2 is evacuated to 1 × 10 −5 Pa or less by an exhaust mechanism. Then, the gate valve is opened, i-type amorphous films 21 to 2n-1, 40 / resist pattern 30 / n-type amorphous films 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 is transferred from the reaction chamber CB2 to the reaction chamber CB3.

i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7が反応室CB3へ搬送されると、2sccmのSiHガスと、42sccmのHガスと、水素希釈された12sccmのジボラン(B)ガスとを反応室CB3に流し(表1参照)、反応室CB3の圧力を13.3Pa〜665Paの範囲に設定する。そして、RF電源は、16〜80mW/cmの範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB3内でプラズマが発生し、p型a−Siからなるp型非晶質膜31〜3n−1がそれぞれi型非晶質膜21〜2n−1上に堆積されるとともに、p型a−Siからなるp型非晶質膜50がi型非晶質膜40上に堆積される(図3の工程(i)参照)。なお、水素希釈されたBガスの濃度は、例えば、0.1%である。 i-type amorphous films 21 to 2n-1, 40 / resist pattern 30 / n-type amorphous films 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are transferred to reaction chamber CB3. Then, 2 sccm of SiH 4 gas, 42 sccm of H 2 gas, and 12 sccm of diborane (B 2 H 6 ) gas diluted with hydrogen flow into the reaction chamber CB3 (see Table 1), and the pressure in the reaction chamber CB3 Is set in the range of 13.3 Pa to 665 Pa. The RF power source applies RF power in the range of 16 to 80 mW / cm 2 to the parallel plate electrodes through the matching unit. As a result, plasma is generated in the reaction chamber CB3, and p-type amorphous films 31 to 3n-1 made of p-type a-Si are deposited on the i-type amorphous films 21 to 2n-1, respectively. Then, a p-type amorphous film 50 made of p-type a-Si is deposited on the i-type amorphous film 40 (see step (i) in FIG. 3). The concentration of hydrogen diluted B 2 H 6 gas is, for example, 0.1%.

p型非晶質膜31〜3n−1,50の膜厚が10nmになると、反応室CB3の平行平板電極へのRFパワーの印加を停止するとともに、SiHガス、HガスおよびBガスの反応室CB3への供給を停止し、排気機構によって1×10−5Pa以下に反応室CB3を真空引きする。そして、仕切バルブを開け、p型非晶質膜31〜3n−1,50/i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を反応室CB3から取出室へ搬送し、p型非晶質膜31〜3n−1,50/i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を室温まで冷却する。 When the thickness of the p-type amorphous films 31 to 3n-1 and 50 reaches 10 nm, the application of RF power to the parallel plate electrodes in the reaction chamber CB3 is stopped, and SiH 4 gas, H 2 gas, and B 2 H are stopped. The supply of 6 gases to the reaction chamber CB3 is stopped, and the reaction chamber CB3 is evacuated to 1 × 10 −5 Pa or less by an exhaust mechanism. Then, the gate valve is opened, and the p-type amorphous films 31 to 3n-1, 50 / i-type amorphous films 21 to 2n-1, 40 / resist pattern 30 / n-type amorphous films 11 to 1n / n. Type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 is transferred from reaction chamber CB3 to the take-out chamber, and p-type amorphous films 31-3n-1, 50 / i-type amorphous films 21-2n- 1,40 / resist pattern 30 / n-type amorphous film 11 to 1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are cooled to room temperature.

p型非晶質膜31〜3n−1,50/i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7が室温まで冷却されると、p型非晶質膜31〜3n−1,50/i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7を取出室から取り出し、p型非晶質膜31〜3n−1,50/i型非晶質膜21〜2n−1,40/レジストパターン30/n型非晶質膜11〜1n/n型単結晶シリコン基板1/酸化膜6/反射防止膜7のレジストパターン30を除去する。   p-type amorphous films 31 to 3n-1, 50 / i-type amorphous films 21 to 2n-1, 40 / resist pattern 30 / n-type amorphous films 11 to 1n / n-type single crystal silicon substrate 1 / When the oxide film 6 / antireflection film 7 is cooled to room temperature, the p-type amorphous films 31-3n-1, 50 / i-type amorphous films 21-2n-1, 40 / resist pattern 30 / n-type The amorphous films 11 to 1n / n type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 are taken out from the extraction chamber, and the p type amorphous films 31 to 3n-1, 50 / i type amorphous film are taken out. The resist pattern 30 of 21-2n-1, 40 / resist pattern 30 / n-type amorphous film 11-1n / n-type single crystal silicon substrate 1 / oxide film 6 / antireflection film 7 is removed.

これによって、i型非晶質膜40およびp型非晶質膜50がリフトオフによって除去され、n型非晶質膜11,12がn型単結晶シリコン基板1の表面および端面に接して形成され、n型非晶質膜12〜1n−1およびi型非晶質膜21〜2n−1がn型単結晶シリコン基板1の表面に接して形成され、p型非晶質膜31〜3n−1がそれぞれi型非晶質膜21〜2n−1上に形成される(図4の工程(j)参照)。   Thereby, the i-type amorphous film 40 and the p-type amorphous film 50 are removed by lift-off, and the n-type amorphous films 11 and 12 are formed in contact with the surface and end face of the n-type single crystal silicon substrate 1. , N-type amorphous films 12-1n-1 and i-type amorphous films 21-2n-1 are formed in contact with the surface of n-type single crystal silicon substrate 1, and p-type amorphous films 31-3n- 1 are formed on the i-type amorphous films 21 to 2n−1, respectively (see step (j) in FIG. 4).

その後、n型非晶質膜11〜1nおよびp型非晶質膜31〜3n−1上にスピンコートによってレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン60を形成する(図4の工程(k)参照)。   Thereafter, a resist is applied to the n-type amorphous films 11 to 1n and the p-type amorphous films 31 to 3n-1 by spin coating, and the applied resist is patterned by photolithography to form a resist pattern 60. (See step (k) in FIG. 4).

そして、レジストパターン60をマスクとしてAgを蒸着またはスパッタリングによってn型非晶質膜11〜1nおよびp型非晶質膜31〜3n−1上に形成し、レジストパターン60を除去する。これによって、電極41〜4nおよび電極51〜5n−1がそれぞれn型非晶質膜11〜1nおよびp型非晶質膜31〜3n−1上に形成され、光電変換素子100が完成する(図4の工程(l)参照)。   Then, Ag is formed on the n-type amorphous films 11 to 1n and the p-type amorphous films 31 to 3n-1 by vapor deposition or sputtering using the resist pattern 60 as a mask, and the resist pattern 60 is removed. Thus, the electrodes 41 to 4n and the electrodes 51 to 5n-1 are formed on the n-type amorphous films 11 to 1n and the p-type amorphous films 31 to 3n-1, respectively, and the photoelectric conversion element 100 is completed ( Step (l) in FIG. 4).

太陽光が反射防止膜7側から光電変換素子100に照射されると、反射防止膜7は、太陽光の反射を低減して太陽光をn型単結晶シリコン基板1中へ導く。そして、n型単結晶シリコン基板1中で電子および正孔が光励起される。   When sunlight is applied to the photoelectric conversion element 100 from the antireflection film 7 side, the antireflection film 7 reduces the reflection of sunlight and guides the sunlight into the n-type single crystal silicon substrate 1. Then, electrons and holes are photoexcited in the n-type single crystal silicon substrate 1.

光励起された電子および正孔は、n型単結晶シリコン基板1と酸化膜6との界面に到達してもn型単結晶シリコン基板1と酸化膜6との界面において再結合し難く、n型非晶質膜11〜1nおよびi型非晶質膜21〜2n−1側へ拡散する。このように、酸化膜6は、光励起された電子および正孔がn型単結晶シリコン基板1の光入射側の表面で再結合するのを抑制する。   Even if the photoexcited electrons and holes reach the interface between the n-type single crystal silicon substrate 1 and the oxide film 6, they are difficult to recombine at the interface between the n-type single crystal silicon substrate 1 and the oxide film 6, and the n-type It diffuses toward the amorphous films 11-1n and i-type amorphous films 21-2n-1. Thus, the oxide film 6 suppresses recombination of photoexcited electrons and holes on the light incident side surface of the n-type single crystal silicon substrate 1.

そして、光励起された電子および正孔は、n型非晶質膜11〜1nおよびi型非晶質膜21〜2n−1側へ拡散し、p型非晶質膜31〜3n−1/i型非晶質膜21〜2n−1/n型単結晶シリコン基板1(=pin接合)による内部電界によって分離され、正孔は、i型非晶質膜21〜2n−1およびp型非晶質膜31〜3n−1を介して電極51〜5n−1へ到達し、電子は、n型非晶質膜11〜1nを介して電極41〜4nへ到達する。   Then, the photoexcited electrons and holes are diffused to the n-type amorphous films 11 to 1n and i-type amorphous films 21 to 2n-1 side, and p-type amorphous films 31 to 3n-1 / i. Type amorphous films 21 to 2n-1 / n type single crystal silicon substrate 1 (= pin junction) are separated by an internal electric field, and holes are separated from i type amorphous films 21 to 2n-1 and p type amorphous. The electrons reach the electrodes 51 to 5n-1 via the material films 31 to 3n-1, and the electrons reach the electrodes 41 to 4n via the n-type amorphous films 11 to 1n.

電極41〜4nへ到達した電子は、電極41〜4nと電極51〜5n−1との間に接続された負荷を介して電極51〜5n−1へ到達し、正孔と再結合する。   The electrons that have reached the electrodes 41 to 4n reach the electrodes 51 to 5n-1 via a load connected between the electrodes 41 to 4n and the electrodes 51 to 5n-1, and recombine with the holes.

このように、光電変換素子100は、n型単結晶シリコン基板1中で光励起された電子および正孔をn型単結晶シリコン基板1の裏面(=酸化膜6および反射防止膜7が形成されたn型単結晶シリコン基板1の表面と反対側の面)から取り出すバックコンタクト型の光電変換素子である。   Thus, in the photoelectric conversion element 100, the back surface of the n-type single crystal silicon substrate 1 (= the oxide film 6 and the antireflection film 7 is formed). This is a back contact type photoelectric conversion element taken out from the surface opposite to the surface of the n-type single crystal silicon substrate 1.

上述したように、光電変換素子100においては、n型単結晶シリコン基板1の端面は、n型非晶質膜11,1n(=n型a−Si)によって覆われ、n型単結晶シリコン基板1の表面(酸化膜6が形成された表面と反対側の表面)は、n型非晶質膜11〜1n(=n型a−Si)およびi型非晶質膜21〜2n−1(=i型a−Si)によって覆われている。   As described above, in the photoelectric conversion element 100, the end surface of the n-type single crystal silicon substrate 1 is covered with the n-type amorphous films 11 and 1n (= n-type a-Si), and the n-type single crystal silicon substrate is covered. 1 (the surface opposite to the surface on which the oxide film 6 is formed) are n-type amorphous films 11 to 1n (= n-type a-Si) and i-type amorphous films 21 to 2n-1 ( = I-type a-Si).

その結果、n型単結晶シリコン基板1中で光励起された正孔は、i型非晶質膜21〜2n−1(=i型a−Si)によるn型単結晶シリコン基板1のパッシベーション効果によってn型単結晶シリコン基板1とi型非晶質膜21〜2n−1との界面において再結合し難くなり、i型非晶質膜21〜2n−1およびp型非晶質膜31〜3n−1を介して電極51〜5n−1へ到達し易くなる。   As a result, the holes photoexcited in the n-type single crystal silicon substrate 1 are caused by the passivation effect of the n-type single crystal silicon substrate 1 by the i-type amorphous films 21 to 2n-1 (= i-type a-Si). It becomes difficult to recombine at the interface between the n-type single crystal silicon substrate 1 and the i-type amorphous films 21 to 2n-1, and the i-type amorphous films 21 to 2n-1 and the p-type amorphous films 31 to 3n. It becomes easy to reach the electrodes 51 to 5n-1 through -1.

また、n型単結晶シリコン基板1中で光励起された電子は、n型非晶質膜11〜1n(=n型a−Si)によるn型単結晶シリコン基板1のパッシベーション効果によってn型単結晶シリコン基板1の端面および表面において再結合し難くなり、n型非晶質膜11〜1nを介して電極41〜4nへ到達し易くなる。特に、n型単結晶シリコン基板1とn型非晶質膜11〜1nとの間には、i型非晶質膜が挿入されていないので、光励起された電子に対する直列抵抗が低くなり、光励起された電子は、i型非晶質膜がn型単結晶シリコン基板1とn型非晶質膜11〜1nとの間に挿入されている場合に比べ、n型非晶質膜11〜1nを介して電極41〜4nへ到達し易くなる。   The electrons photoexcited in the n-type single crystal silicon substrate 1 are converted into n-type single crystal by the passivation effect of the n-type single crystal silicon substrate 1 by the n-type amorphous films 11 to 1n (= n-type a-Si). It becomes difficult to recombine at the end face and the surface of the silicon substrate 1, and it is easy to reach the electrodes 41 to 4n via the n-type amorphous films 11 to 1n. In particular, since no i-type amorphous film is inserted between the n-type single crystal silicon substrate 1 and the n-type amorphous films 11 to 1n, the series resistance to photoexcited electrons is reduced, and photoexcitation is performed. Compared with the case where the i-type amorphous film is inserted between the n-type single crystal silicon substrate 1 and the n-type amorphous films 11 to 1n, the n-type amorphous films 11 to 1n It becomes easy to reach the electrodes 41 to 4n via the.

従って、短絡光電流Iscおよび曲線因子FFが向上し、光電変換素子100の変換効率を向上できる。   Therefore, the short circuit photocurrent Isc and the fill factor FF are improved, and the conversion efficiency of the photoelectric conversion element 100 can be improved.

また、光電変換素子100においては、n型非晶質膜11,1nがn型単結晶シリコン基板1の面内方向における両端部に配置されている。そして、n型非晶質膜11,1nの導電型は、n型単結晶シリコン基板1の導電型と同じである。また、n型非晶質膜11,1n(=n型a−Si)の光学バンドギャップは、約1.7eVであり、n型単結晶シリコン基板1の光学バンドギャップは、約1.1eVである。更に、n型非晶質膜11,1n(=n型a−Si)の活性化エネルギーは、約0.2eVであり、n型単結晶シリコン基板1の活性化エネルギーは、0.14〜0.19eVである。従って、n型単結晶シリコン基板1とn型非晶質膜11,1nとの接合は、ヘテロ接合を構成し、n型非晶質膜11,1nの伝導帯端は、n型単結晶シリコン基板1の伝導帯端よりもエネルギー的に低く、n型非晶質膜11,1nの価電子帯端は、n型単結晶シリコン基板1の価電子帯端よりもエネルギー的に高い。   In the photoelectric conversion element 100, the n-type amorphous films 11 and 1n are disposed at both ends in the in-plane direction of the n-type single crystal silicon substrate 1. The conductivity type of the n-type amorphous films 11 and 1n is the same as that of the n-type single crystal silicon substrate 1. The optical band gap of the n-type amorphous films 11 and 1n (= n-type a-Si) is about 1.7 eV, and the optical band gap of the n-type single crystal silicon substrate 1 is about 1.1 eV. is there. Further, the activation energy of the n-type amorphous films 11 and 1n (= n-type a-Si) is about 0.2 eV, and the activation energy of the n-type single crystal silicon substrate 1 is 0.14 to 0. 19 eV. Therefore, the junction between the n-type single crystal silicon substrate 1 and the n-type amorphous film 11, 1n forms a heterojunction, and the conduction band edge of the n-type amorphous film 11, 1n is n-type single crystal silicon. The energy is lower than the conduction band edge of the substrate 1, and the valence band edges of the n-type amorphous films 11 and 1 n are higher in energy than the valence band edge of the n-type single crystal silicon substrate 1.

その結果、正孔に対する電界がn型単結晶シリコン基板1/n型非晶質膜11,1n界面に存在し、光励起された正孔(少数キャリア)は、n型単結晶シリコン基板1/n型非晶質膜11,1n界面近くへ拡散しても単結晶シリコン基板1/n型非晶質膜11,1n界面に存在する電界によってn型単結晶シリコン基板1の面内方向における内周部側へ移動され、p型非晶質膜31〜3n−1へ到達し易くなる。   As a result, an electric field for holes exists at the interface between the n-type single crystal silicon substrate 1 / n-type amorphous film 11 and 1n, and the photoexcited holes (minority carriers) are transferred to the n-type single crystal silicon substrate 1 / n. The inner circumference in the in-plane direction of the n-type single crystal silicon substrate 1 due to the electric field present at the interface between the single crystal silicon substrate 1 / n-type amorphous film 11 and 1n even if it diffuses near the interface between the n-type amorphous film 11 and 1n It becomes easy to reach the p-type amorphous films 31 to 3n−1.

即ち、n型非晶質膜11,1nをn型単結晶シリコン基板1の面内方向における両端部に配置することによって、光電変換素子100における少数キャリアである正孔がp型非晶質膜31〜3n−1へ到達し易くなり、光電変換素子100の変換効率を向上できる。   That is, by disposing the n-type amorphous films 11 and 1n at both ends in the in-plane direction of the n-type single crystal silicon substrate 1, holes which are minority carriers in the photoelectric conversion element 100 are converted into p-type amorphous films. It becomes easy to reach 31 to 3n-1, and the conversion efficiency of the photoelectric conversion element 100 can be improved.

従って、光電変換素子100においては、n型単結晶シリコン基板1と同じ導電型であるn型非晶質膜11,1nをn型単結晶シリコン基板1の両端部に配置することを特徴とする。   Therefore, in the photoelectric conversion element 100, the n-type amorphous films 11 and 1n having the same conductivity type as the n-type single crystal silicon substrate 1 are disposed at both ends of the n-type single crystal silicon substrate 1. .

図5は、この発明の実施の形態による他の光電変換素子の構成を示す断面図である。この発明の実施の形態による光電変換素子は、図5に示す光電変換素子200であってもよい。   FIG. 5 is a sectional view showing a configuration of another photoelectric conversion element according to the embodiment of the present invention. The photoelectric conversion element according to the embodiment of the present invention may be a photoelectric conversion element 200 shown in FIG.

図5を参照して、光電変換素子200は、p型単結晶シリコン基板101と、p型非晶質膜111〜11nと、i型非晶質膜121〜12n−1と、n型非晶質膜131〜13−1と、電極141〜14n,151〜15n−1と、酸化膜6と、反射防止膜7とを備える。   Referring to FIG. 5, photoelectric conversion element 200 includes a p-type single crystal silicon substrate 101, p-type amorphous films 111 to 11 n, i-type amorphous films 121 to 12 n −1, and an n-type amorphous film. A material film 131 to 13-1, electrodes 141 to 14n, 151 to 15n-1, an oxide film 6, and an antireflection film 7 are provided.

p型単結晶シリコン基板101は、例えば、(100)の面方位および0.1〜1.0Ω・cmの比抵抗を有する。また、p型単結晶シリコン基板101は、例えば、100〜300μmの厚みを有し、好ましくは、100〜200μmの厚みを有する。   The p-type single crystal silicon substrate 101 has, for example, a (100) plane orientation and a specific resistance of 0.1 to 1.0 Ω · cm. The p-type single crystal silicon substrate 101 has a thickness of 100 to 300 μm, for example, and preferably has a thickness of 100 to 200 μm.

p型非晶質膜111,11nの各々は、p型単結晶シリコン基板101の光入射側と反対側の面とp型単結晶シリコン基板101の端面とに接して設けられる。p型非晶質膜112〜11n−1の各々は、p型単結晶シリコン基板101の光入射側と反対側の面に接して設けられる。この場合、p型非晶質膜111〜11nは、p型単結晶シリコン基板101の面内方向において所望の間隔で配置される。そして、p型非晶質膜111〜11nの各々は、例えば、p型a−Siからなり、膜厚は、例えば、10nmである。また、p型非晶質膜111〜11nの各々におけるB濃度は、例えば、5×1019cm−3である。 Each of p-type amorphous films 111 and 11n is provided in contact with the surface opposite to the light incident side of p-type single crystal silicon substrate 101 and the end surface of p-type single crystal silicon substrate 101. Each of the p-type amorphous films 112 to 11n-1 is provided in contact with the surface of the p-type single crystal silicon substrate 101 opposite to the light incident side. In this case, the p-type amorphous films 111 to 11n are arranged at a desired interval in the in-plane direction of the p-type single crystal silicon substrate 101. Each of the p-type amorphous films 111 to 11n is made of, for example, p-type a-Si, and has a film thickness of, for example, 10 nm. The B concentration in each of the p-type amorphous films 111 to 11n is, for example, 5 × 10 19 cm −3 .

i型非晶質膜121〜12n−1は、p型単結晶シリコン基板101の面内方向においてそれぞれp型非晶質膜111〜11n−1に隣接するとともにp型単結晶シリコン基板101の光入射側と反対側の面に接して設けられる。そして、i型非晶質膜121〜12n−1の各々は、i型a−Siからなり、膜厚は、例えば、10nmである。   The i-type amorphous films 121 to 12n-1 are adjacent to the p-type amorphous films 111 to 11n-1 in the in-plane direction of the p-type single crystal silicon substrate 101, respectively. It is provided in contact with the surface opposite to the incident side. Each of the i-type amorphous films 121 to 12n-1 is made of i-type a-Si and has a film thickness of, for example, 10 nm.

n型非晶質膜131〜13n−1は、それぞれ、i型非晶質膜121〜12n−1に接してi型非晶質膜121〜12n−1上に形成される。そして、n型非晶質膜131〜13n−1の各々は、n型a−Siからなり、膜厚は、10nmである。また、n型非晶質膜131〜13n−1の各々におけるP濃度は、例えば、5×1019cm−3である。 The n-type amorphous films 131 to 13n-1 are formed on the i-type amorphous films 121 to 12n-1 in contact with the i-type amorphous films 121 to 12n-1, respectively. Each of the n-type amorphous films 131 to 13n-1 is made of n-type a-Si and has a thickness of 10 nm. Further, the P concentration in each of the n-type amorphous films 131 to 13n−1 is, for example, 5 × 10 19 cm −3 .

電極141〜14nは、それぞれ、p型非晶質膜111〜11nに接してp型非晶質膜111〜11n上に形成される。電極151〜15n−1は、それぞれ、n型非晶質膜131〜13n−1に接してn型非晶質膜131〜13n−1上に形成される。そして、電極141〜14n,151〜15n−1の各々は、例えば、Agからなる。   The electrodes 141 to 14n are formed on the p-type amorphous films 111 to 11n in contact with the p-type amorphous films 111 to 11n, respectively. The electrodes 151 to 15n-1 are formed on the n-type amorphous films 131 to 13n-1 in contact with the n-type amorphous films 131 to 13n-1, respectively. Each of the electrodes 141 to 14n and 151 to 15n-1 is made of Ag, for example.

p型非晶質膜111〜11n、i型非晶質膜121〜12n−1およびn型非晶質膜131〜13n−1は、図5の紙面に垂直な方向において同じ長さを有する。また、n型非晶質膜131〜13n−1は、p型単結晶シリコン基板101の面内方向において、それぞれ、i型非晶質膜121〜12n−1の幅と同じ幅を有する。そして、n型非晶質膜131〜13n−1の全体の面積がp型単結晶シリコン基板101の面積に占める割合である面積占有率は、60〜93%であり、p型非晶質膜111〜11nの全体の面積がp型単結晶シリコン基板101の面積に占める割合である面積占有率は、5〜20%である。   The p-type amorphous films 111 to 11n, the i-type amorphous films 121 to 12n-1 and the n-type amorphous films 131 to 13n-1 have the same length in the direction perpendicular to the paper surface of FIG. The n-type amorphous films 131 to 13n-1 have the same width as that of the i-type amorphous films 121 to 12n-1 in the in-plane direction of the p-type single crystal silicon substrate 101, respectively. The area occupation ratio, which is the ratio of the entire area of the n-type amorphous films 131 to 13n-1 to the area of the p-type single crystal silicon substrate 101, is 60 to 93%. The area occupation ratio, which is the ratio of the entire area of 111 to 11n to the area of the p-type single crystal silicon substrate 101, is 5 to 20%.

このように、n型非晶質膜131〜13n−1の面積占有率をp型非晶質膜111〜11nの面積占有率よりも大きくするのは、p型単結晶シリコン基板101中で光励起された電子および正孔がpin接合(n型非晶質膜131〜13n−1/i型非晶質膜121〜12n−1/p型単結晶シリコン基板101)によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。   As described above, the area occupation ratio of the n-type amorphous films 131 to 13n-1 is made larger than the area occupation ratio of the p-type amorphous films 111 to 11n by photoexcitation in the p-type single crystal silicon substrate 101. Electrons and holes are easily separated by pin junctions (n-type amorphous films 131 to 13n-1 / i-type amorphous films 121 to 12n-1 / p-type single crystal silicon substrate 101) and photoexcited. This is to increase the contribution ratio of electrons and holes to power generation.

酸化膜6は、上述した材料からなり、p型単結晶シリコン基板101の光入射側の表面に接してp型単結晶シリコン基板101上に形成される。そして、酸化膜6の膜厚は、上述したとおりである。   The oxide film 6 is made of the above-described material and is formed on the p-type single crystal silicon substrate 101 in contact with the light incident side surface of the p-type single crystal silicon substrate 101. The film thickness of the oxide film 6 is as described above.

反射防止膜7は、上述した材料からなり、酸化膜6に接して酸化膜6上に形成される。そして、反射防止膜7の膜厚は、上述したとおりである。   The antireflection film 7 is made of the above-described material, and is formed on the oxide film 6 in contact with the oxide film 6. The film thickness of the antireflection film 7 is as described above.

光電変換素子200は、図2から図4に示す工程(a)〜工程(l)と同じ工程に従って製造される。   The photoelectric conversion element 200 is manufactured according to the same steps as the steps (a) to (l) shown in FIGS.

この場合、工程(d)において、p型非晶質膜111〜11n用のp型非晶質膜(=p型a−Si)が表1に示すガス流量および上述した反応圧力等を用いてプラズマCVD法によってp型単結晶シリコン基板101の表面および端面に接して形成される。そして、工程(e),(f)において、p型非晶質膜111,11nがp型単結晶シリコン基板101の表面および端面に接して形成され、p型非晶質膜112〜11n−1がp型単結晶シリコン基板101の表面に接して形成される。   In this case, in the step (d), the p-type amorphous films (= p-type a-Si) for the p-type amorphous films 111 to 11n use the gas flow rate shown in Table 1, the reaction pressure described above, and the like. It is formed in contact with the surface and end face of p-type single crystal silicon substrate 101 by plasma CVD. Then, in steps (e) and (f), the p-type amorphous films 111 and 11n are formed in contact with the surface and the end face of the p-type single crystal silicon substrate 101, and the p-type amorphous films 112 to 11n−1. Is formed in contact with the surface of the p-type single crystal silicon substrate 101.

また、工程(g),(h)において、i型非晶質膜121〜12n−1(=i型a−Si)が表1に示すガス流量を用いてプラズマCVD法によってp型単結晶シリコン基板101の表面に接して形成され、工程(i)において、n型非晶質膜131〜13n−1(=n型a−Si)が表1に示すガス流量を用いてプラズマCVD法によってそれぞれi型非晶質膜121〜12n−1に接して形成される。   In steps (g) and (h), the i-type amorphous films 121 to 12n-1 (= i-type a-Si) are p-type single crystal silicon by plasma CVD using the gas flow rate shown in Table 1. In the step (i), the n-type amorphous films 131 to 13n-1 (= n-type a-Si) are formed by plasma CVD using the gas flow rates shown in Table 1, respectively. It is formed in contact with i-type amorphous films 121 to 12n-1.

更に、工程(k),(l)において、電極141〜14nおよび電極151〜15n−1がそれぞれp型非晶質膜111〜11nおよびn型非晶質膜131〜13n−1に接して形成される。   Further, in steps (k) and (l), the electrodes 141 to 14n and the electrodes 151 to 15n-1 are formed in contact with the p-type amorphous films 111 to 11n and the n-type amorphous films 131 to 13n-1, respectively. Is done.

太陽光が反射防止膜7側から光電変換素子200に照射されると、反射防止膜7は、太陽光の反射を低減して太陽光をp型単結晶シリコン基板101中へ導く。そして、p型単結晶シリコン基板101中で電子および正孔が光励起される。   When sunlight is applied to the photoelectric conversion element 200 from the antireflection film 7 side, the antireflection film 7 reduces the reflection of sunlight and guides the sunlight into the p-type single crystal silicon substrate 101. Then, electrons and holes are photoexcited in the p-type single crystal silicon substrate 101.

光励起された電子および正孔は、p型単結晶シリコン基板101と酸化膜6との界面に到達してもp型単結晶シリコン基板101と酸化膜6との界面において再結合し難く、p型非晶質膜111〜11nおよびi型非晶質膜121〜12n−1側へ拡散する。このように、酸化膜6は、光励起された電子および正孔がp型単結晶シリコン基板101の光入射側の表面で再結合するのを抑制する。   The photoexcited electrons and holes are difficult to recombine at the interface between the p-type single crystal silicon substrate 101 and the oxide film 6 even when they reach the interface between the p-type single crystal silicon substrate 101 and the oxide film 6, and are thus p-type. It diffuses toward the amorphous films 111 to 11n and the i-type amorphous films 121 to 12n-1. Thus, the oxide film 6 suppresses recombination of photoexcited electrons and holes on the light incident side surface of the p-type single crystal silicon substrate 101.

そして、光励起された電子および正孔は、p型非晶質膜111〜11nおよびi型非晶質膜121〜12n−1側へ拡散し、p型単結晶シリコン基板101/i型非晶質膜121〜12n−1/p型非晶質膜131〜13n−1による内部電界によって分離され、電子は、i型非晶質膜121〜12n−1およびn型非晶質膜131〜13n−1を介して電極151〜15n−1へ到達し、正孔は、p型非晶質膜111〜11nを介して電極141〜14nへ到達する。   Then, the photoexcited electrons and holes are diffused toward the p-type amorphous films 111 to 11n and the i-type amorphous films 121 to 12n-1 to form the p-type single crystal silicon substrate 101 / i-type amorphous. Films 121 to 12n-1 / p-type amorphous films 131 to 13n-1 are separated by an internal electric field, and electrons are separated from i-type amorphous films 121 to 12n-1 and n-type amorphous films 131 to 13n- 1 reaches the electrodes 151 to 15n−1, and the holes reach the electrodes 141 to 14n via the p-type amorphous films 111 to 11n.

電極141〜14nへ到達した電子は、電極141〜14nと電極151〜15n−1との間に接続された負荷を介して電極151〜15n−1へ到達し、正孔と再結合する。   The electrons that have reached the electrodes 141 to 14n reach the electrodes 151 to 15n-1 via a load connected between the electrodes 141 to 14n and the electrodes 151 to 15n-1, and recombine with the holes.

このように、光電変換素子200は、p型単結晶シリコン基板101中で光励起された電子および正孔をp型単結晶シリコン基板101の裏面(=酸化膜6および反射防止膜7が形成されたp型単結晶シリコン基板101の表面と反対側の面)から取り出すバックコンタクト型の光電変換素子である。   Thus, in the photoelectric conversion element 200, electrons and holes photoexcited in the p-type single crystal silicon substrate 101 are converted into the back surface of the p-type single crystal silicon substrate 101 (= the oxide film 6 and the antireflection film 7 are formed). This is a back contact photoelectric conversion element that is taken out from the surface opposite to the surface of the p-type single crystal silicon substrate 101.

光電変換素子200においては、p型単結晶シリコン基板101の端面は、p型非晶質膜111,11n(=p型a−Si)によって覆われ、p型単結晶シリコン基板101の裏面(酸化膜6が形成された表面と反対側の表面)は、p型非晶質膜111〜11n(=p型a−Si)およびi型非晶質膜121〜12n−1(=i型a−Si)によって覆われる。   In the photoelectric conversion element 200, the end surface of the p-type single crystal silicon substrate 101 is covered with the p-type amorphous films 111 and 11n (= p-type a-Si), and the back surface of the p-type single crystal silicon substrate 101 (oxidation). The surface opposite to the surface on which the film 6 is formed is a p-type amorphous film 111 to 11n (= p-type a-Si) and an i-type amorphous film 121 to 12n-1 (= i-type a- Covered with Si).

その結果、p型単結晶シリコン基板101中で光励起された電子は、i型非晶質膜121〜12n−1(=i型a−Si)によるp型単結晶シリコン基板101のパッシベーション効果によってp型単結晶シリコン基板101とi型非晶質膜121〜12n−1との界面において再結合し難くなり、i型非晶質膜121〜12n−1およびn型非晶質膜131〜13n−1を介して電極151〜15n−1へ到達し易くなる。   As a result, the electrons photoexcited in the p-type single crystal silicon substrate 101 are converted into p by the passivation effect of the p-type single crystal silicon substrate 101 by the i-type amorphous films 121 to 12n-1 (= i-type a-Si). Recombination becomes difficult at the interface between the p-type single crystal silicon substrate 101 and the i-type amorphous films 121 to 12n-1, and the i-type amorphous films 121 to 12n-1 and the n-type amorphous films 131 to 13n- 1 to reach the electrodes 151 to 15n-1.

また、p型単結晶シリコン基板101中で光励起された正孔は、p型非晶質膜111〜11n(=p型a−Si)によるp型単結晶シリコン基板101のパッシベーション効果によってp型単結晶シリコン基板101の端面および表面において再結合し難くなり、p型非晶質膜111〜11nを介して電極141〜14nへ到達し易くなる。特に、p型単結晶シリコン基板101とp型非晶質膜111〜11nとの間には、i型非晶質膜が挿入されていないので、光励起された正孔に対する直列抵抗が低くなり、光励起された正孔は、i型非晶質膜がp型単結晶シリコン基板101とp型非晶質膜111〜11nとの間に挿入されている場合に比べ、p型非晶質膜111〜11nを介して電極141〜14nへ到達し易くなる。   Further, the holes photoexcited in the p-type single crystal silicon substrate 101 are converted into p-type single crystals by the passivation effect of the p-type single crystal silicon substrate 101 by the p-type amorphous films 111 to 11n (= p-type a-Si). It becomes difficult to recombine at the end face and the surface of the crystalline silicon substrate 101, and it is easy to reach the electrodes 141 to 14n via the p-type amorphous films 111 to 11n. In particular, since no i-type amorphous film is inserted between the p-type single crystal silicon substrate 101 and the p-type amorphous films 111 to 11n, the series resistance to photoexcited holes is reduced, The photoexcited holes are generated in the p-type amorphous film 111 as compared with the case where the i-type amorphous film is inserted between the p-type single crystal silicon substrate 101 and the p-type amorphous films 111 to 11n. It becomes easy to reach the electrodes 141 to 14n through ˜11n.

従って、短絡光電流Iscおよび曲線因子FFが向上し、光電変換素子200の変換効率を向上できる。   Therefore, the short circuit photocurrent Isc and the fill factor FF are improved, and the conversion efficiency of the photoelectric conversion element 200 can be improved.

また、光電変換素子200においては、p型非晶質膜111,11nがp型単結晶シリコン基板101の面内方向における両端部に配置されている。そして、p型非晶質膜111,11nの導電型は、p型単結晶シリコン基板101の導電型と同じである。また、p型非晶質膜111,11n(=p型a−Si)の光学バンドギャップは、約1.7eVであり、p型単結晶シリコン基板101の光学バンドギャップは、約1.1eVである。更に、p型非晶質膜111,11n(=p型a−Si)の活性化エネルギーは、約0.3eVであり、p型単結晶シリコン基板101の活性化エネルギーは、0.14〜0.19eVである。従って、p型単結晶シリコン基板101とp型非晶質膜111,11nとの接合は、ヘテロ接合を構成し、p型非晶質膜111,11nの伝導帯端は、p型単結晶シリコン基板101の伝導帯端よりもエネルギー的に高く、p型非晶質膜111,11nの価電子帯端は、p型単結晶シリコン基板101の価電子帯端よりもエネルギー的に低い。   In the photoelectric conversion element 200, the p-type amorphous films 111 and 11n are disposed at both ends in the in-plane direction of the p-type single crystal silicon substrate 101. The conductivity type of the p-type amorphous films 111 and 11n is the same as that of the p-type single crystal silicon substrate 101. The optical band gap of the p-type amorphous films 111 and 11n (= p-type a-Si) is about 1.7 eV, and the optical band gap of the p-type single crystal silicon substrate 101 is about 1.1 eV. is there. Further, the activation energy of the p-type amorphous films 111 and 11n (= p-type a-Si) is about 0.3 eV, and the activation energy of the p-type single crystal silicon substrate 101 is 0.14 to 0. 19 eV. Therefore, the junction between the p-type single crystal silicon substrate 101 and the p-type amorphous films 111 and 11n constitutes a heterojunction, and the conduction band edges of the p-type amorphous films 111 and 11n are p-type single crystal silicon. The valence band edge of the p-type amorphous films 111 and 11n is lower in energy than the valence band edge of the p-type single crystal silicon substrate 101.

その結果、電子に対する電界がp型単結晶シリコン基板101/p型非晶質膜111,11n界面に存在し、光励起された電子(少数キャリア)は、p型単結晶シリコン基板101/p型非晶質膜111,11n界面近くへ拡散してもp型単結晶シリコン基板101/p型非晶質膜111,11n界面に存在する電界によってp型単結晶シリコン基板101の面内方向における内周部側へ移動され、n型非晶質膜131〜13n−1へ到達し易くなる。   As a result, an electric field for electrons exists at the interface between the p-type single crystal silicon substrate 101 / p-type amorphous films 111 and 11n, and photoexcited electrons (minority carriers) are converted into p-type single crystal silicon substrate 101 / p-type non-crystal. The inner circumference in the in-plane direction of the p-type single crystal silicon substrate 101 due to the electric field existing at the interface between the p-type single crystal silicon substrate 101 / p-type amorphous film 111 and 11n even if it diffuses near the crystalline film 111, 11n interface. It becomes easy to reach the n-type amorphous films 131 to 13n−1.

即ち、p型非晶質膜111,11nをp型単結晶シリコン基板101の面内方向における両端部に配置することによって、光電変換素子200における少数キャリアである電子がn型非晶質膜131〜13n−1へ到達し易くなり、光電変換素子200の変換効率を向上できる。   That is, by disposing the p-type amorphous films 111 and 11n at both ends in the in-plane direction of the p-type single crystal silicon substrate 101, electrons which are minority carriers in the photoelectric conversion element 200 are converted into the n-type amorphous film 131. It becomes easy to reach ˜13n−1, and the conversion efficiency of the photoelectric conversion element 200 can be improved.

従って、光電変換素子200においても、p型単結晶シリコン基板101と同じ導電型であるp型非晶質膜111,11nをp型単結晶シリコン基板101の両端部に配置することを特徴とする。   Therefore, also in the photoelectric conversion element 200, the p-type amorphous films 111 and 11n having the same conductivity type as the p-type single crystal silicon substrate 101 are arranged at both ends of the p-type single crystal silicon substrate 101. .

なお、光電変換素子100においては、n型単結晶シリコン基板1の光入射側の表面(=酸化膜6が形成された表面)がテクスチャ構造になっていてもよい。この場合、図2の工程(a)において、n型単結晶シリコン基板1をエタノール等で超音波洗浄した後、n型単結晶シリコン基板1の表面をアルカリを用いて化学的に異方性エッチングし、n型単結晶シリコン基板1の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、n型単結晶シリコン基板1の表面を水素で終端する。   In the photoelectric conversion element 100, the surface on the light incident side of the n-type single crystal silicon substrate 1 (= the surface on which the oxide film 6 is formed) may have a texture structure. In this case, in the step (a) of FIG. 2, after the n-type single crystal silicon substrate 1 is ultrasonically cleaned with ethanol or the like, the surface of the n-type single crystal silicon substrate 1 is chemically anisotropically etched using alkali. Then, the surface of the n-type single crystal silicon substrate 1 is textured. Thereafter, as described above, the natural oxide film is removed using hydrofluoric acid, and the surface of the n-type single crystal silicon substrate 1 is terminated with hydrogen.

光電変換素子200において、p型単結晶シリコン基板101の光入射側の表面(=酸化膜6が形成された表面)がテクスチャ構造になっている場合も同様である。   The same applies to the photoelectric conversion element 200 in which the surface on the light incident side of the p-type single crystal silicon substrate 101 (= the surface on which the oxide film 6 is formed) has a texture structure.

また、光電変換素子100においては、n型非晶質膜11〜1nは、n型a−Siからなると説明したが、この発明の実施の形態においては、これに限らず、n型非晶質膜11〜1nは、n型アモルファスシリコンカーバイド(n型a−SiC)、n型アモルファスシリコンオキサイド(n型a−SiO)、n型アモルファスシリコンナイトライド(n型a−SiN)、n型アモルファスシリコンスズ(n型a−SiSn)、n型アモルファスシリコンゲルマニウム(n型a−SiGe)およびn型アモルファスゲルマニウム(n型a−Ge)のいずれかからなっていてもよい。   Further, in the photoelectric conversion element 100, the n-type amorphous films 11 to 1n have been described as being made of n-type a-Si. However, the embodiment of the present invention is not limited to this, and the n-type amorphous film is not limited thereto. The films 11 to 1n are n-type amorphous silicon carbide (n-type a-SiC), n-type amorphous silicon oxide (n-type a-SiO), n-type amorphous silicon nitride (n-type a-SiN), n-type amorphous silicon. It may consist of any of tin (n-type a-SiSn), n-type amorphous silicon germanium (n-type a-SiGe), and n-type amorphous germanium (n-type a-Ge).

更に、光電変換素子100においては、i型非晶質膜21〜2n−1は、i型a−Siからなると説明したが、この発明の実施の形態においては、これに限らず、i型非晶質膜21〜2n−1は、i型a−SiC、i型a−SiO、i型a−SiN、i型a−SiSnおよびi型a−SiGeのいずれかからなっていてもよい。   Furthermore, in the photoelectric conversion element 100, the i-type amorphous films 21 to 2n-1 have been described as being made of i-type a-Si. However, in the embodiment of the present invention, the i-type non-film is not limited thereto. The crystalline films 21 to 2n-1 may be made of any of i-type a-SiC, i-type a-SiO, i-type a-SiN, i-type a-SiSn, and i-type a-SiGe.

更に、光電変換素子100においては、p型非晶質膜31〜3n−1は、p型a−Siからなると説明したが、この発明の実施の形態においては、これに限らず、p型非晶質膜31〜3n−1は、p型a−SiC、p型a−SiO、p型a−SiN、p型a−SiSn、p型a−SiGeおよびp型a−Geのいずれかからなっていてもよい。   Furthermore, in the photoelectric conversion element 100, it has been described that the p-type amorphous films 31 to 3n-1 are made of p-type a-Si. The crystalline films 31 to 3n-1 are made of any one of p-type a-SiC, p-type a-SiO, p-type a-SiN, p-type a-SiSn, p-type a-SiGe, and p-type a-Ge. It may be.

即ち、光電変換素子100においては、n型非晶質膜11〜1n、i型非晶質膜21〜2n−1およびp型非晶質膜31〜3n−1は、それぞれ、表2に示す材料のいずれかからなっていてもよい。   That is, in the photoelectric conversion element 100, the n-type amorphous films 11 to 1n, the i-type amorphous films 21 to 2n-1 and the p-type amorphous films 31 to 3n-1 are shown in Table 2, respectively. It may consist of any of the materials.

Figure 0005956742
Figure 0005956742

この場合、n型a−SiCは、SiHガス、メタン(CH)ガス、PHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a−SiOは、SiHガス、酸素(O)ガス、PHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a−SiNは、SiHガス、アンモニア(NH)ガス、PHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a−SiSnは、SiHガス、四塩化スズ(SnCl)ガス、PHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a−SiGeは、SiHガス、ゲルマン(GeH)ガス、PHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a−Geは、GeHガス、PHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。 In this case, n-type a-SiC is formed by the above-described plasma CVD method using SiH 4 gas, methane (CH 4 ) gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiO is formed by the above-described plasma CVD method using SiH 4 gas, oxygen (O 2 ) gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiN is formed by the above-described plasma CVD method using SiH 4 gas, ammonia (NH 3 ) gas, PH 3 gas, and H 2 gas as material gases. n-type a-SiSn is formed by the above-described plasma CVD method using SiH 4 gas, tin tetrachloride (SnCl 4 ) gas, PH 3 gas, and H 2 gas as material gases. The n-type a-SiGe is formed by the above-described plasma CVD method using SiH 4 gas, germane (GeH 4 ) gas, PH 3 gas, and H 2 gas as material gases. The n-type a-Ge is formed by the above-described plasma CVD method using GeH 4 gas, PH 3 gas, and H 2 gas as material gases.

また、i型a−SiCは、SiHガス、CHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a−SiOは、SiHガス、OガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a−SiNは、SiHガス、NHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a−SiSnは、SiHガス、SnClガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a−SiGeは、SiHガス、GeHガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。 Further, i-type a-SiC is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, and H 2 gas as material gases. i-type a-SiO is formed by the above-described plasma CVD method using SiH 4 gas, O 2 gas, and H 2 gas as material gases. i-type a-SiN is formed by the above-described plasma CVD method using SiH 4 gas, NH 3 gas, and H 2 gas as material gases. i-type a-SiSn is formed by the above-described plasma CVD method using SiH 4 gas, SnCl 4 gas, and H 2 gas as material gases. i-type a-SiGe is formed by the above-described plasma CVD method using SiH 4 gas, GeH 4 gas, and H 2 gas as material gases.

なお、i型非晶質膜21〜2n−1としては、i型a−Geも想定されるが、i型a−Geは、n型単結晶シリコン基板1よりも光学バンドギャップが小さいので、i型a−Geをi型非晶質膜21〜2n−1として用いた場合、開放電圧Vocの向上が困難である。光電変換素子100においては、i型非晶質膜21〜2n−1の光学バンドギャップが開放電圧Vocを支配的に決定するからである。   Note that i-type a-Ge is also assumed as the i-type amorphous films 21 to 2n-1, but i-type a-Ge has an optical band gap smaller than that of the n-type single crystal silicon substrate 1, When i-type a-Ge is used as the i-type amorphous films 21 to 2n-1, it is difficult to improve the open circuit voltage Voc. This is because in the photoelectric conversion element 100, the optical band gap of the i-type amorphous films 21 to 2n-1 dominantly determines the open circuit voltage Voc.

そこで、この発明の実施の形態においては、n型単結晶シリコン基板1の光学バンドギャップよりも大きいi型a−SiC,i型a−SiO,i型a−SiN,i型a−Si,i型a−SiSn,i型a−SiGeをi型非晶質膜21〜2n−1として用いることにした。   Therefore, in the embodiment of the present invention, i-type a-SiC, i-type a-SiN, i-type a-SiN, i-type a-Si, i, which are larger than the optical band gap of the n-type single crystal silicon substrate 1. The type a-SiSn and i-type a-SiGe were used as the i-type amorphous films 21 to 2n-1.

更に、p型a−SiCは、SiHガス、CHガス、BガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a−SiOは、SiHガス、Oガス、BガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a−SiNは、SiHガス、NHガス、BガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a−SiSnは、SiHガス、SnClガス、BおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a−SiGeは、SiHガス、GeHガス、BガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a−Geは、GeHガス、BガスおよびHガスを材料ガスとして、上述したプラズマCVD法によって形成される。 Further, p-type a-SiC is formed by the above-described plasma CVD method using SiH 4 gas, CH 4 gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-SiO is formed by the above-described plasma CVD method using SiH 4 gas, O 2 gas, B 2 H 6 gas, and H 2 gas as material gases. The p-type a-SiN is formed by the above-described plasma CVD method using SiH 4 gas, NH 3 gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-SiSn is formed by the above-described plasma CVD method using SiH 4 gas, SnCl 4 gas, B 2 H 6 and H 2 gas as material gases. The p-type a-SiGe is formed by the above-described plasma CVD method using SiH 4 gas, GeH 4 gas, B 2 H 6 gas and H 2 gas as material gases. The p-type a-Ge is formed by the above-described plasma CVD method using GeH 4 gas, B 2 H 6 gas, and H 2 gas as material gases.

更に、光電変換素子200においては、p型非晶質膜111〜11nは、p型a−Si以外に、p型a−SiC,p型a−SiO,p型a−SiN,p型a−SiSn,p型a−SiGe,p型a−Geのいずれかからなっていてもよく、i型非晶質膜121〜12n−1は、i型a−Si以外に、i型a−SiC,i型a−SiO,i型a−SiN,p型a−SiSn,i型a−SiGeのいずれかからなっていてもよく、n型非晶質膜131〜13n−1は、n型a−Si以外に、n型a−SiC,n型a−SiO,n型a−SiN,n型a−SiSn,n型a−SiGe,n型a−Geのいずれかからなっていてもよい。   Further, in the photoelectric conversion element 200, the p-type amorphous films 111 to 11n include p-type a-SiC, p-type a-SiO, p-type a-SiN, and p-type a- in addition to p-type a-Si. SiSn, p-type a-SiGe, or p-type a-Ge may be used, and the i-type amorphous films 121 to 12n-1 may include i-type a-SiC, It may be made of any one of i-type a-SiO, i-type a-SiN, p-type a-SiSn, and i-type a-SiGe. The n-type amorphous films 131 to 13n-1 are n-type a- In addition to Si, n-type a-SiC, n-type a-SiO, n-type a-SiN, n-type a-SiSn, n-type a-SiGe, and n-type a-Ge may be used.

即ち、p型非晶質膜111〜11n、i型非晶質膜121〜12n−1およびn型非晶質膜131〜13n−1は、それぞれ、表3に示す材料のいずれかからなっていればよい。   That is, the p-type amorphous films 111 to 11n, the i-type amorphous films 121 to 12n-1 and the n-type amorphous films 131 to 13n-1 are each made of any of the materials shown in Table 3. Just do it.

Figure 0005956742
Figure 0005956742

そして、p型a−SiC等を形成するときの材料ガスは、上述したとおりである。また、i型非晶質膜121〜12n−1としてのi型a−Geが除外されている理由も、上述したとおりである。   And the material gas when forming p-type a-SiC etc. is as having mentioned above. The reason why i-type a-Ge as the i-type amorphous films 121 to 12n-1 is excluded is also as described above.

更に、光電変換素子100においては、i型非晶質膜21〜2n−1を削除し、p型非晶質膜31〜3n−1をn型単結晶シリコン基板1に接して形成してもよい。   Further, in the photoelectric conversion element 100, the i-type amorphous films 21 to 2n-1 may be deleted and the p-type amorphous films 31 to 3n-1 may be formed in contact with the n-type single crystal silicon substrate 1. Good.

その結果、n型単結晶シリコン基板1中で光励起された正孔に対する直列抵抗が低下し、光励起された正孔がp型非晶質膜31〜3n−1を介して電極51〜5n−1に到達し易くなる。従って、曲線因子FFが向上し、光電変換素子100の変換効率を更に向上できる。   As a result, the series resistance to the photoexcited holes in the n-type single crystal silicon substrate 1 is reduced, and the photoexcited holes pass through the p-type amorphous films 31 to 3n-1 to the electrodes 51 to 5n-1. It becomes easy to reach. Therefore, the fill factor FF is improved and the conversion efficiency of the photoelectric conversion element 100 can be further improved.

従って、光電変換素子100は、n型単結晶シリコン基板1と、n型非晶質膜11〜1nと、p型非晶質膜31〜3n−1とを少なくとも備えていればよい。   Accordingly, the photoelectric conversion element 100 only needs to include at least the n-type single crystal silicon substrate 1, the n-type amorphous films 11 to 1n, and the p-type amorphous films 31 to 3n-1.

更に、光電変換素子200においては、i型非晶質膜121〜12n−1を削除し、n型非晶質膜131〜13n−1をp型単結晶シリコン基板101に接して形成してもよい。   Further, in the photoelectric conversion element 200, the i-type amorphous films 121 to 12n-1 may be deleted and the n-type amorphous films 131 to 13n-1 may be formed in contact with the p-type single crystal silicon substrate 101. Good.

その結果、p型単結晶シリコン基板101中で光励起された電子に対する直列抵抗が低下し、光励起された電子がn型非晶質膜131〜13n−1を介して電極151〜15n−1に到達し易くなる。従って、曲線因子FFが向上し、光電変換素子200の変換効率を更に向上できる。   As a result, the series resistance to the photoexcited electrons in the p-type single crystal silicon substrate 101 decreases, and the photoexcited electrons reach the electrodes 151 to 15n-1 via the n-type amorphous films 131 to 13n-1. It becomes easy to do. Therefore, the fill factor FF is improved, and the conversion efficiency of the photoelectric conversion element 200 can be further improved.

従って、光電変換素子200は、p型単結晶シリコン基板101と、p型非晶質膜111〜11nと、n型非晶質膜131〜13n−1とを少なくとも備えていればよい。   Therefore, the photoelectric conversion element 200 may include at least the p-type single crystal silicon substrate 101, the p-type amorphous films 111 to 11n, and the n-type amorphous films 131 to 13n-1.

光電変換素子100がn型単結晶シリコン基板1とn型非晶質膜11〜1nと、p型非晶質膜31〜3n−1とを少なくとも備えていればよく、光電変換素子200がp型単結晶シリコン基板101とp型非晶質膜111〜11nとn型非晶質膜131〜13n−1とを少なくとも備えていればよいので、この発明の実施の形態による光電変換素子は、第1の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の光入射側と反対側において単結晶シリコン基板の表面に接して設けられ、第1の導電型と反対の第2の導電型を有し、かつ、非晶質相からなる膜(p型非晶質膜31〜3n−1またはn型非晶質膜131〜13n−1)を少なくとも含む第1の非晶質膜と、単結晶シリコン基板の面内方向において第1の非晶質膜に隣接するとともに単結晶シリコン基板の光入射側と反対側の面と単結晶シリコン基板の端面とに接して設けられ、第1の導電型を有し、かつ、非晶質相からなる第2の非晶質膜(n型非晶質膜11〜1nまたはp型非晶質膜111〜11n)とを備えていればよい。ここで、第1の非晶質膜は、単結晶シリコン基板がn型単結晶シリコン基板1である場合、i型非晶質膜21〜2n−1/p型非晶質膜31〜3n−1またはp型非晶質膜31〜3n−1からなり、単結晶シリコン基板がp型単結晶シリコン基板101である場合、i型非晶質膜121〜12n−1/n型非晶質膜131〜13n−1またはn型非晶質膜131〜13n−1からなる。   The photoelectric conversion element 100 only needs to include at least the n-type single crystal silicon substrate 1, the n-type amorphous films 11 to 1n, and the p-type amorphous films 31 to 3n-1, and the photoelectric conversion element 200 is p. The photoelectric conversion element according to the embodiment of the present invention has only to include at least a single-type single crystal silicon substrate 101, p-type amorphous films 111 to 11n, and n-type amorphous films 131 to 13n-1. A single crystal silicon substrate having a first conductivity type, and a second conductivity type provided in contact with the surface of the single crystal silicon substrate on the side opposite to the light incident side of the single crystal silicon substrate and opposite to the first conductivity type And a first amorphous film including at least a film made of an amorphous phase (p-type amorphous films 31 to 3n-1 or n-type amorphous films 131 to 13n-1), Adjacent to the first amorphous film in the in-plane direction of the single crystal silicon substrate And a second amorphous material provided in contact with the surface opposite to the light incident side of the single crystal silicon substrate and the end surface of the single crystal silicon substrate, having the first conductivity type, and comprising an amorphous phase. It is only necessary to include a material film (n-type amorphous films 11 to 1n or p-type amorphous films 111 to 11n). Here, when the single crystal silicon substrate is the n-type single crystal silicon substrate 1, the first amorphous film is an i-type amorphous film 21-2n-1 / p-type amorphous film 31-3n- 1 or p-type amorphous films 31 to 3n-1 and the single crystal silicon substrate is a p-type single crystal silicon substrate 101, i-type amorphous films 121 to 12n-1 / n-type amorphous film 131 to 13n-1 or n-type amorphous films 131 to 13n-1.

光電変換素子が単結晶シリコン基板と第1の非晶質膜と第2の非晶質膜とを備えていれば、上述した機構によって、光電変換素子における小数キャリアが第1の非晶質膜へ到達し易くなり、光電変換素子における多数キャリアが第2の非晶質膜へ到達し易くなり、光電変換素子の変換効率を向上できるからである。   If the photoelectric conversion element includes the single crystal silicon substrate, the first amorphous film, and the second amorphous film, the minority carriers in the photoelectric conversion element are converted into the first amorphous film by the above-described mechanism. This is because the majority carriers in the photoelectric conversion element easily reach the second amorphous film, and the conversion efficiency of the photoelectric conversion element can be improved.

なお、光電変換素子100においては、n型が第1の導電型であり、p型が第1の導電型と反対の第2の導電型である。また、光電変換素子200においては、p型が第1の導電型であり、n型が第1の導電型と反対の第2の導電型である。   In the photoelectric conversion element 100, the n-type is the first conductivity type and the p-type is the second conductivity type opposite to the first conductivity type. In the photoelectric conversion element 200, the p-type is the first conductivity type, and the n-type is the second conductivity type opposite to the first conductivity type.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、光電変換素子に適用される。   The present invention is applied to a photoelectric conversion element.

1,101 n型単結晶シリコン基板、6 酸化膜、7 反射防止膜、10,11〜1n,131〜13n−1 n型非晶質膜、21〜2n−1,40,121〜12n−1 i型非晶質膜、20,30,60 レジストパターン、31〜3n−1,50,111〜11n p型非晶質膜、41〜4n,51〜5n−1,141〜14n,151〜15n−1 電極、100,200 光電変換素子。   1,101 n-type single crystal silicon substrate, 6 oxide film, 7 antireflection film, 10, 11-1n, 131-13n-1 n-type amorphous film, 21-2n-1, 40, 121-12n-1 i-type amorphous film, 20, 30, 60 resist pattern, 31-3n-1, 50, 111-11n p-type amorphous film, 41-4n, 51-5n-1, 141-14n, 151-15n -1 electrode, 100, 200 photoelectric conversion element.

Claims (7)

第1の導電型を有する単結晶シリコン基板と、
前記単結晶シリコン基板の光入射側と反対側において前記単結晶シリコン基板の表面に接して設けられ、前記第1の導電型と反対の第2の導電型を有し、かつ、非晶質相からなる膜を少なくとも含み、一断面視において複数配列された第1の非晶質膜と、
前記一断面視で、前記単結晶シリコン基板の面内方向において前記第1の非晶質膜に隣接するとともに前記単結晶シリコン基板の光入射側と反対側の面と前記単結晶シリコン基板の端面とに接して設けられ、前記第1の導電型を有し、かつ、非晶質相からなる第2の非晶質膜とを備え
前記一断面視で、前記第1の非晶質膜と前記第2の非晶質膜とが交互にそれぞれ複数配置されており、前記単結晶シリコン基板の光入射側と反対側の面の両端部に前記第2の非晶質膜が配置されるとともに、前記両端部から前記単結晶シリコン基板の端面に連なるように前記第2の非晶質膜が配置されている、光電変換素子。
A single crystal silicon substrate having a first conductivity type;
A second conductivity type opposite to the first conductivity type, provided in contact with the surface of the single crystal silicon substrate on a side opposite to the light incident side of the single crystal silicon substrate, and having an amorphous phase film at least saw including a made of a first amorphous film having a plurality arranged in one cross section,
In the cross-sectional view, the surface adjacent to the first amorphous film in the in-plane direction of the single crystal silicon substrate and opposite to the light incident side of the single crystal silicon substrate, and the end surface of the single crystal silicon substrate And a second amorphous film having the first conductivity type and comprising an amorphous phase ,
In the cross-sectional view, a plurality of the first amorphous films and the second amorphous films are alternately arranged, and both ends of the surface opposite to the light incident side of the single crystal silicon substrate are arranged. The photoelectric conversion element , wherein the second amorphous film is disposed in a portion, and the second amorphous film is disposed so as to be continuous from the both end portions to the end face of the single crystal silicon substrate .
前記第1の非晶質膜は、前記単結晶シリコン基板の表面に接して設けられ、前記第2の導電型を有し、かつ、非晶質相からなる第3の非晶質膜のみからなる、請求項1に記載の光電変換素子。   The first amorphous film is provided in contact with the surface of the single crystal silicon substrate, has only the second conductivity type, and includes only a third amorphous film made of an amorphous phase. The photoelectric conversion element according to claim 1. 前記単結晶シリコン基板は、n型単結晶シリコンからなり、
前記第2の非晶質膜は、n型アモルファスシリコンからなり、
前記第3の非晶質膜は、p型アモルファスシリコンからなる、請求項2に記載の光電変換素子。
The single crystal silicon substrate is made of n-type single crystal silicon,
The second amorphous film is made of n-type amorphous silicon,
The photoelectric conversion element according to claim 2, wherein the third amorphous film is made of p-type amorphous silicon.
前記単結晶シリコン基板は、p型単結晶シリコンからなり、
前記第2の非晶質膜は、p型アモルファスシリコンからなり、
前記第3の非晶質膜は、n型アモルファスシリコンからなる、請求項2に記載の光電変換素子。
The single crystal silicon substrate is made of p-type single crystal silicon,
The second amorphous film is made of p-type amorphous silicon,
The photoelectric conversion element according to claim 2, wherein the third amorphous film is made of n-type amorphous silicon.
前記第1の非晶質膜は、
前記単結晶シリコン基板の表面に接して設けられ、ノンドープかつ非晶質相からなる第3の非晶質膜と、
前記第3の非晶質膜上に設けられ、前記第2の導電型を有し、かつ、非晶質相からなる第4の非晶質膜とを含む、請求項1に記載の光電変換素子。
The first amorphous film includes:
A third amorphous film that is provided in contact with the surface of the single crystal silicon substrate and is made of a non-doped amorphous phase;
2. The photoelectric conversion according to claim 1, further comprising: a fourth amorphous film provided on the third amorphous film and having the second conductivity type and having an amorphous phase. element.
前記単結晶シリコン基板は、n型単結晶シリコンからなり、
前記第2の非晶質膜は、n型アモルファスシリコンからなり、
前記第3の非晶質膜は、i型アモルファスシリコンからなり、
前記第4の非晶質膜は、p型アモルファスシリコンからなる、請求項5に記載の光電変換素子。
The single crystal silicon substrate is made of n-type single crystal silicon,
The second amorphous film is made of n-type amorphous silicon,
The third amorphous film is made of i-type amorphous silicon,
The photoelectric conversion element according to claim 5, wherein the fourth amorphous film is made of p-type amorphous silicon.
前記単結晶シリコン基板は、p型単結晶シリコンからなり、
前記第2の非晶質膜は、p型アモルファスシリコンからなり、
前記第3の非晶質膜は、i型アモルファスシリコンからなり、
前記第4の非晶質膜は、n型アモルファスシリコンからなる、請求項5に記載の光電変換素子。
The single crystal silicon substrate is made of p-type single crystal silicon,
The second amorphous film is made of p-type amorphous silicon,
The third amorphous film is made of i-type amorphous silicon,
The photoelectric conversion element according to claim 5, wherein the fourth amorphous film is made of n-type amorphous silicon.
JP2011248930A 2011-11-14 2011-11-14 Photoelectric conversion element Active JP5956742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011248930A JP5956742B2 (en) 2011-11-14 2011-11-14 Photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011248930A JP5956742B2 (en) 2011-11-14 2011-11-14 Photoelectric conversion element

Publications (3)

Publication Number Publication Date
JP2013105905A JP2013105905A (en) 2013-05-30
JP2013105905A5 JP2013105905A5 (en) 2015-07-09
JP5956742B2 true JP5956742B2 (en) 2016-07-27

Family

ID=48625241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248930A Active JP5956742B2 (en) 2011-11-14 2011-11-14 Photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP5956742B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123859A (en) * 2008-11-21 2010-06-03 Kyocera Corp Solar battery element and production process of solar battery element
JP5274277B2 (en) * 2009-01-27 2013-08-28 京セラ株式会社 Method for manufacturing solar cell element
JP5906393B2 (en) * 2010-02-26 2016-04-20 パナソニックIpマネジメント株式会社 Solar cell and method for manufacturing solar cell

Also Published As

Publication number Publication date
JP2013105905A (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US20130186464A1 (en) Buffer layer for improving the performance and stability of surface passivation of silicon solar cells
JP6404825B2 (en) Photoelectric conversion element
JP2013191656A (en) Photoelectric conversion element and manufacturing method thereof
JP6032911B2 (en) Photoelectric conversion element and manufacturing method thereof
JP2013115262A (en) Photoelectric conversion element
WO2015060013A1 (en) Photoelectric conversion element
JP7109833B2 (en) SEMI-LAYER FLEXIBLE SILICON-BASED THIN-FILM SOLAR CELL AND MANUFACTURING METHOD THEREOF
JP2013214672A (en) Photoelectric conversion element
JPH10125944A (en) Photosensor
JP2013125890A (en) Photoelectric conversion element and manufacturing method of the same
JP2013191657A (en) Photoelectric conversion element and manufacturing method thereof
JP5956742B2 (en) Photoelectric conversion element
JP6047494B2 (en) Thin film photoelectric conversion device and manufacturing method thereof
WO2014162979A1 (en) Photoelectric conversion device
WO2013168515A1 (en) Photovoltaic device and method for producing same
WO2018214023A1 (en) Back-contact heterojunction solar cell and emitter thereof, and preparation method for solar cell
JP2013125891A (en) Photoelectric conversion element and manufacturing method of the same
JP2009076742A (en) Photovoltaic element, and manufacturing method thereof
JP2013021239A (en) Photoelectric conversion element
JP2013115266A (en) Photoelectric conversion element and method for manufacturing the same
JP2013197158A (en) Photoelectric conversion element and manufacturing method thereof
JP2013125879A (en) Photoelectric conversion element and manufacturing method for photoelectric conversion element
JP5136066B2 (en) Photovoltaic element and manufacturing method thereof
JP2013021238A (en) Photoelectric conversion element and laminated photoelectric conversion element including the same
CN109801991B (en) Vertical laminated solar cell and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160617

R150 Certificate of patent or registration of utility model

Ref document number: 5956742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150