[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001139396A - シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 - Google Patents

シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法

Info

Publication number
JP2001139396A
JP2001139396A JP32224299A JP32224299A JP2001139396A JP 2001139396 A JP2001139396 A JP 2001139396A JP 32224299 A JP32224299 A JP 32224299A JP 32224299 A JP32224299 A JP 32224299A JP 2001139396 A JP2001139396 A JP 2001139396A
Authority
JP
Japan
Prior art keywords
crystal
region
wafer
silicon wafer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32224299A
Other languages
English (en)
Other versions
JP3787472B2 (ja
Inventor
Hiroshi Takeno
博 竹野
Hideki Shigeno
英樹 重野
Makoto Iida
誠 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP32224299A priority Critical patent/JP3787472B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2000/007808 priority patent/WO2001036718A1/ja
Priority to KR1020067025568A priority patent/KR100774607B1/ko
Priority to EP00971820A priority patent/EP1170404B1/en
Priority to US09/869,932 priority patent/US6544490B1/en
Priority to KR1020017008659A priority patent/KR100747726B1/ko
Priority to DE60044777T priority patent/DE60044777D1/de
Priority to TW089123883A priority patent/TWI222469B/zh
Publication of JP2001139396A publication Critical patent/JP2001139396A/ja
Application granted granted Critical
Publication of JP3787472B2 publication Critical patent/JP3787472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 結晶位置やデバイスプロセスに依存せずに安
定して酸素析出が得られるシリコンウエーハおよびその
製造方法を提供する。また、引上げ条件が未知で欠陥領
域が不明のシリコンウエーハの欠陥領域を評価する方法
を提供する。 【解決手段】 ＣＺ法により窒素をドープし或はドープ
なしで育成されたシリコン単結晶棒からスライスして得
られたシリコンウエーハであって、該シリコンウエーハ
の全面が、ＮＶ領域、ＯＳＦリング領域を含むＮＶ領
域、ＯＳＦリング領域のいずれかであり、かつ格子間酸
素濃度が１４ｐｐｍａ以下であるシリコンウエーハおよ
びその製造方法並びにシリコンウエーハの欠陥領域を評
価する方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デバイスプロセス
や結晶位置に依存せずに安定に酸素析出が得られるシリ
コンウエーハおよびその製造方法、ならびに、引上げ条
件が未知のシリコンウエーハの欠陥領域を評価する方法
に関する。
【０００２】
【従来の技術】近年、ＤＲＡＭ等の半導体回路の高集積
化に伴う素子の微細化に伴い、その基板となるチョクラ
ルスキー法（以下、ＣＺ法と略記することがある）で作
製されたシリコン単結晶に対する品質要求が高まってき
ている。特に、ＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローン
イン（Ｇｒｏｗｎ−ｉｎ）欠陥と呼ばれる欠陥が存在
し、これがデバイス特性を悪化させるのでその低減が重
要視されている。
【０００３】これらの欠陥を説明するに当たって、先
ず、シリコン単結晶に取り込まれるベイカンシイ（Ｖａ
ｃａｎｃｙ、以下Ｖと略記することがある）と呼ばれる
空孔型の点欠陥と、インタースティシアル−シリコン
（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ、以下Ｉと略記する
ことがある）と呼ばれる格子間型シリコン点欠陥のそれ
ぞれの取り込まれる濃度を決定する因子について、一般
的に知られていることを説明する。
【０００４】シリコン単結晶において、Ｖ−領域とは、
Ｖａｃａｎｃｙ、つまりシリコン原子の不足から発生す
る凹部、穴のようなものが多い領域であり、Ｉ−領域と
は、シリコン原子が余分に存在することにより発生する
転位や余分なシリコン原子の塊が多い領域のことであ
り、そしてＶ−領域とＩ−領域の間には、原子の不足や
余分が無い（少ない）ニュートラル領域（Ｎｅｕｔｒａ
ｌ領域、以下Ｎ−領域と略記することがある）が存在し
ていることになる。そして、前記グローンイン欠陥（Ｆ
ＰＤ、ＬＳＴＤ、ＣＯＰ等）というのは、あくまでもＶ
やＩが過飽和な状態の時に発生するものであり、多少の
原子の偏りがあっても、飽和以下であれば、欠陥として
は存在しないことが判ってきた。
【０００５】この両点欠陥の濃度は、ＣＺ法における結
晶の引上げ速度（成長速度）と結晶中の固液界面近傍の
温度勾配Ｇとの関係から決まることが知られている。ま
た、Ｖ−領域とＩ−領域との間のＮ−領域には、ＯＳＦ
（酸化誘起積層欠陥、Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｓ
ｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と呼ばれるリン
グ状に発生する欠陥の存在が確認されている。
【０００６】これら結晶成長起因の欠陥を分類すると、
例えば成長速度が０．６ｍｍ／ｍｉｎ前後以上と比較的
高速の場合には、空孔タイプの点欠陥が集合したボイド
起因とされているＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグロー
ンイン欠陥が結晶径方向全域に高密度に存在し、これら
欠陥が存在する領域はＶ−リッチ領域と呼ばれている。
また、成長速度が０．６ｍｍ／ｍｉｎ以下の場合は、成
長速度の低下に伴い、上記したＯＳＦリングが結晶の周
辺から発生し、このリングの外側に転位ループ起因と考
えられているＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉ
ｏｎ：格子間転位ループの略号、ＬＳＥＰＤ、ＬＦＰＤ
等）の欠陥が低密度に存在し、これら欠陥が存在する領
域はＩ−リッチ領域と呼ばれている。さらに、成長速度
を０．４ｍｍ／ｍｉｎ前後以下に低速にすると、ＯＳＦ
リングがウエーハの中心に凝集して消滅し、全面がＩ−
リッチ領域となる。
【０００７】また、最近Ｖ−リッチ領域とＩ−リッチ領
域の中間でＯＳＦリングの外側に、空孔起因のＦＰＤ、
ＬＳＴＤ、ＣＯＰも、転位ループ起因のＬＳＥＰＤ、Ｌ
ＦＰＤも、さらにはＯＳＦも存在しないＮ−領域の存在
が発見されている。この領域はＯＳＦリングの外側にあ
り、そして、酸素析出熱処理を施し、Ｘ−ｒａｙ観察等
で析出のコントラストを確認した場合に、酸素析出がほ
とんどなく、かつ、ＬＳＥＰＤ、ＬＦＰＤが形成される
ほどリッチではないＩ−リッチ領域側である。さらに、
ＯＳＦリングの内側にも、空孔起因の欠陥も、転位ルー
プ起因の欠陥も存在せず、ＯＳＦも存在しないＮ−領域
の存在が確認されている。
【０００８】これらのＮ−領域は、通常の方法では、成
長速度を下げた時に成長軸方向に対して斜めに存在する
ため、ウエーハ面内では一部分にしか存在しなかった。
このＮ−領域について、ボロンコフ理論（Ｖ．Ｖ．Ｖｏ
ｒｏｎｋｏｖ；Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ
Ｇｒｏｗｔｈ，５９（１９８２）６２５〜６４３）で
は、引上げ速度（Ｆ）と結晶固液界面軸方向温度勾配
（Ｇ）の比であるＦ／Ｇというパラメータが点欠陥のト
ータルな濃度を決定すると唱えている。このことから考
えると、面内で引上げ速度は一定のはずであるから、面
内でＧが分布を持つために、例えば、ある引上げ速度で
は中心がＶ−リッチ領域でＮ−領域を挟んで周辺でＩ−
リッチ領域となるような結晶しか得られなかった。
【０００９】そこで最近、面内のＧの分布を改良して、
この斜めでしか存在しなかったＮ−領域を、例えば、引
上げ速度Ｆを徐々に下げながら引上げた時に、ある引上
げ速度でＮ−領域が横全面に広がった結晶が製造できる
ようになった。また、この全面Ｎ−領域の結晶を長さ方
向へ拡大するには、このＮ−領域が横に広がった時の引
上げ速度を維持して引上げればある程度達成できる。ま
た、結晶が成長するに従ってＧが変化することを考慮
し、それを補正して、あくまでもＦ／Ｇが一定になるよ
うに、引上げ速度を調節すれば、それなりに成長方向に
も、全面Ｎ−領域となる結晶が拡大できるようになっ
た。
【００１０】このＮ−領域をさらに分類すると、ＯＳＦ
リングの外側に隣接するＮＶ領域（空孔の多い領域）と
Ｉ−リッチ領域に隣接するＮＩ領域（格子間シリコンが
多い領域）とがあることがわかっている。
【００１１】さらに、ＣＺ法シリコン基板では、このよ
うなグローンイン欠陥を低減する重要性のほか、重金属
不純物に対するインターナルゲッタリング効果の観点か
ら、酸素析出の制御が益々重要になってきている。しか
し、酸素析出は熱処理条件に強く依存するために、ユー
ザー毎に異なるデバイスプロセスにおいて、適切な酸素
析出を得ることは極めて難しい問題である。さらに、ウ
エーハはデバイス工程のみでは無く、結晶引上げ工程で
融点から室温まで冷却される熱処理（結晶熱履歴）を受
けている。従って、アズ−グローン（ａｓ ｇｒｏｗ
ｎ）結晶中には結晶熱履歴で形成された酸素析出核（グ
ローンイン析出核）が既に存在している。このグローン
イン析出核の存在が酸素析出の制御をさらに難しくして
いる。
【００１２】デバイス工程中での酸素析出過程は２種類
に分類できる。１つは、デバイス工程の初段熱処理で残
存したグローンイン析出核が成長する過程である。他の
１つは、デバイス工程中に核発生して、その核が成長す
る過程である。後者の場合は酸素濃度に強く依存するの
で、酸素濃度の制御により酸素析出を制御できる。一
方、前者の場合は、グローンイン析出核の熱的安定性
（プロセス初段の温度においてどの程度の密度で残存で
きるか）が重要なポイントとなる。
【００１３】例えば、グローンイン析出核が高密度であ
ってもサイズが小さい場合には、熱的に不安定となりデ
バイス工程の初段熱処理で消滅してしまうために酸素析
出を確保できない。ここでの問題は、グローンイン析出
核の熱的安定性は結晶熱履歴に強く依存するために、初
期酸素濃度が同一のウエーハでも、結晶引上げ条件や結
晶軸方向の位置によって、デバイス工程での酸素析出挙
動が大きくばらつくことである。従って、デバイス工程
での酸素析出を制御するためには、酸素濃度のみでな
く、結晶熱履歴を制御することによりグローンイン析出
核の熱的安定性を制御することが重要となる。
【００１４】
【発明が解決しようとする課題】前記したグローンイン
欠陥を低減する技術は現在開発が進んでいるが、このよ
うな方法で作製された低欠陥結晶は、グローンイン欠陥
を低減するために結晶熱履歴を制御している。このこと
により、グローンイン析出核の熱的安定性も変化してい
ると考えられる。しかし、どの程度変化しているかは全
くわかっていない。従って、このような低欠陥結晶のデ
バイス工程での酸素析出挙動は大きくばらつくことが予
想され、結果としてデバイスの歩留まりの低下を招いて
いる。
【００１５】また、欠陥領域が未知のウエーハの場合、
そのウエーハがどの欠陥領域から作製されたものである
かを判断する方法が確立していなかったため、デバイス
工程でどのような酸素析出挙動を示すのかを予測するこ
とが困難であった。
【００１６】本発明は、このような問題点に鑑みなされ
たもので、結晶位置やデバイスプロセスに依存せずに安
定に酸素析出が得られるシリコンウエーハおよびその製
造方法を提供することを目的とする。また、本発明の他
の目的は、引上げ条件が未知で欠陥領域が不明のシリコ
ンウエーハの欠陥領域を評価する方法を提供することに
ある。
【００１７】
【課題を解決するための手段】本発明は、前記目的を達
成するためになされたもので、本発明の請求項１に記載
した発明は、シリコンウエーハの全面が、ＮＶ領域、Ｏ
ＳＦリング領域を含むＮＶ領域、ＯＳＦリング領域のい
ずれかであり、かつ格子間酸素濃度が１４ｐｐｍａ（日
本電子工業振興協会（ＪＥＩＤＡ）規格）以下であるこ
とを特徴とするシリコンウエーハである。
【００１８】このようにシリコンウエーハの全面がＮＶ
領域または全面がＯＳＦリング領域あるいはこれらが混
在した領域であれば、熱的に安定な大きいグローンイン
析出核が適度に存在するため、デバイスプロセスが異な
っても酸素析出のバラツキが少なく、安定してＢＭＤ
（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔと呼ばれる酸素
析出物）を得ることができる。また、格子間酸素濃度が
１４ｐｐｍａ以下であれば、小さいグローンイン析出核
の密度が低いので、酸素析出物の結晶位置によるバラツ
キを低減したシリコンウエーハとなる。
【００１９】そして、請求項２に記載した発明は、チョ
クラルスキー法により窒素をドープして育成されたシリ
コン単結晶棒からスライスして得られたシリコンウエー
ハであって、該シリコンウエーハの全面が、ＮＶ領域、
ＯＳＦリング領域を含むＮＶ領域、ＯＳＦリング領域の
いずれかであることを特徴とするシリコンウエーハであ
る。
【００２０】このように、窒素がドープされたシリコン
ウエーハであり、かつ全面がＮＶ領域またはＯＳＦリン
グ領域あるいはこれらが混在した領域であれば、熱的に
安定な大きいグローンイン析出核が高密度で得られるの
で、デバイスプロセスにおいて十分なゲッタリング効果
の得られるシリコンウエーハとなる。
【００２１】さらに、請求項３に記載した発明は、前記
ドープされた窒素濃度が１×１０10〜５×１０15個／ｃ
ｍ3 であることを特徴とするシリコンウエーハである。
すなわち、窒素ドープの効果により極めて高密度のＢＭ
Ｄを得るためには少なくとも１×１０10個／ｃｍ3 以上
の窒素濃度が必要であることと、５×１０15個／ｃｍ3
以上ではＣＺ法で単結晶棒を引き上げる際に、単結晶化
の妨げとなる可能性があるからである。
【００２２】また、請求項４に記載したように、窒素ド
ープしたウエーハの場合においても、格子間酸素濃度が
１４ｐｐｍａ以下であれば小さいグローンイン析出核の
密度が低いので、結晶位置による酸素析出物のバラツキ
を低減することができる。
【００２３】次に、本発明の請求項５に記載した発明
は、チョクラルスキー法によってシリコン単結晶を育成
する際に、引上げ速度をＦ[ ｍｍ／ｍｉｎ] とし、シリ
コンの融点から１４００℃の間の引上げ軸方向の結晶内
温度勾配の平均値をＧ[ ℃／ｍｍ] で表した時、結晶中
心から結晶周辺までの距離Ｄ[ ｍｍ] を横軸とし、Ｆ／
Ｇ[ ｍｍ2 ／℃・ｍｉｎ] の値を縦軸として欠陥分布を
示した欠陥分布図のＮＶ領域またはＯＳＦリング領域内
で結晶を引き上げる場合において、格子間酸素濃度が１
４ｐｐｍａ以下となるように結晶を引き上げることを特
徴とするシリコンウエーハの製造方法である。
【００２４】このように、実験・調査の結果を解析して
求めた図８の欠陥分布図を元に、Ｖ−リッチ領域とＮＶ
領域の境界線ならびにＮＶ領域とＮＩ領域の境界線で囲
繞された領域内に収まるように、結晶の引上げ速度Ｆと
シリコンの融点から１４００℃の間の引上げ軸方向の結
晶内温度勾配の平均値Ｇを制御して結晶を引上げれば、
育成された単結晶棒をスライスして得られたシリコンウ
エーハの全面を、ＮＶ領域、ＯＳＦリング領域を含むＮ
Ｖ領域、ＯＳＦリング領域のいずれかにすることがで
き、これとともに格子間酸素濃度を１４ｐｐｍａ以下に
制御して結晶を引上げることができる。従って、このよ
うな領域であれば、熱的に安定な大きいグローンイン析
出核が適度に存在するため、デバイスプロセスが異なっ
ても酸素析出のバラツキが少なく、安定してＢＭＤを得
ることができる。また、格子間酸素濃度を１４ｐｐｍａ
以下とするので小さいグローンイン析出核の密度を低く
することができ、結晶位置による酸素析出物のバラツキ
を低減することができる。
【００２５】そして、本発明の請求項６に記載した発明
は、チョクラルスキー法によってシリコン単結晶を育成
する際に、引上げ速度をＦ[ ｍｍ／ｍｉｎ] とし、シリ
コンの融点から１４００℃の間の引上げ軸方向の結晶内
温度勾配の平均値をＧ[ ℃／ｍｍ] で表した時、結晶中
心から結晶周辺までの距離Ｄ[ ｍｍ] を横軸とし、Ｆ／
Ｇ[ ｍｍ2 ／℃・ｍｉｎ] の値を縦軸として欠陥分布を
示した欠陥分布図のＮＶ領域またはＯＳＦリング領域内
で結晶を引き上げる場合において、窒素をドープしなが
ら結晶を引き上げることを特徴とするシリコンウエーハ
の製造方法である。
【００２６】このような条件で結晶を引上げれば、育成
された単結晶棒をスライスして得られたシリコンウエー
ハに窒素がドープされているとともに、全面を、ＮＶ領
域、ＯＳＦリング領域を含むＮＶ領域、ＯＳＦリング領
域のいずれかにすることができる。このように、窒素が
ドープされたシリコンウエーハであり、かつ全面がＮＶ
領域またはＯＳＦリング領域あるいはこれらが混在した
領域であれば、熱的に安定な大きいグローンイン析出核
が高密度で得られるので、デバイスプロセスにおいて十
分なゲッタリング効果の得られるウエーハを製造するこ
とができる。
【００２７】この場合、請求項７に記載したように、前
記ドープする窒素濃度を１×１０10〜５×１０15個／ｃ
ｍ3 とすることができる。さらにこの場合、請求項８に
記載したように、前記ＣＺ法によって結晶を育成する際
に、格子間酸素濃度が１４ｐｐｍａ以下となるように結
晶を引き上げることができる。
【００２８】このように、窒素ドープにより極めて高密
度のＢＭＤを得るためには１×１０ 10個／ｃｍ3 以上の
窒素濃度が必要であり、５×１０15個／ｃｍ3 を超える
とＣＺ法で単結晶棒を引き上げる際に、単結晶化の妨げ
となる可能性があるので５×１０15個／ｃｍ3 以下とす
るのが好ましい。また、窒素ドープする場合にも、格子
間酸素濃度が１４ｐｐｍａ以下であれば小さいグローン
イン析出核の密度が低いので、結晶位置による酸素析出
物のバラツキを低減することができる。
【００２９】そして本発明の請求項９に記載した発明
は、ＣＺ法により作製されたシリコンウエーハの欠陥領
域の評価方法であって、下記の工程により測定した少な
くとも２つの酸素析出物密度を比較することにより評価
対象であるシリコンウエーハの欠陥領域を評価する方法
である。 （１）評価対象であるウエーハを２枚以上のウエーハ片
（Ａ、Ｂ、・・・）に分割する。 （２）分割されたウエーハのウエーハ片Ａを６００〜９
００℃の温度範囲から選択した温度Ｔ１［℃］で保持さ
れた熱処理炉内に投入する。 （３）Ｔ１［℃］から昇温速度ｔ［℃／ｍｉｎ］で１０
００℃以上の温度Ｔ２［℃］まで昇温し、ウエーハ片Ａ
の中の酸素析出物が検出可能なサイズに成長するまで保
持する（ただし、ｔ≦３℃／ｍｉｎ）。 （４）ウエーハ片Ａを熱処理炉より取り出し、ウエーハ
内部の酸素析出物密度を測定する。 （５）分割されたウエーハの別のウエーハ片Ｂを８００
〜１１００℃の温度範囲から選択した温度Ｔ３［℃］で
保持された熱処理炉内に投入する（ただし、Ｔ１＜Ｔ３
＜Ｔ２とする）。 （６）Ｔ３［℃］から前記昇温速度ｔ［℃／ｍｉｎ］で
前記Ｔ２［℃］まで昇温してウエーハ中の酸素析出物が
検出可能なサイズに成長するまで保持する。 （７）ウエーハ片Ｂを熱処理炉より取り出し、ウエーハ
内部の酸素析出物密度を測定する。
【００３０】従来、欠陥領域が未知のウエーハの場合、
そのウエーハがどの欠陥領域から作製されたものである
かを判断する方法が確立していなかったため、デバイス
工程でどのような酸素析出挙動を示すのかを予測するこ
とが困難であったが、上記欠陥領域の評価方法によれ
ば、引上げ条件が未知で欠陥領域が不明のシリコンウエ
ーハの欠陥領域を評価することができ、併せてデバイス
工程における酸素析出挙動を予測することが可能となっ
た。
【００３１】以下、本発明についてさらに詳細に説明す
る。本発明者らは、以下の実験を行うことにより、グロ
ーンイン析出核の熱的安定性を調査した。まず、異なる
欠陥領域を有する数種類のウエーハを用意し、これらの
ウエーハに次の様な熱処理を施した。ウエーハをＴ℃
（Ｔ＝７００、８００、９００、１０００）に設定した
炉内に挿入した後、Ｔ℃から１０５０℃まで１．５℃／
ｍｉｎの速度で昇温して、１０５０℃で４時間保持し
た。この熱処理では、遅い速度の昇温によりＴ℃以上で
安定なグローンイン析出核を１０５０℃で消滅しないサ
イズまで成長させて、さらに１０５０℃で４時間保持す
ることにより既存の評価方法で検出可能なサイズまで成
長させる。
【００３２】重要な点は、昇温速度の最適化によりグロ
ーンイン析出核を十分に成長させ、かつ熱処理工程で新
たな析出核を発生させない条件になっていることであ
る。従って、この熱処理後の酸素析出物（ＢＭＤ：Ｂｕ
ｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）密度はＴ℃以上で安
定なグローンイン析出核密度を示すことになる。熱処理
後のＢＭＤ密度は赤外線散乱トモグラフ法（ＬＳＴ）で
測定した。測定位置はエッジから１０ｍｍ入ったところ
から１０ｍｍ間隔で中心部まで、深さは表面から約５０
μｍ〜１８０μｍの領域である。
【００３３】以上のような実験の結果、グローンイン析
出核の熱的安定性は、ＯＳＦリングを指標とした欠陥領
域（リング内側、リング上、リング外側）、酸素濃度、
結晶軸方向位置に影響されることがわかった。以下にそ
の結果を示す。
【００３４】（１）グローンイン析出核と欠陥領域との
関係 熱処理開始温度Ｔ℃とＢＭＤ密度との関係を図１に示
す。記号の塗潰しは低酸素品（１２−１４ｐｐｍａ）
を、白抜きは高酸素品（１５〜１７ｐｐｍａ）を示して
いる。尚、記号の形状の違いは、ウエーハの種類（結晶
引上げ条件）の違いを示しているが、これらの違いはこ
こでは議論しないものとする。グラフの見方としては、
例えば７００℃でＢＭＤ密度が１×１０9 ／ｃｍ3 であ
る場合、７００℃で残存可能なグローンイン析出核の密
度が１×１０9 ／ｃｍ 3 であることを示している。理論
的に、温度が高くなるとその温度で残存できる析出核の
サイズ（臨界サイズ）が大きくなる。高温で残存可能な
大きい析出核は低温でも残存できる。従って、７００℃
でのＢＭＤ密度は、７００℃以上の温度で残存可能な全
ての析出核の密度となる。
【００３５】（１−１）ＯＳＦリング内側領域（Ｖ−リ
ッチ領域） 図１（ａ）はＯＳＦリング内側での結果を示している。
熱処理開始温度が高いほどＢＭＤ密度が低くなってい
る。つまり、析出核のサイズが大きいほどその密度が低
くなっている。特に、９００℃以上では１０6 ／ｃｍ3
オーダー以下となり極めて低い。このことから、ＯＳＦ
リングの内側領域では、熱的に安定な比較的大きいグロ
ーンイン析出核の密度が極めて低いことがわかる。ま
た、温度依存性が強いことから、デバイスプロセス条件
（初段熱処理温度）が異なるとＢＭＤ密度が大きく異な
ることが推測される。
【００３６】（１−２）ＯＳＦリング上とＮＶ領域 ＯＳＦリング上とＮＶ領域での結果をそれぞれ図１
（ｂ）と（ｃ）に示す。両者はほぼ同じ傾向を示した。
ＯＳＦリング内側と比較して、９００℃以上でのＢＭＤ
密度が明らかに高くなっていることがわかる。つまり、
熱的に安定な析出核密度が高くなっている。温度依存性
が弱くなっていることから、デバイスプロセス条件が異
なってもＢＭＤ密度は大きく変化しないことがわかる。
ＯＳＦリング上とＮＶ領域には、高温酸化でＯＳＦが発
生するか否かの大きな違いがある。この違いは１０００
℃よりも高い温度で安定な析出核密度の違いに起因して
いると考えられる。
【００３７】（１−３）ＮＩとＩ−リッチ領域 ＮＩとＩ−リッチ領域での結果を図１（ｄ）に示す。デ
ータ数が少ないが、傾向はＯＳＦリング内側の場合とほ
ぼ同じである。
【００３８】以上の結果から、例えば開始温度が８００
℃と１０００℃の熱処理におけるＢＭＤ密度を測定すれ
ば、そのウエーハがどの欠陥領域になっているか判断で
きることがわかった。
【００３９】（２）酸素濃度依存性 （２−１）結晶位置の影響を考慮した場合 ＢＭＤ密度の酸素濃度依存性を図２に示す。記号の違い
（丸、三角、四角）は結晶位置の違いを示しており、そ
れぞれ結晶肩から０〜４０ｃｍ、４０〜８０ｃｍ、８０
ｃｍ〜で分類した。図２（ａ）では、７００℃でのＢＭ
Ｄ密度と８００℃でのＢＭＤ密度との差を示している。
この差は、７００℃では残存できるが８００℃では残存
できないグローンイン析出核、つまり極めて小さい析出
核のみの密度を示している。この結果から、小さい析出
核の密度の酸素濃度依存性は強く、酸素濃度が低くなる
と密度が減少することがわかる。また、結晶位置依存性
もあり、結晶肩から８０ｃｍ以上の位置で密度が減少し
ていることがわかる。
【００４０】図２（ｂ）に示したように、８００〜９０
０℃で安定な析出核の密度においても酸素濃度依存性が
みられるが、結晶位置の影響は明確に現れていない。一
方、図２（ｃ）、（ｄ）に示したように、９００〜１０
００℃及び１０００℃以上で安定な大きい析出核のみの
密度においては、酸素濃度依存性や結晶位置依存性がほ
とんどないことがわかる。
【００４１】（２−２）欠陥領域の影響を考慮した場合 ＢＭＤ密度の酸素濃度依存性において欠陥領域の影響を
考慮した結果を図３に示す。欠陥領域間の境界付近のデ
ータは省いた。欠陥領域の影響は温度領域が高くなるほ
ど、つまり析出核サイズが大きくなるほど明確に現れて
いる。図３（ｃ）、（ｄ）に示したように、９００〜１
０００℃及び１０００℃以上で安定な大きい析出核の密
度は、ＯＳＦリング上とＮＶ領域で明らかに高くなって
いる。但し、酸素濃度依存性はほとんどない。
【００４２】（２−１）と（２−２）の結果を合わせる
と次のことがわかる。比較的小さなグローンイン析出核
の密度は、酸素濃度と結晶位置に強く依存するが、欠陥
領域の影響は受けにくい。一方、高温で安定な大きいグ
ローンイン析出核の密度は、酸素濃度や結晶位置にはほ
とんど依存しないが、欠陥領域に強く依存する。
【００４３】（３）酸素析出の面内均一性 上述したように、グローンイン析出核の熱的安定性はＯ
ＳＦリングを指標とした欠陥領域に強く依存することが
わかった。従って、複数の欠陥領域を含んでいるウエー
ハでは、酸素析出の面内均一性が悪くなることが容易に
想像できる。その結果を図４及び図５に示す。
【００４４】（３−１）高酸素品の場合 高酸素品（１５〜１７ｐｐｍａ）での結果を図４に示
す。記号の違いは熱処理開始温度の違いを示している。
複数の欠陥領域を含んでいるウエーハ（図４（ｃ）〜
（ｆ））では、温度が高い場合にＢＭＤ密度の面内均一
性が悪くなっている。これは、（２）で述べたように高
温で安定な大きいグローンイン析出核の密度が欠陥領域
の影響を強く受けるためである。但し、温度が低くなる
と面内均一性は良くなる。これは、小さいグローンイン
析出核の密度は、欠陥領域の影響をほとんど受けず酸素
濃度に強く依存しているためである。この結果からデバ
イスプロセスの影響を考えると、初段温度が低い低温プ
ロセス（７００〜８００℃）ではＢＭＤ密度の面内均一
性は悪くならないが、初段温度が高い高温プロセス（〜
９００℃）では面内均一性が悪くなると推測される。こ
のことは従来の低欠陥結晶での問題点になると考えられ
る。
【００４５】（３−２）低酸素品の場合 図５に低酸素品（１２〜１４ｐｐｍａ）での結果を示
す。高酸素品と比較すると低酸素品では、熱処理開始温
度が低温でもＢＭＤ密度の面内分布が悪くなっている。
これは、酸素濃度が低い場合には小さい析出核の密度が
減少することにより、何れの温度においても欠陥領域の
影響を強く受ける大きい析出核が支配的になってしまう
ためである。この結果から、低酸素品では何れのデバイ
スプロセスにおいてもＢＭＤ密度の面内均一性が悪くな
ることが示唆される。
【００４６】本発明者は、以上の（１）〜（３）により
得られた知見を踏まえた上で鋭意検討を重ね、高温プロ
セスから低温プロセスまで全てのデバイスプロセスにお
いて、安定にＢＭＤ密度を得る方法について下記の考察
を加え本発明に想到したものである。以下の考察に関わ
る概念図を図６に示す。
【００４７】＜考察１＞結晶位置によるＢＭＤ密度のバ
ラツキを低減する方法 酸素析出制御における大きな問題点は、結晶位置による
バラツキが大きいことである。今回の実験において、結
晶位置の影響は７００〜８００℃で安定な小さい析出核
の密度に対して顕著であることがわかった。この析出核
は結晶熱履歴の７００℃以下の温度帯で形成されると考
えられる。つまり、結晶位置によるバラツキを低減する
ためには、７００℃以下の熱履歴を結晶のトップ部（肩
部側（Ｋ側））とボトム部（尾部側（Ｐ側））で同じに
すれば良いことになるが、これは極めて困難である。そ
こで、密度を低くすれば結晶位置のバラツキが低減する
と考える。図２の結果から、小さい析出核の密度を低く
するためには、酸素濃度を１４ｐｐｍａ以下にする必要
がある。１４ｐｐｍａを超えると本発明の目的である結
晶位置によるバラツキを低減することができなくなる。
この酸素析出の結晶位置依存性をなくそうという発想
は、窒素ドープの場合にも適用され、酸素濃度を１４ｐ
ｐｍａ以下にすればよい。
【００４８】＜考察２＞熱的に安定なグローンイン析出
核を形成する方法 デバイスプロセスが異なっても安定してＢＭＤを得るた
めには、熱的に安定な大きい析出核が必要となる。大き
い析出核の密度は欠陥領域に強く依存し、ＯＳＦリング
上とＮＶ領域で高くなる。ただし、ＯＳＦリング上では
高温プロセスの場合にＯＳＦが発生する可能性があるか
ら、最適な領域はＮＶ領域であると考えられる。
【００４９】考察1 と合わせて、結晶位置やデバイスプ
ロセスに依存せずに安定にＢＭＤが得られるウエーハ
は、酸素濃度が１４ｐｐｍａ以下で、かつ全面がＮＶ領
域（または全面がＯＳＦリング領域を含むＮＶ領域、或
いは全面がＯＳＦリング領域）となるウエーハであると
言える。但し、従来のＮＶ領域では析出核密度が１０7
／ｃｍ3 オーダーであり必ずしも十分とは言えない。
【００５０】＜考察３＞ＮＶ領域での析出核密度を増加
させる方法 図３に示したように、熱的に安定な大きい析出核の密度
は酸素濃度にほとんど依存しないことから、高酸素化に
よる密度の増加は期待できない。ここで、ＮＶ領域にお
いて安定な析出核が形成されるメカニズムを考える。図
７にその概念図を示す。結晶引上げ条件：Ｆ／Ｇ（Ｆ：
引上げ速度，Ｇ：成長界面近傍での温度勾配）の制御に
より、ＮＶ領域では空孔の過飽和度が減少してボイドの
形成が抑制されている。このことにより、ボイド形成温
度帯より低い温度においては、ボイドが形成された領域
よりもＮＶ領域の方が空孔過剰となる。過剰空孔により
比較的高温での酸素析出核形成が促進される現象は、種
々の実験により確認されている。つまり、ＮＶ領域では
過剰空孔により高温（１０００〜７５０℃程度の範囲で
あると思われる）での析出核形成が促進されていると考
えられる。高温で核が形成された場合は、その後の冷却
過程で十分成長できるので、熱的に安定な大きいサイズ
の析出核となる。
【００５１】上述したメカニズムに基づけば、空孔濃度
を高くすることにより熱的に安定な析出核の密度が増加
することになる。しかし、空孔濃度が高くなるとボイド
形成が促進されるので、結果として析出核形成に寄与す
る空孔濃度が低下してしまう。従って、空孔濃度が高く
てもその凝集が抑制できる何らかの方法が必要となる。
【００５２】そこで、窒素をドープすることを発想し
た。図６にも示したが、窒素ドープを行えば、空孔の凝
集が抑制され残存した過剰空孔が高温での析出核形成を
促進して、結果的には熱的に安定な析出核の密度が増加
することになる。但し、ＯＳＦリング内側領域は微小Ｃ
ＯＰ（微小ボイド欠陥）の多発によりデバイス特性を悪
化させるので使用できない。従って、窒素ドープ結晶の
ＮＶ領域が好ましく、デバイスプロセスに依存せずに安
定な酸素析出物が得られるという効果がある。
【００５３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。まず、本発明
で使用するＣＺ法による単結晶引上げ装置の構成例を図
９により説明する。図９に示すように、この単結晶引上
げ装置３０は、引上げ室３１と、引上げ室３１中に設け
られたルツボ３２と、ルツボ３２の周囲に配置されたヒ
ータ３４と、ルツボ３２を回転させるルツボ保持軸３３
及びその回転機構（図示せず）と、シリコンの種結晶５
を保持するシードチャック６と、シードチャック６を引
上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻取機
構（図示せず）を備えて構成されている。ルツボ３２
は、その内側のシリコン融液（湯）２を収容する側には
石英ルツボが設けられ、その外側には黒鉛ルツボが設け
られている。また、ヒータ３４の外側周囲には断熱材３
５が配置されている。
【００５４】また、本発明の製造方法に関わる製造条件
を設定するために、結晶１の固液界面４の外周に環状の
固液界面断熱材８を設け、その上に上部囲繞断熱材９が
配置されている。この固液界面断熱材８は、その下端と
シリコン融液２の湯面３との間に３〜５ｃｍの隙間１０
を設けて設置されている。上部囲繞断熱材９は条件によ
っては使用しないこともある。さらに、冷却ガスを吹き
付けたり、輻射熱を遮って単結晶を冷却する不図示の筒
状の冷却装置を設けてもよい。別に、最近では引上げ室
３１の水平方向の外側に、図示しない磁石を設置し、シ
リコン融液２に水平方向あるいは垂直方向等の磁場を印
加することによって、融液の対流を抑制し、単結晶の安
定成長をはかる、いわゆるＭＣＺ法が用いられることも
多い。
【００５５】次に、上記の単結晶引上げ装置３０による
単結晶育成方法の一例として窒素ドープ単結晶育成方法
について説明する。まず、ルツボ３２内でシリコンの高
純度多結晶原料を融点（約１４２０°Ｃ）以上に加熱し
て融解する。この時、窒素をドープするために、例えば
窒化膜付きシリコンウエーハを投入しておく。次に、ワ
イヤ７を巻き出すことにより融液２の表面略中心部に種
結晶５の先端を接触又は浸漬させる。その後、ルツボ保
持軸３３を適宜の方向に回転させるとともに、ワイヤ７
を回転させながら巻き取り種結晶５を引上げることによ
り、単結晶育成が開始される。以後、引上げ速度と温度
を適切に調節することにより略円柱形状の窒素をドープ
した単結晶棒１を得ることができる。
【００５６】この場合、本発明では、結晶内の温度勾配
を制御するために、図９に示したように、前記固液界面
断熱材８の下端とシリコン融液２の湯面３との間の隙間
１０の間隔を調整するとともに、引上げ室３１の湯面上
の単結晶棒１中の液状部分の外周空間において、湯面近
傍の結晶の温度が例えば１４２０℃から１４００℃まで
の温度域に環状の固液界面断熱材８を設け、その上に上
部囲繞断熱材９を配置するようにしている。さらに、必
要に応じてこの断熱材の上部に結晶を冷却する装置を設
けて、これに上部より冷却ガスを吹きつけて結晶を冷却
できるものとし、筒下部に輻射熱反射板を取り付けて制
御するようにしてもよい。
【００５７】
【実施例】以下、本発明の具体的な実施の形態を実施例
を挙げて説明するが、本発明はこれらに限定されるもの
ではない。 （実施例１）ＣＺ法により、直径２４インチの石英ルツ
ボに原料多結晶シリコンをチャージし、全面がＮＶ領域
となる領域を有する単結晶棒が形成されるようにＦ／Ｇ
を制御しながら、直径８インチ、ｐ型、方位＜１００
＞、格子間酸素濃度１２〜１４ｐｐｍａ（ＪＥＩＤＡ
（Ｊａｐａｎ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒ
ｙＤｅｖｅｌｏｐｍｅｎｔ Ａｓｓｏｃｉａｔｉｏｎ）
換算）の単結晶棒を引き上げた。この際、酸素濃度の制
御は、引上げ中のルツボ回転を制御することにより行
い、また、多結晶原料中に予め所定量の窒化珪素膜を有
するシリコンウエーハの投入の有無により２種類の単結
晶棒を引上げ、これらの単結晶棒から全面がＮＶ領域か
らなる鏡面研磨ウエーハ（窒素ドープウエーハ及び窒素
ノンドープウエーハ）を作製した。
【００５８】なお、窒素ドープウエーハは、原料多結晶
中への窒素投入量と、窒素の偏析係数より算出した窒素
濃度が１×１０14個／ｃｍ3 となる位置からスライスし
てウエーハに加工したものである。
【００５９】これらのウエーハに対して、デバイスプロ
セスにおける初段熱処理の代わりに、１０００℃に設定
した炉内に挿入した後、１０００℃から１０５０℃まで
１．５℃／ｍｉｎの速度で昇温して、１０５０℃で４時
間保持する熱処理を行った。そして、熱処理後のＢＭＤ
密度を赤外線散乱トモグラフ法（ＬＳＴ）によりそれぞ
れ測定した。測定位置はエッジから１０ｍｍ入ったとこ
ろから１０ｍｍ間隔で中心部まで、深さは表面から約５
０〜１８０μｍの領域である。
【００６０】その結果、ＢＭＤ密度は、窒素ドープウエ
ーハが３×１０9 〜８×１０9 個／ｃｍ3 であり、窒素
ノンドープウエーハが２×１０7 〜５×１０7 個／ｃｍ
3 であった。従って、デバイスプロセスの初段に比較的
高温の熱処理を行ったとしても、いずれのウエーハと
も、面内均一性に優れた相当量のＢＭＤ密度を有するこ
とがわかった。すなわちこれは、両ウエーハ共に、高温
で安定なサイズの大きなグローンイン酸素析出核が面内
均一に形成されていることを示している。また、窒素ド
ープウエーハの場合はかなり高密度のＢＭＤが得られ、
極めてゲッタリング効果が高いものであることがわかっ
た。
【００６１】（実施例２）欠陥領域が未知のウエーハを
２分割し、１片を８００℃に設定した炉内に挿入した
後、８００℃から１０５０℃まで１．５℃／ｍｉｎの速
度で昇温して、１０５０℃で４時間保持し、析出核を検
出可能なサイズまで成長させた。同様に残りの１片を１
０００℃に設定した炉内に挿入した後、１０００℃から
１０５０℃まで１．５℃／ｍｉｎの速度で昇温して、１
０５０℃で４時間保持し析出核を検出可能なサイズまで
成長させた。
【００６２】そして、熱処理後のＢＭＤ密度を赤外線散
乱トモグラフ法（ＬＳＴ）によりそれぞれ測定した。測
定位置はエッジから１０ｍｍ入ったところから１０ｍｍ
間隔で中心部まで、深さは表面から約５０〜１８０μｍ
の領域である。
【００６３】ＢＭＤ密度は、８００℃から昇温したもの
は１×１０9 個／ｃｍ3 で、１０００℃から昇温したも
のは３×１０6 個／ｃｍ3 であった。すなわち、８００
℃と１０００℃でＢＭＤ密度の差が２桁以上あることか
ら、このウエーハの欠陥領域はＯＳＦリング内側のＶ−
リッチ領域であると判断できる。
【００６４】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００６５】例えば、上記実施形態においては、直径８
インチのシリコン単結晶を育成する場合につき例を挙げ
て説明したが、本発明はこれには限定されず、直径６イ
ンチ以下、直径１０〜１６インチあるいはそれ以上のシ
リコン単結晶にも適用できる。
【００６６】
【発明の効果】本発明によれば、結晶位置やデバイスプ
ロセスに依存せずに安定した酸素析出が得られるので、
酸素析出物密度のバラツキが少なく安定したゲッタリン
グ能力を有するウエーハを得ることができる。さらに、
本発明の評価方法を用いることにより、引上げ条件が未
知で欠陥領域が不明のシリコンウエーハの欠陥領域を比
較的容易に判断することができる。
【図面の簡単な説明】
【図１】熱処理開始温度とＢＭＤ密度との関係を表す図
である。 （ａ）ＯＳＦリング内側領域、（ｂ）ＯＳＦリング上、
（ｃ）ＮＶ領域、（ｄ）ＮＩ領域とＩ−リッチ領域。
【図２】ＢＭＤ密度の酸素濃度依存性を示す図である。 （ａ）７００℃でのＢＭＤ密度と８００℃でのＢＭＤ密
度との密度差、すなわち極小析出核のみの結晶位置別密
度分布、（ｂ）８００℃と９００℃とのＢＭＤ密度差と
結晶位置別密度分布、（ｃ）９００℃と１０００℃との
ＢＭＤ密度差と結晶位置別密度分布、（ｄ）１０００℃
以上における結晶位置別ＢＭＤ密度分布。
【図３】ＢＭＤ密度の酸素濃度依存性における欠陥領域
の影響を考慮した結果を示す図である。 （ａ）７００℃と８００℃とのＢＭＤ密度差と欠陥領域
別ＢＭＤ密度分布、（ｂ）８００℃と９００℃とのＢＭ
Ｄ密度差と欠陥領域別ＢＭＤ密度分布、（ｃ）９００℃
と１０００とのＢＭＤ密度差と欠陥領域別ＢＭＤ密度分
布、（ｄ）１０００℃以上における欠陥領域別ＢＭＤ密
度分布。
【図４】高酸素品のＢＭＤ密度の面内分布を示す図であ
る［（ａ）〜（ｆ）］。
【図５】低酸素品のＢＭＤ密度の面内分布を示す図であ
る［（ａ）〜（ｈ）］。
【図６】酸素析出核密度の結晶位置によるバラツキを低
減する方法を示す説明図である。
【図７】ＮＶ領域での酸素析出核密度を増加させる方法
を示す説明図である。
【図８】シリコン単結晶内における結晶の径方向位置を
横軸とし、Ｆ／Ｇ値を縦軸とした場合の諸欠陥分布図で
ある。
【図９】本発明で使用したＣＺ法による単結晶引上げ装
置の概略説明図である。
【符号の説明】
１…成長単結晶棒、 ２…シリコン融液、 ３…湯面、
４…固液界面、５…種結晶、 ６…シードチャック、
７…ワイヤ、 ８…固液界面断熱材、９…上部囲繞断
熱材、 １０…湯面と固液界面断熱材下端との隙間、３
０…単結晶引上げ装置、 ３１…引上げ室、 ３２…ル
ツボ、３３…ルツボ保持軸、 ３４…ヒータ、 ３５…
断熱材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯田 誠 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 Ｆターム(参考） 4G077 AA02 AB01 BA04 CF10 EH09 GA01 GA10 4M106 AA01 BA08 CB30 DH01

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウエーハの全面が、ＮＶ領域、
    ＯＳＦリング領域を含むＮＶ領域、ＯＳＦリング領域の
    いずれかであり、かつ格子間酸素濃度が１４ｐｐｍａ以
    下であることを特徴とするシリコンウエーハ。
  2. 【請求項２】 チョクラルスキー法により窒素をドープ
    して育成されたシリコン単結晶棒からスライスして得ら
    れたシリコンウエーハであって、該シリコンウエーハの
    全面が、ＮＶ領域、ＯＳＦリング領域を含むＮＶ領域、
    ＯＳＦリング領域のいずれかであることを特徴とするシ
    リコンウエーハ。
  3. 【請求項３】 前記ドープされた窒素濃度が１×１０10
    〜５×１０15個／ｃｍ 3 であることを特徴とする請求項
    ２に記載されたシリコンウエーハ。
  4. 【請求項４】 前記シリコンウエーハの格子間酸素濃度
    が１４ｐｐｍａ以下であることを特徴とする請求項２ま
    たは請求項３に記載されたシリコンウエーハ。
  5. 【請求項５】 チョクラルスキー法によってシリコン単
    結晶を育成する際に、引上げ速度をＦ[ ｍｍ／ｍｉｎ]
    とし、シリコンの融点から１４００℃の間の引上げ軸方
    向の結晶内温度勾配の平均値をＧ[ ℃／ｍｍ] で表した
    時、結晶中心から結晶周辺までの距離Ｄ[ ｍｍ] を横軸
    とし、Ｆ／Ｇ[ ｍｍ2 ／℃・ｍｉｎ] の値を縦軸として
    欠陥分布を示した欠陥分布図のＮＶ領域またはＯＳＦリ
    ング領域内で結晶を引き上げる場合において、格子間酸
    素濃度が１４ｐｐｍａ以下となるように結晶を引き上げ
    ることを特徴とするシリコンウエーハの製造方法。
  6. 【請求項６】 チョクラルスキー法によってシリコン単
    結晶を育成する際に、引上げ速度をＦ[ ｍｍ／ｍｉｎ]
    とし、シリコンの融点から１４００℃の間の引上げ軸方
    向の結晶内温度勾配の平均値をＧ[ ℃／ｍｍ] で表した
    時、結晶中心から結晶周辺までの距離Ｄ[ ｍｍ] を横軸
    とし、Ｆ／Ｇ[ ｍｍ2 ／℃・ｍｉｎ] の値を縦軸として
    欠陥分布を示した欠陥分布図のＮＶ領域またはＯＳＦリ
    ング領域内で結晶を引き上げる場合において、窒素をド
    ープしながら結晶を引き上げることを特徴とするシリコ
    ンウエーハの製造方法。
  7. 【請求項７】 前記ドープする窒素濃度を１×１０10〜
    ５×１０15個／ｃｍ3とすることを特徴とする請求項６
    に記載されたシリコンウエーハの製造方法。
  8. 【請求項８】 前記チョクラルスキー法によって結晶を
    育成する際に、格子間酸素濃度が１４ｐｐｍａ以下とな
    るように結晶を引き上げることを特徴とする請求項６ま
    たは請求項７に記載されたシリコンウエーハの製造方
    法。
  9. 【請求項９】 チョクラルスキー法により作製されたシ
    リコンウエーハの欠陥領域の評価方法であって、下記の
    工程により測定した少なくとも２つの酸素析出物密度を
    比較することにより評価対象であるシリコンウエーハの
    欠陥領域を評価する方法。 （１）評価対象であるウエーハを２枚以上のウエーハ片
    （Ａ、Ｂ、・・・）に分割する。 （２）分割されたウエーハのウエーハ片Ａを６００〜９
    ００℃の温度範囲から選択した温度Ｔ１［℃］で保持さ
    れた熱処理炉内に投入する。 （３）Ｔ１［℃］から昇温速度ｔ［℃／ｍｉｎ］で１０
    ００℃以上の温度Ｔ２［℃］まで昇温し、ウエーハ片Ａ
    の中の酸素析出物が検出可能なサイズに成長するまで保
    持する（ただし、ｔ≦３℃／ｍｉｎ）。 （４）ウエーハ片Ａを熱処理炉より取り出し、ウエーハ
    内部の酸素析出物密度を測定する。 （５）分割されたウエーハの別のウエーハ片Ｂを８００
    〜１１００℃の温度範囲から選択した温度Ｔ３［℃］で
    保持された熱処理炉内に投入する（ただし、Ｔ１＜Ｔ３
    ＜Ｔ２とする）。 （６）Ｔ３［℃］から前記昇温速度ｔ［℃／ｍｉｎ］で
    前記Ｔ２［℃］まで昇温してウエーハ中の酸素析出物が
    検出可能なサイズに成長するまで保持する。 （７）ウエーハ片Ｂを熱処理炉より取り出し、ウエーハ
    内部の酸素析出物密度を測定する。
JP32224299A 1999-11-12 1999-11-12 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 Expired - Fee Related JP3787472B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP32224299A JP3787472B2 (ja) 1999-11-12 1999-11-12 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
KR1020067025568A KR100774607B1 (ko) 1999-11-12 2000-11-07 실리콘웨이퍼의 평가방법
EP00971820A EP1170404B1 (en) 1999-11-12 2000-11-07 Silicon wafer and production method thereof
US09/869,932 US6544490B1 (en) 1999-11-12 2000-11-07 Silicon wafer and production method thereof and evaluation method for silicon wafer
PCT/JP2000/007808 WO2001036718A1 (fr) 1999-11-12 2000-11-07 Plaquette de silicium, son procede de production et procede d'evaluation pour plaquette de silicium
KR1020017008659A KR100747726B1 (ko) 1999-11-12 2000-11-07 실리콘 웨이퍼와 그 제조방법
DE60044777T DE60044777D1 (de) 1999-11-12 2000-11-07 Siliziumwafer und dessen herstellung
TW089123883A TWI222469B (en) 1999-11-12 2000-11-10 Silicon wafer and production method thereof and evaluation method for silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32224299A JP3787472B2 (ja) 1999-11-12 1999-11-12 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004204445A Division JP4082394B2 (ja) 2004-07-12 2004-07-12 シリコンウエーハの評価方法

Publications (2)

Publication Number Publication Date
JP2001139396A true JP2001139396A (ja) 2001-05-22
JP3787472B2 JP3787472B2 (ja) 2006-06-21

Family

ID=18141507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32224299A Expired - Fee Related JP3787472B2 (ja) 1999-11-12 1999-11-12 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法

Country Status (7)

Country Link
US (1) US6544490B1 (ja)
EP (1) EP1170404B1 (ja)
JP (1) JP3787472B2 (ja)
KR (2) KR100774607B1 (ja)
DE (1) DE60044777D1 (ja)
TW (1) TWI222469B (ja)
WO (1) WO2001036718A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097875A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer
WO2003003441A1 (fr) * 2001-06-28 2003-01-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette recuite et plaquette recuite ainsi obtenue
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP2007176732A (ja) * 2005-12-27 2007-07-12 Siltronic Ag アニールウエハ及びアニールウエハの製造方法
JP2010064953A (ja) * 2008-09-10 2010-03-25 Siltronic Ag 単結晶シリコンからなる半導体ウェハ及びその製造方法
WO2013008391A1 (ja) * 2011-07-14 2013-01-17 信越半導体株式会社 結晶欠陥の検出方法
KR20170018309A (ko) 2014-06-25 2017-02-17 신에쯔 한도타이 가부시키가이샤 반도체 기판의 결함영역의 평가방법
KR101721211B1 (ko) 2016-03-31 2017-03-29 주식회사 엘지실트론 단결정 실리콘 웨이퍼 분석 방법 및 이 방법에 의해 제조된 웨이퍼
KR20190135913A (ko) 2018-05-29 2019-12-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4092946B2 (ja) 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
KR100782662B1 (ko) * 2003-02-25 2007-12-07 가부시키가이샤 섬코 실리콘 웨이퍼 및 ｓｏｉ 기판
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
CN108441940A (zh) * 2013-01-08 2018-08-24 Lg矽得荣株式会社 硅单晶晶片、其制造方法以及检测缺陷的方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
KR101759876B1 (ko) * 2015-07-01 2017-07-31 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
CN107068676B (zh) * 2017-03-13 2019-08-27 Oppo广东移动通信有限公司 一种预设规格芯片、制造方法及移动终端
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0890662A (ja) * 1994-09-27 1996-04-09 Niigata Polymer Kk 成形品の冷却搬送装置
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP2701806B2 (ja) * 1995-08-21 1998-01-21 日本電気株式会社 ファイル同期方式
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097875A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer
JP2002353225A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
US7326658B2 (en) 2001-05-28 2008-02-05 Shin-Etsu Handotai Co., Ltd. Method for preparing nitrogen-doped annealed wafer and nitrogen-doped and annealed wafer
US7189293B2 (en) 2001-06-28 2007-03-13 Shin-Etsu Handotai Co., Ltd. Method of producing annealed wafer and annealed wafer
JPWO2003003441A1 (ja) * 2001-06-28 2004-10-21 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
KR100850333B1 (ko) * 2001-06-28 2008-08-04 신에쯔 한도타이 가부시키가이샤 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
WO2003003441A1 (fr) * 2001-06-28 2003-01-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette recuite et plaquette recuite ainsi obtenue
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP2007176732A (ja) * 2005-12-27 2007-07-12 Siltronic Ag アニールウエハ及びアニールウエハの製造方法
US8398766B2 (en) 2008-09-10 2013-03-19 Siltronic Ag Semiconductor wafer composed of monocrystalline silicon and method for producing it
JP2010064953A (ja) * 2008-09-10 2010-03-25 Siltronic Ag 単結晶シリコンからなる半導体ウェハ及びその製造方法
WO2013008391A1 (ja) * 2011-07-14 2013-01-17 信越半導体株式会社 結晶欠陥の検出方法
JP2013021276A (ja) * 2011-07-14 2013-01-31 Shin Etsu Handotai Co Ltd 結晶欠陥の検出方法
US9606030B2 (en) 2011-07-14 2017-03-28 Shin-Etsu Handotai Co., Ltd. Method for detecting crystal defects
KR20170018309A (ko) 2014-06-25 2017-02-17 신에쯔 한도타이 가부시키가이샤 반도체 기판의 결함영역의 평가방법
US9958493B2 (en) 2014-06-25 2018-05-01 Shin-Etsu Handotai Co., Ltd. Method for evaluating defect region of semiconductor substrate
DE112015002612B4 (de) 2014-06-25 2023-04-27 Shin-Etsu Handotai Co., Ltd. Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats
KR101721211B1 (ko) 2016-03-31 2017-03-29 주식회사 엘지실트론 단결정 실리콘 웨이퍼 분석 방법 및 이 방법에 의해 제조된 웨이퍼
KR20190135913A (ko) 2018-05-29 2019-12-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판

Also Published As

Publication number Publication date
KR20060134228A (ko) 2006-12-27
KR100747726B1 (ko) 2007-08-08
WO2001036718A1 (fr) 2001-05-25
US6544490B1 (en) 2003-04-08
DE60044777D1 (de) 2010-09-16
KR100774607B1 (ko) 2007-11-09
EP1170404B1 (en) 2010-08-04
JP3787472B2 (ja) 2006-06-21
KR20010102971A (ko) 2001-11-17
EP1170404A1 (en) 2002-01-09
EP1170404A4 (en) 2003-06-11
TWI222469B (en) 2004-10-21

Similar Documents

Publication Publication Date Title
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
US6364947B1 (en) Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same
US6893499B2 (en) Silicon single crystal wafer and method for manufacturing the same
JP3747123B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3787472B2 (ja) シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2001146498A (ja) シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
US20130323153A1 (en) Silicon single crystal wafer
JP4699675B2 (ja) アニールウェーハの製造方法
JP3627498B2 (ja) シリコン単結晶の製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6632411B2 (en) Silicon wafer and method for producing silicon single crystal
JP2000154093A (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US7582159B2 (en) Method for producing a single crystal
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4082394B2 (ja) シリコンウエーハの評価方法
JP4463950B2 (ja) シリコンウエーハの製造方法
JP5282762B2 (ja) シリコン単結晶の製造方法
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050314

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Ref document number: 3787472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees