JPH11314997A - 半導体シリコン単結晶ウェーハの製造方法 - Google Patents
半導体シリコン単結晶ウェーハの製造方法Info
- Publication number
- JPH11314997A JPH11314997A JP10122142A JP12214298A JPH11314997A JP H11314997 A JPH11314997 A JP H11314997A JP 10122142 A JP10122142 A JP 10122142A JP 12214298 A JP12214298 A JP 12214298A JP H11314997 A JPH11314997 A JP H11314997A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- wafer
- crystal wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【課題】低酸素濃度のシリコン単結晶から切り出したシ
リコンウェーハをエピタキシャル基板に用いることによ
り、電気特性の良好な半導体シリコン単結晶ウェーハを
安価に提供する。 【解決手段】抵抗率が0.005 〜0.02 Ω・cmで酸素濃度
が12×1017atoms/cm3（ASTM′７９）以下の半導体シリ
コン単結晶をCZ(Czochralski) 法によって製造し、該シ
リコン単結晶を加工してシリコン単結晶基板を得、該シ
リコン単結晶基板上にシリコン単結晶をエピタキシャル
成長させるようにした。
リコンウェーハをエピタキシャル基板に用いることによ
り、電気特性の良好な半導体シリコン単結晶ウェーハを
安価に提供する。 【解決手段】抵抗率が0.005 〜0.02 Ω・cmで酸素濃度
が12×1017atoms/cm3（ASTM′７９）以下の半導体シリ
コン単結晶をCZ(Czochralski) 法によって製造し、該シ
リコン単結晶を加工してシリコン単結晶基板を得、該シ
リコン単結晶基板上にシリコン単結晶をエピタキシャル
成長させるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体シリコン単
結晶ウェーハ（以下、シリコンウェーハ又はウェーハと
いうことがある）の製造方法に関し、特に高集積の半導
体素子の製造に用いられるシリコンウェーハの電気特性
を向上させるために必要な高品質エピタキシャルウェー
ハの製造方法に関するものである。
結晶ウェーハ（以下、シリコンウェーハ又はウェーハと
いうことがある）の製造方法に関し、特に高集積の半導
体素子の製造に用いられるシリコンウェーハの電気特性
を向上させるために必要な高品質エピタキシャルウェー
ハの製造方法に関するものである。
【０００２】
【関連技術】従来、高集積微細化する半導体素子に用い
られるシリコン単結晶より加工されたシリコン単結晶ウ
ェーハは結晶の大直径化に有利なチョクラルスキー（C
Z）法により製造される。
られるシリコン単結晶より加工されたシリコン単結晶ウ
ェーハは結晶の大直径化に有利なチョクラルスキー（C
Z）法により製造される。
【０００３】CZ法によるシリコン単結晶の製造方法で
は、石英坩堝を用いるので、石英坩堝からシリコンメル
トに溶出した酸素原子が結晶成長時にシリコン単結晶中
に取り込まれる。
は、石英坩堝を用いるので、石英坩堝からシリコンメル
トに溶出した酸素原子が結晶成長時にシリコン単結晶中
に取り込まれる。
【０００４】かかる酸素原子はシリコン単結晶中の格子
間位置に過飽和に存在するので半導体素子作製中の熱処
理工程中に析出し結晶欠陥(BMD：Bulk Micro Defect)
を形成する。半導体素子はシリコン単結晶ウェーハの表
面近傍に電気回路を形成するので、かかる領域にBMD が
形成された場合には酸化耐圧特性(TZDB:Time Zero Diel
ectric Breakdown)等の電気的特性が著しく低下してし
まうという問題があった。
間位置に過飽和に存在するので半導体素子作製中の熱処
理工程中に析出し結晶欠陥(BMD：Bulk Micro Defect)
を形成する。半導体素子はシリコン単結晶ウェーハの表
面近傍に電気回路を形成するので、かかる領域にBMD が
形成された場合には酸化耐圧特性(TZDB:Time Zero Diel
ectric Breakdown)等の電気的特性が著しく低下してし
まうという問題があった。
【０００５】これらの問題を改良するために半導体素子
作製工程の前に特定な前熱処理を施す方法としてIG(Int
rinsic Gettering) 熱処理が通常用いられる。
作製工程の前に特定な前熱処理を施す方法としてIG(Int
rinsic Gettering) 熱処理が通常用いられる。
【０００６】これは格子間酸素を含有したCZ法により製
造されたシリコンウェーハに高温熱処理を施し、シリコ
ンウェーハ中の酸素原子の外方拡散によりウェーハ表面
の格子間酸素濃度を低下させ表面近傍には無欠陥層を形
成させた後に低温による酸素析出核形成熱処理を施しウ
ェーハ内部にBMD を形成させる処理方法である。
造されたシリコンウェーハに高温熱処理を施し、シリコ
ンウェーハ中の酸素原子の外方拡散によりウェーハ表面
の格子間酸素濃度を低下させ表面近傍には無欠陥層を形
成させた後に低温による酸素析出核形成熱処理を施しウ
ェーハ内部にBMD を形成させる処理方法である。
【０００７】この処理により、半導体素子作製領域であ
るウェーハ表面は無欠陥で、なおかつウェーハ内部に作
り込んだBMD が熱処理工程等での重金属不純物のゲッタ
リング源となり高品質ウェーハを得ることができる。
るウェーハ表面は無欠陥で、なおかつウェーハ内部に作
り込んだBMD が熱処理工程等での重金属不純物のゲッタ
リング源となり高品質ウェーハを得ることができる。
【０００８】しかし、近年の更に高集積化された半導体
素子ではIG熱処理後にシリコンウェーハ表面で十分に格
子間酸素濃度が下がらずにBMD が残留したり、結晶成長
中に単結晶中に取り込まれたGrown-in欠陥（Semicond.S
ci.Technol.7,1992,135)がシリコン単結晶ウェーハ上に
残留(Jpn.J.Appl.Phys.Vol.36,1997 L591-L594) し素子
の電気的な特性を劣化させる問題がある。
素子ではIG熱処理後にシリコンウェーハ表面で十分に格
子間酸素濃度が下がらずにBMD が残留したり、結晶成長
中に単結晶中に取り込まれたGrown-in欠陥（Semicond.S
ci.Technol.7,1992,135)がシリコン単結晶ウェーハ上に
残留(Jpn.J.Appl.Phys.Vol.36,1997 L591-L594) し素子
の電気的な特性を劣化させる問題がある。
【０００９】これらの問題を改善するためにシリコン単
結晶ウェーハ上にエピタキシャル成長させて高品質半導
体シリコン単結晶ウェーハを得る方法がある。エピタキ
シャル成長はCZ法による単結晶成長と本質的に成長のメ
カニズムが違い、例えば原料ガスとしてSiH2Cl2 を使用
した場合には高温で分解したSiCl2 分子がホローブリッ
ジサイトへ化学的吸着をする。
結晶ウェーハ上にエピタキシャル成長させて高品質半導
体シリコン単結晶ウェーハを得る方法がある。エピタキ
シャル成長はCZ法による単結晶成長と本質的に成長のメ
カニズムが違い、例えば原料ガスとしてSiH2Cl2 を使用
した場合には高温で分解したSiCl2 分子がホローブリッ
ジサイトへ化学的吸着をする。
【００１０】次にH2分子との表面反応でCl2が離脱してS
iがエピタキシャル成長するので、シリコン単結晶ウェ
ーハに規則正しく平行状態で成長していく。したがっ
て、この方法によれば、CZ法によるシリコン単結晶の成
長で見られるような成長縞は導入されず、Grown-in欠陥
のような微小欠陥がなく高品質の半導体素子製造用のウ
ェーハが得られるのである。
iがエピタキシャル成長するので、シリコン単結晶ウェ
ーハに規則正しく平行状態で成長していく。したがっ
て、この方法によれば、CZ法によるシリコン単結晶の成
長で見られるような成長縞は導入されず、Grown-in欠陥
のような微小欠陥がなく高品質の半導体素子製造用のウ
ェーハが得られるのである。
【００１１】
【発明が解決しようとする課題】しかし、エピタキシャ
ル成長させるためのシリコン単結晶ウェーハ中の格子間
酸素濃度が高い場合にはエピタキシャル成長中の熱処理
によりシリコン単結晶中の格子間酸素原子がエピタキシ
ャル層中に拡散し欠陥を形成（第42回応用物理学関係連
合講演会講演予稿集、1995年春28p-ZW-8）してしまい、
半導体素子の電気的特性が悪化してしまう場合が見られ
る。
ル成長させるためのシリコン単結晶ウェーハ中の格子間
酸素濃度が高い場合にはエピタキシャル成長中の熱処理
によりシリコン単結晶中の格子間酸素原子がエピタキシ
ャル層中に拡散し欠陥を形成（第42回応用物理学関係連
合講演会講演予稿集、1995年春28p-ZW-8）してしまい、
半導体素子の電気的特性が悪化してしまう場合が見られ
る。
【００１２】この対策として、エピタキシャル成長する
前に高温熱処理を行いシリコン単結晶ウェーハの格子間
酸素濃度を下げるような製造方法も提案されているが、
熱処理工程が追加されるために工業的にコストが高いも
のとなってしまう新たな問題点が生ずる。
前に高温熱処理を行いシリコン単結晶ウェーハの格子間
酸素濃度を下げるような製造方法も提案されているが、
熱処理工程が追加されるために工業的にコストが高いも
のとなってしまう新たな問題点が生ずる。
【００１３】本発明は、上記した従来技術の問題点に鑑
みなされたもので、その目的は、低酸素濃度のシリコン
単結晶から切り出したシリコンウェーハをエピタキシャ
ルウェーハに用いることにより、電気特性の良好な半導
体シリコン単結晶ウェーハを安価に提供することにあ
る。
みなされたもので、その目的は、低酸素濃度のシリコン
単結晶から切り出したシリコンウェーハをエピタキシャ
ルウェーハに用いることにより、電気特性の良好な半導
体シリコン単結晶ウェーハを安価に提供することにあ
る。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明方法の第１の態様は、抵抗率が0.005 〜0.02
Ω・cmで酸素濃度が12×1017atoms/cm3（ASTM ′７
９）以下の半導体シリコン単結晶をCZ(Czochralski) 法
によって製造し、該シリコン単結晶を加工してシリコン
単結晶ウェーハを得、該シリコン単結晶ウェーハ上にシ
リコン単結晶をエピタキシャル成長させることを特徴と
する。
に、本発明方法の第１の態様は、抵抗率が0.005 〜0.02
Ω・cmで酸素濃度が12×1017atoms/cm3（ASTM ′７
９）以下の半導体シリコン単結晶をCZ(Czochralski) 法
によって製造し、該シリコン単結晶を加工してシリコン
単結晶ウェーハを得、該シリコン単結晶ウェーハ上にシ
リコン単結晶をエピタキシャル成長させることを特徴と
する。
【００１５】また、本発明方法の第２の態様は、抵抗率
が1 〜30Ω・cmで酸素濃度が12×10 17atoms/cm3（ASTM
′７９）以下の半導体シリコン単結晶をCZ(Czochralsk
i) 法によって製造し、該シリコン単結晶を加工してシ
リコン単結晶ウェーハを得、該シリコン単結晶ウェーハ
上にシリコン単結晶をエピタキシャル成長させることを
特徴とする。
が1 〜30Ω・cmで酸素濃度が12×10 17atoms/cm3（ASTM
′７９）以下の半導体シリコン単結晶をCZ(Czochralsk
i) 法によって製造し、該シリコン単結晶を加工してシ
リコン単結晶ウェーハを得、該シリコン単結晶ウェーハ
上にシリコン単結晶をエピタキシャル成長させることを
特徴とする。
【００１６】上記シリコン単結晶は、特開昭56-104791
号公報等に開示されたシリコン単結晶中の酸素濃度の低
減に有効であるMCZ(Magnetic field applied Czochrals
ki)法によって製造されるのが好適である。
号公報等に開示されたシリコン単結晶中の酸素濃度の低
減に有効であるMCZ(Magnetic field applied Czochrals
ki)法によって製造されるのが好適である。
【００１７】本発明においてはCZ法及びMCZ 法のいずれ
の方法によって製造された低酸素濃度のシリコン単結晶
を用いても同様の効果があるが、低酸素濃度のシリコン
単結晶を得るためにはMCZ 法による製造がより効果的で
ある。
の方法によって製造された低酸素濃度のシリコン単結晶
を用いても同様の効果があるが、低酸素濃度のシリコン
単結晶を得るためにはMCZ 法による製造がより効果的で
ある。
【００１８】現在の半導体素子製造に一般的に用いられ
ているウェーハの抵抗率は通常のウェーハでは１〜30Ω
・cm、ボロンの高濃度ドープによるゲッタリングやラッ
チアップ対策の効果を期待するウェーハは0.005〜0.02
Ω・cmを用いることが一般的であるが、本発明方法はい
ずれの抵抗率のウェーハに対しても適用可能なものであ
る。
ているウェーハの抵抗率は通常のウェーハでは１〜30Ω
・cm、ボロンの高濃度ドープによるゲッタリングやラッ
チアップ対策の効果を期待するウェーハは0.005〜0.02
Ω・cmを用いることが一般的であるが、本発明方法はい
ずれの抵抗率のウェーハに対しても適用可能なものであ
る。
【００１９】本発明方法によって製造されたウェーハを
用いて、MOS ダイオードを作製し、その酸化膜耐圧特性
を評価した場合に優れた電気特性を示すが、酸素濃度が
１２×１０17atoms/cm3 （ASTM ′７９）を超えた半導
体シリコン単結晶からのウェーハでは、MOSダイオード
を作製した場合の電気特性は低下してしまう。
用いて、MOS ダイオードを作製し、その酸化膜耐圧特性
を評価した場合に優れた電気特性を示すが、酸素濃度が
１２×１０17atoms/cm3 （ASTM ′７９）を超えた半導
体シリコン単結晶からのウェーハでは、MOSダイオード
を作製した場合の電気特性は低下してしまう。
【００２０】本発明の半導体シリコン単結晶ウェーハ
は、上記した本発明方法によって製造されかつその酸化
膜耐圧等の電気的特性が優れているものである。
は、上記した本発明方法によって製造されかつその酸化
膜耐圧等の電気的特性が優れているものである。
【００２１】
【実施例】以下に、製造例及び実施例を挙げて本発明を
さらに具体的に説明する。
さらに具体的に説明する。
【００２２】製造例１ ルツボ径22″φサイズの石英ルツボに原料ポリシリコン
を110kgチャージし、10Ω・cmの抵抗率となるようにボ
ロンを添加した。シリコンメルトから蒸発するSiOの異
物を除去する為にArガスと、成長炉内の圧力を調整し、
抵抗加熱のヒータにより原料ポリシリコンを溶解した後
にシリコンメルトに種結晶を浸し種回転は反時計方向
に、ルツボは時計方向に6rpmで回転させた。熱応力によ
り種結晶に入った転位を絞り工程にて消滅させ、直径20
0mm（８″φ）のシリコン単結晶をCZ法により育成し
た。このシリコン単結晶の酸素濃度を測定して表１に示
した。なお、ここでの酸素濃度測定値は、ASTM ′７９
により測定した値である。
を110kgチャージし、10Ω・cmの抵抗率となるようにボ
ロンを添加した。シリコンメルトから蒸発するSiOの異
物を除去する為にArガスと、成長炉内の圧力を調整し、
抵抗加熱のヒータにより原料ポリシリコンを溶解した後
にシリコンメルトに種結晶を浸し種回転は反時計方向
に、ルツボは時計方向に6rpmで回転させた。熱応力によ
り種結晶に入った転位を絞り工程にて消滅させ、直径20
0mm（８″φ）のシリコン単結晶をCZ法により育成し
た。このシリコン単結晶の酸素濃度を測定して表１に示
した。なお、ここでの酸素濃度測定値は、ASTM ′７９
により測定した値である。
【００２３】製造例２ 低抵抗結晶を育成するために他のバッチにて0.012Ω・c
mの抵抗値になるようにボロンを添加した以外は製造例
１と同様の条件で直径２００mmのシリコン単結晶を育成
し、このシリコン単結晶の酸素濃度を測定して表１に示
した。
mの抵抗値になるようにボロンを添加した以外は製造例
１と同様の条件で直径２００mmのシリコン単結晶を育成
し、このシリコン単結晶の酸素濃度を測定して表１に示
した。
【００２４】比較製造例１ 比較のため、24″φサイズの石英ルツボにポリシリコン
を150ｋｇチャージし、10Ω・cmの抵抗値になるように
ボロンを添加した以外は製造例１と同様の条件でシリコ
ン単結晶を育成し、このシリコン単結晶の酸素濃度を測
定して表１に示した。
を150ｋｇチャージし、10Ω・cmの抵抗値になるように
ボロンを添加した以外は製造例１と同様の条件でシリコ
ン単結晶を育成し、このシリコン単結晶の酸素濃度を測
定して表１に示した。
【００２５】比較製造例１ 0.012Ω・cmの抵抗率となるようにボロンを添加した以
外は比較製造例１と同様の条件でシリコン単結晶を育成
し、このシリコン単結晶の酸素濃度を測定して表１に示
した。
外は比較製造例１と同様の条件でシリコン単結晶を育成
し、このシリコン単結晶の酸素濃度を測定して表１に示
した。
【００２６】
【表１】
【００２７】製造例３ ルツボ径24″φサイズの石英ルツボに原料ポリシリコン
を150kgチャージし、10Ω・cmの抵抗率となるようにボロ
ンを添加した。成長炉の周囲に横磁場発生装置を配置し
たMCZ法を用いた。シリコンメルトから蒸発するSiOの異
物を除去する為にArガスと、成長炉内の圧力を調整し、
抵抗加熱のヒータにより原料ポリシリコンを溶解し、横
磁場をメルトの中心強度で4000G（ガウス）印加した後
にシリコンメルトに種結晶を浸し反時計方向に回転さ
せ、ルツボを時計方向に1.3rpmで回転させた。熱応力に
より種結晶に入った転位を絞り工程にて消滅させ、直径
200mm（８″φ）のシリコン単結晶を育成した。このシ
リコン単結晶の酸素濃度を測定して表２に示した。な
お、ここでの酸素濃度測定値はASTM ′７９により測定
した値である。
を150kgチャージし、10Ω・cmの抵抗率となるようにボロ
ンを添加した。成長炉の周囲に横磁場発生装置を配置し
たMCZ法を用いた。シリコンメルトから蒸発するSiOの異
物を除去する為にArガスと、成長炉内の圧力を調整し、
抵抗加熱のヒータにより原料ポリシリコンを溶解し、横
磁場をメルトの中心強度で4000G（ガウス）印加した後
にシリコンメルトに種結晶を浸し反時計方向に回転さ
せ、ルツボを時計方向に1.3rpmで回転させた。熱応力に
より種結晶に入った転位を絞り工程にて消滅させ、直径
200mm（８″φ）のシリコン単結晶を育成した。このシ
リコン単結晶の酸素濃度を測定して表２に示した。な
お、ここでの酸素濃度測定値はASTM ′７９により測定
した値である。
【００２８】製造例４ 低抵抗結晶を育成するために他のバッチにて0.012Ω・cm
の抵抗値になるようにボロンを添加した以外は製造例３
と同様の条件でシリコン単結晶を育成した。
の抵抗値になるようにボロンを添加した以外は製造例３
と同様の条件でシリコン単結晶を育成した。
【００２９】
【表２】
【００３０】実施例１ 製造例１によって得られたシリコン単結晶に円筒研削、
スライス、ラッピング及びポリッシングの各処理を施し
てウェーハを得た。このウェーハに膜圧6 μmのエピタ
キシャル成長を施した。エピタキシャル層の抵抗率はそ
れぞれ12Ω・cmに調整した。
スライス、ラッピング及びポリッシングの各処理を施し
てウェーハを得た。このウェーハに膜圧6 μmのエピタ
キシャル成長を施した。エピタキシャル層の抵抗率はそ
れぞれ12Ω・cmに調整した。
【００３１】さらに半導体製造の熱処理プロセスを擬似
的にシュミレーションするために1000℃ 4時間(Dry O2)
+1150 ℃ 13 時間(N2)+1000 ℃ 6時間(Dry O2)のCMOS熱
処理を上記したエピタキシャルウェーハに対して施し
た。これらの処理を施されたウェーハを洗浄し、ゲート
酸化を行って10nmの酸化膜を作製し、ポリシリコンゲー
トのMOS ダイオードを作製した。
的にシュミレーションするために1000℃ 4時間(Dry O2)
+1150 ℃ 13 時間(N2)+1000 ℃ 6時間(Dry O2)のCMOS熱
処理を上記したエピタキシャルウェーハに対して施し
た。これらの処理を施されたウェーハを洗浄し、ゲート
酸化を行って10nmの酸化膜を作製し、ポリシリコンゲー
トのMOS ダイオードを作製した。
【００３２】このMOS ダイオードにつき、ゲート電極の
面積は8mm2、判定電流は1mA/cm2 、ダイオードの測定数
は100 個／ウェーハとして、酸化膜を通してかかる電流
密度が1mA/cm2 の時の当該酸化膜にかかる電界が10MV/c
m 以上の特性を示す素子を良品としてその数を算出し
た。この良品の数を、測定したダイオードの全測定数で
除した値をC-モード率（良品率）として電気特性を評価
した。
面積は8mm2、判定電流は1mA/cm2 、ダイオードの測定数
は100 個／ウェーハとして、酸化膜を通してかかる電流
密度が1mA/cm2 の時の当該酸化膜にかかる電界が10MV/c
m 以上の特性を示す素子を良品としてその数を算出し
た。この良品の数を、測定したダイオードの全測定数で
除した値をC-モード率（良品率）として電気特性を評価
した。
【００３３】本実施例（高抵抗率CZ法低酸素品）のC-モ
ード率は、平均で９２％であり、極めて良好な電気特性
を示した。なお、電気特性の評価にはそれぞれ２枚のウ
ェーハを使用した。本実施例のC-モード率を下記する実
施例２（低抵抗率CZ法低酸素品）のC-モード率とともに
図１に示した。
ード率は、平均で９２％であり、極めて良好な電気特性
を示した。なお、電気特性の評価にはそれぞれ２枚のウ
ェーハを使用した。本実施例のC-モード率を下記する実
施例２（低抵抗率CZ法低酸素品）のC-モード率とともに
図１に示した。
【００３４】実施例２ 製造例２によって得られたシリコン単結晶を用いて実施
例１と同様にポリシリコンゲートのMOS ダイオードを作
製し、同様に電気特性を評価した。本実施例（低抵抗率
CZ法低酸素品）のC-モード率は、平均で８６％であり、
良好な電気特性を示した。本実施例のC-モード率を上記
した実施例１（高抵抗率CZ法低酸素品）のC-モード率と
ともに図１に示した。
例１と同様にポリシリコンゲートのMOS ダイオードを作
製し、同様に電気特性を評価した。本実施例（低抵抗率
CZ法低酸素品）のC-モード率は、平均で８６％であり、
良好な電気特性を示した。本実施例のC-モード率を上記
した実施例１（高抵抗率CZ法低酸素品）のC-モード率と
ともに図１に示した。
【００３５】実施例３ 製造例３によって得られたシリコン単結晶を用いて実施
例１と同様にポリシリコンゲートのMOS ダイオードを作
製し、同様に電気特性を評価した。本実施例（高抵抗率
MCZ法低酸素品）のC-モード率は、平均で８３％であ
り、良好な電気特性を示した。本実施例のC-モード率を
下記する実施例４（低抵抗率MCZ法低酸素品）のC-モー
ド率とともに図２に示した。
例１と同様にポリシリコンゲートのMOS ダイオードを作
製し、同様に電気特性を評価した。本実施例（高抵抗率
MCZ法低酸素品）のC-モード率は、平均で８３％であ
り、良好な電気特性を示した。本実施例のC-モード率を
下記する実施例４（低抵抗率MCZ法低酸素品）のC-モー
ド率とともに図２に示した。
【００３６】実施例４ 製造例４によって得られたシリコン単結晶を用いて実施
例１と同様にポリシリコンゲートのMOS ダイオードを作
製し、同様に電気特性を評価した。本実施例（低抵抗率
MCZ法低酸素品）のC-モード率は、平均で８７％であ
り、良好な電気特性を示した。本実施例のC-モード率を
上記した実施例３（高抵抗率MCZ法低酸素品）のC-モー
ド率とともに図２に示した。
例１と同様にポリシリコンゲートのMOS ダイオードを作
製し、同様に電気特性を評価した。本実施例（低抵抗率
MCZ法低酸素品）のC-モード率は、平均で８７％であ
り、良好な電気特性を示した。本実施例のC-モード率を
上記した実施例３（高抵抗率MCZ法低酸素品）のC-モー
ド率とともに図２に示した。
【００３７】比較例１ 比較製造例１によって得られたシリコン単結晶を用いて
実施例１と同様にポリシリコンゲートのMOS ダイオード
を作製し、同様に電気特性を評価した。本比較例（高抵
抗率CZ法高酸素品）のC-モード率は、平均で６８％であ
り、電気特性が低下していた。本比較例のC-モード率を
下記する比較例２（低抵抗率CZ法高酸素品）のC-モード
率とともに図３に示した。
実施例１と同様にポリシリコンゲートのMOS ダイオード
を作製し、同様に電気特性を評価した。本比較例（高抵
抗率CZ法高酸素品）のC-モード率は、平均で６８％であ
り、電気特性が低下していた。本比較例のC-モード率を
下記する比較例２（低抵抗率CZ法高酸素品）のC-モード
率とともに図３に示した。
【００３８】比較例２ 比較製造例２によって得られたシリコン単結晶を用いて
実施例１と同様にポリシリコンゲートのMOS ダイオード
を作製し、同様に電気特性を評価した。本比較例（低抵
抗率CZ法高酸素品）のC-モード率は、平均で５８％であ
り、電気特性が大きく低下していた。本比較例のC-モー
ド率を上記した比較例１（高抵抗率CZ法高酸素品）のC-
モード率とともに図３に示した。
実施例１と同様にポリシリコンゲートのMOS ダイオード
を作製し、同様に電気特性を評価した。本比較例（低抵
抗率CZ法高酸素品）のC-モード率は、平均で５８％であ
り、電気特性が大きく低下していた。本比較例のC-モー
ド率を上記した比較例１（高抵抗率CZ法高酸素品）のC-
モード率とともに図３に示した。
【００３９】上記した実施例１〜４及び比較例１〜２の
電気特性の測定結果から明らかなごとく、結晶中の酸素
濃度が低いシリコン単結晶のウェーハ（実施例１〜４）
では酸化膜耐圧のC-モード率が概ね８０％を超える良好
な特性を示したが、高酸素品（比較例１〜２）のC-モー
ド率は５５〜７０％程度であった。したがって、実施例
１〜４に示されるように、低酸素濃度シリコンウェーハ
にエピタキシャル成長させることにより優れた電気特性
が得られるが、一方では比較例１〜２に示されるように
高酸素濃度シリコンウェーハにエピタキシャル成長させ
た場合には電気特性が低下することが判明した。
電気特性の測定結果から明らかなごとく、結晶中の酸素
濃度が低いシリコン単結晶のウェーハ（実施例１〜４）
では酸化膜耐圧のC-モード率が概ね８０％を超える良好
な特性を示したが、高酸素品（比較例１〜２）のC-モー
ド率は５５〜７０％程度であった。したがって、実施例
１〜４に示されるように、低酸素濃度シリコンウェーハ
にエピタキシャル成長させることにより優れた電気特性
が得られるが、一方では比較例１〜２に示されるように
高酸素濃度シリコンウェーハにエピタキシャル成長させ
た場合には電気特性が低下することが判明した。
【００４０】
【発明の効果】以上述べたごとく、本発明によれば、電
気特性の優れた半導体シリコン単結晶ウェーハを安価に
製造することができるという効果がある。
気特性の優れた半導体シリコン単結晶ウェーハを安価に
製造することができるという効果がある。
【図１】 実施例１及び２におけるMOSダイオードの電
気特性を示すグラフである。
気特性を示すグラフである。
【図２】 実施例３及び４におけるMOS ダイオードの電
気特性を示すグラフである。
気特性を示すグラフである。
【図３】 比較例１及び２におけるMOS ダイオードの電
気特性を示すグラフである。
気特性を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 友彦 福島県西白河郡西郷村大字小田倉字大平 150 信越半導体株式会社白河工場内
Claims (4)
- 【請求項１】 抵抗率が0.005 〜0.02 Ω・cmで酸素濃
度が12×1017atoms/cm3（ASTM ′７９）以下の半導体シ
リコン単結晶をCZ(Czochralski) 法によって製造し、該
シリコン単結晶を加工してシリコン単結晶ウェーハを
得、該シリコン単結晶ウェーハ上にシリコン単結晶をエ
ピタキシャル成長させることを特徴とする半導体シリコ
ン単結晶ウェーハの製造方法。 - 【請求項２】 抵抗率が1 〜30Ω・cmで酸素濃度が12×
1017atoms/cm3（ASTM ′７９）以下の半導体シリコン単
結晶をCZ(Czochralski) 法によって製造し、該シリコン
単結晶を加工してシリコン単結晶ウェーハを得、該シリ
コン単結晶ウェーハ上にシリコン単結晶をエピタキシャ
ル成長させることを特徴とする半導体シリコン単結晶ウ
ェーハの製造方法。 - 【請求項３】 前記シリコン単結晶をMCZ(Magnetic fie
ld applied Czochralski) 法によって製造することを特
徴とする請求項１又は２記載の半導体シリコン単結晶ウ
ェーハの製造方法。 - 【請求項４】 請求項１〜３のいずれか１項に記載され
た方法によって製造されることを特徴とする電気特性の
優れた半導体シリコン単結晶ウェーハ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10122142A JPH11314997A (ja) | 1998-05-01 | 1998-05-01 | 半導体シリコン単結晶ウェーハの製造方法 |
| TW088105780A TW513768B (en) | 1998-05-01 | 1999-04-12 | Method of manufacturing semiconductor silicon single crystal wafer |
| EP99302829A EP0953658A1 (en) | 1998-05-01 | 1999-04-13 | Method of manufacturing semiconductor silicon single crystal wafer |
| US09/290,261 US6117231A (en) | 1998-05-01 | 1999-04-13 | Method of manufacturing semiconductor silicon single crystal wafer |
| SG1999001850A SG71206A1 (en) | 1998-05-01 | 1999-04-16 | Method of manufacturing semi-conductor silicon single crystal wafer |
| KR1019990015216A KR19990087977A (ko) | 1998-05-01 | 1999-04-28 | 반도체실리콘단결정웨이퍼의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10122142A JPH11314997A (ja) | 1998-05-01 | 1998-05-01 | 半導体シリコン単結晶ウェーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11314997A true JPH11314997A (ja) | 1999-11-16 |
Family
ID=14828661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10122142A Pending JPH11314997A (ja) | 1998-05-01 | 1998-05-01 | 半導体シリコン単結晶ウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6117231A (ja) |
| EP (1) | EP0953658A1 (ja) |
| JP (1) | JPH11314997A (ja) |
| KR (1) | KR19990087977A (ja) |
| SG (1) | SG71206A1 (ja) |
| TW (1) | TW513768B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| JP3750526B2 (ja) * | 1999-03-16 | 2006-03-01 | 信越半導体株式会社 | シリコンウエーハの製造方法及びシリコンウエーハ |
| JP3988307B2 (ja) | 1999-03-26 | 2007-10-10 | 株式会社Ｓｕｍｃｏ | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
| US20020142170A1 (en) * | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
| JP3787472B2 (ja) * | 1999-11-12 | 2006-06-21 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 |
| US6565652B1 (en) * | 2001-12-06 | 2003-05-20 | Seh America, Inc. | High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method |
| US6576501B1 (en) | 2002-05-31 | 2003-06-10 | Seh America, Inc. | Double side polished wafers having external gettering sites, and method of producing same |
| JP4092993B2 (ja) | 2002-09-13 | 2008-05-28 | 信越半導体株式会社 | 単結晶育成方法 |
| US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
| JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 |
| JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 |
| JP2010056316A (ja) * | 2008-08-28 | 2010-03-11 | Sumco Corp | シリコンウェーハ及びその製造方法 |
| JP5560546B2 (ja) * | 2008-08-28 | 2014-07-30 | 株式会社Ｓｕｍｃｏ | シリコンウェーハ及びその製造方法 |
| AU2020328504A1 (en) | 2019-08-09 | 2022-02-17 | Leading Edge Equipment Technologies, Inc. | Producing a ribbon or wafer with regions of low oxygen concentration |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2059932B (en) * | 1979-09-20 | 1983-10-12 | Sony Corp | Solidification processes |
| US4659421A (en) * | 1981-10-02 | 1987-04-21 | Energy Materials Corporation | System for growth of single crystal materials with extreme uniformity in their structural and electrical properties |
| JPH02263793A (ja) * | 1989-04-05 | 1990-10-26 | Nippon Steel Corp | 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法 |
| JP2686460B2 (ja) * | 1990-03-12 | 1997-12-08 | 住友シチックス株式会社 | 単結晶製造方法 |
| JP2640315B2 (ja) * | 1993-03-22 | 1997-08-13 | 住友シチックス株式会社 | シリコン単結晶の製造方法 |
| JP3274246B2 (ja) * | 1993-08-23 | 2002-04-15 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
-
1998
- 1998-05-01 JP JP10122142A patent/JPH11314997A/ja active Pending
-
1999
- 1999-04-12 TW TW088105780A patent/TW513768B/zh not_active IP Right Cessation
- 1999-04-13 US US09/290,261 patent/US6117231A/en not_active Expired - Fee Related
- 1999-04-13 EP EP99302829A patent/EP0953658A1/en not_active Withdrawn
- 1999-04-16 SG SG1999001850A patent/SG71206A1/en unknown
- 1999-04-28 KR KR1019990015216A patent/KR19990087977A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6117231A (en) | 2000-09-12 |
| TW513768B (en) | 2002-12-11 |
| KR19990087977A (ko) | 1999-12-27 |
| SG71206A1 (en) | 2000-03-21 |
| EP0953658A1 (en) | 1999-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581047B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| KR100786881B1 (ko) | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| KR20070075349A (ko) | 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법 | |
| JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP4192530B2 (ja) | パーティクルモニター用シリコン単結晶ウェーハの製造方法 | |
| US6056931A (en) | Silicon wafer for hydrogen heat treatment and method for manufacturing the same | |
| JP4196602B2 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP2003086597A (ja) | シリコン半導体基板およびその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3433678B2 (ja) | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 |