[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19928570A1 - Herstellungsverfahren für Halbleitervorrichtungen, Ätz-Zusammensetzungen zur Herstellung von Halbleitervorrichtungen, und Halbleitervorrichtungen, welche unter Verwendung des Verfahrens hergestellt sind - Google Patents

Herstellungsverfahren für Halbleitervorrichtungen, Ätz-Zusammensetzungen zur Herstellung von Halbleitervorrichtungen, und Halbleitervorrichtungen, welche unter Verwendung des Verfahrens hergestellt sind

Info

Publication number
DE19928570A1
DE19928570A1 DE19928570A DE19928570A DE19928570A1 DE 19928570 A1 DE19928570 A1 DE 19928570A1 DE 19928570 A DE19928570 A DE 19928570A DE 19928570 A DE19928570 A DE 19928570A DE 19928570 A1 DE19928570 A1 DE 19928570A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
etching
layer
semiconductor devices
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19928570A
Other languages
English (en)
Other versions
DE19928570B4 (de
Inventor
Gyu-Hwan Kwag
Se-Jong Ko
Kyung-Seuk Hwang
Jun-Ing Gil
Sang-O Park
Dae-Hoon Kim
Sang-Moon Chun
Ho-Gyun Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19928570A1 publication Critical patent/DE19928570A1/de
Application granted granted Critical
Publication of DE19928570B4 publication Critical patent/DE19928570B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung von Halbleitervorrichtungen bereitgestellt, welches die Formation einer leitenden Verbindungsstelle enthält und die Schritthöhe einer dielektrischen Zwischenlageschicht minimiert. Eine Ätz-Zusammensetzung wird für derartige Herstellungsverfahren ebenso bereitgestellt. Das Verfahren zur Herstellung von Halbleitervorrichtungen enthalten die Schritte einer Ausbildung einer isolierenden Schicht über ein Halbleitersubstrat, Ausbilden von Kontaktlöchern in der isolierenden Schicht, Bilden einer leitenden Schicht über die isolierende Schicht, um die Kontaktlöcher zu begraben, Drehen des Halbleitersubstrats und Ätzen der leitenden Schicht, indem eine Ätz-Zusammensetzung auf das sich drehende Halbleitersubstrat aufgebracht wird, und Dreh-Ätzen der Wolframschicht unter Verwendung einer Ätz-Zusammensetzung beispielsweise derart, daß die leitende Schicht lediglich in den Kontaktlöchern verbleibt und nicht über die isolierenden Schicht verbleibt. Die Ätz-Zusammensetzung enthält zumindest ein Oxidationsmittel, welche aus H¶2¶O¶2¶, O¶2¶, IO¶4¶·-·, BrO¶3¶, ClO¶3¶, S¶2¶O¶8¶·-·, KIO¶3¶, H¶5¶IO¶6¶, KOH und HNO¶3¶ zumindest ein Verstärkungsmittel, welches aus HF, NH¶4¶OH, H¶3¶PO¶4¶, H¶2¶SO¶4¶, NH¶4¶F und HCl und eine Bufferlösung, welche in bestimmten Mengen miteinander vermischt werden, ausgewählt werden.

Description

Hintergrund der Erfindung
Die vorliegende Erfindung bezieht sich auf Herstellungsverfahren für Halbleiter­ vorrichtungen. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zur Herstellung von Halbleitervorrichtungen, um eine Formation von leitenden Zulei­ tungen oder Verbindungsstellen unter Verwendung von Wolfram, Kupfer, Polysilizium und dgl. bereitzustellen und die Schritthöhe von dielektrischen Zwischenlageschichten durch Ätzen dünner Filmer auf Halbleitersubstraten unter Verwendung spezifischer Ätz- Zusammensetzungen und Dreh-Ätz-Verfahren zu minimieren. Die vorliegende Erfin­ dung bezieht sich ebenso auf eine Ätz-Zusammensetzung zur Herstellung von Halblei­ tervorrichtungen, und Halbleitervorrichtungen, welche mit diesen Verfahren hergestellt wurden.
Vor kurzem entstand eine verstärkte Nachfrage nach Formationstechnologien mit feinem Muster für Halbleitervorrichtungen und die Verwendung von mehrfach ge­ schichteten Schaltungsstrukturen für Halbleitungsvorrichtungen, soweit sie hochinte­ griert werden. Mit anderen Worten werden die Oberflächenstrukturen der Halbleitervor­ richtungen mehr und mehr komplizierter, bis zu dem Punkt, an dem die Schritthöhe zwischen den Schichten Fehlfunktionen in den Herstellungsverfahren der Halbleitervor­ richtungen verursachen kann.
Bei einem Photolithographieverfahren aus verschiedenen Herstellungsbearbei­ tungsschritten wird ein Photolackmuster auf dem Halbleitersubstrat durch Beschichten eines Wafers mit einem Photolack ausgebildet. Eine Maske mit schaltungsbildenden Elementen wird auf dem Wafer ausgerichtet, und ein Belichtungsprozeß wird ausge­ führt, indem Photolack auf dem Wafer mit Licht belichtet oder bestrahlt wird.
Halbleitervorrichtungen mit relativ großen kritischen Ausmaßen bzw. Dimensio­ nen, das heißt die kleinste Dimension, welche hergestellt werden kann, und eine tiefge­ lagerte Struktur können einige Probleme verursachen. Allerdings ist es mit den feineren Strukturen bzw. Mustern der momentan auf den Halbleitersubstraten verwendeten, mehrfach geschichteten Strukturen schwierig, exakt zwischen der oberen Stelle bzw. Lage und der unteren Stelle der Schritthöhe zwischen den Schichten bei dem Belich­ tungsprozeß zu fokussieren. Folglich ist eine exakte Musterformation bzw. -ausbildung schwer zu erzielen.
Deshalb werden Flachbearbeitungsverfahren zur Minimierung der Schritthöhe zwischen den Schichten wichtiger. Unterschiedliche Flachbearbeitungsverfahren, bei­ spielsweise Silizium-auf-Glas-(SOG)-Schichtabscheidung, Von-Hinten-Ätzen oder Rückfluß oder dgl. angewandt, um die oben genannten Probleme zu überwinden, jedoch haben derartige Verfahren andere Probleme, welche damit einhergehen. Ein anderes Verfahren zur Planarisation bzw. Flachbearbeitung ist ein chemisch-mechanisches Po­ lier-(CMP)-Verfahren.
Das CMP-Verfahren wurde als ein Flachbearbeitungsverfahren entwickelt, wel­ ches über die gesamte Oberfläche des Wafers arbeitet. Falls das CMP-Verfahren auf ein Herstellungsverfahren für Halbleitervorrichtungen angewandt wird, ist die Abtragungs- bzw. Entfernungsrate oder die Gleichmäßigkeit der Planarisation des Flachbearbei­ tungsverfahrens wichtige CMP-Parameter.
In dem Fall, in dem eine Siliziumdioxid-(SiO2)-Schicht unter Verwendung eines Oxid-Schicht-CMP-Verfahrens eingeebnet bzw. flachbearbeitet wird, wird die Eigen­ schaft des Siliziumdioxids (SiO2) in ein hydrophiles Objekt hinsichtlich H2O-Durch­ lässigkeit über eine Reaktion mit alkalischem Schlamm verändert. Wasser, wel­ ches in Silziumdioxid (SiO2) eindringt, fungiert dazu, die Verbindungskette des Silizi­ umdioxids (SiO2) zu trennen. Das Siliziumdioxid (SiO2) wird dann von einem physika­ lischen Mechanismus durch die Verwendung eines Schleifmittels entfernt.
In dem Fall, wo eine metallische Schicht unter Verwendung eines CMP- Verfahrens eingeebnet bzw. flachbearbeitet wird, erzeugt jedoch die chemische Reakti­ on auf der Oberfläche der Metallschicht durch ein Oxidationsmittel innerhalb des Schlamms eine metallische Oxidschicht. Diese metallische Oxidschicht wird durch die mechanische (physikalische) Reibung des Schleifmittels mit der obersten Schicht des unebenen Musters entfernt.
Fig. 1 ist eine schematische Darstellung, welche die herkömmliche CMP-Vorrichtung zur Herstellung von Halbleitervorrichtungen zeigt.
Unter Bezugnahme auf Fig. 1 enthält die CMP-Vorrichtung ein Polierkopf 102, ein Poliertisch 104 und ein Polierkissen bzw. -druckunterlage 108. Das CMP-Verfahren wird auf dem Poliertisch 104 durchgeführt. Das Polierkissen 108 wird auf dem Polier­ tisch 104 ausgebildet und hält ein Halbleitersubstrat 100. Ein Schlamm wird dann von einer Schlammzuführungszuleitung 106 zugeführt, um das Halbleitersubstrat 100 zu polieren. Der Polierkopf 102 sichert das Halbleitersubstrat 100 auf dem Polierkissen 108 und ist in eine Drehrichtung bewegbar.
Die Polierdruckunterlage 108 kommt bei dem CMP-Verfahren mit dem Halblei­ tersubstrat 100 in Kontakt. Das Halbleitersubstrat 100 wird von dem Polierkopf 102 gedreht und der Schlamm wird auf die Polierdruckunterlage 108 zugeführt. Der Schlamm und die Oberfläche des Halbleitersubstrats 100 reagieren miteinander, was das Halbleitersubstrat 100 dazu veranlaßt, von der Polierdruckplatte 108 poliert zu werden.
Fig. 2 bis 7 sind Querschnittsansichten, welche ein Herstellungsverfahren für die Halbleitervorrichtung zeigen und die herkömmlichen Verfahrensabläufe zur Ausbildung eines Wolframverbindungsstellen beschreibt, und zwar einschließlich unter Verwen­ dung eines CMP-Verfahrens. Die Verfahren zur Bildung sowohl eines Wolframverbin­ dungsstellenabschnitts und einer Ausrichtungsmarkierung werden gleichzeitig gezeigt.
Die Halbleitervorrichtung, welche in Fig. 2 bis 7 gezeigt ist, wird in einem Kern­ abschnitt (C), welcher aus Komponenten einer elektrischen Schaltung ausgebildet ist, und einem Rand- bzw. Umfangsabschnitt (P) unterteilt, welcher von Komponenten der Ausrichtungsmarkierungen, Schreibelinien bzw. Ritzrahmen und dgl. gebildet ist.
Wie in Fig. 2 gezeigt ist, wird die Oxidschicht 114 als eine dielektrische Schicht auf den Halbleitersubstrat 110 ausgebildet, und weist eine Vielzahl von lokalen Mustern 112 auf, welche voneinander beabstandet ausgebildet sind. Die lokalen Muster 112 kön­ nen jeweils ein Polysiliziummuster oder Metallmuster als eine leitende Schicht enthal­ ten. Die Oxidschicht 114 ist eine Siliziumdioxidschicht (SiO2), welche durch ein her­ kömmliches chemisches Dampfabscheide-(CVD)-Verfahren gebildet ist, obwohl eine Phosphosilikat-(PSG)-Schicht oder eine Borophosphosilikat-(BPSG)-Schicht ebenso als eine dielektrische Schicht zwischen dem Polysilizium-Musterschichten oder zwischen den Metallschichten verwendet werden kann. Zu diesem Zeitpunkt wird die Oxidschicht 114 sowohl auf den Zell- bzw. Kern- als auch auf den Umfangsabschnitten ausgebildet.
Wie in Fig. 3 gezeigt ist, wird die Oxidschicht 114, welche anfänglich uneben aufgrund des Vorhandenseins des lokalen Musters 112 ist, unter Verwendung der CMP- Vorrichtung, welche in Fig. 1 gezeigt und oben beschrieben ist, planarisiert bzw. flach­ gemacht.
Wie in Fig. 4 gezeigt ist, werden Kontaktlöcher 116 über ein typisches Photolito­ graphie- bzw. Ätz-Verfahren ausgebildet, indem die Oxidschicht 114 mit einem Photo­ lack abgedeckt bzw. beschichtet wird, indem ein Photolack ausgebildet wird und dann die Oxidschicht 114 unter Verwendung des Photolackmusters als eine Ätz-Maske geätzt wird. Zu diesem Zeitpunkt wird ein Randloch 118, welches als eine Ausrichtungsmar­ kierung oder ein Ritzrahmen verwendet wird, in der Oxidschicht 114 in den Randbe­ reich (P) mit einem Durchmesser gebildet, welcher größer als derjenige der Kontaktlö­ cher 116 ist.
Wie in Fig. 5 gezeigt ist, wird eine duale Titan/Titannitrit (Ti/TiN) über die ge­ samte Oberfläche der Oxidschicht 114 als eine Sperr- bzw. Barrierenschicht 120 ausge­ bildet, bevor eine Wolframschicht ausgebildet wird. Die duale Ti/TiN-Sperrschicht 120 enthält eine Ti-Schicht 120a und eine TiN-Schicht 120b. Die Ti-Schicht 120a wird unter Verwendung eines konventionellen Sputterverfahrens oder eines CVD-Verfahrens aus­ gebildet, wobei die TiN-Schicht 120b unter Verwendung eines typischen Sputterverfah­ rens ausgebildet wird. Die Sperrschicht 120 reduziert den Kontaktwiderstand bzw. Kontaktübergangswiderstand von der Wolframschicht und verbessert die Haftung der Oxidschicht 114 und der Wolframschicht. Zusätzlich wird während eines späteren Ver­ fahrens zum Entfernen der Wolframschicht die Sperrschicht 120 als eine Stopper- bzw. Halteschicht verwendet. Zu diesem Zeitpunkt wird die Sperrschicht 120 sowohl über als auch in die Kontaktlöcher 116 und das Randloch 118 ausgebildet.
Wie in Fig. 6 gezeigt ist, wird eine Wolframschicht 122 über die gesamte Oxid­ schicht 114 mit einer Dicke ausgebildet, welche ausreichend ist, um die Kontaktlöcher 116 einzugraben und zumindest teilweise das Randloch 118 zu füllen. Das Randloch 118 weist einen größeren Durchmesser auf als derjenige der Kontaktlöcher 116 des Kernteils, allerdings wird das Randloch 118 des Randabschnitts so nicht vollständig mit der Wolframschicht 122 gefüllt, jedoch sind deren Boden und Seitenwänden überdeckt.
Wie in Fig. 7 gezeigt ist, ist das Halbleitersubstrat 110 mit der darauf ausgebilde­ ten Wolframschicht 122 auf dem Polier- bzw. Schleifkopf 102 der CMP-Vorrichtung von Fig. 1 befestigt und das Polierkissen 108 kontaktiert die Wolframschicht 122 wäh­ rend der Metallschichtschlamm von dem Schlammzuführungsleitung 106 zugeführt wird. Der Polierkopf 102 wird dann gedreht, um den oberen Abschnitt bzw. einen Teil der Wolframschicht 122 auf der Sperrschicht 120 so zu entfernen bzw. abzutragen, daß der untere Abschnitt bzw. Teil der Wolframschicht 123 innerhalb des Kontaktlochs 116 bleibt. Zu diesem Zeitpunkt verbleibt allerdings der untere Abschnitt der Wolfram­ schicht 123 ebenso auf dem Boden und den Seitenwänden des Randlochs 118. Die ver­ bleibende Wolframschicht 123 in dem Randloch 118, (das heißt die Ausrichtungsmar­ kierung oder der Ritzrahmen) kann später die Erzeugung von Teilchen in einem darauf­ folgenden Photolithographie-Verfahren herbeiführen bzw. verursachen, wodurch die Ausrichtungsfähigkeit des Photolithographieverfahrens geschwächt wird.
Das Herstellungsverfahren für die Wolframverbindungsstelle sollte typischerweise nach der Flachbearbeitung bzw. dem Flachmachen der dielektrischen Zwischenlage­ schicht (ILD) durchgeführt werden. Wenn das CMP-Verfahren zu der Flachbearbeitung bzw. dem Flachmachen für die Oberfläche des Halbleiterwafers hinzugefügt wird, ver­ mindert somit das CMP-Verfahren die Produktivität der Herstellung und erhöht die Ausgaben der Halbleitervorrichtungskosten wegen der kurzen Zeitspanne, welche für den Austausch des Polierkopfes und des Schlamms zugestanden wird.
Zusätzlich erhöht der jeweilige Nachtrocknungsprozeß, welcher während der Formation der Wolframverbindungsstelle verwendet wird, den Kontaktwiderstand und die schlechte elektrische Eigenschaften des Transistors, wegen der damit einhergehen­ den elektrischen Aufladung des Plasmas.
Deshalb entstand ein Bedürfnis ein Verfahren dahingehend zu entwickeln, wel­ ches die oben beschriebenen Probleme löst. Aus diesem Grund wird ein Verfahren be­ reitgestellt, welches die oben genannten Probleme löst und die Effizienz und Produkti­ vität der Halbleitervorrichtungsherstellung verbessert.
Diese Aufgaben werden mit den Merkmalen der Ansprüche 1, 14, 22 oder 29 ge­ löst.
Die vorliegende Erfindung stellt ein Verfahren zur Herstellung von Halbleitervor­ richtungen bereit, welche sich darauf beziehen, die leitenden Schichten oder die dielek­ trischen Zwischenlageschichten auf dem Halbleitersubstrat unter Verwendung des Dreh- Ätz-Verfahrens zu ätzen, indem eine Ätz-Zusammensetzung auf einen rotierenden Halbleitersubstrat zugeführt wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Her­ stellung von Halbleitervorrichtungen bereitzustellen, indem die elektrischen Zwischen­ lageschichten eingeebnet bzw. flachbearbeitet werden und leitende Verbindungsstellen ohne Mikrokratzer auf der Oberfläche des Halbleitersubstrates ausgebildet werden, um eine unnötige Erhöhung des Kontaktwiderstandes zu vermeiden.
Ein weitere Aufgabe der vorliegenden Erfindung ist es, eine Ätz- Zusammenstellung bereitzustellen, um die leitenden Schichten oder die dielektrischen Zwischenlageschichten mit dem Dreh-Ätzverfahren zu ätzen.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung von Halbleitervorrichtungen bereitgestellt, welches das Ausbilden einer Isolierschicht über ein Halbleitersubstrat, das Ausbilden von Kontaktlöchern in der Isolierschicht, das Aus­ bilden einer leitenden Schicht über die Isolierschicht, um die Kontaktlöcher einzugraben bzw. zu begraben, das Rotieren des Halbleitersubstrats und das Ätzen der Leitungs­ schicht aufweist, indem eine Ätz-Zusammensetzung auf das rotierende Halbleitersub­ strat aufgelegt wird. Die Ätz-Zusammensetzung weist vorzugsweise eine Mischung aus zumindest einem Oxidationsmittel auf, welches aus der Gruppe ausgewählt wird, wel­ che besteht aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH, HNO3, und zu­ mindest einem Leistungssteigerungsmittel bzw. Verbesserungsmittel oder Verstär­ kungsmittel, welches aus der Gruppe ausgewählt wird, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F und HCl und einer Bufferlösung. Das Oxidationsmittel, das Ver­ besserungsmittel und die Bufferlösung weisen vorzugsweise ein derartiges Mischungs­ verhältnis auf, daß nach dem Ätzen das Material der leitenden Schicht lediglich inner­ halb des Kontaktloches vorhanden ist und nicht über der Isolierungsschicht vorhanden ist.
Die Bufferlösung kann entionisiertes Wasser aufweisen. Die leitende Schicht kann ein Material aufweisen, welches aus der Gruppe ausgewählt ist, welche aus Wolfram (W), Kupfer (Cu) und Polysilizium besteht.
Das Verfahren kann ferner aufweisen das Ausbilden einer Sperrmetallschicht über das Halbleitersubstrat und der isolierenden Schicht, nachdem die Kontaktlöcher in der isolierenden Schicht ausgebildet werden, jedoch bevor die leitende Schicht ausgebildet wird. Die Sperrmetallschicht kann aufweisen ein Material, welches aus der Gruppe von Ti, TiN, Ti/TiN, Ta, TaN und Ta/TaN ausgewählt wird.
Die Drehgeschwindigkeit des Halbleitersubstrats ist vorzugsweise zwischen 200 bis 5000 Umdrehungen pro Minute. Die Ätz-Zusammensetzung wird vorzugsweise mit einer Rate bzw. Verhältnis von 0,1 bis 2,5 l/min zugeführt.
Die Ätz-Zusammensetzung wird über eine Düse, welche oberhalb des Halbleiter­ substrats plaziert ist, zugeführt, wobei die Düse ein Längsträger- bzw. Ausleger­ schwung entweder rechts zum Zentrum oder links zum Zentrum des Halbleitersubstrats durchführt. Der Auslegerschwung variiert vorzugsweise von 80 mm nach links von dem Zentrum des Halbleitersubstrats und 80 mm nach rechts von dem Zentrum des Halblei­ tersubstrats. Der Auslegerschwung kann einen Auslegerschwungabschnitt für lange Di­ stanzen bzw. mit großer Wegstrecke und einen Auslegerschwungabschnitt für kurze Distanzen mit kleiner Wegstrecke aufweisen, welche nacheinander ausgeführt werden.
Die Verfahrenstemperatur liegt in dem Bereich von 20 bis 90° Celsius und das Halbleitersubstrat wird vorzugsweise bis ungefähr zu der Verfahrenstemperatur der Ätz- Zusammensetzung erwärmt.
Insbesondere kann die Ätz-Zusammensetzung 0,01 bis 30 Gewichtsprozent von HNO3 als Oxidationsmittel 0,01 bis 30 Gewichtsprozent von NH4F als Verbesserungs­ mittel und die verbleibenden Gewichtsprozent entionisiertes Wasser aufweisen. Die Ätz-Zusammensetzung kann ebenso 3 bis 55 Gewichtsprozent von HNO3 als Oxidati­ onsmittel, 0,2 bis 35 Gewichtsprozent von HF als Verbesserungsmittel und ein verblei­ benden Gewichtsprozent entionisiertes Wasser sein. Die Ätz-Zusammensetzung können ebenso 0,2 bis 30 Gewichtsprozent von H2O2 als Oxidationsmittel, 0,01 bis 30 Ge­ wichtsprozent von NH4OH als Verbesserungsmittel und verbleibende Gewichtsprozent entionisiertes Wasser sein. Die Ätz-Zusammensetzung kann ebenso 3 bis 60 Gewichts­ prozent von HNO3 als Oxidationsmittel, 0,06 bis 30 Gewichtsprozent von HF als Ver­ besserungsmittel und ein verbleibendes Gewichtsprozent entionisiertes Wasser sein.
Es wird ebenso ein Verfahren zur Herstellung von Halbleitervorrichtungen bereit­ gestellt, welches die Schritte aufweist: Ausbilden einer Isolierschicht über ein Halblei­ tersubstrat, Ausbilden von Kontaktlöchern in die Isolierschicht, Ausbilden der leitenden Schicht über die Isolierschicht, um die Kontaktlöcher zu begraben bzw. einzugraben, Drehen des Halbleitersubstrats, Ausführen eines ersten Ätzens, in dem auf das drehende Halbleitersubstrat eine erste Ätz-Zusammensetzung mit einer ersten Ätz-Rate aufgelegt wird, um die leitende Schicht um eine Dicke von zwischen 40 bis 95% einer Gesamt­ dicke der leitenden Schicht abzuätzen; und Ausführen eines zweiten Ätzens, indem auf das drehende Halbleitersubstrat eine zweite Ätz-Zusammensetzung mit einer zweiten Ätz-Rate aufgelegt wird, welche kleiner ist als die erste Ätz-Rate, um den verbleibenden Teil der leitenden Schicht abzuätzen, wobei nach dem zweiten Ätzen die Leitungs­ schicht lediglich innerhalb des Kontaktloches verbleibt.
Es wird ferner ein Verfahren zur Herstellung von Halbleitervorrichtungen zur Ver­ fügung gestellt, welches die Schritte aufweist: Ausbilden einer Musterstruktur über ein Halbleitersubstrat, Ausbilden einer dielektrischen Zwischenlageschicht über das Halb­ leitersubstrat und die Musterstruktur, Drehen des Halbleitersubstrats, und Ätzen der dielektrischen Zwischenlageschicht, indem auf das sich drehende Halbleitersubstrat eine Ätz-Zusammensetzung aufgelegt wird, welche eine Mischung von zumindest einem Oxidationsmittel aufweist, welche aus der Gruppe ausgewählt wird, die besteht aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH und HNO3, zumindest ein Verbes­ serungsmittel, welches aus der Gruppe ausgewählt wird, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F und HCl und eine Bufferlösung, wobei das Oxidations­ mittel, das Verbesserungsmittel und die Bufferlösung in einem bestimmten Mischungs­ verhältnis gemischt sind, so daß das Ätzen die dielektrische Zwischenlageschicht eineb­ net bzw. flach macht.
Die dielektrische Zwischenlageschicht kann ein Material aufweisen, welches aus der Gruppe ausgewählt wurde, die besteht aus einem Oxid, Nitrit, Borophosphosilikat und Tetraethylorthosilikat.
Eine Ätz-Zusammensetzung zur Herstellung von Halbleitervorrichtungen wird ebenso bereitgestellt, welche zumindest ein Oxidationsmittel aufweist, welches aus der Gruppe ausgewählt wurde, bestehend aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH, und HNO3 und zumindest ein Verbesserungsmittel, welches aus der Grup­ pe ausgewählt wurde, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F, und HCl und eine Bufferlösung.
Die Ätz-Zusammensetzung kann auf ein rotierendes Halbleitersubstrat so aufge­ legt werden, um eine spezielle dünne Schicht, welche auf dem Halbleitersubstrat ausge­ bildet ist, zu ätzen. Die spezielle dünne Schicht kann ein Material aufweisen, welches aus der Gruppe ausgewählt wird, welches besteht aus Wolfram (W), Kupfer (Cu), Poly­ silizium, einem Oxid, einem Nitrit, Borophosphosilikat oder Tetraethylorthosilikat.
Ebenso wird ein Halbleitersubstrat geschaffen, welches einen Zellbereich bzw. Kernbereich aufweist, welcher eine leitende Verbindungsstelle enthält, welche aus ei­ nem leitenden Material besteht, und einen Randbereich aufweist, welcher ein Lochmu­ ster für die Verwendung entweder als Ausrichtungsmarke oder Ritzrahmen enthält, wo­ bei das Lochmuster keines der leitenden Materialien aufweist.
Kurze Beschreibung der Zeichnungen
In den angehängten Zeichnungen ist bzw. sind
Fig. 1 eine schematische Darstellung, welche eine herkömmliche CMP-Vorrichtung zur Herstellung von Halbleitervorrichtungen zeigt;
Fig. 2 bis 7 Querschnittsansichten, welche ein Herstellungsverfahren für Halblei­ tervorrichtungen zeigt unter Verwendung von herkömmlichen Verfahrensabläufen zur Ausbildung einer Wolframverbindungsstelle und einer Ausrichtungsmarkierung oder einem Ritzrahmen;
Fig. 8 eine graphische Darstellung, welche die Ätz-Ratentendenz bzw. -ent­ wicklung einer Ätz-Zusammensetzung für eine Wolframschicht gegenüber dem Gewichts­ prozentverhältnis zeigt;
Fig. 9 eine schematische Darstellung, welche eine Dreh-Ätz-Vorrichtung zeigt, welche verwendet wird, um das Herstellungsverfahren der Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung durchzuführen;
Fig. 10 eine graphische Darstellung, welche die Ätz-Rate gemäß dem Ausleger­ schwung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 11 eine graphische Darstellung, welche die Rate und die Ätz-Gleichmäßigkeit für unterschiedliche Auslegerschwünge gemäß einer ersten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 12 bis 17 Querschnittsansichten, welche die Verfahrensabläufe zeigen, wel­ che verwendet werden, und ein Formationsverfahren für eine Wolframverbindungsstelle gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung be­ schreibt;
Fig. 18 eine Zeichnung, welche eine Mehrschichtenstruktur zeigt, die unter Ver­ wendung eines Verfahrens zur Herstellung der Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung erzeugt wurde;
Fig. 19 bis 23 sind Querschnittsansichten, welche das Kernausführ- Formationsverfahren für die Kernlötstellen mit der Polysiliziumverbindungsstelle unter Verwendung eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und
Fig. 24 bis 28 Querschnittsansichten, welche ein Flachbearbeitungsverfahren unter Verwendung eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen.
Detaillierte Beschreibung einer bevorzugten Ausführungsform
Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die dazuge­ hörigen Zeichnungen vollständig beschrieben werden, in denen bevorzugte Ausfüh­ rungsformen der vorliegenden Erfindung dargestellt werden. Diese Erfindung kann je­ doch in vielen unterschiedlichen Formen eingebettet werden und sollte nicht als ein­ schränkend auf die Ausführungsform, wie sie danachfolgend sind, ausgelegt werden. Vielmehr werden Ausführungsformen so bereitgestellt, daß deren Offenbarung ergän­ zend und vollständig sein wird, und vollständig innerhalb des Erfindungsbereiches für denjenigen auf dem Gebiet Tätigen sein wird.
Erfindungsgemäß wird ein neues Dreh-Ätz-Verfahren oder ein chemisch ver­ stärktes bzw. unterstütztes Polier-(CEP)-Verfahren zum Ätzen einer bestimmten Dicke einer Schicht eines Materials beispielsweise Kupfer, Wolfram, Polysilizium, Siliziu­ moxid, Siliziumnitrit oder dgl. verwendet. Dieses CEP-Verfahren wird durch Zuführen einer chemischen Lösung auf die Oberfläche eines Halbleiterwafers ausgeführt, wäh­ rend der Halbleiterwafer rotiert.
Das CEP-Verfahren wird ebenso zur Herstellung von Halbleitervorrichtungen verwendet, welche eine leitende Leitung oder Verbindungsstelle (z. B. solche aus Kup­ fer, Wolfram oder Polysilizium gebildet ist) aufweist, indem eine chemische Lösung auf die Oberfläche des Halbleiterwafers aufgelegt wird und der Halbleiterwafer rotiert.
Eine leitende Leitung fungiert im allgemeinen als eine Zwischenverbindungslei­ tung zum Übertragen bzw. Übersetzen von inneren Signalen der Halbleitervorrichtung zu der Außenseite der Halbleitervorrichtung. Eine leitende Verbindungsstelle übersetzt im allgemeinen die elektrischen Signale von einer unteren Zwischenverbindungsleitung zu einer oberen Zwischenverbindungsleitung.
Das CEP-Verfahren wird verwendet, um eine ebene bzw. flachgemachte oder gleichmäßige Oberfläche des Halbleiterwafers so herzustellen, um leicht die Abläufe der nachfolgenden Verfahrensschritte zur Herstellung der Halbleitervorrichtungen leicht zu vereinfachen.
Bei dem CEP-Verfahren wird ein dielektrisches Material, welches über die Ober­ fläche des Halbleiterwafers ausgebildet ist, beispielsweise Siliziumoxid oder Silizium­ nitrit eingeebnet bzw. flachgemacht, um eine Schritthöhe über der Oberfläche des Halbleiterwafers zu minimieren, bevor es zu dem nachfolgenden lithographischen Ver­ fahren bewegt wird. Das dielektrische Material, welches in diesem Verfahren verwendet wird, ist typischerweise entweder eine dielektrische Zwischenschicht bzw. eine Zwi­ schenlagedielektrik (ILD) oder ein dielektrisches Zwischenmetall bzw. eine Zwischen­ metalldielektrik (IMD).
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung weist die Ätz-Lösung oder Ätz-Zusammensetzung ein Oxidationsmittel, ein Verstärkungsmittel und eine Bufferlösung auf. Das Oxidationsmittel enthält vorzugsweise zumindest ein Material, welches aus der Gruppe ausgewählt wird, welche aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH, und HNO3 besteht. Das Verstärkungsmittel enthält vor­ zugsweise zumindest ein Material, welches aus den Gruppen ausgewählt wurde, wel­ ches besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F, und HCl. Die Bufferlösung wird verwendet, um die Konzentration, die Temperatur und den Kontaktwinkel der Ätz- Zusammensetzung zu steuern bzw. zu regeln, und enthält vorzugsweise entionisiertes Wasser.
Eine bevorzugte Ätz-Zusammensetzung enthält vorzugsweise 0,01 bis 60 Ge­ wichtsprozent HNO3 als Oxidationsmittel, 0,05 bis 35 Gewichtsprozent HF als ein Ver­ stärkungsmittel und entionisiertes Wasser in den verbleibenden Prozent als eine Buf­ ferlösung. Diese Ätz-Zusammensetzung, welche eine Mischung von HNO3, HF und entionisiertes Wasser enthält, kann zum Ätzen der leitenden Schichten, beispielsweise Kupfer, Wolfram, und Polysilizium usw. oder der dielektrischen Schichten, das heißt, Siliziumoxid, Siliziumnitritschicht usw., verwendet werden.
Eine weitere bevorzugte Ätz-Zusammensetzung enthält 0,2 bis 30 Gewichtspro­ zent H2O2 als ein Oxidationsmittel, 0,01 bis 30 Gewichtsprozent NH4OH als ein Ver­ stärkungsmittel und entionisiertes Wasser in den verbleibenden Prozenten als eine Buf­ ferlösung. Diese Ätz-Zusammensetzung, welche eine Mischung aus HNO3, NH4F und entionisiertes Wasser enthält, kann zum Ätzen der leitenden oder dielektrischen Schichten und ebenso der Sperrschichten, das heißt, Ti, Ta, Ti/TiN, Ta/TaN usw., ver­ wendet werden.
Eine weitere bevorzugte Ätz-Zusammensetzung enthält 0,1 bis 30 Gewichtspro­ zent HNO3 als Oxidationsmittel, 0,01 bis 30 Gewichtsprozent NH4F als ein Verstär­ kungsmittel und entionisiertes Wasser für die verbleibenden Prozent als eine Bufferlö­ sung. Diese Ätz-Zusammensetzung, welche eine Mischung von HNO3, NH4F und entio­ nisiertes Wasser aufweist, kann zum Ätzen der leitenden oder dielektrischen Schichten und ebenso der Sperrschichten verwendet werden.
Fig. 8 ist eine graphische Darstellung, welche die Ätz-Ratentendenz der Ätz- Zusammensetzung für eine Wolframschicht gemäß den Gewichtsprozentverhältnissen des Oxidationsmittels zeigt, welche in der Ätz-Zusammensetzung bzw. -entwicklung verwendet wird.
Wie in Fig. 8 gezeigt ist, beschreibt Linie A die Ätz-Ratentendenz einer Zusam­ mensetzung, welche eine Mischung aus HNO3 als Oxidationsmittel, HF als ein Verstär­ kungsmittel und entionisiertes Wasser als eine Bufferlösung enthält. Linie A zeigt, daß in diesem Fall die Zunahme der Ätz-Rate proportional zu der Menge, das heißt Ge­ wichtsprozent, der HNO3-Komponente in der gesamten Ätz-Zusammensetzung ist. Li­ nie B beschreibt die Ätz-Ratentendenz einer Zusammensetzung, welche eine Mischung von H2O2 als Oxidationsmittel, NH4OH als ein Verstärkungsmittel und entionisiertes Wasser als die Bufferlösung enthält. Linie B zeigt, daß die Abnahme der Ätz-Rate pro­ portional zu der Menge, das heißt Gewichtsprozent, der H2O2-Komponente in der ge­ samten Ätz-Zusammensetzung ist.
Fig. 9 ist eine schematische Darstellung, welche eine Dreh-Ätz-Vorrichtung zeigt, welche verwendet wird, und den Herstellungsprozeß einer Halbleitervorrichtung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ausführt.
Wie in Fig. 9 gezeigt ist, enthält eine Dreh-Ätz-Vorrichtung 200 einen Motor 211, eine Dreh-Spannvorrichtung 212, eine Schale 213, eine Vielzahl von Düsen 214, eine Klammer 215, eine Heizvorrichtung 216, eine Abflußröhre 217, einen Regler 218 und eine N2-Gas-Zuführung 219. Die Drehspannvorrichtung 212 ist unterhalb des Halblei­ tersubstrats 210 positioniert, wobei die Düse 214 zum Bereitstellen einer Ätz- Zusammensetzung über die Halbleitervorrichtung plaziert ist. Die Düsen 214 können vorzugsweise nach links oder nach rechts von der Dreh-Spannvorrichtung 212 bewegt werden und die Ätz-Zusammensetzung auf das Halbleitersubstrat 210 zuführen. Eine der Düsen 214 kann vorzugsweise für eine Reinigungslösung beispielsweise entioni­ siertes Wasser verwendet werden.
Die Schale 213 ist zum Abdecken der Dreh-Spannvorrichtung 212 und zur Ver­ hinderung der Ätz-Zusammensetzung hinsichtlich des Herausfließens während des Ver­ fahrens vorgesehen. Das N2-Gas, welches über die N2-Gasleitung zugeführt wird, wird zu der Dreh-Spannvorrichtung 212 zugeführt, um das Halbleitersubstrat 210 um unge­ fähr 2 mm anzuheben. Das N2-Gas ist zur Behandlung insbesondere der Rückseite des Halbleitersubstrats 212 geeignet.
Die bevorzugte Dreh-Ätzvorrichtung, welche in Fig. 9 gezeigt ist, verwendet die Heizvorrichtung 216, um die Temperatur des N2-Gases zu regeln. Zusätzlich kann die Vorrichtung ebenso eine weitere Heizvorrichtung (nicht gezeigt) enthalten, um die Temperatur der Ätz-Zusammensetzung zu regeln.
Obwohl N2-Gas in der ersten bevorzugten Ausführungsform zum Erwärmen bzw. zum Heizen des Halbleitersubstrats 210 verwendet wird, können ebenso andere Gase verwendet werden. Es ist jedoch vorteilhaft, daß die verwendeten Gase ein innertes Gas sind, so daß das Gas selber nicht mit dem Ätz-Verfahren interferiert.
Die Temperatur der Ätz-Zusammensetzung liegt vorzugsweise in dem Bereich von 20 bis 90° Celsius. Insbesondere liegt die Temperatur der Ätz-Zusammensetzung in dem Bereich von 30 bis 70° Celsius, um die Ätz-Rate der Materialschicht auf dem Halbleitersubstrat zu beschleunigen. Die bevorzugte Temperatur des N2-Gases liegt ebenfalls in dem Bereich von 30 bis 70° Celsius, um das Halbleitersubstrat 210 auf der Dreh-Spannvorrichtung 212 zu erwärmen. Falls das Halbleitersubstrat 210 nicht er­ wärmt wird, während die Ätz-Zusammensetzung erwärmt wird, verursacht der Tempe­ raturunterschied zwischen dem Halbleitersubstrat 210 und der Ätz-Zusammensetzung eine unterschiedliche Ätzrate über der gesamten Materialschicht (z. B. Kupfer, Wolf­ ram, und Polysilizium, Siliziumoxid, Siliziumnitrit, usw.). Dies wiederum kann in einer ungleichmäßigen Oberfläche des Halbleitersubstrats 210 nach dem Ätz-Verfahren re­ sultieren.
Bei einem Arbeitsablauf variiert die Temperatur der Ätz-Zusammensetzung, das heißt kühlt sich ab, sobald sie von der Düse 214 auf das Halbleitersubstrat 210 zugeführt wird und über die Oberfläche des Halbleitersubstrats 210 aufgesprüht wird. Da die Temperatur der Ätz-Zusammensetzung sich verändert, während sie fließt, variiert sie an jeder Stelle auf der Oberfläche des Halbleitersubstrats 210. Mit anderen Worten, die Temperatur der Ätz-Zusammensetzung, welche auf das Halbleitersubstrat 210 aufgelegt wird, variiert über alle der Kontaktstellen auf der Oberfläche des Halbleitersubstrats 210.
Als ein Ergebnis dieser Temperaturunterschiede weist ein Abschnitt auf dem Halbleitersubstrat 210, auf welchem die Ätz-Zusammensetzung zuerst aufgelegt bzw. kontaktiert wurde, eine höhere Ätzrate auf, als ein Abschnitt auf dem Halbleitersubstrat 210, welcher mit der Ätz-Zusammensetzung später beaufschlagt bzw. kontaktiert wird.
Die Ätzrate variiert ebenso entsprechend dem Fluß der Ätz-Zusammensetzung über die ganze Oberfläche des Halbleitersubstrats, welches in der ungleichmäßigen Oberfläche des Halbleitersubstrats 210 resultiert. Diese Ätz-Variationen sind für Halb­ leiterwafer mit großem Durchmesser, beispielsweise ein 300-mm-Durchmesser-Wafer, ein kritischer Punkt. Dies ist deshalb so, weil je größer ein Wafer ist, größere Tempera­ turunterschiede der Ätz-Zusammensetzung über die Oberfläche des Halbleiterwafers vorliegen.
Aus diesem Grund lehrt das Prinzip der vorliegenden Erfindung unterschiedliche Verfahren zur Bereitstellung gleichmäßiger Verfahrenszustände beispielsweise dem Zuführen eines erwärmten N2-Gases auf das Substrat, das Vorhandensein einer Heizvor­ richtung unterhalb der Dreh-Spannvorrichtung 212, ein Verfahren zum Beherbergen oder Verschließen einer Dreh-Ätz-Verfahrenskammer in einer geschlossenen tempera­ turkontrollierten Verfahrensumgebung und dgl.
Die Zuführungsgeschwindigkeit der Ätz-Zusammensetzung ist vorzugsweise un­ gefähr 0,1 bis 2,5 l/min, und die Ätz-Zusammensetzung kann auf das Halbleitersubstrat 210 entweder nach rechts oder nach links von dem Zentrum zugeführt werden, und zwar durch einen Auslegerschwung mit unterschiedlichem Ausmaß bzw. Grad. Der Ausle­ gerschwung bezieht sich auf die Bewegungsbereiche der Düsen 214 über das Halbleiter­ substrat 210 und der Zuführung der Ätz-Zusammensetzung. Zu Referenzzwecken be­ zieht sich ein Auslegerschwung zur linken Seite von dem Zentrum des Halbleitersub­ strats 210 zu einem Negativen (-) und ein Auslegerschwung zu der rechten Seite von dem Zentrum des Halbleitersubstrats 210 zu einem Positiven (+). Für die bevorzugten Ausführungsformen, welche in dieser Offenbarung beschrieben werden, ist der Ausle­ gerschwung in Einheiten von Millimetern (mm) angegeben.
Der Bewegungsbereich des Auslegerschwungs der vorliegenden Erfindung ist vorzugsweise von 0 bis +/- 80. Mit anderen Worten, die Düse 214 führt vorzugsweise die Ätz-Zusammensetzung zu, während sie bis zu 80 mm zur linken oder rechten Seite von dem Zentrum des Halbleitersubstrats 210 bewegt wird. Der Auslegerschwung für ein vorgegebenes CEP-Verfahren sollte optimiert werden, weil der Auslegerschwung ein Parameter ist, welches die Ätz-Gleichmäßigkeit der dünnen, zu ätzenden Schichten beeinflußt.
Der Auslegerschwung sollte vorzugsweise sowohl mit einem Auslegerschwung mit großer Wegstrecke als auch einem Auslegerschwung mit kurzer Wegstrecke durch­ geführt werden, welche nacheinander ausgeführt werden. Ein Auslegerschwung mit großer Wegstrecke ist ein Auslegerschwung, bei dem die Düse 214 über eine große Wegstrecke bewegt wird, beispielsweise bis zum maximal möglichen Schwung, welcher durch die Düse 214 ermöglicht wird. Ein Auslegerschwung mit kurzer Wegstrecke ist ein Auslegerschwung, bei dem die Düse 214 über eine kürzere Wegstrecke als bei ei­ nem großen Auslegerschwung bewegt wird, beispielsweise eine Wegstrecke geringer als der maximal mögliche Schwung, welcher von der Düse 214 ermöglicht wird.
Fig. 10 ist eine graphische Darstellung, welche die Ätzrate entsprechend des Aus­ legerschwungs über unterschiedliche Stellen in dem Substrat 210 zeigt. Das Diagramm zeigt die Ätzrate, wenn eine Wolframschicht geätzt wird, welche eine Ätz- Zusammensetzung verwendet, welche eine Mischung aus HNO3 als Oxidationsmittel, HF als ein Verstärkungsmittel und entionisiertes Wasser als eine Bufferlösung aufweist.
Linie C zeigt die Ätzrate, wenn die Ätz-Zusammensetzung auf dem Halbleitersub­ strat mit der Düse 214 zugeführt wird, welche an der Mitte des Halbleitersubstrats fi­ xiert bzw. festgehalten wird. Wie Linie C zeigt, ist bei dieser Situation die Ätzrate an dem Mittelabschnitt des Halbleitersubstrats 210 relativ höher als die Ätzrate an den Um­ fangskanten des Halbleitersubstrats 210.
Linie D zeigt die Ätzrate, wenn die Ätz-Zusammensetzung auf das Halbleitersub­ strat mit der Düse 214 zugeführt wird, welche einen Auslegerschwung mit einer langen Wegstrecke durchführt. Wie in Linie D gezeigt ist, ist in dieser Situation die Ätzrate an der Umfangskante des Halbleitersubstrats 210 relativ höher als die Ätzrate an dem Mit­ telabschnitt des Halbleitersubstrats 210.
Linie E zeigt die Ätzrate, wenn die Ätz-Zusammensetzung auf dem Halbleitersub­ strat mit der Düse 214 zugeführt wird, welche hintereinander einen Auslegerschwung mit einer großen Wegstrecke und einen Auslegerschwung mit einer kurzen Wegstrecke durchführt. Wie in Linie E gezeigt ist, sind in dieser Situation die Ätzraten sowohl an der Umfangskante als auch in der Mitte des Halbleitersubstrats nahezu gleich.
Fig. 11 ist eine graphische Darstellung, welche die Ätzraten und die Ätz- Gleichmäßigkeit über unterschiedliche Auslegerschwünge zeigt. Das Diagramm zeigt die Ätzrate, wenn eine Wolframschicht geätzt wird, unter Verwendung einer Ätz- Zusammensetzung, welche eine Mischung aus HNO3 als Oxidationsmittel, NH4F als ein Verstärkungsmittel und entionisiertes Wasser als eine Bufferlösung aufweist. Insbeson­ dere zeigen die Balkendiagramme die Ätzrate und die Linie F zeigt die Ätz- Gleichmäßigkeit.
Die Ätzrate, welche in dem Balkendiagramm von Fig. 11 gezeigt ist, stellt die Dicke einer zu ätzenden dünnen Schicht dar, und zwar welche von einer Ätz-Lösung für eine bestimmte Zeit geätzt wurde. Die Ätz-Gleichmäßigkeit, welche in Linie F von Fig. 11 gezeigt ist, stellt eine Abweichung von der Dicke bei einer Vielzahl von Punkten der dünnen Schicht dar, beispielsweise ein mittlerer Punkt, ein Kanten- bzw. Randpunkt und ein mittlerer Punkt, nach dem das Ätzen vollständig ist. Je niedriger der Wert der Abweichung zwischen den gezeigten Punkten ist, je gleichförmiger ist das resultierende bzw. sich daraus ergebende Ätzen.
Wie in Fig. 11 gezeigt ist, wenn nacheinander und kontinuierlich der Ausleger­ schwung mit großer Wegstrecke und der Auslegerschwung mit kurzer Wegstrecke aus­ geführt wird, erhöht sich die Ätzrate und die Ätzgleichmäßigkeit wird verbessert. Wenn der Auslegerschwung gleich -20∼0 ist, ist die Ätzrate ungefähr 540 Å/min, welches für die Verfahrensbedingungen ausreichend ist. Allerdings ist die Gleichmäßigkeit ungefähr 10%, was zu hoch ist. Wenn der Auslegerschwung gleich -40∼0 ist, erniedrigt sich die Ätzrate auf ein ungeeignetes Niveau und die Gleichmäßigkeit erhöht sich zu einem vielmehr unakzeptierbaren Betrag.
Allerdings, wenn der Auslegerschwung nacheinander zu -40∼0 und -20∼0 ausge­ führt wird, ist die Ätzrate ungefähr 540 Å/min und die Ätz-Gleichmäßigkeit ist ungefähr 1%, wobei beides akzeptabel für die Verfahrensbedingungen sind. Das bedeutet, daß die Linie E in Fig. 10 durch Kombination der Verfahrensbedingungen für Linie D und C erhalten werden kann. Gemäß der bevorzugten Ausführungsform der vorliegenden Er­ findung wird der Düse 214, welche die Ätz-Zusammensetzung zuführt, ermöglicht, län­ ger zu verweilen und der Ätz-Zusammensetzung wird ermöglicht, für eine längere Zeit­ spanne über dem Abschnitt, welcher geätzt werden soll, zugeführt zu werden, wenn ein Abschnitt einer dünnen Schicht über das Halbleitersubstrat vorliegt, welche eine größere Ätzung erforderlich macht.
Die Drehgeschwindigkeit der Dreh-Spannvorrichtung während der Zuführung der Ätz-Zusammensetzung liegt vorzugsweise in dem Bereich von 200 bis 5000 Umdre­ hungen pro Minute (rpm).
Ein Verfahren zur Herstellung von Halbleitervorrichtungen unter Verwendung der Ätz-Zusammensetzung wird nachfolgend gemäß der bevorzugten Ausführungsformen beschrieben, jedoch sollte die Erfindung nicht dahingehend aufgebaut bzw. ausgelegt werden, auf diese nachfolgenden Ausführungsformen beschränkt zu werden.
Erste bevorzugte Ausführungsform
Eine erste bevorzugte Ausführungsform des Verfahrens zur Herstellung von Halbleitervorrichtungen zur Bildung einer leitenden Verbindungsstelle wird nun be­ schrieben. Diese Ausführungsform stellt ein neues Verfahren zur Ausbildung einer lei­ tenden Zwischenverbindungsstelle, und zwar ohne die Oberflächen-Mikrokratzer, wel­ che von einem CMP-Verfahren verursacht werden, und ohne die Erhöhung des Kon­ taktwiderstandes, welcher von einem trockenen Ätz-Rück-Verfahren verursacht wird.
Gemäß der vorliegenden Erfindung enthält ein Verfahren zur Herstellung von Halbleitervorrichtungen die Schritte des Ausbildens einer dielektrischen Schicht über ein Halbleitersubstrat, das Ausbilden von Kontaktlöchern in der dielektrischen Schicht, Ausbilden einer leitenden Schicht über die elektrische Schicht und Auffüllen der Kon­ taktlöcher, Drehen des Halbleitersubstrats und Zuführen der Ätz-Zusammensetzung auf das drehende Halbleitersubstrat. Die Ätz- Zusammensetzung enthält vorzugsweise eine Mischung von zumindest einem Oxidationsmittel, welches aus der Gruppe ausgewählt wird, welche besteht aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH und HNO3, und zumindest ein Verstärkungsmittel, welche aus der Gruppe ausgewählt wird, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F und HCl und entionisiertes Was­ ser in einem bestimmten Mischungsverhältnis, so daß nach dem Ätzen das Material der leitenden Schicht lediglich innerhalb des Kontaktloches verbleibt und nicht über der dielektrischen Schicht verbleibt.
Die leitende Schicht ist vorzugsweise eine Wolframschicht (W) oder eine Kupfer­ schicht (Cu). Die leitende Verbindungsstelle verbindet vorzugsweise eine obere leitende Schicht und eine untere leitende Schicht über Kontaktlöcher, welche in der dielektri­ schen Schicht ausgebildet werden.
Während der Ausbildung bzw. Formation der leitenden Verbindungsstelle wird ein Halbleitersubstrat 210 mit einer leitenden Schicht, welche darüber ausgebildet ist, vorzugsweise auf eine drehbare Dreh-Spannvorrichtung 212 befestigt und mit einer be­ stimmten Rate gedreht.
Während des Zuführens einer Ätz-Zusammensetzung über eine Düse 214, welche über den Halbleitersubstrat 210 plaziert ist, wird die leitende Schicht auf dem Halblei­ tersubstrat 210 dann geätzt, so daß die leitende Schicht lediglich innerhalb des Kon­ taktloches verbleibt, und nicht über auf der dielektrischen Schicht verbleibt.
Mit anderen Worten wird die leitende Schicht durch einen erhöhten Ätz-Impuls in horizontaler Richtung aufgrund der Zentrifugalkraft auf den Halbleitersubstrat 210 durch die Drehung der Dreh-Spannvorrichtung 214 und durch die Ätz- Zusammensetzung geätzt, welche eine gute Reaktion mit der leitenden Schicht hat.
Je höher die Drehgeschwindigkeit der Dreh-Spannvorrichtung 214 ist, umso mehr vergrößert sich der Ätz-Impuls in horizontaler Richtung. Als ein Ergebnis wird durch dieses Verfahren die Ätz-Geschwindigkeit der leitenden Schicht und die Ätz- Gleichmäßigkeit verbessert und die Erzeugung von unnötigen Leerstellen bzw. Ausspa­ rungen, welche auf der Oberfläche der leitenden Schicht gebildet werden, verhindert.
Die Zuführung der Ätz-Zusammensetzung auf dem Halbleitersubstrat wird vor­ zugsweise in zwei Schritten ausgeführt. Der erste Schritt enthält das Zuführen eines ersten Materials, welches eine erste Ätz-Zusammensetzung mit einer ersten Ätzrate aufweist. Der zweite Schritt enthält die Zuführung eines zweiten Materials, welches eine zweite Ätz-Zusammensetzung mit einer zweiten Ätz-Rate enthält, welche kleiner als die erste Ätz-Rate ist.
Fig. 12 bis 17 sind Aufrißansichten, welche die Verfahrensabläufe eines Wolfram- Verbindungsstellen-Herstellungsverfahrens unter Verwendung der Verfahren zur Her­ stellung von Halbleitervorrichtungen gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Diese Zeichnungen zeigen die Herstellung bzw. For­ mation der leitenden Verbindungsstelle, das heißt, einer Wolframverbindungsstelle, und die Formation entweder einer Ausrichtungsmarke oder eines Ritzrahmens. In diesen Zeichnungen sind ein Kernabschnitt (C) zur Formation bzw. Herstellung der Schal­ tungsmuster und ein Umfangsabschnitt (P) bzw. Randabschnitt zur Ausbildung der Aus­ richtungsmarke oder des Ritzrahmens gezeigt.
Unter Bezugnahme auf Fig. 12 wird eine Oxidschicht 224 über das Halbleitersub­ strat 220 ausgebildet, welches eine Vielzahl von lokalen Mustern 222 aufweist, welche darauf ausgebildet sind, und zwar in einem bestimmten Abstand voneinander. Die lo­ kalen Muster 222 sind vorzugsweise entweder Polysiliziummuster oder Metallmuster, welche als eine untere leitende Schicht verwendet werden. Die Oxidschicht 224 kann eine Siliziumdioxid-Schicht (SiO2), Phosphosilikat (PSG) oder Borophosphosilikat (BPSG) oder dgl. sein, welche vorzugsweise durch ein typisches CVD-Verfahren oder ein Glas-Aufschleuderverfahren (SOG; spin-on-glas-method) ausgebildet werden. Die Dicke der Oxidschicht 224 ist vorzugsweise ca. 4000 bis 15 000 Å.
Unter Bezugnahme auf Fig. 13, wird ein Photolack (nicht gezeigt) über die Oxid­ schicht 224 abgedeckt und (nicht gezeigt) von einem herkömmlichen Photolithographie- Verfahren gemustert. Ein Abschnitt der Oxidschicht 224 wird dann von einem her­ kömmlichen Ätz-Verfahren geätzt, um ein Kontaktloch 226 auszubilden, und ebenso ein Umfangsloch 228, welches als Ausrichtungsmarke oder Ritzrahmen verwendet wird. Das Umfangsloch 228 weist vorzugsweise einen größeren Durchmesser als derjenige des Kontaktlochs 226 auf.
Unter Bezugnahme auf Fig. 14 wird vorzugsweise eine Sperrschicht 230, bei­ spielsweise eine duale TiA/TiN-Schicht, in das Kontaktloch 226 und in das Umfangsloch 228 gebildet, und zwar bevor ein leitendes Material aufgetragen wird. Die Sperrschicht 230 weist vorzugsweise eine untere Sperrschicht 230a auf, beispielsweise Ti, und eine obere Sperrschicht 230b, beispielsweise TiN. Falls die Sperrschicht 230 in das Kon­ taktloch 226 und in das Umfangsloch 228 ausgebildet wird, ist die Dicke der Sperr­ schicht 230 vorzugsweise ungefähr 700 Å. Die Ausbildung der unteren Sperrschicht 230a und der oberen Sperrschicht 230b verwendet ein typisches Sputter- oder CVD- Verfahren.
Die Sperrschicht 230 wird vorzugsweise verwendet, um den Kontaktwiderstand der Elektrode zu erniedrigen und die Haftbarkeit zwischen einem leitenden Material und der Oxidschicht 224 zu verbessern. Die Sperrschicht 230 kann ebenso als eine Stopper­ schicht während des Entfernens des leitenden Materials in den nachfolgenden Verfahren verwendet werden.
Unter Bezugnahme auf Fig. 15 wird eine erste leitende Schicht 232, z. B. eine er­ ste Wolframschicht, über die Oberfläche des Halbleitersubstrats 220 gebildet und zwar sowohl in dem Kontaktloch 226 und dem Umfangsloch 228. Weil das Umfangsloch 228 in dem Umfangsabschnitt (P) einen größeren Durchmesser als derjenige des Kontakt­ lochs 226 in den Kernabschnitt (C) aufweist, ist das Umfangsloch 228 nicht vollständig mit der ersten leitenden Schicht 232 gefüllt, sondern lediglich sind dessen Boden- und Seitenwände abgedeckt.
Unter Bezugnahme auf Fig. 16 ist ein Halbleitersubstrat 220, welches die erste Halbleiterschicht 232 aufweist, auf die Dreh-Spannvorrichtung 212, welche in Fig. 9 gezeigt ist, plaziert. Die erste leitende Schicht 232 wird dann geätzt, um eine zweite leitende Schicht 232, beispielsweise eine zweite Wolframschicht, und zwar durch Rotie­ ren der Halbleiterschicht 220 auf der Dreh-Spannungsvorrichtung 212 und Aufsprühen der Ätz-Zusammensetzung durch eine Düse 214 über das Halbleitersubstrat 220, und die erste leitende Schicht 232 auszubilden. Vorzugsweise ist die Zuführungsmenge der Ätz- Zusammensetzung ungefähr 0,1 bis 2,5 l/min und die Ätz-Zusammensetzung weist vor­ zugsweise ungefähr 3 bis 55 Gewichstprozent HNO3 als ein Oxidationsmittel 0,2 bis 35 Gewichtsprozent HF als ein Verstärkungsmittel und die verbleibenden Prozent von en­ tionisiertem Wasser als eine Bufferlösung auf. Vorzugsweise enthält die Ätz- Zusammensetzung 10 bis 45 Gewichtsprozent HNO3 als ein Oxidationsmittel, 1 bis 24 Gewichtsprozent HF als ein Verstärkungsmittel und die verbleibenden Prozent von en­ tionisiertem Wasser als eine Bufferlösung. Die Verfahrenstemperatur liegt vorzugsweise in dem Bereich von ungefähr 20 bis 90° Celsius, insbesondere im Bereich von 30 bis 70° Celsius. Die Drehgeschwindigkeit der Dreh-Spannvorrichtung 212 liegt vorzugswei­ se in dem Bereich von ungefähr 200 bis 5000 rpm, vorzugsweise von ungefähr 1000 bis 3000 rpm.
Erwärmtes Gas, vorzugsweise N2-Gas, wird zu der Rückseite des Halbleitersub­ strats 220 zugeführt, vorzugsweise bei einer Temperatur von ungefähr 20 bis 150° Celsius, um den Temperaturunterschied zwischen der Ätz-Zusammensetzung und dem Halbleitersubstrat 220 zu reduzieren und somit die Gleichmäßigkeit des Ätz- Verfahrens zu verbessern. Die Ätz-Rate der ersten leitenden Schicht 232 liegt vorzugs­ weise in dem Bereich von 70 bis 22 000 Å/min. Die Bearbeitungszeit variiert in Abhän­ gigkeit von der Dicke der ersten leitenden Schicht 232 und kann entsprechend der Bear­ beitungsbedingungen angepaßt werden. Die geätzte Dicke der ersten leitenden Schicht 232 (das heißt, die Dicke des Abschnitts der ersten leitenden Schicht 232, welche weg­ geätzt wird) ist vorzugsweise ungefähr 40 bis 95% der Dicke der ersten leitenden Schicht 232 und liegt vorzugsweise in dem Bereich von 70 bis 90%.
Unter Bezugnahme auf Fig. 17 wird dann die leitende Wolframschicht 233 so ge­ ätzt, um eine leitende Verbindungsstelle 235 durch Rotation des Halbleitersubstrat 220 über die Dreh-Spannvorrichtung 212 und durch Aufsprühen der Ätz-Zusammensetzung durch eine Düse 214 über das Halbleitersubstrat 220, und um die zweite leitende Schicht 233 auszubilden. Vorzugsweise ist die Zuführungsmenge für dieses Verfahren ungefähr 0,1 bis 2,5 l/min, und die Ätz-Zusammensetzung enthält vorzugsweise 0,2 bis 30 Gewichtsprozent H2O2 als Oxidationsmittel, 0,1 bis 30 Gewichtsprozent NH4OH als Verstärkungsmittel und die verbleibenden Prozent entionisiertes Wasser als eine Buf­ ferlösung. Vorzugsweise enthält die Ätz-Zusammensetzung 1,0 bis 30 Gewichtsprozent H2O2 als O, 0,01 bis 29 Gewichtsprozent NA4OH als Verstärkungsmittel und die ver­ bleibenden Prozent von entionisiertem Wasser als eine Bufferlösung.
Eine bevorzugte alternative Ätz-Zusammensetzung enthält 0,01 bis 30 Gewichts­ prozent HNO3 als Oxidationsmittel, 0,01 bis 3,0 Gewichtsprozent NH4F als Verstär­ kungsmittel und die verbleibenden Prozent entionisiertes Wasser als eine Bufferlösung.
Die Verfahrenstemperatur liegt vorzugsweise in dem Bereich von ungefähr 20 bis 90° Celsius, insbesondere zwischen 30 bis 70° Celsius, wobei die Drehgeschwindigkeit der Dreh-Spannvorrichtung 212 vorzugsweise in dem Bereich von 200 bis 5000 rpm liegt. Erwärmtes Gas, beispielsweise N2-Gas, welches vorzugsweise eine Temperatur von ungefähr 30 bis 150° Celsius aufweist, wird von der Rückseite des Halbleitersub­ strats 220 zugeführt, um die Temperaturdifferenz zwischen der Ätz-Rate und dem Halbleitersubstrat 220 zu reduzieren, wodurch die Gleichmäßigkeit des Ätz-Prozesses verbessert wird. Die Ätz-Rate der zweiten leitenden Schicht 233 liegt vorzugsweise in dem Bereich von ungefähr 30 bis 12 000 Å/min. Die Verarbeitungszeit variiert entspre­ chend der Dicke der zweiten leitenden Schicht 233 und kann entsprechend den Verfah­ rensbedingungen angepaßt werden.
Bei diesem CEP-Ätz-Verfahren wird die zweite leitende Schicht 233 in dem Um­ fangsloch und der Abschnitt der Sperrschicht 230 in dem Umfangsloch 228 durch das CEP-Verfahren entfernt. Ebenso wird der Abschnitt der Sperrschicht 230 über die obere Oberfläche der Oxidschicht 224 in dem Kernabschnitt ebenso von dem CEP-Verfahren entfernt. Weil das Umfangsloch 228 größer als das Kontaktloch 226 ist, welches die leitende Verbindungsstelle 235 enthält, geht die Ätz-Zusammensetzung in das Um­ fangsloch 228 hinein, um die zweite leitende Schicht 233 und die Sperrschicht 230 von dem Umfangsloch 228 ausreichend zu entfernen.
Bei einer Alternative kann das Entfemen der zweiten leitenden Schicht 233 und die Sperrschicht 230 in zwei aufeinanderfolgenden Stufen ausgeführt werden, das heißt erstens Entfernen der zweiten leitenden Schicht 233 und dann Entfernen der zweiten Sperrschicht 230.
Wie oben beschrieben ist, wird das Herstellungsverfahren für die leitende Verbin­ dungsstelle vorzugsweise in zwei Schritten unterteilt. Ein erster Schritt mit hoher Ätz- Rate unter Verwendung einer ersten Ätz-Zusammensetzung, welche vorzugsweise eine hohe Ätz-Rate hat, z. B. HF und HNO3, wird verwendet, um 40 bis 95% der Dicke der ersten leitenden Schicht 232 zu ätzen. Dann wird ein zweiter Schritt mit geringer Ätz- Rate unter Verwendung einer Ätz-Zusammensetzung, welche vorzugsweise eine niedri­ ge Ätz-Rate aufweist, welcher z. B. H2O2 und NH4OH oder HNO3 und NH4F, verwen­ det, um so den verbleibenden Abschnitt der zweiten leitenden Schicht 233 auf der Sperrschicht 230 zu ätzen. Als ein Ergebnis dieses Verfahrens wird eine leitende Ver­ bindungsstelle 235 ausgebildet, so daß das leitende Material, welches als eine erste lei­ tende Schicht aufgetragen bzw. aufgebracht wurde, lediglich innerhalb der Kontaktlö­ cher 226 verbleibt.
Zusätzlich kann zur Ausbildung der leitenden Verbindungsstelle 235 das Entfer­ nen der ersten leitenden Schicht 232 durch die Verwendung der Mehrfach-Schritte aus­ geführt werden.
Die Halbleiter-Vorrichtung, welche erfindungsgemäß hergestellt wurde, enthält einen Kernbereich, welcher eine leitende Verbindungsstelle enthält, und einen Um­ fangsbereich, welcher ein Umfangslochmuster, welches als eine Ausrichtungsmarke oder ein Ritzrahmen verwendet wird, enthält. Das Umfangslochmuster wird vorzugs­ weise durch das gleiche Verfahren wie das Kontaktlochmusterherstellungsverfahren für die leitende Verbindungsstelle hergestellt, wobei keines der leitenden Materialien inner­ halb der Umfangslochmuster in dem Umfangsbereich verbleibt.
Zusätzlich ist erfindungsgemäß die Herstellung von Halbleitervorrichtungen mit Mehrfach-Strukturen, das heißt gestapelten Strukturen, möglich.
Fig. 18 ist eine Zeichnung, welche eine Mehrfach-Struktur zeigt, welche durch ein erfindungsgemäßes Verfahren zur Herstellung der Halbleitervorrichtungen gemäß einer ersten bevorzugten Ausgestaltung zeigt. Wie in Fig. 18 gezeigt ist, wird eine ge­ wünschte Mehrfach-Struktur, welche drei Schichten der Strukturen F, S, und T enthal­ ten, durch ein wiederholtes Ausführen des Verbindungsstellenherstellungsverfahrens erzeugt, eine Situation, welche unter Verwendung eines herkömmlichen CMP-Ver­ fahrens unmöglich ist. Bei dieser Mehrfach-Struktur wird eine zweite Schichtstruk­ tur (S) über eine erste Schichtstruktur (F) und eine dritte Schichtstruktur (T) über die zweite Schichtstruktur (S) ausgebildet. Diese Mehrfach-Struktur kann wirksam erzeugt werden, ohne die Durchführung eines Einebnungsverfahrens auf den unteren Schichten. Ferner ist die Mehrfach-Schichtenstruktur nicht auf diese Drei-Schicht-Struktur wie in Fig. 18 gezeigt ist, begrenzt, sondern kann mit einer unterschiedlichen Anzahl von Schichten hergestellt werden.
Zusammenfassend kann das oben genannte Verfahren bei der Herstellung von leitenden Verbindungsstellen und die Herstellung von leitenden Leitungen über ein Halbleitersubstrat mit einem Mehrfach-Schichtenstruktur ebenso eingesetzt werden. Als Ergebnis dieses Verfahrens ist der Halbleitervorrichtungsherstellungsprozeß verein­ facht, wodurch die Produktivität des Herstellungsverfahrens verbessert wird.
Zweite bevorzugte Ausführungsform
Im gleichen Ausmaß wie Halbleitervorrichtungen hochintegrierter werden, wird die Tiefe der Kontaktlöcher tiefer und die Durchmesser der Kontaktlöcher werden klei­ ner. Als ein Ergebnis ist es schwieriger geworden, die Kontaktlöcher mit dünnen Schichten einzugraben. Deshalb sollte eine Lötstelle über dem Abschnitt gebildet wer­ den, wo die Kontaktlöcher ausgebildet sind, um die Tiefe der Kontaktlöcher zu verklei­ nern und das Profil der Kontaktlöcher zu verbessern.
Fig. 19 bis 23 sind Querschnittsansichten, welche die Kernlötstellenherstellungs­ verfahren mit einer Polysiliziumverbindungsstelle unter Verwendung eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Unter Bezugnahme auf Fig. 19 wird eine erste dielektrische Schicht 258 über eine Vielzahl von Gatterelektroden 256, welche auf dem Halbleitersubstrat 250 gebildet sind, ausgebildet. Die Gatterelektroden 256 sind voneinander beabstandet und von Ab­ standsmittel 254 umgeben. Ein Kern auf dem Halbleitersubstrat 250 ist in einen aktiven Bereich und einen inaktiven Bereich durch Isolationsgrabenbereiche 252 unterteilt, um unterschiedliche Elemente auf dem Substrat 250 zu isolieren. Die erste dielektrische Schicht 258 isoliert die Kernlötstelle, wenn die Kernlötstelle zwischen den Gatterelek­ troden 256 ausgebildet werden. Die erste dielektrische Schicht 258 ist vorzugsweise eine Borophosophosilikat(BPSG)-Schicht.
Unter Bezugnahme auf Fig. 20 wird die erste dielektrische Schicht 258 vorzugs­ weise von einem CMP-Verfahren eingeebnet bzw. flachgemacht, um eine zweite die­ lektrische Schicht 259 zu bilden.
Unter Bezugnahme auf Fig. 21 werden dann Kontaktlöcher 260 in der eingeebne­ ten bzw. flachgemachten zweiten dielektrischen Schicht 259 gebildet. Bei diesem Ver­ fahren wird ein Photolack (nicht gezeigt) über die flachgemachte, zweite dielektrische Schicht 259 abgedeckt; ein Photolack-Muster wird unter Verwendung eines typischen Photolithographieverfahrens ausgebildet und die Kontaktlöcher 260 werden durch ein Ätz-Verfahren unter Verwendung des Photolack-Musters als eine Ätz-Maske ausgebil­ det. Die Photolack-Maske wird dann entfernt.
Unter Bezugnahme auf Fig. 22 wird eine leitende Schicht 262, das heißt Polysili­ ziumschicht, über die zweite dielektrische Schicht 259 mit einer bestimmten Dicke aus­ gebildet, um die Kontaktlöcher 260 zu begraben.
Unter Bezugnahme auf Fig. 23 wird das Halbleitersubstrat 250, welche die leiten­ de Schicht 262 enthüllt, welche darauf ausgebildet ist, auf die Dreh-Spannvorrichtung 212, welche in Fig. 9 gezeigt ist, plaziert. Die leitende Schicht 262 wird dann geätzt, in dem die Dreh-Spannvorrichtung 212 gedreht wird und die Ätz-Zusammensetzung über eine Düse 214 über das Halbleitersubstrat 250 aufgesprüht wird, um den Abschnitt der leitenden Schicht 262 über der zweiten dielektrischen Schicht 259 zu entfernen, wobei lediglich leitende Verbindungsstellen 263, das heißt Polysiliziumverbindungsstellen, welche in den Kontaktlöchern (260) gebildet sind, zurückbleiben.
Bei diesem Verfahren ist die Zuführungsmenge des Ätz-Zusammensetzung vor­ zugsweise zwischen 0,1-2 l/min. Die Ätz-Zusammensetzung weist vorzugsweise 3 bis 60 Gewichtsprozent HNO3 als Oxidationsmittel, 0,06 bis 30 Gewichtsprozent HF als ein Verstärkungsmittel und die verbleibenden Prozent entionisiertes Wasser als eine Buf­ ferlösung auf. Insbesondere weist die Ätz-Zusammensetzung 8 bis 45 Gewichtsprozent HNO3 als ein Oxidationsmittel 0,3 bis 12 Gewichtsprozent HF als ein Verstärkungsmit­ tel und die verbleibenden Gewichtsprozent entionisiertes Wasser als ein Buffermittel auf. Die Temperatur der Ätz-Zusammensetzung ist vorzugsweise in dem Bereich von 20° bis 90°C. Die Drehgeschwindigkeit der Dreh-Spannvorrichtung 212 liegt vorzugs­ weise in dem Bereich von 200 bis 5000 rpm. Die sich ergebende Ätz-Rate der leitenden Schicht 262 liegt vorzugsweise in dem Bereich von 30 bis 48 000 Å/min. Die Bearbei­ tungszeit variiert in Abhängigkeit von der Dicke der leitenden Schicht 262 und kann entsprechend den Bearbeitungsbedingungen angepaßt werden.
Die mit diesem Verfahren hergestellten leitenden Verbindungsstellen 263 werden als eine Kern-Lötstelle in den nachfolgenden Verfahren verwendet.
Dritte bevorzugte Ausführungsform
So wie Halbleitervorrichtungen höher integriert werden und Mehrfach-Schichten enthalten, erhöht sich die Schritthöhen zwischen den Kernabschnitt für die Formation des Elementenmusters und der Umfangsabschnitt zwischen den Kernabschnitten. Als Ergebnis von dieser erhöhten Schritthöhe, kann es schwierig werden, eine präzise Mu­ sterausbildung zu erhalten, und zwar wegen den Schwierigkeiten hinsichtlich eines ex­ akten Fokussierens zwischen der oberen Stelle und der unteren Stelle bei der Photoli­ thographie. Deshalb werden Flachbearbeitungsverfahren zunehmend wichtiger, um die Schritthöhen zu minimieren.
Fig. 24 bis 28 sind Querschnittsansichten, welche ein Flachbearbeitungsver­ fahren unter Verwendung eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Fig. 24 zeigt eine erste Schritthöhe (H1) einer Halbleitervorrichtung mit einer Kapazi­ tätselektrode 272, welche oberhalb bzw. über ein Halbleitersubstrat 270 gebildet ist. Die Schritthöhe (H1) existiert zwischen dem Kernabschnitt (C) für das Elementenmuster und einem Umfangsabschnitt (P).
Die Fig. 25 ist eine Querschnittsansicht, welche zeigt, daß eine erste Oxidschicht 274, welche als eine dielektrische Zwischenlageschicht verwendet wird, über das Halb­ leitersubstrat 270 ausgebildet wird. Aufgrund der ersten Schritthöhe (H1) weist die erste Oxidschicht 274 ebenso eine zweite Schritthöhe (H2) zwischen dem Kernabschnitt (C) und dem Umfangsabschnitt (P) auf.
Die ersten und zweiten Schritthöhen (H1 und H2) können Fehlfunktionen in den nachfolgenden Verfahren verursachen, da es die Schritthöhen (H1 und H2) schwierig machen, ein Photolitugraphie-Verfahren für die Herstellung eines Elementenmusters exakt zu fokussieren.
Die erste Oxidschicht 274 ist vorzugsweise eine BPSG-Schicht, jedoch ist sie nicht auf dieses Material beschränkt. Die erste Oxidschicht 274 ist vorzugsweise mit dem CVD-Verfahren ausgebildet und insbesondere mit einer Niederdruck- Gasphasenabscheidung nach chemischen Verfahren (LPCVD).
Durch dieses Verfahren kann eine gleichmäßige Schicht abgeschieden bzw. auf­ gebracht werden.
Fig. 26 ist eine Querschnittsansicht, welche zeigt, daß eine zweite Oxidschicht 275 aus einer fließ-flachbearbeitenden ersten Oxidschicht 274 gebildet ist. Um dies zu erreichen, wird eine Oxidschicht 274 bei einer hohen Temperatur fließ-flachbearbeitet, und zwar vorzugsweise über 750°C, um die zweite Schritthöhe (H2) zu minimieren. Nach der Fließ-Flachbearbeitung wird die Dicke (L2) der zweiten Oxidschicht 275 in dem Kernabschnitt (C) kleiner als eine Dicke (L) der ersten Oxidschicht 274. Mit ande­ ren Worten eine dritte Schritthöhe (H3) der zweiten Oxidschicht 275 ist kleiner als die zweite Schritthöhe (H2) der ersten Oxidschicht 274. Somit ist der erste Winkel (θ1) für die Ausbildung der dritten Schritthöhe (H3) klein. Allerdings weist das Hochtemperatur- Fließ-Flachbearbeitungsverfahren, welches oben beschrieben ist, Beschränkungen auf.
Die Fig. 27 ist eine Querschnittsansicht, welche zeigt, daß eine dritte Oxid­ schicht 276 durch Flachbearbeitung der zweiten Oxidschicht 275 unter Verwendung einer Dreh-Ätzverfahren ausgebildet werden kann.
Bei Verwendung dieses Verfahrens wird ein Halbleitersubstrat 270 mit der fließ­ flachbearbeiteten zweiten Oxidschicht 275 auf der Dreh-Spannvorrichtung 212, wie in Fig. 9 gezeigt ist, plaziert. Die zweite Oxidschicht 275 wird dann geätzt, indem das Halbleitersubstrat 270 und die Dreh-Spannvorrichtung 212 gedreht und die Ätz- Zusammensetzung durch die Düse 214 auf das Halbleitersubstrat 270 aufgesprüht wird.
Bei diesem Verfahren weist die Ätz-Zusammensetzung vorzugsweise eine Zufüh­ rungsmenge von 0,1 bis 2,5 l/min. Die Ätz-Zusammensetzung weist vorzugsweise 0,01 bis 60 Gewichtsprozent von HNO3 als ein Oxidationsmittel, 0,05 bis 25 Gewichtspro­ zent von HF als ein Verstärkungsmittel, und das verbleibende entionisierte Wasser als eine Bufferlösung auf. Insbesondere weist die Ätz-Zusammensetzung 0,01 bis 60 Ge­ wichtsprozent von HNO3 als ein Oxidationsmittel, 0,5 bis 12 Gewichtsprozent von HF als ein Verstärkungsmittel und die verbleibenden 8% entionisiertes Wasser als eine Bufferlösung auf. Die Verfahrenstemperatur liegt vorzugsweise in einem Bereich von 20 bis 90° Celsius, insbesondere in dem Bereich von 30 bis 70° Celsius und die Drehge­ schwindigkeit der Dreh-Spannvorrichtung 212 liegt vorzugsweise in dem Bereich von ungefähr 200 bis 5000 rpm.
Die Ätzrate der zweiten Oxidschicht 275 liegt vorzugsweise in dem Bereich von ungefähr 30 bis 52 000 Å/min. Die Bearbeitungszeit variiert in Abhängigkeit der Dicke der zweiten Oxidschicht 275 und kann entsprechend der Bearbeitungsbedingungen an­ gepaßt werden.
Durch Vergleich der dritten Oxidschicht 276, welche in Fig. 27 gezeigt ist und welche durch das Dreh-Spannvorrichtungsverfahren flachbearbeitet bzw. eingeebnet wurde, mit der zweiten Oxidschicht 275 der Fig. 26 sind folgende Verhältnisse wirk­ sam. H3 < H4, L2 < L4, L1 < L3 und θ1 < θ2. Folglich werden eine vierte Schritthöhe (H4) und der zweite Winkel θ2 beide minimiert, indem die Flachbearbeitung durch das Dreh- Ätzverfahren ausgeführt wird.
Die vierte Schritthöhe (H4) kann weiter minimiert werden und der Winkel θ2 kann kleiner gemacht werden, wenn die Drehgeschindigkeit der Dreh-Spannvorrichtung er­ höht wird. Die Drehgeschwindigkeit weist jedoch eine Grenze auf, wobei dadurch der erhöhte Bereich der Drehgeschwindigkeit aufgrund der Erfordernis einer ausreichenden Reaktion der Ätz-Zusammensetzung mit der zweiten Oxidschicht 275 begrenzt bzw. beschränkt wird. Die Dicke der zweiten Oxidschicht 275, welche von dem Dreh-Ätzen entfernt wird, ist gleich der Menge L2-L4.
Fig. 28 ist eine Querschnittsansicht, welche zeigt, daß ein Photolackmuster 278 über die dritte Oxidschicht 276 ausgebildet wird, welche durch das Dreh-Ätz-Verfahren flach gemacht wird. Das Photolackmuster 278 ist nach Aufbringen eines Photolacks über die dritte Oxidschicht 276 und nach Durchführung eines photolithographischen Verfahrens ausgebildet. Indem die Schritthöhe (H1) zwischen der oberen und der unte­ ren Stelle der ersten Oxidschicht 274 minimiert wird, kann die Fokustiefe (DOF) in dem nachfolgenden photolitographischen Verfahren verbessert werden.
Die Analyse der Effekte der vorliegenden Erfindung zeigt mehrere Verbesserun­ gen. Das Herstellungsverfahren für leitende Verbindungsstellen der vorliegenden Erfin­ dung, welche oben diskutiert worden ist, ist charakterisiert dadurch, daß es unter Ver­ wendung eines Dreh-Ätz-Verfahrens durchgeführt wird, indem eine Ätz- Zusammensetzung aufgelegt wird, welche eine gute Reaktion mit den leitenden Schichten aufweist, und indem das Halbleitersubstrat schnell gedreht wird, um so durch Erhöhung des Ätz-Impulses in horizontaler Richtung des Halbleitersubstrats mittels der Zentifugalkraft aufgrund der hohen Drehung des Halbleitersubstrats zu ätzen. Dies un­ terscheidet sich von dem herkömmlichen CMP-Verfahren, in dem eine Poliervorrich­ tung in Anlagekontakt mit einem Halbleitersubstrat durch die Anwendung eines be­ stimmten Drucks und das Zuführen eines Schlamms gebracht wird.
Die vorliegende Erfindung schafft die Herstellung einer leitenden Verbindungs­ stelle, welche eine ausreichende Qualität aufweist, selbst ohne den Flachbearbeitungs­ schritt der dielektrischen Zwischenlageschicht während der Herstellung der leitenden Verbindungsstelle, wodurch die Produktivität des Herstellungsverfahrens verbessert wird.
Zusätzlich wird die leitenden Schicht innerhalb des Lochmusters in den Umfangs­ bereichen, beispielsweise einer Ausrichtungsmarke und unterschiedliche unebene Mu­ ster auf dem Ritzrahmen, vollständig während des CEP-Verfahrens entfernt. Dies ver­ hindert die Erzeugung von Teilchen in den späteren Verfahren und das Vorhandensein von Mikrokratzer auf dem Halbleitersubstrat aufgrund des Schlamms, wobei als Ergeb­ nis davon, die Ausrichtbarkeit des photolitographischen Verfahrens verbessert wird.
Gemäß der vorliegenden Erfindung, können die Ätzeigenschaften einfach geän­ dert werden, indem die Drehgeschwindigkeit des Halbleitersubstrats angepaßt wird, die Zuführungsmenge der Ätz-Zusammensetzung variiert wird, der Sprühdruck geändert wird, und der Auslegerschwung der Düse verändert wird usw.
Deshalb erreicht die vorliegende Erfindung die Vereinfachung der Halbleitervor­ richtungsherstellungsverfahren, die erhöhte Verläßlichkeit der Halbleitervorrichtungen und eine Verminderung der Verfahrenskosten.
Zusätzliche Vorteile und Modifikationen werden für denjenigen, welcher auf dem Gebiet tätig sind verständlich. Deshalb ist die Erfindung in seiner gesamten Weite nicht auf die speziellen Details und repräsentative Vorrichtungen beschränkt, welche gezeigt und hierin beschrieben sind. Dementsprechend können unterschiedliche Modifikationen gemacht werden, ohne den Erfindungsgedanken des allgemeinen erfinderischen Kon­ zeptes zu verlassen, wie er in den anhängigen Ansprüchen und deren Äquivalenten defi­ niert ist.
Es wird ein Verfahren zur Herstellung von Halbleitervorrichtungen bereitgestellt, welches die Formation einer leitenden Verbindungsstelle enthält und die Schritthöhe einer dielektrischen Zwischenlageschicht minimiert. Eine Ätz-Zusammensätzung wird für derartige Herstellungsverfahren ebenso bereitgestellt. Das Verfahren zur Herstellung von Halbleitervorrichtungen enthalten die Schritte einer Ausbildung einer isolierenden Schicht über ein Halbleitersubstrat, Ausbilden von Kontaktlöchern in der isolierenden Schicht, Bilden einer leitenden Schicht über die isolierende Schicht, um die Kontaktlö­ cher zu begraben, Drehen des Halbleitersubstrats und Ätzen der leitenden Schicht, in­ dem eine Ätz-Zusammensetzung auf das sich drehende Halbleitersubstrat aufgebracht wird, und Dreh-Ätzen der Wolframschicht unter Verwendung einer Ätz- Zusammensetzung beispielsweise derart, daß die leitende Schicht lediglich in den Kon­ taktlöchern verbleibt und nicht über der isolierenden Schicht verbleibt. Die Ätz- Zusammensetzung enthält zumindest ein Oxidationsmittel, welche aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH und HNO3, zumindest ein Verstärkungsmittel, welches aus HF, NH4OH, H3PO4, H2SO4, NH4F und HCl und eine Bufferlösung, welche in bestimmten Mengen miteinander vermischt werden, ausgewählt werden.

Claims (30)

1. Verfahren zur Herstellung von Halbleitervorrichtungen, welches aufweist:
Ausbilden einer isolierenden Schicht über ein Halbleitersubstrat;
Ausbilden von Kontaktlöchern in der isolierenden Schicht;
Ausbilden einer leitenden Schicht über die isolierende Schicht, um die Kontaktlöcher zu begraben;
Drehen des Halbleitersubstrats; und
Ätzen der leitenden Schicht, indem eine Ätz-Zusammensetzung auf das sich drehende Halbleitersubstrat aufgebracht wird,
wobei die Ätz-Zusammensetzung eine Mischung von zumindest einem Oxidationsmittel aufweist, welches aus der Gruppe ausgewählt wird, welche besteht aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH, HNO3, zumindest ein Verstärkungsmittel, welches aus der Gruppe ausgewählt wird, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F, und HCl und einer Bufferlösung, und
wobei das Oxidationsmittel, das Verstärkungsmittel und die Bufferlösung ein Mischungsverhältnis aufweist, das derartig ist, das nach dem Ätzen das Material der leitenden Schicht lediglich innerhalb des Kontaktloches vorhanden ist und nicht über der isolierenden Schicht verblieben ist.
2. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 1, wobei die Bufferlösung entionisiertes Wasser enthält.
3. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 1, wobei die leitende Schicht ein Material aufweist, welches aus der Gruppe ausgewählt ist, welches besteht aus Wolfram (W), Kupfer (Cu) und Polysilizium.
4. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 3, welches das Ausbilden einer Sperrmetallschicht über das Halbleitersubstrat und der isolierenden Schicht aufweist, und zwar nach dem Ausbilden der Kontaktlöcher in der isolierenden Schicht jedoch bevor dem Ausbilden der leitenden Schicht.
5. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 4, wobei die Sperrmetallschicht ein Material aufweist, welches aus der Gruppe von Ti, TiN, Ti/TiN, Ta, TaN und Ta/TaN ausgebildet wird.
6. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 1, wobei die Ätz-Zusammensetzung über eine Düse zugeführt wird, welche oberhalb des Halbleitersubstrats positioniert ist, wobei die Düse einen Auslegerschwung entweder nach rechts vom Zentrum oder nach links vom Zentrum des Halbleitersubstrats ausführt.
7. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 1, wobei die Verfahrenstemperatur der Ätz-Zusammensetzung in dem Bereich von 20 bis 90° Celsius liegt.
8. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 7, wobei das Halbleitersubstrat bis zu ungefähr der Bearbeitungstemperatur der Ätz- Zusammensetzung erwärmt wird.
9. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 3, wobei die Ätz-Zusammensetzung 0,01 bis 30 Gewichtsprozent von HNO3 als ein Oxidationsmittel, 0,01 bis 30 Gewichtsprozent von NH4F als ein Verstärkungsmittel, und ein verbleibendes Gewichtsprozent entionisiertes Wasser aufweist.
10. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 3, wobei die Ätz-Zusammensetzung 3 bis 55 Gewichtsprozent von HNO3 als ein Oxidationsmittel, 0,2 bis 35 Gewichtsprozent von HF als ein Verstärkungsmittel und ein verbleibendes Gewichtsprozent entionisiertes Wasser aufweist.
11. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 3, wobei die Ätz-Zusammensetzung 0,2 bis 30 Gewichtsprozent von H2O2 als ein Oxidationsmittel, 0,01 bis 30 Gewichtsprozent von NH4OH als Verstärkungsmittel und ein verbleibendes Gewichtsprozent entionisiertes Wasser aufweist.
12. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 3, wobei die Ätz-Zusammensetzung 3 bis 60 Gewichtsprozent von HNO3 als ein Oxidationsmittel, 0,06 bis 30 Gewichtsprozent von HF als ein Verstärkungsmittel und ein verbleibendes Gewichtsprozent entionisiertes Wasser aufweist.
13. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 1, wobei das Ätzen der leitenden Schicht durch zumindest zwei Ätz-Verfahren ausgeführt wird.
14. Verfahren zur Herstellung von Halbleitervorrichtungen, welche die Schritte aufweist:
Ausbilden einer Musterstruktur über ein Halbleitersubstrat;
Ausbilden einer dielektrischen Zwischenlageschicht über das Halbleitersubstrat und der Musterstruktur;
Drehen des Halbleitersubstrats; und
Ätzen der dielektrischen Zwischenlageschicht, in dem auf das sich drehende Halbleitersubstrat eine Ätz-Zusammensetzung zugeführt wird, welche eine Mischung von zumindest einem Oxidationsmittel, welches aus der Gruppe ausgewählt wurde, welche besteht aus H2O2, O2, IO4⁻, BrO3, ClO3, S2O8⁻, KIO3, H5IO6, KOH, HNO3, zumindest ein Verstärkungsmittel, welches aus der Gruppe ausgewählt wird, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F, und HCl und einer Bufferlösung,
wobei das Oxidationsmittel, das Verstärkungsmittel und die Bufferlösung in einem bestimmten Mischungsverhältnis so gemischt werden, daß das Ätzen die dielektrischen Zwischenlageschichten einebnet bzw. flach macht.
15. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 14, wobei die dielektrische Zwischenlageschicht ein Material aufweist, welches aus der Gruppe ausgewählt wird, welches besteht aus einem Oxid, einem Nitrit, Borophosphosilikat und Tetraethylorthosilikat.
16. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 15, wobei die Ätz-Zusammensetzung 0,01 bis 60 Gewichtsprozent von HNO3 als ein Oxidationsmittel, 0,05 bis 25 Gewichtsprozent von HF als ein Verstärkungsmittel und ein verbleibendes Gewichtsprozent entionisiertes Wasser aufweist.
17. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 15, wobei die Ätz-Zusammensetzung 0,01 bis 30 Gewichtsprozent von HNO3 als ein Oxidationsmittel, 0,01 bis 30 Gewichtsprozent von NH4F als ein Verstärkungsmittel, und die verbleibenden Gewichtsprozent entionisiertes Wasser aufweist.
18. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 14, wobei die Drehgeschwindigkeit des Halbleitersubstrats zwischen 20 bis 5000 Drehungen pro Minute liegt.
19. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 14, wobei die Ätz-Zusammensetzung über eine Düse zugeführt wird, welche oberhalb des Halbleitersubstrats positioniert ist, wobei die Düse ein Auslegerschwung entweder nach rechts vom Zentrum oder nach links vom Zentrum des Halbleitersubstrats ausführt.
20. Verfahren zur Herstellung von Halbleitervorrichtungen gemäß Anspruch 19, wobei der Auslegerschwung einen Auslegerschwung mit großer Wegstrecke und einen Auslegerschwung mit kleiner Wegstrecke aufweist, welche nacheinander ausgeführt werden.
21. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 14, wobei das Halbleitersubstrat bis ungefähr zu der Bearbeitungstemperatur bzw. Verfahrenstemperatur der Ätz-Zusammensetzung erwärmt wird.
22. Verfahren zur Herstellung von Halbleitervorrichtungen, welche aufweist:
Ausbilden einer Isolierungsschicht über ein Halbleitersubstrat;
Ausbilden von Kontaktlöchern in die Isolierungsschicht;
Ausbilden einer Abdeckschicht über die isolierende Schicht, um die Kontaktlöcher zu begraben;
Drehen des Halbleitersubstrats;
Erwärmen des Halbleitersubstrats, indem heißes Gas auf die Rückseite das Halbleitersubstrats aufgelegt wird; und
Ätzen der Abdeckschicht, indem eine Ätz-Zusammensetzung auf das sich drehende Halbleitersubstrat aufgelegt wird, wobei das Material der Abdeckschicht lediglich innerhalb der Kontaktlöcher vorhanden ist und nicht über der isolierenden Schicht nach dem Ätzen verbleibt.
23. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 22, wobei die Ätz-Zusammensetzung eine Mischung von zumindest einem Oxidationsmittel, welches aus der Gruppe ausgewählt wurde, welche besteht aus H2O2, O2, IO4⁻, BrO2, ClO3, S2O8⁻, KIO3, H5IO6, KOH, HNO3, zumindest ein Verstärkungsmittel, welcher aus der Gruppe ausgewählt wird, welche besteht aus HF, NH4OH, H3PO4, H2SO4, NH4F, und HCl und einer Bufferlösung.
24. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 23, wobei die Bufferlösung entionisiertes Wasser enthält.
25. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 22, wobei die Abdeckungsschicht eine leitende Schicht und eine dielektrische Zwischenlageschicht aufweist.
26. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 22, wobei das heiße Gas ein innertes Gas aufweist und die Temperatur des heißen Gases in dem Bereich von 20 bis 90° Celsius liegt.
27. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 22, wobei die Ätz-Zusammensetzung über eine Düse zugeführt wird, welche oberhalb des Halbleitersubstrats positioniert ist, wobei die Düse einen Auslegerschwung entweder nach rechts vom Zentrum oder nach links vom Zentrum des Halbleitersubstrats ausführt.
28. Verfahren zur Herstellung von Halbleitervorrichtungen nach Anspruch 22, wobei die Verfahrenstemperatur der Ätz-Zusammensetzung in dem Bereich von 20 bis 90° Celsius liegt.
29. Halbleitersubstrat, welches aufweist,
einen Kernbereich, einschließlich einer leitenden Verbindungsstelle, welche aus einem leitenden Material besteht; und
einen Umfangsabschnitt, welcher ein Lochmuster zur Verwendung entweder eine Ausrichtungsmarke oder eines Ritzrahmen enthält, wobei das Lochmuster keines der leitenden Materialien aufweist.
30. Halbleitersubstrat gemäß Anspruch 29, wobei das leitende Material ein Material aufweist, welches aus der Gruppe ausgewählt wurde, welches aus Wolfram (W), Kupfer (Cu) oder Polysilizium besteht.
DE19928570A 1998-06-25 1999-06-22 Verfahren zur Herstellung von Halbleitervorrichtungen Expired - Fee Related DE19928570B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR98-24232 1998-06-25
KR19980024232 1998-06-25
KR98-31544 1998-08-03
KR1019980031544A KR100271769B1 (ko) 1998-06-25 1998-08-03 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자

Publications (2)

Publication Number Publication Date
DE19928570A1 true DE19928570A1 (de) 1999-12-30
DE19928570B4 DE19928570B4 (de) 2008-04-10

Family

ID=26633814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19928570A Expired - Fee Related DE19928570B4 (de) 1998-06-25 1999-06-22 Verfahren zur Herstellung von Halbleitervorrichtungen

Country Status (5)

Country Link
JP (3) JP4180741B2 (de)
KR (1) KR100271769B1 (de)
DE (1) DE19928570B4 (de)
NL (1) NL1012430C2 (de)
TW (1) TW478130B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006555A1 (en) * 1999-07-19 2001-01-25 Alliedsignal Inc. Compositions and processes for spin etch planarization
WO2002044763A2 (en) * 2000-11-28 2002-06-06 Lightcross, Inc. Formation of a smooth surface on an optical component
US6461978B1 (en) 1998-10-23 2002-10-08 Lg. Philips Lcd Co., Ltd. Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate
US7351642B2 (en) 2005-01-14 2008-04-01 Infineon Technologies Richmond, Lp Deglaze route to compensate for film non-uniformities after STI oxide processing
EP1981072A1 (de) * 2006-01-31 2008-10-15 SUMCO Corporation Ätzverfahren für einzelwafer

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641950B1 (ko) * 2000-06-27 2006-11-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
JP2002043201A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
KR100372647B1 (ko) * 2000-10-13 2003-02-19 주식회사 하이닉스반도체 다마신 금속게이트 형성방법
JP3609761B2 (ja) 2001-07-19 2005-01-12 三洋電機株式会社 半導体装置の製造方法
KR100881388B1 (ko) * 2002-11-04 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100536593B1 (ko) * 2002-12-05 2005-12-14 삼성전자주식회사 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
KR100624089B1 (ko) 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
KR101264421B1 (ko) 2005-12-09 2013-05-14 동우 화인켐 주식회사 금속막 식각용액
JP4906417B2 (ja) * 2006-07-11 2012-03-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR100860367B1 (ko) 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
JP5017709B2 (ja) 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
JP5047881B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP5439466B2 (ja) * 2011-12-26 2014-03-12 富士フイルム株式会社 シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
WO2013099955A1 (ja) * 2011-12-27 2013-07-04 富士フイルム株式会社 半導体基板製品の製造方法及びこれに利用されるエッチング方法
JP2014146623A (ja) * 2013-01-25 2014-08-14 Fujifilm Corp 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法
JP6454605B2 (ja) 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
JP6917807B2 (ja) * 2017-07-03 2021-08-11 東京エレクトロン株式会社 基板処理方法
JP7398969B2 (ja) * 2019-03-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217995B2 (de) * 1972-02-18 1977-05-19
JPS524140A (en) * 1975-06-28 1977-01-13 Victor Co Of Japan Ltd Data presentation system
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4415606A (en) * 1983-01-10 1983-11-15 Ncr Corporation Method of reworking upper metal in multilayer metal integrated circuits
US4806504A (en) * 1986-09-11 1989-02-21 Fairchild Semiconductor Corporation Planarization method
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
US4804438A (en) * 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
JPH0322428A (ja) * 1989-06-19 1991-01-30 Nec Kyushu Ltd 半導体装置の製造装置
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5486234A (en) * 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
KR950019922A (ko) * 1993-12-28 1995-07-24 김주용 다결정실리콘 습식식각용액
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
JP3459137B2 (ja) * 1995-04-06 2003-10-20 日曹エンジニアリング株式会社 枚葉式スピンエッチング方法
US5863828A (en) * 1996-09-25 1999-01-26 National Semiconductor Corporation Trench planarization technique
KR100205321B1 (ko) * 1996-12-30 1999-07-01 구본준 크랙방지 패턴을 갖는 반도체소자의 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461978B1 (en) 1998-10-23 2002-10-08 Lg. Philips Lcd Co., Ltd. Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate
US7101809B2 (en) 1998-10-23 2006-09-05 Lg.Philips Lcd Co., Ltd. Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate
US7202165B2 (en) 1998-10-23 2007-04-10 Lg.Philips Lcd Co., Ltd Electronic device having a stacked wiring layer including Al and Ti
DE19951055B4 (de) * 1998-10-23 2017-08-24 Lg Display Co., Ltd. Verfahren zur Herstellung eines Substrats für elektronische Vorrichtungen unter Verwendung eines Ätzmittels
WO2001006555A1 (en) * 1999-07-19 2001-01-25 Alliedsignal Inc. Compositions and processes for spin etch planarization
WO2002044763A2 (en) * 2000-11-28 2002-06-06 Lightcross, Inc. Formation of a smooth surface on an optical component
WO2002044763A3 (en) * 2000-11-28 2003-04-17 Lightcross Inc Formation of a smooth surface on an optical component
US7351642B2 (en) 2005-01-14 2008-04-01 Infineon Technologies Richmond, Lp Deglaze route to compensate for film non-uniformities after STI oxide processing
DE102005062915B4 (de) * 2005-01-14 2008-09-18 Infineon Technologies Richmond Lp Verfahren zur Planarisierung einer unebenen Graben-Isolationsschicht
EP1981072A1 (de) * 2006-01-31 2008-10-15 SUMCO Corporation Ätzverfahren für einzelwafer
EP1981072A4 (de) * 2006-01-31 2009-01-21 Sumco Corp Ätzverfahren für einzelwafer
US8466071B2 (en) 2006-01-31 2013-06-18 Sumco Corporation Method for etching single wafer

Also Published As

Publication number Publication date
DE19928570B4 (de) 2008-04-10
JP2000031114A (ja) 2000-01-28
JP4343084B2 (ja) 2009-10-14
KR100271769B1 (ko) 2001-02-01
NL1012430C2 (nl) 2004-10-13
JP4180741B2 (ja) 2008-11-12
JP2005045285A (ja) 2005-02-17
JP2005057304A (ja) 2005-03-03
NL1012430A1 (nl) 2000-01-04
TW478130B (en) 2002-03-01
KR20000004840A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
DE19928570A1 (de) Herstellungsverfahren für Halbleitervorrichtungen, Ätz-Zusammensetzungen zur Herstellung von Halbleitervorrichtungen, und Halbleitervorrichtungen, welche unter Verwendung des Verfahrens hergestellt sind
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE69836313T2 (de) Verfahren zum selektiven Füllen von Gräben mit leitendem Metall
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE69314679T2 (de) Mit schwerschmelzendem Metal abgedeckte metallische Leiterbahnen und Kontaktlöcher
DE69836612T2 (de) Polierverfahren
DE69901142T2 (de) Verfahren zur Herstellung einer Halbleiterschaltung mit Kupfer-Verbindungsleitungen
DE69418302T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Oberfläche
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE69619207T2 (de) Polierverfahren
DE10101037A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren
DE10124741A1 (de) Aufschlämmung für ein chemisch-mechanisches Polierverfahren und Verfahren zur Herstellung eines Halbleiterbauelements
DE19521389C2 (de) Verfahren und Vorrichtung zum Herstellen einer integrierten Halbleiterschaltung
DE102016100270A1 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE4314360A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69804382T2 (de) Verfahren zum Entfernen von CMP-Kratzern durch einen reflow-Schritt, und dadurch hergestellter integrierter Schaltkreis
DE102017118311B4 (de) Verfahren zum reinigen eines wafers nach einem cmp-schritt und struktur
DE19826031C2 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE69627233T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrschichtverbindungsstruktur, mit einem verbesserten Schritt zum Herstellen einer dielektrischen Zwischenschicht
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102004014676B4 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
DE69217838T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101