[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10104204A1 - Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben

Info

Publication number
DE10104204A1
DE10104204A1 DE10104204A DE10104204A DE10104204A1 DE 10104204 A1 DE10104204 A1 DE 10104204A1 DE 10104204 A DE10104204 A DE 10104204A DE 10104204 A DE10104204 A DE 10104204A DE 10104204 A1 DE10104204 A1 DE 10104204A1
Authority
DE
Germany
Prior art keywords
insulation film
film
conductive plug
etching
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10104204A
Other languages
English (en)
Inventor
Yoshifumi Takata
Shigeru Harada
Hiroki Takewaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10104204A1 publication Critical patent/DE10104204A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein vierter und fünfter Zwischenschicht-Isolationsfilm werden ausgebildet und ein Verbindungsloch, welches durch diese Filme hindurchgeht, wird ausgebildet. Das Verbindungsloch wird mit einem metallischen Pfropfen gefüllt. Die exponierte Oberfläche des fünften Zwischenschicht-Isolationsfilms und der metallische Pfropfen werden mittels Trockenätzens in einer Atmosphäre, die CF¶4¶-Gas enthält, rückgeätzt. Auf diese Weise wird der Stufenunterschied zwischen den Oberflächen des metallischen Pfropfens und des fünften Zwischenschicht-Isolationsfilms verringert. Die Form des Verbindungsloches ist derart gestaltet, daß seine Öffnung an ihrer oberen Stelle einen größeren Durchmesser hat. Die Oberflächen des fünften Zwischenschicht-Isolationsfilms und des metallischen Pfropfens werden einer Plasma-Atmosphäre, die Sauerstoff enthält, ausgesetzt, mit Licht einer Wellenlänge von einigen 10 nm bis 400 nm bestrahlt oder einer Sputter-Ätzung mittels Ar-Gas unterzogen.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter- Vorrichtung und ein Verfahren zur Herstellung derselben, speziell auf eine Halbleiter-Vorrichtung mit einer Leitungs­ elektrode, die innerhalb eines Verbindungslochs bzw. Kontakt­ lochs in einem isolierenden Film auf einem Halbleitersubstrat ausgebildet wurde, sowie ein Verfahren zur Herstellung der­ selben.
Mit der Weiterentwicklung der Hochintegration einer Halblei­ ter-Vorrichtung wurden die Breite der inneren Leitungen und die Größe eines Verbindungsloches bei der Halbleiter-Vorrich­ tung verringert. Um eine obere Verdrahtungsstruktur mit einer unteren Verdrahtungsstruktur oder einem Halbleitersubstrat über ein winziges Verbindungsloch elektrisch zu verbinden, ist es in einem der Anwenderin bekannten Verfahren üblich, eine Pfropfentechnik bzw. Stopfentechnik zu verwenden, bei welcher ein metallischer Film selektiv innerhalb des Verbin­ dungsloches ausgebildet wird.
Da es schwierig ist, bei einem metallischen Film, der durch Sputtern ausgebildet wird, für eine hinreichende Beschichtung zu sorgen, wird bei der Pfropfentechnik der schwer schmelz­ bare metallische Film, z. B. aus W, der mittels der CVD-Tech­ nik ausgebildet wird, zurückgeätzt, um einen metallischen Film innerhalb des Verbindungsloches auszubilden.
Bezugnehmend auf die Fig. 14 bis 18 werden eine Halblei­ ter-Vorrichtung und ihr Herstellungsverfahren, bei welchem die Pfropfentechnik angewendet wird, erläutert.
Zunächst werden, wie in Fig. 14 gezeigt, auf einem Halblei­ tersubstrat 51 ein Oxidfilm 52 zur Element-Isolation, eine Gate-Elektrode 53 und Source/Drain-Regionen 54a-54e eines Transistors und ein erster Zwischenschicht-Isolations-Film 55 ausgebildet. Ein erstes Verbindungsloch 56, daß zur Source/Drain-Region 54b führt, wird in dem ersten Zwischen­ schicht-Isolations-Film 55 ausgebildet. Danach wird ein me­ tallischer Film auf der Oberfläche des ersten Zwischen­ schicht-Isolations-Films 55 ausgebildet und in das Innere des ersten Verbindungsloches 56 eingelagert. Durch Photolithogra­ phie und durch Ätzen an dem metallischen Film wird eine erste Verdrahtungsschicht 57 ausgebildet.
Wie in Fig. 15 gezeigt, wird, nachdem ein zweiter Zwischen­ schicht-Isolations-Film 58 ausgebildet wurde, um die erste Verdrahtungsschicht 57 zu bedecken, ein zweites Verbindungs­ loch 59 ausgebildet, welches durch den zweiten Zwischen­ schicht-Isolations-Film 58 hindurchgeht, um die Source/Drain- Regionen 54a und 54c zu erreichen. Die gesamte Oberfläche wird mit einer Polysiliziumschicht beschichtet, an welcher die Photolithographie und Ätzbehandlung durchgeführt werden, um einen Ladungsspeicherknoten (hier im folgenden als "Spei­ cherknoten" bezeichnet) 60 auszubilden. Ein dritter Isola­ tionsfilm 61 wird auf der gesamten Oberfläche dünn ausgebil­ det und wieder mit einer Polysiliziumschicht beschichtet, an welcher die Photolithographie und Ätzbehandlung durchgeführt werden, um eine obere Elektrode 62 für die Ladungsspeicherung (hier im folgenden als "Zellelektrode" bezeichnet) auszubil­ den. Der Speicherknoten 60, der dritte Isolationsfilm 61 und die Zellelektrode 62 bilden ein Kondensatorelement. Die An­ zahl der speicherbaren Ladungen ist proportional zur Größe der Oberfläche des Speicherknotens 60 und umgekehrt propor­ tional zur Filmdicke des dritten Isolationsfilms 61. Da je­ doch ein feineres Element zu einer geringeren Größe des Spei­ cherknotens 60 führt, gehen die Bestrebungen im Allgemeinen dahin, den dritten Isolationsfilm 61 niedrig zu profilieren und die Höhe des Speicherknotens 60 stark zu verändern, um die Anzahl der speicherbaren Ladungen sicherzustellen.
Mit Bezug auf Fig. 16 werden ein vierter Zwischenschicht-Iso­ lations-Film 63 und ein fünfter Zwischenschicht-Isolations- Film 64 dergestalt ausgebildet, daß die Zellelektrode 62 be­ deckt wird. Danach wird ein drittes Verbindungsloch 65 ausge­ bildet, welches durch den fünften Zwischenschicht-Isolations- Film 64, den vierten Zwischenschicht-Isolations-Film 63, den zweiten Zwischenschicht-Isolations-Film 58 und den ersten Zwischenschicht-Isolations-Film 55 in einem Randbereich der Schaltung hindurchgeht, um die Source/Drain-Regionen 54d, 54e des Transistors zu erreichen.
Da der Speicherknoten 60 in einem Speicherzellenbereich aus­ gebildet wird, wird in diesem Fall eine große Oberflächen­ stufe bzw. ein Niveauunterschied zwischen der Speicherzellre­ gion und dem Randbereich der Schaltung ausgebildet. Eine Oberflächenstufe, die größer als die Fokussiertiefe bei der Photolithographie ist, kann zu einer schlechten Auflösung von Strukturen im Lack führen.
Zusätzlich kann das Rückätzen des metallischen Films zu einem Rückstand des schwer schmelzbaren Metalls an der Stufe füh­ ren, welcher die Ursache von elektrischen Kurzschlüssen sein kann.
Um dieses Problem zu entschärfen, das bei einer Vergrößerung der Höhe des Speicherknotens 60 ernst wird, wird der vierte Zwischenschicht-Isolations-Film 63 im allgemeinen einem Ab­ flachungsverfahren unter Zuhilfenahme von BPSG (Bor-Phosphor- Silikatglas) unterzogen.
Der BPSG-Film wird bei einer hohen Temperatur von 800°C oder mehr angeweicht, um eine gleichförmige Fließgestalt in der Oberfläche zu schaffen, sodaß die Oberflächenstufe verklei­ nert wird. Die Ebenheit hängt von der Konzentration von B (Bor) oder P (Phosphor) ab und wird besser, wenn die Konzen­ tration erhöht wird. Je nachdem wird die Oberfläche des vier­ ten Zwischenschicht-Isolations-Film 63 durch CMP (chemisch- mechanisches Polieren) poliert, um die Ebenheit der Oberflä­ che zu verbessern.
Mit Bezug auf Fig. 17 werden eine erste schwer schmelzbare metallische Schicht 66 und eine zweite schwer schmelzbare me­ tallische Schicht 67 dergestalt ausgebildet, daß das Innere des dritten Verbindungsloches 65 und die Oberfläche des fünf­ ten Zwischenschicht-Isolations-Film 64 bedeckt sind. Die er­ ste schwer schmelzbare metallische Schicht 66 und die zweite schwer schmelzbare metallische Schicht 67 können im Allgemei­ nen aus Ti, W oder seinem Nitrid, Silizid, etc. hergestellt werden. Desweiteren werden die erste schwer schmelzbare me­ tallische Schicht 66 und die zweite schwer schmelzbare metal­ lische Schicht 67 auf dem fünften Zwischenschicht-Isolations- Film 64 weggeätzt, um einen metallischen Pfropfen 68, der aus der ersten schwer schmelzbaren metallischen Schicht 66 und der zweiten schwer schmelzbaren metallischen Schicht 67 zu­ sammengesetzt ist, lediglich innerhalb des dritten Verbin­ dungsloches 65 auszubilden.
Danach werden ein metallischer Film 69, bestehend aus einer Aluminiumlegierung, wie z. B. AlSi, AlSiCu, AICu, etc. und ein Antireflexfilm 70 dergestalt ausgebildet, daß der fünfte Zwi­ schenschicht-Isolations-Film 64 und der metallische Pfropfen 68 bedeckt werden. Mittels Photolithographie und einer Ätzbe­ handlung an beiden Filmen wird eine zweite Verdrahtungs­ schicht 71 ausgebildet. Auf der Aluminiumlegierung, die einen hohen Oberflächenreflexionskoeffizienten besitzt, ist es schwierig, Strukturen im Lack mittels Photolithographie aus­ zubilden. Aus diesem Grunde wird der Antireflexfilm 70 auf dem metallischen Film 69 ausgebildet. Der Antireflexfilm 70 kann ein schwer schmelzbarer metallischer Film aus TiN, WSi, MoSi, TiW und W, etc. oder einer Mischung dieser Stoffe sein. Der Antireflexfilm 70 dient dazu, den Oberflächenreflexions­ koeffizienten der Aluminiumlegierung zu verringern und die Zuverlässigkeit durch Erhöhung der mechanischen Stabilität zu verbessern.
Fig. 18 ist eine vergrößerte Ansicht des Bereichs "A" in Fig. 17. Wie Fig. 18 zu entnehmen ist, wird bei einer der Anwende­ rin bekannten Halbleiter-Vorrichtung der metallische Film 69 durch Sputtern abgelagert. Daher kann die Beschichtung mit dem metallischen Film 69 in der Aussparung bzw. Vertiefung für den metallischen Pfropfen schlechter ausfallen und reißen (Zwischen dem fünften Zwischenschicht-Isolations-Film 64 und der Oberfläche des metallischen Pfropfens 68 bildet sich eine Stufe aus.). Das Geometrieverhältnis für die Aussparung (Ver­ hältnis der Aussparungstiefe zur Größe des Verbindungslo­ ches) wächst bei einer Reduzierung der Größe des Verbindungs­ loches, sodaß sich die Beschichtung mit dem metallischen Film an der Stufe verschlechtert. Daher wird dies bei einer Minia­ turisierung der Halbleiter-Vorrichtung ein ernstes Problem.
Als eine Lösung des Problems wird z. B. in JP-A-7-288244 und JP-A-9-167797 ein Verfahren offenbart, bei dem die Stufe (der Niveauunterschied) mittels CMP (chemisch-mechanisches Polie­ ren) beseitigt wird, nachdem eine leitende Schicht ausgebil­ det wurde. Diese CMP-Methode kann bei einem Verfahren, bei dem ein leitender Pfropfen ausgebildet wird, die Vertiefung verringern und kann daher das Problem des Verfahrens der Pfropfenausbildung mittels RIE (Abk. für englisch "Reactive Ion Etching") vermeiden.
Das obige Verfahren, das CMP verwendet, macht jedoch zusätz­ lich eine Polierapparatur oder eine Apparatur, um die Wafer nach dem Polieren zu reinigen, erforderlich und bringt auch das Problem mit sich, daß der Herstellungsprozeß dadurch ver­ kompliziert wird, daß die Oberfläche des Isolationsfilms, in dem ein Verbindungsloch ausgebildet werden soll, mittels CMP eingeebnet werden muß.
Andere Verfahren sind ebenfalls vorgeschlagen worden. Bei einem soll die Beschichtung mit dem metallischen Film dadurch verbessert werden, daß letzterer durch Sputtern bei einer hohen Temperatur von 400°C bis 500°C (Hochtemperatur-Sput­ tern) abgeschieden wird. Bei einem anderen Verfahren soll, nachdem der metallische Film durch normales Sputtern aufge­ bracht wurde, ein Reflow bzw. Aufschmelzen des metallischen Films bei einer hohen Temperatur von 400°C bis 500°C her­ vorgerufen werden (Reflow-Sputtern bzw. Aufschmelz-Sputtern).
Diese Verfahren können die Beschichtung an der Pfropfenver­ tiefung dramatisch verbessern. All diese Verfahren erfordern jedoch eine Modifikation der Sputteranlage, damit diese be­ ständig gegenüber einer hohen Temperatur ist. Desweiteren bringen all diese Verfahren das Problem mit sich, daß die Filmoberfläche sehr uneben wird, was seine Ursache in der Körnung des metallischen Films hat, die durch das Abkühlen nach dem Aufrechterhalten einer hohen Temperatur hervorgeru­ fen wird. Dieses Problem führt aufgrund der Rückstände beim Ätzen zu einer Verschlechterung der Fertigungsausbeute.
Ein Verfahren, bei dem die Pfropfenvertiefung verringert wird, ohne auf CMP zurückzugreifen, wird z. B. in JP-A-2-45934 und JP-A-8-250590 offenbart, wo der Isolationsfilm geätzt wird, nachdem der Pfropfen ausgebildet wurde und dadurch die Pfropfenaussparung entfernt wird. Wo jedoch der Isolations­ film durch Trockenätzen rückgeätzt wird, wie in JP-A-2-45934 offenbart, werden F, C, O, etc., die im Ätzgas enthalten sind, auf der Oberfläche des leitenden Pfropfens adsorbiert, um dort einen Film mit schlechteren Eigenschaften auszubil­ den. Dies macht den Kontaktwiderstand zwischen dem Pfropfen und der darüberliegenden Verdrahtung instabil.
Aufgabe der vorliegenden Erfindung ist es, die Probleme im Zusammenhang mit der oben beschriebenen, der Anmelderin be­ kannten Halbleiter-Vorrichtung und deren Herstellungsverfah­ ren zu lösen. Dabei soll die Stufenbeschichtung mit einem me­ tallischen Film an einer Vertiefung bzw. Aussparung verbes­ sert werden, wobei eine der Anmelderin bekannte Anlage zur Halbleiterfertigung verwendet werden soll, ohne den Herstel­ lungsprozeß zu komplizieren, sodaß eine zuverlässige Halblei­ ter-Vorrichtung und ihr Herstellungsverfahren zur Verfügung gestellt werden. Die Aufgabe wird gelöst durch eine Halblei­ ter-Vorrichtung nach Anspruch 1 oder 2 oder 4 bzw. ein Ver­ fahren nach Anspruch 6 oder 7.
Eine Halbleiter-Vorrichtung gemäß der Erfindung besitzt eine Verdrahtungsstruktur, welche einen leitfähigen Pfropfen bein­ haltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht und umfaßt:
Einen ersten Isolationsfilm; einen zweiten Isolationsfilm, der auf dem ersten Isolationsfilm ausgebildet ist;
einen leitfähigen Pfropfen, welcher innerhalb eines Verbin­ dungsloches eingebettet ist und durch den ersten und zweiten Isolationsfilm hindurchgeht;
eine Verdrahtungsschicht, die auf dem zweiten Isolationsfilm dergestalt ausgebildet ist, daß sie mit dem leitfähigen Pfropfen verbunden ist, wobei der leitfähige Pfropfen von der Oberfläche des Isolations-Films hervorsteht und das Verbin­ dungsloch so geformt ist, daß seine Öffnung an der oberen Stelle einen größeren Durchmesser besitzt.
Weiterhin besitzt eine erfindungsgemäße Halbleitervorrich­ tung eine Verdrahtungsstruktur, die einen leitfähigen Pfropfen beinhaltet, der durch einen Isolations-Film auf einem Substrat hindurchgeht und umfaßt:
Einen ersten Isolationsfilm;
Einen Ätzstoppfilm, der auf dem ersten Isolationsfilm ausge­ bildet ist;
Einen leitfähigen Pfropfen, welcher innerhalb eines ersten Verbindungsloches eingebettet ist und durch den ersten Isola­ tionsfilm und den Ätzstoppfilm hindurchgeht;
Eine Verdrahtungsschicht, die auf dem Ätzstoppfilm dergestalt ausgebildet ist, daß sie mit dem leitfähigen Pfropfen verbun­ den ist, wobei der leitfähige Pfropfen von der Oberfläche des Ätzstoppfilms hervorsteht.
Außerdem umfaßt eine Halbleiter-Vorrichtung gemäß der Erfin­ dung weiterhin einen zweiten Isolationsfilm, der auf dem Ätz­ stoppfilm ausgebildet ist, wobei die Verdrahtungsschicht mit einem zweiten Verbindungsloch eingebettet ist und eine Dicke hat, die ungefähr gleich der Dicke des zweiten Isolations­ films ist.
Weiterhin besitzt eine erfindungsgemäße Halbleiter-Vorrich­ tung eine Verdrahtungsstruktur, die einen leitfähigen Pfropfen beinhaltet, der durch einen Isolations-Film auf einem Substrat hindurchgeht und umfaßt:
Einen ersten Isolationsfilm;
Einen Ätzstoppfilm, der auf dem ersten Isolationsfilm ausge­ bildet ist;
Einen ersten leitfähigen Pfropfen, welcher innerhalb eines ersten Verbindungsloches eingebettet ist und durch den ersten Isolationsfilm und den Ätzstoppfilm hindurchgeht; und
Einen zweiten leitfähigen Pfropfen, der in einem zweiten Iso­ lationsfilm, der auf dem Ätzstoppfilm ausgebildet ist, derge­ stalt ausgebildet ist, daß er mit dem ersten leitfähigen Pfropfen verbunden ist, wobei der erste leitfähige Pfropfen von der Oberfläche des Ätzstoppfilms hervorsteht.
Außerdem ist eine Halbleiter-Vorrichtung gemäß der Erfindung eine Halbleiter-Vorrichtung, bei der der erste Isolationsfilm ein Oxidfilm ist und der Ätzstoppfilm ein Nitridfilm ist.
Weiterhin umfaßt ein erfindungsgemäßes Herstellungsverfahren für eine Halbleiter-Vorrichtung, welche eine Verdrahtungs­ struktur besitzt, die einen leitfähigen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurch­ geht, die Schritte:
Ausbilden eines ersten Isolationfilms auf dem Substrat;
Ausbilden eines zweiten Isolationsfilms auf dem ersten Isola­ tionsfilm;
Ausbilden eines Verbindungslochs, das durch den ersten und zweiten Isolationsfilm hindurchgeht;
Ausbilden eines leitfähigen Films innerhalb des Verbindungs­ loch und auf einer Oberfläche des zweiten Isolationsfilms und Rückätzen des leitfähigen Films bis der zweite Isolations­ films freigelegt ist, sodaß ein leitfähiger Pfropfen inner­ halb des Verbindungslochs ausgebildet wird;
Rückätzen des zweiten Isolationsfilms mittels Trockenätzen;
Aussetzen der Oberflächen der zweiten Isolationsschicht und des leitfähigen Pfropfens gegenüber einer Plasmaatmosphäre, die Sauerstoff enthält; Reinigen der Oberflächen der zweiten Isolationsschicht und des leitfähigen Pfropfens mittels Argon-Sputter-Ätzens oder Bestrahlen der Oberflächen der zweiten Isolationsschicht und des leitfähigen Pfropfens mit UV-Licht, sodaß Verunreinigungen von den exponierten Oberflä­ chen des zweiten Isolationsfilms und des leitfähigen Pfropfens entfernt werden; und
Ausbilden einer Verdrahtungsschicht auf dem zweiten Isola­ tionsfilm dergestalt, daß sie eine Verbindung zum leitfähigen Pfropfen hat.
Außerdem umfaßt ein erfindungsgemäßes Herstellungsverfahren für eine Halbleiter-Vorrichtung, welche eine Verdrahtungs­ struktur besitzt, die einen leitfähigen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurch­ geht, die Schritte:
Ausbilden eines ersten Isolationfilms auf dem Substrat;
Ausbilden eines zweiten Isolationsfilms auf dem ersten Isola­ tionsfilm;
Ausbilden eines Verbindungslochs, das durch den ersten und zweiten Isolationsfilm hindurchgeht;
Ausbilden eines leitfähigen Films innerhalb des Verbindungs­ loch und auf einer Oberfläche des zweiten Isolationsfilms und Rückätzen des leitfähigen Films bis der zweite Isolations­ films freigelegt ist, sodaß ein leitfähiger Pfropfen inner­ halb des Verbindungslochs ausgebildet wird;
Ätzen des Isolationsfilms mittels einer verdünnten HF-Lösung; und
Ausbilden einer Verdrahtungsschicht auf dem zweiten Isola­ tionsfilm dergestalt, daß sie eine Verbindung zum leitfähigen Pfropfen hat.
Weiterhin umfaßt ein erfindungsgemäßes Herstellungsverfahren für eine Halbleiter-Vorrichtung, welche eine Verdrahtungs­ struktur besitzt, die einen leitfähigen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurch­ geht, die Schritte:
Ausbilden eines ersten Isolationfilms auf dem Substrat;
Ausbilden eines Ätzstoppfilms auf dem ersten Isolationsfilm;
Ausbilden eines zweiten Isolationsfilms auf dem Ätzstoppfilm;
Ausbilden eines Verbindungsloches, das durch den ersten Iso­ lationsfilm, den Ätzstoppfilm und den zweiten Isolationsfilm hindurchgeht;
Ausbilden eines leitfähigen Films innerhalb des Verbindungs­ lochs und auf einer Oberfläche des zweiten Isolationsfilms und Rückätzen des leitfähigen Films bis der zweite Isola­ tions-Film freigelegt ist, sodaß ein leitfähiger Pfropfen innerhalb des Verbindungslochs ausgebildet wird;
Entfernen des zweiten Isolationsfilms bis eine Oberfläche des Ätzstoppfilms freigelegt ist; und
Ausbilden einer Verdrahtungsschicht auf dem Ätzstoppfilm der­ gestalt, daß sie eine Verbindung zum leitfähigen Pfropfen hat.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
Fig. 1 eine schematische Ansicht des Querschnitts durch eine Halbleiter-Vorrichtung gemäß der ersten Aus­ führungsform der Erfindung.
Fig. 2 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der ersten Ausführungsform der Erfindung zu erklären.
Fig. 3 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der ersten Ausführungsform der Erfindung zu erklären.
Fig. 4 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der ersten Ausführungsform der Erfindung zu erklären.
Fig. 5 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der zweiten Ausführungsform der Erfindung zu erklären.
Fig. 6 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der zweiten Ausführungsform der Erfindung zu erklären.
Fig. 7 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der dritten Ausführungsform der Erfindung zu erklären.
Fig. 8 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der dritten Ausführungsform der Erfindung zu erklären.
Fig. 9 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der dritten Ausführungsform der Erfindung zu erklären.
Fig. 10 eine schematische Ansicht des Querschnitts durch eine Halbleiter-Vorrichtung gemäß der vierten Aus­ führungsform der Erfindung.
Fig. 11A und Fig. 11B Querschnittsansichten von Strukturen, um den Her­ stellungsprozeß einer Halbleiter-Vorrichtung gemäß der vierten Ausführungsform der Erfindung zu erklä­ ren.
Fig. 12 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der fünften Ausführungsform der Erfindung zu erklären.
Fig. 13 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer Halbleiter-Vorrichtung gemäß der fünften Ausführungsform der Erfindung zu erklären.
Fig. 14 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer der Anwenderin bekannten Halbleiter-Vorrichtung zu erklären.
Fig. 15 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer der Anwenderin bekannten Halbleiter-Vorrichtung zu erklären.
Fig. 16 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer der Anwenderin bekannten Halbleiter-Vorrichtung zu erklären.
Fig. 17 eine Querschnittsansicht einer Struktur, um den Herstellungsprozeß einer der Anwenderin bekannten- Halbleiter-Vorrichtung zu erklären.
Fig. 18 eine vergrößerte schematische Ansicht des Teilge­ bietes "A" in Fig. 17.
Erste Ausführungsform
Fig. 1 ist eine Querschnittsansicht einer Halbleiter-Vorrich­ tung gemäß der ersten Ausführungsform der Erfindung. Bei die­ ser Ausführungsform wird, wie in Fig. 1 zu sehen ist, in einem Speicherzellbereich ein der Elementisolation dienender Isolationsfilm 2 auf der Oberfläche eines Halbleitersubstra­ tes 1 ausgebildet. Umschlossen vom der Elementisolation die­ nenden Isolationsfilm 2, werden Source/Drain-Regionen 4a-4e auf der Oberfläche des Halbleitersubstrates 1 ausgebildet. In Fig. 1 bezeichnet die Bezugsnummer 3 eine Gate-Elektrode; 5 bezeichnet einen ersten Zwischenschicht-Isolationsfilm, der auf dem Halbleitersubstrat 1 ausgebildet wird; 6 bezeichnet ein erstes Verbindungsloch eines Bitleitungskontaktes, der durch den ersten Zwischenschicht-Isolationsfilm 5 hindurch­ geht, um die Source/Drain-Regionen 4a-4e des Transistors zu erreichen; 7 bezeichnet eine erste Verdrahtungsschicht einer Bitleitung, die innerhalb des Verbindungsloches 6 und auf der Oberfläche des ersten Zwischenschicht-Isolationsfilms 5 aus­ gebildet wird; 8 bezeichnet einen zweiten Zwischenschicht- Isolationsfilm, der die Oberfläche der ersten Verdrahtungs­ schicht 7 und des ersten Zwischenschicht-Isolationsfilms 5 bedeckt.
Bezugsnummer 9 bezeichnet ein zweites Verbindungsloch, welches einen Speicherknotenkontakt darstellt; 10 bezeichnet einen Speicherknoten, beispielsweise aus Polysilizium; 11 bezeichnet einen dritten Isolationsfilm, der als Isolations­ film für ein Kondensatorelement dient; und 12 bezeichnet eine Zellelektrode. Der Speicherknoten 10, der dritte Isolations­ film 11 und die Zellelektrode 12 bilden das Kondensatorele­ ment.
Bezugsnummer 13 bezeichnet einen vierten Zwischenschicht-Iso­ lationsfilm, der dazu dient, die Oberfläche des Kondensa­ torelementes und des zweiten Zwischenschicht-Isolationsfilms 8 zu bedecken. Der vierte Zwischenschicht-Isolationsfilm 13 besteht aus einem Oxidfilm, z. B. aus BPSG. Bezugsnummer 14 bezeichnet einen fünften Zwischenschicht-Isolationsfilm zum Schutze der Oberfläche des vierten Zwischenschicht-Isola­ tionsfilms 13 und zur Verbesserung des Kontaktes mit einer Photolackstruktur. Der fünfte Zwischenschicht-Isolationsfilms 14 kann ein Oxidfilm sein, der durch Plasma-CVD hergestellt wird beispielsweise unter Verwendung von TEOS und O3, eines anorganischen SOG-Films, BPSG und anderer Oxidfilme. Bezugs­ nummer 15 bezeichnet ein drittes Verbindungsloch, das durch den fünften Zwischenschicht-Isolationsfilm 14, den vierten Zwischenschicht-Isolationsfilm 13, den zweiten Zwischen­ schicht-Isolationsfilm 8 und den ersten Zwischenschicht- Isolationsfilm 5 in einem Randbereich der Schaltung hindurch­ geht, um die Source/Drain-Regionen 4d, 4e des Transistors zu erreichen.
Die Bezugsnummern 16 und 17 bezeichnen eine erste und eine zweite schwer schmelzbare metallische Schicht, die z. B. aus Ti oder W bzw. dessen Nitrid, Silizid, etc. besteht. Bezugs­ nummer 18 bezeichnet einen metallischen Pfropfen, der inner­ halb des dritten Verbindungslochs 15 ausgebildet wird, welches die Source/Drain-Regionen 4d, 4e des Transistors erreicht. Bezugsnummer 19 bezeichnet einen metallischen Film, der aus einer Aluminiumlegierung, wie z. B. aus AlSi, AlSiCu, AlCu, etc. besteht. Bezugsnummer 20 ist ein Antireflex-Film, der aus einem schwer schmelzbaren Metall, wie z. B. TiN, WSi, MoSi, TiW, W, etc. besteht. Bezugsnummer 21 bezeichnet eine zweite Verdrahtungsschicht.
Die Fig. 2 bis 4 sind schematische Querschnittsansichten, um ein Herstellungsverfahren einer Halbleiter-Vorrichtung gemäß der ersten Ausführungsform der Erfindung zu erklären, vor allem handelt es sich um vergrößerte Ansichten eines Teils "B", der sich in der Umgebung des obersten Bereichs des dritten Verbindungslochs 15 befindet. Der Herstellungsprozeß mittels dessen man die in Fig. 2 gezeigte Struktur erhält, der derselbe ist wie jener bei einem der Anwenderin bekannten Verfahren, wird hier nicht erklärt werden.
Nachdem der metallische Pfropfen 18 durch denselben Prozeß wie bei einem der Anwenderin bekannten Verfahren in das Ver­ bindungsloch 15 eingebettet wurde, werden, wie in Fig. 2 gezeigt, die freigelegten Oberflächen des fünften Zwischen­ schicht-Isolationsfilms 14 und des metallischen Pfropfens 18 mittels Trockenätzen in einer Atmosphäre, die CF4 enthält, rückgeätzt. Daher wird die Stufenhöhe, die zwischen den Ober­ flächen des metallischen Pfropfens 18 und des fünften Zwi­ schenschicht-Isolationsfilms 14 geschaffen wird, verringert. Zusätzlich wird die Form des Verbindungslochs 15 so ausge­ staltet, daß seine Öffnung in ihrem oberen Bereich einen größeren Durchmesser hat. Nach diesem Schritt wird als dar­ überliegende Schicht mittels Sputtern die metallische Schicht 19 ausgebildet.
Dies löst das Problem der Degradation und schlechten Verbin­ dung des metallischen Films 19 an der Vertiefung. Beim Rückätzen mittels Trockenätzen wird z. B. ein Mischgas aus z. B. CF4/O2/Ar oder CHF3/CF4/Ar benützt. Beim Ätzen des SiO2- Films mittels eines Mischgases von CF4/O2/Ar oder CHF3/CF4/Ar verringert sich die Oberflächenstufe (Vertiefung) zwischen dem metallischen Pfropfen 18, der in das Verbindungsloch 15 eingebettet ist und dem Zwischenschicht-Isolationsfilm 14 bei einer Zunahme des Ausmaßes des Rückätzens, da die Ätzrate für den metallischen Pfropfen 18 vergleichsweise hinreichend niedrig ist. Weiterhin schreitet mit einer Zunahme des Aus­ maßes des Rückätzens die Umformung des Verbindungsloches 15 voran, sodaß dessen Öffnung in ihrem oberen Bereich einen größeren Durchmesser hat. Diese Umformung kann durch das Rückätzen von einigen zehn nm (Nanometer) bis einigen hundert nm, abhängig von der Dicke des Isolationsfilms, hinreichend realisiert werden.
Wie in Fig. 3 zu sehen, werden die Oberfläche des fünften Zwischenschicht-Isolationsfilms 14 und der metallische Pfropfen 18 der Plasmaatmosphäre, die Sauerstoff enthält, ausgesetzt, mit Licht einer Wellenlänge von einigen zehn nm bis 400 nm bestrahlt oder einer Sputter-Ätzbehandlung mittels Ar-Gas unterzogen. Wie in Fig. 4 gezeigt, wird die zweite Verdrahtungsebene, die aus dem metallischen Film 19 und dem Antireflexfilm 20 besteht, ausgebildet.
In dem in Fig. 2 gezeigten Schritt wird während des Rück­ ätzens mittels Trockenätzen in einer CF4-Gas enthaltenden Atmosphäre das in der Trockenätz-Atmosphäre enthaltene C (Kohlenstoff) oder F (Fluor) auf der exponierten Oberfläche des fünften Zwischenschicht-Isolationsfilms und dem metalli­ schen Pfropfen 18 adsorbiert. Eine dünne Adsorptionsschicht mit C und F wird auf der Oberfläche des fünften Zwischen­ schicht-Isolationsfilms 14 ausgebildet. Wenn daher die zweite Verdrahtungsschicht 21 ausgebildet wird, ist ihr Kontakt mit dem fünften Zwischenschicht-Isolationsfilm 14 nicht ausrei­ chend. Wenn die Wärmebehandlung bei einer Temperatur von 300°C bis 800°C in einem späteren Schritt des Herstellungs­ prozesses einer Halbleiter-Vorrichtung durchgeführt wird, kann somit eine Verdrahtungsstruktur aufgrund von möglichem thermischem Stress abplatzen.
Um dies zu vermeiden, wird auf der Oberfläche des fünften Zwischenschicht-Isolationsfilm 14 nach dem Rückätzen adsor­ biertes C (Kohlenstoff) dadurch entfernt, daß es sich mit O (Sauerstoff) des Sauerstoffradikals im Sauerstoffplasma ver­ bindet, wodurch es gasförmig wird. Ansonsten kann Kohlenstoff auch durch Bestrahlen der Oberfläche mit Licht einer Wellen­ länge von einigen Zehn nm bis 400 nm entfernt werden, wobei produziertes O3 sich mit O (Sauerstoff) verbindet. Das auf der Oberfläche adsorbierte Fluor wird gekühlt (erwärmt), sodaß es abgelöst und zu einem Bestandteil der Gasatmosphäre wird.
Das Sputter-Ätzen mittels Ar-Gas erlaubt es, Kohlenstoff und Fluor, die auf der Oberfläche des fünften Zwischenschicht- Isolationsfilms 14 und auf dem metallischen Pfropfen 18 adsorbiert sind, gleichzeitig mit dem Oxidfilm und mit dem metallischen Film wegzuätzen. Wo eine Oberflächenstufe (Pfropfenaussparung) zwischen dem metallischen Pfropfen 18 und dem Zwischenschicht-Isolationsfilm 14 vorhanden ist, kön­ nen während des Sputter-Ätzens die abgetragenen Teilchen des reduzierten Zwischenschicht-Isolationsfilms wieder auf der Pfropfenoberfläche abgelagert werden, sodaß der Kontaktwider­ stand zwischen dem metallischen Pfropfen 18 und der zweiten metallischen Verdrahtung 21 ansteigt oder ein mangelhafter Kontakt resultiert. Da jedoch in dieser Ausführungsform die Pfropfenaussparung entfernt wurde, werden die abgetragenen Teilchen nicht wieder auf der Pfropfenoberfläche abgelagert, sodaß der Kontaktwiderstand nicht ansteigt und kein mangel­ hafter Kontakt auftritt. Dieses sorgt für eine zuverlässige Halbleiter-Vorrichtung. Da der metallische Pfropfen 18 aus der Oberfläche des fünften Zwischenschicht-Isolationsfilms 14 herausragt, wächst die Kontaktfläche zwischen dem metalli­ schen Pfropfen 18 und der zweiten Verdrahtung 21, was zu einer Verbesserung der elektrischen Eigenschaft, wie z. B. einem verringerten Widerstand oder einer Verbesserung der Elektromigrations-Lebensdauer, führt.
Zweite Ausführungsform
Die Fig. 5 und 6 sind schematische Querschnittsansichten, um ein Herstellungsverfahren einer Halbleiter-Vorrichtung ge­ mäß der ersten Ausführungsform der Erfindung zu erklären, vor allem handelt es sich um vergrößerte Ansichten der Umgebung des obersten Bereichs des dritten Verbindungslochs. Der Her­ stellungsprozeß mittels dessen man die in Fig. 5 gezeigte Struktur erhält, der der gleiche wie der in der ersten Aus­ führungsform ist, wird hier nicht erklärt werden.
Wie in Fig. 5 gezeigt, wird die Oberfläche des fünften Zwi­ schenschicht-Isolationsfilms 14 z. B. mittels einer verdünnten HF-Lösung rückgeätzt, sodaß die Aussparung des metallischen Pfropfens verringert werden kann und die Form des obersten Bereichs des Verbindungslochs verbessert werden kann. Während des Naßätzens mittels der verdünnten HF-Lösung schreitet der Ätzvorgang isotrop voran, sodaß sich das Geometrieverhältnis in der Umgebung des obersten Bereichs des metallischen Pfropfens 18 verringert, wenn der metallische Film 19 durch Sputtern ausgebildet wird. Aus diesem Grunde kann, wie in Fig. 6 gezeigt, die Beschichtung mit dem metallischen Film 19 verbessert werden. Da der metallische Pfropfen 18 wie in Fig. 5 gezeigt aus der Oberfläche des fünften Zwischenschicht-Iso­ lationsfilms 14 herausragt, wächst die Kontaktfläche zwischen dem metallischen Pfropfen 18 und der zweiten Verdrahtung 21, was zu einer Verbesserung der elektrischen Eigenschaft, wie z. B. einem verringerten Widerstand oder einer Verbesserung der Elektromigrations-Lebensdauer, führt.
Im Unterschied zur ersten Ausführungsform gelangt in dieser Ausführungsform beim Rückätzen nicht das Trockenätzen mittels CF4 zur Anwendung, um die Stufe zu verringern. Daher tritt ein abgeleitetes Problem, nämlich, daß sich der Kontakt mit der zweiten Verdrahtung 21 durch an der Oberfläche des fünften Zwischenschicht-Isolationsfilms 14 und des metallischen Pfropfens 18 adsorbiertes C und F vermindert, nicht auf.
Dritte Ausführungsform
Fig. 7 ist eine Querschnittsansicht einer Halbleiter-Vorrich­ tung gemäß der dritten Ausführungsform der Erfindung. Die Fig. 8 und 9 sind schematische Querschnittsansichten, um ein Herstellungsverfahren einer in Fig. 7 dargestellten Halblei­ ter-Vorrichtung zu erklären, vor allem handelt es sich um vergrößerte Ansichten eines Bereichs "C", der sich in der Um­ gebung des obersten Bereichs des dritten Verbindungslochs 15 befindet. In Fig. 7 ist der Herstellungsprozeß bis zur Aus­ bildung des vierten Zwischenschicht-Isolationsfilms 13 der gleiche wie jener in der ersten Ausführungsform.
Nach Ausbildung des vierten Zwischenschicht-Isolationsfilms 13 wird, wie in Fig. 8 zu sehen, ein sechster Zwischen­ schicht-Isolationsfilm 22 ausgebildet. Dieser weist während des Rückätzens des fünften Zwischenschicht-Isolationsfilms 14 eine geringere Ätzrate als der fünfte Zwischenschicht-Isola­ tionsfilm auf. Danach wird der fünfte Zwischenschicht-Isola­ tionsfilm 14 ausgebildet. Weiterhin wird mittels Photolitho­ graphie und Trockenätzen das Verbindungsloch 15, das durch den fünften, sechsten und vierten Zwischenschicht-Isola­ tionsfilm hindurchgeht, ausgebildet. Wie in der ersten Aus­ führungsform wird das Verbindungsloch 15 mit dem ersten schwer schmelzenden metallischen Film 16 und dem zweiten schwer schmelzenden metallischen Film 17 gefüllt. Danach wird der metallische Pfropfen 18 innerhalb des dritten Verbin­ dungslochs 15 durch Rückätzen mittels des RIE-Verfahrens ausgebildet. In diesem Fall wird der metallische Pfropfen 18 überätzt, um eine Stufe (Aussparung) zwischen dem fünften Zwischenschicht-Isolationsfilm 14 und dem metallischen Pfropfen 18 zu erzeugen.
Wie in Fig. 9 gezeigt, wird der fünfte Zwischenschicht-Isola­ tionsfilm 14 weggeätzt, um den sechsten Zwischenschicht-Iso­ lationsfilm 22 freizulegen. In diesem Fall wird unter der Voraussetzung, daß der metallische Pfropfen 18 und der sechste Zwischenschicht-Isolationsfilm 22 nicht geätzt wer­ den, selektiv nur der fünfte Zwischenschicht-Isolationsfilm 14 weggeätzt.
Wenn für die Dicke des fünften Zwischenschicht-Isolations­ films 14 ein Wert gewählt wird, der der Tiefe der Aussparung entspricht, kann die Aussparung des metallischen Pfropfens 18 durch Entfernen des fünften Zwischenschicht-Isolationsfilms 14 beseitigt werden. Wenn man andererseits für den Ätzabtrag einen größeren Wert als für die Tiefe der Aussparung wählt, kann man erreichen, daß der metallische Pfropfen 18 aus der Oberfläche des sechsten Zwischenschicht-Isolationsfilms 22 herausragt, nachdem der fünfte Zwischenschicht-Isolationsfilm 14 entfernt wurde.
Die Steuerbarkeit des Herstellungsprozesses wird am besten dadurch verbessert, daß die Materialien des fünften Zwischen­ schicht-Isolationsfilms 14 und des sechsten Zwischenschicht- Isolationsfilms 22 dergestalt gewählt werden, daß der erstere eine größere Ätzrate aufweist als der letztere. Zu diesem Zweck kann für den fünften Zwischenschicht-Isolationsfilm 14 ein SiO-Film gewählt werden, der durch Plasma-CVD, z. B. mit­ tels TEOS und O3, ausgebildet wird und für den sechsten Zwi­ schenschicht-Isolationsfilm 22 ein Nitridfilm gewählt werden, der mittels thermischem CVD bei reduziertem Druck ausgebildet werden kann. Der fünfte Zwischenschicht-Isolationsfilm 14, der gegenüber der verdünnten HF-Lösung eine große Ätzrate aufweist, kann auch ein anorganischer SOG-Film sein, der keine organische Komponente in einem gelösten Bestandteil aufweist oder ein Oxidfilm, der B oder P enthält und mittels CVD geschaffen werden kann.
Danach werden, wie in Fig. 7 zu sehen, der metallische Film 19 und der Antireflexfilm 20 durch Sputtern ausgebildet. Mit­ tels Photolitographie und mittels Ätzens wird die zweite Ver­ drahtungsschicht 21 ausgebildet.
Der Ätzabtrag kann sich während des Rückätzens des fünften Zwischenschicht-Isolationsfilms 14 ändern, sodaß sich die Beschichtung mit dem metallischen Film über dem metallischen Pfropfen 18 ebenfalls ändert.
Wie oben beschrieben, kann jedoch gemäß dieser Ausführungs­ form ein derartiger instabiler Faktor beseitigt werden, da der sechste Zwischenschicht-Isolationsfilm 22, der als Ätz­ stoppschicht dient, unter dem fünften Zwischenschicht-Isola­ tionsfilm 14 ausgebildet wird. Dadurch wird eine Halbleiter- Vorrichtung mit verbesserter Stabilität und Zuverlässigkeit geschaffen.
Vierte Ausführungsform
Fig. 10 zeigt eine Querschnittsansicht einer Halbleiter-Vor­ richtung gemäß der vierten Ausführungsform der Erfindung. Die Fig. 11A und 11B sind vergrößerte schematische Quer­ schnittsansichten eines Bereichs "D", der sich in der Umge­ bung des obersten Teils des dritten Verbindungslochs 15 be­ findet. Wie in der dritten Ausführungsform werden in dieser Ausführungsform der vierte Zwischenschicht-Isolationsfilm 13, der sechste Zwischenschicht-Isolationsfilm 22 und der fünfte Zwischenschicht-Isolationsfilm 14 ausgebildet, um das dritte Verbindungsloch 15 zu schaffen. Desweiteren sind die erste schwer schmelzbare metallische Schicht 16 und die zweite schwer schmelzbare metallische Schicht 17 ausgebildet und durch Rückätzen mittels des RIE-Verfahrens der metallische Pfropfen 18 innerhalb des dritten Verbindungslochs 15 ausge­ bildet.
Bezugnehmend auf Fig. 11A werden anschließend ein Photolack­ film aufgebracht, um den fünften Zwischenschicht-Isolations­ film 14 und den metallischen Pfropfen 18 zu bedecken und mit­ tels Photolithographie eine Lackstruktur 23 für die Ausbil­ dung der Verdrahtung ausgebildet. Mit der Lackstruktur 23 als Maske, wird der fünfte Zwischenschicht-Isolationsfilm 14 anisotrop geätzt, um eine Kerbenstruktur für die Ausbildung der Verdrahtung auszubilden. Wenn der fünfte Zwischenschicht- Isolationsfilm 14 geätzt wird, um die Kerbenstruktur 24 aus­ zubilden, dient der sechste Zwischenschicht-Isolationsfilm 22 als Ätzstopp, weshalb der Ätzvorgang an der Oberfläche des sechsten Zwischenschicht-Isolationsfilms 22 endet. Aus diesem Grunde kann für die Dicke der zweiten Verdrahtungsschicht 21 die später ausgebildet wird, ein Wert eingestellt werden, der jenem für die Dicke des fünften Zwischenschicht-Isolations­ film 14 entspricht.
Bezugnehmend auf Fig. 11B wird die aus einem metallischen Film bestehende zweite Verdrahtungsschicht 21 ausgebildet, um die Kerbenstruktur 24 für die Ausbildung der Verdrahtung zu füllen. Die zweite Verdrahtungsschicht 21 auf der Oberfläche des fünften Zwischenschicht-Isolationsfilms 14 wird mittels des RIE-Verfahrens rückgeätzt, sodaß die aus einem metalli­ schen Film bestehende zweite Verdrahtungsschicht 21 nur im Inneren der Kerbenstruktur 24 für die Ausbildung der Verdrah­ tung zurückbleibt, wodurch die zweite Verdrahtungsschicht 21 in den fünften Zwischenschicht-Isolationsfilm 14 eingebettet wird.
Auf diese Weise können gemäß dieser Ausführungsform die Ver­ tiefung des metallischen Pfropfens 13 beseitigt werden und die darüberliegende Verdrahtung ebenfalls in den fünften Zwi­ schenschicht-Isolationsfilm 14 eingebettet werden.
Dies macht es nicht mehr notwendig, die Stufe mit dem metal­ lischen Film zu beschichten und beseitigt ebenfalls die Unebenheit der darüberliegenden Verdrahtung, wodurch die Ver­ wirklichung einer Mehrfach-Verdrahtungsstruktur erleichtert wird.
Fünfte Ausführungsform
Fig. 12 ist eine Querschnittsansicht, die das Verfahren zur Herstellung einer Halbleiter-Vorrichtung gemäß der fünften Ausführungsform der Erfindung zeigt, d. h. es ist eine ver­ größerte Ansicht der Umgebung des obersten Teils des dritten Verbindungslochs 15. Der Herstellungsprozeß mittels dessen man die in Fig. 12 gezeigte Struktur erhält, der der gleiche wie jener ist, mittels dessen man in der dritten Ausführungs­ form die in Fig. 9 gezeigte Struktur erhält, wird hier nicht erklärt.
Bezugnehmend auf Fig. 12 werden ein siebter Zwischenschicht- Isolationsfilm 25, ein achter Zwischenschicht-Isolationsfilm 26 und ein neunter Zwischenschicht-Isolationsfilm 27 ausge­ bildet, um den sechsten Zwischenschicht-Isolationsfilm 22 und den metallischen Pfropfen 18 zu bedecken. Unter Verwendung einer Photolackstruktur (nicht gezeigt) als Maske, wird mit­ tels Photolithographie und mittels Ätzens ein viertes Verbin­ dungsloch 28 ausgebildet, welches durch den siebten Zwischen­ schicht-Isolationsfilm 25, den achten Zwischenschicht-Isola­ tionsfilm 26 und den neunten Zwischenschicht-Isolationsfilm 27 hindurchgeht. Das vierte Verbindungsloch 28 wird ausgebil­ det, wenn der Ätzvorgang durch den sechsten Zwischenschicht- Isolationsfilm 22 oder den metallischen Pfropfen 18 gestoppt wird.
Bezugnehmend auf Fig. 13 werden nach Entfernung der Photo­ lackstruktur ein dritter metallischer Film 29 und ein vierter metallischer Film 30 auf der Oberfläche des neunten Zwischen­ schicht-Isolationsfilms 27 und innerhalb des vierten Verbin­ dungslochs 28 ausgebildet. Der auf diese Weise ausgebildete dritte metallische Film 29 und der auf diese Weise ausgebil­ dete vierte metallische Film 30 werden rückgeätzt, um einen metallischen Pfropfen 31 innerhalb des Verbindungsloches 28 auszubilden. Der neunte Zwischenschicht-Isolationsfilm 27 wird weggeätzt, um den achten Zwischenschicht-Isolationsfilm 26 freizulegen. In diesem Fall wird unter der Voraussetzung, daß der metallische Pfropfen 31 und der achte Zwischen­ schicht-Isolationsfilm 26 nicht geätzt werden, nur der neunte Zwischenschicht-Isolationsfilm 27 selektiv weggeätzt.
Im Herstellungsverfahren gemäß der fünften Ausführungsform, in welchem die metallischen Pfropfen 18 und 31 übereinander­ geschichtet sind, ist der darübergelagerte metallische Pfropfen 31 elektrisch mit der oberen Wandung und der Seiten­ wandung des daruntergelagerten metallischen Pfropfens 28 ver­ bunden, da der metallische Pfropfen 18 vorher dergestalt aus­ gebildet wird, daß er aus der Oberfläche des sechsten Zwi­ schenschicht-Isolationsfilms 22 herausragt. Dies verringert und stabilisiert den elektrischen Widerstand. Da, wie in Fig. 13 gezeigt, die metallischen Pfropfen 18 und 31 direkt mit­ einander verbunden sind, kann weiterhin die Verdrahtungsan­ ordnung im Vergleich zu dem Fall, in dem beide Pfropfen über eine metallische Verdrahtungsschicht miteinander verbunden sind, vereinfacht werden. Dies führt zu einer verringerten Chipgröße.
Wie aus der bisherigen Beschreibung der erfindungsgemäßen Halbleiter-Vorrichtung hervorgeht, ragt der leitfähige Pfropfen aus einer Oberfläche des Isolationsfilms empor und ist das Verbindungsloch so gestaltet, daß seine Öffnung an ihrer oberen Stelle einen größeren Durchmesser besitzt.
Aus diesem Grunde wird die Beschichtung mit der Verdrahtungs­ struktur, die auf dem Pfropfen ausgebildet wird, verbessert und die Zuverlässigkeit der Halbleiter-Vorrichtung kann ver­ bessert werden. Die Kontaktfläche zwischen der Verdrahtungs­ schicht und dem leitfähigen Pfropfen wird vergrößert, um die elektrische Eigenschaft zu verbessern, beispielsweise durch einen verringerten elektrischen Widerstand.
Da die Form des leitfähigen Pfropfens dergestalt ist, daß er aus einer Oberfläche des Ätzstoppfilms herausragt, wird die Kontaktfläche zwischen der Verdrahtungsschicht und dem leit­ fähigen Pfropfen vergrößert, sodaß sich die elektrische Eigenschaft verbessert, beispielsweise durch einen verringer­ ten elektrischen Widerstand.
Weiterhin umfaßt die Halbleiter-Vorrichtung gemäß der Erfin­ dung einen zweiten Isolationsfilm, der auf dem Ätzstoppfilm ausgebildet ist. Desweiteren ist die Verdrahtungsschicht in ein zweites Verbindungsloch eingebettet und besitzt eine Dicke, die ungefähr gleich der Dicke des zweiten Isolations­ films ist. In dieser Anordnung ist die Verdrahtungsschicht mit einem zweiten Verbindungsloch eingebettet, sodaß die Unebenheit der darübergelagerten Verdrahtung beseitigt wird, wodurch die Verwirklichung von Mehrfach-Verdrahtungsstruktu­ ren erleichtert wird.
Die Halbleiter-Vorrichtung gemäß der Erfindung ist eine Halb­ leiter-Vorrrichtung mit einer Verdrahtungsstruktur, die einen leitfähigen Pfropfen beinhaltet, der durch einen Isolations­ film auf einem Substrat hindurchgeht und umfaßt: einen ersten Isolationsfilm; einen Ätzstoppfilm, der auf dem ersten Isola­ tionsfilm ausgebildet ist; einen ersten leitfähigen Pfropfen, der innerhalb eines ersten Verbindungsloches eingebettet ist, welches durch den ersten Isolationsfilm und den Ätzstoppfilm hindurchgeht; und einen zweiten leitfähigen Pfropfen, der in einem auf dem Ätzstoppfilm ausgebildeten zweiten Isolations­ film dergestalt ausgebildet ist, daß er mit dem ersten leit­ fähigen Pfropfen verbunden ist, wobei der erste leitfähige Pfropfen aus einer Oberfläche des Ätzstoppfilms hervorragt.
In dieser Anordnung sind die hervorstehenden leitfähigen Pfropfen übereinandergeschichtet, sodaß sie direkt miteinan­ der verbunden sind und nicht über eine Verdrahtungsschicht. Dies trägt zu einer hohen Verdrahtungsdichte bei.
In der Halbleiter-Vorrichtung gemäß der Erfindung kann der Ätzvorgang leicht kontrolliert werden, da der erste Isola­ tionsfilm ein Oxidfilm ist und der Ätzstoppfilm ein Nitrid­ film ist.
Das Herstellungsverfahren einer Halbleiter-Vorrichtung gemäß der Erfindung ist ein Herstellungsverfahren einer Halbleiter- Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähigen Pfropfen beinhaltet, der durch einen Isola­ tionsfilm auf einem Substrat hindurchgeht und umfaßt die Schritte: Ausbilden eines ersten Isolationfilms auf dem Substrat; Ausbilden eines zweiten Isolationsfilms auf dem ersten Isolationsfilm; Ausbilden eines Verbindungslochs, das durch den ersten und zweiten Isolationsfilm hindurchgeht; Ausbilden eines leitfähigen Films innerhalb des Verbindungs­ loch und auf einer Oberfläche des zweiten Isolationsfilms und Rückätzen des leitfähigen Films bis der zweite Isolations­ films freigelegt ist, sodaß ein leitfähiger Pfropfen inner­ halb des Verbindungslochs ausgebildet wird; Rückätzen des zweiten Isolationsfilms mittels Trockenätzen; Aussetzen der Oberflächen der zweiten Isolationsschicht und des leitfähigen Pfropfens gegenüber einer Plasmaatmosphäre, die Sauerstoff enthält, Reinigen der Oberflächen der zweiten Isolationsschicht und des leitfähigen Pfropfens mittels Argon-Sputter-Ätzens oder Bestrahlen der Oberflächen der zweiten Isolationsschicht und des leitfähigen Pfropfens mit UV-Licht, sodaß Verunreinigungen von den exponierten Ober­ flächen des zweiten Isolationsfilms und des leitfähigen Pfropfens entfernt werden; und Ausbilden einer Verdrahtungs­ schicht auf dem zweiten Isolationsfilm dergestalt, daß sie eine Verbindung zum leitfähigen Pfropfen hat.
Bei diesem Verfahren kann die Vertiefung zwischen dem leitfä­ higen Pfropfen und dem zweiten Isolationsfilm beseitigt wer­ den. Zusätzlich können während des Rückätzens des zweiten Isolationsfilms mittels des Trockenätzverfahrens die auf den Oberflächen des zweiten Isolationsfilms und des leitfähigen Pfropfens adsorbierten Verunreinigungen entfernt werden, wodurch ihr Kontakt mit der Verdrahtungsschicht verbessert wird.
Das Herstellungsverfahren einer Halbleiter-Vorrichtung gemäß der Erfindung ist ein Herstellungsverfahren einer Halbleiter- Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähigen Pfropfen beinhaltet, der durch einen Isola­ tionsfilm auf einem Substrat hindurchgeht und umfaßt die Schritte: Ausbilden eines ersten Isolationfilms auf dem Substrat; Ausbilden eines zweiten Isolationsfilms auf dem ersten Isolationsfilm; Ausbilden eines Verbindungslochs, das durch den ersten und zweiten Isolationsfilm hindurchgeht; Ausbilden eines leitfähigen Films innerhalb des Verbindungs­ loch und auf einer Oberfläche des zweiten Isolationsfilms und Rückätzen des leitfähigen Films bis der zweite Isolations­ films freigelegt ist, sodaß ein leitfähiger Pfropfen inner­ halb des Verbindungslochs ausgebildet wird; Ätzen des Isola­ tionsfilms mittels einer verdünnten HF-Lösung; und Ausbilden einer Verdrahtungsschicht auf dem zweiten Isolationsfilm der­ gestalt, daß sie eine Verbindung zum leitfähigen Pfropfen hat.
Bei diesem Verfahren kann die Vertiefung zwischen dem leit­ fähigen Pfropfen und dem zweiten Isolationsfilm beseitigt werden.
Das Herstellungsverfahren einer Halbleiter-Vorrichtung gemäß der Erfindung ist ein Herstellungsverfahren einer Halbleiter- Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähigen Pfropfen beinhaltet, der durch einen Isola­ tionsfilm auf einem Substrat hindurchgeht und umfaßt die Schritte: Ausbilden eines ersten Isolationfilms auf dem Substrat; Ausbilden eines Ätzstoppfilms auf dem ersten Isola­ tionsfilm; Ausbilden eines zweiten Isolationsfilms auf dem Ätzstoppfilm; Ausbilden eines Verbindungsloches, das durch den ersten Isolationsfilm, den Ätzstoppfilm und den zweiten Isolationsfilm hindurchgeht; Ausbilden eines leitfähigen Films innerhalb des Verbindungslochs und auf einer Oberfläche des zweiten Isolationsfilms und Rückätzen des leitfähigen Films bis der zweite leitfähige Film freigelegt ist, sodaß ein leitfähiger Pfropfen innerhalb des Verbindungslochs aus­ gebildet wird; Entfernen des zweiten Isolationsfilms bis eine Oberfläche des Ätzstoppfilms freigelegt ist; und Ausbilden einer Verdrahtungsschicht auf dem Ätzstoppfilm dergestalt, daß sie eine Verbindung zum leitfähigen Pfropfen hat.
Bei diesem Verfahren kann die Kontollierbarkeit des Ausmaßes, mit dem der zweite Isolationsfilm rückgeätzt wird, verbessert werden, da die Ätzstoppregion bereitgestellt wird.

Claims (8)

1. Halbleiter-Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähigen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht, mit:
einem ersten Isolationsfilm (13);
einem zweiten Isolationsfilm (14), der auf dem ersten Isola­ tionsfilm (13) ausgebildet ist;
einem leitfähigen Pfropfen (18), der innerhalb eines Verbin­ dungsloches (15) eingebettet ist und durch den ersten und zweiten Isolationsfilm (13, 14) hindurchgeht;
einer Verdrahtungsschicht (21), die auf dem zweiten Isola­ tionsfilm (14) dergestalt ausgebildet ist, daß sie mit dem leitfähigen Pfropfen (18) verbunden ist, wobei
der leitfähige Pfropfen (18) aus einer Oberfläche des Isola­ tions-Films (14) herausragt und
das Verbindungsloch (15) so geformt ist, daß seine Öffnung an ihrer oberen Stelle einen größeren Durchmesser besitzt.
2. Halbleiter-Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähigen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht, mit:
einem ersten Isolationsfilm (13);
einem Ätzstoppfilm (22), der auf dem ersten Isolationsfilm (13) ausgebildet ist;
einem leitfähigen Pfropfen (18), welcher innerhalb eines ersten Verbindungsloches (15) eingebettet ist und durch den ersten Isolationsfilm (13) und den Ätzstoppfilm (22) hin­ durchgeht;
einer Verdrahtungsschicht (21), die auf dem Ätzstoppfilm (22) dergestalt ausgebildet ist, daß sie mit dem leitfähigen Pfropfen (18) verbunden ist, wobei
der leitfähige Pfropfen (18) aus einer Oberfläche des Ätz­ stoppfilms (22) herausragt.
3. Halbleiter-Vorrichtung gemäß Anspruch 2 mit:
einem zweiten Isolationsfilm (14), der auf dem Ätzstoppfilm (22) ausgebildet ist, wobei
die Verdrahtungsschicht (21) mit einem zweiten Verbindungs­ loch (24) eingebettet ist und eine Dicke hat, die ungefähr gleich der Dicke des zweiten Isolationsfilms (14) ist.
4. Halbleiter-Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähigen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht, mit:
einem ersten Isolationsfilm (13);
einem Ätzstoppfilm (22), der auf dem ersten Isolationsfilm (13) ausgebildet ist;
einem ersten leitfähigen Pfropfen (18), welcher innerhalb eines ersten Verbindungsloches (15) eingebettet ist und durch den ersten Isolationsfilm (13) und den Ätzstoppfilm (22) hindurchgeht; und
einem zweiten leitfähigen Pfropfen (31), der in einem zweiten Isolationsfilm (25), der auf dem Ätzstoppfilm (22) ausgebil­ det ist, dergestalt ausgebildet ist, daß er mit dem ersten leitfähigen Pfropfen (18) verbunden ist, wobei
der erste leitfähige Pfropfen (18) aus einer Oberfläche des Ätzstoppfilms (22) herausragt.
5. Halbleiter-Vorrichtung gemäß einem der Ansprüche 2 bis 4, worin:
der erste Isolationsfilm (13) ein Oxidfilm ist und
der Ätzstoppfilm (22) ein Nitridfilm ist.
6. Verfahren zur Herstellung einer Halbleiter-Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähi­ gen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht, mit den Schritten:
Ausbilden eines ersten Isolationfilms (13) auf dem Substrat;
Ausbilden eines zweiten Isolationsfilms (14) auf dem ersten Isolationsfilm (13);
Ausbilden eines Verbindungslochs (15), das durch den ersten und zweiten Isolationsfilm (13, 14) hindurchgeht;
Ausbilden eines leitfähigen Films (16, 17) innerhalb des Ver­ bindungslochs (15) und auf einer Oberfläche des zweiten Iso­ lationsfilms (14) und Rückätzen des leitfähigen Films (16, 17) bis der zweite Isolationsfilms (14) freigelegt ist, sodaß ein leitfähiger Pfropfen (18) innerhalb des Verbindungslochs (15) ausgebildet wird; Rückätzen des zweiten Isolationsfilms (14) mittels Trockenätzens;
Aussetzen der Oberflächen der zweiten Isolationsschicht (14) und des leitfähigen Pfropfens (18) gegenüber einer Plasma­ atmosphäre, die Sauerstoff enthält, Reinigen der Oberflächen der zweiten Isolationsschicht (14) und des leitfähigen Pfropfens (18) mittels Argon-Sputter-Ätzens oder Bestrahlen der Oberflächen der zweiten Isolationsschicht (14) und des leitfähigen Pfropfens (18) mit UV-Licht, sodaß Verunreinigun­ gen auf den exponierten Oberflächen des zweiten Isolations­ films (14) und des leitfähigen Pfropfens (18) entfernt wer­ den; und
Ausbilden einer Verdrahtungsschicht (21) auf dem zweiten Iso­ lationsfilm (14) dergestalt, daß sie eine Verbindung mit dem leitfähigen Pfropfen (18) hat.
7. Verfahren zur Herstellung einer Halbleiter-Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähi­ gen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht mit den Schritten:
Ausbilden eines ersten Isolationfilms (13) auf dem Substrat;
Ausbilden eines zweiten Isolationsfilms (14) auf dem Isola­ tionsfilm;
Ausbilden eines Verbindungslochs (15), das durch den ersten und zweiten Isolationsfilm (13, 14) hindurchgeht;
Ausbilden eines leitfähigen Films (16, 17) innerhalb des Verbindungslochs (15) und auf einer Oberfläche des zweiten Isolationsfilms (14) und Rückätzen des leitfähigen Films (16, 17) bis der zweite Isolationsfilm (14) freigelegt ist, sodaß ein leitfähiger Pfropfen (18) innerhalb des Verbindungslochs (15) ausgebildet wird;
Ätzen des Isolationsfilms (14) mittels einer verdünnten HF- Lösung; und
Ausbilden einer Verdrahtungsschicht (21) auf dem zweiten Iso­ lationsfilm (14) dergestalt, daß sie eine Verbindung zum leitfähigen Pfropfen (18) hat.
8. Verfahren zur Herstellung einer Halbleiter-Vorrichtung, die eine Verdrahtungsstruktur besitzt, welche einen leitfähi­ gen Pfropfen beinhaltet, der durch einen Isolationsfilm auf einem Substrat hindurchgeht mit den Schritten:
Ausbilden eines ersten Isolationfilms (13) auf dem Substrat;
Ausbilden eines Ätzstoppfilms (22) auf dem ersten Isolations­ film (13);
Ausbilden eines zweiten Isolationsfilms (14) auf dem Ätz­ stoppfilm (22)
Ausbilden eines Verbindungslochs (15), das durch den ersten Isolationsfilm (13), den Ätzstoppfilm (22) und den zweiten Isolationsfilm (14) hindurchgeht;
Ausbilden eines leitfähigen Films (16, 17) innerhalb des Verbindungslochs (15) und auf einer Oberfläche des zweiten Isolationsfilms (14) und Rückätzen des leitfähigen Films (16, 17) bis der zweite Isolationsfilm (14) freigelegt ist, sodaß ein leitfähiger Pfropfen (18) innerhalb des Verbindungslochs (15) ausgebildet wird;
Entfernen des zweiten Isolationsfilms (14) bis eine Oberflä­ che des Ätzstoppfilms (22) freigelegt ist; und
Ausbilden einer Verdrahtungsschicht (21) auf dem Ätzstoppfilm (22) dergestalt, daß sie eine Verbindung zum leitfähigen Pfropfen (18) hat.
DE10104204A 2000-06-15 2001-01-31 Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben Ceased DE10104204A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000179519A JP2001358214A (ja) 2000-06-15 2000-06-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE10104204A1 true DE10104204A1 (de) 2002-01-03

Family

ID=18680780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10104204A Ceased DE10104204A1 (de) 2000-06-15 2001-01-31 Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben

Country Status (6)

Country Link
US (1) US6448658B2 (de)
JP (1) JP2001358214A (de)
KR (1) KR100415045B1 (de)
CN (1) CN1172370C (de)
DE (1) DE10104204A1 (de)
TW (1) TW517295B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040215235A1 (en) 1999-11-16 2004-10-28 Barrx, Inc. Methods and systems for determining physiologic characteristics for treatment of the esophagus
AU780278B2 (en) 1999-11-16 2005-03-10 Covidien Lp System and method of treating abnormal tissue in the human esophagus
US20060095032A1 (en) 1999-11-16 2006-05-04 Jerome Jackson Methods and systems for determining physiologic characteristics for treatment of the esophagus
US7150745B2 (en) 2004-01-09 2006-12-19 Barrx Medical, Inc. Devices and methods for treatment of luminal tissue
US7776736B2 (en) * 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
KR100546936B1 (ko) * 2004-10-21 2006-01-26 주식회사 하이닉스반도체 반도체 메모리 소자의 금속배선 형성방법
US7959627B2 (en) 2005-11-23 2011-06-14 Barrx Medical, Inc. Precision ablating device
US8702694B2 (en) 2005-11-23 2014-04-22 Covidien Lp Auto-aligning ablating device and method of use
US7997278B2 (en) 2005-11-23 2011-08-16 Barrx Medical, Inc. Precision ablating method
US8641711B2 (en) 2007-05-04 2014-02-04 Covidien Lp Method and apparatus for gastrointestinal tract ablation for treatment of obesity
US8784338B2 (en) 2007-06-22 2014-07-22 Covidien Lp Electrical means to normalize ablational energy transmission to a luminal tissue surface of varying size
AU2008275316B2 (en) 2007-07-06 2013-11-14 Covidien Lp Ablation in the gastrointestinal tract to achieve hemostasis and eradicate lesions with a propensity for bleeding
WO2009009443A1 (en) 2007-07-06 2009-01-15 Barrx Medical, Inc. Method and apparatus for gastrointestinal tract ablation to achieve loss of persistent and/or recurrent excess body weight following a weight-loss operation
US8646460B2 (en) 2007-07-30 2014-02-11 Covidien Lp Cleaning device and methods
US8273012B2 (en) 2007-07-30 2012-09-25 Tyco Healthcare Group, Lp Cleaning device and methods
US8617986B2 (en) * 2009-11-09 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the integrated circuits
US10278774B2 (en) 2011-03-18 2019-05-07 Covidien Lp Selectively expandable operative element support structure and methods of use
US20150243665A1 (en) * 2012-08-24 2015-08-27 Shinichi Nakata Semiconductor device and method of manufacturing semiconductor device
JP6126833B2 (ja) * 2012-12-18 2017-05-10 昭和電工株式会社 ＳｉＣ基板の製造方法
CN103928396A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 扩大沟槽开口的方法
US9780025B2 (en) 2014-12-30 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245934A (ja) 1988-08-08 1990-02-15 Matsushita Electron Corp 半導体装置の製造方法
US6027997A (en) 1994-03-04 2000-02-22 Motorola, Inc. Method for chemical mechanical polishing a semiconductor device using slurry
JPH08250590A (ja) 1995-03-14 1996-09-27 Sony Corp スタックドコンタクトの形成方法
US5726099A (en) 1995-11-07 1998-03-10 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry
JP2739855B2 (ja) * 1995-12-14 1998-04-15 日本電気株式会社 半導体装置およびその製造方法
US6255685B1 (en) * 1996-11-22 2001-07-03 Sony Corporation Semiconductor device and method of manufacturing the same
JPH10289986A (ja) * 1997-04-15 1998-10-27 Fujitsu Ltd 半導体装置およびその製造方法
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法

Also Published As

Publication number Publication date
JP2001358214A (ja) 2001-12-26
US20010052650A1 (en) 2001-12-20
TW517295B (en) 2003-01-11
KR100415045B1 (ko) 2004-01-13
US6448658B2 (en) 2002-09-10
CN1330405A (zh) 2002-01-09
CN1172370C (zh) 2004-10-20
KR20010112830A (ko) 2001-12-22

Similar Documents

Publication Publication Date Title
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69625975T2 (de) Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE10310329B4 (de) Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE10316835A1 (de) Halbleiterbaugruppe
DE4125221A1 (de) Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE10314274B3 (de) Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE19614331A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102007028155B3 (de) Verfahren zum Ausbilden von Durchgangsöffnungen für Kontakte einer integrierten Schaltungsvorrichtung oder für Elektroden einer Speichervorrichtung und integrierte Schaltungsvorrichtung
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection