[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103872062B - 半导体设备及其制造方法 - Google Patents

半导体设备及其制造方法 Download PDF

Info

Publication number
CN103872062B
CN103872062B CN201410120966.9A CN201410120966A CN103872062B CN 103872062 B CN103872062 B CN 103872062B CN 201410120966 A CN201410120966 A CN 201410120966A CN 103872062 B CN103872062 B CN 103872062B
Authority
CN
China
Prior art keywords
wiring
layer
electrode
semiconductor layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410120966.9A
Other languages
English (en)
Other versions
CN103872062A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103872062A publication Critical patent/CN103872062A/zh
Application granted granted Critical
Publication of CN103872062B publication Critical patent/CN103872062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本发明涉及半导体设备及其制造方法。目的是在不降低诸如有源矩阵显示设备的半导体设备中的晶体管的驱动能力的情况下减小寄生电容的电容值。此外，另一目的是以低成本提供一种其中寄生电容的电容值被减小的半导体设备。在由与晶体管的栅极电极相同的材料层形成的布线与由与源极电极或漏极电极相同的材料层形成的布线之间提供除栅极绝缘层之外的绝缘层。

Description

半导体设备及其制造方法
本申请是申请日为2009年12月25日、申请号为200910262651.7、发明名称为“半导体设备及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及半导体设备及其制造方法。
背景技术
以液晶显示设备为代表的所谓平板显示器（FPD）具有薄且低功耗的特性。因此，平板显示器被广泛用于各种领域中。其中，由于在每个像素中具有薄膜晶体管（TFT）的有源矩阵液晶显示设备具有高显示性能，因此市场规模正在显著扩大。
在用于有源矩阵显示设备的有源矩阵衬底之上形成多个扫描线和信号线，并且这些布线相互交叉，其之间插入有绝缘层。薄膜晶体管被设置在扫描线与信号线的交叉部分附近，并且每个像素均被切换（例如参见专利文献1）。
【参考文献】
【专利文献】
【专利文献1】日本公开专利申请No.H04-220627
这里，在扫描线与信号线的交叉部分中由于其结构而形成了静电电容（也称为“寄生电容”）。由于寄生电容引起信号延迟等并使得显示质量下降，因此其电容值优选地是小的。
作为一种用于减小在扫描线与信号线的交叉部分中产生的寄生电容的方法，例如，提出了一种用于形成覆盖扫描线的厚绝缘膜的方法；然而，在底栅晶体管中，在扫描线与信号线之间形成栅极绝缘层，由此，在将栅极绝缘层简单地形成为很厚的情况下降低了晶体管的驱动能力。
发明内容
鉴于前述问题，在诸如有源矩阵显示设备的半导体设备中，目的是在不降低晶体管的驱动能力的情况下减小寄生电容的电容值。此外，另一目的是以低成本提供一种其中寄生电容的电容值被减小的半导体设备。
在所公开的本发明中，在由与晶体管的栅极电极相同的材料层形成的布线与由与源极电极或漏极电极相同的材料层形成的布线之间设置除栅极绝缘层之外的绝缘层。
本说明书中公开的本发明的实施例是一种用于制造半导体设备的方法，该方法包括如下步骤：在衬底之上形成第一导电层；在第一导电层之上选择性地形成具有多个厚度的抗蚀剂掩模；使用该抗蚀剂掩模来刻蚀第一导电层并形成栅极电极和第一布线；使该抗蚀剂掩模缩减（recede）以去除该栅极电极之上的抗蚀剂掩模并留下第一布线之上的一部分抗蚀剂掩模；将栅极绝缘层形成为覆盖该栅极电极、第一布线以及被留下的抗蚀剂掩模；在该栅极绝缘层之上形成第二导电层；选择性地刻蚀第二导电层以形成源极电极和漏极电极并在与被留下的抗蚀剂掩模重叠的区域中形成与第一布线重叠的第二布线；以及形成在与该栅极电极重叠的区域中与该源极电极和漏极电极接触的半导体层。
在以上描述中，可以形成包含铟、镓以及锌的氧化物半导体层作为该半导体层。
在以上描述中，优选地将第一布线形成为使得与被留下的抗蚀剂掩模重叠的区域中的第一布线的宽度小于其它区域中的第一布线的宽度。另外，优选地将第二布线形成为使得与被留下的抗蚀剂掩模重叠的区域中的第二布线的宽度小于其它区域中的第二布线的宽度。
另外，优选地将第一布线形成为使得与被留下的抗蚀剂掩模重叠的区域中的第一布线的厚度大于其它区域中的第一布线的厚度。另外，优选地将第二布线形成为使得与被留下的抗蚀剂掩模重叠的区域中的第二布线的厚度大于其它区域中的第二布线的厚度。例如，优选地在第二布线之上形成另一导电层。请注意，第一布线和第二布线可以具有单层结构或叠层结构。
请注意，在本说明书中，半导体设备指的是可以通过利用半导体特性而工作的任何设备；显示设备、半导体电路、电子装置全部包括在半导体设备的范畴中。
根据所公开的本发明的一个实施例，在形成第一布线中使用的抗蚀剂掩模被部分地留下，由此减小了由第一布线和第二布线形成的寄生电容的电容值。因此，可以在抑制增加制造步骤数量的同时提供在其中减小了寄生电容的电容值的半导体设备。
另外，在第一布线和第二布线相互重叠的区域中第一布线或第二布线的宽度小的情况下，可以进一步减小寄生电容的电容值。
另一方面，在如上所述布线的宽度局部较小的情况下，该区域中的布线电阻增大。为了解决此问题，优选地增大该区域中的布线的厚度。在增大布线厚度的情况下，可以抑制局部布线电阻的增大且可以维持半导体设备的特性。请注意，在所公开的本发明中，在可以抑制步骤数量的同时可以增加布线的厚度。
通过以上步骤，根据所公开的本发明的一个实施例，可以以低成本提供在其中寄生电容的电容值减小的高性能半导体设备。
附图说明
图1A～1D是示出实施例1的用于制造半导体设备的方法的截面图。
图2A～2C是示出实施例1的用于制造半导体设备的方法的截面图。
图3A～3D是示出实施例2的用于制造半导体设备的方法的截面图。
图4A～4D是示出实施例2的用于制造半导体设备的方法的截面图。
图5A～5E是示出实施例3的用于制造半导体设备的方法的截面图。
图6A～6C是示出实施例4的用于制造半导体设备的方法的截面图。
图7A～7C是示出实施例4的用于制造半导体设备的方法的截面图。
图8是实施例4的半导体设备的平面图。
图9A～9C是示出实施例5的用于制造半导体设备的方法的截面图。
图10是实施例5的半导体设备的平面图。
图11A-1、图11A-2和图11B是示出实施例6的半导体设备的视图。
图12是示出实施例6的半导体设备的视图。
图13是示出实施例7的半导体设备的视图。
图14A～14C是示出实施例8的半导体设备的视图。
图15A和图15B是示出实施例8的半导体设备的视图。
图16A和图16B是示出电子纸的使用模式的实例的视图。
图17是示出电子书阅读器的实例的外部视图。
图18A是电视设备的实例的外部视图且图18B是数字相框的实例的外部视图。
图19A和图19B是示出娱乐机器（amusement machine）的实例的外部视图。
图20A和图20B是示出蜂窝式电话的实例的外部视图。
图21A～21D是示出实施例11的用于制造半导体设备的方法的截面图。
图22A～22D是示出实施例12的用于制造半导体设备的方法的截面图。
图23A～23D是示出实施例13的用于制造半导体设备的方法的截面图。
图24A和图24B是示出实例1的晶体管的结构的截面图。
图25A和图25B是示出实例1的晶体管的电学特性曲线的曲线图。
具体实施方式
参照附图来详细地描述实施例。请注意，本发明不限于以下实施例中的描述，并且本领域技术人员明白，在不脱离本发明的精神的情况下可以以各种方式来改变本发明的模式和细节。另外，适当时可以以组合方式来实现根据不同实施例的结构。请注意，在下述本发明的结构中，用相同的附图标记来表示相同的部分或具有类似功能的部分，并省略其重复说明。
【实施例1】
在本实施例中，参照附图来描述用于制造半导体设备的方法的实例。
首先，在衬底100之上形成导电层102并在导电层102之上选择性地形成抗蚀剂掩模104和106（参见图1A）。请注意，在本实施例中，将抗蚀剂掩模106形成为厚于抗蚀剂掩模104。
可以将任何衬底用于衬底100，只要其为具有绝缘表面的衬底即可，例如玻璃衬底。优选的是该玻璃衬底是无碱玻璃衬底。例如，使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料作为无碱玻璃衬底的材料。此外，作为衬底100，可以使用由绝缘体形成的绝缘衬底（例如陶瓷衬底、石英衬底或蓝宝石衬底）、上面覆盖有绝缘材料的由诸如硅的半导体材料形成的半导体衬底、上面覆盖有绝缘材料的由诸如金属或不锈钢的导电材料形成的导电衬底。还可以使用塑料衬底，只要其能够在制造步骤中经受住热处理即可。
导电层102优选地由诸如铝（Al）、铜（Cu）、钼（Mo）、钨（W）、钛（Ti）的导电材料形成。提供溅射法、真空蒸发、CVD法等等作为形成方法。在将铝（或铜）用于导电层102的情况下，由于铝本身（或铜本身）具有诸如低耐热性和易于被腐蚀的缺点，因此优选地将其与具有耐热性的导电材料相结合地形成。
作为具有耐热性的导电材料，可以使用包含选自钛（Ti）、钽（Ta）、钨（W）、钼（Mo）、铬（Cr）、钕（Nd）和钪（Sc）的元素的金属、包含这些元素中的任何作为其组分的合金、包含这些元素的任何的组合的合金、包含这些元素中的任何作为其组分的氮化物等等。可以将具有耐热性的导电材料与铝（或铜）堆叠，由此可以形成导电层102。
可以使用多色调掩模（multi-tone mask）来形成抗蚀剂掩模104和106。这里，多色调掩模是能够用多级光强度进行曝光的掩模。通过使用多色调掩模，一次曝光和显影过程使得能够形成具有多个厚度（通常为两种厚度）的抗蚀剂掩模。通过使用多色调掩模，可以抑制步骤的数量。
例如，为了形成具有两种厚度的抗蚀剂掩模，优选地使用用三级光强度照射的多色调掩模来执行曝光，从而提供曝光区、半曝光区和未曝光区。
提供灰色调掩模和半色调掩模，来作为多色调掩模。灰色调掩模可以具有一种结构，该结构在具有透光特性的衬底之上具有使用光阻挡层形成的光阻挡部分、由光阻挡膜的预定图案提供的缝隙部分、以及未设置这些的透射部分。半色调掩模可以具有一种结构，该结构在具有透光特性的衬底之上具有使用光阻挡层形成的光阻挡部分、使用半透射膜形成的半透射部分、以及未设置这些的透射部分。
可以使用金属材料来形成用于形成光阻挡部分和缝隙部分的光阻挡膜，并且，例如，优选地使用铬、氧化铬等来形成光阻挡膜。
另外，缝隙部分具有被设置为尺寸小于或等于用于曝光的光的衍射极限（也称为分辨率极限）的缝隙（包括点、网孔等等）。因此，光透射率得到控制。请注意，缝隙部分143可以具有规则或不规则间隔的缝隙。
可以使用具有透光特性的MoSiN、MoSi、MoSiO、MoSiON、CrSi等来形成半透光部分。
通过使用此类多色调掩模的曝光和显影，可以形成具有不同厚度的抗蚀剂掩模104和106。
请注意，用于制造抗蚀剂掩模104和106的方法不限于上述方法。可以通过能够用来选择性形成具有不同厚度的膜的方法（例如喷墨法）来形成上述抗蚀剂掩模。
接下来，使用上述抗蚀剂掩模104和106来刻蚀导电层102，从而形成栅极电极108和第一布线110（参见图1B）。
可以使用干法刻蚀或者可以使用湿法刻蚀，来作为上述刻蚀处理。为了改善稍后形成的栅极绝缘层等的覆盖度并防止连接断开，优选地执行刻蚀使得栅极电极108和第一布线110的端部呈锥形。例如，该端部优选地呈具有20°或以上且小于90°的锥角的锥形。这里，“锥角”指的是当从截面方向观看具有锥形形状的层时由锥形层的侧面与其底面形成的角。
接下来，使抗蚀剂掩模104和106缩减以使栅极电极108的表面暴露，由此在第一布线110之上形成抗蚀剂掩模112（参见图1C）。例如，可以提供使用氧等离子体的灰化处理，来作为用于使抗蚀剂掩模104和106缩减的方法；然而，不应将所公开的本发明解释为局限于该方法。
接下来，将栅极绝缘层114形成为覆盖栅极电极108、第一布线110和抗蚀剂掩模112（参见图1D）。可以使用诸如硅氧化物、硅氧氮化物、硅氮化物、硅氮氧化物、氧化铝或氧化钽的材料来形成栅极绝缘层114。还可以通过堆叠由这些材料形成的膜来形成绝缘层114。优选地通过溅射法等将这些膜形成为厚度大于或等于5nm且小于或等于250nm。例如，可以通过溅射法形成厚度为100nm的硅氧化物膜，来作为栅极绝缘层114。
或者，可以通过溅射法与CVD法（等离子体CVD法等）的结合来形成具有叠层结构的栅极绝缘层114。例如，通过等离子体CVD法来形成下层的栅极绝缘层114（与栅极电极108接触的区域）并通过溅射法来形成上层的栅极绝缘层114。由于通过等离子体CVD法很容易形成具有良好阶梯覆盖度的膜，因此其适合于在栅极电极108正上方形成膜的方法。在使用溅射法的情况下，由于与使用等离子体CVD法的情况相比其易于减小膜中的氢浓度，因此通过用溅射法在与半导体层接触的区域中提供膜，可以防止栅极绝缘层114中的氢扩散到半导体层中。特别地，在使用氧化物半导体材料形成半导体层的情况下，由于认为氢对特性具有极大的影响，因此采用此类结构是有效的。
请注意，在本说明书中，氧氮化物指的是包含的氧（原子数）多于氮的物质。例如，硅氧氮化物是包含分别在50原子％～70原子％、0.5原子％～15原子％、25％～35原子％、以及0.1％～10原子％范围内的氧、氮、硅和氢的物质。此外，氮氧化物指的是包含的氮（原子数）多于氧的物质。例如，硅氮氧化物是包含分别在5原子％～30原子％、20原子％～55原子％、25原子％～35原子％、以及10原子％～25原子％范围内的氧、氮、硅和氢的物质。请注意，上述范围是针对使用卢瑟福背散射分析（RBS）和氢前向散射分析（HFS）来执行测量的情况的范围。此外，组成元素的含量比的总和不超过100原子％。
接下来，在栅极绝缘层114之上形成导电层116（参见图2A）。可以使用类似于导电层102的材料和方法来形成导电层116。例如，可以将导电层116形成为具有钼膜或钛膜的单层结构。或者，例如，导电层116可以被形成为具有叠层结构且可以具有例如铝膜和钛膜的叠层结构。可以采用其中依次堆叠钛膜、铝膜和钛膜的三层结构。可以采用其中依次堆叠钼膜、铝膜和钼膜的三层结构。此外，可以使用含钕的铝膜（Al-Nd膜）作为用于这些叠层结构的铝膜。又或者，导电层116可以具有含硅的铝膜的单层结构。
接下来，选择性刻蚀导电层116以形成源极电极118、漏极电极120和第二布线122（参见图2B）。
请注意，根据用于驱动晶体管的方法，源极电极118可以充当漏极电极且漏极电极120可以充当源极电极。因此，可以根据功能或情况来转换源极和漏极的名称（denomination）。另外，这些名称是为了方便而起的名称而不是确定其功能的名称。
虽然在本实施例中未描述，但在以上步骤之后，可以对栅极绝缘层114、源极电极118和漏极电极120进行表面处理。可以应用使用不活泼气体和/或活性气体等的等离子体处理，来作为表面处理。
例如，可以通过将诸如氩（Ar）气的惰性气体引入到处于真空状态的腔室中并给对象施加偏压来在等离子体状态下执行等离子体处理。当Ar气被引入到腔室中时，电子和Ar阳离子以等离子体的形式存在，并且使Ar阳离子在阴极方向上加速。经加速的Ar阳离子与衬底100之上形成的栅极绝缘层114、源极电极118和漏极电极120的表面相碰撞，由此通过溅射来刻蚀这些表面且可以修改（modify）栅极绝缘层114、源极电极118和漏极电极120的表面。请注意，此类等离子体处理也可以称为“反溅射”处理。
当通过向衬底100侧施加偏压来执行等离子体处理时，可以通过溅射来有效地刻蚀栅极绝缘层114、源极电极118和漏极电极120的表面。另外，当在栅极绝缘层114的表面上形成凸起和凹坑时，用等离子处理通过溅射来优先刻蚀栅极绝缘层114的凸起，使得可以改善栅极绝缘层114的表面的平面性。
除氩气之外，还可以使用氦气，来用作上述等离子体处理。或者，可以使用其中向氩气或氦气添加氧气、氢气、氮气等的气氛。又或者，可以使用其中向氩气或氦气添加Cl2、CF4等的气氛。
接下来，在将半导体层形成为覆盖栅极绝缘层114、源极电极118和漏极电极120之后，选择性地刻蚀半导体层，以便形成岛状半导体层124，其中其至少一部分与源极电极118和漏极电极120接触（参见图2C）。对用于岛状半导体层124的材料没有特别限制。例如，可以使用基于硅的半导体材料（例如单晶硅、多晶硅或非晶硅）、基于锗的半导体材料等来形成岛状半导体层124。或者，可以使用化合物半导体材料，例如硅锗、碳化硅、砷化镓或磷化铟。特别地，当使用氧化物半导体材料（金属氧化物半导体材料）时，可以提供具有优秀特性的半导体设备。在本实施例中，描述了使用氧化物半导体材料作为岛状半导体层124的情况。
请注意，提供以InMO3(ZnO)m（m>0）为代表的材料，作为上述氧化物半导体材料的实例。这里，M表示选自镓（Ga）、铁（Fe）、镍（Ni）、锰（Mn）和钴（Co）的金属元素中的一种或多种。例如，当选择Ga作为M时，除只选择Ga的情况之外，还包括选择除Ga之外的上述金属元素的情况，例如Ga和Ni、或Ga和Fe。此外，在上述氧化物半导体中，在某些情况下，除了作为M而包含的金属元素之外，还包含过渡金属元素（例如Fe或Ni）或过渡金属的氧化物作为杂质元素。当然，氧化物半导体材料不限于上述材料，可以使用各种氧化物半导体材料，例如氧化锌或氧化铟。
在氧化物半导体中可以包含绝缘杂质。应用如下物质作为杂质：以硅氧化物、氧化锗、氧化铝等为代表的绝缘氧化物；以硅氮化物、氮化铝等为代表的绝缘氮化物；或者诸如硅氧氮化物或铝氧氮化物的绝缘氧氮化物。
以氧化物半导体的导电性不退化的浓度向氧化物半导体添加绝缘氧化物或绝缘氮化物。
在氧化物半导体中包含绝缘杂质，由此可以抑制氧化物半导体的结晶。氧化物半导体的结晶受到抑制，由此可以使薄膜晶体管的特性稳定。例如，使基于In-Ga-Zn-O的氧化物半导体包含诸如硅氧化物的杂质。因此，甚至可以通过300℃～600℃的热处理来防止氧化物半导体的结晶或微晶颗粒的产生。
在其中基于In-Ga-Zn-O的氧化物半导体层是沟道形成区的薄膜晶体管的制造过程中，可以通过热处理来改善S值（亚阈值摆动值）或场效应迁移率。即使在此类情况下，也可以如上所述地防止结晶和微晶颗粒的产生，由此可以防止薄膜晶体管常开（normally-on）。此外，即使在将热应力或偏置应力（bias stress）加于薄膜晶体管的情况下，也可以防止阈值电压的变化。
在使用基于In-Ga-Zn-O的氧化物半导体作为氧化物半导体材料来形成岛状半导体层124的情况下，可以采用，例如，使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶的溅射法。例如，可以在以下条件下执行该溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW至5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
或者，在通过溅射法使用基于In-Ga-Zn-O的氧化物半导体来形成岛状半导体层124的情况下，在包含In、Ga和Zn的氧化物半导体靶中可以包含绝缘杂质。该杂质是以硅氧化物、氧化锗、氧化铝等为代表的绝缘氧化物；以硅氮化物、氮化铝等为代表的绝缘氮化物；或者以硅氧氮化物或铝氧氮化物为代表的绝缘氧氮化物。例如，在氧化物半导体靶中优选包含百分比为0.1重量％至10重量％的SiO2，更优选地包含百分比为1重量％至6重量％的SiO2。在氧化物半导体中包含绝缘杂质，由此很容易地使要形成的氧化物半导体为非晶体。此外，当对氧化物半导体膜执行热处理时，可以防止氧化物半导体膜结晶。
在本实施例中，描述了形成使用具有单层的氧化物半导体材料的岛状半导体层124的情况；然而，岛状半导体层124可以具有叠层结构。例如，在导电层116之上形成具有与上述半导体层124相同的组成元素但其组成比不同的半导体层（在下文中称为“具有高导电性的半导体层”）。当执行在其中形成源极电极和漏极电极的刻蚀时，刻蚀半导体层，然后，形成具有与上述半导体层124相同的成分的半导体层（在下文中称为“具有正常导电性的半导体层”）。因此，可以采用此结构来代替上述结构。在这种情况下，由于在源极电极（或漏极电极）与具有正常导电性的半导体层之间提供了具有高导电性的半导体层，因此可以改善元件特性。
具有高导电性的半导体层和具有正常导电性的半导体层的膜形成条件优选地是不同的。例如，在具有高导电性的半导体层的膜形成条件中氧气与氩气的流速比小于具有正常导电性的半导体层的膜形成条件中的流速比。具体而言，在稀有气体（诸如氩气或氦气）气氛中或在包含10％或以下的氧气和90％或以上的稀有气体的气氛中形成具有高导电性的半导体层。在氧气氛中或其中氧气的流速是稀有气体的1倍或以上的气氛中形成具有正常导电性的半导体层。以这种方式，可以形成具有不同导电性的两种半导体层。
请注意，优选使用脉冲直流（DC）电源，因为可以减少灰尘且膜厚度可以是均匀的。此外，在岛状半导体层124在上述等离子体处理之后未被暴露于空气而形成的情况下，可以防止灰尘或水分附着于栅极绝缘层114与岛状半导体层124之间的界面。另外，可以抑制杂质附着于源极电极118和漏极电极120的表面、表面的氧化等等。请注意，岛状半导体层124的厚度可以约为5nm～200nm。
作为上述溅射法，可以采用其中将高频电源用于溅射电源的RF溅射法、其中使用直流电源的DC溅射法、其中以脉冲方式施加直流偏压的脉冲DC溅射法等等。
通过以上步骤，可以形成其中使用岛状半导体层124作为沟道形成区的晶体管150。此外，在第二布线122与第一布线110重叠的区域（第一布线110与第二布线122相互交叉的区域）中，可以形成第一布线110、抗蚀剂掩模112、栅极绝缘层114和第二布线122的叠层结构152。因此，可以在抑制制造步骤的数量增加的同时减小寄生电容的电容值。
请注意，在形成使用氧化物半导体材料的岛状半导体层124之后，优选地执行在100℃至800℃下、通常在200℃至400℃下的热处理。例如，可以在氮气氛中在350℃下执行热处理一小时。通过此热处理，发生包括在岛状半导体层124中的基于In-Ga-Zn-O的氧化物半导体的原子级别的重新排列。此热处理（包括光退火等）在释放妨碍岛状半导体层124中载流子移动的变形（distortion）方面很重要。请注意，对上述热处理的时间没有特别限制，只要其在形成岛状半导体层124（或刻蚀之前的半导体层）之后即可。
可以对使用氧化物半导体材料的岛状半导体层124进行氧自由基（radical）处理。通过氧自由基处理，很容易地使晶体管150常闭（normally off）。另外，自由基处理可以修复由岛状半导体层124的刻蚀引起的损伤。可以在包含氧、He、Ar等的O2、N2O、N2的气氛中执行自由基处理。或者，可以在其中向上述气氛中添加有Cl2和CF4的气氛中执行自由基处理。请注意，优选地在不向衬底100侧施加偏压的情况下执行自由基处理。
然后，将保护绝缘层（未示出）形成为覆盖晶体管150和叠层结构152。可以通过CVD法、溅射法等用由诸如硅氧化物、硅氮化物、硅氧氮化物、硅氮氧化物、氧化铝、氮化铝、铝氧氮化物或铝氮氧化物的材料形成的单层膜或叠层膜来形成保护绝缘层。或者，可以通过旋涂法、液滴排出（droplet discharge）法（例如喷墨法、丝网印刷、胶版印刷）等，用由具有耐热性的有机材料（诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂）形成的膜来形成保护绝缘层。除此类有机材料之外，也可以使用低介电常数材料（低k材料）、基于硅氧烷的树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等等。请注意，基于硅氧烷的树脂是由基于硅氧烷的材料作为原材料形成且具有Si-O-Si键的树脂。可以使用有机基（例如烷基或芳基）或氟代基作为取代基。有机基可以包括氟代基。
然后，形成各种电极和布线，由此完成了提供有晶体管150的半导体设备。
如在本实施例中所述，在第一布线与第二布线之间提供使用多色调掩模形成的抗蚀剂掩模的一部分，由此可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例2】
在本实施例中，参照附图来描述用于制造半导体设备的方法的不同于上述实施例的实例。请注意，本实施例中的制造半导体设备的步骤的许多部分与在其它实施例中的那些部分相同。因此，在下文中，将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。
首先，在衬底100之上形成导电层102并在导电层102之上选择性地形成抗蚀剂掩模104和105（参见图3A）。请注意，在本实施例中，抗蚀剂掩模104和抗蚀剂掩模105具有几乎相同的厚度。
对于衬底100和导电层102的细节，可以参考实施例1；因此这里省略其描述。
可以在不使用任何特殊方法的情况下制造抗蚀剂掩模104和105。当然，可以使用多色调掩模，或者可以使用喷墨法。
接下来，使用抗蚀剂掩模104和105来刻蚀导电层102，以便形成栅极电极108和第一布线109（参见图3B）。
对于上述刻蚀处理的细节，也可以参考实施例1。请注意，在上述刻蚀处理之后，去除抗蚀剂掩模104和105。
接下来，将绝缘层111形成为覆盖栅极电极108和第一布线109（参见图3C）。可以使用诸如硅氧化物、硅氧氮化物、硅氮化物、硅氮氧化物、氧化铝和氧化钽的材料来形成栅极绝缘层111。或者，可以使用具有耐热性的有机材料，诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂。除此类有机材料之外，可以使用低介电常数材料（低k材料）、基于硅氧烷的树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等等。或者，可以通过堆叠由这些材料形成的膜来形成绝缘层111。特别地，优选使用低介电常数材料，因为可以有效地减小寄生电容。通过溅射法等将这些膜形成为厚度大于或等于50nm、优选地大于或等于200nm、更优选地大于或等于500nm。例如，可以通过溅射法形成厚度为250nm的硅氧化物膜作为绝缘层111。
接下来，选择性地刻蚀上述绝缘层111以形成覆盖第一布线109的绝缘层113（参见图3D）。可以使用干法刻蚀或者可以使用湿法刻蚀，来作为上述刻蚀处理。通过刻蚀处理，栅极电极108的表面被暴露。
接下来，将栅极绝缘层114形成为覆盖栅极电极108、绝缘层113等（参见图4A）。对于栅极绝缘层114的细节，可以参考实施例1。
接下来，在栅极绝缘层114之上形成导电层116（参见图4B）。可以使用类似于导电层102的材料和方法来形成导电层116。例如，可以将导电层116形成为具有钼膜或钛膜的单层结构。或者，例如，导电层116可以被形成为具有叠层结构且可以具有铝膜与钛膜的叠层结构。可以采用其中依次堆叠钛膜、铝膜和钛膜的三层结构。可以采用其中依次堆叠钼膜、铝膜和钼膜的三层结构。此外，可以使用含钕的铝膜（Al-Nd膜）作为用于这些叠层结构的铝膜。又或者，导电层116可以具有含硅的铝膜的单层结构。
接下来，选择性地刻蚀导电层116以形成源极电极118、漏极电极120和第二布线122（参见图4C）。
虽然在本实施例中未描述，但在以上步骤之后，可以对栅极绝缘层114、源极电极118和漏极电极120进行表面处理。可以执行使用不活泼气体和/或活性气体等的等离子体处理，来作为表面处理。对于等离子体处理的细节，可以参考实施例1。
接下来，在将半导体层形成为覆盖栅极绝缘层114、源极电极118和漏极电极120之后，选择性地刻蚀半导体层，以便形成岛状半导体层124，在其中其至少一部分与源极电极118和漏极电极120接触（参见图4D）。对于岛状半导体层124的细节，可以参考实施例1。请注意，在本实施例中，描述了其中使用氧化物半导体材料作为岛状半导体层124的情况。
请注意，同样在本实施例中，该半导体层可以具有如实施例1中所述的叠层结构。在与源极电极（或漏极电极）接触的部分中提供具有高导电性的半导体层，由此可以改善元件特性。
此外，对于形成岛状半导体层124的细节，可以参考实施例1。对于对岛状半导体层124进行的各种处理的细节，也可以参考实施例1。
通过以上步骤，可以形成在其中使用岛状半导体层124作为沟道形成区的晶体管160。此外，在第二布线122与第一布线109重叠的区域（第一布线109与第二布线122相互交叉的区域）中，可以形成第一布线109、绝缘层113、栅极绝缘层114和第二布线122的叠层结构162。因此，可以减小寄生电容的电容值。
然后，将保护绝缘层（未示出）形成为覆盖晶体管160和叠层结构162。对于细节，可以参考实施例1。然后，形成各种电极和布线，由此完成提供有晶体管160的半导体设备。
如在本实施例中所述，在第一布线与第二布线之间提供除栅极绝缘层之外的绝缘层，由此可以在不增加栅极绝缘层的厚度的情况下减小寄生电容的电容值。换言之，可以在不使元件特性退化的情况下减小寄生电容的电容值。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例3】
在本实施例中，参照附图来描述用于制造半导体设备的步骤的不同于上述实施例的实例。请注意，本实施例中的制造半导体设备的方法的许多部分与在其它实施例中的那些部分相同。因此，将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。
首先，在衬底100之上形成导电层102并在导电层102之上选择性地形成抗蚀剂掩模104和105（参见图5A）。请注意，在本实施例中，抗蚀剂掩模104和抗蚀剂掩模105具有几乎相同的厚度。
对于衬底100和导电层102的细节，可以参考实施例1；因此这里省略其描述。
可以在不使用任何特殊方法的情况下制造抗蚀剂掩模104和105。当然，可以使用多色调掩模，或者可以使用喷墨法。
接下来，使用抗蚀剂掩模104和105来刻蚀导电层102，以便形成栅极电极108和第一布线109（参见图5B）。
对于上述刻蚀处理的细节，也可以参考实施例1。请注意，在上述刻蚀处理之后，去除抗蚀剂掩模104和105。
接下来，将栅极绝缘层114、绝缘层115、导电层116和具有高导电性的半导体层117依次堆叠，从而覆盖栅极电极108和第一布线109（参见图5C）。
对于栅极绝缘层114和导电层116的细节，可以参考实施例1等。对于绝缘层115，可以参考实施例2中的绝缘层111的细节。另外，具有高导电性的半导体层117对应于实施例1等中的“具有高导电性的半导体层”。
栅极绝缘层114与绝缘层115的组合优选地是其中可以获得稍后步骤的刻蚀中的选择比的组合。例如，当将硅氧化物与硅氮化物组合时，可以优选地获得刻蚀中的选择比。在本实施例中，描述了使用硅氧化物来形成栅极绝缘层114且使用硅氮化物来形成绝缘层115的情况。
例如，可以通过使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶的溅射法来形成具有高导电性的半导体层117。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW～5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
更具体地说，优选地在氧气流速小的条件下形成上述具有高导电性的半导体层117。例如，所述气氛可以是稀有气体（诸如氩气或氦气）气氛、或者包含10％或以下的氧气和90％或以上的稀有气体的气氛。因此，降低了膜形成气氛的氧浓度，由此可以获得具有高导电性的半导体层。
在以上说明中，描述了其中将氧化物半导体材料用于晶体管的半导体层的情况作为实例；然而，可以使用诸如硅、锗、硅锗、碳化硅、砷化镓或磷化铟的半导体材料。例如，在将硅用于晶体管的半导体层的情况下，可以使用在其中向硅中添加有磷（P）、硼（B）等的材料来形成具有高导电性的半导体层117。
提供具有高导电性的半导体层117，由此可以改善元件特性。然而，具有高导电性的半导体层117不是必需组件且适当时可以被省略。
接下来，选择性地刻蚀绝缘层115、导电层116和具有高导电性的半导体层117，以便形成源极电极118、具有高导电性的半导体层119、漏极电极120、具有高导电性的半导体层121、第二布线122和具有高导电性的半导体层123（参见图5D）。
如上所述，优选地在可以得到刻蚀绝缘层115比刻蚀栅极绝缘层114更容易的条件下执行刻蚀处理。在可以得到刻蚀绝缘层115比刻蚀栅极绝缘层114更容易的条件下执行刻蚀处理极为重要。其原因如下。绝缘层115的厚度大于栅极绝缘层114的厚度。在刻蚀绝缘层115比刻蚀栅极绝缘层114更不容易的条件下执行刻蚀处理的情况下，由于栅极绝缘层114的刻蚀而引起栅极绝缘层114的厚度变化，并且存在元件特性退化的问题。请注意，除上述条件之外，对刻蚀处理没有特别限制。
接下来，在将半导体层形成为覆盖栅极绝缘层114、源极电极118、具有高导电性的半导体层119、漏极电极120和具有高导电性的半导体层121之后，选择性地刻蚀半导体层，从而将岛状半导体层124形成为其至少一部分与具有高导电性的半导体层119和具有高导电性的半导体层121接触（参见图5E）。对于岛状半导体层124的细节，可以参考实施例1。
此外，对于形成岛状半导体层124的细节，可以参考实施例1。对于对岛状半导体层124进行的各种处理的细节，也可以参考实施例1。
通过以上步骤，可以形成使用岛状半导体层124作为沟道形成区的晶体管170。此外，在第二布线122与第一布线109重叠的区域（第一布线109与第二布线122相互交叉的区域）中，可以形成第一布线109、栅极绝缘层114、绝缘层115、第二布线122和具有高导电性的半导体层123的叠层结构172。因此，可以减小寄生电容的电容值。
然后，将保护绝缘层（未示出）形成为覆盖晶体管170和叠层结构172。对于细节，可以参考实施例1。然后，形成各种电极和布线，由此完成提供有晶体管170的半导体设备。
如在本实施例中所述，在第一布线与第二布线之间提供除栅极绝缘层之外的绝缘层，由此可以在不增加栅极绝缘层的厚度的情况下减小寄生电容的电容值。换言之，可以在不使元件特性退化的情况下减小寄生电容的电容值。另外，在可以得到选择比的条件下执行绝缘层和栅极绝缘层的刻蚀处理，以便可以提供其中元件特性的变化受到抑制的半导体设备。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例4】
在本实施例中，参照附图来描述制造有源矩阵衬底的步骤，其为半导体设备的使用模式的实例。请注意，在本实施例中描述的制造步骤的许多部分与实施例1～3中的那些相同。因此，在下文中，将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。请注意，在以下说明中，图6A～6C和图7A～7C是截面图而图8是平面图。另外，图6A～6C和图7A～7C中的A1-A2、B1-B2和C1-C2是分别对应于图8中的A1-A2、B1-B2和C1-C2的区域。
首先，在具有绝缘表面的衬底200之上形成布线和电极（栅极电极202、电容器布线204、第一布线206和第一端子208）（参见图6A）。请注意，为方便起见，在图中区别地示出了栅极电极202和第一布线206，以便清楚说明布线的交叉部分；然而，当然可以使用在其中将栅极电极202与第一布线206集成在一起的结构。
在本实施例中，描述了在实施例1中描述的方法的情况，换言之，即使用多色调掩模来形成上述布线和电极的情况。具体地说，在形成上述布线和电极之后，使抗蚀剂掩模缩减，以便在第一布线206的一部分之上留下抗蚀剂掩模210（参见图6A）。对于形成抗蚀剂掩模的方法、使抗蚀剂掩模缩减的方法等，可以参考实施例1。
请注意，可以使用与栅极电极202相同的材料和相同的制造方法来同时形成电容器布线204和第一端子208。对于栅极电极202的材料和制造方法的细节，可以参考实施例1。
接下来，在栅极电极202之上形成栅极绝缘层212并选择性地刻蚀栅极绝缘层212以便暴露第一端子208，由此形成接触孔（参见图6B）。对刻蚀处理没有特别限制。可以使用湿法刻蚀，或者可以使用干法刻蚀。
接下来，在形成覆盖栅极绝缘层212和第一端子208的导电层之后，选择性地刻蚀导电层，从而形成源极电极214（或漏极电极）、漏极电极216（或源极电极）、第二布线218、连接电极220和第二端子222（参见图6C）。请注意，为方便起见，在图中区别地示出了源极电极214和第二布线218，以便清楚说明布线的交叉部分；然而，当然可以使用在其中将源极电极214与第二布线218集成在一起的结构。
对于上述导电层的材料和制造方法，可以参考实施例1等中的导电层102的细节。对刻蚀处理没有特别限制；然而，与使用湿法刻蚀处理的情况相比，在使用干法刻蚀处理的情况下，可以实现布线结构的小型化。
例如，连接电极220可以通过在栅极绝缘层212中形成的接触孔直接与第一端子208接触。此外，可以将第二端子222电连接到第二布线218（包括源极电极214）。
接下来，在将半导体层形成为至少覆盖源极电极214和漏极电极216之后，选择性地刻蚀半导体层以形成岛状半导体层224（参见图7A）。这里，岛状半导体层224与源极电极214和漏极电极216的部分接触。对于岛状半导体层224的细节，也可以参考实施例1。请注意，同样在本实施例中，描述了将使用氧化物半导体材料的岛状半导体层124形成为具有单层结构的情况。
请注意，优选地在形成使用氧化物半导体材料的岛状半导体层224之后执行在100℃～800℃、通常在200℃～400℃下的热处理。例如，可以在氮气氛中在350℃下执行热处理一小时。对热处理的时间没有特别限制，只要其在形成岛状半导体层224（或刻蚀之前的半导体层）之后即可。对于其它处理的细节，可以参考实施例1等。
通过上述步骤，晶体管250完成。
接下来，形成覆盖晶体管250的保护绝缘层226并选择性地刻蚀保护绝缘层226以便形成到达漏极电极216、连接电极220和第二端子222的接触孔（参见图7B）。
接下来，形成分别电连接到漏极电极216、连接电极220和第二端子222的透明导电层228、230和232（参见图7C和图8）。
透明导电层228充当像素电极且透明导电层230和232充当用于与柔性印刷电路（FPC）连接的布线或电极。更具体地说，在连接电极220之上形成的透明导电层230可以用作充当栅极布线（在本实施例中为第一布线206）的输入端子的用于连接的端子电极，并且在第二端子222之上形成的透明导电层232可以用作充当源极布线（在本实施例中为第二布线218）的输入端子的用于连接的端子电极。
另外，可以由电容器布线204、栅极绝缘层212和透明导电层228来形成存储电容。
可以使用诸如氧化铟（In2O3）、氧化铟氧化锡合金（In2O3-SnO2，简称为ITO）或氧化铟氧化锌合金（In2O3-ZnO）的材料来形成透明导电层228、230和232。例如，在通过溅射法、真空蒸发法等来形成包含上述材料的膜之后，通过刻蚀来去除不需要的部分，由此可以形成透明导电层228、230和232。
通过上述步骤，可以完成包括底栅晶体管和诸如存储电容的元件的有源矩阵衬底。例如，在通过使用该有源矩阵衬底来制造有源矩阵液晶显示设备的情况下，可以在有源矩阵衬底与提供有反电极的反衬底之间提供液晶层，并且可以将有源矩阵衬底与反衬底相互固定。
如在本实施例中所述，在第一布线与第二布线之间提供使用多色调掩模形成的抗蚀剂掩模的一部分，由此可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
在本实施例中，依照在实施例1中描述的方法描述了用于制造有源矩阵衬底的方法；然而，所公开的本发明不限于此。可以通过在实施例2或3中描述的方法来制造有源矩阵衬底。请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例5】
在本实施例中，参照附图来描述制造有源矩阵衬底的步骤的另一实例。请注意，本实施例中的制造半导体设备的方法的许多部分与在实施例1～4中的那些部分相同。因此，在下文中，将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。请注意，在以下说明中，图9A～9C是截面图而图10是平面图。另外，图9A～9C中的A1-A2、B1-B2和C1-C2是分别对应于图10中的A1-A2、B1-B2和C1-C2的区域。
首先，在具有绝缘表面的衬底200之上形成导电层并使用多色调掩模在导电层之上形成抗蚀剂掩模209。使用抗蚀剂掩模209来刻蚀导电层以形成导电层201、203、205和207（参见图9A）。
对于导电层和抗蚀剂掩模的细节，可以参考实施例1～4。请注意，在上述刻蚀中，导电层201、203和207被形成为厚于最后形成的电极等。另外，C1-C2中的导电层205的宽度小于其它区域中的其宽度。
接下来，在使抗蚀剂掩模209缩减以使导电层201、203和207的表面暴露之后，通过减薄处理来形成栅极电极202、电容器布线204、第一布线206和第一端子208（参见图9B）。在使抗蚀剂掩模209缩减的阶段，在导电层205的一部分之上部分地留下抗蚀剂掩模210。因此，只将未留下抗蚀剂掩模210的区域减薄。
可以使用各种刻蚀处理，来作为减薄处理。请注意，第一布线206的宽度由于刻蚀处理而略小于导电层205的宽度。
然后，形成栅极绝缘层212、源极电极214、漏极电极216、第二布线218、连接电极220、第二端子222、岛状半导体层224、保护绝缘层226、透明导电层228、230、232和234等，由此完成有源矩阵衬底（参见图9C和图10）。对于形成栅极绝缘层212的步骤之后的步骤，可以参考实施例4等。请注意，在本实施例中，当形成透明导电层228等时，还在第二布线218之上的与第一布线206重叠的区域中形成透明导电层234。
在本实施例中，第一布线206和第二布线218的宽度在第一布线206与第二布线218相互交叉的区域中被减小。因此，可以进一步减小在布线的交叉区域中形成的寄生电容的电容值。在第一布线206与第二布线218相互交叉的区域中，第一布线206被形成为较厚，且在第二布线218之上提供透明导电层234。因此，可以防止由于布线宽度减小而引起的布线电阻的增大，并且可以抑制半导体设备的性能的下降。
请注意，在本实施例中，采用如下的结构，即在该结构中第一布线206与第二布线218相互交叉的区域中的布线的宽度和厚度不同于其它区域中的布线的宽度和厚度；然而，所公开的本发明不限于此。而且，在电容器布线204与第二布线218的交叉区域中，可以采用类似于上述结构的结构。在这种情况下，还可以减小在电容器布线204与第二布线218的交叉区域中存在的寄生电容的电容值。
适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例6】
在本实施例中，描述了制造薄膜晶体管并在像素部分中和驱动电路中使用该薄膜晶体管来制造具有显示功能的半导体设备（也称为显示设备）的情况。此外，可以在与像素部分相同的衬底之上形成一部分或整个驱动电路，由此可以获得面板上系统（system-on-panel）。
显示设备包括显示元件。可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）等等，来作为显示元件。发光元件在其范畴内包括由电流或电压控制其亮度的元件，具体地说包括无机电致发光（EL）元件、有机EL元件等等。此外，可以使用通过电效应来改变其对比度的显示介质，例如电子墨水。
此外，显示设备包括其中密封有显示元件的面板、以及其中在面板上安装有包括控制器的IC等的模块。此外，形成显示设备的元件衬底被提供有用于向每个像素部分中的显示元件供应电流的装置。具体地说，元件衬底可以处于只形成显示元件的像素电极之后的状态，或处于在形成将是像素电极的导电膜之后和刻蚀导电膜之前的状态。
请注意，本说明书中的显示设备意指图像显示设备、显示设备、光源（包括照明设备）等。此外，该显示设备在其范畴内还包括以下模块：附着有诸如FPC（柔性印刷电路）、TAB（载带自动键合）带或TCP（带载封装）的连接器的模块；具有在其顶端处提供有印刷布线板的TCP或TAB带的模块；其中通过COG（玻璃上芯片）方法在显示元件上直接安装IC（集成电路）的模块等等。
在下文中，在本实施例中，描述了液晶显示设备的实例。图11A-1、图11A-2和图11B是一种面板的平面图和截面图，在该面板中由第二衬底4006和密封剂4005来密封在第一衬底4001之上形成的薄膜晶体管4010和4011以及液晶元件4013。这里，图11A-1和图11A-2的每个都是平面图，而图11B是沿着图11A-1和图11A-2的线M-N截取的截面图。
密封剂4005被设置为围绕在第一衬底4001之上提供的像素部分4002和扫描线驱动电路4004。在像素部分4002和扫描线驱动电路4004之上提供有第二衬底4006。换言之，像素部分4002和扫描线驱动电路4004连同液晶层4008一起被第一衬底4001、密封剂4005和第二衬底4006密封。此外，在第一衬底4001之上的与被密封剂4005围绕的区域不同的区域中安装有在单独制备的衬底之上使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003。
请注意，对单独形成的驱动电路的连接方法没有特别限制，并且适当时可以使用COG法、引线键合法、TAB法等等。图11A-1示出了通过COG法来安装信号线驱动电路4003的实例，且图11A-2示出了通过TAB法来安装信号线驱动电路4003的实例。
另外，在第一衬底4001之上提供的像素部分4002和扫描线驱动电路4004中的每个都包括多个薄膜晶体管。图11B示出了包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中的薄膜晶体管4011。在薄膜晶体管4010和4011之上提供有绝缘层4020和4021。
可以采用在实施例1～5等中描述的薄膜晶体管，来作为薄膜晶体管4010和4011。请注意，在本实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
包括在液晶元件4013中的像素电极层4030电连接到薄膜晶体管4010。在第二衬底4006上形成液晶元件4013的反电极层4031。液晶元件4013由像素电极层4030、反电极层4031和液晶层4008形成。请注意，像素电极层4030和反电极层4031分别被提供有均充当配向膜的绝缘层4032和绝缘层4033。液晶层4008被夹在像素电极层4030与反电极层4031之间，并具有绝缘层4032和4033插在其之间。
请注意，可以使用玻璃、金属（通常为不锈钢）、陶瓷、塑料等，来作为第一衬底4001和第二衬底4006。作为塑料，可以使用FRP（玻璃纤维增强塑料）衬底、PVF（聚氟乙烯）膜、聚酯膜、丙烯酸树脂膜等等。或者，可以使用具有如下结构的片材，在该结构中将铝箔夹在PVF膜之间或聚酯膜之间。
提供柱状隔离物（spacer）4035以便控制像素电极层4030与反电极层4031之间的距离（单元间隙）。可以通过绝缘膜的选择性刻蚀来获得柱状隔离物4035。请注意，可以使用球形隔离物来代替柱状隔离物。此外，反电极层4031电连接到设置在与薄膜晶体管4010相同的衬底之上的公共电位线。例如，反电极层4031可以通过设置在一对衬底之间的导电颗粒而电连接到公共电位线。请注意，优选地将导电颗粒包含在密封剂4005中。
或者，可以使用不需要配向膜的显示出蓝相的液晶。蓝相是液晶相之一，其正好在胆甾相液晶的温度增加时胆甾相变成各向同性相之前产生。由于蓝相仅仅在窄范围的温度内产生，因此优选地使用包含5重量％或以上的手性剂的液晶组合物。因此，可以改善温度范围。包括显示出蓝相的液晶和手性剂的液晶组合物具有10μs至100μs的短响应时间，具有不需要配向过程的光学各向同性，并且具有小的视角依赖性。
虽然在本实施例中描述了透射式液晶显示设备的实例，但是本发明不限于此。本发明的实施例还可以应用于反射式液晶显示设备或半透射式液晶显示设备。
在本实施例中，描述了液晶显示设备的实例，在其中在衬底的外表面上（在观看者一侧上）提供偏振板，且在衬底的内表面上依次提供用于显示元件的着色层和电极层；然而，可以在衬底的内表面上提供偏振板。偏振板和着色层的叠层结构不限于在本实施例中描述的结构，且可以根据偏振板和着色层的材料或制造步骤的条件而进行适当设置。此外，可以提供用作黑色矩阵的光阻挡膜。
在本实施例中，为了减小薄膜晶体管的表面粗糙度，用绝缘层4021来覆盖在实施例1至5中获得的薄膜晶体管。请注意，绝缘层4020对应于实施例1至5中的保护绝缘层。
作为绝缘层4021，可以使用具有耐热性的有机材料，例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂。除此类有机材料之外，可以使用低介电常数材料（低k材料）、基于硅氧烷的树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等等。请注意，可以通过堆叠由这些材料形成的多个绝缘膜来形成绝缘层4021。
请注意，基于硅氧烷的树脂是由作为原材料的基于硅氧烷的材料形成且具有键Si-O-Si的树脂。可以使用有机基（例如烷基或芳基）或氟代基，来作为取代基。有机基可以包括氟代基。
对形成绝缘层4021的方法没有特别限制，并且根据材料，可以通过溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴排出法（喷墨法、丝网印刷、胶版印刷等）、刮刀、辊涂机、幕式涂布机、刮刀式涂布机等来形成绝缘层4021。
像素电极层4030和反电极层4031可以由透光的导电材料（例如，含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡（在下文中称为ITO）、氧化铟锌、或添加有硅氧化物的氧化铟锡）制成。
可以将包含导电高分子（也称为导电聚合物）的导电组合物用于像素电极层4030和反电极层4031。由导电组合物制成的像素电极在550nm的波长下优选地具有1.0×104Ω/sq.或以下的薄层电阻和70％或以上的透光率。此外，包含在导电组合物中的导电高分子的电阻率优选地为0.1Ω·cm或以下。
作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以提供聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述中的两种或更多种的共聚物。
将各种信号从FPC4018供应到信号线驱动电路4003、扫描线驱动电路4004、像素部分4002等等。
另外，由与包括在液晶元件4013中的像素电极层4030相同的导电膜形成连接端子电极4015，并且由与薄膜晶体管4010和4011的源极和漏极电极层相同的导电膜形成端子电极4016。
连接端子电极4015通过各向异性导电膜4019电连接到包括在FPC4018中的端子。
请注意，图11A-1、图11A-2和图11B示出了在其中单独形成信号线驱动电路4003并将其安装在第一衬底4001上的实例；然而，所公开的本发明不限于此结构。可以单独地形成并随后安装扫描线驱动电路，或者可以仅单独地形成并随后安装信号线驱动电路的一部分或扫描线驱动电路的一部分。
图12示出了在其中使用TFT衬底2600来形成对应于半导体设备的一个实施例的液晶显示模块的实例。
在图12中，通过密封剂2602来将TFT衬底2600和反衬底2601相互结合，并且在TFT衬底2600与反衬底2601之间提供有包括TFT等的元件层2603、包括配向膜和液晶层的液晶层2604、着色层2605、偏振板2606等等，由此形成显示区。着色层2605对于执行彩色显示来说是必需的。在RGB系统的情况下，为各像素提供对应于红色、绿色和蓝色的各着色层。在TFT衬底2600和反衬底2601外面提供有偏振板2606和2607以及漫反射板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性布线板2609连接到TFT衬底2600的布线电路部分2608。因此，在液晶模块中包括诸如控制电路或电源电路的外部电路。可以在偏振板与液晶层之间提供延迟板。
对于液晶的驱动方法，可以使用TN（扭转向列）模式、IPS（平面内转换）模式、FFS（边缘场转换）模式、MVA（多畴垂直取向）模式、PVA（图案化垂直取向）模式、ASM（轴对称排列微单元）模式、OCB（光学补偿双折射）模式、FLC（铁电液晶）模式、AFLC（反铁电液晶）模式等等。
通过上述步骤，可以制造高性能的液晶显示设备。请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例7】
在本实施例中，参照图13来描述作为半导体设备的实例的有源矩阵电子纸。可以以类似于实施例1～5中所描述的薄膜晶体管的方式来制造用于半导体设备的薄膜晶体管650。
图13中的电子纸是使用扭转球显示系统的显示设备的实例。扭转球显示系统指的是如下方法，即在其中在第一电极层与第二电极层之间布置每个颜色为黑色或白色的球形颗粒并在第一电极层与第二电极层之间产生电位差，由此控制球形颗粒的取向，从而实现显示。
在衬底600之上提供的薄膜晶体管650是所公开的本发明的薄膜晶体管，并且具有如下结构，在该结构中将氧化物半导体层夹在位于氧化物半导体层之上的源极或漏极电极层与位于氧化物半导体层之下的源极或漏极电极层之间。请注意，所述源极或漏极电极层通过在保护绝缘层中形成的接触孔电连接到第一电极层660。衬底602被提供有第二电极层670。在第一电极层660与第二电极层670之间，提供有球形颗粒680，每个球形颗粒680均具有黑色区域680a和白色区域680b。球形颗粒680周围的空间填充有诸如树脂的填充物682（参见图13）。在实施例13中，第一电极层660对应于像素电极，且第二电极层670对应于公共电极。将第二电极层670电连接到在与薄膜晶体管650相同的衬底之上提供的公共电位线。
还可以使用电泳显示元件来代替扭转球。在这种情况下，例如，使用直径约为10μm至200μm的微胶囊，在该微胶囊中密封有透明液体、带正电的白色微粒和带负电的黑色微粒。当在第一电极层与第二电极层之间施加电场时，白色微粒和黑色微粒移动到彼此相反侧，因此显示白色或黑色。电泳显示元件具有比液晶显示元件更高的反射率，因此，不需要辅助灯，并且可以在亮度不够的地方识别显示部分。另外，存在如下优点，即，即使在不向显示部分供应电力时，也可以维持之前已经显示的图像。
通过上述步骤，可以使用所公开的本发明来制造高性能电子纸。请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例8】
在本实施例中，将发光显示设备的实例描述为半导体设备。这里描述了利用电致发光的发光元件，来作为包括在显示设备中的显示元件。通过发光材料是有机化合物还是无机化合物来对利用电致发光的发光元件进行分类。通常，将前者称为有机EL元件，并将后者称为无机EL元件。
在有机EL元件中，通过向发光元件施加电压，将电子和空穴分别从一对电极注入到包含发光有机化合物的层中，并且电流流动。然后，载流子（电子和空穴）重新结合，从而发出光。由于此类机制，将发光元件称为电流激励发光元件。
无机EL元件根据其元件结构分为分散型（dispersion-type）无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有其中发光材料的颗粒被分散在粘合剂中的发光层，且其发光机制是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有如下结构，在该结构中发光层被夹在介电层之间，该介电层被进一步夹在电极之间，并且其发光机制是利用金属离子的内壳层电子跃迁的局部型（localized-type）发光。请注意，这里，使用有机EL元件作为发光元件来进行描述。
参照图14A～14C来描述发光元件的结构。这里，以n沟道驱动TFT为例来描述像素的截面结构。可以以类似于在实施例1～5中描述的薄膜晶体管的方式来制造在图14A～14C中所示的用于半导体设备的TFT701、711和721。
为了从发光元件中提取光，阳极和阴极中的至少一个是透明的。这里，透明指的是至少一个发射波长具有足够高的透射率。作为用于提取光的方法，在衬底之上形成薄膜晶体管和发光元件；并且存在用来从与衬底相对的一侧提取光的顶部发射法（顶部提取法）、用来从衬底一侧提取光的底部发射法（底部提取法）、用来从衬底一侧和与衬底相对的一侧提取光的双发射法（双提取法）等等。
参照图14A来描述具有顶部发射法的发光元件。
图14A是在从发光元件702向阳极705侧发射光的情况下的像素的截面图。这里，发光元件702的阴极703和作为驱动TFT的TFT701相互电连接，且将发光层704和阳极705依次堆叠在阴极703之上。可以使用具有低功函数且反射光的导电膜，来作为阴极703。例如，优选地使用诸如Ca、Al、CaF、MgAg或AlLi的材料来形成阴极703。可以使用单层或堆叠的多个层来形成发光层704。当使用多个层来形成发光层704时，优选地在阴极703之上依次堆叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层；然而，当然，不一定要形成所有这些层。使用透光的导电材料来形成阳极705。例如，可以使用透光的导电材料，诸如含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡（在下文中称为ITO）、氧化铟锌、或添加有硅氧化物的氧化铟锡。
其中将发光层704夹在阴极703与阳极705之间的结构可以称为发光元件702。在图14A所示的像素的情况下，如箭头所示从发光元件702向阳极705侧发射光。
接下来，参照图14B来描述具有底部发射法的发光元件。
图14B是在从发光元件712向阴极713侧发射光的情况下的像素的截面图。这里，在电连接到驱动TFT711的透光导电膜717之上形成发光元件712的阴极713，并在阴极713之上依次堆叠发光层714和阳极715。请注意，当阳极715具有透光特性时，可以将光阻挡膜716形成为覆盖阳极715。对于阴极713，可以与在图14A的情况下类似地使用具有低功函数的导电材料。请注意，阴极713被形成为可以透射光的厚度（优选地约为5nm至30nm）。例如，可以使用具有约为20nm的厚度的铝膜作为阴极713。类似于图14A的情况，可以使用单层或堆叠的多层来形成发光层714。类似于图14A的情况，阳极715不需要透射光，但是可以由透光导电材料制成。可以使用反射光的金属等来作为光阻挡膜716；然而，其不限于此。例如，还可以使用添加有黑色颜料的树脂等。
其中将发光层714夹在阴极713与阳极715之间的结构可以称为发光元件712。在图14B所示的像素的情况下，如箭头所示从发光元件712向阴极713侧发射光。
接下来，参照图14C来描述具有双发射法的发光元件。
在图14C中，在电连接到驱动TFT721的透光导电膜727之上形成发光元件722的阴极723，并在阴极723之上依次堆叠发光层724和阳极725。对于阴极723，可以与图14A的情况类似地使用具有低功函数的导电材料。请注意，将阴极723形成为能够透射光的厚度。例如，可以使用具有约为20nm的厚度的Al膜作为阴极723。类似于图14A的情况，可以使用单层或堆叠的多个层来形成发光层724。类似于图14A的情况，可以使用透光的导电材料来形成阳极725。
其中阴极723、发光层724和阳极725相互重叠的结构可以称为发光元件722。在图14C所示的像素的情况下，如箭头所示从发光元件722向阳极725侧和阴极723侧两者发射光。
虽然这里将有机EL元件描述为发光元件，但还可以提供无机EL元件作为发光元件。这里描述了在其中控制发光元件的驱动的薄膜晶体管（驱动TFT）电连接到发光元件的实例；然而，可以采用在其中用于电流控制的TFT连接在驱动TFT与发光元件之间的结构。
请注意，在本实施例中描述的半导体设备的结构不限于图14A～14C所示的那些，而是可以用各种方式进行修改。
接下来，参照图15A和图15B来描述发光显示面板（也称为发光面板）的外观和截面，该发光显示面板对应于半导体设备的一个实施例。图15A和图15B是一种面板的平面图和截面图，在该面板中由第二衬底4506和密封剂4505来密封在第一衬底4501之上形成的薄膜晶体管4509和4510以及发光元件4511。图15A是平面图而图15B是沿图15A的线H-I截取的截面图。
密封剂4505被设置为围绕在第一衬底4501之上提供的像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b。另外，在像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b之上提供第二衬底4506。换言之，像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b连同填充物4507一起被第一衬底4501、密封剂4505和第二衬底4506密封。优选的是使用具有高气密性和很少的脱气的保护膜（诸如结合（bonding）膜或紫外线可固化树脂膜）、覆盖材料等来这样封装（密封）显示设备。
在第一衬底4501之上形成的像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b中的每个都包括多个薄膜晶体管，并且在图15B中作为实例示出了包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
可以采用在实施例1～5中描述的薄膜晶体管，来作为薄膜晶体管4509和4510。请注意，在本实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外，附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极层4517电连接到薄膜晶体管4510的源极电极层或漏极电极层。在发光元件4511的结构中，堆叠有第一电极层4517、电致发光层4512和第二电极层4513；然而，其不限于在本实施例中描述的结构。根据从发光元件4511提取光的方向等，可以适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜、有机聚硅氧烷等来形成分隔物（partition）4520。特别优选的是由光敏材料来形成在第一电极层4517之上具有开口的分隔物4520，以便将开口的侧壁形成为具有连续曲率的倾斜表面。
可以使用单层或堆叠的多层来形成电致发光层4512。
可以在第二电极层4513和分隔物4520之上形成保护膜，以防止氧、氢、水分、二氧化碳等进入发光元件4511。可以形成硅氮化物膜、硅氮氧化物膜、DLC膜等等来作为保护膜。
从FPC4518a和4518b将各种信号供应给信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、像素部分4502等等。
在本实施例中，描述如下实例，其中由与发光元件4511的第一电极层4517相同的导电膜形成连接端子电极4515，并由与薄膜晶体管4509和4510的源极和漏极电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a的端子。
位于从发光元件4511提取光的方向上的衬底需要具有透光特性。提供玻璃板、塑料板、聚酯膜、丙烯酸膜等等来作为具有透光特性的衬底。
除诸如氮气或氩气的惰性气体之外，可以使用紫外线可固化树脂、热固性树脂等等来作为填充物4507。例如，可以使用聚氯乙烯（PVC）、丙烯酸、聚酰亚胺、环氧树脂、有机硅树脂、聚乙烯醇缩丁醛（PVB）、乙烯-乙酸乙烯共聚物（EVA）等等。在本实施例中，描述了将氮气用于填充物的实例。
如果需要，可以在发光元件的发光表面上提供光学膜，诸如偏振板、圆偏振板（包括椭圆偏振板）、延迟板（四分之一波片或半波片）或者滤色器。此外，可以对其表面进行抗反射处理。例如，可以进行防眩光处理，通过该防眩光处理可以通过表面上的凸起和凹坑来使反射光漫射从而减少眩光。
可以在单独制备的衬底之上使用单晶半导体膜或多晶半导体膜来形成信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b。或者，可以仅仅单独形成并安装信号线驱动电路或其一部分，或者仅仅单独形成并安装扫描线驱动电路或其一部分。本实施例不限于图15A和图15B所示的结构。
通过上述步骤，可以制造高性能的发光显示设备（显示面板）。请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例9】
半导体设备可以应用于电子纸。电子纸可以用于各种领域的电子装置，只要其能够显示数据即可。例如，可以将电子纸应用于电子书阅读器（电子书）、海报、诸如火车的交通工具中的广告、诸如信用卡的各种卡的显示等。电子装置的实例在图16A和图16B以及图17中示出。
图16A示出了使用电子纸的海报2631。在广告介质是印刷的纸张的情况下，人工替换广告；然而，通过使用应用本发明实施例的电子纸，可以在短时间内改变广告显示。此外，在没有显示缺陷的情况下可以获得稳定的图像。请注意，海报可以具有能够无线地发送和接收数据的配置。
图16B示出了诸如火车的交通工具中的广告2632。在广告介质是印刷的纸张的情况下，人工替换广告；然而，通过使用应用本发明实施例的电子纸，可以用较少的人力在短时间内改变广告显示。此外，在没有显示缺陷的情况下可以获得稳定的图像。请注意，交通工具中的广告可以具有能够无线地发送和接收数据的配置。
图17示出了电子书阅读器2700的实例。例如，电子书阅读器2700包括两个外壳，即外壳2701和外壳2703。外壳2701和外壳2703用铰链2711来组合，使得可以以铰链2711为轴来打开和关闭电子书阅读器2700。用此类结构，可以像纸质书籍一样操作电子书阅读器2700。
在外壳2701和外壳2703中分别包括了显示部分2705和显示部分2707。显示部分2705和显示部分2707可以显示一个图像或不同的图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如，可以在右侧的显示部分（图17中的显示部分2705）上显示文字并可以在左侧的显示部分（图17中的显示部分2707）上显示图形。
图17示出了其中外壳2701提供有操作部分等的实例。例如，外壳2701提供有电源开关2721、操作键2723、扬声器2725等。用操作键2723，可以翻页。请注意，可以在与外壳的显示部分相同的表面上提供键盘、定位设备等等。此外，可以在外壳的背面或侧面上提供外部连接端子（耳机端子、USB端子、可以连接到AC适配器和诸如USB电缆的各种电缆的端子等）、记录介质插入部分等等。此外，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以具有能够无线地发送和接收数据的配置。通过无线通信，可以从电子书服务器购买并下载期望的书籍数据等。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例10】
半导体设备可以应用于各种电子装置（包括娱乐机器）。电子装置的实例包括电视机（也称为电视或电视接收机）、计算机等的监视器、诸如数字照相机或数字摄像机的照相机、数字相框、蜂窝式电话（也称为移动电话或移动电话机）、便携式游戏控制台、便携式信息终端、音频再现设备、诸如弹珠机的大型游戏机等等。
图18A示出了电视机9600的实例。在电视机9600中，在外壳9601中并入了显示部分9603。可以在显示部分9603上显示图像。这里，由支架9605来支撑外壳9601。
可以用外壳9601的操作开关或单独的遥控器9610来操作电视机9600。可以用遥控器9610的操作键9609来控制频道和音量，从而可以控制在显示部分9603上显示的图像。此外，遥控器9610可以提供有用于显示从遥控器9610输出的数据的显示部分9607。
请注意，电视机9600提供有接收机、调制解调器等等。用该接收机，可以接收一般的电视广播。此外，当电视机9600经由调制解调器通过有线或无线连接而连接到通信网络时，可以执行单向（从发送机到接收机）或双向（在发送机与接收机之间、在接收机之间等等）数据通信。
图18B示出了数字相框9700的实例。例如，在数字相框9700中，在外壳9701中并入了显示部分9703。在显示部分9703上可以显示各种图像。例如，显示部分9703可以显示由数字照相机等拍摄的图像的数据以用作正常的相框。
请注意，数字相框9700提供有操作部分、外部连接端子（USB端子、可以连接到诸如USB电缆的各种电缆的端子等）、记录介质插入部分等等。虽然可以将其设置在与显示部分相同的表面上，但优选的是将其设置在数字相框9700设计的侧面或背面上。例如，在数字相框的记录介质插入部分中插入存储由数字照相机拍摄的图像数据的存储器，由此可以下载并在显示部分9703上显示图像数据。
数字相框9700可以具有能够无线地发送和接收数据的配置。在这种情况下，通过无线通信，可以下载期望的图像数据以进行显示。
图19A示出了包括两个外壳、即外壳9881和外壳9891的便携式娱乐机器。外壳9881和9891用连接部分9893来相互连接以便被打开和关闭。在外壳9881和外壳9891中分别并入了显示部分9882和显示部分9883。另外，图19A所示的便携式娱乐机器包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置（操作键9885、连接端子9887、传感器9888（具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振荡、气味或红外线的功能的传感器）、或传声器9889）等等。请注意，便携式娱乐机器的结构不限于上述结构，而是可以采用至少提供有本发明实施例的半导体设备的其它结构。图19A所示的便携式娱乐机器具有读取存储在记录介质中的程序或数据以便将其显示在显示部分上的功能以及通过无线通信与另一便携式娱乐机器共享信息的功能。图19A所示的便携式娱乐机器可以具有各种功能而不限于上述各项。
图19B示出了作为大型娱乐机器的投币机器（slot machine）9900的实例。在投币机器9900中，在外壳9901中并入显示部分9903。另外，投币机器9900包括诸如起动杆或停止开关的操作装置、投币口、扬声器等等。请注意，投币机器9900的结构不限于上述结构，而是可以采用至少提供有本发明实施例的半导体设备的其它结构。
图20A示出了蜂窝式电话1000的实例。蜂窝式电话1000提供有并入外壳1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、传声器1006等等。
当用手指等触摸图20A所示的蜂窝式电话1000的显示部分1002时，可以向蜂窝式电话1000中输入数据。此外，可以通过用手指等触摸显示部分1002来执行打电话、编写邮件等等。
显示部分1002主要有三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入诸如文本的数据的输入模式。第三模式是其中将显示模式和输入模式这两种模式结合的显示和输入模式。
例如，在打电话或编写邮件的情况下，为显示部分1002选择主要用于输入文本的文本输入模式以便可以输入在屏幕上显示的文本。在这种情况下，优选的是在显示部分1002的屏幕的几乎所有区域上显示键盘或数字按钮。
当在蜂窝式电话1000内部提供包括用于检测倾斜度的传感器（例如陀螺仪或加速度传感器）的检测设备时，可以通过确定蜂窝式电话1000的方向（蜂窝式电话1000是被水平放置还是垂直放置以用于风景模式或肖像模式）来自动地切换显示部分1002的屏幕上的显示。
通过触摸显示部分1002、操作外壳1001的操作按钮1003等来切换屏幕模式。或者，可以根据在显示部分1002上显示的图像的种类来切换屏幕模式。例如，当在显示部分上显示的图像的信号是运动图像数据的信号时，将屏幕模式切换到显示模式。当该信号是文本数据的信号时，将屏幕模式切换到输入模式。
此外，在输入模式中，当在显示部分1002中的光学传感器检测到信号的一定时间段内未执行通过触摸显示部分1002进行的输入时，可以控制屏幕模式而使其从输入模式切换到显示模式。
显示部分1002可以充当图像传感器。例如，通过用手掌或手指触摸显示部分1002来获取掌纹、指纹等的图像，由此可以执行个人认证。此外，通过为显示部分提供背光或发射近红外光的感测光源，还可以获取手指静脉、手掌静脉等的图像。
图20B示出了蜂窝式电话的另一实例。图20B中的蜂窝式电话具有显示设备9410和通信设备9400。显示设备9410包括外壳9411、显示部分9412和操作按钮9413。通信设备9400包括操作按钮9402、外部输入端子9403、传声器9404、扬声器9405、以及在接收到电话时发光的发光部分9406。显示设备9410通过在箭头所表示的两个方向上移动可以与具有电话功能的通信设备9400分离或者附着。因此，可以将显示设备9410和通信设备9400沿着其短边或长边相互附着。另外，当只需要显示功能时，可以将显示设备9410与通信设备9400分离并单独使用。可以通过通信设备9400与显示设备9410之间的无线或有线通信来发送或接收图像或输入信息，通信设备9400与显示设备9410中的每个均具有可再充电电池。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例11】
在本实施例中，参照附图来描述用于制造半导体设备的方法的不同于上述实施例的实例。请注意，本实施例中的制造半导体设备的步骤的许多部分与在其它实施例中的那些部分相同。因此，在下文中将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。
首先，在衬底100之上形成导电层102并在导电层102之上选择性地形成抗蚀剂掩模104和106（参见图21A）。该步骤类似于实施例1中的步骤。
接下来，在使用上述抗蚀剂掩模104和106来刻蚀导电层102以形成栅极电极108和第一布线110之后，使抗蚀剂掩模104和106缩减以便在第一布线110之上形成抗蚀剂掩模112，并将栅极绝缘层114形成为覆盖所形成的抗蚀剂掩模112、栅极电极108和第一布线110（参见图21B）。该步骤也类似于实施例1中的步骤；因此省略细节。
接下来，在栅极绝缘层114之上依次堆叠导电层116和具有高导电性的半导体层180（参见图21C）。可以将导电层116形成为具有钼膜或钛膜的单层结构。或者，可以将导电层116形成为具有叠层结构且可以具有例如，铝膜和钛膜的叠层结构。可以采用其中依次堆叠钛膜、铝膜和钛膜的三层结构。可以采用其中依次堆叠钼膜、铝膜和钼膜的三层结构。此外，可以使用含钕的铝膜（Al-Nd膜）作为用于这些叠层结构的铝膜。又或者，导电层116可以具有含硅的铝膜的单层结构。对于导电层116的细节，可以参考实施例1中的导电层102等的细节。
对具有高导电性的半导体层180没有特别限制，只要具有高导电性的半导体层180具有比稍后形成的岛状半导体层更高的导电性即可。例如，在使用氧化物半导体材料来形成稍后形成的岛状半导体层的情况下，可以在不同的形成条件下形成由与具有高导电性的半导体层类似的氧化物半导体材料形成的膜。当然，可以使用不同于稍后形成的岛状半导体层的材料来形成具有高导电性的半导体层180。在本实施例中，描述了其中使用相同材料来形成具有高导电性的半导体层180和稍后形成的岛状半导体层的情况。
在本实施例中，可以使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶通过溅射法来形成具有高导电性的半导体层180。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW～5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
接下来，在选择性地刻蚀导电层116和具有高导电性的半导体层180以形成源极电极118、漏极电极120、第二布线122、以及具有高导电性的半导体层182、184和186之后，将岛状半导体层124形成为在与栅极电极108重叠的区域中部分地与源极电极118、漏极电极120、以及具有高导电性的半导体层182和184接触（参见图21D）。
这里，在第二布线122之上提供具有高导电性的半导体层186；然而，所公开的本发明不限于此。可以将具有高导电性的半导体层形成为至少与源极电极118、漏极电极120和岛状半导体层124接触。此外，在形成岛状半导体层124之前，可以对其上要形成岛状半导体层124的表面进行表面处理。对于表面处理的具体实例，可以参考实施例1等。
在本实施例中，使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶通过溅射法来形成岛状半导体层124。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW～5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
在本实施例中，具有高导电性的半导体层180和岛状半导体层124的膜形成条件是不同的。例如，在具有高导电性的半导体层180的膜形成条件中的氧气与氩气的流速比小于岛状半导体层124的膜形成条件中的该流速比。更具体而言，在稀有气体（诸如氩气或氦气）气氛中或在包含10％或以下的氧气和90％或以上的稀有气体的气氛中形成具有高导电性的半导体层。在氧气氛或其中氧气的流速是稀有气体的1倍或以上的气氛中形成具有正常导电性的半导体层。以这种方式，可以形成具有不同导电性的两种半导体层。
在本实施例中，描述了使用氧化物半导体材料来形成岛状半导体层124的情况；然而，所公开的本发明不限于此。可以使用诸如硅、锗、硅锗、碳化硅、砷化镓或磷化铟的半导体材料来形成岛状半导体层124。
另外，对于其它细节，可以参考实施例1等。
通过以上步骤，可以形成其中使用岛状半导体层124作为沟道形成区的晶体管190。此外，在第二布线122与第一布线110重叠的区域（第一布线110与第二布线122相互交叉的区域）中，可以形成第一布线110、抗蚀剂掩模112、栅极绝缘层114、第二布线122、以及具有高导电性的半导体层186的叠层结构。因此，可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
然后，形成各种电极和布线，由此完成提供有晶体管190的半导体设备。
如在本实施例中所述，在第一布线与第二布线之间提供使用多色调掩模形成的抗蚀剂掩模的一部分，由此可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
此外，如在本实施例中所述，将具有高导电性的半导体层提供为与源极电极（或栅极电极）和岛状半导体层接触，由此可以改善晶体管的电学特性和可靠性。因此，可以提供优秀的半导体设备。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例12】
在本实施例中，参照附图来描述用于制造半导体设备的方法的不同于上述实施例的实例。请注意，本实施例中的制造半导体设备的步骤的许多部分与在其它实施例中的那些部分相同。因此，在下文中将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。
首先，在衬底100之上形成导电层102并在导电层102之上选择性地形成抗蚀剂掩模104和106（参见图22A）。该步骤类似于实施例1中的步骤。
接下来，在使用上述抗蚀剂掩模104和106来刻蚀导电层102以形成栅极电极108和第一布线110之后，使抗蚀剂掩模104和106缩减以便在第一布线110之上形成抗蚀剂掩模112，并将栅极绝缘层114形成为覆盖所形成的抗蚀剂掩模112、栅极电极108和第一布线110（参见图22B）。该步骤也类似于实施例1中的步骤；因此，省略细节。
接下来，在栅极绝缘层114之上依次堆叠具有高导电性的半导体层181和导电层116（参见图22C）。
对具有高导电性的半导体层181没有特别限制，只要具有高导电性的半导体层181具有比稍后形成的岛状半导体层更高的导电性即可。例如，在使用氧化物半导体材料来形成稍后形成的岛状半导体层的情况下，可以在不同的形成条件下形成由与具有高导电性的半导体层类似的氧化物半导体材料形成的膜。当然，可以使用不同于稍后形成的岛状半导体层的材料来形成具有高导电性的半导体层181。在本实施例中，描述了其中使用相同材料来形成具有高导电性的半导体层181和稍后形成的岛状半导体层的情况。
在本实施例中，可以使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶通过溅射法来形成具有高导电性的半导体层181。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW～5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
可以将导电层116形成为具有钼膜或钛膜的单层结构。或者，可以将导电层116形成为具有叠层结构且可以具有例如，铝膜和钛膜的叠层结构。可以采用其中依次堆叠钛膜、铝膜和钛膜的三层结构。可以采用其中依次堆叠钼膜、铝膜和钼膜的三层结构。此外，可以使用含钕的铝膜（Al-Nd膜）作为用于这些叠层结构的铝膜。又或者，导电层116可以具有包含硅的铝膜的单层结构。对于导电层116的细节，可以参考实施例1中的导电层102等的细节。
接下来，在选择性地刻蚀导电层116和具有高导电性的半导体层181以形成源极电极118、漏极电极120、第二布线122、以及具有高导电性的半导体层183、185和187之后，将岛状半导体层124形成为在与栅极电极108重叠的区域中部分地与源极电极118、漏极电极120、以及具有高导电性的半导体层183和185接触（参见图22D）。
请注意，可以将具有高导电性的半导体层形成为至少与源极电极118、漏极电极120和岛状半导体层124接触。此外，在形成岛状半导体层124之前，可以对其上要形成岛状半导体层124的表面进行表面处理。对于表面处理的具体实例，可以参考实施例1等。
在本实施例中，例如使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶通过溅射法来形成岛状半导体层124。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW～5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
在本实施例中，具有高导电性的半导体层181和岛状半导体层124的膜形成条件是不同的。例如，具有高导电性的半导体层181的膜形成条件中的氧气与氩气的流速比小于岛状半导体层124的膜形成条件中的该流速比。更具体而言，在稀有气体（诸如氩气或氦气）气氛中或在包含10％或以下的氧气和90％或以上的稀有气体的气氛中形成具有高导电性的半导体层。在氧气氛中或其中氧气的流速是稀有气体的1倍或以上的气氛中形成具有正常导电性的半导体层。以这种方式，可以形成具有不同导电性的两种半导体层。
在本实施例中，描述了使用氧化物半导体材料来形成岛状半导体层124的情况；然而，所公开的本发明不限于此。可以使用诸如硅、锗、硅锗、碳化硅、砷化镓或磷化铟的半导体材料来形成岛状半导体层124。
另外，对于其它细节，可以参考实施例1等。
通过以上步骤，可以形成其中使用岛状半导体层124作为沟道形成区的晶体管192。此外，在第二布线122与第一布线110重叠的区域（第一布线110与第二布线122相互交叉的区域）中，可以形成第一布线110、抗蚀剂掩模112、栅极绝缘层114、具有高导电性的半导体层187和第二布线122的叠层结构。因此，可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
然后，形成各种电极和布线，由此完成提供有晶体管192的半导体设备。
如在本实施例中所述，在第一布线与第二布线之间提供使用多色调掩模形成的抗蚀剂掩模的一部分，由此可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
此外，如在本实施例中所述，将具有高导电性的半导体层提供为与源极电极（或栅极电极）和岛状半导体层接触，由此可以改善晶体管的电学特性和可靠性。因此，可以提供优秀的半导体设备。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实施例13】
在本实施例中，参照附图来描述用于制造半导体设备的方法的不同于上述实施例的实例。请注意，本实施例中的制造半导体设备的步骤的许多部分与在其它实施例中的那些部分相同。因此，在下文中将省略对与上述实施例相同的部分的描述并将详细描述与上述实施例不同的部分。
首先，在衬底100之上形成导电层102并在导电层102之上选择性地形成抗蚀剂掩模104和106（参见图23A）。该步骤类似于实施例1中的步骤。
接下来，在使用上述抗蚀剂掩模104和106来刻蚀导电层102以形成栅极电极108和第一布线110之后，使抗蚀剂掩模104和106缩减以便在第一布线110之上形成抗蚀剂掩模112，并将栅极绝缘层114形成为覆盖所形成的抗蚀剂掩模112、栅极电极108和第一布线110（参见图23B）。该步骤也类似于实施例1中的步骤；因此，省略细节。
接下来，在栅极绝缘层114之上依次堆叠具有高导电性的半导体层181、导电层116和具有高导电性的半导体层180（参见图23C）。
对具有高导电性的半导体层180和181没有特别限制，只要具有高导电性的半导体层180和181具有比稍后形成的岛状半导体层更高的导电性即可。例如，在使用氧化物半导体材料来形成稍后形成的岛状半导体层的情况下，可以在不同的形成条件下形成由与具有高导电性的半导体层类似的氧化物半导体材料形成的膜。当然，可以使用不同于稍后形成的岛状半导体层的材料来形成具有高导电性的半导体层180和181。此外，可以使用彼此不同的材料来形成具有高导电性的半导体层180和181。在本实施例中，描述了使用相同材料来形成具有高导电性的半导体层180和181以及稍后形成的岛状半导体层的情况。
在本实施例中，使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶通过溅射法来形成具有高导电性的半导体层180和181。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW～5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
可以将导电层116形成为具有钼膜或钛膜的单层结构。或者，可以将导电层116形成为具有叠层结构且可以具有例如，铝膜和钛膜的叠层结构。可以采用其中依次堆叠钛膜、铝膜和钛膜的三层结构。可以采用其中依次堆叠钼膜、铝膜和钼膜的三层结构。此外，可以使用含钕的铝膜（Al-Nd膜）作为用于这些叠层结构的铝膜。又或者，导电层116可以具有含硅的铝膜的单层结构。对于导电层116的细节，可以参考实施例1中的导电层102等的细节。
接下来，在选择性地刻蚀导电层116以及具有高导电性的半导体层180和181从而形成源极电极118、漏极电极120、第二布线122、以及具有高导电性的半导体层182、183、184、185、186和187之后，将岛状半导体层124形成为在与栅极电极108重叠的区域中部分地与源极电极118、漏极电极120、以及具有高导电性的半导体层182、183、184和185接触（参见图23D）。
可以将具有高导电性的半导体层形成为至少与源极电极118、漏极电极120和岛状半导体层124接触。此外，在形成岛状半导体层124之前，可以对其上要形成岛状半导体层124的表面进行表面处理。对于表面处理的具体实例，可以参考实施例1等。
在本实施例中，使用包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1）的氧化物半导体靶通过溅射法来形成岛状半导体层124。例如，可以在以下条件下执行溅射；衬底100与靶之间的距离是30mm～500mm；压强是0.1Pa～2.0Pa；直流（DC）电源是0.25kW至5.0kW；温度是20℃～100℃；气氛是诸如氩气的稀有气体气氛、氧化气氛、或诸如氩气的稀有气体与氧化物的混合气氛。
在本实施例中，具有高导电性的半导体层180和181以及岛状半导体层124的膜形成条件是不同的。例如，具有高导电性的半导体层180和181的膜形成条件中的氧气与氩气的流速比小于岛状半导体层124的膜形成条件中的该流速比。更具体而言，在稀有气体（诸如氩气或氦气）气氛中或在包含10％或以下的氧气和90％或以上的稀有气体的气氛中形成具有高导电性的半导体层。在氧气氛中或其中氧气的流速是稀有气体的1倍或以上的气氛中形成具有正常导电性的半导体层。以这种方式，可以形成具有不同导电性的两种半导体层。
在本实施例中，描述了使用氧化物半导体材料来形成岛状半导体层124的情况；然而，所公开的本发明不限于此。可以使用诸如硅、锗、硅锗、碳化硅、砷化镓或磷化铟的半导体材料来形成岛状半导体层124。
另外，对于其它细节，可以参考实施例1等。
通过以上步骤，可以形成其中使用岛状半导体层124作为沟道形成区的晶体管194。此外，在第二布线122与第一布线110重叠的区域（第一布线110与第二布线122相互交叉的区域）中，可以形成第一布线110、抗蚀剂掩模112、栅极绝缘层114、具有高导电性的半导体层187、第二布线122、以及具有高导电性的半导体层186的叠层结构。因此，可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
然后，形成各种电极和布线，由此完成提供有晶体管194的半导体设备。
如在本实施例中所述，在第一布线与第二布线之间提供使用多色调掩模形成的抗蚀剂掩模的一部分，由此可以在抑制制造步骤数量增加的同时减小寄生电容的电容值。
此外，如在本实施例中所述，将具有高导电性的半导体层提供为与源极电极（或栅极电极）和岛状半导体层接触，由此可以改善晶体管的电学特性和可靠性。因此，可以提供优秀的半导体设备。
请注意，适当时可以与任何其它实施例或实例结合地实现本实施例。
【实例1】
在本实例中，为了确认所公开的本发明的效果，检验了晶体管的电流-电压特性和迁移率特性。在下文中参照附图进行描述。
使用根据实施例12的晶体管（在下文中为晶体管B）来执行本实例的检验（参见图24B）。为了进行比较，对其中未提供位于源极电极（或漏极电极）下面的具有高导电性的半导体层的晶体管（在下文中为晶体管A）进行类似的检验（参见图24A）。
用于制造晶体管的方法遵循实施例12的那些方法。这里，晶体管A与B之间的制造步骤方面的唯一差别在于是否存在形成位于源极电极（或漏极电极）下面的具有高导电性的半导体层的步骤。请注意，将钛用于源极电极（或漏极电极）并将包含铟、镓和锌的氧化物半导体材料用于具有高导电性的半导体层和岛状半导体层。另外，在形成岛状半导体层之前，执行反溅射作为表面处理。晶体管的沟道长度是20μm且其沟道宽度是20nm。具有高导电性的半导体层的厚度是5nm。
图25A示出了晶体管A的电流-电压特性和迁移率特性，而图25B示出了晶体管B的电流-电压特性和迁移率特性。横轴表示栅极电压（Vg）而纵轴表示电流值（Id）或场效应迁移率（μFE）。这里，源漏电压是10V。在图25A中，在电流-电压特性曲线中存在较大的变化。另一方面，在图25B中，在电流-电压特性曲线中存在极其小的变化。
上述现象的细节不清楚；然而，可以认为由于具有高导电性的半导体层等而引起的岛状半导体层与源极电极（或漏极电极）之间的电连接的改善是其原因。
以这种方式，在源极电极（或漏极电极）与岛状半导体层之间提供具有高导电性的半导体层，由此可以提供具有优秀电学特性的半导体设备。适当时可以与任何其它实施例相结合地实现本实例。
本申请基于2008年12月25日向日本专利局提交的日本专利申请No.2008-330258，通过参考将其全部内容并入于此。

Claims (27)

1.一种显示设备，包括：
绝缘层，在扫描线和信号线之间并且在所述扫描线与所述信号线的交叉部分中，其中所述绝缘层不是晶体管的栅极绝缘层，
其中所述绝缘层与所述交叉部分中的所述扫描线的顶表面相接触，
其中所述绝缘层的宽度比所述扫描线的宽度窄，
其中所述绝缘层的厚度大于所述栅极绝缘层，
其中所述扫描线由与所述晶体管的栅极电极相同材料的层形成，以及
其中所述信号线由与所述晶体管的源极电极或漏极电极相同材料的层形成。
2.根据权利要求1所述的显示设备，其中所述绝缘层是抗蚀剂掩模。
3.根据权利要求1所述的显示设备，
其中所述晶体管包括与所述栅极电极重叠的半导体层，以及
其中所述半导体层包括氧化物半导体材料。
4.一种显示设备，包括：
绝缘层，在扫描线和信号线之间并且在所述扫描线与所述信号线的交叉部分中，其中所述绝缘层不是晶体管的栅极绝缘层，
其中所述绝缘层与所述交叉部分中的所述扫描线的顶表面和侧表面相接触，
其中所述绝缘层的厚度大于所述栅极绝缘层，
其中所述扫描线由与所述晶体管的栅极电极相同材料的层形成，以及
其中所述信号线由与所述晶体管的源极电极或漏极电极相同材料的层形成。
5.根据权利要求4所述的显示设备，其中所述绝缘层包括有机材料。
6.根据权利要求4所述的显示设备，
其中所述晶体管包括与所述栅极电极重叠的半导体层，以及
其中所述半导体层包括氧化物半导体材料。
7.一种显示设备，包括：
绝缘层，在扫描线和信号线之间并且在所述扫描线与所述信号线的交叉部分中，其中所述绝缘层不是晶体管的栅极绝缘层，
其中所述绝缘层与所述交叉部分中的所述扫描线的顶表面相接触，
其中所述绝缘层包括选自由以下组成的组中的一种：硅氧化物、硅氧氮化物、硅氮化物、硅氮氧化物、氧化铝以及氧化钽，
其中所述扫描线由与所述晶体管的栅极电极相同材料的层形成，
其中所述信号线由与所述晶体管的源极电极或漏极电极相同材料的层形成，
其中所述栅极绝缘层通过溅射方法形成，
其中所述晶体管包括与所述栅极电极重叠的半导体层，以及
其中所述半导体层包括氧化物半导体材料。
8.根据权利要求1、4以及7中的任一项所述的显示设备，其中所述显示设备被并入到选自由以下组成的组中的一个：电子书阅读器、电视机、数字相框、娱乐机器和移动电话。
9.一种显示设备，包括：
包括栅极电极的第一布线；
在所述第一布线之上的抗蚀剂掩模；
在所述栅极电极之上的半导体层；
包括源极电极的第二布线；以及
像素电极，
其中所述源极电极与所述半导体层电连接，
其中所述像素电极与所述半导体层电连接，以及
其中所述抗蚀剂掩模被设置在所述第一布线与所述第二布线之间并且在所述第一布线与所述第二布线的交叉部分中。
10.一种显示设备，包括：
包括栅极电极的第一布线；
在所述第一布线之上的抗蚀剂掩模；
在所述第一布线和所述抗蚀剂掩模之上的栅极绝缘层；
在所述栅极绝缘层之上的半导体层；
包括源极电极的第二布线；以及
像素电极，
其中所述源极电极与所述半导体层电连接，
其中所述像素电极与所述半导体层电连接，以及
其中所述抗蚀剂掩模与所述栅极绝缘层被设置在所述第一布线与所述第二布线之间并且在所述第一布线与所述第二布线的交叉部分中。
11.一种显示设备，包括：
包括栅极电极的第一布线；
在所述第一布线之上的抗蚀剂掩模；
在所述第一布线和所述抗蚀剂掩模之上的栅极绝缘层；
在所述栅极绝缘层之上的半导体层；
包括源极电极的第二布线；
在所述第二布线之上的透明导电层；以及
像素电极，
其中所述源极电极与所述半导体层电连接，
其中所述像素电极与所述半导体层电连接，以及
其中所述抗蚀剂掩模与所述栅极绝缘层被设置在所述第一布线与所述第二布线之间并且在所述第一布线与所述第二布线的交叉部分中。
12.根据权利要求11所述的显示设备，其中所述像素电极由与所述透明导电层相同的材料构成。
13.根据权利要求9、10以及11中的任一项所述的显示设备，其中所述半导体层包括氧化物半导体材料。
14.根据权利要求9、10以及11中的任一项所述的显示设备，其中所述第一布线比所述第二布线宽。
15.根据权利要求9、10以及11中的任一项所述的显示设备，其中所述显示设备被并入到选自由下列组成的组中的一个：电子书阅读器、电视机、数字相框、娱乐游戏机和移动电话。
16.一种用于制造半导体设备的方法，包括如下步骤：
在衬底之上形成第一导电层；
在所述第一导电层之上选择性地形成具有多个厚度的抗蚀剂掩模；
通过使用所述抗蚀剂掩模刻蚀所述第一导电层以形成栅极电极和第一布线；
去除所述抗蚀剂掩模的一部分以露出所述栅极电极的顶表面；
形成栅极绝缘层以覆盖所述栅极电极、所述第一布线以及所述抗蚀剂掩模；
在所述栅极绝缘层之上形成第二导电层；
选择性地刻蚀所述第二导电层以形成源极电极和漏极电极，并形成与所述第一布线重叠的第二布线；以及
形成半导体层，所述半导体层在与所述栅极电极重叠的区域中与所述源极电极和漏极电极接触，
其中所述抗蚀剂掩模保留在其中所述第一布线与所述第二布线重叠的区域中。
17.根据权利要求16所述的用于制造半导体设备的方法，其中所述半导体层是氧化物半导体层。
18.一种用于制造半导体设备的方法，包括如下步骤：
在第一布线与栅极电极之上形成绝缘层；
刻蚀所述绝缘层以露出所述栅极电极的顶表面；
通过溅射方法在所述栅极电极、所述第一布线以及所述绝缘层之上形成栅极绝缘层；
在所述栅极绝缘层之上形成第二导电层；
选择性地刻蚀所述第二导电层以形成源极电极和漏极电极，并形成与所述第一布线重叠的第二布线；以及
形成半导体层，所述半导体层在与所述栅极电极重叠的区域中与所述源极电极和漏极电极接触，
其中所述半导体层是氧化物半导体层。
19.根据权利要求18所述的用于制造半导体设备的方法，所述绝缘层包括选自由以下组成的组中的一种：硅氧化物、硅氧氮化物、硅氮化物、硅氮氧化物、氧化铝以及氧化钽。
20.根据权利要求16或18所述的用于制造半导体设备的方法，其中所述半导体设备选自由下列组成的组中的一个：海报、广告、电子书、电视机、数字相框、游戏机和电话。
21.一种显示设备，包括：
在衬底之上的包括栅极电极的第一布线；
在所述栅极电极之上的栅极绝缘层；
在所述栅极绝缘层之上的氧化物半导体层；
包括与所述氧化物半导体层电连接的漏极电极和源极电极中的一个的第二布线；
在所述氧化物半导体层之上的绝缘层；
在所述绝缘层之上的有机绝缘层；
在所述有机绝缘层之上的像素电极层，其中所述像素电极层通过在所述绝缘层和所述有机绝缘层中开设的接触孔而与所述源极电极和所述漏极电极中的另一个电接触；以及
透明导电层，
其中所述第一布线和所述第二布线包括互相重叠的部分，以及
其中所述透明导电层与所述部分重叠。
22.一种显示设备，包括：
在衬底之上的包括栅极电极的第一布线；
在所述栅极电极之上的栅极绝缘层；
在所述栅极绝缘层之上的氧化物半导体层；
包括与所述氧化物半导体层电连接的漏极电极和源极电极中的一个的第二布线；
在所述氧化物半导体层之上的绝缘层；
在所述绝缘层之上的有机绝缘层；
在所述有机绝缘层之上的像素电极层，其中所述像素电极层通过在所述绝缘层和所述有机绝缘层中开设的接触孔而与所述源极电极和所述漏极电极中的另一个电接触；
在所述像素电极层之上的液晶层；以及
透明导电层，
其中所述第一布线和所述第二布线包括互相重叠的部分，以及
其中所述透明导电层与所述部分重叠。
23.一种显示设备，包括：
在衬底之上的包括栅极电极的第一布线；
在所述栅极电极之上的栅极绝缘层；
在所述栅极绝缘层之上的氧化物半导体层；
包括与所述氧化物半导体层电连接的漏极电极和源极电极中的一个的第二布线；
在所述氧化物半导体层之上的绝缘层；
在所述绝缘层之上的有机绝缘层；
在所述有机绝缘层之上的像素电极层，其中所述像素电极层通过在所述绝缘层和所述有机绝缘层中开设的接触孔而与所述源极电极和所述漏极电极中的另一个电接触；
在所述像素电极层之上的发光层；以及
透明导电层，
其中所述第一布线和所述第二布线包括互相重叠的部分，以及
其中所述透明导电层与所述部分重叠。
24.根据权利要求21-23中的任一项所述的显示设备，其中所述氧化物半导体层包括铟、镓和锌。
25.根据权利要求21-23中的任一项所述的显示设备，其中所述氧化物半导体层被形成在所述源极电极和所述漏极电极之上。
26.根据权利要求21-23中的任一项所述的显示设备，还包括在所述第一布线之上的抗蚀剂掩模。
27.根据权利要求21-23中的任一项所述的显示设备，其中所述显示设备被并入到选自由下列组成的组中的一个中：海报、广告、电子书阅读器、电视机、数字相框、便携式娱乐机器、投币机器和移动电话。
CN201410120966.9A 2008-12-25 2009-12-25 半导体设备及其制造方法 Active CN103872062B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-330258 2008-12-25
JP2008330258 2008-12-25
CN200910262651.7A CN101764091B (zh) 2008-12-25 2009-12-25 半导体设备及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910262651.7A Division CN101764091B (zh) 2008-12-25 2009-12-25 半导体设备及其制造方法

Publications (2)

Publication Number Publication Date
CN103872062A CN103872062A (zh) 2014-06-18
CN103872062B true CN103872062B (zh) 2017-01-11

Family

ID=42285442

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910262651.7A Active CN101764091B (zh) 2008-12-25 2009-12-25 半导体设备及其制造方法
CN201410120966.9A Active CN103872062B (zh) 2008-12-25 2009-12-25 半导体设备及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910262651.7A Active CN101764091B (zh) 2008-12-25 2009-12-25 半导体设备及其制造方法

Country Status (5)

Country Link
US (8) US8114720B2 (zh)
JP (9) JP5503275B2 (zh)
KR (8) KR20100075744A (zh)
CN (2) CN101764091B (zh)
TW (6) TWI665791B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8105887B2 (en) * 2009-07-09 2012-01-31 International Business Machines Corporation Inducing stress in CMOS device
WO2011033915A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5466933B2 (ja) * 2009-12-03 2014-04-09 株式会社ジャパンディスプレイ 薄膜トランジスタおよびその製造方法
KR102023126B1 (ko) * 2010-07-05 2019-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
KR101208255B1 (ko) * 2010-09-17 2012-12-04 삼성전기주식회사 전자종이 표시장치
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5959296B2 (ja) * 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN103558719A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN103730475B (zh) 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104155818A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及显示面板
US10418581B2 (en) 2015-03-25 2019-09-17 Pioneer Corporation Light emitting device
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
KR102381647B1 (ko) * 2015-10-29 2022-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10747081B2 (en) 2016-03-18 2020-08-18 Mitsubishi Electric Corporation Thin-film transistor, thin-film transistor substrate, and liquid crystal display device
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN108962879A (zh) * 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
KR102446344B1 (ko) 2017-11-16 2022-09-22 삼성디스플레이 주식회사 표시 장치 및 배선의 제조 방법
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
US11398542B2 (en) * 2018-03-26 2022-07-26 Sharp Kabushiki Kaisha Method for manufacturing display device and display device including ESD countermeasure
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
KR102019935B1 (ko) * 2018-12-21 2019-11-04 엘지디스플레이 주식회사 박막트랜지스터를 구비한 엑스레이 검출기
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
TW200527091A (en) * 2004-02-13 2005-08-16 Chi Mei Optoelectronics Corp An array substrate applied in large-scale and high-quality display device and manufacturing method thereof

Family Cites Families (207)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224251A (ja) 1983-06-02 1984-12-17 Yuji Nakajima 研摩装置
JPS6068432U (ja) 1983-10-15 1985-05-15 オーバル機器工業株式会社 ガス流量計用圧力補正装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0829805B2 (ja) 1988-01-21 1996-03-27 村田機械株式会社 自動倉庫
JPH0213928A (ja) 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH0812358B2 (ja) 1988-07-08 1996-02-07 シャープ株式会社 薄膜トランジスタアレイ
JPH03138980A (ja) 1989-10-25 1991-06-13 Hitachi Ltd 薄膜トランジスタ
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH04105210A (ja) 1990-08-27 1992-04-07 Fujitsu Ten Ltd 磁気テープ装置
JP2871101B2 (ja) 1990-12-12 1999-03-17 富士通株式会社 薄膜トランジスタマトリックス
KR960010723B1 (ko) 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP2990232B2 (ja) 1990-12-20 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07110493B2 (ja) 1992-04-28 1995-11-29 有限会社協同工業所 遠心成形コンクリート製品の内周面加工処理装置
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0618929A (ja) 1992-07-03 1994-01-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH07110493A (ja) 1993-10-13 1995-04-25 Oki Electric Ind Co Ltd アクティブマトリクス型液晶パネル
JP2901499B2 (ja) 1994-07-20 1999-06-07 日本電気株式会社 アクティブマトリクス基板
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
KR0181781B1 (ko) 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6639244B1 (en) * 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4220627B2 (ja) 1999-08-04 2009-02-04 日東電工株式会社 偏光部材及び液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW504846B (en) 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP4134253B2 (ja) 2000-08-28 2008-08-20 シャープ株式会社 アクティブマトリクス基板及びその製造方法ならびに表示装置
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110996A (ja) * 2000-09-29 2002-04-12 Sharp Corp アクティブマトリクス基板および液晶表示装置
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100848084B1 (ko) 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR20040009816A (ko) 2002-07-26 2004-01-31 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI256732B (en) 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI312319B (en) * 2003-08-28 2009-07-21 Toppan Forms Co Ltd Audio message transfer sheet and manufacturing method thereof, audio information output sheet and audio information component
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2005215434A (ja) * 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
JP2005250448A (ja) 2004-02-05 2005-09-15 Sharp Corp 電子素子、表示素子及びその製造方法
US7951710B2 (en) 2004-02-17 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100850613B1 (ko) 2004-08-24 2008-08-05 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그것을 구비한 표시 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
KR101133757B1 (ko) * 2004-11-25 2012-04-09 삼성전자주식회사 액정 표시 장치
KR101112547B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
JP2006201217A (ja) 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006215086A (ja) 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100808747B1 (ko) 2005-05-23 2008-02-29 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 장치 및 화소 결함 수정 방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007119386A (ja) 2005-10-27 2007-05-17 Nec Tokin Corp インドール誘導体三量体の精製方法、該生成された三量体を含む電極活物質及び該電極活物質の製造方法並びにそれを用いた電気化学セル
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007165860A (ja) 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070080130A (ko) 2006-02-06 2007-08-09 삼성전자주식회사 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2007294709A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR20070115370A (ko) 2006-06-02 2007-12-06 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080021863A (ko) 2006-09-05 2008-03-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4235921B2 (ja) 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
JP4348644B2 (ja) 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2007134730A (ja) * 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101636755B1 (ko) 2008-09-19 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWM485258U (zh) * 2014-04-07 2014-09-01 Hsiang Chuan Machinery Co Ltd 多邊形立體織帶

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
TW200527091A (en) * 2004-02-13 2005-08-16 Chi Mei Optoelectronics Corp An array substrate applied in large-scale and high-quality display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR102491759B1 (ko) 2023-01-27
TWI665791B (zh) 2019-07-11
JP2010170108A (ja) 2010-08-05
US10483290B2 (en) 2019-11-19
US20220037368A1 (en) 2022-02-03
JP5503275B2 (ja) 2014-05-28
US8114720B2 (en) 2012-02-14
TWI574391B (zh) 2017-03-11
TWI641119B (zh) 2018-11-11
US20200335525A1 (en) 2020-10-22
US20120119214A1 (en) 2012-05-17
KR20100075744A (ko) 2010-07-05
TW201603253A (zh) 2016-01-16
JP2022105511A (ja) 2022-07-14
KR102132155B1 (ko) 2020-07-09
JP6193925B2 (ja) 2017-09-06
JP2020174187A (ja) 2020-10-22
US8237167B2 (en) 2012-08-07
KR20200117963A (ko) 2020-10-14
CN101764091A (zh) 2010-06-30
KR20210112288A (ko) 2021-09-14
TW202024761A (zh) 2020-07-01
US20170373172A1 (en) 2017-12-28
TWI525705B (zh) 2016-03-11
US20190157307A1 (en) 2019-05-23
US20120268682A1 (en) 2012-10-25
US11158654B2 (en) 2021-10-26
TWI687749B (zh) 2020-03-11
US8878175B2 (en) 2014-11-04
JP2019021933A (ja) 2019-02-07
JP2014168061A (ja) 2014-09-11
US10720451B2 (en) 2020-07-21
JP5782539B2 (ja) 2015-09-24
JP2015222827A (ja) 2015-12-10
KR20160037876A (ko) 2016-04-06
KR102303320B1 (ko) 2021-09-23
JP6419914B2 (ja) 2018-11-07
KR101707438B1 (ko) 2017-02-16
KR101705015B1 (ko) 2017-02-09
KR20180021033A (ko) 2018-02-28
TW201041048A (en) 2010-11-16
KR101831162B1 (ko) 2018-04-04
TW201717368A (zh) 2017-05-16
JP2022058520A (ja) 2022-04-12
JP2018011064A (ja) 2018-01-18
US20100167464A1 (en) 2010-07-01
KR102165978B1 (ko) 2020-10-15
TWI709802B (zh) 2020-11-11
JP6724103B2 (ja) 2020-07-15
JP7007430B2 (ja) 2022-01-24
CN101764091B (zh) 2014-05-07
KR20190018657A (ko) 2019-02-25
US9768280B2 (en) 2017-09-19
US11996416B2 (en) 2024-05-28
KR20170018864A (ko) 2017-02-20
JP7064062B2 (ja) 2022-05-09
US20150037944A1 (en) 2015-02-05
JP2024001143A (ja) 2024-01-09
CN103872062A (zh) 2014-06-18
TW201843820A (zh) 2018-12-16
KR20140144160A (ko) 2014-12-18
TW201928483A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN103872062B (zh) 半导体设备及其制造方法
KR102068632B1 (ko) 반도체 장치의 제작 방법
CN102257621B (zh) 晶体管的制造方法
CN101719493B (zh) 显示装置
CN101740631B (zh) 半导体装置及该半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant