KR100858088B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100858088B1 KR100858088B1 KR1020070020528A KR20070020528A KR100858088B1 KR 100858088 B1 KR100858088 B1 KR 100858088B1 KR 1020070020528 A KR1020070020528 A KR 1020070020528A KR 20070020528 A KR20070020528 A KR 20070020528A KR 100858088 B1 KR100858088 B1 KR 100858088B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- metal oxide
- drain
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 106
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 106
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 238000000137 annealing Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052719 titanium Inorganic materials 0.000 claims description 22
- 229910052697 platinum Inorganic materials 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 229910052723 transition metal Inorganic materials 0.000 claims description 10
- 150000003624 transition metals Chemical class 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 326
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 30
- 239000010936 titanium Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 게이트, 채널층, 소오스 및 드레인을 포함하는 박막 트랜지스터에 있어서, 상기 소오스 및 드레인은 금속으로 이루어지고 상기 채널층과 상기 소오스 및 드레인 사이에 금속 산화물층이 구비되어 있고, 상기 소오스 및 드레인과 상기 채널층은 상기 금속 산화물층에 접촉된 것을 특징으로 하는 박막 트랜지스터를 제공한다. 상기 금속 산화물층은 층내에 금속 함량 기울기를 가질 수 있다.
Description
도 1은 본 발명의 실시예에 의한 박막 트랜지스터의 평면도이다.
도 2는 도 1을 2-2'방향으로 절개한 단면도이다.
도 3 내지 도 8은 본 발명의 제1 내지 제3 TFT의 전기적 특성을 나타낸 그래프들이다.
도 9는 본 발명의 제1 TFT에 대한 드레인 전류(Id)-드레인 전압(Vd) 특성을 나타낸 그래프이다.
도 10은 본 발명자의 실험에 사용한 TFT의 게이트 전압-소오스 및 드레인 전류 특성을 나타낸 그래프이다.
도 11은 본 발명자의 실험에 사용한 TFT의 드레인 전류-드레인 전압 특성을 나타낸 그래프이다.
도 12 내지 도 15는 본 발명의 제1 실시예에 의한 TFT 제조 방법을 단계별로 나타낸 단면도들이다.
도 16은 본 발명의 제1 실시예에 의한 TFT 제조 방법에서 금속 산화물층(70)의 두께에 따른 소오스-드레인 전류(Ids)를 나타낸 그래프이다.
도 17 내지 도 19는 본 발명의 제2 실시예에 의한 TFT 제조 방법을 단계별로 나타낸 단면도들이다.
도 20 및 도 21은 본 발명의 제2 실시예에 의한 TFT 제조 방법에서 어닐 온도에 따른 본 발명의 TFT의 전기적 특성을 나타낸 그래프들이다.
도 22 및 도 23은 실리콘 산화물층, 채널층 및 금속층을 순차적으로 적층한 다음, 그 결과물을 어닐하지 않았을 때와 350℃에서 어닐하였을 때의 상기 결과물 사진들이다.
도 24 및 도 25는 각각 도 22 및 도 23의 1-1'방향으로 물질 성분 분포를 나타낸 그래프들이다.
도 26은 본 발명이 적용될 수 있는 탑 게이트 TFT의 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
40:기판 42:절연층
44:게이트 46:게이트 절연층
48, 94:채널층 50:소오스
52:드레인 50P:소오스의 돌출부
52P:드레인의 돌출부 54, 56:제1 및 제2 금속 산화물층
70,80:금속 산화물층 72, 96:금속층
90:실리콘 산화물층 L:채널길이
P1:감광막 패턴 W:소오스 및 드레인의 돌출부의 폭
1. 발명의 분야
본 발명은 스위칭 소자 및 그 제조 방법에 관한 것으로써, 보다 자세하게는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
2. 관련기술의 설명
박막 트랜지스터(Thin film transistor)는 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치에서 스위칭 소자로 사용된다. 박막 트랜지스터의 이동도(mobility) 또는 누설전류 등은 전하 운반자(캐리어)가 이동하는 경로인 채널층의 재질 및 상태에 크게 좌우된다.
현재 상용화되어 있는 액정표시장치의 경우, 박막 트랜지스터의 채널층은 대부분 비정질 실리콘층이다. 박막 트랜지스터의 채널층이 비정질 실리콘층일 때, 전하 이동도는 0.5㎠/Vs 내외로 매우 낮기 때문에, 액정표시장치의 동작속도를 증가시키기 어렵다.
이에, 비정질 실리콘층 보다 전하 이동도가 높은 ZnO 계열의 물질층, 예컨대 Ga-In-Zn-O층을 박막 트랜지스터의 채널층으로 사용하기 위한 연구가 진행되고 있다. Ga-In-Zn-O층의 이동도는 비정질 실리콘층의 이동도의 수십 배 이상이기 때문에, Ga-In-Zn-O층을 채널층으로 사용한 박막 트랜지스터는 차세대 표시장치의 구동 소자로서 기대를 모으고 있다.
본 발명이 이루고자하는 기술적 과제는 소스 및 드레인의 콘택 개선에 의해 특성이 향상된 박막 트랜지스터를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 박막 트랜지스터의 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 게이트, 채널층, 소오스 및 드레인을 포함하는 박막 트랜지스터에 있어서, 상기 소오스 및 드레인은 금속으로 이루어지고, 상기 채널층과 상기 소오스 및 드레인 사이에 금속 산화물층이 구비된 것을 특징으로 하는 박막 트랜지스터를 제공한다.
상기 금속 산화물층은 층내에 금속 함량 기울기를 가질 수 있다. 이때, 상기 금속 산화물층의 금속 함량은 상기 금속 산화물층의 내면에서 외면으로 갈수록 높거나 낮을 수 있다.
상기 금속 산화물층은 스토이카이어메트릭(stoichiometric)층 또는 비 스토이카이어메트릭(non-stoichiometric)층일 수 있다.
상기 소오스 및 드레인은 복층의 금속층일 수 있다.
상기 채널층은 산화물 반도체층일 수 있다.
상기 금속 산화물층에 함유된 금속은 상기 소오스 및 드레인을 이루는 금속과 동일할 수 있다.
상기 게이트는 상기 채널층 위 또는 아래에 구비될 수 있다.
상기 소오스 및 드레인은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg로 이루어진 군에서 선택된 1종 이상의 물질로 이 루어질 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 게이트를 형성하는 단계, 상기 기판 상에 상기 게이트를 덮는 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 채널층을 형성하는 단계 및 상기 채널층 및 상기 게이트 절연층 상에 금속 산화물층 및 금속층을 순차적으로 적층하여 소오스 및 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 금속 산화물층 및 금속층을 형성한 다음, 그 결과물을 어닐할 수 있다.
상기 어닐은 질소 분위기에서 퍼니스(furnace), RTA 또는 레이저를 이용하여 200℃~450℃에서 실시할 수 있다.
본 발명의 실시예에 의하면, 상기 채널층을 먼저 상기 기판 상에 형성하고, 상기 금속 산화물층과 상기 금속층을 순차적으로 상기 채널층과 상기 기판 상에 적층하여 상기 소오스 및 드레인을 형성하며, 상기 게이트와 상기 게이트 절연층은 상기 소오스 및 드레인을 형성한 다음에 형성하되, 상기 게이트 절연층은 상기 채널층, 상기 금속 산화물층 및 상기 금속층을 덮도록 형성하고, 상기 게이트 절연층 상에 상기 게이트를 형성할 수 있다.
본 발명은 또한 상기 다른 기술적 과제를 달성하기 위하여, 기판 상에 게이트를 형성하는 단계, 상기 기판 상에 상기 게이트를 덮는 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 채널층을 형성하는 단계, 상기 채널층 및 상기 게이트 절연층 상에 금속층을 적층하는 단계 및 상기 금속층과 상기 채널층 사이에 금속 산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 금속 산화물층은 상기 금속층이 형성된 결과물을 어닐하여 형성할 수 있다.
상기 어닐은 퍼니스, RTA 또는 레이저를 이용하여 실시할 수 있다.
상기 어닐은 질소 및 산소를 포함하는 분위기와 200℃~450℃에서 실시할 수 있다.
상기 어닐은 산소 분위기와 200℃~450℃에서 실시할 수 있다.
본 발명의 다른 실시예에 의하면, 상기 채널층을 상기 기판 상에 먼저 형성하고, 상기 금속층은 상기 채널층과 상기 기판 상에 형성하고, 상기 게이트 절연층은 상기 금속층 및 상기 채널층을 덮도록 형성하며, 상기 게이트 절연층 상에 상기 게이트를 형성한 다음, 상기 금속 산화물층을 형성할 수 있다. 또는 상기 채널층을 상기 기판 상에 먼저 형성하고, 다음으로 상기 금속층은 상기 채널층과 상기 기판 상에 형성하고, 다음으로 상기 금속 산화물층을 형성하고, 다음으로 상기 게이트 절연층은 상기 금속층, 상기 금속 산화물층 및 상기 채널층을 덮도록 형성하며, 다음으로 상기 게이트 절연층 상에 상기 게이트를 형성할 수 있다.
상기 본 발명의 박막 트랜지스터와 그 제조 방법에서 상기 금속 산화물층은 ZnO 보다 산화성이 높은 전이금속이고, 이러한 전이금속은 Ti, Mo, Cr 또는 W일 수 있다. 그리고 상기 채널층은 산화물 반도체층일 수 있고, 상기 산화물 반도체층은 a(In2O3)ㅇb(Ga2O3)ㅇc(ZnO)층(a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시 키는 실수)일 수 있다.
또한, 상기 제조 방법들에서 상기 금속층은 복층일 수 있다. 그리고 상기 금속층은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg로 이루어진 군에서 선택된 1종 이상의 물질로 이루어진 것일 수 있다.
이러한 본 발명을 이용하면, 종래의 TFT에 비해 누설전류 및 저항이 낮고, 공정이 단순하며 단가가 낮은 경제적인 TFT를 제공할 수 있다.
이하, 본 발명의 실시예에 의한 TFT 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 TFT(이하, 본 발명의 TFT)에 대해 설명한다.
도 1은 본 발명의 TFT의 평면도이다. 도 1에서 참조번호 42는 기판을 덮는 절연막을 나타낸다. 절연막(42)은 100nm 두께의 실리콘 산화막일 수 있다. 그리고 참조번호 44, 50 및 52는 각각 게이트, 소오스 및 드레인을 나타낸다. 소오스 및 드레인(50, 52)은 서로 바뀔 수 있다. 소오스 및 드레인(50, 52) 각각의 일부는 서로를 향해 돌출되어 있다. 소정의 폭(W)을 갖는 소오스(50)의 돌출부(50P)와 같은 폭을 갖는 드레인(52)의 돌출부(52P) 사이는 주어진 길이(L)를 갖는 채널영역이다. 소오스 및 드레인(50, 52)은 금속층일 수 있다. 예들 들면, 소오스 및 드레인(50, 52)은 Ti, Mo, Cr, W, Pt, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg으로 이루어진 군에서 선택된 1종 이상의 물질로 이루어진 금속층일 수 있다. 곧, 소오스 및 드레인(50, 52)은 순수 금속층 또는 합금층일 수 있다.
이외에도 소오스 및 드레인(50, 52)은 전기전도가 가능한 금속층이면 모두 사용될 수 있다. 소오스 및 드레인(50, 52)은 상기 금속층으로 된 단층인 경우외에 두 금속층이 순차적으로 적층되어 구성된 복층의 금속층일 수도 있다. 예를 들면, 소오스 및 드레인(50, 52)은 상기 예를 든 금속층들 중에서 선택된 두 금속층, 예컨대 티타늄층과 백금층이 순차적으로 적층되어 구성된 것일 수 있다. 게이트(44)는 몰리브덴으로 형성된 것일 수 있으나, 다른 전도성 물질로 형성된 것일 수도 있다.
도 1을 2-2' 방향으로 절개한 단면을 보여주는 도 2를 참조하면, 기판(40) 상에 절연막(42)이 존재한다. 기판(40)은 반도체 기판일 수 있는데, 예를 들면 실리콘 기판일 수 있다. 절연막(42)의 주어진 영역 상에 게이트(44)가 존재한다. 절연막(42) 상에 게이트(44)를 덮는 게이트 절연막(46)이 존재한다. 게이트 절연막(46)은 실리콘 산화막일 수 있다. 게이트 절연막(46) 상에 채널층(48)이 존재한다. 채널층(48)은 게이트 절연막(46) 상에서 게이트(44)를 덮는 형태로 구비되어 있다. 채널층(48)은 산화물 반도체층일 수 있다. 상기 산화물 반도체층은, 예를 들면 G-I-Z-O층[a(In2O3)ㅇb(Ga2O3)ㅇc(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다. 채널층(48) 표면에 이격된 제1 및 제2 금속 산화물층(54, 56)이 존재한다. 제1 및 제2 금속 산화물층(54, 56)은 서로 마주한다. 제1 금속 산화물층(54)은 소오스(50)와 채널층(58) 사이에서 양쪽과 접촉되어 있다. 제2 금속 산화물층(56)은 드레인(52)과 채널층(58) 사이에서 양쪽과 접촉되어 있다. 제1 금속 산화물층(54)은 채널층(48)의 일 측면 상에 형성되어 있고, 채 널층(48)의 상부면 상으로 확장되어 있다. 제2 금속 산화물층(56)은 채널층(48)의 다른 측면 상에 형성되어 있고, 채널층(48)의 상부면 상으로 확장되어 있다. 소오스(50)는 이러한 제1 금속 산화물층(54)의 상부면 및 바깥 측면과 접촉되어 있고, 드레인(52)는 제2 금속 산화물층(56)의 상부면 및 바깥 측면과 접촉되어 있다. 제1 및 제2 금속 산화물층(54, 56)은 스토이카이어메트릭(stoichiometric)층 또는 비 스토이카이어메트릭(non-stoichiometric)층일 수 있다. 또한, 제1 및 제2 금속 산화물층(54, 56)은 금속 함량의 기울기가 나타나는 금속 산화물층일 수 있다. 예를 들면, 제1 및 제2 금속 산화물층(54, 56)은 티타늄(Ti)의 함량이 소오스 및 드레인(50, 52)에서 채널층(48)으로 갈수록 감소하거나 증가하는 티타늄 산화물층일 수 있다. 또한, 제1 및 제2 금속 산화물층(50, 52)은 ZnO보다 산화성이 높은 전이금속을 포함할 수 있다. 이때, 상기 전이금속은, 예를 들면 Ti, Mo, Cr 또는 W일 수 있다. 제1 및 제2 금속 산화물층(50, 52)은 소오스 및 드레인(50, 52)과 오믹 콘택을 이룰 수 있고, 채널층(48)과 헤테로 접합(hetero-junction)을 이룰 수 있다. 제1 및 제2 금속 산화물층(50, 52)의 두께는 3-300Å일 수 있다.
도 3 내지 도 8은 상술한 본 발명의 TFT의 전기적 특성을 보여준다.
도 3 및 도 4에 보인 전기적 특성은 소오스 및 드레인(50,52)이 순차적으로 적층된 티타늄층/백금층(Ti/Pt)이고, 제1 및 제2 금속 산화물층(54, 56)이 티타늄 산화물층이고, 채널층(48)이 G-I-Z-O층, 예컨대 GIZO221층이고, 소오스 및 드레인(50,52)의 돌출부(50P,52P)의 폭(W)과 채널층(48)의 길이(L)의 비(W/L)가 50/20이며, 형성 후, 350℃에서 주어진 시간 동안, 예컨대 1시간 동안 열처리된 본 발명 의 제1 TFT에 대한 것이다. 도 3은 이러한 제1 TFT의 전류-전압 특성을 보여주고, 도 4는 제1 TFT에서 게이트(44)에 전압을 인가하지 않은 상태에서 드레인(52)에 인가되는 전압에 따른 소오스 및 드레인(50, 52) 사이의 전류 변화를 보여준다.
도 3에서 제1 내지 제3 그래프(G1-G3)는 각각 드레인(52)에 0.1V, 5V 및 10V의 전압이 인가될 때의 게이트 전압과 소오스-드레인 사이의 전류 특성을 나타낸다.
도 3을 참조하면, 본 발명의 TFT는 드레인(52)에 인가되는 전압에 관계없이 게이트 전압(Vg)이 0V일 때, 소오스-드레인 전류(Ids)는 실질적으로 0이고, 게이트 전압이 0V 보다 커지면서 주어진 문턱 전압 이상에서 의미있는 소오스-드레인 전류(Ids)가 측정됨을 알 수 있다. 또한, 도 4를 참조하면, 게이트(48)에 전압이 인가되지 않은 상태에서 드레인(52)에 +4V 또는 -4V의 전압이 인가될 때까지 소오스(50)와 드레인(52) 사이에 전류가 흐르지 않음을 알 수 있다. 이러한 결과는 본 발명의 제1 TFT가 증가모드(enhanced mode)로 동작함을 의미한다.
도 5와 도 6은 본 발명의 제2 TFT에 대한 전기적 특성을 보여준다. 상기 제2 TFT는 소오스 및 드레인(50, 52)이 순차적으로 적층된 크롬층/백금층으로 구성되고, 제1 및 제2 금속 산화물층(54, 56)이 크롬 산화물층인 것을 제외하고는 도 3 및 도 4의 결과를 얻는데 사용한 본 발명의 제1 TFT와 동일하다.
도 5를 참조하면, 상기 제2 TFT는 도 3에 도시한 바와 같은 상기 제1 TFT의 전류-전압 특성과 유사한 전기적 특성을 나타냄을 알 수 있다. 또한, 도 6을 참조하면, 게이트(48)에 전압이 인가되지 않은 상태에서 상기 제2 TFT의 소오스(50)와 드레인(52) 사이에 흐르는 전류는 드레인(52)에 인가되는 전압이 +2V 또는 -2V가 될 때까지 흐르지 않는 것을 알 수 있다. 도 5 및 도 6도의 결과로부터 본 발명의 상기 제2 TFT 역시 상기 제1 TFT와 마찬가지로 증가모드로 동작한다는 것을 알 수 있다.
도 7 및 도 8은 본 발명의 제3 TFT에 대한 전기적 특성을 보여준다. 상기 제3 TFT는 소오스 및 드레인(50, 52)과 제1 및 제2 금속 산화물층(54, 56)의 구성을 제외하고는 상기 제1 TFT와 동일하다. 상기 제3 TFT의 경우, 소오스 및 드레인(50, 52)는 텅스텐층/백금층이 순차적으로 적층되어 구성된 것이다. 그리고 제1 및 제2 금속 산화물층(54, 56)은 텅스텐 산화물층이다.
도 7을 참조하면, 상기 제3 TFT의 전류-전압 특성은 상기 제1 및 제2 TFT와 유사한 전기적 특성을 나타냄을 알 수 있다. 그리고 도 8을 참조하면, 상기 제3 TFT의 경우도 게이트(48)에 전압이 인가되지 않은 상태에서 소오스(50)와 드레인(52) 사이의 전류는 드레인(52)에 인가되는 전압이 +4V 또는 -2V가 될 때까지 흐르지 않는 것을 알 수 있다.
도 7 및 도 8의 결과로부터 본 발명의 상기 제3 TFT도 증가모드로 동작한다는 것을 알 수 있다.
이와 같은 본 발명의 TFT는 증가모드로 동작하므로, 감소모드(depletion mode)로 동작하는 종래의 TFT와 달리 누설 전류가 발생되지 않는다.
도 9는 본 발명의 상기 제1 TFT에 대한 드레인 전류(Id)-드레인 전압(Vd) 특성을 보여준다. 도 9에서 제1 및 제2 그래프(G11, G22)는 게이트(48)에 인가되는 전압이 10V보다 낮은 전압(예, 0.1V 또는 5V 미만)일 때 측정된 Id-Vd 특성을 나타낸다. 그리고 제3 내지 제5 그래프(G33-G55)는 각각 게이트(48)에 인가되는 전압이 10V, 15V 및 20V일 때 측정된 Id-Vd 특성을 나타낸다. 제1 내지 제5 그래프(G11-G55)를 참조하면, 게이트(48)에 인가되는 전압이 10V 이상일 때, 드레인 전압(Vd)의 증가에 따라 드레인 전류(Id)가 증가함을 알 수 있다. 그리고 게이트(48)에 인가된 전압이 클 수록 드레인 전류(Id)가 커지는 것을 알 수 있다.
게이트에 인가되는 전압이 0V보다 크다면, 게이트에 인가되는 전압의 크기에 관계없이 드레인 전류(Id)가 관측되는 종래의 TFT의 드레인 전류-드레인 전압 특성을 감안할 때, 도 9의 결과로부터 본 발명의 TFT는 누설전류 특성면에서 종래의 TFT보다 우수함을 알 수 있다.
한편, 본 발명자는 본 발명의 TFT에서 제1 및 제2 금속 산화물층(54, 56)이 없는 경우에 TFT의 특성이 어떻게 달라지는지에 대한 실험을 실시하였다.
이 실험을 위해 상술한 본 발명의 TFT에서 제1 및 제2 금속 산화물층(54, 56)을 제거하고, 소오스 및 드레인(50, 52)은 백금층으로 형성하였다. 기타 나머지 조건은 본 발명의 상기 제1 TFT와 동일하게 하였다.
도 10은 상기 실험에 사용한 TFT의 게이트 전압-소오스 및 드레인 전류 특성을 보여준다. 도 11은 상기 실험에 사용한 TFT의 드레인 전류-드레인 전압 특성을 보여준다.
도 10을 참조하면, 게이트 전압(Vg)이 10V 이상이 될 때까지 소오스와 드레인 사이에 전류가 측정되지 않음을 알 수 있다. 그리고 게이트 전압이 10V 이상이 되면서 전류가 측정되기는 하나 측정된 전류는 10-11(A)정도로 매우 적은 양인 바, 전류가 흐르지 않는 것으로 간주해도 무방하다. 도 11에서도 측정된 전류는 10-11(A) 정도로 매우 낮아 드레인 전류가 흐른다고 볼 수 없을 정도이다.
도 10 및 도 11의 결과로부터 소오스 및 드레인(50, 52)과 채널층(48) 사이에 제1 및 제2 금속 산화물층(54, 56)이 존재하지 않을 때, 소오스 및 드레인(50, 52)과 채널층(48) 사이에 캐리어 수송을 가로막은 높은 장벽(barrier)이 형성됨을 알 수 있다. 그리고 제1 및 제2 금속 산화물층(54, 56)은 이러한 장벽을 낮추는 수단이 됨을 알 수 있다.
다음에는 본 발명의 실시예에 의한 TFT 제조방법을 설명한다.
<제1 실시예>
도 12를 참조하면, 기판(40) 상에 절연층(42)을 형성한다. 기판(40)은 실리콘 기판일 수 있다. 절연층(42)은 실리콘 산화막으로 형성할 수 있다. 이때, 절연층(42)은 100nm 정도의 두께로 형성할 수 있다. 절연층(42)의 주어진 영역 상에 게이트(44)를 형성한다. 게이트(44)는 전도성 물질, 예를 들면 몰리브덴(Mo)으로 형성할 수 있다.
도 13을 참조하면, 절연층(42) 상에 게이트(44)를 덮는 게이트 절연층(46)을 형성한다. 게이트 절연층(46)은 실리콘 산화물층으로 형성할 수 있다. 게이트 절연층(46)의 주어진 영역 상에 채널층(48)을 형성한다. 채널층(48)은 게이트(44)를 가로지르는 형태로 형성할 수 있다. 채널층(48)은 산화물 반도체층으로 형성할 수 있 는데, 예를 들면 상기한 G-I-Z-O층으로 형성할 수 있다.
도 14를 참조하면, 채널층(48)이 형성된 결과물 상에 채널층(48)의 일부와 게이트 절연층(46)의 일부가 노출되도록 감광막 패턴(P1)을 형성한다. 감광막 패턴(P1)은 채널층(48)의 상부면 일부를 덮는다. 그리고 감광막 패턴(P1)의 일부는 채널층(48)과 이격된 상태에서 채널층(48) 둘레의 게이트 절연층(46)을 덮는다. 따라서 감광막 패턴(P1)이 형성된 후, 채널층(48)은 게이트(44)에 대응되는 상부면의 일부를 제외한 나머지가 노출된다. 그리고 채널층(48)과 감광막 패턴(P1) 사이의 게이트 절연층(46)이 노출된다. 감광막 패턴(P1)이 형성된 후에 노출되는 영역 상에 소오스 및 드레인이 형성되는 바, 감광막 패턴(P1)이 형성된 후 노출된 영역의 평면 형태는 도 1에 도시한 소오스 및 드레인(50, 52)의 형태와 동일할 수 있다.
도 15를 참조하면, 감광막 패턴(P1)이 형성된 후 노출된 채널층(48)과 게이트 절연층(46) 상에 금속 산화물층(70) 및 금속층(72)을 순차적으로 적층한다. 이때, 금속 산화물층(70) 및 금속층(72)은 감광막 패턴(P1) 상에도 적층된다. 금속 산화물층(70)은 상술한 본 발명의 TFT의 제1 및 제2 금속 산화물층(54, 56)과 동일한 물질을 사용하여 형성할 수 있다. 그리고 금속층(72)은 상기 본 발명의 TFT의 소오스 및 드레인(50, 52)과 동일한 물질을 사용하여 형성할 수 있다. 이때, 금속 산화물층(70)은 3-300Å 정도의 두께로 형성할 수 있다. 금속층(72)은 500~1500Å의 두께로 형성할 수 있다. 금속층(72)이 티타늄층 또는 백금층일 때, 금속층(72)은 500Å 정도의 두께로 형성할 수 있다. 금속층(72)은 단층 혹은 복층으로 형성할 수 있다. 금속층(72)이 복층으로 형성될 때, 상부층은 백금층일 수 있다. 이러한 금속 산화물층(70)과 금속층(72)은 스퍼터링(sputtering) 방식, 전자빔(electron beam)을 이용한 증착방식, 원자층 증착(Atomic Layer Deposition) 방식 또는 화학 기상 증착(Chemical Vapor Deposition) 방식으로 형성할 수 있다.
금속 산화물층(70)이 스퍼터링 방식으로 형성될 때, 반응챔버에 소정량의 스퍼터링 가스와 산소가 공급된다. 상기 스퍼터링 가스는, 예를 들면 아르콘 가스(Ar)일 수 있다. 금속 산화물층(70)이 티타늄 산화물(TiO2)층일 때, 금속 산화물층(70)은 상기 반응챔버 내의 상기 아르곤 가스의 함량이 35%, 산소 함량이 15% 정도가 되도록 상기 반응챔버에 아르곤 가스와 산소를 각각 공급하면서 타겟에 1KW의 파워(power)를 인가하여 형성할 수 있다. 이때, 상기 반응챔버의 압력은 3mtorr 정도로 유지할 수 있다.
채널층(48)과 게이트 절연층(46)의 상기 노출된 영역(이하, 노출된 영역) 상에 적층된 금속 산화물층(70) 중에서 게이트(44) 왼쪽에 있는 부분은 도 2의 제1 금속 산화물층(54)에 대응되고, 게이트(44) 오른쪽에 있는 부분은 도 2의 제2 금속 산화물층(56)에 대응된다. 그리고 상기 노출된 영역 상에 적층된 금속 산화물층(70) 상에 형성된 금속층(72) 중에서 게이트(44) 왼쪽에 형성된 부분은 도 2의 소오스(50)에 대응되고, 게이트 오른쪽에 형성된 부분은 도 2의 드레인(52)에 대응된다.
계속해서, 도 15에 도시한 결과물에서 감광막 패턴(P1)을 제거하는데, 이 과정에서 감광막 패턴(P1) 상에 적층된 금속 산화물층(70)과 금속층(72)도 함께 제거된다(lift off). 감광막 패턴(P1)을 제거함으로써 도 2에 도시한 바와 같은 TFT가 형성된다.
한편, 금속 산화물층(70) 중에서 도 2의 제1 및 제2 금속 산화물층(54, 56)에 대응되는 부분(이하, 제1 부분)과 금속층(72) 중에서 도 2의 소오스 및 드레인(50, 52)에 대응되는 부분(이하, 제2 부분)은 각각 금속 산화물층(70)과 금속층(72)이 형성되기 전에 감광막 패턴(P1)으로 형성 영역이 미리 결정되는 리프트 오프 방식으로 형성되는 것이 바람직할 수 있다. 그러나 상기 제1 및 제2 부분은 통상의 사진식각 공정으로 형성할 수도 있다. 예컨대, 상기 제1 및 제2 부분은 금속 산화물층(70)과 금속층(72)을 순차적으로 적층한 다음, 금속층(72) 상에 상기 제1 및 제2 부분이 될 영역을 한정하는 마스크를 형성하고 금속층(72)과 금속 산화물층(70)을 순차적으로 식각하여 형성할 수 있다.
상술한 바와 같이, TFT를 형성한 후, 형성된 결과물을 어닐(anneal)할 수 있다. 상기 어닐은 질소분위기의 퍼니스(furnace)에서 실시할 수 있다. 이때, 상기 어닐은 200~450℃에서 1시간 정도 실시할 수 있다. 어닐 시간은 1시간보다 짧거나 1시간 이상일 수 있다. 또한, 상기 어닐은 퍼니스를 이용하는 방식외의 다른 방식, 예를 들면 급속 열 어닐(Rapid Thermal Anneal) 방식, 레이저를 이용하는 방식으로 실시할 수도 있다.
도 16은 상술한 본 발명의 TFT 제조 방법에서 금속 산화물층(70)의 두께에 따른 소오스-드레인 전류(Ids)를 보여준다. 도 16의 결과는 금속층(72)이 백금층 또는 티타늄층이고, 금속 산화물층(70)이 티타늄 산화물(TiO2)층인 TFT를 대상으로 하여 얻은 결과이다. 상기 결과를 얻는 동안 상기 TFT의 드레인에 인가되는 전 압(Vd)은 10V로 유지하였다.
도 16에서 제1 포인트(A1)는 금속층(72)이 백금층, 곧 상기 TFT의 소오스 및 드레인이 백금이고 금속 산화물층(70)이 100Å의 티타늄 산화물층일 때의 소오스-드레인 전류를 나타낸다. 그리고 연속된 곡선을 이루는 제2 내지 제4 포인트(A2-A4)는 금속층(72)이 티타늄층일 때의 소오스-드레인 전류를 나타낸다.
도 16의 제1 포인트(A1)를 참조하면, 금속층(72)이 백금층이고 티타늄 산화물로 된 금속 산화물층(70)의 두께가 100Å일 때, 소오스-드레인 전류는 0인 것을 알 수 있다. 그러나 제2 내지 제4 포인트(A2-A4)를 참조하면, 금속층(72)이 티타늄층이고 금속 산화물층(70)이 티타늄 산화물층일 때, 충분한 세기의 소오스-드레인 전류가 측정되는 것을 알 수 있다. 이때, 금속 산화물층(70)의 두께가 얇을수록 소오스-드레인 전류는 크고 두께가 두꺼울수록 작음을 알 수 있다.
<제2 실시예>
금속 산화물층(70)을 적층하여 형성하는 것이 아니라 채널층(48)을 형성한 후, 채널층(48)과 접촉되도록 금속층(72)을 형성하고, 그 결과물을 열처리하여 금속층(72)과 채널층(48) 사이에 금속 산화물층(70)을 형성하는데 특징이 있다. 하기 설명에서 제1 실시예와 동일한 참조번호는 제1 실시예에서 설명한 부재와 동일한 부재를 의미할 수 있다.
구체적으로 설명하면, 채널층(48)을 형성하고, 리프트 오프 공정을 위한 감광막 패턴(P1)을 형성하는 단계(도 14 참조)까지는 제1 실시예에 의한 제조 방법을 따른다.
감광막 패턴(P1)을 형성한 후에는 도 17에 도시한 바와 같이 채널층(48)과 게이트 절연층(46)의 노출된 영역 상에 주어진 두께의 금속층(72)을 형성한다. 이때, 금속층(72)은 감광막 패턴(P1) 상에도 형성된다. 이후, 감광막 패턴(P1)을 제거하는데, 감광막 패턴(P1) 상에 형성된 금속층(72)도 함께 제거된다(리프트 오프). 감광막 패턴(P1)을 제거한 후에는 도 18에 도시한 바와 같이 도 2의 소오스 및 드레인(50, 52)에 대응되는 위치에만 금속층(72)이 남는다.
다음, 도 18에 도시한 결과물을 주어진 조건으로 어닐한다. 이 결과, 도 19에 도시한 바와 같이 금속층(72)과 채널층(48) 사이에 금속 산화물층(80)이 형성된다. 금속 산화물층(80)은 도 2의 제1 및 제2 금속 산화물층(54, 56)에 대응된다. 금속 산화물층(80)에 포함된 금속은 금속층(72)으로부터 비롯된 것일 수 있다. 그리고 금속 산화물층(80)의 산소는 채널층(48)으로부터 공급된 것 및/또는 상기 어닐 동안에 분위기 가스에 포함된 산소로부터 공급된 것일 수 있다. 채널층(48)이 금속 산화물층(80)을 형성하는데 공급할 만큼 충분한 산소를 함유하고 있다면, 예컨대 채널층(48)이 산소 리치(oxygen rich) GIZO층일 때, 상기 어닐의 분위기 가스는 산소를 포함하지 않을 수도 있다. 상기 어닐은 200℃~450℃에서 실시할 수 있다. 상기 어닐은 퍼니스뿐 아니라 RTA 또는 레이저를 이용하여 실시할 수도 있다. 상기 어닐은 소정 시간, 예컨대 1시간 동안 실시할 수 있다. 상기 어닐의 분위기 가스는 어닐 방식에 따라 질소(N2) 및 산소(O2)를 포함할 수 있고, 산소만 포함할 수도 있다. 상기 어닐 조건들을 조절함으로써 금속 산화물층(80)은 상기 제1 실시예의 금속 산화물층(70)과 동일한 물질 특성을 갖도록 형성할 수 있다.
상기 어닐을 완료함으로써, 본 발명의 제2 실시예에 의한 TFT의 제조 공정은 완료된다.
도 20 및 도 21은 상기 어닐의 온도에 따른 본 발명의 TFT의 전기적 특성을 보여준다.
도 20 및 도 21에 도시한 결과를 얻기 위해 사용한 TFT는 금속층(72)을 티타늄층과 백금층을 순차적으로 적층하여 형성하였다. 이때, 금속층(72)은 도 2의 소오스 및 드레인(50, 52)의 기하학적 조건을 만족하도록 형성하였다. 그리고 상기 어닐은 퍼니스를 이용하여 실시하였다. 또한, 상기 어닐은 질소와 산소를 포함하는 분위기에서 실시하였다.
도 20은 상기 어닐을 실시하지 않았을 때의 결과를 보여주고, 도 21은 상기 어닐을 350℃에서 실시한 결과를 보여준다.
도 20을 참조하면, 게이트 전압(Vg)이 10V보다 커지면서 소오스-드레인 전류가 측정되지만, 측정된 전류가 너무 작은 바, 실질적으로는 소오스-드레인 전류가 측정되지 않은 것으로 간주할 수 있다.
반면, 도 21을 참조하면, 게이트 전압이 0보다 커지면서 의미있는 소오스-드레인 전류가 측정됨을 알 수 있다.
도 20 및 도 21의 결과로부터, 상술한 제2 실시예에 의한 TFT 제조 공정에서 상기 어닐을 실시하지 않은 경우, 금속층(72)과 채널층(48) 사이에는 도 19에 도시한 바와 같은 금속 산화물층(80)이 형성되지 않는 반면, 상기 어닐을 상기한 온도 범위에서 실시할 경우, 금속층(72)과 채널층(48) 사이에 금속 산화물층(80)이 형성 된다는 것을 알 수 있다.
도 22 및 도 23은 실리콘 산화물층(90), 채널층(94) 및 금속층(96)을 순차적으로 적층한 다음, 그 결과물을 어닐하지 않았을 때와 350℃에서 어닐하였을 때에 대한 상기 결과물 사진을 보여준다. 실리콘 산화물층(90)은 SiO2층으로써, 본 발명의 TFT의 게이트 절연층(46)에 대응되고, 채널층(94)은 GIZO층으로서 채널층(48)에 대응되며 금속층(96)은 Ti/Pt층으로서 금속층(72)에 대응된다.
도 24 및 도 25는 각각 도 22 및 도 23의 1-1'방향으로 물질 성분 분포를 보여준다.
도 24를 참조하면, 실리콘 산화물층(90), 채널층(94) 및 금속층(96)을 순차적으로 적층한 다음, 그 결과물을 어닐하지 않았을 때, 채널층(94)과 금속층(96) 사이의 계면에 대응되는 위치에서 티타늄은 100counts 정도가 측정되었고(▲), 산소는 60counts 정도가 측정되었다(□).
도 25를 참조하면, 실리콘 산화물층(90), 채널층(94) 및 금속층(96)을 순차적으로 적층한 다음, 그 결과물을 350℃에서 어닐하였을 때, 채널층(94)과 금속층(96) 사이의 계면에 대응되는 위치에서 티타늄은 150counts이상, 산소는 100counts 이상이 측정되었다.
도 24 및 도 25의 결과로부터 상기 제2 실시예에 의한 TFT의 제조 방법에서 도 18의 결과물을 200℃~450℃ 사이에서 어닐하였을 때, 소오스 및 드레인으로 사용되는 금속층(72)과 채널층(48) 사이에 금속 산화물층(80)이 형성됨을 알 수 있다.
한편, 상술한 바는 게이트가 채널층 아래에 위치하는 바텀 게이트(bottom gate) 형 TFT에 대한 것이지만, 도 26에 도시한 바와 같이 게이트(44)가 채널층(48) 위에 위치하는 탑 게이트(top gate) 형 TFT에도 그대로 적용할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상기 어닐을 감광막 패턴(P1)을 제거하기 전에 실시할 수도 있을 것이다. 또한, TFT의 각 구성 요소들을 다양한 형태로 변형하거나 각 구성 요소들 사이에 단순히 새로운 부재를 삽입할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 TFT는 금속으로 된 소오스 및 드레인과 산화물 반도체로 된 채널층 사이에 금속 산화물층을 구비한다. 이에 따라 본 발명의 TFT는 증가 모드(enhanced mode)로 동작되므로, 누설전류를 줄일 수 있고, 캐리어 이동도를 높일 수 있다. 본 발명의 TFT는 소오스 및 드레인을 금속으로 형성하는 바, 인듐을 사용하는 종래의 TFT에 비해 제품 단가를 낮출 수 있다. 또한, 본 발명의 TFT는 TFT의 콘택이나 TFT에 연결되는 배선을 소오스 및 드레인과 동일한 물질로 형성할 수 있는 바, 저항을 낮출 수 있다. 또한, 본 발명의 TFT는 금속 산화물층의 형성 조건, 예를 들면 두께를 조절함으로써, 전류-전압 특성의 문턱 전압을 조절할 수 있고, 게이트 전압(Vg)에 따른 소오스-드레인 전류(Ids)의 변화 정도(sub threshold swing)를 조절할 수 있다.
Claims (33)
- 게이트, 채널층, 소오스 및 드레인을 포함하는 박막 트랜지스터에 있어서,상기 소오스 및 드레인은 금속으로 이루어지고,상기 채널층과 상기 소오스 및 드레인 사이에 금속 산화물층이 구비되어 있고,상기 소오스 및 드레인과 상기 채널층은 상기 금속 산화물층에 접촉된 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 금속 산화물층은 층내에 금속 함량 기울기를 갖는 것을 특징으로 하는 박막 트랜지스터.
- 제 2 항에 있어서, 상기 금속 산화물층의 금속 함량은 상기 금속 산화물층의 내면에서 외면으로 갈수록 높거나 낮은 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 금속 산화물층은 스토이카이어메트릭(stoichiometric)층 또는 비 스토이카이어메트릭(non-stoichiometric)층인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 금속 산화물층은 ZnO 보다 산화성이 높은 전이금속을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소오스 및 드레인은 복층의 금속층인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 채널층은 산화물 반도체층인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 금속 산화물층에 함유된 금속은 상기 소오스 및 드레인을 이루는 금속과 동일한 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 게이트는 상기 채널층 위 또는 아래에 구비된 것을 특징으로 하는 박막 트랜지스터.
- 제 5 항에 있어서, 상기 전이금속은 Ti, Mo, Cr 또는 W인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소오스 및 드레인은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg로 이루어진 군에서 선택된 1종 이상의 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터.
- 제 7 항에 있어서, 상기 산화물 반도체층은 a(In2O3)ㅇb(Ga2O3)ㅇc(ZnO) 층(a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)인 것을 특징으로 하는 박막 트랜지스터.
- 기판 상에 게이트를 형성하는 단계;상기 기판 상에 상기 게이트를 덮는 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 채널층을 형성하는 단계; 및상기 채널층 및 상기 게이트 절연층 상에 금속 산화물층 및 금속층을 순차적으로 적층하여 소오스 및 드레인을 형성하는 단계를 포함하고,상기 금속 산화물층은 상기 소오스 및 드레인과 상기 채널층에 접촉되도록 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 금속 산화물층은 ZnO 보다 산화성이 높은 전이금속을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 14 항에 있어서, 상기 전이금속은 Ti, Mo, Cr 또는 W인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 13 항에 있어서, 상기 금속 산화물층 및 금속층을 형성한 다음, 그 결과물을 어닐하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 16 항에 있어서, 상기 어닐은 질소 분위기에서 퍼니스(furnace), RTA 또 는 레이저를 이용하여 200℃~450℃에서 실시하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 13 항에 있어서, 상기 금속층은 복층인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 금속층은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg로 이루어진 군에서 선택된 1종 이상의 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 기판 상에 게이트를 형성하는 단계;상기 기판 상에 상기 게이트를 덮는 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 채널층을 형성하는 단계;상기 채널층 및 상기 게이트 절연층 상에 금속층을 적층하는 단계; 및상기 금속층과 상기 채널층 사이에 금속 산화물층을 형성하는 단계를 포함하고,상기 금속 산화물층을 형성하는 단계에서 상기 금속층의 일부는 소오스 및 드레인이 되고,상기 금속 산화물층은 상기 소오스 및 드레인과 상기 채널층에 접촉되도록 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 20 항에 있어서, 상기 금속 산화물층은 상기 금속층이 형성된 결과물을 어닐하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 21 항에 있어서, 상기 어닐은 퍼니스, RTA 또는 레이저를 이용하여 실시하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 22 항에 있어서, 상기 어닐은 질소 및 산소를 포함하는 분위기와 200℃~ 450℃에서 실시하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 22 항에 있어서, 상기 어닐은 산소 분위기와 200℃~450℃에서 실시하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 20 항, 제 23 항 및 제 24 항 중 어느 한 항에 있어서, 상기 채널층은 산화물 반도체층인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 25 항에 있어서, 상기 산화물 반도체층은 a(In2O3)ㅇb(Ga2O3)ㅇc(ZnO)층(a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 20 항에 있어서, 상기 금속 산화물층은 ZnO보다 산화성이 높은 전이금속을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 27 항에 있어서, 상기 전이금속은 Ti, Mo, Cr 또는 W인 것을 특징으로 하 는 박막 트랜지스터의 제조 방법.
- 제 20 항에 있어서, 상기 금속층은 복층인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 20 항 또는 제 29 항에 있어서, 상기 금속층은 Ti, Mo, Cr, W, Zr, Hf, Nb, Ta, Ag, Au, Al, Cu, Co, Sb, V, Ru, Pt, Pd, Zn 및 Mg로 이루어진 군에서 선택된 1종 이상의 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 채널층을 먼저 상기 기판 상에 형성하고,상기 금속 산화물층과 상기 금속층을 순차적으로 상기 채널층과 상기 기판 상에 적층하여 상기 소오스 및 드레인을 형성하며,상기 게이트와 상기 게이트 절연층은 상기 소오스 및 드레인을 형성한 다음에 형성하되,상기 게이트 절연층은 상기 채널층, 상기 금속 산화물층 및 상기 금속층을 덮도록 형성하고,상기 게이트 절연층 상에 상기 게이트를 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 20 항에 있어서, 상기 채널층을 상기 기판 상에 먼저 형성하고,상기 금속층은 상기 채널층과 상기 기판 상에 형성하고,상기 게이트 절연층은 상기 금속층 및 상기 채널층을 덮도록 형성하며,상기 게이트 절연층 상에 상기 게이트를 형성한 다음, 상기 금속 산화물층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 20 항에 있어서, 상기 채널층을 상기 기판 상에 먼저 형성하고,다음으로 상기 금속층은 상기 채널층과 상기 기판 상에 형성하고,다음으로 상기 금속 산화물층을 형성하고,다음으로 상기 게이트 절연층은 상기 금속층, 상기 금속 산화물층 및 상기 채널층을 덮도록 형성하며,다음으로 상기 게이트 절연층 상에 상기 게이트를 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070020528A KR100858088B1 (ko) | 2007-02-28 | 2007-02-28 | 박막 트랜지스터 및 그 제조 방법 |
| US12/007,038 US8063421B2 (en) | 2007-02-28 | 2008-01-04 | Thin film transistor having a graded metal oxide layer |
| JP2008042575A JP5698431B2 (ja) | 2007-02-28 | 2008-02-25 | 薄膜トランジスタ及びその製造方法 |
| CN2008100806597A CN101257048B (zh) | 2007-02-28 | 2008-02-28 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070020528A KR100858088B1 (ko) | 2007-02-28 | 2007-02-28 | 박막 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080079906A KR20080079906A (ko) | 2008-09-02 |
| KR100858088B1 true KR100858088B1 (ko) | 2008-09-10 |
Family
ID=39714857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070020528A KR100858088B1 (ko) | 2007-02-28 | 2007-02-28 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8063421B2 (ko) |
| JP (1) | JP5698431B2 (ko) |
| KR (1) | KR100858088B1 (ko) |
| CN (1) | CN101257048B (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558230B2 (en) | 2009-04-29 | 2013-10-15 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of fabricating the same |
| KR101389911B1 (ko) | 2012-06-29 | 2014-04-29 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟 |
| KR101431057B1 (ko) * | 2009-03-06 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US11856826B2 (en) | 2020-06-05 | 2023-12-26 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (172)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
| JP5343853B2 (ja) * | 2008-03-13 | 2013-11-13 | 株式会社村田製作所 | ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品 |
| JP5345349B2 (ja) * | 2008-07-24 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| US8945981B2 (en) * | 2008-07-31 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5616038B2 (ja) * | 2008-07-31 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI495108B (zh) | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| TWI500159B (zh) | 2008-07-31 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| TWI476921B (zh) | 2008-07-31 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP5525778B2 (ja) * | 2008-08-08 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI518800B (zh) | 2008-08-08 | 2016-01-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP5608347B2 (ja) | 2008-08-08 | 2014-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| TWI606592B (zh) | 2008-09-01 | 2017-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP5627071B2 (ja) | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9082857B2 (en) | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| WO2010029866A1 (en) | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101772377B1 (ko) * | 2008-09-12 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| WO2010029885A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101803264B1 (ko) | 2008-09-19 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102094683B1 (ko) * | 2008-09-19 | 2020-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| KR102275487B1 (ko) | 2008-09-19 | 2021-07-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR101507324B1 (ko) | 2008-09-19 | 2015-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101622981B1 (ko) * | 2008-09-19 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 제조방법 |
| CN103928476A (zh) | 2008-10-03 | 2014-07-16 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| KR101273972B1 (ko) | 2008-10-03 | 2013-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| EP2172804B1 (en) | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Display device |
| KR101435501B1 (ko) | 2008-10-03 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
| JP5484853B2 (ja) | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101799601B1 (ko) * | 2008-10-16 | 2017-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 표시 장치 |
| JP5361651B2 (ja) * | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5442234B2 (ja) | 2008-10-24 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5616012B2 (ja) * | 2008-10-24 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN102197490B (zh) | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| WO2010047288A1 (en) * | 2008-10-24 | 2010-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductordevice |
| US8741702B2 (en) * | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| WO2010050419A1 (en) * | 2008-10-31 | 2010-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and display device |
| TWI659474B (zh) * | 2008-10-31 | 2019-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR101631454B1 (ko) * | 2008-10-31 | 2016-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리회로 |
| JP2010135771A (ja) | 2008-11-07 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置の作製方法 |
| TWI487104B (zh) | 2008-11-07 | 2015-06-01 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| TW202115917A (zh) | 2008-11-07 | 2021-04-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| CN101740631B (zh) * | 2008-11-07 | 2014-07-16 | 株式会社半导体能源研究所 | 半导体装置及该半导体装置的制造方法 |
| EP2184783B1 (en) | 2008-11-07 | 2012-10-03 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and method for manufacturing the same |
| TWI656645B (zh) | 2008-11-13 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR101432764B1 (ko) | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| JP2010153802A (ja) | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| KR102437444B1 (ko) | 2008-11-21 | 2022-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP2012033516A (ja) * | 2008-11-26 | 2012-02-16 | Ulvac Japan Ltd | トランジスタ及びその製造方法。 |
| TWI585955B (zh) * | 2008-11-28 | 2017-06-01 | 半導體能源研究所股份有限公司 | 光感測器及顯示裝置 |
| TWI529949B (zh) * | 2008-11-28 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| KR101643204B1 (ko) * | 2008-12-01 | 2016-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI613489B (zh) * | 2008-12-03 | 2018-02-01 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| CN103456794B (zh) | 2008-12-19 | 2016-08-10 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| JP5615540B2 (ja) * | 2008-12-19 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP2515337B1 (en) | 2008-12-24 | 2016-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| US8383470B2 (en) * | 2008-12-25 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor (TFT) having a protective layer and manufacturing method thereof |
| US8114720B2 (en) | 2008-12-25 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8441007B2 (en) | 2008-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| TWI549198B (zh) * | 2008-12-26 | 2016-09-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR101552975B1 (ko) | 2009-01-09 | 2015-09-15 | 삼성전자주식회사 | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
| KR101048996B1 (ko) * | 2009-01-12 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 |
| KR101648927B1 (ko) * | 2009-01-16 | 2016-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US9741309B2 (en) | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
| US8492756B2 (en) | 2009-01-23 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4752925B2 (ja) * | 2009-02-04 | 2011-08-17 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| US8278657B2 (en) | 2009-02-13 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device |
| US8247812B2 (en) | 2009-02-13 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device |
| CN101840936B (zh) * | 2009-02-13 | 2014-10-08 | 株式会社半导体能源研究所 | 包括晶体管的半导体装置及其制造方法 |
| US8247276B2 (en) | 2009-02-20 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| US8841661B2 (en) * | 2009-02-25 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof |
| US8461582B2 (en) | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20100224880A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101906751B1 (ko) | 2009-03-12 | 2018-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| TWI485781B (zh) | 2009-03-13 | 2015-05-21 | Semiconductor Energy Lab | 半導體裝置及該半導體裝置的製造方法 |
| US8450144B2 (en) * | 2009-03-26 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101681884B1 (ko) | 2009-03-27 | 2016-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 표시장치 및 전자기기 |
| TWI485851B (zh) * | 2009-03-30 | 2015-05-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US8338226B2 (en) * | 2009-04-02 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI489628B (zh) * | 2009-04-02 | 2015-06-21 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| JP5564331B2 (ja) * | 2009-05-29 | 2014-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP2256795B1 (en) * | 2009-05-29 | 2014-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for oxide semiconductor device |
| KR101457837B1 (ko) | 2009-06-30 | 2014-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작 방법 |
| KR101476817B1 (ko) | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
| JP5478963B2 (ja) * | 2009-07-09 | 2014-04-23 | 富士フイルム株式会社 | 電子素子及び電子素子の製造方法 |
| WO2011007682A1 (en) | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR101782176B1 (ko) | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN102473733B (zh) | 2009-07-18 | 2015-09-30 | 株式会社半导体能源研究所 | 半导体装置以及制造半导体装置的方法 |
| KR101139185B1 (ko) * | 2009-08-06 | 2012-04-26 | 순천향대학교 산학협력단 | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 |
| KR101139134B1 (ko) * | 2009-08-06 | 2012-04-30 | 순천향대학교 산학협력단 | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 |
| CN102484137B (zh) * | 2009-08-26 | 2015-06-17 | 株式会社爱发科 | 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法 |
| US8115883B2 (en) * | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| WO2011027649A1 (en) | 2009-09-02 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a transistor, and manufacturing method of semiconductor device |
| CN102498570B (zh) | 2009-09-04 | 2016-02-10 | 株式会社半导体能源研究所 | 发光装置及其制造方法 |
| WO2011034012A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, light emitting device, semiconductor device, and electronic device |
| KR101924321B1 (ko) * | 2009-09-16 | 2018-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
| KR102293198B1 (ko) * | 2009-09-16 | 2021-08-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2011036993A1 (en) | 2009-09-24 | 2011-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device including the driver circuit, and electronic appliance including the display device |
| KR101623619B1 (ko) | 2009-10-08 | 2016-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체층 및 반도체 장치 |
| KR101754701B1 (ko) * | 2009-10-09 | 2017-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 제조하기 위한 방법 |
| WO2011043194A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011043206A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP2486595B1 (en) * | 2009-10-09 | 2019-10-23 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| CN104992980B (zh) | 2009-10-16 | 2018-11-20 | 株式会社半导体能源研究所 | 逻辑电路和半导体器件 |
| KR101402294B1 (ko) * | 2009-10-21 | 2014-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| KR102142450B1 (ko) * | 2009-10-30 | 2020-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| KR102286284B1 (ko) | 2009-11-06 | 2021-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101876470B1 (ko) | 2009-11-06 | 2018-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011055668A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101895561B1 (ko) | 2009-11-13 | 2018-09-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| JP5612299B2 (ja) * | 2009-11-20 | 2014-10-22 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| KR20140074404A (ko) * | 2009-11-20 | 2014-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| KR20230172618A (ko) | 2009-11-27 | 2023-12-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011077966A1 (en) | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102309246B1 (ko) * | 2010-01-22 | 2021-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011111522A1 (en) * | 2010-03-08 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105789321B (zh) | 2010-03-26 | 2019-08-20 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| JP5579848B2 (ja) * | 2010-06-21 | 2014-08-27 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
| KR102354354B1 (ko) * | 2010-07-02 | 2022-01-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| EP2426720A1 (en) * | 2010-09-03 | 2012-03-07 | Applied Materials, Inc. | Staggered thin film transistor and method of forming the same |
| JP2012094853A (ja) * | 2010-09-30 | 2012-05-17 | Kobe Steel Ltd | 配線構造 |
| BR112013015761A2 (pt) | 2010-12-27 | 2018-11-06 | Sharp Kk | dispositivo semicondutor e método para fabricar o mesmo |
| JP5429718B2 (ja) * | 2011-03-08 | 2014-02-26 | 合同会社先端配線材料研究所 | 酸化物半導体用電極、その形成方法 |
| CN102157386A (zh) * | 2011-03-19 | 2011-08-17 | 福州华映视讯有限公司 | 薄膜晶体管的制作方法 |
| US8797303B2 (en) | 2011-03-21 | 2014-08-05 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
| JP2012222171A (ja) * | 2011-04-11 | 2012-11-12 | Hitachi Ltd | 表示装置およびその製造方法 |
| WO2012144165A1 (ja) | 2011-04-18 | 2012-10-26 | シャープ株式会社 | 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 |
| JP6005401B2 (ja) | 2011-06-10 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8952377B2 (en) | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8716073B2 (en) * | 2011-07-22 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing oxide semiconductor film and method for manufacturing semiconductor device |
| JP6004308B2 (ja) * | 2011-08-12 | 2016-10-05 | Ｎｌｔテクノロジー株式会社 | 薄膜デバイス |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
| JP2013084333A (ja) | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
| CN103035734A (zh) * | 2011-10-07 | 2013-04-10 | 元太科技工业股份有限公司 | 金属氧化物薄膜晶体管 |
| US9379254B2 (en) | 2011-11-18 | 2016-06-28 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
| US9653614B2 (en) * | 2012-01-23 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101980195B1 (ko) * | 2012-05-16 | 2019-05-21 | 삼성전자주식회사 | 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법 |
| JP2014007311A (ja) * | 2012-06-26 | 2014-01-16 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US9246011B2 (en) * | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8981374B2 (en) | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9915848B2 (en) | 2013-04-19 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI687748B (zh) | 2013-06-05 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
| DE102013111501B4 (de) | 2013-10-18 | 2024-02-08 | Universität Stuttgart | Dünnschichttransistor und Verfahren zu seiner Herstellung |
| JP6327548B2 (ja) * | 2013-11-26 | 2018-05-23 | 国立研究開発法人物質・材料研究機構 | 薄膜トランジスタ及びその製造方法 |
| KR101649102B1 (ko) * | 2014-08-05 | 2016-08-30 | 경희대학교 산학협력단 | 투명 전극을 포함한 반도체 장치 및 그 제조 방법 |
| JP5940124B2 (ja) * | 2014-09-04 | 2016-06-29 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| CN104409362A (zh) | 2014-11-13 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管和阵列基板的制作方法及相应装置 |
| WO2016097936A1 (ja) * | 2014-12-18 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュールおよび電子機器 |
| US9761732B2 (en) | 2015-02-25 | 2017-09-12 | Snaptrack Inc. | Tunnel thin film transistor with hetero-junction structure |
| CN104779299A (zh) * | 2015-04-16 | 2015-07-15 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置 |
| CN105261636B (zh) * | 2015-11-05 | 2018-04-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| KR102576999B1 (ko) * | 2016-07-05 | 2023-09-12 | 삼성디스플레이 주식회사 | 액정표시장치 |
| JP6268248B2 (ja) * | 2016-09-22 | 2018-01-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| CN106374044B (zh) * | 2016-11-02 | 2019-06-11 | 杭州潮盛科技有限公司 | 半导体结构及其制备方法 |
| CN107039284A (zh) * | 2017-04-17 | 2017-08-11 | 武汉华星光电技术有限公司 | 一种制作低温多晶硅薄膜晶体管的方法 |
| JP2018206828A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| CN110310991B (zh) * | 2018-03-27 | 2021-05-07 | 华为技术有限公司 | 一种场效应晶体管及其制备方法和晶体管阵列器件 |
| JP7137979B2 (ja) * | 2018-07-09 | 2022-09-15 | キオクシア株式会社 | 半導体装置 |
| JP7398860B2 (ja) * | 2018-08-08 | 2023-12-15 | 株式会社ジャパンディスプレイ | 薄膜トランジスタの製造方法 |
| US20210376156A1 (en) * | 2020-05-29 | 2021-12-02 | Taiwan Semiconductor Manufacturing Company Limited | Raised source/drain oxide semiconducting thin film transistor and methods of making the same |
| CN112259611B (zh) * | 2020-10-12 | 2024-09-24 | 昆山龙腾光电股份有限公司 | 氧化物半导体薄膜晶体管及其制作方法 |
| JP2022143580A (ja) | 2021-03-17 | 2022-10-03 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
| CN114582893A (zh) * | 2022-03-10 | 2022-06-03 | 广州华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制作方法以及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058454A (ko) * | 2004-11-25 | 2006-05-30 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 |
| KR20060123765A (ko) * | 2004-03-12 | 2006-12-04 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| JP2006332613A (ja) * | 2005-04-22 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 有機トランジスタ用電極、有機トランジスタ、及び半導体装置、 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3617800B2 (ja) * | 1999-12-28 | 2005-02-09 | 松下電器産業株式会社 | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 |
| WO2002016679A1 (fr) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
| US7135734B2 (en) * | 2001-08-30 | 2006-11-14 | Micron Technology, Inc. | Graded composition metal oxide tunnel barrier interpoly insulators |
| JP2004311702A (ja) * | 2003-04-07 | 2004-11-04 | Sumitomo Heavy Ind Ltd | 薄膜トランジスタの製造方法および薄膜トランジスタ |
| JP4461873B2 (ja) * | 2004-03-29 | 2010-05-12 | カシオ計算機株式会社 | 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法 |
| KR100615237B1 (ko) * | 2004-08-07 | 2006-08-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| KR100939998B1 (ko) | 2004-11-10 | 2010-02-03 | 캐논 가부시끼가이샤 | 비정질 산화물 및 전계 효과 트랜지스터 |
| US20060270066A1 (en) * | 2005-04-25 | 2006-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic transistor, manufacturing method of semiconductor device and organic transistor |
| JP5127183B2 (ja) * | 2006-08-23 | 2013-01-23 | キヤノン株式会社 | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
| JP2008235871A (ja) * | 2007-02-20 | 2008-10-02 | Canon Inc | 薄膜トランジスタの形成方法及び表示装置 |
-
2007
- 2007-02-28 KR KR1020070020528A patent/KR100858088B1/ko active IP Right Grant
-
2008
- 2008-01-04 US US12/007,038 patent/US8063421B2/en active Active
- 2008-02-25 JP JP2008042575A patent/JP5698431B2/ja active Active
- 2008-02-28 CN CN2008100806597A patent/CN101257048B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060123765A (ko) * | 2004-03-12 | 2006-12-04 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| KR20060058454A (ko) * | 2004-11-25 | 2006-05-30 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 |
| JP2006332613A (ja) * | 2005-04-22 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 有機トランジスタ用電極、有機トランジスタ、及び半導体装置、 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496414B2 (en) | 2009-03-06 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101431057B1 (ko) * | 2009-03-06 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8872175B2 (en) | 2009-03-06 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8916870B2 (en) | 2009-03-06 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9324878B2 (en) | 2009-03-06 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9991396B2 (en) | 2009-03-06 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10236391B2 (en) | 2009-03-06 | 2019-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10700213B2 (en) | 2009-03-06 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11309430B2 (en) | 2009-03-06 | 2022-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11715801B2 (en) | 2009-03-06 | 2023-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8558230B2 (en) | 2009-04-29 | 2013-10-15 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of fabricating the same |
| KR101389911B1 (ko) | 2012-06-29 | 2014-04-29 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟 |
| US11856826B2 (en) | 2020-06-05 | 2023-12-26 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US8063421B2 (en) | 2011-11-22 |
| US20080203387A1 (en) | 2008-08-28 |
| KR20080079906A (ko) | 2008-09-02 |
| CN101257048A (zh) | 2008-09-03 |
| JP5698431B2 (ja) | 2015-04-08 |
| JP2008219008A (ja) | 2008-09-18 |
| CN101257048B (zh) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100858088B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP5137146B2 (ja) | 半導体素子及びその製造方法 | |
| KR101206033B1 (ko) | ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 | |
| KR101334181B1 (ko) | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 | |
| JP5538797B2 (ja) | 電界効果型トランジスタ及び表示装置 | |
| KR101312259B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP5264197B2 (ja) | 薄膜トランジスタ | |
| WO2016061715A1 (zh) | 金属氧化物薄膜晶体管制备方法 | |
| US9768322B2 (en) | Metal oxide TFT with improved source/drain contacts and reliability | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2013030682A (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ | |
| TW201513369A (zh) | 薄膜電晶體及其製造方法 | |
| WO2016061714A1 (zh) | 一种金属氧化物薄膜晶体管制作方法 | |
| US9773918B2 (en) | Metal oxide TFT with improved stability and mobility | |
| KR20080114357A (ko) | 박막 트랜지스터 | |
| US9559214B2 (en) | Semiconductor device | |
| US10396187B2 (en) | Semiconductor device | |
| JP2018110226A (ja) | 薄膜トランジスタ基板及び表示装置 | |
| US20180315860A1 (en) | Vertical thin-film transistor with multiple-junction channel | |
| JP6260326B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| US9653612B2 (en) | Semiconductor device | |
| JP7492410B2 (ja) | 画素回路及びその製造方法 | |
| CN109390236B (zh) | 半导体装置的制造方法 | |
| JP2023176661A (ja) | 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2020123645A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140822 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190820 Year of fee payment: 12 |