JP4483235B2 - トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 - Google Patents

Description

本発明は、アクティブマトリクス駆動方式の液晶ディスプレイパネル等に用いられるトランジスタアレイ基板に関する。

ＴＦＴ型液晶ディスプレイパネルと呼称される液晶ディスプレイパネルは、薄膜トランジスタ、画素電極等がアレイ状にパターニングされたトランジスタアレイ基板と、対向電極等がべた一面に形成された対向基板とを対向させ、それら二つの基板の間に液晶を挟持した構造となっている（例えば、特許文献１参照。）。トランジスタアレイ基板は、複数のゲートラインと、ゲートラインとの間に絶縁膜を介してゲートラインに直交する複数のソースラインと、これらゲートラインとこれらソースラインとの各交差部に配置された薄膜トランジスタ（ＴＦＴ）と、これら薄膜トランジスタを被覆した層間絶縁膜と、これら薄膜トランジスタのドレイン電極に電気的に接続された透明な画素電極と、を透明基板上に備えている。薄膜トランジスタには、半導体膜及び不純物半導体膜にアモルファスシリコンを用いたａ−Ｓｉトランジスタと、半導体膜及び不純物半導体膜にポリシリコンを用いたｐ−Ｓｉトランジスタとが主に用いられている。また、液晶ディスプレイパネルの背面にはバックライトが設けられており、バックライトの光が透過できるように画素電極及び対向電極がＩＴＯ（Indium Tin Oxide）から形成されている。

このような液晶ディスプレイパネルでは、複数のゲートラインには所定パルス幅の走査信号が順次印加され、一本のゲートラインが選択されている期間内に複数のソースラインに階調信号がデータドライバによって印加される。これにより、選択されているゲートラインに接続されたそれぞれの薄膜トランジスタに階調信号が書き込まれ、薄膜トランジスタに書き込まれた階調信号は次に選択されるまでの非選択期間では保持され、その階調信号が画素電極に印加されて液晶が捻れることによって、液晶の光透過率が階調信号に応じる。

非選択期間では薄膜トランジスタがオフ状態となることによって、画素電極とソースラインが絶縁されるが、この絶縁状態は完全ではない。そのため、薄膜トランジスタの各電極間でリーク電流が生じたり、薄膜トランジスタの各電極間に形成される寄生容量によってソースラインやゲートラインの電圧変動が画素電極に影響を及ぼしたりする。このような電気的ノイズは、液晶ディスプレイパネルにフリッカー、焼き付き、クロストーク等を発生させる原因となる。

そのため、画素ごとに補助キャパシタを形成することによって、電気的ノイズを軽減することが行われている。例えば、特許文献１では、蓄積容量配線の一部を画素電極と対向させて、蓄積容量配線と画素電極との間に絶縁層を介在させ、蓄積容量配線、絶縁層及び画素電極の積層構造による補助キャパシタを形成している。蓄積容量配線はゲートラインと同じ材料から形成されている。つまり、ゲートラインを形成するに際しては、まず導電層を成膜し、その導電層にマスクを施した状態でその導電層をエッチングすることによってゲートラインをパターニングするが、その導電層には蓄積容量配線分のマスクも施してあるので、蓄積容量配線もゲートラインと同一工程で形成することができる。
特開２００２−２６８０７６号公報

ところが、特許文献１に記載された技術では、不透明な蓄積容量配線の一部が画素電極に対向しているので、画素の開口率が低下する。開口率を下げないために、ゲートラインと蓄積容量配線のもととなる導電層をＩＴＯから形成しても、ＩＴＯは比抵抗率が他の導電性材料に比較しても高いため、液晶ディスプレイパネルの動作時にゲートラインでは電気的遅延が生じる。ゲートラインにおける電気的遅延を抑えるために、ゲートラインを低抵抗である材料で形成するとともに蓄積容量配線をＩＴＯで形成したものとしても、蓄積容量配線とゲートラインを別々の工程で形成しなければならないので、工程が増えてしまう。従って、画素の開口率を低下させずにトランジスタアレイ基板の製造工程を簡略化することは難しい。

そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、画素の開口率を低下させずにトランジスタアレイ基板の製造工程を簡略化することを目的とする。

以上の課題を解決するために、請求項１に記載のトランジスタアレイ基板の製造方法は、金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板の製造方法であって、
蓄電用ラインと前記トランジスタのゲート電極とを第１の導電層として形成する工程と、
透明な半導体である金属酸化物に不純物がドープされた第２の導電層を、第１の絶縁層を介した前記第１の導電層の上層側における前記トランジスタのドレイン電極に対応する第１の領域と前記蓄電用ラインに対応する第２の領域とに形成するとともに前記第１の領域の前記第２の導電層と前記第２の領域の前記第２の導電層とが連結されるように形成する工程と、
第３の導電層としての画素電極を、該画素電極が前記第１の領域で前記第２の導電層と電気的に接続されるように第２の絶縁層を介して前記第２の導電層の上層側に形成する工程と、
を含むことを特徴とする。

また、請求項２に記載のトランジスタアレイ基板の製造方法は、請求項１に記載のトランジスタアレイ基板の製造方法において、前記第２の導電層は、前記第１の領域における前記第２の導電層と前記第２の領域における前記第２の導電層とを連結する連結部が前記画素電極と重なる領域に形成されることを特徴とする。

また、請求項３に記載のトランジスタアレイ基板の製造方法は、請求項１または２に記載のトランジスタアレイ基板の製造方法において、前記第２の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにｎ型の不純物がドープされたものであることを特徴とする。

また、請求項４に記載のトランジスタアレイ基板の製造方法は、請求項１から３の何れかに記載のトランジスタアレイ基板の製造方法において、透明な金属酸化物からなる半導体層を前記第１の絶縁層の上層側に形成する工程を有し、前記第２の導電層は、前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする。

また、請求項５に記載のトランジスタアレイ基板は、金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板であって、
蓄電用ラインと前記トランジスタのゲート電極とが第１の導電層として形成され、
透明な半導体である金属酸化物に不純物がドープされた第２の導電層が、第１の絶縁層を介した前記第１の導電層の上層側における前記トランジスタのドレイン電極に対応する第１の領域と前記蓄電用ラインに対応する第２の領域とに形成されているとともに前記第１の領域における前記第２の導電層と前記第２の領域における前記第２の導電層とを連結するように形成され、
第３の導電層としての画素電極が、第２の絶縁層を介して前記第２の導電層の上層側に、前記第１の領域で前記第２の導電層と電気的に接続されるように形成されていることを特徴とする。

また、請求項６に記載のトランジスタアレイ基板は、請求項５に記載のトランジスタアレイ基板において、前記第２の導電層は、前記第１の領域と前記第２の領域とを連結する連結部が前記画素電極と重なる領域に形成されていることを特徴とする。

また、請求項７に記載のトランジスタアレイ基板は、請求項５または６に記載のトランジスタアレイ基板において、前記第２の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにｎ型の不純物がドープされたものであることを特徴とする。

また、請求項８に記載のトランジスタアレイ基板は、請求項５から７の何れかに記載のトランジスタアレイ基板において、前記第２の導電層は、透明な前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする。

また、請求項９に記載のトランジスタアレイ基板は、請求項５から８の何れかに記載のトランジスタアレイ基板において、前記ゲート電極に接続するように前記第１の導電層として形成されたゲートラインを有し、前記蓄電用ラインは、前記ゲートラインに沿う方向に延伸するように且つ前記画素電極の配置領域を横断するように形成されていることを特徴とする。

本発明によれば、透明電極に対向した蓄電用電極が透明な電極であるため、画素の開口率の低下を抑えることができる。また、トランジスタの不純物半導体膜と蓄電用電極を同一工程で形成することが可能なので、トランジスタアレイ基板の製造工程が簡略化される。透明電極、絶縁膜、蓄電用電極からなるキャパシタによって電気的ノイズを低減することができ、フリッカー、焼き付き、クロストーク等の発生を抑えることができる。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

〔実施形態１〕
図１は本発明を適用したトランジスタアレイ基板１の電極構成を示した平面図である。図２はこのトランジスタアレイ基板１を用いた液晶ディスプレイパネルを示した断面図であり、図２（ａ）は図１のＡ₁−Ａ₂線に沿った断面図であり、図２（ｂ）は図１のＢ₁−Ｂ₂線に沿った断面図である。

図１及び図２に示すように、液晶ディスプレイパネルは、背面透明基板２の一方の面に複数の画素電極３、複数の薄膜トランジスタ４、複数のゲートライン（走査線）５、複数のソースライン（信号線）６及び複数の蓄電用ライン７等が形成されてなるトランジスタアレイ基板１と、前面透明基板４１の一方の面に対向電極４２及びカラーフィルタ４３等が形成されてなる対向基板４０と、を相対向させて、トランジスタアレイ基板１と対向基板４０との間に液晶５０を挟持した構造となっている。

対向基板４０の構成について説明する。
対向基板４０の前面透明基板４１は、ホウケイ酸ガラス、石英ガラス、その他の透明なガラス、ＰＭＭＡ、ポリカーボネート、その他の透明な樹脂で平板状に形成されたものである。前面透明基板４１のトランジスタアレイ基板１側の面４１ａには、画素電極３に相対する領域で開口した黒色のブラックマトリクス４４が網目状にパターニングされており、ブラックマトリクス４４によって囲繞された複数の開口部がマトリクス状に配列されている。ブラックマトリクス４４の各開口部には赤（Ｒ）、緑（Ｇ）、青（Ｂ）の何れかの色を有したカラーフィルタ４３が形成されており、対向基板４０全体ではこれら三色が規則正しく配列されている。

ブラックマトリクス４４及びカラーフィルタ４３全体を被覆するように対向電極４２がべた一面に形成されている。対向電極４２は透明であって低抵抗率な材料で形成されており、そのような材料として例えば酸化インジウム若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、カドミウム−錫酸化物（ＣＴＯ））が挙げられる。

対向電極４２を被覆するように配向膜４５がべた一面に形成されている。この配向膜４５は液晶５０を配向させるものである。

次にトランジスタアレイ基板１の構成について説明する。
トランジスタアレイ基板１の背面透明基板２は、ホウケイ酸ガラス、石英ガラス、その他の透明なガラス、ＰＭＭＡ、ポリカーボネート、その他の透明な樹脂で平板状に形成されたものである。

背面透明基板２の対向基板４０側の面２ａには、複数のゲートライン５が所定間隔を離して互いに平行となって形成されている。これらゲートライン５は低抵抗率な金属材料、合金等のような導電性材料で形成されたものであり、より望ましくは後述する半導体膜１０のチャネル領域にできるだけ励起光を入射させないように、クロム、クロム合金、アルミ、アルミ合金等のように遮光性を有すると良い。

これらゲートライン５を被覆するようにゲート絶縁膜８がべた一面に成膜されている。ゲート絶縁膜８は、酸化珪素、窒化珪素等のように透明な絶縁膜で形成されている。ゲート絶縁膜８上には、複数のソースライン６が平面視してゲートライン５と直交するように形成されている。これらソースライン６は、所定間隔を離して互いに平行となって配列されている。また、これらソースライン６は、例えばクロム、クロム合金、アルミ、アルミ合金等のように低抵抗率な金属材料、合金等のような導電性材料で形成されたものであり、結果的に遮光性を有している。なお、平面視して複数のゲートライン５と複数のソースライン６によって網目状になっているが、対向基板４０のブラックマトリクス４４がこれらゲートライン５及びソースライン６に相対している。

ゲートライン５とソースライン６との各交差部には、ＭＯＳ型電界効果型の薄膜トランジスタ４が形成されており、これら薄膜トランジスタ４が平面視してマトリクス状に配列されている。薄膜トランジスタ４は、ゲートライン５の一部であるゲート電極９と、ゲート絶縁膜８を挟んでゲート電極９に対向配置した半導体膜１０と、半導体膜１０の中央部上に形成されたチャネル保護膜１１と、平面視してチャネル保護膜１１の両側に配置されるとともに半導体膜１０上に互いに離間して形成された不純物半導体膜１２，１３と、一方の不純物半導体膜１２上に形成されたドレイン電極１４と、ソースライン６から他方の不純物半導体膜１３上に延出してソースライン６と一体に形成されたソース電極１５と、から構成されている。

半導体膜１０は、可視光のフォトンエネルギーより大きな金属酸化物から形成されたものであり、可視光透過性を有する半導体である。具体的には、半導体膜１０は、酸化亜鉛（ＺｎＯ）、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウムのうちの何れかから形成されたものである。薄膜トランジスタ４の動作時には、半導体膜１０にチャネルが形成される。

不純物半導体膜１２，１３は共に、可視光のフォトンエネルギーより大きな金属酸化物（酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム）にｎ⁺の不純物（例えば、Ｇａ）をドープしたものであり、半導体膜１０と同様に可視光透過性を有する。ここで、不純物半導体膜１２，１３のように、透明な半導体である金属酸化物に不純物をドープすることによって、抵抗率が１×１０^-4Ωｃｍまで低くなるとともに依然可視光透過性を保つ。

チャネル保護膜１１は、酸化珪素、窒化珪素等の絶縁体から形成されたものであり、不純物半導体膜１２，１３のパターニングの際にエッチャントから半導体膜１０を保護するものである。

以上のように構成された複数の薄膜トランジスタ４は層間絶縁膜１６によって被覆されている。この層間絶縁膜１６は、酸化珪素、窒化珪素等から形成されたものであり、べた一面に成膜されている。

また、平面視してソースライン６のそれぞれの間には半導体ライン１７及び蓄電用ライン７が形成されており、半導体ライン１７はゲート絶縁膜８上に形成され、蓄電用ライン７は平面視して半導体ライン１７と重なり、半導体ライン１７上に形成されている。これら半導体ライン１７は所定間隔を離して互いに平行となって形成され、これら蓄電用ライン７も所定間隔を離して互いに平行となって配列されている。

薄膜トランジスタ４の半導体膜１０は、ゲート絶縁膜８上に形成された上述の透明な金属酸化物膜をエッチングすることによってパターニングされるが、半導体ライン１７は半導体膜１０と同一の金属酸化物膜から形成されたものである。蓄電用ライン７及び不純物半導体膜１２，１３も、同一の不純物ドープ金属酸化物膜からパターニングして形成されたものである。従って、半導体ライン１７は、半導体膜１０と同様に、可視光のフォトンエネルギーより大きな金属酸化物（例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム）から形成されたものであり、可視光透過性を有する。蓄電用ライン７も、不純物半導体膜１２，１３と同様に、可視光のフォトンエネルギーより大きな金属酸化物（酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム）にｎ⁺の不純物（例えば、Ｇａ）をドープしたものであり、可視光透過性を有する。

蓄電用ライン７はドープされた不純物によって抵抗率が１×１０^-4Ωｃｍとなって低く、蓄電用ライン７の膜厚が１００ｎｍとなれば蓄電用ライン７のシート抵抗が１０Ω／□となるので、蓄電用ライン７を導電材として用いることができる。

これら蓄電用ライン７同士は背面透明基板２の周囲において電気的に互いに共通接続されており、且つ対向基板４０の対向電極４２と接続されているため、どの蓄電用ライン７も対向電極４２とほぼ等電位になっている。

なお、蓄電用ライン７が平面視してソースライン６と平行となっているが、ゲートライン５と平行になっていても良い。つまり、平面視して蓄電用ライン７とゲートライン５が交互に配列されていても良い。

蓄電用ライン７及び半導体ライン１７は、薄膜トランジスタ４と同様に層間絶縁膜１６によって被覆されている。

層間絶縁膜１６上には複数の画素電極３が形成されている。これら画素電極３は、平面視して複数のゲートライン５と複数のソースライン６によって囲まれた領域にそれぞれ配置されている。これら画素電極３は平面視してマトリクス状に配列されているが、画素電極３にカラーフィルタ４３がそれぞれ相対している。

画素電極３は透明であって低抵抗率な材料で形成されており、そのような材料として例えば酸化インジウム若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、ＩＴＯ、亜鉛ドープ酸化インジウム、ＣＴＯ）が挙げられる。

平面視して一つの画素電極３につき一つの薄膜トランジスタ４のドレイン電極１４が重なっているが、層間絶縁膜１６にはこの重なっている箇所においてコンタクトホール１６ａが形成されている。コンタクトホール１６ａには画素電極３と同じ材料が埋められており、画素電極３とドレイン電極１４がコンタクトホール１６ａを通じて導電している。

これら全ての画素電極３を被覆するように配向膜１８がべた一面に形成されている。この配向膜１８は液晶５０を配向させるものである。

以上のように構成されたトランジスタアレイ基板１及び対向基板４０が相対しているが、その間にはスペーサが挟まれており、そのスペーサによって一定の間隔が保たれている。トランジスタアレイ基板１と対向基板４０との間に液晶５０が封入されており、トランジスタアレイ基板１及び対向基板４０の周囲がシール材によって封止されている。この液晶ディスプレイパネルの表示面と反対側の背面の両方に、互いに偏光軸が直交する直線偏光板からなる偏光フィルタが設けられている。

また、図示は省略するが、トランジスタアレイ基板１及び対向基板４０の周囲において、蓄電用ライン７と対向電極４２が電気的に互いに接続されており、蓄電用ライン７と対向電極４２が等電位に保たれている。ここで、各画素において半導体ライン１７及び蓄電用ライン７と画素電極３とに挟まれた層間絶縁膜１６は誘電体として機能するため、これら半導体ライン１７、蓄電用ライン７、層間絶縁膜１６及び画素電極３でキャパシタを形成しており、蓄電用ライン７が平面視して画素電極３と重なっている箇所においてキャパシタの蓄電用電極として機能し、薄膜トランジスタ４の寄生容量による電圧降下等を補償する。つまり、画素を等価回路で表すと図３のようになる。図３において、キャパシタ２１は、画素電極３と、対向電極４２と、それらの間に挟まれた液晶５０とから構成されたものであり、補助キャパシタ２２は、画素電極３と、蓄電用ライン７の一部である蓄電用電極と、それらの間に挟まれた層間絶縁膜１６とから構成されたものである。蓄電用ライン７と対向電極４２が電気的に接続されているので、キャパシタ２１の電位Ｖｃｏｍ側の電極が対向電極４２となり、補助キャパシタ２２の電位Ｖｃｏｍ側の電極が蓄電用ライン７となる。蓄電用ライン７が電位Ｖｃｏｍとなっているので、この補助キャパシタ２２が蓄積容量方式のキャパシタとなる。なお、蓄電用ライン７及び対向電極４２が接地されていれば、定電位Ｖｃｏｍは０Ｖになる。

次に、液晶ディスプレイパネルの製造方法について説明する。

（工程１−１）
まず、前面透明基板４１の一方の面４１ａにクロム又は酸化クロムの黒色膜を気相成長法（スパッタリング法、ＣＶＤ法、ＰＶＤ法等）により成膜し、フォトリソグラフィ法によってレジストのマスクを黒色膜に施し、マスクをした状態で黒色膜に対してエッチングをすることによって黒色膜を形状加工し、レジストを除去する。これにより、ブラックマトリクス４４を得る。

（工程１−２）
次に、液滴吐出法（インクジェット法）、印刷法等によって赤・緑・青の樹脂を順にパターニングし、ブラックマトリクス４４の各開口部にカラーフィルタ４３を得る。次に、気相成長法により対向電極４２をべた一面に成膜する。

（工程１−３）
次に、ラビング法等により対向電極４２上に配向膜４５を形成する。以上のようにして対向基板４０製造する。

（工程１−４）
一方、背面透明基板２の一方の面２ａに導電膜を気相成長法により成膜し、フォトリソグラフィ法によってレジストのマスクを導電膜に施し、マスクをした状態で導電膜に対してエッチングをすることによって導電膜を形状加工し、マスクを除去する。これにより、複数のゲートライン５を得る。

（工程１−５）
次に、気相成長法によりゲート絶縁膜８を一面に成膜した後、透明な半導体である金属酸化物膜を気相成長法により一面に成膜する。

（工程１−６）
次に、気相成長法により酸化珪素又は窒化珪素の絶縁膜を一面に成膜し、フォトリソグラフィ法によってレジストのマスクを絶縁膜に施し、マスクをした状態でその絶縁膜に対してエッチングをすることによって絶縁膜を形状加工し、マスクを除去する。これにより複数のチャネル保護膜１１を得る。

（工程１−７）
次に、Ｇａ等の不純物を含有した透明な半導体である不純物ドープ金属酸化物膜を気相成長法により一面に成膜するが、その膜厚を１００ｎｍ以上にすると良い。次にフォトリソグラフィ法によってレジストのマスクを不純物ドープ金属酸化物膜上に施す。ここで、マスクの平面形状は、平面視して複数の蓄電用ライン７及び複数の薄膜トランジスタ４の不純物半導体膜１２，１３全体の形状と同じである。そして、マスクをした状態で不純物ドープ金属酸化物膜及び金属酸化物膜に対してエッチングをすることによって不純物ドープ金属酸化物膜及び金属酸化物膜を形状加工し、マスクを除去する。これにより、複数の薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を得るとともに、同時に複数の半導体ライン１７及び蓄電用ライン７を得るが、半導体膜１０はチャネル保護膜１１によってチャネル領域を保護されるのでその中央部がエッチャントによって除去されない。このように、蓄電用ライン７及び半導体ライン１７を形成する工程を、薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を形成する工程と同時に行うので、製造工程が簡易になる。なお、不純物半導体膜１２，１３は、予め不純物が混入された金属酸化物膜でなくてもよい。すなわち、真性の金属酸化物膜を成膜後にイオン注入をすることで不純物ドープ金属酸化物膜とすることが可能である。

（工程１−８）
次に、導電膜を気相成長法により成膜し、フォトリソグラフィ法によってレジストのマスクを導電膜に施し、マスクをした状態で導電膜に対してエッチングをすることによって導電膜を形状加工し、マスクを除去する。これにより、複数の薄膜トランジスタ４のドレイン電極１４及びソース電極１５並びに複数のソースライン６を得る。

（工程１−９）
次に、気相成長法により層間絶縁膜１６を一面に成膜した後、平面視して各ドレイン電極１４に重なる箇所においてコンタクトホール１６ａを形成する。次に、気相成長法により透明導電膜を一面に成膜するが、コンタクトホール１６ａ内にもその透明な導電材が埋まる。次いで、フォトリソグラフィ法によってレジストのマスクを透明導電膜に施し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極３を得る。

（工程１−１０）
次に、ラビング法等により配向膜１８を形成する。以上にようにトランジスタアレイ基板１を製造する。

（工程１−１１）
以上のように製造したトランジスタアレイ基板１と対向基板４０の間にスペーサを挟んでトランジスタアレイ基板１と対向基板４０を相対向させ、トランジスタアレイ基板１と対向基板４０の間に液晶５０を注入し、これら基板の周囲をシール材で封止する。

以上のように製造された液晶ディスプレイパネルにおいて、複数のゲートライン５には所定パルス幅の走査信号がシフトレジスタによって順次印加され、一本のゲートライン５が選択されている期間内に複数のソースライン６に階調信号がデータドライバによって印加される。これにより、選択されているゲートライン５に接続されたそれぞれの薄膜トランジスタ４に階調信号が書き込まれ、薄膜トランジスタ４に書き込まれた階調信号は次に選択されるまで保持される。ここで、画素ごとに補助キャパシタ２２が形成されているので、薄膜トランジスタ４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。

また、平面視して画素電極３に蓄電用ライン７及び半導体ライン１７が重なっているが、蓄電用ライン７及び半導体ライン１７が透明であるため、画素の開口率が低くなることを抑えることができる。

〔実施形態２〕
実施形態２における液晶ディスプレイパネルについて説明する。
図４は図１に示されたトランジスタアレイ基板１とは別のトランジスタアレイ基板１０１を示した平面図である。図５はこのトランジスタアレイ基板１０１を用いた液晶ディスプレイパネルを示した断面図であり、図５（ａ）は図４のＡ₁−Ａ₂線に沿った断面図であり、図５（ｂ）は図４のＢ₁−Ｂ₂線に沿った断面図である。以下、実施形態２の液晶ディスプレイパネルが実施形態１の液晶ディスプレイパネルと異なる点について主に説明するが、図４及び図５において実施形態１の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態２における液晶ディスプレイパネルが実施形態１における液晶ディスプレイパネルと異なる点は、トランジスタアレイ基板１０１に設けられた薄膜トランジスタ１０４の構造である。つまり実施形態１の薄膜トランジスタ４が逆スタガ型構造であったのに対して実施形態２の薄膜トランジスタ１０４はコプラナ型構造になっている。それに伴い、実施形態２における液晶ディスプレイパネルには、半導体ラインが設けられていない。

薄膜トランジスタ１０４の不純物半導体膜１１２，１１３は、実施形態１における不純物半導体膜１２，１３のように成膜時に不純物が混入されていてもよいし、可視光のフォトンエネルギーより大きな金属酸化物（酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム）からなる真性の半導体膜を成膜した後にイオン注入法により不純物をその半導体膜にドープしたものである。同様にどの蓄電用ライン１０７も、イオン注入法により不純物を半導体膜にドープしたものである。これら蓄電用ライン１０７は所定間隔を離して互いに平行となって配列されている。これら蓄電用ライン１０７は背面透明基板２の周囲において電気的に共通接続されており、どの蓄電用ライン１０７もほぼ等電位になっている。

不純物半導体膜１１２，１１３の間には、不純物半導体膜１１２，１１３と一体になった半導体膜１１０が形成されている。半導体膜１１０は、実施形態１の半導体膜１０と同様に、可視光のフォトンエネルギーより大きな金属酸化物（酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム）からなる。

複数の薄膜トランジスタ１０４の半導体膜１１０及び不純物半導体膜１１２，１１３並びに複数の蓄電用ライン１０７は背面透明基板２の対向基板４０側の面２ａに形成されており、複数の薄膜トランジスタ１０４の半導体膜１１０及び不純物半導体膜１１２，１１３並びに複数の蓄電用ライン１０７全体を被覆するようにゲート絶縁膜１０８がべた一面に形成されている。このゲート絶縁膜１０８は実施形態１におけるゲート絶縁膜８と同じ材料から形成されている。

ゲート絶縁膜１０８上には、複数のゲートライン１０５が所定間隔を離して互いに平行となって形成されており、平面視してゲートライン１０５と蓄電用ライン１０７が直交している。平面視してゲートライン１０５の一部が半導体膜１１０に重なっており、その重なった部分が薄膜トランジスタ１０４のゲート電極１０９を形成している。ゲートライン１０５は、実施形態１におけるゲートライン５と同じ材料から形成されている。

これらゲートライン１０５を被覆するように層間絶縁膜１１６がべた一面に形成されている。平面視して不純物半導体膜１１２に重なる部分であってゲート絶縁膜１０８及び層間絶縁膜１１６には、コンタクトホール１１６ａが形成されており、平面視して不純物半導体膜１１３に重なる部分であってゲート絶縁膜１０８及び層間絶縁膜１１６には、コンタクトホール１１６ｂが形成されている。これらコンタクトホール１１６ａ，１１６ｂはそれぞれ不純物半導体膜１１２，１１３にまで通じている。

コンタクトホール１１６ａ，１１６ｂには、クロム、クロム合金、アルミ、アルミ合金等の導電性材料が埋め込まれており、コンタクトホール１１６ａではその導電性材料が薄膜トランジスタ１０４のドレイン電極１１４を形成し、コンタクトホール１１６ｂではその導電性材料が薄膜トランジスタ１０４のソース電極１１５を形成する。

層間絶縁膜１１６上には、複数のソースライン１０６が形成されている。これらソースライン１０６は所定間隔を離して互いに平行となって配列されており、平面視してソースライン１０６と蓄電用ライン１０７が交互に配列されているとともにソースライン１０６とゲートライン１０５が直交している。各ソースライン１０６には同じ列にある薄膜トランジスタ１０４のソース電極１１５が一体となって形成されている。ソースライン１０６、ソース電極１１５及びドレイン電極１１４はそれぞれ実施形態１のソースライン６、ソース電極１５及びドレイン電極１４と同じ材料から形成されている。

層間絶縁膜１１６上には更に複数の画素電極１０３がマトリクス状に配列されており、画素電極１０３の一部が対応する薄膜トランジスタ１０４のドレイン電極１１４に接して重なっている。画素電極１０３は、実施形態１の画素電極３と同じ材料から形成されている。なお、画素電極１０３とソースライン１０６は互いに離れており、これら画素電極１０３は平面視して複数のゲートライン５と複数のソースライン６によって囲まれた領域にそれぞれ配置されている。

これら画素電極１０３及びソースライン１０６を被覆するように配向膜１１８がべた一面に形成されている。この配向膜１１８は、実施形態１の配向膜１８と同じものである。

平面視して画素電極１０３に蓄電用ライン１０７が重なっており、画素電極１０３と蓄電用ライン１０７との間にはゲート絶縁膜１０８及び層間絶縁膜１１６が介在しているので、ここに蓄積容量方式のキャパシタが形成されている。この蓄電用ライン１０７のうち平面視して画素電極１０３と重なっている部分が蓄電用電極である。

また、図示は省略するが、トランジスタアレイ基板１０１及び対向基板４０の周囲において、蓄電用ライン１０７と対向電極４２が電気的に互いに接続されており、蓄電用ライン１０７と対向電極４２が等電位に保たれている。

この液晶ディスプレイパネルの製造方法において、対向基板４０の製造方法（工程１−１〜工程１−３）と、対向基板４０とトランジスタアレイ基板１０１を対向させて液晶５０を封入する方法（工程１−１１）は、実施形態１の場合と同様である。従って、トランジスタアレイ基板１０１の製造方法について主に説明する。

（工程２−１）
まず、透明な半導体である金属酸化物膜を気相成長法により背面透明基板２の一方の面２ａ全面に成膜し、複数の薄膜トランジスタ１０４の半導体膜１１０に対応する箇所にレジストのマスクを形成し、マスクをした状態でｎ⁺の不純物（例えば、Ｇａ）をイオン注入法により金属酸化物膜に注入し、マスクを除去する。これにより、金属酸化物膜は、マスクを施した領域では不純物がドープされていない半導体となり、マスクを施してない領域では不純物がドープされた不純物半導体となる。

（工程２−２）
次に、その金属酸化物膜上にレジストのマスクを形成するが、特に、複数の薄膜トランジスタ１０４の半導体膜１１０及び不純物半導体膜１１２，１１３並びに複数の蓄電用ライン１０７に対応する箇所にマスクを形成する。次に、マスクをした状態でエッチングを行うことで金属酸化物膜を形状加工し、マスクを除去する。これにより、複数の薄膜トランジスタ１０４の半導体膜１１０及び不純物半導体膜１１２，１１３並びに複数の蓄電用ライン１０７を得る。

（工程２−３）
次に、気相成長法によりゲート絶縁膜１０８をべた一面に成膜する。その後、ゲート絶縁膜１０８上に導電膜を気相成長法により成膜し、レジストのマスクをその導電膜上に形成し、マスクをした状態でその導電膜に対してエッチングをすることによって導電膜を形状加工し、マスクを除去する。これにより、複数のゲートライン１０５を得る。

（工程２−４）
次に、気相成長法により層間絶縁膜１１６をべた一面に成膜する。その後、平面視して不純物半導体膜１１２に重なる部分にコンタクトホール１１６ａをそれぞれ形成するとともに、平面視して不純物半導体膜１１３に重なる部分にコンタクトホール１１６ｂをそれぞれ形成する。

（工程２−５）
次に、気相成長法により導電膜を一面に成膜するが、コンタクトホール１１６ａ，１１６ｂ内にもその導電材が埋まる。そして、その導電膜上にレジストのマスクを形成するが、マスクの形状は複数の薄膜トランジスタ１０４のドレイン電極１１４及びソース電極１１５並びに複数のソースライン１０６に対応させる。そして、マスクをした状態でその導電膜に対してエッチングすることによって導電膜を形状加工し、マスクを除去する。

（工程２−６）
次に、気相成長法により透明導電膜を一面に成膜するが、その透明導電膜上にレジストのマスクを形成し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極１０３を得る。

（工程２−７）
次に、ラビング法等により配向膜１１８を形成する。以上にようにトランジスタアレイ基板１０１を製造する。

以上の実施形態２においても、蓄電用ライン１０７を形成する工程を、薄膜トランジスタ１０４の不純物半導体膜１１２，１１３を形成する工程と同時に行うので、トランジスタアレイ基板１強いては液晶ディスプレイパネルの製造工程が簡易になる。

また、蓄電用ライン１０７、ゲート絶縁膜１０８、層間絶縁膜１１６、画素電極１０３の順に積層してなるキャパシタが画素ごとに形成されているので、薄膜トランジスタ１０４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して画素電極１０３に透明な蓄電用ライン１０７及び半導体ライン１７が重なっているため、画素の開口率が低くなることはない。

〔実施形態３〕
実施形態３における液晶ディスプレイパネルについて説明する。
図６は、図１に示されたトランジスタアレイ基板１とは別のトランジスタアレイ基板２０１を示した平面図である。図７は、このトランジスタアレイ基板２０１を用いた液晶ディスプレイパネルを示した断面図であって、図６のＡ₁−Ａ₂線に沿った断面図である。以下、実施形態３の液晶ディスプレイパネルが実施形態１の液晶ディスプレイパネルと異なる点について主に説明するが、図６及び図７において実施形態１の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態３における液晶ディスプレイパネルが実施形態１における液晶ディスプレイパネルと異なる点は、実施形態１では蓄電用ライン７の一部が補助キャパシタ２２の蓄電用電極を兼ねているのに対し、実施形態３では蓄電用ライン２０７と補助キャパシタ２２２の蓄電用電極２２３が独立しており、蓄電用ライン２０７に蓄電用電極２２３が接続されていることである。

この蓄電用ライン２０７は、不純物半導体から形成されたものではなく、ゲートライン５を形成する際に成膜した導電膜から形成されたものである。蓄電用ライン２０７は、平面視してゲートライン５のそれぞれの間においてゲートライン５と平行となって背面透明基板２上に形成されている。これら蓄電用ライン２０７は背面透明基板２の周囲において電気的に共通接続されており、どの蓄電用ライン２０７もほぼ等電位になっている。

また、平面視して蓄電用ライン２０７に一部重なるようにして蓄電用電極２２３及び半導体膜２２４が形成されている。蓄電用電極２２３及び半導体膜２２４は平面視して画素電極３に重なっているが、蓄電用電極２２３及び半導体膜２２４からなる組が一組につき一つの画素電極３に対応配置されている。

半導体膜２２４はゲート絶縁膜８上に形成されており、蓄電用電極２２３は平面視して半導体膜２２４に重なって半導体膜２２４上に形成されている。半導体膜２２４は、薄膜トランジスタ４の半導体膜１０を形成する際に成膜した金属酸化物膜から形成されたものである。蓄電用電極２２３は、薄膜トランジスタ４の不純物半導体膜１２，１３を形成する際に成膜した不純物ドープ金属酸化物膜から形成されたものである。従って、半導体膜２２４は、半導体膜１０と同様に、可視光のフォトンエネルギーより大きな金属酸化物（例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム）から形成されたものであり、可視光透過性を有する。蓄電用電極２２３も、不純物半導体膜１２，１３と同様に、可視光のフォトンエネルギーより大きな金属酸化物（酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム）にｎ⁺の不純物（例えば、Ｇａ）をドープしたものであり、可視光透過性を有する。

これら蓄電用電極２２３は層間絶縁膜１６に被覆されている。蓄電用電極２２３と画素電極３との間には層間絶縁膜１６が介在しており、その箇所において補助キャパシタ２２２が形成されている。この補助キャパシタ２２２は、蓄積容量方式のキャパシタである。

平面視して蓄電用ライン２０７と蓄電用電極２２３が重なる部分であって蓄電用電極２２３、半導体膜２２４及びゲート絶縁膜８には、コンタクトホール２２３ａが形成されており、コンタクトホール２２３ａは蓄電用ライン２０７まで通じている。コンタクトホール２２３ａには導電性材料２２５が埋め込まれており、この導電性材料２２５によって蓄電用電極２２３と蓄電用ライン２０７が導電している。導電性材料２２５は、ソースライン５等を形成する際に成膜した導電膜から形成されたものである。

また、図示は省略するが、トランジスタアレイ基板２０１及び対向基板４０の周囲において、蓄電用ライン２０７と対向電極４２が電気的に互いに接続されており、蓄電用ライン２０７と対向電極４２が等電位に保たれている。

この液晶ディスプレイパネルの製造方法において、対向基板４０の製造方法（工程１−１〜工程１−４）と、対向基板４０とトランジスタアレイ基板２０１を対向させて液晶５０を封入する方法（工程１−１１）は、実施形態１の場合と同様である。

また、トランジスタアレイ基板２０１を製造する方法は、実施形態１のトランジスタアレイ基板１を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態１に対応したものである。

（工程１−４）
フォトリソグラフィ法により導電膜上に形成するマスクの形状は、ゲートライン５に対応した形状のみならず、更に蓄電用ライン２０７に対応した形状も加える。これにより、導電膜をエッチングすれば、複数のゲートライン５及び複数の蓄電用ライン２０７を得ることができる。

（工程１−５）及び（工程１−６）
実施形態１の場合と同じである。

（工程１−７）
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態１における蓄電用ライン７の分が無いが、代わりに複数の蓄電用電極２２３の分がある。つまり、マスクの平面形状は、平面視して複数の蓄電用電極２２３及び複数の薄膜トランジスタ４の不純物半導体膜１２，１３全体の形状と同じである。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を得るとともに、同時に複数の半導体膜２２４及び複数の蓄電用電極２２３も得る。

（工程１−７−１）
次の工程１−８を行う前に、平面視して蓄電用ライン２０７と蓄電用電極２２３が重なるそれぞれの部分にコンタクトホール２２３ａを形成し、コンタクトホール２２３ａを蓄電用ライン２０７まで通す。

（工程１−８）
気相成長法により導電膜をべた一面に成膜することによって、コンタクトホール２２３ａに導電性材料２２５が埋まる。次に、複数の薄膜トランジスタ４のドレイン電極１４及びソース電極１５並びに複数のソースライン６用にマスクをフォトリソグラフィ法により形成するが、更にそれぞれのコンタクトホール２２３ａに対応する部分にもマスクを施す。このような状態でエッチングを行うと、複数の薄膜トランジスタ４のドレイン電極１４及びソース電極１５並びに複数のソースライン６を得ることができ、更にコンタクトホール２２３ａ及びその表層にも導電性材料２２５が残留する。

（工程１−９）及び（工程１−１０）
実施形態１の場合と同じである。

以上の実施形態３においては、蓄電用ライン２０７を形成する工程を、ゲートライン５を形成する工程と同時に行うので、トランジスタアレイ基板２０１強いては液晶ディスプレイパネルの製造工程が簡易になる。また、蓄電用電極２２３及び半導体膜２２４を形成する工程を、薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ２２２が画素ごとに形成されているので、薄膜トランジスタ４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。

また、平面視して画素電極３に蓄電用ライン２０７が重なっているが、蓄電用ライン２０７はキャパシタの電極としては用いておらず単なる配線であるため、抵抗が許される限り蓄電用ライン２０７を細くすることができる。そのため、蓄電用ライン２０７によって開口率が大きく低減することを抑えることができる。また、平面視して蓄電用電極２２３及び半導体膜２２４が画素電極３に重なっているが、それらが透明であるため画素の開口率が低くなることを抑えることができる。

〔実施形態４〕
実施形態４における液晶ディスプレイパネルについて説明する。
図８は、図１に示されたトランジスタアレイ基板１とは別のトランジスタアレイ基板３０１を示した平面図である。図９はこのトランジスタアレイ基板３０１を用いた液晶ディスプレイパネルを示した断面図であり、図９（ａ）は図８のＡ₁−Ａ₂線に沿った断面図であり、図９（ｂ）は図８のＢ₁−Ｂ₂線に沿った断面図である。図１０は、隣り合う四つの画素の等価回路を示した図面である。以下、実施形態４の液晶ディスプレイパネルが実施形態１の液晶ディスプレイパネルと異なる点について主に説明するが、図８、図９及び図１０において実施形態１の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態４における液晶ディスプレイパネルが実施形態１における液晶ディスプレイパネルと異なる点は、実施形態１では補助キャパシタ２２の一方の蓄電用電極（蓄電用ライン７）が共通接続されているのに対し、実施形態３では補助キャパシタ３２２の一方の蓄電用電極３２３が隣りの行のゲートライン５に接続されていることである。つまり、実施形態１では補助キャパシタ２２が蓄積容量方式のキャパシタであったのに対し、実施形態４では補助キャパシタ３２２が付加容量方式のキャパシタである。

蓄電用電極３２３及び半導体膜３２４は平面視して画素電極３に重なるようにして形成されていおり、蓄電用電極３２３及び半導体膜３２４からなる組が一組につき一つの画素電極３に対応配置されている。また、蓄電用電極３２３及び半導体膜３２４の一部が平面視して隣りの行のゲートライン５に重なっている。

半導体膜３２４はゲート絶縁膜８上に形成されており、蓄電用電極３２３は平面視して半導体膜３２４に重なって半導体膜３２４上に形成されている。半導体膜３２４は、薄膜トランジスタ４の半導体膜１０を形成する際に成膜した金属酸化物膜から形成されたものである。蓄電用電極３２３は、薄膜トランジスタ４の不純物半導体膜１２，１３を形成する際に成膜した不純物ドープ金属酸化物膜から形成されたものである。従って、半導体膜３２４は、半導体膜１０と同様に、可視光のフォトンエネルギーより大きな金属酸化物（例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム）から形成されたものであり、可視光透過性を有する。蓄電用電極３２３も、不純物半導体膜１２，１３と同様に、可視光のフォトンエネルギーより大きな金属酸化物（酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム）にｎ⁺の不純物（例えば、Ｇａ）をドープしたものであり、可視光透過性を有する。

これら蓄電用電極３２３は層間絶縁膜１６に被覆されている。蓄電用電極３２３と画素電極３との間には層間絶縁膜１６が介在しており、その箇所において補助キャパシタ３２２が形成されている。

平面視してゲートライン５と蓄電用電極３２３が重なる部分であって蓄電用電極３２３、半導体膜３２４及びゲート絶縁膜８には、コンタクトホール３２３ａが形成されており、コンタクトホール２２３ａは蓄電用ライン２０７まで通じている。コンタクトホール２２３ａには導電性材料３２５が埋め込まれており、この導電性材料３２５によって蓄電用電極３２３とゲートライン５が導電している。導電性材料３２５は、ソースライン５等を形成する際に成膜した導電膜から形成されたものである。

この液晶ディスプレイパネルの製造方法において、対向基板４０の製造方法（工程１−１〜工程１−４）と、対向基板４０とトランジスタアレイ基板３０１を対向させて液晶５０を封入する方法（工程１−１１）は、実施形態１の場合と同様である。

また、トランジスタアレイ基板３０１を製造する方法は、実施形態１のトランジスタアレイ基板１を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態１に対応したものである。

（工程１−４）、（工程１−５）及び（工程１−６）
実施形態１の場合と同じである。

（工程１−７）
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態１における蓄電用ライン７の分が無いが、代わりに複数の蓄電用電極３２３の分がある。つまり、マスクの平面形状は、平面視して複数の蓄電用電極３２３及び複数の薄膜トランジスタ４の不純物半導体膜１２，１３全体の形状と同じである。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を得るとともに、同時に複数の半導体膜３２４及び蓄電用電極３２３も得る。

（工程１−７−２）
次の工程１−８を行う前に、平面視して隣りの行のゲートライン５と蓄電用電極３２３が重なるそれぞれの部分にコンタクトホール３２３ａを形成し、コンタクトホール３２３ａをゲートライン５まで通す。

（工程１−８）
気相成長法により導電膜をべた一面に成膜することによって、コンタクトホール３２３ａに導電性材料３２５が埋まる。次に、複数の薄膜トランジスタ４のドレイン電極１４及びソース電極１５並びに複数のソースライン６用にマスクをフォトリソグラフィ法により形成するが、更にそれぞれのコンタクトホール３２３ａに対応する部分にもマスクを施す。このような状態でエッチングを行うと、複数の薄膜トランジスタ４のドレイン電極１４及びソース電極１５並びに複数のソースライン６を得ることができ、更にコンタクトホール３２３ａ及びその表層にも導電性材料３２５が残留する。

（工程１−９）及び（工程１−１０）
実施形態１の場合と同じである。

以上の実施形態４においても、蓄電用電極３２３及び半導体膜３２４を形成する工程を、薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ３２２が画素ごとに形成されているので、薄膜トランジスタ４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して蓄電用電極３２３及び半導体膜３２４が画素電極３に重なっているが、それらが透明であるため画素の開口率が低くなることを抑えることができる。

〔実施形態５〕
実施形態５における液晶ディスプレイパネルについて説明する。
図１１は図１に示されたトランジスタアレイ基板１とは別のトランジスタアレイ基板４０１を示した平面図である。図１２は、このトランジスタアレイ基板４０１を用いた液晶ディスプレイパネルを示した断面図であって、図１１のＡ₁−Ａ₂線に沿った断面図である。以下、実施形態５の液晶ディスプレイパネルが実施形態１の液晶ディスプレイパネルと異なる点について主に説明するが、図１１及び図１２において実施形態１の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態５における液晶ディスプレイパネルが実施形態１における液晶ディスプレイパネルと異なる点は、実施形態１では画素電極３が層間絶縁膜１６上に形成されているのに対し、実施形態５では画素電極４０３が平坦化膜４１９上に形成されていることである。

平坦化膜４１９は、層間絶縁膜１６上にべた一面に形成されている。この平坦化膜４１９は、比誘電率が３〔Ｆ／ｍ〕以下の低誘電率材料から形成されたものであり、例えばＰＭＭＡ、ポリカーボネート、エポキシ樹脂、その他の透明な樹脂から形成されたものである。この平坦化膜４１９が形成されることによって層間絶縁膜１６の表面に生じた段差が解消され、平坦化膜４１９の表面がほぼ平坦な面となっている。これにより、画素電極４０３も平坦に形成され、液晶５０にディスクリネーションが発生することを抑えることができる。なお、平面視してドレイン電極１４に重なる部分であって平坦化膜４１９及び層間絶縁膜１６には、コンタクトホール４１９ａが形成されており、画素電極４０３と一体形成された透明導電材がコンタクトホール４１９ａに埋め込まれており、画素電極４０３とドレイン電極１４が導電している。

また、平面視してゲートライン５のそれぞれの間において、蓄電用ライン４０７がゲートライン５と平行となって背面透明基板２上に形成されている。これら蓄電用ライン２０７は、不純物半導体から形成されたものではなく、ゲートライン５を形成する際に成膜した導電膜から形成されたものである。これら蓄電用ライン４０７は背面透明基板２の周囲において電気的に共通接続されており、どの蓄電用ライン４０７もほぼ等電位になっている。

また、薄膜トランジスタ４の不純物半導体膜１２の一部が、平面視して蓄電用ライン４０７の一部に重なっている。この重なっている部分が蓄電用電極４２３として機能し、蓄電用ライン４０７と、蓄電用電極４２３と、その間に挟まれたゲート絶縁膜８により補助キャパシタ４２２が形成されている。補助キャパシタ４２２は蓄積容量方式のキャパシタである。

また、平面視して蓄電用電極４２３が画素電極４０３の一部に重なっており、これらの間に層間絶縁膜１６及び平坦化膜４１９が挟まれているが、平坦化膜４１９の比誘電率が低く、その厚さも１μｍ以上であるため、この箇所における容量は補助キャパシタ４２２に比較しても無視できるほど小さい。

この液晶ディスプレイパネルの製造方法において、対向基板４０の製造方法（工程１−１〜工程１−３）と、対向基板４０とトランジスタアレイ基板４０１を対向させて液晶５０を封入する方法（工程１−１１）は、実施形態１の場合と同様である。

また、トランジスタアレイ基板４０１を製造する方法は、実施形態１のトランジスタアレイ基板１を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態１に対応したものである。

（工程１−４）
フォトリソグラフィ法により導電膜上に形成するマスクの形状は、ゲートライン５に対応した形状のみならず、更に蓄電用ライン４０７に対応した形状も加える。これにより、導電膜をエッチングすれば、複数のゲートライン５及び複数の蓄電用ライン４０７を得ることができる。

（工程１−５）
ゲート絶縁膜８、金属酸化物膜の順に成膜した後、半導体膜１０に対応したレジストのマスクをフォトリソグラフィ法により施し、マスクをした状態でその金属酸化物膜に対してエッチングをすることによって金属酸化物膜を形状加工し、マスクを除去する。これにより複数の半導体膜１０を得る。

（工程１−６）
実施形態１の場合と同じである。

（工程１−７）
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態１における蓄電用ライン７の分が無いが、代わりに複数の蓄電用電極４２３の分がある。つまり、マスクの平面形状は、平面視して複数の蓄電用電極４２３及び複数の薄膜トランジスタ４の不純物半導体膜１２，１３全体の形状と同じである。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ４の不純物半導体膜１２，１３を得るとともに、同時に不純物半導体膜１２と一体になった蓄電用電極４２３も得る。

（工程１−８）
実施形態１の場合と同じである。

（工程１−９）
実施形態１では層間絶縁膜１６を形成した後にコンタクトホール１６ａを形成したが、実施形態５では層間絶縁膜１６を成膜した次にコンタクトホールを形成しない。その代わり、層間絶縁膜１６の成膜後、スピンコート、ディップ法等の所与の塗布法により液状の樹脂を層間絶縁膜１６上にべた一面に成膜し、その樹脂膜が硬化したら、その樹脂膜に対して機械的研磨又は化学的研磨を施すことによって、平坦化膜４１９を得る。次に、平面視して各ドレイン電極１４に重なる箇所においてコンタクトホール４１９ａを形成する。次に、気相成長法により透明導電膜を一面に成膜するが、コンタクトホール４１９ａ内にもその透明な導電材が埋まる。次いで、フォトリソグラフィ法によってレジストのマスクを透明導電膜に施し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極４０３を得る。

（工程１−１０）
実施形態１の場合と同じである。

以上の実施形態５においても、蓄電用電極４２３及び半導体膜３２４を形成する工程を、薄膜トランジスタ４の半導体膜１０及び不純物半導体膜１２，１３を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ３２２が画素ごとに形成されているので、薄膜トランジスタ４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して蓄電用電極３２３及び半導体膜３２４が画素電極３に重なっているが、それらが透明であるため画素の開口率が低くなることを抑えることができる。

実施形態５においては、蓄電用ライン４０７を形成する工程を、ゲートライン５を形成する工程と同時に行うので、トランジスタアレイ基板２０１の製造工程が簡易になる。また、蓄電用電極４２３を形成する工程を、薄膜トランジスタ４の不純物半導体膜１２，１３を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ４２２によって薄膜トランジスタ４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、抵抗が許される限り蓄電用ライン４０７を細くすることができるから、蓄電用ライン５０７によって開口率が大きく低減することを抑えることができる。また、平面視して蓄電用電極４２３が透明であるため画素の開口率が低くなることを抑えることができる。

〔実施形態６〕
実施形態６における液晶ディスプレイパネルについて説明する。
図１３は、図１に示されたトランジスタアレイ基板１とは別のトランジスタアレイ基板５０１を示した平面図である。図１４はこのトランジスタアレイ基板５０１を用いた液晶ディスプレイパネルを示した断面図であり、図１４（ａ）は図１３のＡ₁−Ａ₂線に沿った断面図であり、図１４（ｂ）は図１３のＢ₁−Ｂ₂線に沿った断面図である。以下、実施形態６の液晶ディスプレイパネルが実施形態１の液晶ディスプレイパネルと異なる点について主に説明するが、図１３及び図１４において実施形態１の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態６における液晶ディスプレイパネルは、実施形態５における液晶ディスプレイパネルと同様に、層間絶縁膜１６上に平坦化膜５１９が形成されており、コンタクトホール５１９ａを通じて画素電極５０３とドレイン電極１１４が導電している。

また、薄膜トランジスタ４の不純物半導体膜１２の一部が、平面視して、隣りのゲートライン５の一部に重なっている。この重なっている部分が蓄電用電極５２３として機能し、隣りのゲートライン５と、蓄電用電極５２３と、その間に挟まれたゲート絶縁膜８により補助キャパシタ５２２が形成されている。なお、補助キャパシタ５２２が付加容量方式のキャパシタである。

この液晶ディスプレイパネルの製造方法において、対向基板４０の製造方法（工程１−１〜工程１−３）と、対向基板４０とトランジスタアレイ基板４０１を対向させて液晶５０を封入する方法（工程１−１１）は、実施形態１の場合と同様である。

また、トランジスタアレイ基板４０１を製造する方法は、実施形態１のトランジスタアレイ基板１を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態１に対応したものである。

（工程１−４）
実施形態１の場合と同じである。

（工程１−５）
ゲート絶縁膜８、金属酸化物膜の順に成膜した後、半導体膜１０に対応したレジストのマスクをフォトリソグラフィ法により施し、マスクをした状態でその金属酸化物膜に対してエッチングをすることによって金属酸化物膜を形状加工し、マスクを除去する。これにより複数の半導体膜１０を得る。

（工程１−６）
実施形態１の場合と同じである。

（工程１−７）
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態１における蓄電用ライン７の分が無いが、代わりに複数の蓄電用電極４２３の分がある。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ４の不純物半導体膜１２，１３を得るとともに、同時に不純物半導体膜１２と一体になった蓄電用電極５２３も得る。

（工程１−８）
実施形態１の場合と同じである。

（工程１−９）
実施形態１では層間絶縁膜１６を形成した後にコンタクトホール１６ａを形成したが、層間絶縁膜１６の成膜後、スピンコート、ディップ法等の所与の塗布法により液状の樹脂を層間絶縁膜１６上にべた一面に成膜し、その樹脂膜が硬化したら、その樹脂膜に対して機械的研磨又は化学的研磨を施すことによって、平坦化膜５１９を得る。次に、平面視して各ドレイン電極１４に重なる箇所においてコンタクトホール５１９ａを形成する。次に、気相成長法により透明導電膜を一面に成膜するが、コンタクトホール５１９ａ内にもその透明な導電材が埋まる。次いで、フォトリソグラフィ法によってレジストのマスクを透明導電膜に施し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極５０３を得る。

（工程１−１０）
実施形態１の場合と同じである。

実施形態６においては、蓄電用電極５２３を形成する工程を、薄膜トランジスタ４の不純物半導体膜１２，１３を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ５２２によって薄膜トランジスタ４の端子間電気結合（リーク電流、容量結合等）を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して蓄電用電極５２３が透明であるため画素の開口率が低くなることを抑えることができる。

本発明を適用したトランジスタアレイ基板の電極構成を示した平面図である。 図２（ａ）は図１のＡ₁−Ａ₂線に沿った断面図であり、図２（ｂ）は図１のＢ₁−Ｂ₂線に沿った断面図である。 画素の等価回路図である。 図４は図１に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図５（ａ）は図４のＡ₁−Ａ₂線に沿った断面図であり、図５（ｂ）は図４のＢ₁−Ｂ₂線に沿った断面図である。 図１、図４に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図６のＡ₁−Ａ₂線に沿った断面図である。 図１、図４、図６に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図９（ａ）は図８のＡ₁−Ａ₂線に沿った断面図であり、図９（ｂ）は図８のＢ₁−Ｂ₂線に沿った断面図である。 隣り合う四つの画素の等価回路図である。 図１、図４、図６、図８に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図１１のＡ₁−Ａ₂線に沿った断面図である。 図１、図４、図６、図８、図１１に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図１４（ａ）は図１３のＡ₁−Ａ₂線に沿った断面図であり、図１４（ｂ）は図１３のＢ₁−Ｂ₂線に沿った断面図である。

符号の説明

１、１０１、２０１、３０１、４０１、５０１ … トランジスタアレイ基板
２ … 背面透明基板
３、４０３、５０３ … 画素電極
４、１０４ … 薄膜トランジスタ
５、１０５ … ゲートライン
６、１０６ … ソースライン
７、１０７、４０７、５０７ … 蓄電用ライン
８、１０８ … ゲート絶縁膜
９、１０９ … ゲート電極
１０、１１０ … 半導体膜
１２、１３、１１２、１１３ … 不純物半導体膜
１４、１１４ … ドレイン電極
１５、１１５ … ソース電極
１６、１１６ … 層間絶縁膜
２２、２２２、３２２、４２２、５２２ … 補助キャパシタ
２２３、３２３、４２３、５２３ … 蓄電用電極

Claims (9)

1. 金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板の製造方法であって、
   蓄電用ラインと前記トランジスタのゲート電極とを第１の導電層として形成する工程と、
   透明な半導体である金属酸化物に不純物がドープされた第２の導電層を、第１の絶縁層を介した前記第１の導電層の上層側における前記トランジスタのドレイン電極に対応する第１の領域と前記蓄電用ラインに対応する第２の領域とに形成するとともに前記第１の領域の前記第２の導電層と前記第２の領域の前記第２の導電層とが連結されるように形成する工程と、
   第３の導電層としての画素電極を、該画素電極が前記第１の領域で前記第２の導電層と電気的に接続されるように第２の絶縁層を介して前記第２の導電層の上層側に形成する工程と、
   を含むことを特徴とするトランジスタアレイ基板の製造方法。
2. 前記第２の導電層は、前記第１の領域における前記第２の導電層と前記第２の領域における前記第２の導電層とを連結する連結部が前記画素電極と重なる領域に形成されることを特徴とする請求項１に記載のトランジスタアレイ基板の製造方法。
3. 前記第２の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにｎ型の不純物がドープされたものであることを特徴とする請求項１または２に記載のトランジスタアレイ基板の製造方法。
4. 透明な金属酸化物からなる半導体層を前記第１の絶縁層の上層側に形成する工程を有し、
   前記第２の導電層は、前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする請求項１から３の何れかに記載のトランジスタアレイ基板の製造方法。
5. 金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板であって、
   蓄電用ラインと前記トランジスタのゲート電極とが第１の導電層として形成され、
   透明な半導体である金属酸化物に不純物がドープされた第２の導電層が、第１の絶縁層を介した前記第１の導電層の上層側における前記トランジスタのドレイン電極に対応する第１の領域と前記蓄電用ラインに対応する第２の領域とに形成されているとともに前記第１の領域における前記第２の導電層と前記第２の領域における前記第２の導電層とを連結するように形成され、
   第３の導電層としての画素電極が、第２の絶縁層を介して前記第２の導電層の上層側に、前記第１の領域で前記第２の導電層と電気的に接続されるように形成されていることを特徴とするトランジスタアレイ基板。
6. 前記第２の導電層は、前記第１の領域と前記第２の領域とを連結する連結部が前記画素電極と重なる領域に形成されていることを特徴とする請求項５に記載のトランジスタアレイ基板。
7. 前記第２の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにｎ型の不純物がドープされたものであることを特徴とする請求項５または６に記載のトランジスタアレイ基板。
8. 前記第２の導電層は、透明な前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする請求項５から７の何れかに記載のトランジスタアレイ基板。
9. 前記ゲート電極に接続するように前記第１の導電層として形成されたゲートラインを有し、
   前記蓄電用ラインは、前記ゲートラインに沿う方向に延伸するように且つ前記画素電極の配置領域を横断するように形成されていることを特徴とする請求項５から８の何れかに記載のトランジスタアレイ基板。

Images