JP5250929B2 - トランジスタおよびその製造方法 - Google Patents

Description

本発明は、酸化物半導体を用いたトランジスタおよびその製造方法に関する。

一般に、電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、高品質なアモルファスシリコンや多結晶シリコンは、成膜に２００℃以上の温度を必要とするため、フレキシブルなポリマーフィルムを基材として用いて、フレキシブルデバイスを実現することは困難であった。
また近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は、真空プロセスを用いず、例えば、印刷プロセスで作成できるため、低温でトランジスタの製造の可能性があり、可撓性のプラスチック基材上に設けられる等の利点を有する。
しかしながら、有機半導体材料は、移動度が極めて低く、また経時劣化にも弱いという難点があり、未だ広範な使用、実用に至っていない。

以上のような状況を踏まえて、透明酸化物半導体を用いたデバイスの開発が行われている。透明酸化物は、低温で作成可能で、しかも高い移動度を示す特性を有しているので、例えば、基材、電極、絶縁膜等に透明材料を用いれば透明なデバイスを実現できる等、従来の材料になかった特性を持つ。前記透明酸化物半導体として、例えば、非晶質In-Ga-Zn-O材料を用いた電界効果型トランジスタが提案されている（非特許文献１参照）。
上記非特許文献１に記載の材料を用いたアモルファス酸化物半導体を半導体活性層として用いることで、室温でPET基板上に移動度が１０cm²/Vs前後の優れた特性を持つ透明電界効果型トランジスタの作成に成功している。
K. Nomura et al. Nature,432, 488（2004）

前記酸化物半導体は、低温で形成することができるので、各種基板を用いたトランジスタが得られる可能性が高まった。
しかしながら、本発明は、酸化物半導体をチャネル層に用いると、チャネル層とソース電極、ドレイン電極間の接触抵抗が大きくなり、良好なトランジスタが得られない恐れがあった。
また、前記チャネル層にドレイン集中が生じやすく同様に良好なトランジスタが得られない恐れがあった。

本発明は、酸化物半導体をチャネル層に用いると、チャネル層とソース電極、ドレイン電極間の接触抵抗が大きくなる課題、また、前記チャネル層にドレイン集中が生じやすくなる課題を解決し、酸化物半導体をチャネル層とした良好なトランジスタおよびその製造方法を提供することを目的とする。

請求項１に記載の発明は、基材上に設けられたゲート電極と、該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層、およびソース電極とドレイン電極を順次備えた半導体装置において、前記チャネル層とソース電極とドレイン電極の間に、前記チャネル層より導電率が高い介在層を設け、前記チャネル層および介在層が、同一組成で、組成比が異なる酸化物半導体であるＩｎＧａＺｎＯからなり、前記チャネル層の導電率σ１が、１０ ^−９ ≦σ１≦１０ ^−３ Ｓ／ｃｍ、介在層の導電率σ２が、１０ ^−３ ＜σ１≦１０ ^３ Ｓ／ｃｍの範囲とし、前記ゲート絶縁層が、チャネル層より導電率が小さい酸化物半導体から構成され、前記ゲート絶縁膜が、前記チャネル層および介在層と、同一組成で、組成比が異なる酸化物半導体であることを特徴とするトランジスタである。

請求項２記載の発明は、前記ゲート絶縁膜の導電率σ３が、１０^−１４≦σ３＜１０^−９ Ｓ／ｃｍの範囲であることを特徴とする請求項１記載のトランジスタである。

請求項３記載の発明は、前記基材が、プラスチック基材であることを特徴とする請求項１または２記載のトランジスタである。

請求項４に記載の発明は、
基材上にゲート電極を設ける工程と、
該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層を設ける工程と、
前記チャネル層上に、前記チャネル層の導電率よりも高い導電率を有する酸化物半導体からなる介在層を設ける工程と、
前記介在層上に、ソース電極とドレイン電極を形成するための電極層を形成する工程と、
前記ソース電極と前記ドレイン電極を形成する工程と、
を有し、
前記チャネル層および介在層が、同一組成で、組成比が異なる酸化物半導体であるＩｎＧａＺｎＯからなり、前記チャネル層の導電率σ１が、１０ ^−９ ≦σ１≦１０ ^−３ Ｓ／ｃｍ、介在層の導電率σ２が、１０ ^−３ ＜σ１≦１０ ^３ Ｓ／ｃｍの範囲とし、前記ゲート絶縁層が、チャネル層より導電率が小さい酸化物半導体から構成され、前記ゲート絶縁膜が、前記チャネル層および介在層と、同一組成で、組成比が異なる酸化物半導体であることを特徴とするトランジスタの製造方法である。

請求項５に記載の発明は、
基材上にゲート電極を設ける工程と、
該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層を設ける工程と、
前記チャネル層上に、前記チャネル層の導電率よりも高い導電率を有する酸化物半導体からなる介在層を設ける工程と、
少なくとも前記チャネル層と介在層の周辺部をエッチング処理により、島状とする工程と、
前記介在層上に、ソース電極とドレイン電極を形成するための電極層を形成する工程と、
前記ソース電極と前記ドレイン電極を形成する工程と、
を有し、
前記チャネル層および介在層が、同一組成で、組成比が異なる酸化物半導体であるＩｎＧａＺｎＯからなり、前記チャネル層の導電率σ１が、１０ ^−９ ≦σ１≦１０ ^−３ Ｓ／ｃｍ、介在層の導電率σ２が、１０ ^−３ ＜σ１≦１０ ^３ Ｓ／ｃｍの範囲とし、前記ゲート絶縁層が、チャネル層より導電率が小さい酸化物半導体から構成され、前記ゲート絶縁膜が、前記チャネル層および介在層と、同一組成で、組成比が異なる酸化物半導体であることを特徴とするトランジスタの製造方法である。

請求項６に記載の発明は、前記チャネル層と介在層が、連続成膜法により形成することを特徴とする請求項４または５記載のトランジスタの製造方法である。

本発明は、以上の構成からなるので、チャネル層とソース電極、ドレイン電極間に前記チャネル層より低抵抗の介在層を設けることにより、ドレイン電界集中と接触抵抗の低減化を図ることができた。
また、ゲート絶縁層とチャネル層、介在層のうち、少なくとも二層を、組成が同じで、酸素以外の構成元素の組成比が異なる酸化物半導体を用いることで、複数層を連続成膜することができ、高スループット、かつ、界面汚染の抑制が可能となった。

さらに、また、低温プロセスで、ゲート電極、ゲート絶縁膜、チャネル層、介在層およびソース電極とドレイン電極を形成することが可能となり、基材として、プラスチック基材を用いることが可能となった。

本発明のトランジスタの一例を図１に示す。
基材１上に設けられたゲート電極２と、該ゲート電極２上に、ゲート絶縁層３、酸化物半導体からなるチャネル層４、およびチャネル領域１０を有するソース電極８とドレイン電極９を順次備えた半導体装置において、前記チャネル層４とソース電極８とドレイン電極９の間に、チャネル領域１０を有し、かつ前記チャネル層４より導電率が高い介在層７を設けたことを特徴とするトランジスタである。

ここで、前記基材１は、ガラス、プラスチック等の基材を使用することができ、特に、プラスチック基材を用いることで、フレキシブルなトランジスタの提供が可能となる。
また、ゲート電極２は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜であってもよいし、酸化インジウム（In₂O₃）、酸化スズ（SnO₂）、酸化亜鉛（ZnO）、酸化カドミウム（CdO）、酸化インジウムカドミウム（CdIn₂O₄）、酸化カドミウムスズ（Cd₂SnO₄）、酸化亜鉛スズ（Zn₂SnO₄）等の酸化物材料でもよい。
また、前記酸化物材料に不純物をドープしたものも好適に用いられる。例えば、In₂O₃にスズ（Sn）やモリブデン（Mo）、チタン（Ti）をドープしたもの、SnO₂にアンチモン（Sb）やフッ素（F）をドープしたもの、ZnOにインジウム、アルミニウム、ガリウム（Ga）をドープしたものなどである。

また、ソース電極８およびドレイン電極９は、前記ゲート電極２と同じ材料、または異なる材料を用いてもよい。
また、前記それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、または、導電性ペーストを用いてスクリーン印刷等の方法を用いて形成される。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。

チャネル層４は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等の酸化物半導体材料を用いることができるが、これらに限定されるものではない。
このチャネル層４に用いる酸化物半導体は、導電率σ１が、10^-9≦σ１≦10^-3 S/cmであるのが好ましい。

また、介在層７は、前記チャネル層４と同じ組成で、組成比の異なる酸化物半導体からなり、導電率が前記チャネル層４の導電率より高い酸化物半導体を用いる。
この介在層４に用いる酸化物半導体は、導電率σ２が、10^-3<σ２≦10³ S/cmの範囲であるのが好ましい。

ゲート絶縁層３は、絶縁材料であれば特に限定されないが、無機酸化物および無機窒化物もしくは無機酸化-窒化物（オキシナイトライド）を用いるのが好ましい。
具体的には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニアなどのいずれかの単独、もしくは二種以上の混合系、または二層以上積層して使用できるが、これらに限定されるものではない。
特に、前記チャネル層４および介在層７と同じ組成で、組成比が異なる高抵抗の酸化物半導体を用いるのが好ましい。具体的には、ゲート絶縁膜は、導電率σ３が、10^-14≦σ３ <10^-9S/cmの範囲の酸化物半導体を用いるのが好ましい。
そして、ゲート絶縁層４は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD（Chemical VaporDeposition）、光CVD法、ホットワイヤーCVD法、ゾルゲル法などの方法を用いて形成される。
絶縁層４は、厚さが４０ｎｍnm〜１μｍの範囲であることが望ましいが、これらに限定されるものではない。

次に、本発明のトランジスタの製造方法を、図２を参照して説明する。
基材上にスパッタリング法等を用いゲート電極層を形成後、フォトリソグラフィーなど公知の手法でゲート電極２を形成する（図２（ａ）参照。
次に、前記ゲート電極上に、ゲート絶縁層３、酸化物半導体からなるチャネル層４を、スパッタリング法など公知の手法で設け、さらに介在層７を同様にスパッタリング法など公知の手法で設ける（図２（ｂ）参照）。
ここで、介在層７は、前記チャネル層の導電率よりも高い導電率を有する酸化物半導体を使用する。
次に、チャネル層４と介在層７をフォトリソグラフィーなどの手法で、周辺部を一括エッチングして、島状にとする（図２（ｃ）参照）。
このとき、ゲート絶縁層３も同様に周辺部を一括エッチングしての島状としてもよい。

次に、前記介在層７上に、ソース電極８とドレイン電極９を形成するための電極層６を同様にスパッタリング法など公知の手法で形成する（図２（ｄ）参照）。
前記電極層６および介在層７にチャネル領域１０を形成することで、ソース電極８とドレイン電極９を形成され、トランジスタが完成する（図２（ｅ）参照）。
なお、電極層６および介在層７にチャネル領域１０の形成は、まず、電極層６を、フォトリソグラフィーなどの手法で、ソース電極８とドレイン電極９を形成した後、このソース電極８とドレイン電極９をマスクとして用い、介在層７にドレイン領域１０を形成する。
あるいは、電極層６および介在層７を、フォトリソグラフィーなどの手法で同時に処理し、ドレイン領域１０を形成する。

本発明の薄膜トランジスタは、液晶ディスプレー、有機ELディスプレー、光書き込み型コレステリック液晶型ディスプレー、Twisting Ball 方式ディスプレー、トナーディスプレー方式ディスプレー、可動フィルム方式ディスプレー、センサーなどのデバイスに使用することができる。

まず、ＰＥＴからなる基板１上に、スパッタリング法でアルミニウム膜を製膜し、該アルミニウム膜を、フォトリソグラフィー法を用いてゲート電極２を形成する。
次に、スパッタリング法によりゲート絶縁層３と、チャネル層となる半導体層４と介在層７を連続成膜し、積層構成とする。
このとき、少なくともチャネル層４および介在層７を構成する酸化物半導体５は、InGaZnOで構成され、チャネル層４形成と介在層７形成時で、スパッタリングのガス雰囲気を、チャネル層４形成時の酸素流量比が２％、介在層７形成時の酸素流量比が０％とすることで、チャネル層４の導電率が1×10^-4 S/cm、介在層７の導電率がσ×10⁰S/cmであった。
そして、チャネル層となる半導体層４と介在層７を、フォトリソグラフィー法で一括エッチングしてトランジスタを形成する領域を島状とした。
次に、アルミニウムをターゲットとし、スパッタリング法で、ソース電極、ドレイン電極となる電極層６を製膜した。
前記電極層６をフォトリソグラフィー法で、ソース電極８とドレイン電極９を形成した。
そして、ソース電極８とドレイン電極９間の介在層９を、エッチングしてトランジスタのチャネル領域１０を形成した。
以上の工程を経て、プラスチック基板上に設置されたゲート電極と、ゲート絶縁層と島状のチャネル層と介在層が積層され設けられたトランジスタを得ることができた。
また、介在層の上には、ソース電極とドレイン電極が形成され、ソース電極とドレイン電極の間にはチャネル領域が形成された構成とすることができた。

本発明のトランジスタの一例を示す説明図。 本発明のトランジスタの製造方法の一例を示す説明図。

符号の説明

１・・・基材
２・・・ゲート電極
３・・・ゲート絶縁層
４・・・チャネル層
６・・・電極層
７・・・介在層
８・・・ソース電極
９・・・ドレイン電極
１０・・・ドレイン領域

Claims (6)

1. 基材上に設けられたゲート電極と、該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層、およびソース電極とドレイン電極を順次備えた半導体装置において、前記チャネル層とソース電極とドレイン電極の間に、前記チャネル層より導電率が高い介在層を設け、前記チャネル層および介在層が、同一組成で、組成比が異なる酸化物半導体であるＩｎＧａＺｎＯからなり、前記チャネル層の導電率σ１が、１０ ^−９ ≦σ１≦１０ ^−３ Ｓ／ｃｍ、介在層の導電率σ２が、１０ ^−３ ＜σ１≦１０ ^３ Ｓ／ｃｍの範囲とし、前記ゲート絶縁層が、チャネル層より導電率が小さい酸化物半導体から構成され、前記ゲート絶縁膜が、前記チャネル層および介在層と、同一組成で、組成比が異なる酸化物半導体であることを特徴とするトランジスタ。
2. 前記ゲート絶縁膜の導電率σ３が、１０^−１４≦σ３＜１０^−９ Ｓ／ｃｍの範囲であることを特徴とする請求項１記載のトランジスタ。
3. 前記基材が、プラスチック基材であることを特徴とする請求項１または２記載のトランジスタ。
4. 基材上にゲート電極を設ける工程と、
   該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層を設ける工程と、
   前記チャネル層上に、前記チャネル層の導電率よりも高い導電率を有する酸化物半導体からなる介在層を設ける工程と、
   前記介在層上に、ソース電極とドレイン電極を形成するための電極層を形成する工程と、
   前記ソース電極と前記ドレイン電極を形成する工程と、
   を有し、
   前記チャネル層および介在層が、同一組成で、組成比が異なる酸化物半導体であるＩｎＧａＺｎＯからなり、前記チャネル層の導電率σ１が、１０ ^−９ ≦σ１≦１０ ^−３ Ｓ／ｃｍ、介在層の導電率σ２が、１０ ^−３ ＜σ１≦１０ ^３ Ｓ／ｃｍの範囲とし、前記ゲート絶縁層が、チャネル層より導電率が小さい酸化物半導体から構成され、前記ゲート絶縁膜が、前記チャネル層および介在層と、同一組成で、組成比が異なる酸化物半導体であることを特徴とするトランジスタの製造方法。
5. 基材上にゲート電極を設ける工程と、
   該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層を設ける工程と、
   前記チャネル層上に、前記チャネル層の導電率よりも高い導電率を有する酸化物半導体からなる介在層を設ける工程と、
   少なくとも前記チャネル層と介在層の周辺部をエッチング処理により、島状とする工程と、
   前記介在層上に、ソース電極とドレイン電極を形成するための電極層を形成する工程と、
   前記ソース電極と前記ドレイン電極を形成する工程と、
   を有し、
   前記チャネル層および介在層が、同一組成で、組成比が異なる酸化物半導体であるＩｎＧａＺｎＯからなり、前記チャネル層の導電率σ１が、１０ ^−９ ≦σ１≦１０ ^−３ Ｓ／ｃｍ、介在層の導電率σ２が、１０ ^−３ ＜σ１≦１０ ^３ Ｓ／ｃｍの範囲とし、前記ゲート絶縁層が、チャネル層より導電率が小さい酸化物半導体から構成され、前記ゲート絶縁膜が、前記チャネル層および介在層と、同一組成で、組成比が異なる酸化物半導体であることを特徴とするトランジスタの製造方法。
6. 前記チャネル層と介在層が、連続成膜法により形成することを特徴とする請求項４または５記載のトランジスタの製造方法。