TWI291186B - Multi-layer capacitor - Google Patents
Multi-layer capacitor Download PDFInfo
- Publication number
- TWI291186B TWI291186B TW092124843A TW92124843A TWI291186B TW I291186 B TWI291186 B TW I291186B TW 092124843 A TW092124843 A TW 092124843A TW 92124843 A TW92124843 A TW 92124843A TW I291186 B TWI291186 B TW I291186B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductors
- divided
- inner conductor
- dielectric
- conductor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 239000004020 conductor Substances 0.000 claims abstract description 520
- 238000010030 laminating Methods 0.000 claims description 10
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- 230000000694 effects Effects 0.000 description 24
- 239000000919 ceramic Substances 0.000 description 15
- 238000003475 lamination Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 244000099147 Ananas comosus Species 0.000 description 1
- 235000007119 Ananas comosus Nutrition 0.000 description 1
- 244000241257 Cucumis melo Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
1291186 五、發明說明（1) 【發明所屬之技術領域】 * t發明係有關於大幅度降 ，電容元件，尤其係有關於適合用；=感(ESL)之積 層陶瓷電容元件。 用作解耗合電容元件之積 【先前技術】 置）因μ之CPU(主計算處理裝 力顯著増加度Λ…密/化’動作頻率變高而且耗電 向。日加。隨者’因耗電力降低，有動作電壓減少之傾 的電：ΐ動在=供:給cpu電力之電源，發生更高速、大 該電源之容畔::内將5亥電抓變動所伴隨之電壓變動抑制在 令纤值内。 因而’如圖1 8所示，在電诉夕史a 7 _ 用將稱為解輕合電容元件之積::：疋= 朿上頻繁的使 接之形式。而，在電源之高速丄ί 充放雷，&丄 ^ L之變動時利用迅速之 兄狡電，自本積層電容元件100供 制電源102之電壓變動。 供、、、nCPUl〇4電流，使得抑 動變It!著今曰之⑽之動作頻率更高頻化，電流變
右ϊίίί 大’圖18所示之積層電容元件100本身且 有之專價串聯電感(ESL)對於電源之電壓變 ： 即，在圖18所示之CPU104之電源電路使用之以曰往之積 層電容兀件100 ’因表示其等價電路之圖18所示之係寄生 成分之ESL南，隨著圖19所*之電流！之變動，該ESL妨礙 1291186 五、發明說明（2) 積層電容元件100之充放電。因而，和上述一樣電源之電 壓v之變動如圖19所示易變大，正無法應付今後之cpu之高 速化。 其理由係由於，用以下之式1近似在係電流之暫態時 之充玫電時之電壓變動，ESL之高低和電源之電壓變動之 大小相關。 dV = ESL ·di/dt 式 1 ^在此，dV係暫態時之電壓變動，i係電流變動量（A)， t係變動時間（粆）。 %此外’圖2 1所示之以往之積層電容元件在構造上將各 自《又置了圖22所示之2種内部導體114、116之一對陶磁層 交互的疊層後，形成電介質素體H2。又，各自向電 介質素體112之彼此相向之二個側面112B、112C各自拉出2 種内部導體114、116，各自和配置於電介質素體112之外 部之端子電極1 1 8、1 2 0連接。 【發明内容】 發明要解決之課題 種積層電
考慮上述之實情，本發明之目的在於提供 容元件，大幅度降低ESL。 解決課題之手段 為達成上述之目的，本發明之第一形態之積層電容元 件’在由複數電介質片疊層而形成之電介質素體内以夾在 電"貝片之形式各自配置複數内部導體， 1·^ 2030-5865-PF(Nl).ptd 第5頁
1291186 五、發明說明（3) 其特徵在於 該内部導體 至少一對第 向之二側面拉出 至少一對第 部導體之二側面 拉出； 由以下之構件構成· 一内部導體，各自向該電介質片之彼此相 ;及 二内部導體，各自向和拉出一對該第一内 不同之該電介質素體之彼此相向之二側面 在一對該第一内部導體之間經由該電介質片配置該第 二内部導體 在一對該第二内部導體之間經由該電介質片配置該第 一内部 在 電介質 式各自 導體。 本發明之 片疊層而 配置複數 之彼此相向之二 出一對該第一内 此相向 即 構成該複數内部 部導體 之其中 之二側面 ，利用這 第一形態之積層電容元件，具有在由複數 形成之電介質素體内以夾在電介質片之形 内部導體之構造。又，各自向該電介質片 側面拉出一對第一内部導體，各自向和拉 部導體之二側面不同之該電介質素體之彼 拉出一對第二内部導體。 些一對第一内部導體及一對第二内部導體 導體，在一對第一内部導體及一對第二内 方之内部導體之間配置另一方之内部導體 之中之一 一個。 例如，藉著 上一對第一内部 體之相向之二側面各自拉出這一對第一内部導體，在這 在中間夾住一個第二内部導體，因在構造 導體彼此變成同極，而且各自向電介質素
2030-5865-PF(Nl).ptd 第6頁 1291186 ---^ 五、發明說明 對第一内部導體 内部導體，也由 因此，因在 生將磁場相抵消 反向流動，也產 些各内部導體間 元件本身具有之 效果。 自以上，若 可使積層電容元 量變大，可抑制 之積層電容元件 元件。 最好本發明 内’電流彼此反向流動。而，在一對第二 於相同之理由電流彼此反向流動。 對第 内部導體電流反向流動，不僅產 之作用’因在一對第二内部導體之間電流 生將磁場相抵消之作用。而且，隨著在這 產生將磁場相抵消之作用，可使積層電容 寄生電感變小，產生降低等價串聯電感之 依據本發明之第一形態之積層電容元件， 件大幅度低ESL化，隨著在高頻帶之衰減 電源之電壓變動。即，本發明之第一形態 在CPU之電源電路可適合用作解耦合電容 至少一對第 之第一形態之積層電容元件，包括： 一端子電極，各自配置於該電介質辛 彼此相向之二側面，而且各自和一對該第一内部口之 接，及 至少一對第 子電極之側面相 而且各自和一對 在此情況， 元件之外部連接 對第 電 二端子電極，各自配置於和配置該第一端 異之該電介質素體之彼此相向之二侧面， 該第二内部導體連接。 彼此相向之一對第一端子電極和積層電容 成彼此具有同極之形式，又，彼此相向之 極和積層電容元件之外部連接成彼此具有 同極之形式。結果，一對第一内部導體之間彼此變成同
1291186 月說明（5) 極，而且一對第一内部導體之間彼此變成同極，可更確實 達成本發明之第一形態之積層電容元件之作用效果。 最好該第一内部導體及第二内部導體之至少其中之一 由以並排延伸之形式分割而交互的向該電介質素體之彼此 相尚之二側面突出之複數分割導體構成。 即’在各自將一對第一内部導體分割之複數對分割導 艘之間電流反向流動。或，在各自將一對第二内部導體分 割之複數對分割導體之間電流反向流動。結果，在疊層方 向配置之内部導體之間，不僅各自產生將磁場相抵消之作 用，各自在同一面上並排延伸之相鄰之分割導體之間也因 電流反向流動，產生將磁場相抵消之作用。 結果，隨著在這些各分割導體間產生將磁場相抵消之 作用，可使積層電容元件本身具有之寄生電感更小， 等價串聯電感之效果增大。 最好位於同一平面内之相鄰之該分割導體各自和 配置於彼此相向之二側面之該端子電極連接 做，各自流向相鄰之分割導體 ^^樣 最好在該第一内部導=電變成相反。 知子電極及第二端子電極連接之拉 ::亥 可。 円°卩導體同寬、較窄、較寬都 最=在U導體形成和該端子電極連接· 在同一平面内配置3個以上 拉出邛， 接這些分割導體之中之間上^導/ ’ M由該拉出部連 ^ 一個相鄰之分割導體之間。藉 第8頁
2030-5865-PF(Nl).ptd 1291186 五、發明說明（6) 著照這樣構成，在同一平面内相 向變成彼此相反。 鄰之分割 導體之電流之流 最好在彼此相向之位置 之寬度大致相同。藉著將拉 使得和端子電極之連接確實 該分割導體之平面形狀 形或梯形、或者其他之形狀 使靜電電容變大，長方形、 本發明之第二形態之積 片疊層而形成之電介質素體 配置複數内部導體， 其特徵在於： 配置於同一平面内之該拉出部 出部之寬度設為大致相同，可 0 未特別限定，係長方形、三角 都可，但是為了以有限之尺寸 二角形或梯形較好。 層電容元件，在由複數電介質 内以夾在電介質片之形式各自
該内部導體由以下之構件構成： 至少一對第一内部導體，各自向該電介質片之彼此相 向之一側面拉出；及 至 >、一對第二内部導體，各自向和拉出一對該第一内 部導體之二側面不同之該電介質素體之彼此相向之二側面 拉出； 配置該第 配置該第
在一對該第一内部導體之間經由該電介質片 二内部導體； ' 在一對該第二内部導體之間經由該電介質片 一内部導體； °亥第 内部導體由以在同一平面内並排延伸之形式分 割而父互的向該電介質素體之彼此相向之二側面拉出之複
2030-5865-PF(Nl).ptd
第9頁 1291186 五、發明說明（7) 數分割導體構成
隔著該第二内部導體在疊層方向相鄰 體之分割導體各自配置於自平面箭號惻看 平面箭號側看重複之分割導體之間交互的 反向。 重複之位置，自 拉出成各自變成 若依據本發明之第二形態之積層電容元件，除了 明之第一形態之積層電容元件之作用欵果以外，^具有$ 下所示之作用效果。即’隔著第二内部導體在疊層;^ 鄰之第一内部導體之分割導體彼此變成同極，而且電流彼 此反向流動。而且，在同一平面内相鄰之分割導體之間 電流也彼此反向流動。 因此， 間電流反向 向流動，產 並排延伸之 生將磁場相 在疊層方向 流動，又， 生將磁場相 相鄰之分割 抵消之作用 配置之第一 在一對第二 抵消之作用 導體之間電
内部導體之 内部導體之 。此外，在 流也彼此反 分割導體之 間電流也反 同一平面内 向流動，產 而且，隨著在# & 用，可使積層電容：二各導體間產生將磁場相抵消之作 低等價串聯電感之欵^本身具有之寄生電感變小，產生降 在本發明之第二 體和第一内部導體Γ形態之積層電容元件，該第二内部導 之形狀也可。 樣係分割之形狀也可，但是係未分割
本發明之第 複數對第一 ^形態之積層電容元件，包括·· 子電極，各自配置於該電介質素體之彼
2030-5865-PF(Nl).ptd
1291186
此相向之二側面，而且各自和複數分割導體連接；及 對第一端子電極，各自配置於和配置複數對第一山 子電極之二側面相異之該電介質素體之彼此相向之二側端 面’而且各自和一對該第二内部導體連接。 胃著在電介質素體之側面形成這些端子電極， 一 ^ ^體之分割導體確實的彼此變成同極，而且—對第 一内部導體之間確實的彼此變成同極。 《在本發明之第一及第二形態，該電介質素體之具體之 形狀未特別限定，但是形成長方體形狀較好。即，將電介 質片各自形成長方形等四邊形，藉著將這些電介質片疊1 層，將電介質素體形成長方體形狀。
、曾在本發明之第一及第二形態，在疊層方向將第一内部 5 -及第一内部導體各複數對各自配置於該電介質素體 脸11此情況，不僅積層電容元件之靜電電容變高，而且 击rri琢相抵’肖之作用變成更大，電感更大幅度減少，ESL
【實施方式】
Ϊ:形；Γ圖面所示之實施形態詳細說明本發明。 下口 上圖4表示本實施形態之積層陶瓷電容元件（。 ± 9電谷兀件）10。如這些圖所示，本積層電溶 π件1 0在主要都且女μ μ 〃烤所传到之長方體之燒結體之電介質 Η聂@々拉旺 /、有係猎著將由複數係電介質片之陶瓷 月：£層之積層體扭怯 π
第11頁 1291186 五、發明說明（9) =(。#在/上=體12内自上依次配置各自形成大致正 〆係長方形也可）之第—内部導體21、第二内 2=、第一内部導體22以及第二内部導艟24，在各自之内 V體間各自配置陶磁層1 2 A。 在本實施形態，在各自之間夾住係烘烤後之電 之陶磁層12A下在電介質素體12内依次配置4種内部導體 2一1、23、22以及24。在内部導體24之更下側，如圖3所 不，和上述一樣重複這4種内部導體21、23、22以及24的 疊層。在圖3所示之例子，將4種内部導體21、23、22以及 24之組配置成共2組。 在這些内部導體21〜24之材質上，不僅係基底金屬材 料之鎳、鎳合金、銅或者銅合金，也想到以這些金主 成分之材料。 # 如圖卜圖3所示，在第一内部導體21之左側部分形成 向電介質素體12之左側之側面12β(圖2所示）拉出之拉出部 2 1 A。本内部導體2 1自該拉出之側面丨2B向相向之側面 12D(圖2所示）延伸，在側面丨26以外之側面12c、12D、12E 未拉出。拉出部2 1A除外之第一内部導體2 1之平面形狀係 比陶磁層1 2A之平面形狀稍小之正方形或長方形之形狀/ 拉出部21A之寬度在本實施形態比第一内部導體21之寬度 窄。 又 在本第一内部導體2 1之下側經由陶磁層丨2 a配置之第 二内部導體23之前側部分形成向電介質素體丨2之前側之側 面12C(圖2所示）拉出之拉出部23A。本内部導體23自該拉 2030-5865-PF(Nl).ptd 第12頁 1291186 五、發明說明（ίο) 出之側面1 2C向相向之側面1 2E(圖2所示）延伸，在側面1 2C 以外之側面12B、12D、12E未拉出。拉出部23A除外之第二 内部導體2 3之平面形狀係比陶磁層1 2 A之平面形狀稍小之 正方形或長方形之形狀。拉出部23A之寬度在本實施形態 比第二内部導體23之寬度窄。
在本第二内部導體23之下側經由陶磁層12A配置之第 一内部導體2 2之右側部分形成向電介質素體丨2之右側之側 面12D(圖2所示）拉出之拉出部22A。本内部導體22自該拉 出之側面1 2 D向相向之側面1 2 B (圖2所示）延伸，在側面1 2 D 以外之側面12B、12C、12E未拉出。拉出部22A除外之第一 内部導體22之平面形狀係比陶磁層12A之平面形狀稍小之 正方形或長方形之形狀。拉出部22A之寬度在本實施形態 比第一内部導體22之寬度窄。 在 二内部 面 12E( 出之側 以外之 内部導 正方形 比第一 即 21 及 22 部導體 本第内部導體2 2之下侧經由陶磁層1 2 a配置之第 導體24_之後側部分形成向電介質素體1 2之後側之 貝 圖2所不）拉出之拉出部24A。本内部導體24自該拉 面12E向相向之側面12C(圖2所示）延伸，在側面12] 側面12B、12C、12D未拉出。拉出部24八除外之第二 體24之平面形狀係比陶磁層12A之平面形狀稍小之
或長方形之形狀。拉出部2 4 a之寬度在本實施形態 内部導體22之寬度窄。 · ，如圖1及圖3所示，在構造上在一對第一内部導骨 之間配置一個第二内部導體23，又，在一對第二户 2 3及24之間配置一個第一内部導體22。而，在本戸
1291186 五、發明說明（11) 部導體24之下側也和上述一樣依次配置圖3所示之4種内部 導體21、23、22以及24。 在本實施形態，各自向電介質素體丨2之彼此相向之二 側面12B及12D拉出第一内部導體21及22。又，各自向與拉 出第一内部導體21及22之二側面12B及12D相異之電介質素 體12之彼此相向之二側面12C及12E拉出第二内部導體23及 2 4 °即’分別在電介質素體丨2之4個側面各自配置這$種内 部導體 21、23、22、24 之拉出部 21A、23A、22Α、24A，使 得變成在電介質片之以圖i及圖2之箭號Z表示之疊層方向 投影後彼此不重疊之位置關係。 為了和内部導體21之拉出部21A連接，圖2及圖3所示 f 之第一端子電極31在電介質素體1 2之側面1 2B裝在電介質 素體12之外側。又，為了和内部導體22之拉出部22a連 接，第一端子電極32在電介質素體12之側面12D裝在電介 質素體12之外側。 此外，為了和内部導體23之拉出部23A連接，第二端 子電極3 3在電介質素體12之側面12c裝在電介質素體12之 外側。又，為了和内部導體24之拉出部24A連接，第二端
子電極34在電介質素體12之側面12E裝在電介質素體12之 外側。 即’在本實施形態，在電介質素體丨2之彼此相向之二 側面12B、12D各自配置一對第一端子電極31及32。又，在 和配置端子電極31及32之二側面128、121)相異之彼此相向 之一側面12C、12E各自配置一對第二端子電極μ及μ。
1291186 五、發明說明（12) ' " -*-- 在本實施形態，内部導體21〜24構成電容元件之彼此 相向之電極’在積層電容元件1 0之側面1 2B〜1 2E配置和這 f 1部導體21〜24連接之端子電極31〜34，構成圖4所示之 等“電路。因而，本實施形態之積層電容元件1 0成為在係 長方體之設為六面體形狀之電介質素體1 2之四個側面 12B〜12E全部各自配置端子電極31〜34之構造。 其次’說明本實施形態之積層電容元件丨〇之作用。 若依據本實施形態之積層電容元件10，具有在各自由 成為陶磁層12A之複數電介質片疊層而形成長方體形狀之 電介質素體12内以被夾在這些陶磁層12A間之形式各自配 置複數内部導體之構造。 | 又’在電介質素體1 2之彼此相向之二側面丨2b、1 2D各 自拉出一對内部導體21、22，在和拉出這一對内部導體 2 1、22之二侧面1 2B、1 2D相異之彼此相向之二側面丨2C、 12E各自拉出一對内部導體23、24。 即，利用這些一對内部導體2丨、22及一對内部導體 23、24構成該複數内部導體。在本實施形態，在第一内部 導體21、22之間配置第二内部導體2 3，又在第二内部導體 23、24之間配置第一内部導體22。 此外’在電介質素體1 2之彼此相向之二側面丨2B、丨2E) j 各自配置之一對第一端子電極3丨、32各自和該一對第一内· 部導體21、22連接。又，在和配置這些第一端子電極31、 3 2之側面1 2 B、1 2 D相異之彼此相向之二側面丨2 c、丨2 E各自 配置之一對第二端子電極33、34各自和該一對第二内部導
2030-5865-PF(Nl).ptd 第15頁
此反向流動下，一對第一内部導體2丨、22彼此變成同極。 1291186 五、發明說明（13) 體23、24連接。 即’ 一對内部導體21、22各自和電介質素體12之相向 之二側面1 2B、1 2D拉出，各自和彼此相向之一對端子電極 31、32連接。而且，如上述所示，一個第二内部導體u被 夾在這些第一内部導體21、22之間。而，為了發揮作為電 谷元件之功肖b，這一對端子電極31、32和積層電容元彳牛1〇 之外部之配線等連接成彼此具有同極性之形式。結果，在 這一對内部導體2 1、2 2内，如圖1之箭號所示，在電流彼 而，在一對第二内部導體23、24，也為了彼此相向之 一對第二端子電極33、34彼此具有月同極性，和積層電容 元件1 0之外部之配線等連接。因而，在這一對第二内部導 體2 3、24内’由於相同之理由如圖1之箭號所示，在電流 僅產生將磁場相抵消之作用，在一對内部導體2 3、2 4之間 電流反向流動，也產生將磁場相抵消之作用。而且，隨著 在這些各内部導體之間產生將磁場相抵消之作用，可使積 層電容元件10本身具有之寄生電感變小，產生降低等價串 聯電感之效果。 自以上’若依據實施形態之積層電容元件1 〇，適合用 作解耦合電容元件，可使積層電容元件1〇大幅度低ESL 化。而且’若依據實施形態之積層電容元件1 〇，隨著在高 頻帶之衰減量變大，可抑制電源之電壓變動，可適合用於
彼此反向流動下，一對内部導體23、24彼此變成同極。 因此’在一對内部導體2丨、2 2之間電流反向流動，不
2030-5865-PF(Nl).ptd 第16頁 1291186 五、發明說明（14) CPU之電源電路等。 21 著在電介質素體12内各自配置第-内部導體 少接猛内部導體23、24各複數對，不僅本實施形離 作：二=件10之靜電電容升高，而且將磁場相抵消之 作用交成更大，電感大幅度減少，ESL更降低。 在製造本實施形態之積層電容元件丨〇時， 等：邊：之電介質片疊層，可將電 體妒狀之雷丄=。結果，在本實施例，因變成在形成長方 S V 12之全部之側面12B〜12E設置内部導 =2。卜24之拉出部分之形<，ESL降低之效果發揮至最大 實施形態2 ", if，依照圖5及圖6說明本發明之積層電容元件之1 她形悲2。此外，對於和在實施形態丨所說明之構 構件賦與相同之符號，省略重複之說明。 ° " ，，上述之實施形態i，各内部導體在同一平面内單一 的’成。巾，在本實施形態之内部導體，如圖5及圖6所 :，以並排延伸之形式分割位於同一平面内 < 二
Ϊ音二之在最上疊層之第一内部導體21由交互的向電介 =體12之彼，相向之二側面12β、m(圖2所示）拉出之 複數（在本形態為2個）分割導體41、42構成。 袖夕ί ϋ 一内部導體21成對之第一内部導體22以並為Μ 申之形式为割而由交互的向電介質素體12之彼此相向之:
2030-5865-PF(Nl).ptd
1291186 五、發明說明（15) 側面12B、12D拉出之複數（在本形態為2個）分割導體43、 44構成。分割導體43、44相對於分割導體41、42自平面箭 號側看時重複，但是重複之分割導體本身彼此反向的向二 4則面1 2 B、1 2 D拉出。 即，在疊層方向（自平面箭號側看之方向）位於彼此相 向之分割導體41和分割導體43各自向彼此相向之二側面 1 2B、1 2D拉出。一樣的，在疊層方向位於彼此相向之分割 導體42和分割導體44各自向彼此相向之二側面12β、121)拉 出。在本實施形態，分割導體41及分割導體44各自和圖2 所示之端子電極31連接，分割導體42及分割導體43各自和 圖2所示之端子電極32連接。 在本實施形態，第二内部導體23也以並排延伸之形式 分割而由交互的向電介質素體12之彼此相向之二側面 12C、12E(圖2所示）拉出之複數（在本形態為2個）分割導體 45、46構成。又，第二内部導體24也以並排延伸之形式分 割而由交互的向電介質素體12之彼此相向之二側面i2c、 12E(圖2所不）拉出之複數（在本形態為2個）分割導體^、 48構成。分割導體45、46相對於分割導體47、48自平面箭 號側看時重複，但是重複之分割導體本身彼此反向的向二 側面12C、12E拉出。 即，在疊層方向（自平面箭號側看之方向）位於彼此相 向之分割導體45和分割導體47各自向彼此相向之二側面 12C、12E拉出。一樣的，在疊層方向位於彼此相向之分割 導體46和分割導體48各自向彼此相向之二側面12C、12E拉 第18頁 2030-5865-PF(Nl).ptd 1291186
出:在本實施形態，分割導體45及分割導體48各自和圖2 所示之端子電極33連接，分割導體46及分割導體4?各自和 圖2所示之端子電極34連接。 自以上，在分割導體41、42和分割導體43、44之間電 流如圖5之箭號所示反向流動，又，在分割導體45、46和 分割導體47、48之間電流如圖5之箭號所示反向流動。因 而，不僅各自產生將磁場相抵消之作用，在各自在同一面 上並排延伸之相鄰之分割導體41、42之間、分割導體43、 44之間、分割導體45、46之間以及分割導體47、48之間電 流也反向流動，各自產生將磁場相抵消之作用。 結果’隨著在這些各内部導體之間產生磁場之相抵消| 之作用，可使積層電容元件1〇本身具有之寄生電感更小， 降低等價串聯電感之效果增大。 實施形態3 ^其次’依照圖7說明本發明之積層電容元件之實施形 悲3。此外’對於和在實施形態1所說明之構件相同之構件 賦與相同之符號，省略重複之說明。
、在本實施形態，第一内部導體2 1 —樣的並排延伸之形 式分割而由向電介質素體12之彼此相向之二側面12β、12D 拉出之複數（在本形態為3個）分割導體51、52、53構成。 又’第一内部導體22 —樣的以並排延伸之形式分割而 由向電介質素體12之彼此相向之二側面12b、12D拉出之複 數（在本形態為3個）分割導體54、55、56構成。這些分割
1291186
導體54、55、56相對於分割導體5丨、52、53自平面箭號側 看時重複，但是重複之分割導體本身彼此反向的向二側* 12B、12D 拉出。 即，在疊層方向位於彼此相向之分割導體5丨和分割導 體54各自向彼此相向之二側面12b、1 2D拉出。一樣的，在 疊層方向位於彼此相向之分割導體52和分割導體55各自向 彼此相向之二側面1 2B、1 2D拉出。一樣的，在疊層方向^ 於彼此相向之分割導體53和分割導體56各自向彼此相向 二側面12B、12D拉出。 在本實施形態，分割導體51、53、55各自和圖2所示 之端子電極31連接，分割導體52、54、56各自和圖2所八 之端子電極32連接。 不 二内部導體23也以並排延伸之形式分割而由向電介質 素體12之彼此相向之二側面12C、丨2E(圖2所示）拉出之、 數（在本形態為3個）分割導體57、58、59構成。又，第^ 内部導體24也一樣的以並排延伸之形式分割而由向電介質 素體12之彼此相向之二側面12c、12E(圖2所示）拉出之、 數（在本形態為3個）分割導體60、61、62構成。這些八1 導體60、61、62相對於分割導體57、58、59自平—刀 看時重複，但是重複之分割導體本身彼此反向 1 : 12C、12E拉出。 口 一側面 即，在疊層方向位於彼此相向之分割導體57和分 ，60各自向彼此相向之二側面12C、12E拉出。一樣的= 豐層方向位於彼此相向之分割導體58和分割導體6丨各自=
2030-5865-PF(N1).ptd 第20頁 1291186 五、發明說明（18) ---T- 彼此相向之二側面12C、12E拉出。一樣的，在疊層方向位 於彼此相向之分割導體59和分割導體62各自向彼此相向之 二側面12C、12E拉出。 ° 在本實施形態，分割導體58、60、62各自和圖2所示 之端子電極33連接，分割導體57、59、61各自和圖2所示 之端子電極34連接。 $ 因而，在分割導體51、52、53和分割導體54、55、56 之間電流如圖7之箭號所示反向流動。又，在分割導體 57、58、59和分割導體6〇、61、62之間電流如圖\之箭號 所示反向流動。結果，各自產生將磁場相抵消之作用"/〜此 外，在各自在同一面上並排延伸之分割導體5ι、、Μ 間、分割導體54、55、56之間、分割導體57、58、59之 以及分割導體60、61、62之間，也因在相鄰之分割導體之 間電流反向流動，各自產生將磁場相抵消之作用。 一 結果，和實施形態2 —樣，可使積層電容元件1〇 具有之寄生電感更小，降低等價串聯電感之欵果增大。身 實施形態4 其次，依照圖8說明本發明之積層電容亓 乃㈡ ％分儿件之實絲 > 態4。此外，對於和在實施形態丨所說明之構件相 賦與相同之符號，省略重複之說明。 在本實施形態，如圖8所示
从 ^ 内部導體21以並為 延伸之形式分割而由交互的向電介質素體丨2之彼此相向 二側面12B、12D(圖2所示）拉出之複數分割導體71
2030-5865-PF(Nl).ptd 第21頁 1291186 五、發明說明（19) 成。但，在本實施形態，分割導體71用拉出部71A連接， 整體上形成大致U字形。又，在分割導體72 一體形成寬度 和拉出部71A相同之拉出部72A，整體上形成大致υ字形。 而，分割導體72之前端側部分進入一對之分割導體71之 間。 和第一内部導體21成對之第一内部導體22 一樣的以並 排延伸之形式分割而由交互的向電介質素體丨2之彼此相向 之二側面12B、12D拉出之複數分割導體73、74構成。分割 導體73、74相對於分割導體7丨、72自平面箭號側看時重 複’但是重複之分割導體本身彼此反向的向二側面12^、 12D拉出。 割導體73用拉出部73A連接，整體上形成大致u字形。 又，在分割導體74 —體形成寬度和拉出部73A相同之拉出 部74A，整體上形成大致τ字形。而，分割導 部分進入一對之分割導體73之間。 之…則
又’配置於第一内部導體21及22之間之第二内部導體 2 3以並排延伸之形式分割而由交互的向電介質素體1 2之彼 此相向之二側面12(：、12E(圖2所示）拉出之複數分割導體 75、76構成。但，在本實施形態，分割導體75用拉出部 75A連接，整體上形成大致u字形。又，在分割導體76 一體 形成寬度和拉出部75A相同之拉出部76A，整體上形成大致 T字形。而，分割導體76之前端側部分進入一對之分割導 和第二内部導體23成對之第二内部導體24 _樣的以並
2030-5865.PF(Nl).Ptd 第22頁 1291186
排延伸之形式分割而由交互的 之二侧面12C、12E拉出之複數 導體77、78相對於分割導體75 複，但是重複之分割導體本身 1 2 E拉出。 向電介質素體12之彼此相向 分割導體77、78構成。分割 、7 6自平面箭號側看時重 彼此反向的向二側面1 2 C、 分割導體77用拉出部77A連接，整體上形成大致^ 形。又，在分割導體78 —體形成寬度和拉出部77A相同之 拉出部78A，整體上形成大致7字形。而，分割導體?8之前 端側部分進入一對之分割導體7 了之間。
這些分割導體71、7 4和端子電極3 1連接，分割導體 72、73和端子電極32連接，分割導體75、78和端子電極33 連接，分割導體76、77和端子電極34連接，各分割導體 Π〜78和實施形態2 —樣的各自和圖2所示之各端子電極 31〜34連接。
自以上，在疊層方向位於彼此相向之分割導體7 1和分 割導體73之間電流如圖8之箭號所示反向流動。又，在分 割導體72和分割導體74之間一樣的電流反向流動，又，在 疊層方向位於彼此相向之分割導體7 5和分割導體7 7之間電 流如圖8之箭號所示反向流動。此外，在分割導體7 6和分 割導體78之間’因電流反向流動，各自產生 之作用。X，-樣的在分割導體73、74之間、分 75、76之間以及分割導體77、78之間，也因電流反向流 動，各自產生將磁場相抵消之作用。 Μ 結果’在本實施形態，也和實施形態2 一樣，可使積
降低等價串聯電 1291186 層電容元件ίο本身具有之寄生電感更小 感之效果增大。 實施形態5 其次，依照圖9說明本發明之積層電容元件之實施形 態5。此外，對於和在實施形態丨所說明之構件相同之構件 賦與相同之符號’省略重複之說明。 在本貫施形悲，如圖9所示，第一内部導體2丨以並排 延伸之形式分割而由交互的向電介質素體丨2之彼此相向之 二側面12B、12D(圖2所示）拉出之複數（在本實施形態2個） 分割導體8 1、8 2構成。但，在本實施形態，這些分割導體 81及分割導體82各自形成大致三角形。 ° 又’和第一内部導體21成對之第一内部導體22 一樣的 以並排延伸之形式分割而由交互的向電介質素體丨2之彼此 相向之一側面1 2 B、1 2 D拉出之複數（在本實施形態2個）分 割導體83、84構成。在本實施形態，這些分割導體μ及分 割導體84各自形成大致三角形。這些分割導體83及84相對 於分割導體81、82自平面箭號側看時各自重複的配置於點 對稱位置，點對稱之分割導體本身彼此反向的向二側面’ 12B、12D 拉出。 配置於第一内部導體21及22之間之第二内部導體23以 並排延伸之形式分割而由交互的向電介質素體丨2之彼此相 向之二側面1 2 C、1 2 E (圖2所示）拉出之複數（在本實施形態 2個）分割導體8 5、8 6構成。但，在本實施形態，這些分割
2030-5865-PF(Nl).ptd 第24頁 1291186
導體85及分割導體86各自形成大致三角形。 和第二内部導體23成對之第二内部導體24以並排延伸 之形式分割而由交互的向電介質素體12之彼此相向之二側 面12C、12E拉出之複數（在本實施形態2個）分割導體87、 88構成。在本實施形態，這些分割導體87及分割導體88各 自形成大致三角形。這些分割導體87及88相對於分割導體 85、86自平面箭號側看時各自重複的配置於點對稱位置， 點對稱之分割導體本身彼此反向的向二側面12(：、12E拉 出。 這些分割導體81、84和端子電極31連接，分割導體 82、83和端子電極32連接，分割導體85、88和端子電極33 連接，分割導體86、87和端子電極34連接。即，各分 體81〜88和實施形態2 —樣的各自和圖2所示之各端 31〜34連接。 自以上，在疊層方向位於彼此相向之分割導體8丨和 割導體83之間電流如圖9之箭號所示反向流動。一樣的， 在分割，體82和分割導體84之間一樣的電流反向流動。 又，在疊層方向位於彼此相向之分割導體85和分割導體87 之間電流如圖9之箭號所示反向流動。一樣的，在分 體86和分割導體88之間電流反向流動。結果，各自產生將 磁場相抵消之作用。 此外，在各自在同一面上並排延伸而相鄰之分割導體 81、8 2之間、分割導體8 3、8 4之間、分割導體8 5、8 6之間 以及分割導體87、88之間，也因電流反向流動，各自產生
1291186 五、發明說明（23) * 將磁場相抵消之作用。 結果，在本實施形態，也和實施形態2 —樣，可使積 層電容元件10本身具有之寄生電感更小，降低等價串聯電 感之效果增大。 貫施形態6 其次，依照圖1 〇說明本發明之積層電容元件之實施形 態6。此外，對於和在實施形態1所說明之構件相同之構件 賦與相同之符號，省略重複之說明。 在本實施形態，如圖1 0所示，一對第一内部導體21及 2 2由和實施形態1大致一樣的形成之分割導體91及分割導| 體92構成。又，一對第二内部導體23及24和實施形態3 — 樣，各自由3個分割導體57、58、59和3個分割導體60、 61、62構成。 在本實施形態，分割導體9 1和端子電極3 1連接，分割 導體92和端子電極32連接。又，分割導體58、60、62各自 和端子電極33連接，分割導體57、59、61各自和端子電極 34連接。 自以上，因在疊層方向位於彼此相向之分割導體91和 刀割導體9 2之間電流如圖1 〇之箭號所示反向流動，又在分 j 割導體57、58、59和分割導體60、61、62之間一樣的電流_ 反向流動，各自產生將磁場相抵消之作用。此外，在各自 在同一面上並排延伸之分割導體57、58、59和分割導體 6 0、61、6 2之間，也因在相鄰之分割導體之間電流反向流
2030-5865-PF(Nl).ptd 第26頁 1291186
動，各自產生將磁場相抵消之作用。 結果’在本實施形態，也和實施形態2 一樣，可 層電容元件ίο本身具有之寄生電感更小，降低等價積 感之效果增大。 、~電 實施例1 其次，使用網路分析器量測以下之各試料之s彖 S21特性，分別求各試料之衰減特性。首先，說明^ ^ 試料之樣品之内容。即，在電容元件上將一般之圖2丨 22所_示之二端子型積層電容元件作為比較例i，將圖5 :
6所示之實施形態2之四端子型積層電容元件作為實施β 1。然後，將本比較例1之電容元件如圖丨丨Α所示和網路分 析器之Port 1及P〇rt2連接，一樣的將本實施例j之電容元 件如圖11B所示和網路分析器之p〇rtl &p〇rt2連接 ^ 自量測。
在此，計算等價電路之常數，使得衰減特性之實測值 和圖20所示之寻價電路之衰減量一致。自圖I?所示之各古式 料之衰減特性之資料得知，在20MHz以上之高頻頻帶之實^ 施例1之衰減量比比較例i增加約丨5 dB。依據本資料，可\ δ忍在實施例改善了南頻特性。 而，關於在所計算之表1表示之ESL，在實施例1也比 比較例1大幅度減少，可確認依據本表1也證實本發明之效 果。
第27頁 1291186 五、發明說明（25) [表1] C(uF) ESR(m Ω) ESL(pH) 比較例1 1.038 6.3 825.2 實施例1 0.954 3.3 102.3 在本表1，C係靜電電容，E S L係等價串聯電阻。又， 在此使用之各試料之尺寸上，如圖2 1及圖2所示，將拉出 一對内部導體之電介質素體之側面間之距離設為尺寸L， 將對於拉出一對内部導體之電介質素體之側面正交之側面 間之距離設為尺寸W時，在比較例1，係l = 2. Omm、 W- 1.25mm。又’在實施例1，係L=；[ 6mm、W = 1.6mm。 此外’在該實施形態之積層電容元件1 〇，雖然採用具 有2組各4層之共8層之構造，層數未限定如此，設為更多 層’例如將層數設為數十或數百也可。又，在該實施形態 之貫施形態2以後，表示分割導體各自配置各2個或各3個 之構造’但是使得配置各4個以上之分割導體也可。 實施形態7 口圖,13至圖15表示本實施形態之積層陶瓷電容元件（以 積/電容元件）210。如這些圖所示，積層電容元 要部具有係藉著將由複數係電介質片之陶兗生 二”層。之積層體烘烤所得到之長方體之燒結體之電介質素^ 在本電介質素體212内配置第 部導體23、第-内部導體22以及! 内部導體2] 二内部導體; 第二内 在各自
2030-5865-PF(Nl).ptd 第28頁 1291186 五、發明說明（26) 4 之層間各自各自配置陶磁層212A。第一内部導體21由分割 導體221、222、223構成，與其成對之別的第一内部導體 22由*割導體224、225、226構成。第二内部導體23及24 各自由單一之内部導體227及228構成。 即’在本實施形態，在各自之間夾住係烘烤後之電介 質片之陶磁層21 2A下在電介質素體2 12内依次配置内部導 體22卜223、内部導體227、分割導體224〜226以及内部導 體228。還在内部導體228之下側，如圖15所示，按照和上 述一樣之順序重複這4層電極，這些組共配置2組。此外， 在這些各自形成大致長方形之分割導體22卜226及各自形 成大致正方形之内部導體2 2 7、2 2 8之材質上，不僅使用係 基底金屬材料之鎳、鎳合金、銅或者銅合金，而且使用以 這些金屬為主成分之材料。 此外’如圖13〜圖15所示，在分割導體221、223之後· 側部分各自形成向電介質素體212之後側之側面212β(圖14 所示）拉出之拉出部221A、223A。分割導體221、223各自 自側面21 2B向相向之側面21 2D(圖1 4所示）延伸。 在配置於這些分割導體221、2 23之間之分割導體222 前側部分形成向電介質素體2丨2之前側之側面丨2D拉出之拉
出。P 2 2 2 A。分割導體2 2 2自側面2 1 2 D向相向之側面2 1 2 B延 伸0 即’這些複數（在本實施形態3個）分割導體221、 222、223分割成在同一面上並排延伸之形式，交互的向電 介質素體212之彼此相向之二側面21 2B、21 2D拉出。
第29頁 1291186 五、發明說明（27) 在這些分割導體2 2 1〜2 2 3之下側配置内部導體2 2 7。在 本内部導體227之左側部分形成向電介質素體212之左側之 側面212C(圖14所示）拉出之拉出部227A。内部導體227自 該所拉出之側面2 1 2C向相向之側面2 1 2E (圖1 4所示）延伸。
在本内部導體2 2 7之下側配置複數（在本實施形態3 個）分割導體224、225、226。在其中之分割導體224、226 之前側部分各自形成向電介質素體2 1 2之前側之側面2 1 2 D 拉出之拉出部224A、226A。這些分割導體224、226各自自 側面2 1 2 D向相向之側面2 1 2 B延伸。
在配置於這些分割導體224、2 26之間之分割導體225 之後側部分形成向電介質素體2 1 2之後側之側面2 1 2B拉出 之拉出部225A。本分割導體225自側面21 2B向相向之側面 2 1 2 D延伸。 即’這些複數（在本實施形態3個）分割導體224、 225、226分割成在同一面上並排延伸之形式，交互的向電 介質素體212之彼此相向之二側面212D、212B拉出。而 且，在構造上分割導體224、225、226自平面箭號側看 時’和分割導體221、222、223重複，重複之分割導體之 間彼此反向拉出。 在這些分割導體224〜226之下側配置内部導體228。在 本内部導體228之右側部分形成向電介質素體212之右側之 側面212E拉出之拉出部228A。内部導體228自側面212E向 相向之側面21 2C延伸。 自以上’向彼此相向之二側面2 1 2 B、2 1 2 D拉出之分割
1291186 五、發明說明（28) 導體221和分割導體224雖然之間有内部導體227，在疊層 方向（以箭號Z表示之方向）位於彼此相向。一樣的，分割 導體2 2 2和分割導體2 2 5雖然之間有内部導體2 2 7，在疊層 方向位於彼此相向。又，一樣的，分割導體2 2 3和分割導 體226雖然之間有内部導體227，在疊層方向位於彼此相 向。此外，在分割導體224、225、226和在其下側所配置 之圖15所示之分割導體221、222、223之間也具有和上述 一樣之關係。
而’向和各自拉出這些6個分割導體22卜226之彼此相 向之一側面2 1 2 B、2 1 2 D相異之彼此相向之二側面2 12 C、 212E各自拉出一對内部導體227、228。 如圖14所示’在電介質素體21 2之二側面212β、212d 在電介質素體212之外側交互的配置複數（在本實施形態3 個）端子電極231、232、233，使得各自和各分割導體 221、222、223 之拉出部 221A、222A、223A 連接。 又’ 一樣的在電介質素體212之二側面212B、212D在 電介質素體212之外側交互的配置複數（在本實施形態3個） 端子電極234、235、236，使得各自和各分割導體224、 225、226 之拉出部 224A、225A、226A 連接。
此外，在電介質素體212之側面212C在電介質素體212 之外側配置端子電極237，使得和分割導體227之拉出部 227A連接。又，在電介質素體212之側面212£在電介質素 體212之外側配置端子電極238，使得和分割 之拉 出部228A連接。
1291186 五、發明說明（29) 即，如圖14所示，這些端子電極231、23 2、233及端 子電極234、235、236各自配置於電介質素體212之彼此相 向之二側面212B、212D。又，端子電極237及端子電極238 各自配置於和配置端子電極231〜23 6之二側面21 2B、21 2D 相異之彼此相向之二側面2 1 2 C、2 1 2 E。本實施形態之電容 元件係陣列型之積層電容元件。 在本實施形態，在圖1 3及圖1 5，在分割導體2 2 1、
I 222、223和分割導體224、225、22 6之間配置内部導體 227，在内部導體227和内部導體22 8之間配置分割導體 224〜226。即，分割導體221〜223和内部導體227之間、内 部導體227和分割導體224〜226之間、分割導體224〜226和 内部導體2 2 8之間各自構成電容元件之彼此相向之電極， 產生作為電容元件之功能。 而，在本實施形態，各自和分割導體22卜226連接之 配置於二側面21 2B、21 2D之端子電極23卜236構成複數對 第一端子電極。各自和内部導體227、22 8連接之配置於二 側面21 2C、21 2E之端子電極237、2 38構成一對第二端子電 極。本實施形態之積層電容元件2 1 〇在係長方體之六面體 形狀之電介質素體212之四個側面212B〜212E全部各自配置
端子電極231〜236及端子電極237、238。 其次’說明本實施形態之積層電容元件2 1 〇之作用。 為了發揮作為電容元件之功能，3對端子電極23卜236 和積層電容元件2 1 〇之外部之配線等連接成彼此具有同極 性。在這些分割導體22卜223及分割導體224〜226内，如圖
2030-5865-PF(Nl).ptd 第32頁 1291186 五、發明說明（30) 1 3之箭號所示’電流彼此反向流動，3對分割導體2 2卜2 2 3 及分割導體224〜226彼此變成同極。 又’彼此相向之一對端子電極237、238和積層電容元 件2 1 0之外部之配線等連接成彼此具有同極性。在這一對 内部導體227、228内，由於一樣之理由，如圖13之箭號所 示，電流彼此反向流動，一對内部導體227、228之間彼此 變成同極。 1 此外’在相鄰之分割導體22卜223之間，電流也彼此 反向流動。又，以和重複之位置之各分割導體22卜223各 自反向之形式，分割導體2 24〜226也由於一樣之理由，在 相鄰之分割導體2 2 4〜2 2 6之間電流彼此反向流動。 因此，在3個分割導體221〜223及3個分割導體224〜226 之間電流反向流動，又，在一對内部導體2 2 7、2 2 8之間電 流反向流動。因而，在疊層方向，也不僅產生將磁場相抵 消之作用’在同一平面内電流也彼此反向流動，產生將磁 場相抵消之作用。 而且’隨著在這些各導體之間產生將磁場相抵消之作 用’可使積層電容元件210本身具有之寄生電感變小，產 生降低等價串聯電感之效果。
自以上，若依據實施形態之積層電容元件2 1 0，適合 用作解麵合電容元件，可使積層電容元件21〇大幅度低ESL 化。又’本實施形態之積層電容元件21 〇，隨著在高頻帶 之衰減量變大，可抑制電源之電壓變動，可適合用於CPU 之電源電路等。
2030-5865-PF(Nl).ptd 第33頁 1291186
又，如圖1 5所示， 藉著在電介質素體12内各自配置多組3個分割導 22卜223、3個分割導體224〜226以及一對内部導體22?-、 228 ’本實施形態之積層電容元件21〇之靜電電容升言 且’在本實施形態之積層電容元件2丨〇，將磁場相问而 作用變成更大，電感更大幅度減少，ESL可更降低。之 在製造本實施形態之積層電容元件2丨〇時，藉 自形成長方形等四邊形之電介質片疊層，可將電3 、 212形成長方體形狀。結果，本實施形態之積層電容貝元、_ 210由生產力之觀點在形成具有最佳之4個二側面
212B〜212E之長方體形狀之電介質素體212之全部
212B〜212E設置導體之拉出部分。因而，ESL 揮至最大限。 午瓜芝效果發 其次，說明依照圖1 6說明本實施形態之積層 210之使用例。 頁曰冤谷το件 在本使用例，3組電源241、242、243和cp IC251、252、253各自成對的相連接。即，電源2 IC251連接，電源242和1(：252連接，電源243和丨^^連
而，本積層電容元件21〇之和分割導體221連接之端 電極231及和分割導體224連接之端子電極234各
源241和IC25i之間。此外，和分割導體222連接之端 極2 32及和分割導體225連接之端子電極235各自接在電淡 242和IC252之間。又，和分割導體223連接之端子電極/I
2030-5865-PF(Nl).ptd 第34頁 1291186 五、發明說明（32) 割μ導體226連接之端子電極2 36各1接在電源243和 内卹道之辨3〇〇〇而’和内部導體2 27連接之端子電極2 37及和 内°卩導體228連接之端子電極238各自接地。 自乂上若依據本使用例’例如將端子電極2 3 1〜2 3 6 ，彼娜之正極，將端子電極 之負極，可貫現大幅度之低ESL·化，可抑制電源241、 242、243之電壓變動。 實施例2 » 其次’使用網路分析器量測以下之各試料之S參數之 ^21 料特Λ’。分別求各試料之衰減特性。首先’說明成為各 忒枓之樣。口之内容。即，在電容元件上將一般之圖2丨所示 之二端子型積層電容元件作為比較例1，將圖μ所示之杏、 施形態之多端子型積層電容元件作為實施例2。 ^ 在此，計算等價電路之常數，使得衰減 和圖2〇所示之等價電路之衰減量一致。自圖17所；= 料之哀減>特性之資料得知，在20MHz以上之高頻頻帶β 施例2之衰減量比比較例1增加約1 5dB。依據本資料，只 認在實施例2改善了高頻特性。 "確
二而，關於在所計算之表2表示之ESL，在實施例2 比較例1大幅度減少，可確認依據本表2也證實本發 ^ 果。 叉乃之效
1291186 五、發明說明（33) [表2] C(uF) ESR(m Ω) ESL(pH) 比較例1 1.038 6.3 825.2 實施例1 1.062 2.8 143.4 在本表2，C係靜電電容，ESL係等價串聯電阻。又， 在此使用之各試料之尺寸上，如圖2 1及圖1 4所示，將拉出 一對内部導體之電介質素體之側面間之距離設為尺寸L， 將對於拉出一對内部導體之電介質素體之側面正交之側面 間之距離設為尺寸W時，在比較例1，係L = 2. 0 m m、 W=1.25mm。又，在實施例2，係L=1.6mm、W=1.6mm。 此外，在該實施形態之積層電容元件2 1 0，雖然採用 具有2組各4層之共8層之構造，層數未限定如此，設為更 多層，例如將層數設為數十或數百也可。又，在該實施形 態，採用分割導體各自在同一平面内配置各3個之構造， 但是使得在同一平面内配置各2個或各4個以上也可。 此外，本發明未限定為上述之實施形態，在本發明之 範圍内可進行各種改變。
2030-5865-PF(Nl).ptd 第36頁 1291186 圖式簡單說明 圖1係本發明之實施形態1之積層電容元件之分解立體 圖。 圖2係表示圖1所示電容元件之立體圖。 圖3係沿著圖2之Π — m線之剖面圖。 圖4係圖1所示積層電容元件之等價電路圖 圖5係本發明之別的實施形態之積層電容元件之分解 立體圖。 圖6係圖5示積層電容元件之剖面圖。 圖7係本發明之其他實施形態之積層電容元件之分解 立體圖。 圖8係本發明之其他實施形態之積層電容元件之分解 立體圖。 圖9係本發明之其他實施形態之積層電容元件之分解 立體圖。 圖1 0係本發明之其他實施形態之積層電容元件之分解 立體圖。 圖11 A係表示本發明之比較例之電容元件對網路分析 器之連接之電路圖。 圖11 B係表示本發明之實施形態之電容元件對網路分 析器之連接之電路圖。 圖1 2係表示本發明之實施形態及比較例之電容元件之 衰減特性之圖形。 圖1 3係本發明之其他實施形態之積層電容元件之分解 立體圖。
2030-5865-PF(Nl).ptd 第37頁 1291186 圖式簡單說明 圖14係表示圖13所示之電容元件之立體圖。 圖1 5係沿著圖1 4所示之XV — XV線之剖面圖。 圖1 6係表示圖1 3〜圖1 5所示之積層電容元件之使用例 之電路圖。 圖1 7係表示本發明之實施形態及比較例之電容元件之 衰減特性之圖形。 圖1 8係表示使用習知例之積層電容元件之電路圖。 圖1 9係表示在圖1 8所示之電路之電流變動和電壓變動 之關係圖。 圖2 0係表示習知例之積層電容元件之等價電路圖。 圖2 1係表示習知例之積層電容元件之立體圖。 圖22係表示習知例之積層電容元件之内部導體之部分 之分解立體圖。 符號說明 10〜積層電容元件、 12〜電介質素體、 1 2 A〜陶磁層、 2 ：1〜第一内部導體、 22〜第一内部導體、 23〜第二内部導體、 24〜第二内部導體、 21A 、22A 、23A 、24A〜拉出部、 3卜第一端子電極、
2030-5865-PF(Nl).ptd 第38頁 1291186 圖式簡單說明 32〜第一端子電極、 3 3〜第二端子電極、 3 4〜第二端子電極、 12B、12C、12D、12E〜側面、 1 0 2〜電源、 I〜CPU之驅動電流、 I c〜來自電容元件之放電電流、 I v〜來自電源之電流、 C〜靜電電容、 ESR〜等價串聯電阻、 ESL〜等價串聯電感。
2030-5865-PF(Nl).ptd 第39頁
Claims (1)
1291186 案號 92124843 六、申請專利範圍 1. 種 積層電容 體内以夾 之電介質素 導體， 其特徵在於： 該内部導體由以 至少一對第一内 向之二側面拉出；及 至少一對第二内 側面不同 1修正
元件，在由複數電介質片疊層 在電介質片之形式各自配置複數内部 下之構件構成· 部導體，各自向該電介質片之彼此相 部導體，各自向和拉出一對該第一内 之該電介質素體之彼此相向之二側面 部導體之二 拉出； 其中在 該第二内部 其中在一對該第二内部導體之間經由該電介質片配置 該第一内部導體； 一對該第一内部導體之間經由該電介質片配置 導體； 其中該 排延伸之形 二側面突出 其中位 彼此反向的 其中位 別對應分割 其中位 別對應分割 2 ·如申 第一内部導體及第二内部導體之兩者，是以並 式分割而交互的向該電介質素體之彼此相向之 之複數分割導體構成； 於同一平面内之彼此相鄰之該分割導體中流過 電流； 於積層方 導體之間 於積層方 導體之間 請專利範 向上之一對該第一内部導體之間，個 流過彼此反向的電流；以及 向上之一對該第二内部導體之間，個 流過彼此反向的電流。 圍第1項之積層電容元件，其中，包
2030-5865-PFl(Nl).ptc 第40頁 1291186 _案號92124843_年月曰 修正_ 六、申請專利範圍 括： 至少一對第一端子電極，各自配置於該電介質素體之 彼此相向之二侧面，而且各自和一對該第一内部導體之分 割導體連接；及 至少一對第二端子電極，各自配置於和配置該第一端 子電極之側面相異之該電介質素體之彼此相向之二側面， 而且各自和一對該第二内部導體之分割導體連接。 3. 如申請專利範圍第2項之積層電容元件，其中，位 於同一平面内之相鄰之該分割導體各自和各自配置於彼此 相向之二側面之該端子電極連接。 4. 如申請專利範圍第2項之積層電容元件，其中，在 該第一内部導體及第二内部導體形成各自和該第一端子電 極及第二端子電極連接之拉出部。 5. 如申請專利範圍第3項之積層電容元件，其中，在 該分割導體形成和該端子電極連接之拉出部； 在同一平面内配置3個以上之分割導體，經由該拉出 部連接這些分割導體之中之間隔一個相鄰之分割導體之 間。 6. 如申請專利範圍第5項之積層電容元件，其中，在 彼此相向之位置配置於同一平面内之該拉出部之寬度大致 相同。 7. 如申請專利範圍第1項之積層電容元件，其中，該 分割導體之平面形狀係長方形、三角形或梯形。 8. —種積層電容元件，在由複數電介質片疊層而形成
2030-5865-PFl(Nl).ptc 第41頁 1291186 _案號92124843_年月日__ 六、申請專利範圍 之電介質素體内以夾在電介質片之形式各自配置複數内部 導體， 其特徵在於： 該内部導體由以下之構件構成· 至少一對第一内部導體，各自向該電介質片之彼此相 向之二側面拉出；及 至少一對第二内部導體，各自向和拉出一對該第一内 部導體之二側面不同之該電介質素體之彼此相向之二側面 拉出； 在一對該第一内部導體之間經由該電介質片配置該第 二内部導體； 在一對該第二内部導體之間經由該電介質片配置該第 一内部導體； 該第一内部導體由以在同一平面内並排延伸之形式分 割而交互的向該電介質素體之彼此相向之二側面拉出之複 數分割導體構成； 該第二内部導體則是未被分割的形狀； 隔著該第二内部導體在疊層方向相鄰之該第一内部導 體之分割導體各自配置於自平面箭號側看重複之位置，自 平面箭號側看重複之分割導體之間交互的拉出成各自變成 反向； 其中位於同一平面内之彼此相鄰之該分割導體中流過 彼此反向的電流； 其中位於積層方向上之一對該第一内部導體之間，個
2030-5865-PFl(Nl).ptc 第42頁 1291186 _案號92124843_年月曰 修正_ 六、申請專利範圍 別對應分割導體之間流過彼此反向的電流；以及 其中位於積層方向上之一對該第二内部導體之間，個 別對應未分割導體之間流過彼此反向的電流。 9.如申請專利範圍第8項之積層電容元件，其中，包 括： 複數對第一端子電極，各自配置於該電介質素體之彼 此相向之二側面，而且各自和複數分割導體連接；及 一對第二端子電極，各自配置於和配置複數對第一端 子電極之二側面相異之該電介質素體之彼此相向之二側 面，而且各自和一對該第二内部導體連接。 1 0. —種積層電容元件，在由複數電介質片疊層而形 成之電介質素體内以夾在電介質片之形式各自配置複數内 部導體， 其特徵在於： 該内部導體由以下之構件構成： 至少一對第一内部導體，各自向該電介質片之彼此相 向之二側面拉出；及 至少一對第二内部導體，各自向和拉出一對該第一内 部導體之二側面不同之該電介質素體之彼此相向之二側面 拉出； 在一對該第一内部導體之間經由該電介質片配置該第 二内部導體； 在一對該第二内部導體之間經由該電介質片配置該第 一内部導體；
2030-5865-PFl(Nl).ptc 第43頁 1291186 __案號92124843_年月 曰_ 絛正__ 六、申請專利範圍 該第二内部導體由以在同一平面内並排延伸之形式分 割而交互的向該電介質素體之彼此相向之二側面拉出之複 數分割導體構成； 該第一内部導體則是未被分割的形狀； 隔著該第一内部導體在疊層方向相鄰之該第二内部導 體之分割導體，各自配置於自平面箭號側看重複之位置， 自平面箭號側看重複之分割導體之間交互的拉出成各自變 成反向； 其中位於同一平面内之彼此相鄰之該分割導體中流過 彼此反向的電流； 其中位於積層方向上之一對該第二内部導體之間，個 別對應分割導體之間流過彼此反向的電流；以及 其中位於積層方向上之一對該第一内部導體之間，個 別對應未分割導體之間流過彼此反向的電流。 1 1.如申請專利範圍第丨〇項之積層電容元件，其中， 包括： 八 此相^ #寸第二端子電極，各自配置於該電介質素體之彼 侧面，而且各自和複數分割導體連接；及 子電極之_ Γ,端子電極，各自配置於和配置複數對第二端 面，而且：二面相異之該電介質素體之彼此相向之二侧 〗2 Λ 對該第一内部導體連接。 1 ζ ·如申請專利範 件，豆中，脸員之任一項之積層電容元 電介質素體形成長方體形狀。 liJ弟至11項之任一項之積層電容元 1 3 ·如申請專利範
第44頁 1291186
2030-5865-PFl(Nl).ptc 第45頁
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264822A JP3847234B2 (ja) | 2002-09-10 | 2002-09-10 | 積層コンデンサ |
| JP2002264821A JP3824565B2 (ja) | 2002-09-10 | 2002-09-10 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200414239A TW200414239A (en) | 2004-08-01 |
| TWI291186B true TWI291186B (en) | 2007-12-11 |
Family
ID=31996136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092124843A TWI291186B (en) | 2002-09-10 | 2003-09-09 | Multi-layer capacitor |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US7075774B2 (zh) |
| KR (1) | KR100678496B1 (zh) |
| HK (1) | HK1084502A1 (zh) |
| TW (1) | TWI291186B (zh) |
| WO (1) | WO2004025673A1 (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025673A1 (ja) * | 2002-09-10 | 2004-03-25 | Tdk Corporation | 積層コンデンサ |
| JP2006245049A (ja) * | 2005-02-28 | 2006-09-14 | Tdk Corp | 電子部品及び電子機器 |
| KR100616687B1 (ko) * | 2005-06-17 | 2006-08-28 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| CN101243527B (zh) * | 2005-08-19 | 2010-12-08 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| JP4462194B2 (ja) * | 2006-01-17 | 2010-05-12 | Ｔｄｋ株式会社 | 積層型貫通コンデンサアレイ |
| JP4915130B2 (ja) * | 2006-04-18 | 2012-04-11 | ソニー株式会社 | 可変コンデンサ |
| JP2007317786A (ja) * | 2006-05-24 | 2007-12-06 | Tdk Corp | 積層コンデンサ |
| US7667949B2 (en) * | 2006-08-05 | 2010-02-23 | John Maxwell | Capacitor having improved surface breakdown voltage performance and method for marking same |
| JP4626605B2 (ja) * | 2006-11-07 | 2011-02-09 | 株式会社村田製作所 | 積層コンデンサ |
| DE102006056872A1 (de) * | 2006-12-01 | 2008-06-12 | Epcos Ag | Vielschicht-Kondensator |
| US20080165468A1 (en) * | 2007-01-05 | 2008-07-10 | Avx Corporation | Very low profile multilayer components |
| US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
| JP4358873B2 (ja) * | 2007-03-30 | 2009-11-04 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
| KR100887124B1 (ko) * | 2007-08-06 | 2009-03-04 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP4501970B2 (ja) * | 2007-08-23 | 2010-07-14 | Ｔｄｋ株式会社 | 積層コンデンサ |
| KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
| JP4475338B2 (ja) * | 2008-02-14 | 2010-06-09 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4450084B2 (ja) * | 2008-03-14 | 2010-04-14 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
| JP5217584B2 (ja) * | 2008-04-07 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
| GB2466097B (en) * | 2008-08-18 | 2013-02-13 | Avx Corp | Ultra broadband capacitor |
| US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
| KR100992286B1 (ko) * | 2008-10-10 | 2010-11-05 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP4905497B2 (ja) * | 2009-04-22 | 2012-03-28 | 株式会社村田製作所 | 電子部品 |
| JP5532027B2 (ja) * | 2010-09-28 | 2014-06-25 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR20130012715A (ko) * | 2011-07-26 | 2013-02-05 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 |
| KR101963258B1 (ko) * | 2012-02-07 | 2019-03-28 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 |
| JP5573868B2 (ja) * | 2012-03-07 | 2014-08-20 | 株式会社村田製作所 | 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置 |
| DE102013102686A1 (de) * | 2013-03-15 | 2014-09-18 | Epcos Ag | Elektronisches Bauelement |
| JP2015084399A (ja) * | 2013-10-25 | 2015-04-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| US10461040B2 (en) * | 2017-06-28 | 2019-10-29 | Apple Inc. | Matched ceramic capacitor structures |
| JP2021500752A (ja) * | 2017-10-23 | 2021-01-07 | エイブイエックス コーポレイション | 接続性を改善した多層電子デバイス、およびそれを作製する方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE425578B (sv) | 1981-02-26 | 1982-10-11 | Lkb Produkter Ab | Metkropp avsedd att anvendas i en mikrokalorimeter |
| JPS6325716Y2 (zh) * | 1981-03-25 | 1988-07-13 | ||
| US4470096A (en) * | 1982-06-18 | 1984-09-04 | Motorola Inc. | Multilayer, fully-trimmable, film-type capacitor and method of adjustment |
| JPS63117416A (ja) | 1986-11-06 | 1988-05-21 | 株式会社村田製作所 | 積層形多端子電子部品 |
| JPH0635462Y2 (ja) * | 1988-08-11 | 1994-09-14 | 株式会社村田製作所 | 積層型コンデンサ |
| JPH03215915A (ja) * | 1990-01-19 | 1991-09-20 | Murata Mfg Co Ltd | 積層コンデンサ |
| US5815367A (en) * | 1996-03-11 | 1998-09-29 | Murata Manufacturing Co., Ltd. | Layered capacitors having an internal inductor element |
| JPH09298127A (ja) * | 1996-05-09 | 1997-11-18 | Murata Mfg Co Ltd | 積層コンデンサ |
| JP3102358B2 (ja) * | 1996-08-15 | 2000-10-23 | 株式会社村田製作所 | トリミングコンデンサおよびそのトリミング方法 |
| US6097581A (en) * | 1997-04-08 | 2000-08-01 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
| DE69833193T2 (de) * | 1997-08-05 | 2006-09-21 | Koninklijke Philips Electronics N.V. | Verfahren zur herstellung mehrerer elektronischer bauteile |
| JP2991175B2 (ja) | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
| US6252177B1 (en) * | 1998-02-18 | 2001-06-26 | Compaq Computer Corporation | Low inductance capacitor mounting structure for capacitors of a printed circuit board |
| JP3551763B2 (ja) | 1998-05-27 | 2004-08-11 | 株式会社村田製作所 | 積層マイクロチップコンデンサ |
| JP2000021676A (ja) | 1998-07-02 | 2000-01-21 | Murata Mfg Co Ltd | ブリッジ回路用積層電子部品 |
| JP2000357624A (ja) | 1999-06-16 | 2000-12-26 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US6525628B1 (en) * | 1999-06-18 | 2003-02-25 | Avx Corporation | Surface mount RC array with narrow tab portions on each of the electrode plates |
| US6327134B1 (en) * | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
| US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
| JP3563665B2 (ja) * | 2000-03-30 | 2004-09-08 | Ｔｄｋ株式会社 | 積層型電子回路部品 |
| US6570210B1 (en) * | 2000-06-19 | 2003-05-27 | Koninklijke Philips Electronics N.V. | Multilayer pillar array capacitor structure for deep sub-micron CMOS |
| JP3930245B2 (ja) | 2000-11-14 | 2007-06-13 | Ｔｄｋ株式会社 | 積層型電子部品 |
| JP3727542B2 (ja) | 2001-02-05 | 2005-12-14 | Ｔｄｋ株式会社 | 積層貫通型コンデンサ |
| KR100544908B1 (ko) * | 2002-04-01 | 2006-01-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 및 그 제조방법 |
| WO2004025673A1 (ja) * | 2002-09-10 | 2004-03-25 | Tdk Corporation | 積層コンデンサ |
-
2003
- 2003-09-09 WO PCT/JP2003/011490 patent/WO2004025673A1/ja active Application Filing
- 2003-09-09 KR KR1020057004149A patent/KR100678496B1/ko not_active IP Right Cessation
- 2003-09-09 TW TW092124843A patent/TWI291186B/zh not_active IP Right Cessation
- 2003-09-09 US US10/527,023 patent/US7075774B2/en not_active Expired - Lifetime
-
2006
- 2006-03-27 HK HK06103824.0A patent/HK1084502A1/xx not_active IP Right Cessation
- 2006-05-15 US US11/433,479 patent/US7224572B2/en not_active Expired - Fee Related
- 2006-05-15 US US11/433,474 patent/US7224569B2/en not_active Expired - Fee Related
- 2006-05-15 US US11/433,358 patent/US7196897B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414239A (en) | 2004-08-01 |
| KR100678496B1 (ko) | 2007-02-06 |
| WO2004025673A1 (ja) | 2004-03-25 |
| HK1084502A1 (en) | 2006-07-28 |
| US7075774B2 (en) | 2006-07-11 |
| US7224569B2 (en) | 2007-05-29 |
| US20060203427A1 (en) | 2006-09-14 |
| US20060203425A1 (en) | 2006-09-14 |
| US7224572B2 (en) | 2007-05-29 |
| KR20060033855A (ko) | 2006-04-20 |
| US7196897B2 (en) | 2007-03-27 |
| US20060203426A1 (en) | 2006-09-14 |
| US20060007634A1 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI291186B (en) | Multi-layer capacitor | |
| TW470982B (en) | Multilayer electronic device and method for producing same | |
| TWI382434B (zh) | Equivalent series resistance adjustment method for laminated capacitors and laminated capacitors | |
| TW548668B (en) | Multiterminal multilayer ceramic electronic device | |
| TWI296852B (en) | Interdigitized capacitor | |
| TW200300948A (en) | Multilayer capacitor | |
| TW569253B (en) | Multilayer ceramic electronic device | |
| TWI321330B (en) | Monolithic capacitor | |
| TWI342064B (en) | Integrated circuit chips | |
| TWI322440B (en) | Monolithic capacitor | |
| US7675733B2 (en) | Multilayer capacitor | |
| US9761369B2 (en) | Coil and manufacturing method thereof | |
| TW200423167A (en) | Multilayer capacitor | |
| TWI258155B (en) | Multilayer capacitor | |
| JP2013201417A (ja) | 電子部品及びその製造方法 | |
| TW422998B (en) | Inductor element and the manufacturing method of the same | |
| JP2013128092A (ja) | 積層セラミック電子部品 | |
| JP2015056656A (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタ実装基板 | |
| TWI269326B (en) | Stacked capacitor | |
| TWI273613B (en) | Capacitor structure | |
| JP5039772B2 (ja) | 積層型チップキャパシタ | |
| JP2009194169A (ja) | 積層コンデンサ | |
| JP2004273701A (ja) | 積層コンデンサ | |
| US9786437B1 (en) | High voltage fringe-effect capacitor | |
| JP3853152B2 (ja) | 電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |