JP4450084B2 - 積層コンデンサ及び積層コンデンサの実装構造 - Google Patents

Description

本発明は、積層コンデンサ及び積層コンデンサの実装構造に関する。

従来、誘電体層と内部電極とが交互に積層されてなる積層体と、積層体の側面に形成され、互いに電気的に絶縁された外部電極及び端子導体とを備えた積層コンデンサがある。

このような積層コンデンサとして、例えば特許文献１に記載の積層コンデンサがある。この積層コンデンサは、４種の内部電極を有している。そのうち２種の内部電極は、静電容量を形成する電極部と、この電極部と端子導体とに接続される引出導体とを有している。また、他の２種の内部電極は、端子電極に接続される引出導体と、外部電極に接続される引出導体とを有している。
特開２００３−１６８６２１号公報

このような積層コンデンサは、例えばＩＣにおけるデカップリングコンデンサとして用いられる。ＩＣの高速化・低電圧化が進む現状では、積層コンデンサにおけるＥＳＲ（等価直列抵抗）の向上と、ＥＳＬ（等価直列インダクタンス）の低減との双方を実現することが要求されている。

上述した特許文献１に記載の積層コンデンサでは、後者の２種の内部電極の引出導体が内部電極と等幅となっているため、高ＥＳＲ化の観点からは改善の余地がある。しかしながら、引出導体の幅を単純に小さくしていくと、バレル研磨等によって積層体を研磨した際に、引出導体が積層体の表面に露出しない、いわゆるオープン不良が生じ易くなる。オープン不良が生じると、内部電極と外部電極との導通がとれなくなるため、製品の歩留まりに影響する。

本発明は、上記課題の解決のためになされたものであり、ＥＳＲの向上及びＥＳＬの低減を実現し、かつオープン不良の発生を抑制できる積層コンデンサ及び積層コンデンサの実装構造を提供することを目的とする。

上記課題の解決のため、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、積層体の一端面及び他端面にそれぞれ形成された第１の外部電極及び第２の外部電極と、積層体の各端面と交差する側面に、互いに対向するようにそれぞれ形成された第１の端子導体及び第２の端子導体と、を備え、積層体は、第１の極性に接続される第１の内部電極と、第２の極性に接続される第２の内部電極とが少なくとも一層の誘電体層を挟んで交互に配置されてなる静電容量部と、静電容量部の積層方向の一方側に配置され、第１の極性に接続される第３の内部電極と、静電容量部の積層方向の他方側に配置され、第２の極性に接続される第４の内部電極とを有してなるＥＳＲ制御部と、を有し、静電容量部において、第１の内部電極は、第１の引出導体を介して第１の端子導体にのみ接続され、第２の内部電極は、第２の引出導体を介して第２の端子導体にのみ接続され、ＥＳＲ制御部において、第３の内部電極は、第３の引出導体を介して第１の端子導体に接続されていると共に、第４の引出導体を介して第１の外部電極に接続され、第４の内部電極は、第５の引出導体を介して第２の端子導体に接続されていると共に、第６の引出導体を介して第２の外部電極に接続され、第３の引出導体〜第６の引出導体の幅は、第１の内部電極及び第２の内部電極の幅よりも狭く、かつ第１の引出導体及び第２の引出導体の幅よりも広いことを特徴としている。

この積層コンデンサでは、静電容量部において内部電極が端子導体にのみ接続され、ＥＳＲ制御部において内部電極が端子導体及び外部電極にそれぞれ接続されている。したがって、内部電極が並列に接続された端子導体が外部電極に直列に接続されるので、従来のように外部電極に内部電極を並列接続する場合と比較して高ＥＳＲを実現できる。また、ＥＳＲ制御部における第３の引出導体〜第６の引出導体の幅が、静電容量部における第１の内部電極及び第２の内部電極の幅よりも狭いことで、導体の断面積が絞られ、ＥＳＲの一層の向上が図られる。

また、この積層コンデンサでは、静電容量部において接続される極性が異なる第１の内部電極及び第２の内部電極が交互に配置されており、第１の内部電極と第１の端子導体とを接続する第１の引出導体と、第２の内部電極と第２の端子導体とを接続する第２の引出導体とは、積層体の互いに対向する側面に向かって反対向きに伸びることとなる。したがって、第１の内部電極における容量形成領域と、第２の内部電極における容量形成領域とでは、流れる電流の向きが反対となり、電流に起因して発生する磁界の一部が相殺されるので、ＥＳＬを低減することが可能となる。

さらに、この積層コンデンサでは、ＥＳＲ制御部における第３の引出導体〜第６の引出導体の幅が、静電容量部における第１の引出導体及び第２の引出導体の幅よりも広いことで、バレル研磨等による積層体の研磨の際に、第３の引出導体〜第６の引出導体が積層体の端面及び側面に容易に露出される。また、ＥＳＲ制御部は、静電容量部を積層方向に挟むように位置しており、第３の引出導体〜第６の引出導体は、積層体の稜線部分に近づけられている。積層体の稜線部分は、研磨の進行が他の部分よりも早い部分である。したがって、積層体の稜線部分に近づけられた第３の引出導体〜第６の引出導体は、一層確実に積層体の端面及び側面に露出する。以上により、この積層コンデンサでは、オープン不良を効果的に抑制できる。

また、第４の引出導体の幅は、第３の引出導体の幅よりも狭く、第６の引出導体の幅は、第５の引出導体の幅よりも狭いことが好ましい。この場合、導体の断面積がより絞られ、ＥＳＲの更なる向上が図られる。

また、ＥＳＲ制御部の内部電極と、当該内部電極と隣り合う静電容量部の内部電極との間の距離は、静電容量部において隣り合う内部電極間の距離よりも長いことが好ましい。ＥＳＲ制御部は、抵抗が大きくなるため、リップルによる発熱が懸念される。したがって、静電容量部の内部電極との間隔を十分に取ることにより、放熱性を向上できる。また、第３の引出導体〜第６の引出導体を、積層体の稜線部分に一層近づけられるので、オープン不良を一層確実に抑制できる。

また、第４の引出導体は、積層体の積層方向から見て、第２の端子導体寄りの位置から積層体の一端面に露出し、第６の引出導体は、積層体の積層方向から見て、第１の端子導体寄りの位置から積層体の他端面に露出していることが好ましい。この場合、第４の引出導体及び第６の引出導体を積層体の稜線部分に一層近づけられるので、オープン不良を一層確実に抑制できる。

また、本発明に係る積層コンデンサの実装構造は、上記の積層コンデンサを基板に実装してなる積層コンデンサの実装構造であって、第１の外部電極及び第２の外部電極のみが基板に接合されていることを特徴としている。

この積層コンデンサの実装構造によれば、内部電極が並列に接続された端子導体が外部電極に直列に接続されるので、従来のように外部電極に内部電極を並列接続する場合と比較して高ＥＳＲを実現できる。また、第１の内部電極における容量形成領域と、第２の内部電極における容量形成領域とでは、流れる電流の向きが反対となり、電流に起因して発生する磁界の一部が相殺されるので、ＥＳＬを低減することが可能となる。

本発明に係る積層コンデンサ及び積層コンデンサの実装構造によれば、ＥＳＲの向上及びＥＳＬの低減を実現し、かつオープン不良の発生を抑制できる。

以下、図面を参照しながら、本発明に係る積層コンデンサ及び積層コンデンサの実装構造の好適な実施形態について詳細に説明する。

図１は、本発明に係る積層コンデンサの実装構造の一実施形態を示す斜視図である。また、図２は、図１に示した積層コンデンサの層構成を示す図であり、図３は、図１におけるＩＩＩ−ＩＩＩ線断面図である。

図１〜図３に示すように、積層コンデンサ１は、略直方体形状の積層体２と、積層体２の端面に形成された外部電極３（３Ａ，３Ｂ）と、積層体２の側面に形成された端子導体４（４Ａ，４Ｂ）とを備えている。

積層体２は、図２に示すように、誘電体層６の上に異なるパターンの内部電極７が形成されてなる複数の複合層５と、複合層５の最表層に積層され、保護層として機能する誘電体層６とによって形成されている。誘電体層６は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極７は、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ１では、誘電体層６，６間の境界が視認できない程度に一体化されている。

外部電極３及び端子導体４は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。外部電極３は、積層コンデンサ１の実装の際に、所定の極性に接続される電極である。また、端子導体４は、積層体２における後述の静電容量部１１に属する内部電極７同士を並列に接続する導体であり、実装基板に直接接続されない、いわゆるＮＣ（Ｎｏ Ｃｏｎｔａｃｔ）導体である。

外部電極（第１の外部電極）３Ａは、積層コンデンサ１の基板実装の際に例えば＋極性（第１の極性）に接続される電極であり、積層体２における長手方向の一端面２ａを覆うように形成されている。外部電極（第２の外部電極）３Ｂは、積層コンデンサ１の基板実装の際に例えば−極性（第２の極性）に接続される電極であり、積層体２における長手方向の他端面２ｂを覆うように形成されている。

端子導体（第１の端子導体）４Ａは、積層体２の一端面２ａ及び他端面２ｂと直交する側面のうち、積層方向に沿う一方の側面２ｃに形成され、端子導体（第２の端子導体）４Ｂは、側面２ｃと対向する他方の側面２ｄに形成されている。端子導体４Ａ，４Ｂは、側面２ｃ，２ｄにおいて上述の積層方向に帯状に延在すると共に、積層体２の積層方向の端面に張り出すパッド部分を有している。外部電極３Ａ，３Ｂ及び端子導体４Ａ，４Ｂは、所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。

積層コンデンサ１の実装に用いる基板１００は、陽極ランドパターン１０１Ａと、陰極ランドパターン１０１Ｂとを有している。陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂは、例えば外部電極３Ａ及び外部電極３Ｂの幅方向に沿って帯状に形成され、所定の回路配線に接続されている。積層コンデンサ１の実装構造において、外部電極３Ａは、陽極ランドパターン１０１Ａに接合され、外部電極３Ｂは、陰極ランドパターン１０１Ｂに接合される。また、端子導体４Ａ及び端子導体４Ｂは、陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂのいずれにも接合されない。すなわち、積層コンデンサ１の実装構造では、外部電極３Ａ及び外部電極３Ｂのみが基板１００に対して接合された状態となる。

次に、積層体２の構成について更に詳細に説明する。

積層体２は、図２及び図３に示すように、積層コンデンサの静電容量に主として寄与する静電容量部１１と、積層コンデンサ１のＥＳＲを制御するＥＳＲ制御部１２とを有している。

静電容量部１１は、図４に示すように、内部電極パターンの異なる２つの複合層５Ａ，５Ｂが交互に複数積層されて形成されている。複合層５Ａの内部電極（第１の内部電極）７Ａは、図４（ａ）に示すように、中央部分に形成された主電極部１３Ａと、主電極部１３Ａの一辺から引き出された引出導体（第１の引出導体）１４Ａとを有している。

主電極部１３Ａは、例えば長辺方向の幅がＷ１、短辺方向の幅がＴ１の略直方体形状をなしている。また、引出導体１４Ａは、例えば幅がＬ１の帯状をなしている。引出導体１４Ａの端部は、積層体２の側面２ｃに露出し、端子導体４Ａに接続されている。

複合層５Ｂの内部電極（第２の内部電極）７Ｂは、図４（ｂ）に示すように、中央部分に形成された主電極部１３Ｂと、主電極部１３Ｂの一辺から引き出された引出導体（第２の引出導体）１４Ｂとを有している。主電極部１３Ｂは、例えば長辺方向の幅がＷ２、短辺方向の幅がＴ２の略直方体形状をなしている。本実施形態では、主電極部１３Ａと主電極部１３Ｂとは同形状をなしており、Ｗ１＝Ｗ２、Ｔ１＝Ｔ２となっている。

引出導体１４Ｂは、例えば幅がＬ２の帯状をなしている。引出導体１４Ｂの端部は、引出導体１４Ａとは反対に積層体２の側面２ｄに露出し、端子導体４Ｂに接続されている。本実施形態では、引出導体１４Ａと引出導体１４Ｂとは同形状をなしており、Ｌ１＝Ｌ２となっている。

静電容量部１１において、積層方向から見て、内部電極７Ａの主電極部１３Ａと内部電極７Ｂの主電極部１３Ｂとが互いに重なり合う部分は、容量形成領域となっている。本実施形態では、主電極部１３Ａの全面が主電極部１３Ｂの全面と重なり合っており、容量形成領域が十分に確保されている。

一方、ＥＳＲ制御部１２は、積層方向から見て静電容量部１１を挟むように配置されている。ＥＳＲ制御部１２は、図５に示すように、内部電極パターンの異なる２つの複合層５Ｃ，５Ｄによって形成されている。複合層５Ｃの内部電極（第３の内部電極）７Ｃは、図５（ａ）に示すように、端子導体４Ａ，４Ｂを結ぶ方向に延在する引出導体（第３の引出導体）１４Ｃと、外部電極３Ａ，３Ｂを結ぶ方向に延在する引出導体（第４の引出導体）１４Ｄとを有している。

引出導体１４Ｃは、例えば幅がＬ３の帯状をなしている。引出導体１４Ｃの一端部は、積層体２の側面２ｃに露出し、端子導体４Ａに接続されている。また、引出導体１４Ｃの他端部は、積層体２の側面２ｄには露出しておらず、側面２ｄから所定の距離だけ内側に位置している。

引出導体１４Ｄは、例えば幅がＬ４の帯状をなしており、外部電極３Ａ，３Ｂ間を結ぶ中心線Ｍよりも端子導体４Ｂ寄りに位置している。引出導体１４Ｄの一端部は、中心線Ｍよりも端子導体４Ｂ寄りの位置から積層体２の一端面２ａに露出し、外部電極３Ａに接続されている。また、引出導体１４Ｄの他端部は、引出導体１４Ｃの他端部に接続されている。

このような複合層５Ｃの構成により、静電容量部１１の内部電極７Ａは、引出導体１４Ａを介して端子導体４Ａに接続され、更に、この端子導体４Ａと引出導体１４Ｃ，１４Ｄとを介して外部電極３Ａに接続されることとなる。したがって、内部電極７Ａは、実装時に＋極性を有する。

ここで、引出導体１４Ｃの幅Ｌ３及び引出導体１４Ｄの幅Ｌ４は、静電容量部１１における内部電極７Ａの長辺の幅Ｗ１及び短辺の幅Ｔ１との関係において、Ｌ３，Ｌ４＜Ｗ１，Ｔ１を満たしている。すなわち、引出導体１４Ｃの幅Ｌ３及び引出導体１４Ｄの幅Ｌ４は、内部電極７Ａの長辺の幅Ｗ１及び短辺の幅Ｔ１のいずれの幅よりも狭くなっている。

また、引出導体１４Ｃの幅Ｌ３及び引出導体１４Ｄの幅Ｌ４は、内部電極７Ａの引出導体１４Ａの幅Ｌ１との関係において、Ｌ３，Ｌ４＞Ｌ１を満たしている。さらに、引出導体１４Ｃの幅Ｌ３と引出導体１４Ｄの幅Ｌ４との関係では、Ｌ４＜Ｌ３を満たしている。これにより、内部電極７Ａから外部電極３Ａまで繋がる導体部分において、断面積が絞られた絞り部分が形成されている。

複合層５Ｄの内部電極（第４の内部電極）７Ｄは、図５（ｂ）に示すように、端子導体４Ａ，４Ｂを結ぶ方向に延在する引出導体（第５の引出導体）１４Ｅと、外部電極３Ａ，３Ｂを結ぶ方向に延在する引出導体（第６の引出導体）１４Ｆとを有している。

引出導体１４Ｅは、例えば幅がＬ５の帯状をなしている。引出導体１４Ｅの一端部は、積層体２の側面２ｄに露出し、端子導体４Ｂに接続されている。また、引出導体１４Ｅの他端部は、積層体２の側面２ｃには露出しておらず、側面２ｃから所定の距離だけ内側に位置している。

引出導体１４Ｆは、例えば幅がＬ６の帯状をなしており、外部電極３Ａ，３Ｂ間を結ぶ中心線Ｍよりも端子導体４Ａ寄りに位置している。引出導体１４Ｆの一端部は、中心線Ｍよりも端子導体４Ａ寄りの位置から積層体２の他端面２ｂに露出し、外部電極３Ｂに接続されている。また、引出導体１４Ｆの他端部は、引出導体１４Ｅの他端部に接続されている。

このような複合層５Ｄの構成により、静電容量部１１の内部電極７Ｂは、引出導体１４Ｂを介して端子導体４Ｂに接続され、更に、この端子導体４Ｂと引出導体１４Ｅ，１４Ｆとを介して外部電極３Ｂに接続されることとなる。したがって、内部電極７Ｂは、実装時に−極性を有する。

引出導体１４Ｅの幅Ｌ５及び引出導体１４Ｆの幅Ｌ６は、静電容量部１１における内部電極７Ｂの長辺の幅Ｗ２及び短辺の幅Ｔ２との関係において、Ｌ５，Ｌ６＜Ｗ２，Ｔ２を満たしている。すわなち、引出導体１４Ｅの幅Ｌ５及び引出導体１４Ｆの幅Ｌ６は、内部電極７Ｂの長辺の幅Ｗ２及び短辺の幅Ｔ２のいずれの幅よりも狭くなっている。

また、引出導体１４Ｅの幅Ｌ５及び引出導体１４Ｆの幅Ｌ６は、内部電極７Ｂの引出導体１４Ｂの幅Ｌ２との関係において、Ｌ５，Ｌ６＞Ｌ２を満たしている。さらに、引出導体１４Ｅの幅Ｌ５と引出導体１４Ｆの幅Ｌ６との関係では、Ｌ６＜Ｌ５を満たしている。これにより、内部電極７Ｂから外部電極３Ｂをまで繋がる導体部分において、断面積が絞られた絞り部分が形成されている。

さらに、図３に示すように、ＥＳＲ制御部１２の内部電極７と、当該内部電極７と隣り合う静電容量部１１の内部電極７との間の距離Ｓ１は、静電容量部１１において隣り合う内部電極７，７間の距離Ｓ２よりも長くなっている。Ｓ１とＳ２との比は、例えば１０〜１００：１の範囲で適宜設定される。

以上のような構成を有する積層コンデンサ１では、静電容量部１１において内部電極７が端子導体４にのみ接続され、ＥＳＲ制御部１２において内部電極７が端子導体４及び外部電極３にそれぞれ接続されている。したがって、内部電極７が並列に接続された端子導体４が外部電極３に直列に接続されるので、従来のように外部電極３に内部電極７を並列接続する場合と比較して高ＥＳＲを実現できる。

また、積層コンデンサ１では、ＥＳＲ制御部１２における内部電極７Ｃの引出導体１４Ｃ，１４Ｄの幅Ｌ３，Ｌ４、及び内部電極７Ｄの引出導体１４Ｅ，１４Ｆの幅Ｌ５，Ｌ６が、静電容量部１１における内部電極７Ａの幅Ｗ１，Ｔ１、及び内部電極７Ｂの幅Ｗ２，Ｔ２のいずれの幅よりも狭くなっている。また、引出導体１４Ｄの幅はＬ４は、引出導体１４Ｃの幅Ｌ３よりも狭くなっており、引出導体１４Ｆの幅Ｌ６は、引出導体１４Ｅの幅Ｌ５よりも狭くなっている。これにより、内部電極７と外部電極３とを接続する導体部分の断面積が絞られ、ＥＳＲの一層の向上が図られる。

また、積層コンデンサ１では、静電容量部１１において接続される極性が異なる内部電極７Ａ及び内部電極７Ｂが交互に配置されており、内部電極７Ａと端子導体４とを接続する引出導体１４Ａと、内部電極７Ｂと端子導体４Ｂとを接続する引出導体１４Ｂとは、積層体２の互いに対向する側面２ｃ，２ｄに向かって反対向きに伸びている。したがって、図２に示すように、内部電極７Ａにおける容量形成領域と、内部電極７Ｂにおける容量形成領域とでは、流れる電流の向きが反対となり、電流に起因して発生する磁界の一部が相殺される。これにより、ＥＳＬを低減することが可能となる。

一方、積層コンデンサ１では、ＥＳＲ制御部１２における各引出導体１４Ｃ〜１４Ｆの幅Ｌ３〜Ｌ６が、静電容量部１１における各引出導体１４Ａ，１４Ｂの幅Ｌ１，Ｌ２よりも広くなっている。このため、バレル研磨等による積層体２の研磨の際に、引出導体１４Ｃ〜１４Ｆの端部を積層体２の端面２ａ，２ｂ及び側面２ｃ，２ｄに容易に露出させることができる。

また、ＥＳＲ制御部１２は、静電容量部１１を積層方向に挟むように位置しており、各引出導体１４Ｃ〜１４Ｆは、積層体２の稜線部分に近づけられている。積層体２の稜線部分は、研磨の進行が他の部分よりも早い部分である。したがって、積層体２の稜線部分に近づけられた引出導体１４Ｃ〜１４Ｆは、一層確実に積層体２の端面２ａ，２ｂ及び側面２ｃ，２ｄに露出する。以上により、積層コンデンサ１では、オープン不良を効果的に抑制でき、製品の歩留まりが向上する。

さらに、積層コンデンサ１では、ＥＳＲ制御部１２の内部電極７と、当該内部電極７と隣り合う静電容量部１１の内部電極７との間の距離Ｓ１が、静電容量部１１において隣り合う内部電極７，７間の距離Ｓ２よりも、１０倍〜１００倍程度長くなっている。ＥＳＲ制御部１２は、引出導体１４Ｃ〜１４Ｆの幅が狭くなっている結果、抵抗が大きくなるため、リップルによる発熱が懸念される。したがって、静電容量部１１の内部電極７との間隔を十分に取ることにより、放熱性を向上できる。また、引出導体１４Ｃ〜引出導体１４Ｆを積層体２の稜線部分に一層近づけられるので、オープン不良を一層確実に抑制できる。

また、積層コンデンサ１では、引出導体１４Ｄが、積層体２の積層方向から見て、端子導体４Ｂ寄りの位置から積層体２の一端面２ａに露出し、引出導体１４Ｆは、積層体２の積層方向から見て、端子導体４Ａ寄りの位置から積層体２の他端面２ｂに露出している。これにより、引出導体１４Ｄ及び引出導体１４Ｆが積層体２の角部に近づくので、オープン不良の更なる抑制が図られる。

本発明は、上記実施形態に限られるものではない。例えば、実装時に外部電極及び内部電極に接続する極性は、上記実施形態と反転していてもよい。また、内部電極７，７間の距離Ｓ１と距離Ｓ２との差は、必ずしも設けなくてもよいし、引出導体１４Ｄ及び引出導体１４Ｆは、必ずしも端子導体４Ｂ及び端子導体４Ａに寄せなくてもよい。

また、上述した実施形態では、ＥＳＲ制御部１２の内部電極７Ｃ及び内部電極７Ｄは、引出導体１４Ｃ〜引出導体１４Ｆのみによって構成されているが、例えば図６に示す内部電極７Ｇ及び内部電極７Ｈのように、引出導体の他に主電極部を有するものであってもよい。

図６（ａ）に示す例では、複合層５Ｇにおける内部電極７Ｇは、内部電極７Ａにおける主電極部１３Ａの外部電極３Ｂ側の略半分部分と対向する主電極部１３Ｇと、主電極部１３Ｇと端子導体４Ａとを接続する引出導体１４Ｇと、主電極部１３Ｇと外部電極３Ａとを接続する引出導体１４Ｈとを有している。引出導体１４Ｇは、幅Ｌ３の帯状をなし、引出導体Ｈは、幅Ｌ４の帯状をなしている。

図６（ｂ）に示す例では、複合層５Ｈにおける内部電極７Ｈは、内部電極７Ｂにおける主電極部１３Ｂの外部電極３Ａ側の略半分部分と対向する主電極部１３Ｈと、主電極部１３Ｈと端子導体４Ｂとを接続する引出導体１４Ｉと、主電極部１３Ｈと外部電極３Ｂとを接続する引出導体１４Ｊとを有している。引出導体１４Ｉは、幅Ｌ５の帯状をなし、引出導体１４Ｊは、幅Ｌ６の帯状をなしている。

このように、ＥＳＲ制御部１２の内部電極７Ｇ，７Ｈに主電極部１３Ｇ，１３Ｈを設けることにより、静電容量部１１の内部電極７Ａ，７Ｂの主電極部１３Ａ，１３Ｂとの間で容量形成領域が形成され、積層コンデンサ１の静電容量を一層十分に確保できる。

本発明に係る積層コンデンサの実装構造の一実施形態を示す斜視図である。 図１に示した積層コンデンサの層構成を示す図である。 図１におけるＩＩＩ−ＩＩＩ線断面図である。 静電容量部の複合層を示す図である。 ＥＳＲ制御部の複合層を示す図である。 変形例に係るＥＳＲ制御部の複合層を示す図である。

符号の説明

１…積層コンデンサ、２…積層体、２ａ…一端面、２ｂ…他端面、２ｃ，２ｄ…側面、３Ａ…外部電極（第１の外部電極）、３Ｂ…外部電極（第２の外部電極）、４Ａ…端子導体（第１の端子導体）、４Ｂ…端子導体（第２の端子導体）、６…誘電体層、７Ａ…内部電極（第１の内部電極）、７Ｂ…内部電極（第２の内部電極）、７Ｃ…内部電極（第３の内部電極）、７Ｄ…（第４の内部電極）、１１…静電容量部、１２…ＥＳＲ制御部、１４Ａ…引出導体（第１の引出導体）、１４Ｂ…引出導体（第２の引出導体）、１４Ｃ…引出導体（第３の引出導体）、１４Ｄ…引出導体（第４の引出導体）、１４Ｅ…引出導体（第５の引出導体）、１４Ｆ…引出導体（第６の引出導体）、１００…基板。

Claims (5)

1. 誘電体層を介在させて複数の内部電極が積層された積層体と、
   前記積層体の一端面及び他端面にそれぞれ形成された第１の外部電極及び第２の外部電極と、
   前記積層体の前記各端面と交差する側面に、互いに対向するようにそれぞれ形成された第１の端子導体及び第２の端子導体と、を備え、
   前記積層体は、
   第１の極性に接続される第１の内部電極と、第２の極性に接続される第２の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなる静電容量部と、
   前記静電容量部の積層方向の一方側に配置され、前記第１の極性に接続される第３の内部電極と、前記静電容量部の積層方向の他方側に配置され、前記第２の極性に接続される第４の内部電極とを有してなるＥＳＲ制御部と、を有し、
   前記静電容量部において、
   前記第１の内部電極は、第１の引出導体を介して前記第１の端子導体にのみ接続され、
   前記第２の内部電極は、第２の引出導体を介して前記第２の端子導体にのみ接続され、
   前記ＥＳＲ制御部において、
   前記第３の内部電極は、第３の引出導体を介して前記第１の端子導体に接続されていると共に、第４の引出導体を介して前記第１の外部電極に接続され、
   前記第４の内部電極は、第５の引出導体を介して前記第２の端子導体に接続されていると共に、第６の引出導体を介して前記第２の外部電極に接続され、
   前記第３の引出導体〜前記第６の引出導体の幅は、前記第１の内部電極及び前記第２の内部電極の幅よりも狭く、かつ前記第１の引出導体及び前記第２の引出導体の幅よりも広いことを特徴とする積層コンデンサ。
2. 前記第４の引出導体の幅は、前記第３の引出導体の幅よりも狭く、前記第６の引出導体の幅は、前記第５の引出導体の幅よりも狭いことを特徴とする請求項１記載の積層コンデンサ。
3. 前記ＥＳＲ制御部の内部電極と、当該内部電極と隣り合う前記静電容量部の内部電極との間の距離は、前記静電容量部において隣り合う内部電極間の距離よりも長いことを特徴とする請求項１又は２記載の積層コンデンサ。
4. 前記第４の引出導体は、前記積層体の積層方向から見て、前記第２の端子導体寄りの位置から前記積層体の前記一端面に露出し、
   前記第６の引出導体は、前記積層体の積層方向から見て、前記第１の端子導体寄りの位置から前記積層体の前記他端面に露出していることを特徴とする請求項１〜３のいずれか一項記載の積層コンデンサ。
5. 請求項１〜４のいずれか一項記載の積層コンデンサを基板に実装してなる積層コンデンサの実装構造であって、
   前記第１の外部電極及び前記第２の外部電極のみが前記基板に接合されていることを特徴とする積層コンデンサの実装構造。

Images