KR20190117968A - 디스플레이 장치 및 그의 제조 방법 - Google Patents
디스플레이 장치 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20190117968A KR20190117968A KR1020180040968A KR20180040968A KR20190117968A KR 20190117968 A KR20190117968 A KR 20190117968A KR 1020180040968 A KR1020180040968 A KR 1020180040968A KR 20180040968 A KR20180040968 A KR 20180040968A KR 20190117968 A KR20190117968 A KR 20190117968A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- light
- substrate
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 21
- 239000002096 quantum dot Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 236
- 230000008569 process Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 InGaN / InGaN Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 디스플레이 장치 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 마이크로 단위의 크기를 갖는 발광 다이오드(LED)를 이용한 대면적의 디스플레이 장치와 이의 제조 방법에 관한 것이다.
본 발명의 실시 형태에 따른 디스플레이 장치는 기판; 및 상기 기판 상에 어레이 형태로 배열된 다수의 발광부;를 포함하고, 상기 다수의 발광부 각각은, 상기 기판상에 배치되는 금속층; 상기 금속층 상에 배치되고 서로 다른 파장의 광을 방출하는 발광셀; 및 상기 금속층 상에 배치되고 상기 발광셀을 전기적으로 구동시키는 구동부;를 포함하고, 상기 발광셀은, 상기 금속층 상에 공통층으로 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 일 평면 상에 서로 이격되고, 특정 파장의 광을 방출하는 다수의 활성층; 상기 다수의 활성층 각각 상에 배치된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 배치된 파장 변환층;을 포함한다.
본 발명의 실시 형태에 따른 디스플레이 장치는 기판; 및 상기 기판 상에 어레이 형태로 배열된 다수의 발광부;를 포함하고, 상기 다수의 발광부 각각은, 상기 기판상에 배치되는 금속층; 상기 금속층 상에 배치되고 서로 다른 파장의 광을 방출하는 발광셀; 및 상기 금속층 상에 배치되고 상기 발광셀을 전기적으로 구동시키는 구동부;를 포함하고, 상기 발광셀은, 상기 금속층 상에 공통층으로 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 일 평면 상에 서로 이격되고, 특정 파장의 광을 방출하는 다수의 활성층; 상기 다수의 활성층 각각 상에 배치된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 배치된 파장 변환층;을 포함한다.
Description
본 발명은 디스플레이 장치 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 마이크로 단위의 크기를 갖는 발광 다이오드(LED)를 이용한 대면적의 디스플레이 장치와 이의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
최근 발광 다이오드를 활용한 디스플레이 장치가 활발히 개발되고 있다. 대부분의 디스플레이 장치 기술은 하나의 픽셀을 구현하기 위하여 3개의 발광 다이오드(적색, 녹색, 청색) 칩이 사용하고 있다. 이러한 경우, 각 칩마다 구동전류가 차이가 나기 때문에 동일한 구동회로를 구성하는데 어려움이 있다. 또한, 종류가 다른 발광 다이오드 칩은 서로 다른 종류의 발광부를 갖고 있으므로, 칩마다 수명이 서로 다른 단점이 있다.
마이크로 발광 다이오드(μ-LED)의 크기는 5 ~ 200μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다. 따라서, 하나의 40 인치 디스플레이 장치를 만드는데 단순한 픽앤플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달 이상이 소요되는 문제가 있다.
본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 해결하고자 하는 과제는, 발광 다이오드 디스플레이 장치 및 이의 제조방법을 제공하는 것이다.
또한, 본 발명의 해결하고자 하는 과제는, 픽앤플레이스(Pick & Place), 전사 및 솔더링(Soldering) 등의 공정이 불필요한 발광 다이오드 디스플레이 장치의 제조 방법을 제공한다.
또한, 본 발명의 해결하고자 하는 과제는, 복수의 반도체 구동회로가 포함된 픽셀들을 포함하는 픽셀 어레이 단위로, 픽셀들이 디스플레이 패널로 전사되므로 발광 다이오드 칩 단위의 픽앤플레이스 공정에 비해 속도가 매우 빠른 발광 다이오드 제조방법을 제공한다.
또한, 본 발명의 해결하고자 하는 과제는, 복수의 발광 다이오드를 포함하는 픽셀이 한 종류의 발광 다이오드를 사용하여 제조되므로, 동일한 조건으로 상기 복수의 발광 다이오드를 구동하는 것이 가능하므로, 신뢰성이 향상된 발광 다이오드 디스플레이 장치 및 이의 제조 방법을 제공한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 형태에 따른 디스플레이 장치는 기판; 및 상기 기판 상에 어레이 형태로 배열된 다수의 발광부;를 포함하고, 상기 다수의 발광부 각각은, 상기 기판상에 배치되는 금속층; 상기 금속층 상에 배치되고 서로 다른 파장의 광을 방출하는 발광셀; 및 상기 금속층 상에 배치되고 상기 발광셀을 전기적으로 구동시키는 구동부;를 포함하고, 상기 발광셀은, 상기 금속층 상에 공통층으로 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 일 평면 상에 서로 이격되고, 특정 파장의 광을 방출하는 다수의 활성층; 상기 다수의 활성층 각각 상에 배치된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 배치된 파장 변환층;을 포함한다.
본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 성장 기판 상에 형성된 발광구조물을 다수의 발광부에 대응하는 다수의 분리된 발광구조물로 분리하고 상기 분리된 발광구조물 각각을 다수의 발광영역으로 분리하는 분리 단계; 상기 성장 기판 상으로서, 상기 분리된 상기 발광구조물 일 측에 상기 발광영역 각각에 대한 구동부를 형성하는 구동부 형성 단계; 상기 발광구조물 및 상기 구동부로부터 상기 성장 기판을 박리하는 박리 단계; 상기 발광구조물 및 상기 구동부 하부에 금속층을 형성하는 금속층 형성 단계; 상기 다수의 발광영역의 전부 또는 일부 상에 파장 변환층을 형성하는 파장 변환층 형성 단계; 상기 발광구조물을, 상기 다수의 발광부 중 적어도 2개 이상의 발광부를 포함하는 픽셀 어레이 단위로 다이싱하는 다이싱 단계; 및 상기 픽셀 어레이 단위로 상기 다수의 발광부를 디스플레이 패널용 기판에 접착시키는 기판 접착 단계를 포함한다.
본 발명의 또 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 금속층 상에 어레이 형태로 배열된 다수의 발광부를 적어도 2개 이상의 발광부를 포함하는 픽셀 어레이 단위로 다이싱하는 단계; 및 상기 다이싱된 상기 픽셀 어레이를 디스플레이용 기판 상에 접착하는 단계;를 포함하며, 상기 다수의 발광부 각각은, 금속층 상에 배치되고 서로 다른 파장의 광을 방출하는 발광셀; 및 상기 금속층 상에 배치되고 상기 발광셀을 전기적으로 구동시키는 구동부;를 포함하고, 상기 발광셀은, 상기 금속층 상에 공통층으로 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 일 평면 상에 서로 이격되고, 특정 파장의 광을 방출하는 다수의 활성층; 상기 다수의 활성층 각각 상에 배치된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 배치된 파장 변환층;을 포함한다.
본 발명의 실시 형태에 따른 디스플레이 장치를 사용하면, 하나의 픽셀을마이크로 단위의 크기를 갖는 하나 또는 다수의 발광셀로 구현할 수 있다.
또한, 본 발명의 실시 형태에 따른 디스플레이 장치를 사용하면, 대면적의 디스플레이 장치를 용이하게 얻을 수 있는 이점이 있다.
또한, 본 발명의 실시 형태에 따른 디스플레이 장치를 사용하면, 하나의 픽셀 내의 서로 다른 파장의 광을 방출하는 발광셀을 동일한 조건으로 구동할 수 있는 이점이 있다. 따라서, 구동회로 및 구동조건이 간단하고, 신뢰성도 동일한 이점이 있다.
본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 사용하면, 복수의 픽셀들이 포함된 픽셀 어레이 단위로 픽셀들이 디스플레이 기판에 형성되므로, 별도의 칩단위 픽앤플레이스(Pick & Place) 공정 등이 불필요하다. 따라서, 발광구조물 크기 및 개수에 무관하게 디스플레이 장치를 구현할 수 있는 이점이 있다
또한, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 사용하면, 픽셀 어레이 단위로 복수의 발광부가 디스플레이의 기판 상에 접착되므로, 외부에서 완성된 발광 다이오드를 기판에 납땜하는 솔더링(Soldering) 등의 공정이 불필요한 이점이 있다.
도 1은 본 발명의 일 실시 형태에 따른 디스플레이 장치의 평면도이다.
도 2는 도 1에 도시된 디스플레이 장치의 하나의 발광부(300)를 확대한 확대도이다.
도 3은 도 2에 도시된 디스플레이 장치를 A-A'로 자른 단면도이다.
도 4는 도 2에 도시된 디스플레이 장치를 B-B'로 자른 단면도이다.
도 5는 도 1에 도시된 디스플레이 장치의 일부의 사시도이다.
도 6a 내지 도6i는 도 1 내지 도 5에 도시된 본 발명의 일 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 공정도들이다.
도 2는 도 1에 도시된 디스플레이 장치의 하나의 발광부(300)를 확대한 확대도이다.
도 3은 도 2에 도시된 디스플레이 장치를 A-A'로 자른 단면도이다.
도 4는 도 2에 도시된 디스플레이 장치를 B-B'로 자른 단면도이다.
도 5는 도 1에 도시된 디스플레이 장치의 일부의 사시도이다.
도 6a 내지 도6i는 도 1 내지 도 5에 도시된 본 발명의 일 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 공정도들이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 본 발명의 일 실시 형태에 따른 디스플레이 장치의 평면도이고, 도 2는 도 1에 도시된 디스플레이 장치의 하나의 발광부(300)를 확대한 확대도이고, 도 3은 도 2에 도시된 디스플레이 장치를 A-A'로 자른 단면도이고, 도 4는 도 2에 도시된 디스플레이 장치를 B-B'로 자른 단면도이고, 도 5는 도 1에 도시된 디스플레이 장치의 일부의 사시도이다.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 디스플레이 장치는, 기판(100) 및 상기 기판(100) 상에 배치된 다수의 발광부(300)를 포함할 수 있다. 다수의 발광부(300)는 픽셀 어레이(400) 단위로 기판(100) 상에 접착될 수 있다.
기판(100)은 광을 전부 또는 일부 투과할 수 있는 재질일 수 있다. 예를 들어, 기판(100)은 유리 기판일 수 있으며, 플라스틱 재질의 기판일 수도 있다.
기판(100)은 플렉서블 필름(Flexible Film), 금속 PCB(Metal Printed Circuit Board: 인쇄 배선 회로기판), 세라믹 PCB(ceramic PCB) 중 하나일 수 있다.
기판(100)은 상면(110)과 하면을 포함한다. 기판(100)의 상면(110) 상에 다수의 발광부(300)가 배치될 수 있다. 기판(100)의 상면(110)과 하면은 대면적일 수 있다. 예를 들어, 상면(110)의 대각선 길이가 수십 인치일 수 있다.
기판(100)은 평면 기판 또는 곡면 기판일 수 있다. 기판(100)이 평면 기판인 경우, 기판(100)의 상면(110)은 평면일 수 있다. 한편 기판(100)이 곡면 기판인 경우, 기판(100)의 상면(110)은 전부 또는 일부가 만곡된 곡면을 포함할 수 있다.
기판(100)은 딱딱한(rigid) 재질일 수도 있고, 플렉서블(flexible) 재질일 수도 있다.
기판(100)은 본 발명의 일 실시 형태에 따른 디스플레이 장치의 디스플레이 패널용 기판일 수 있다.
다수의 발광부(300)는 기판(100) 상에 배치된다. 구체적으로, 다수의 발광부(300)는 기판(100)의 상면(110)에 배치될 수 있다.
다수의 발광부(300)는 기판(100)의 상면(110)에 어레이(array) 형태로 배열될 수 있다. 다수의 발광부(300)는 기판(100)의 상면(110)에 소정의 행과 열로 배열될 수 있다.
도 1에서, 복수의 발광부(300)를 포함하는 제 1픽셀 어레이(400-1)와 복수의 발광부(300)를 포함하는 제 2픽셀 어레이(400-2)가 예시된다. 도 1에서 각각의 픽셀 어레이(400)는 가로방향(행)에서 서로 이격되어 배치되는 복수의 발광부(300)를 포함하는 것으로 도시되나, 실시형태에 따라 픽셀 어레이(400)는 세로방향(열)에서 서로 이격되어 배치되는 복수의 발광부(300)를 포함하거나 가로방향(행) 및 세로방향(열)으로 서로 이격되어 배치되는 복수의 발광부(300)를 포함할 수 있다. 또는, 실시예에 따라 각 픽셀 어레이는 다른 형태로 배열된 복수의 발광부(300)를 포함할 수 있다.
도 1에서, 하나의 픽셀 어레이(400-1, 400-2)에 포함되는 복수의 발광부(300)는 공통된 금속층(200)을 포함하여 구성될 수 있다. 제 1픽셀 어레이(400-1)의 금속층(200)과 제 2픽셀 어레이(400-2)의 금속층(200)은 서로 분리되어 형성될 수 있다.
다수의 발광부(300) 각각은 하나의 픽셀(1 pixel)을 구성할 수 있다. 즉, 다수의 발광부(300)는 다수의 픽셀로 명명될 수도 있다. 하나의 픽셀 즉, 하나의 발광부(300)의 구체적은 구조를 도 2 내지 도 4를 참조하여 설명한다.
도 2 내지 도 4를 참조하면, 하나의 발광부(300)는 발광셀(310)과 구동부(350a, 350b, 350c)를 포함할 수 있다. 발광부(300)는 발광셀(310)의 하부에 위치한 금속층(200)과 발광셀(310)의 상부에 위치한 금속 패드(210)를 더 포함할 수 있다.
금속층(200)은 기판(100) 상에 배치된다. 발광셀(310)은 금속층(200) 상에 배치되고, 서로 다른 파장의 광을 방출한다. 여기서, 발광셀(310)은 3 이상의 서로 다른 파장의 광들을 방출할 수 있다.
발광셀(310)은 서로 다른 파장의 광을 방출하는 다수의 발광영역(310a, 310b, 310c)을 갖는다.
다수의 발광영역(310a, 310b, 310c)은 제1 발광영역(310a), 제2 발광영역(310b) 및 제3 발광영역(310c)을 포함할 수 있다. 여기서, 다수의 발광영역(310a, 310b, 310c)의 개수가 도면에 도시된 바와 같이 3개로 한정되는 것은 아니다. 경우에 따라서는 다수의 발광영역은 2개 또는 4개일 수 있고, 5개 이상일 수도 있다.
다수의 발광영역(310a, 310b, 310c)은 금속층(200) 상에 1열로 배열될 수 있다. 그러나 이에 한정하는 것은 아니며, 다수의 발광영역(310a, 310b, 310c)은 소정의 행렬(예를 들어, 2*2행렬)로 기판(100) 상에서 배열될 수도 있다.
각 발광영역(310a, 310b, 310c)의 크기는 마이크로 발광 다이오드의 크기와 대응될 수 있다. 예를 들어, 각 발광영역(310a, 310b, 310c)의 크기는 5 ~ 200㎛일 수 있다.
발광셀(310)은 다양한 색상의 광을 방출할 수 있다. 구체적으로, 발광셀(310)에 포함된 제1 발광영역(310a)에서는 적색 파장의 광이 방출되고, 제2 발광영역(310b)에서는 녹색 파장의 광이 방출되며, 제3 발광영역(310c)은 청색 파장의 광이 방출될 수 있다.
발광부(300)는 다수의 구동부(350a, 350b, 350c)를 포함한다. 다수의 구동부(350a, 350b, 350c)는 다수의 발광영역(310a, 310b, 310c)의 발광을 제어할 수 있다. 다수의 구동부(350a, 350b, 350c)는 다수의 발광영역(310a, 310b, 310c)과 일대일로 대응될 수 있다. 즉, 하나의 구동부(350a)가 하나의 발광영역(310a)의 구동을 제어할 수 있다. 구체적으로, 다수의 구동부(350a, 350b, 350c)는 제1 발광영역(310a)의 구동을 제어하기 위한 제1 구동부(350a), 제2 발광영역(310b)의 구동을 제어하기 위한 제2 구동부(350b) 및 제3 발광영역(310c)의 구동을 제어하기 위한 제3 구동부(350c)를 포함할 수 있다. 여기서, 다수의 구동부의 개수는 2개 또는 4개일 수도 있고, 5개 이상일 수 있다.
다수의 구동부(350a, 350b, 350c) 각각은 TFT(Thin film Transistor: 박막트랜지스터)을 포함하는 반도체 구동회로일 수 있다. 상기 TFT는 금속층(200) 및 금속 패드(210)를 통해 인접한 발광셀(310)과 전기적으로 연결되고, 외부 제어 신호에 따라 상기 인접한 발광셀(310)의 구동을 제어할 수 있다.
제1 구동부(350a) 내지 제3 구동부(350c)는 금속층(200) 상에 배치되고, 발광셀(310)와 인접하여 배치될 수 있다. 좀 더 구체적으로, 제1 구동부(350a)는 금속층(200) 상에 배치되고, 발광셀(310)의 제1 발광영역(310a)의 일측에 인접하여 배치될 수 있다. 제2 구동부(350b)는 금속층(200) 상에 배치되고, 발광셀(310)의 제2 발광영역(310b)의 일측에 인접하여 배치될 수 있다. 제3 구동부(350c)는 금속층(200) 상에 배치되고, 발광셀(310)의 제3 발광영역(310c)의 일측에 인접하여 배치될 수 있다.
제1 구동부(350a) 내지 제3 구동부(350c)는 제1 내지 제3 발광영역(310a, 310b, 310c)를 구동하도록 제1 내지 제3 발광영역(310a, 310b, 310c)과 전기적으로 연결될 수 있다. 좀 더 구체적으로, 제1 구동부(350a)는 금속층(200)과 전극 패드(210a)를 통해 제1 발광영역(310a)과 전기적으로 연결될 수 있다. 제2 구동부(350b)는 금속층(200)과 전극 패드(210b)를 통해 제2 발광영역(310b)과 전기적으로 연결될 수 있다. 제3 구동부(350c)는 금속층(200)과 전극 패드(210c)를 통해 제3 발광영역(310c)과 전기적으로 연결될 수 있다.
발광셀(310)의 구체적인 적층구조를 설명한다. 도 3 내지 도 4에 도시된 바와 같이, 발광셀(310)은 금속층(300) 상에 공통층으로 배치된 제1 도전형 반도체층(301), 제1 도전형 반도체층(301) 상의 일 평면 상에 서로 이격되고 특정 파장의 광을 방출하는 다수의 활성층(302a, 302b, 302c), 각각의 활성층(302a, 302b, 302c) 상에 배치된 제2 도전형 반도체층(303a, 303b, 303c), 및 각각의 제2 도전형 반도체층(303a, 303b, 303c) 상에 배치된 다수의 파장 변환층(304a, 304b, 304c)을 포함할 수 있다. 여기서, 다수의 활성층(302a, 302b, 302b)의 개수는 다수의 발광영역(310a, 310b, 310c)의 개수와 대응될 수 있다. 또한, 다수의 제2 도전형 반도체층(303a, 303b, 303c)의 개수도 다수의 발광영역(310a, 310b, 310c)의 개수와 대응될 수 있다.
제1 도전형 반도체층(301)은 금속층(200) 상에 배치될 수 있다. 금속층(200)은 기판(100)의 상면(110) 상에 배치될 수 있다. 여기서, 금속층(200)과 기판(100)의 상면(110) 사이에 소정의 접착층(미도시)이 배치될 수 있다. 여기서, 접착층은 전도성 에폭시, 전도성 실리콘, 전도성 접착제, 전도성 필름 및 금속 페이스트 중 어느 하나일 수 있다.
발광셀(310)에 있어서, 제1 도전형 반도체층(301)은 하나로 구성될 수 있다. 하지만 이에 한정하는 것은 아니며, 경우에 따라 발광셀(310)에서 제1 도전형 반도체층(301)은 둘 이상일 수 있고, 활성층 및/또는 제2 도전형 반도체층의 개수보다는 작은 개수로 구성될 수도 있다.
제1 도전형 반도체층(301)은 n형의 AlxInyGa1-x-yN(0=x,y,x+y≤=1)으로 형성되는데, n형 불순물로 도핑된 질화물 반도체로 이루어질 수 있다. 예를 들어, GaN, AlGaN, InGaN와 같은 질화물 반도체에 Si, Ge, Se, Te 또는 C 등과 같은 불순물이 도핑된다. 제1 도전형 반도체층(301)은 단층 또는 다층으로 배치될 수 있다.
별도의 도면으로 도시되지 않았지만, 제1 도전형 반도체층(301)은 전류확산층 또는 오믹층(ohmic layer)을 더 포함할 수 있다. 전류확산층은 전극을 통해 주입된 전류를 확산시키는 역할을 할 수 있고, 오믹층은 전극과의 오믹컨택을 용이하게 하는 역할을 할 수 있다.
제1 도전형 반도체층(301) 상에 다수의 활성층(302a, 302b, 302c)이 배치될 수 있다. 다수의 활성층(302a, 302b, 302c)은 제1 도전형 반도체층(301)의 상면에 서로 소정 간격 떨어져 배치될 수 있다. 여기서, 다수의 활성층(302a, 302b, 302c)의 개수는 다수의 발광영역(310a, 310b, 310c)의 개수와 대응될 수 있다. 즉, 제1 발광영역(310a) 아래에 제1 활성층(302a)이 배치되고, 제2 발광영역(310b) 아래에 제2 활성층(302b)이 배치되고, 제3 발광영역(310c) 아래에 제3 활성층이 배치될 수 있다.
다수의 활성층(302a, 302b, 302c)은 서로 떨어져 배치되지만, 동일한 물질과 구조를 가질 수 있다. 따라서, 다수의 활성층(302a, 302b, 302c)에서 방출되는 광들의 특정 파장은 동일할 수 있다. 예를 들어, 다수의 활성층(302a, 302b, 302c)에서는 청색 파장의 광이 방출될 수 있다. 그러나 이에 한정하는 것은 아니며, 다수의 활성층(302a, 302b, 302c)에서는 녹색 파장의 광, 적색 파장의 광, 백색 파장의 광 및 자외선 파장의 광 중 어느 하나가 방출될 수도 있다.
각 활성층(302a, 302b, 302c)은 제1 도전형 반도체층(301)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(303a, 303b, 303c)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(302a, 302b, 302c)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 방출한다.
각 활성층(302a, 302b, 302c)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다.
각 활성층(302a, 302b, 302c)은 화합물 반도체로 구현될 수 있다. 활성층(302)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
각 활성층(302a, 302b, 302c)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함하며, 우물층/장벽층의 쌍(pair)은 2~30주기로 형성될 수 있다. 우물층/장벽층의 주기는 예를 들어, AlInGaP/AlInGaP, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, 또는 InP/GaAs의 쌍 중 적어도 하나를 포함한다. 우물층은 InxAlyGa1-x-yP (0<x=1, 0≤=y≤=1, 0≤=x+y<1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 장벽층은 InxAlyGa1-x-yP (0=x≤=1, 0≤=y≤=1, 0≤=x+y<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
다수의 활성층(302a, 302b, 302c) 각각 상에 제2 도전형 반도체층(303a, 303b, 303c)이 배치될 수 있다. 발광셀(310) 내에서 제2 도전형 반도체층(303a, 303b, 303c)도 다수로 구성된다. 하나의 활성층(302a, 302b, 302c) 상에 하나의 제2 도전형 반도체층(303a, 303b, 303c)이 배치될 수 있다. 다수의 제2 도전형 반도체층(303a, 303b, 303c)는 활성층(302a, 302b, 302c)의 상면에 배치되고, 다수의 활성층(302a, 302b, 302c)과 마찬가지로 서로 소정 간격 떨어져 배치될 수 있다. 각 발광영역(310a, 310b, 310c)에는 하나의 제2 도전형 반도체층과 하나의 활성층이 배치된다.
각 제2 도전형 반도체층(303a, 303b, 303c)은 p형 AlxInyGa1-x-yN(0=x,y,x+y≤=1)으로 형성되는데, p형 불순물로 도핑된 반도체 물질로 이루어질 수 있다. 예를 들어, GaN, AlGaN, InGaN과 같은 질화물 반도체에 마그네슘(Mg), 아연(Zn) 또는 베릴륨(Be) 등과 같은 불순물이 도핑된다.
각 제2 도전형 반도체층(303a, 303b, 303c)은 단층 또는 다층으로 배치될 수 있다. 제2 도전형 반도체층(303a, 303b, 303c)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다.
별도의 도면으로 도시되지 않았지만, 제2 도전형 반도체층(303a, 303b, 303c)은 전류확산층 또는 오믹층을 더 포함할 수 있다. 전류확산층은 전극을 통해 주입된 전류를 확산시키는 역할을 할 수 있고, 오믹층은 전극과의 오믹컨택을 용이하게 하는 역할을 할 수 있다.
다수의 제2 도전형 반도체층(303a, 303b, 303c) 각각 상에 파장 변환층(304a, 304b, 304c)이 배치될 수 있다. 따라서, 파장 변환층(304a, 304b, 304c)도 다수를 이룬다. 다수의 파장 변환층(304a, 304b, 304c)의 개수는 다수의 발광영역(310a, 310b, 310c)의 개수와 대응되거나 다수의 발광영역(310a, 310b, 310c)의 개수보다 작을 수 있다.
다수의 파장 변환층(304a, 304b, 304c) 각각의 상면은 각 발광영역(310a, 310b, 310c)과 대응될 수 있다.
한편, 다수의 발광영역(310a, 310b, 310c) 중 하나의 발광영역에는 파장 변환층이 없을 수도 있다. 예를 들어, 다수의 활성층(302a, 302b, 302c)에서 방출되는 광의 파장이 청색 파장인 경우, 제1 파장변환층(304a)은 제1 활성층(302a)에서 방출되는 청색 파장의 광에 의해 적색 파장의 광을 방출하기 위해 적색 형광체를 가질 수 있고, 제2 파장변환층(304b)는 제2 활성층(302b)에서 방출되는 청색 파장의 광에 의해 녹색 파장의 광을 방출하기 위해 녹색 형광체를 가질 수 있다. 하지만, 제3 활성층(302c) 상에는 파장 변환층이 배치되지 않을 수 있다. 따라서, 제3 발광영역(310c)에서는 제3 활성층(302c)에서 방출되는 광이 그대로 방출될 수 있다.
한편, 경우에 따라서는 파장 변환층이 모든 발광영역(310a, 310b, 310c)에 형성될 수 있다. 예를 들어, 제1 파장 변환층(304a)는 적색 파장의 광을 방출하기 위해 적색 형광체를 가질 수 있고, 제2 파장 변환층(304b)는 녹색 파장의 광을 방출하기 위해 녹색 형광체를 가질 수 있다. 제3 파장 변환층(304c)은 청색 파장의 광을 방출하기 위해 청색 형광체를 가질 수 있다.
또한, 경우에 따라서는, 제1 파장 변환층(304a)은 제1 적색 파장의 광을 방출하기 위해 제1 적색 형광체를 가질 수 있고, 제2 파장 변환층(304b)는 제2 적색 파장의 광을 방출하기 위해 제2 적색 형광체를 가질 수 있고, 제3 파장변환층(304c)는 녹색 파장의 광을 방출하기 위해 녹색 형광체를 가질 수 있고, 추가의 파장변환층(미도시)은 청색 파장의 광을 방출하기 위해 청색 형광체를 가질 수 있다.
다수의 파장변환층(304a, 304b, 304c)은 퀀텀닷(Quantum Dot) 형광체 또는 야그(YAG) 형광체를 포함할 수 있다.
퀀텀닷 형광체는 적색 파장의 광을 방출하는 적색 퀀텀닷 형광체, 녹색 파장의 광을 방출하는 녹색 퀀텀닷 형광체, 청색 파장의 광을 방출하는 청색 퀀텀닷 형광체를 포함할 수 있다. 각 파장 변환층(304a, 304b, 304c)에 포함되는 퀀텀닷 형광체는 해당 발광영역(310a, 310b, 310c)에서 방출되는 광의 파장에 따라 결정될 수 있다. 야그(YAG) 형광체도 마찬가지이다.
도 2 내지 도 4에 도시된 바와 같이, 하나의 발광셀(300) 내의 다수의 발광영역(310a, 310b, 310c)은 금속층(200)과 제1 도전형 반도체층(301)을 공통층으로 하고, 활성층(302a, 302b, 302c), 제2 도전형 반도체층(303a, 303b, 303c) 및 파장 변환층(304a, 304b, 304c)는 다수로 분리된다.
제1 구동부(350a) 내지 제3 구동부(350c)는 제1 내지 제3 발광영역(310a, 310b, 310c)를 구동하도록 제1 내지 제3 발광영역(310a, 310b, 310c)과 전기적으로 연결될 수 있다. 좀 더 구체적으로, 제1 구동부(350a)는 금속층(200)을 통해 제1 도전형 반도체층(301a)와 전기적으로 연결되고 전극 패드(210a)를 통해 제2 도전형 반도체층(303a)와 전기적으로 연결될 수 있다. 제2 구동부(350b)는 금속층(200)을 통해 제1 도전형 반도체층(301b)와 전기적으로 연결되고 전극 패드(210b)를 통해 제2 도전형 반도체층(303b)와 전기적으로 연결될 수 있다. 제3 구동부(350c)는 금속층(200)을 통해 제1 도전형 반도체층(301c)와 전기적으로 연결되고 전극 패드(210c)를 통해 제2 도전형 반도체층(303c)와 전기적으로 연결될 수 있다.
금속층(200) 및 금속 패드(210a, 201b, 210c) 각각은 구리(Cu), 은(Ag), 금(Au) 중 어느 하나의 금속 물질로 이루어지고, 그 두께가 10㎛ ~ 100㎛의 범위로 형성될 수 있다.
도 5는 도 1에 도시된 디스플레이 장치의 일부의 사시도이다. 구체적으로, 도 5는 도 1에 도시된 디스플레이 장치에서 기판(100) 상에 배치된 제1 픽셀 어레이(400-1)에 1열로 포함되는 복수의 발광부(300-1, 300-2, 300-3)의 사시도이다. 도 5에서 제1 픽셀 어레이(400-1)에 3개의 발광부(300-1, 300-2, 300-3)이 포함되는 것으로 도시되나, 이에 한정되는 것이 아니며 더 많은 수의 발광부가 제1 픽셀 어레이(400-1)에 포함될 수 있다.
이때, 금속층(200)은 하나의 픽셀 어레이(400-1)에 포함된 발광부(300-1, 300-2, 300-3)에 대해서 공통층으로 형성될 수 있다. 픽셀 어레이 단위로 복수의 발광부가 기판(100)에 접착될 때 발광부가 직접 기판(100)에 접착되는 대신 금속층(200)이 기판(100)에 접착되므로, 솔더링등의 공정이 추가로 요구되지 않을 수 있다.
도 6a 내지 도6i는 도 1 내지 도 5에 도시된 본 발명의 일 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 공정도들이다.
도 6a를 참조하면, 에피 성장을 위한 성장 기판(10) 상에 발광구조물(320)을 형성한다. 여기서, 발광구조물(320)는 제1 도전형 반도체층(301), 활성층(302) 및 제2 도전형 반도체층(303)을 포함할 수 있다. 여기서, 발광구조물(320)은 에피(EPI) 또는 에피텍셜층(Epitaxial layer)으로 명명될 수도 있다.
구체적으로, 성장 기판(10)의 상면에 순차적으로 제1 도전형 반도체층(301), 활성층(302) 및 제2 도전형 반도체층(303)을 형성한다. 구체적으로, 성장 기판(10)의 상면에 제1 도전형 반도체층(301), 활성층(302) 및 제2 도전형 반도체층(303)을 순차적으로 성장시킨다.
여기서, 성장 기판(10)은 사파이어 기판(sapphire substrate)일 수 있다. 또한, 성장 기판(10)은 PSS(patterned sapphire substrate) 또는 nano-PSS일 수 있다. PSS 또는 nano-PSS에 제1 도전형 반도체층(301)을 성장시키면 일반적인 사파이어 기판의 평탄한 평면에서 제1 도전형 반도체층(301)을 성장하는 것에 비해, 결정결함(성장중 결함의 휨에 의한 감소) 및 내부 전반사를 감소시켜 광효율을 증가시킬 수 있다.
여기서, 성장 기판(10)의 상면에 제1 도전형 반도체층(301)을 형성시키기 전에, 성장 기판(10)의 상면에 버퍼층(buffer layer)을 형성시킬 수 있다. 버퍼층을 형성한 후, 버퍼층 상에 제1 도전형 반도체층(301)을 형성시키면, 성장 기판(10)과 제1 도전형 반도체층(301) 사이의 격자불일치를 완화할 수 있다.
성장 기판(10) 상에 발광구조물(320)을 형성한 후, 도 6b에 도시된 바와 같이, 발광구조물(320)을 식각하여 다수의 발광부(300-1, 300-2, 300-3)에 대응하는 다수의 분리된 발광구조물(320-1, 320-2, 320-3)로 분리한다. 제1 도전형 반도체층(301), 활성층(302) 및 제2 도전형 반도체층(303)이 모두 식각되어 다수의 분리된 발광구조물(320-1, 320-2, 320-2)이 정의될 수 있다. 이에 따라 다수의 발광부(300-1, 300-2, 300-3)가 정의될 수 있다.
도 6b를 참조하면, 발광구조물(320)에서, 제1 도전형 반도체층(3010, 활성층(302) 및 제2 도전형 반도체층(303)을 도 1에 도시된 다수의 발광부(300)의 개수에 맞게 분리하여 다수의 제1 도전형 반도체층(301), 활성층(302) 및 제2 도전형 반도체층(303)을 형성할 수 있다.
이와 더불어, 각각의 분리된 발광구조물(320-1, 320-2, 320-3)이 다수의 발광영역(310a, 310b, 310c)으로 분리될 수 있다. 발광부를 정의하는 것과 달리, 발광영역(310a, 310b, 310c)를 정의하기 위해서 제1 도전형 반도체층(301)은 식각되지 않고 활성층(302) 및 제2 도전형 반도체층(303)만 식각될 수 있다(도 4 참조). 하나의 분리된 발광구조물(320-1, 320-2, 320-3)은 제1 도전형 반도체층(301)을 공통으로 포함하며 각각의 활성층(302a, 302b, 302c) 및 제2 도전형 반도체층(303a, 303b, 303c)를 포함하는 다수의 발광영역(310a, 310b, 310c)으로 구분될 수 있다.
발광구조물(320)을 다수의 발광부(300-1, 300-2, 300-3) 및 다수의 발광영역(310a, 310b, 310c)로 분리하는 방법으로는 대표적으로 반도체 건식 식각(Full Dry Etch)이 있다.
여기서, 하나의 분리된 발광구조물(320-1, 320-2, 320-3)에 포함되는 다수의 발광영역(310a, 310b, 310c)를 정의하는 경우, 활성층(302) 및 제2 도전형 반도체층(303)은 식각되지만 제1 도전형 반도체층(301)은 식각되지 않아야 한다. 분리된 발광구조물(320)을 분리하는 과정, 즉 제2 도전형 반도체층(303)과 활성층(302)이 각각 다수의 제2 도전형 반도체층(303a, 303b, 303c)와 다수의 활성층(302a, 302b, 302c)으로 분리되는 과정에서 제1 도전형 반도체층(301)의 상부에 소정의 흠집, 예를 들어 소정의 트렌치가 형성될 수도 있다.
각각의 분리된 발광구조물(320-1, 320-2, 320-3)은 다수의 발광영역(310a, 310b, 310c)를 포함한다.
발광구조물(320)를 분리하여 다수의 분리된 발광구조물(320-1, 320-2, 320-3) 및 다수의 발광영역(310a, 310b, 310c)를 형성한 후, 도 6c에 도시된 바와 같이, 성장 기판(10) 상에 다수의 구동부(350-1, 350-2, 350-3)을 형성한다. 이때, 각각의 분리된 발광구조물(320-1, 320-2, 320-3)에 대응하는 각각의 구동부(350-1, 350-2, 350-3)는 다수의 구동부(350a, 350b, 350c)를 포함한다. 발광영역(310a, 310b, 310c) 각각에 대응하는 구동부(350a, 350b, 350c)가 형성될 수 있다.
도 6c에 도시된 바와 같이, 분리된 발광구조물(320-1, 320-2, 320-3)과 구동부(350-1, 350-2, 350-3)를 전기적으로 연결하는 금속 패드(210-1, 210-2, 210-3)가, 제2 도전형 반도체층(303)과 구동부(350-1, 350-2, 350-3) 상에 형성될 수 있다.
발광구조물(320) 및 구동부(350)를 형성한 후, 도 6d에 도시된 바와 같이, 성장 기판(10)을 발광구조물 및 구동부(350)로부터 박리한다. 레이저 리프트 오프(Laser Lift Off, LLO) 방법을 이용하거나 화학적인 리프트 오프(Chemical Lift-Off, CLO) 방법을 이용하여 성장 기판(10)을 발광구조물(300) 및 구동부(350)로부터 박리할 수 있다. 여기서, 성장 기판(10)의 박리 방법이 LLO 또는 CLO로 한정되는 것은 아니며, 기타 다른 여러 방법을 이용하여 성장 기판(10)을 박리할 수 있다. 실시예에 따라 성장 기판(10)을 박리하기 위해서, 지그(미도시)와 같은 장비가 이용될 수 있다.
성장 기판(10)을 발광구조물(320) 및 구동부(350)로부터 박리한 후, 도 6e에도시된 바와 같이, 발광구조물(320) 및 구동부(350) 하부에 금속층(200)을 형성한다. 금속층(200)은 발광구조물(320) 및 구동부(350) 하부에 증착 방식으로 형성될 수 있다. 실시예에 따라 임의의 적합한 방식으로 금속층(200)이 형성될 수 있다. 금속층(200)은 10~100μm의 두께로 형성될 수 있다.
발광구조물(320) 및 구동부(350) 하부에 금속층(200)을 형성한 후, 도 6f에 도시된 바와 같이, 다수의 발광영역(310a, 310b, 310c) 전체 또는 일부 상에 파장 변환층(304a, 304b, 304c)을 형성한다. 구체적으로, 다수의 발광영역(310a, 310b, 310c) 중 제1 발광영역(310a) 상에 제1 파장변환층(304a)을 형성하고, 제2 발광영역(310b) 상에 제2 파장 변환층(304b)를 형성하고, 제3 발광영역(310c) 상에 제3 파장 변환층(304c)를 형성한다. 이러한 파장 변환층(304) 형성은 다수의 발광부(300-1, 300-2, 300-3)에 대해서 수행될 수 있다.
다수의 파장 변환층(304a, 304b, 304c)은 소정의 퀀텀닷을 가질 수 있다. 다수의 파장변환층(304a, 304b, 304c)은 퀀텀닷과 실리콘을 배합한 형광체액을 프린팅(printing) 또는 디스펜싱(dispensing) 방법으로 발광영역(310a, 310b, 310c) 상에 형성할 수 있다. 또한, 다수의 파장 변환층(304a, 304b, 304c)은 소정의 YAG 형광체를 가질 수 있다.
여기서, 파장 변환층(304a, 304b, 304c)은 다수의 발광영역(310a, 310b, 310c) 중 임의의 발광영역 상에는 형성되지 않을 수 있다(미도시). 예를 들어, 해당 발광영역에서 방출되어야 하는 광의 파장이 해당 발광영역 내의 활성층에서 방출되는 광의 파장인 경우에는, 해당 발광영역 상에는 파장 변환층(304a, 304b, 304c)이 형성되지 않을 수 있다.
도 6a 내지 도 6e에서는 편의상 제1 픽셀 어레이(400-1)에 대한 단면도를 참조하여 공정이 설명되었으나, 본 실시예의 공정과정에 따르면 복수의 행 및 복수의 열로 배열된 대면적 픽셀 어레이를 제조할 수 있다. 도 6f는 도 6a 내지 도 6e의 공정단계를 거친 후 파장 변환층(304)을 형성한 후 발광구조물의 사시도이다.
파장 변환층(304)을 형성한 후, 도 6g에 도시된 바와 같이, 상기 발광구조물(320), 파장 변환층(304), 구동부(350) 및 금속층(200)을 보호층(500)으로 덮는 캡슐화 공정을 수행한다. 이러한 캡슐화 공정을 수행하여 도 1 및 도 5에 도시된 본 발명의 실시 형태에 따른 디스플레이 장치를 제조할 수 있다.
보호층(500)은 발광구조물(320), 파장 변환층(304), 구동부(350) 및 금속층(200)을 봉지하여 외부 이물질이나 충격으로부터 이들을 보호할 수 있다. 여기서, 보호층(500)은 유기물 또는 무기물로 형성될 수 있다. 보호층(500)은 실리콘 혹은 에폭시일 수 있다. 또호칭은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx)일 수 있다.
보호층(500)은 서로 소정 간격 이격된 다수의 활성층(302a, 302b, 302c) 사이사이 및 서로 소정 간격 이격된 다수의 제2 도전형 반도체층(303a, 303b, 302c) 사이사이에 배치될 수 있다. 또한, 보호층(500)은 다수의 구동부(350a, 350b, 350c) 사이에 배치될 수 있다. 또한, 보호층(500)은 금속층(200)을 덮고 각각의 발광부(300) 사이 사이에 배치될 수 있다.
보호층(500)을 형성한 후, 도 6h에 도시된 바와 같이, 발광구조물은 다수의 발광부(300)를 포함하는 복수의 픽셀 어레이로 구성된다. 발광구조물을 소정 단위로 다이싱(dicing)하여 다수의 발광부를 포함하는 픽셀 바(pixel bar)를 복수 개 형성할 수 있다. 이러한 픽셀 바 각각은 픽셀 어레이로 지칭될 수 있다. 도 6h에서는 제1 픽셀 어레이(400-1)는 제1 열에 배열된 복수의 발광부(300)를 포함하고, 제2 픽셀 어레이(400-2)는 제2 열에 배열된 복수의 발광부(300)를 포함하도록, 발광구조물이 다이싱된 것이 예시된다. 도 6h에서 다이싱 방향은 가로 방향으로서 점선 및 화살표로 표시되어 있다. 하지만 이에 한정되는 것은 아니며, 다이싱 방향은 세로 방향일 수도 있으며, 실시예에 따라 임의의 방향으로 수행될 수 있다. 또한, 다이싱된 단위 픽셀 어레이는 임의의 면적 및/또는 발광부 개수를 포함할 수 있다.
도 6h에서 발광구조물은 제1 열에 형성된 제1 픽셀 어레이(400-1)와 제2 열에 형성된 제2 픽셀 어레이(400-2)를 포함하는 것이 예시되나, 실시예에 따라 각각의 픽셀 어레이는 소정의 행X열로 배열된 발광부를 복수 개 포함할 수 있다. 또는 실시예에 따른 다른 형태로 배열된 발광부를 복수 개 포함할 수 있다.
각각의 픽셀 어레이(400-1, 400-2)는 복수의 발광부(300)와 구동부(350)를 포함하며, 각각의 픽셀 어레이(400-1, 400-2)에 포함된 복수의 발광부(300)는 공통의 금속층(200)을 갖는다. 이를 위해 발광구조물(320)을 다이싱할 때 하부의 금속층까지 함께 절단될 수 있다. 이때, 각각의 발광부(300)는 수직칩 형태를 갖고 있으므로 디스플레이 패널에서 픽셀로 사용하기에 적합할 수 있다.
다이싱 공정 이후, 분리된 각각의 픽셀 어레이(400-1, 400-2)는 픽셀 어레이 단위로 디스플레이 패널용 기판(100)에 접착된다. 구체적으로, 픽셀 어레이(400-1, 400-2)를 기판(100)상에 위치시키고, 예컨대 접착층(미도시)를 이용하여 픽셀 어레이(400-1, 400-2)를 기판(100)의 상면(110)에 접착시킬 수 있다. 여기서, 접착층은 금속층(200)과 기판(100)의 상면(110) 사이에 배치될 수 있고, 실리콘, 에폭시, 전도성 에폭시, 전도성 실리콘, 전도성 접착제, 전도성 필름 및 금속 페이스트 중 어느 하나일 수 있다.
이러한 접착 공정은 픽셀 어레이 단위로 수행될 수 있다. 따라서, 제1 픽셀 어레이(400-1)를 기판(100)에 접착시킨 후 제2 픽셀 어레이(400-2)를 기판(100)에 접착시킬 수 있다. 또는, 적어도 두개 이상의 픽셀 어레이(400-1, 400-2)가 동시에 기판(200)에 접착될 수도 있다.
앞서 살펴본 도 6a 내지 도 6i에 도시된 본 발명의 일 실시 형태에 따른 디스플레이 장치의 제조 방법은, 디스플레이 패널용 기판(100) 상에 복수의 발광부가 다수의 발광부(300)를 포함하는 픽셀 어레이 단위로 형성되므로, 각각의 발광 칩마다 픽앤플레이스(Pick & Place), 전사 및 솔더링(Soldering) 등의 공정이 불필요하다. 따라서, 수천 수만개의 픽셀을 갖는 디스플레이 장치의 제조 시간이 획기적으로 단축되는 이점이 있다. 또한, 제1 도전형 반도체층(301)을 공통층으로 이용하고, 다수의 활성층(302a, 302b, 302c)과 다수의 제2 도전형 반도체층(303a, 303b, 303c)의 재질과 구조가 서로 동일하기 때문에, 동일한 조건과 환경에서 구동이 가능하고, 신뢰성 있는 디스플레이 장치를 신속하게 제조할 수 있는 이점이 있다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 성장 기판
200: 금속층
100: 기판
300: 발광부
310: 발광셀
500: 보호층
200: 금속층
100: 기판
300: 발광부
310: 발광셀
500: 보호층
Claims (19)
- 기판; 및 상기 기판 상에 어레이 형태로 배열된 다수의 발광부;를 포함하고,
상기 다수의 발광부 각각은, 상기 기판상에 배치되는 금속층; 상기 금속층 상에 배치되고 서로 다른 파장의 광을 방출하는 발광셀; 및 상기 금속층 상에 배치되고 상기 발광셀을 전기적으로 구동시키는 구동부;를 포함하고,
상기 발광셀은,
상기 금속층 상에 공통층으로 배치된 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상의 일 평면 상에 서로 이격되고, 특정 파장의 광을 방출하는 다수의 활성층;
상기 다수의 활성층 각각 상에 배치된 제2 도전형 반도체층; 및
상기 제2 도전형 반도체층 상에 배치된 파장 변환층;을 포함하는,
디스플레이 장치. - 제 1 항에 있어서,
상기 다수의 발광부 중 적어도 2개 이상의 발광부는 상기 금속층을 공통층으로 포함하도록 구성된, 디스플레이 장치. - 제 1 항에 있어서,
상기 기판은 유리 기판, 플렉서블 필름, 금속 PCB 및 세라믹 PCB 중 어느 하나인, 디스플레이 장치. - 제 1 항에 있어서,
상기 다수의 활성층은, 청색 파장의 광 또는 자외선 파장의 광을 방출하는, 디스플레이 장치. - 제 1 항에 있어서,
상기 금속층의 두께는 10~100㎛인, 디스플레이 장치. - 제 1 항에 있어서,
상기 발광셀은, 적색 파장의 광을 방출하는 제1 발광영역, 녹색 파장의 광을 방출하는 제2 발광영역 및 청색 파장의 광을 방출하는 제3 발광영역을 포함하는, 디스플레이 장치. - 제 6 항에 있어서,
상기 제1 발광영역, 제2 발광영역 및 제3 발광영역의 크기는 5 ~ 200㎛인, 디스플레이 장치. - 제 1 항에 있어서,
상기 발광셀은, 제1 적색 파장의 광을 방출하는 제1 발광영역, 제2 적색 파장의 광을 방출하는 제2 발광영역, 녹색 파장의 광을 방출하는 제3 발광영역 및 청색 파장의 광을 방출하는 제4 발광영역을 포함하는, 디스플레이 장치. - 제 1 항에 있어서,
상기 파장 변환층은 상기 다수의 발광영역 중 하나 이상의 발광영역 내의 상기 제2 도전형 반도체층 상에 배치되지 않는, 디스플레이 장치. - 제 1 항에 있어서,
상기 파장 변환층은 퀀텀닷 형광체 또는 YAG 형광체를 포함하는, 디스플레이 장치. - 성장 기판 상에 형성된 발광구조물을 다수의 발광부에 대응하는 다수의 분리된 발광구조물로 분리하고 상기 분리된 발광구조물 각각을 다수의 발광영역으로 분리하는 분리 단계;
상기 성장 기판 상으로서, 상기 분리된 상기 발광구조물 일 측에 상기 발광영역 각각에 대한 구동부를 형성하는 구동부 형성 단계;
상기 발광구조물 및 상기 구동부로부터 상기 성장 기판을 박리하는 박리 단계;
상기 발광구조물 및 상기 구동부 하부에 금속층을 형성하는 금속층 형성 단계;
상기 다수의 발광영역의 전부 또는 일부 상에 파장 변환층을 형성하는 파장 변환층 형성 단계;
상기 발광구조물을, 상기 다수의 발광부 중 적어도 2개 이상의 발광부를 포함하는 픽셀 어레이 단위로 다이싱하는 다이싱 단계; 및
상기 픽셀 어레이 단위로 상기 다수의 발광부를 디스플레이 패널용 기판에 접착시키는 기판 접착 단계;
를 포함하는, 디스플레이 장치의 제조 방법. - 제 11 항에 있어서,
상기 픽셀 어레이에 포함된 상기 적어도 2개 이상의 발광부는 상기 금속층을 공통층으로 포함하도록 상기 금속층 형성단계 및 상기 다이싱 단계가 수행되는, 디스플레이 장치의 제조 방법. - 제 11 항에 있어서,
상기 박리 단계는, 레이저 리프트 오프 또는 화학적인 리프트 오프 방법을 이용하여 상기 성장 기판을 박리하는, 디스플레이 장치의 제조 방법. - 제 11 항에 있어서,
상기 발광구조물은, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치된 활성층 및 상기 활성층 상에 배치된 제2 도전형 반도체층을 포함하고,
상기 분리 단계는, 상기 다수의 발광영역의 개수와 배열에 대응되도록 상기 제2 도전형 반도체층과 상기 활성층을 식각하여 수행되는, 디스플레이 장치의 제조 방법. - 제 11 항에 있어서,
상기 파장 변환층 형성 단계는, 퀀텀닷 형광체와 YAG 형광체 중 어느 하나와 실리콘을 배합한 형광체액을 프린팅(printing) 또는 디스펜싱(dispensing)하여 상기 발광영역의 전부 또는 일부상에 상기 파장 변환층을 형성하는, 디스플레이 장치의 제조 방법. - 제 11 항에 있어서,
상기 발광구조물, 상기 파장 변환층 및 상기 구동부를 보호부로 캡슐화하는 캡슐화 단계;를 더 포함하는, 디스플레이 장치의 제조 방법. - 제 11 항에 있어서,
상기 발광영역 내의 상기 제2 도전형 반도체층과 상기 발광영역의 해당 구동부를 전기적으로 연결하는 전극 패턴을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법. - 금속층 상에 어레이 형태로 배열된 다수의 발광부를 적어도 2개 이상의 발광부를 포함하는 픽셀 어레이 단위로 다이싱하는 단계; 및
상기 다이싱된 상기 픽셀 어레이를 디스플레이용 기판 상에 접착하는 단계;를 포함하며,
상기 다수의 발광부 각각은, 금속층 상에 배치되고 서로 다른 파장의 광을 방출하는 발광셀; 및 상기 금속층 상에 배치되고 상기 발광셀을 전기적으로 구동시키는 구동부;를 포함하고,
상기 발광셀은,
상기 금속층 상에 공통층으로 배치된 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상의 일 평면 상에 서로 이격되고, 특정 파장의 광을 방출하는 다수의 활성층;
상기 다수의 활성층 각각 상에 배치된 제2 도전형 반도체층; 및
상기 제2 도전형 반도체층 상에 배치된 파장 변환층;을 포함하는,
디스플레이 장치의 제조 방법. - 제 18 항에 있어서,
상기 픽셀 어레이에 포함된 상기 적어도 2개 이상의 발광부는 상기 금속층을 공통층으로 포함하도록 상기 다이싱 단계가 수행되는, 디스플레이 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180040968A KR102073572B1 (ko) | 2018-04-09 | 2018-04-09 | 디스플레이 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180040968A KR102073572B1 (ko) | 2018-04-09 | 2018-04-09 | 디스플레이 장치 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190117968A true KR20190117968A (ko) | 2019-10-17 |
| KR102073572B1 KR102073572B1 (ko) | 2020-02-06 |
Family
ID=68424074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180040968A KR102073572B1 (ko) | 2018-04-09 | 2018-04-09 | 디스플레이 장치 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102073572B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021132881A1 (ko) * | 2019-12-26 | 2021-07-01 | 엘지디스플레이 주식회사 | Led 표시장치 및 이의 제조방법 |
| CN114333618A (zh) * | 2021-12-21 | 2022-04-12 | 深圳市蝉翼科技有限公司 | 超薄柔性透明led显示屏及其制作工艺、显示器 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127278A (ja) * | 1999-10-25 | 2001-05-11 | Rohm Co Ltd | 複合半導体装置 |
| JP2002141492A (ja) * | 2000-10-31 | 2002-05-17 | Canon Inc | 発光ダイオードディスプレイパネル及びその製造方法 |
| JP2006261359A (ja) * | 2005-03-17 | 2006-09-28 | Oki Data Corp | 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 |
| KR100845549B1 (ko) * | 2007-01-22 | 2008-07-10 | 삼성전기주식회사 | 백색 발광소자 및 그 제조방법 |
| KR20130137985A (ko) * | 2012-06-08 | 2013-12-18 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| KR20160087265A (ko) * | 2015-01-13 | 2016-07-21 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| KR20160092396A (ko) * | 2015-01-27 | 2016-08-04 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| US20170179192A1 (en) * | 2015-12-21 | 2017-06-22 | Hong Kong Beida Jade Bird Display Limited | Semiconductor Devices with Integrated Thin-Film Transistor Circuitry |
| KR20170108623A (ko) * | 2016-03-18 | 2017-09-27 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 표시장치 |
| KR20170129983A (ko) * | 2016-05-17 | 2017-11-28 | 삼성전자주식회사 | 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법 |
| KR20180001206A (ko) * | 2016-06-27 | 2018-01-04 | 엘지디스플레이 주식회사 | 발광 다이오드 칩 및 이를 포함하는 디스플레이 장치와 이의 제조 방법 |
-
2018
- 2018-04-09 KR KR1020180040968A patent/KR102073572B1/ko active IP Right Grant
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127278A (ja) * | 1999-10-25 | 2001-05-11 | Rohm Co Ltd | 複合半導体装置 |
| JP2002141492A (ja) * | 2000-10-31 | 2002-05-17 | Canon Inc | 発光ダイオードディスプレイパネル及びその製造方法 |
| JP2006261359A (ja) * | 2005-03-17 | 2006-09-28 | Oki Data Corp | 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 |
| KR100845549B1 (ko) * | 2007-01-22 | 2008-07-10 | 삼성전기주식회사 | 백색 발광소자 및 그 제조방법 |
| KR20130137985A (ko) * | 2012-06-08 | 2013-12-18 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| KR20160087265A (ko) * | 2015-01-13 | 2016-07-21 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| KR20160092396A (ko) * | 2015-01-27 | 2016-08-04 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| US20170179192A1 (en) * | 2015-12-21 | 2017-06-22 | Hong Kong Beida Jade Bird Display Limited | Semiconductor Devices with Integrated Thin-Film Transistor Circuitry |
| KR20170108623A (ko) * | 2016-03-18 | 2017-09-27 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 표시장치 |
| KR20170129983A (ko) * | 2016-05-17 | 2017-11-28 | 삼성전자주식회사 | 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법 |
| KR20180001206A (ko) * | 2016-06-27 | 2018-01-04 | 엘지디스플레이 주식회사 | 발광 다이오드 칩 및 이를 포함하는 디스플레이 장치와 이의 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021132881A1 (ko) * | 2019-12-26 | 2021-07-01 | 엘지디스플레이 주식회사 | Led 표시장치 및 이의 제조방법 |
| CN114333618A (zh) * | 2021-12-21 | 2022-04-12 | 深圳市蝉翼科技有限公司 | 超薄柔性透明led显示屏及其制作工艺、显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102073572B1 (ko) | 2020-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10332949B2 (en) | Display apparatus | |
| CN106876406B (zh) | 基于iii-v族氮化物半导体的led全彩显示器件结构及制备方法 | |
| EP3486946B1 (en) | Growth substrate including micro-light emitting diode chips and method of manufacturing light emitting diode display using the same | |
| KR102666197B1 (ko) | 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법 | |
| KR102625489B1 (ko) | 마이크로 led 표시 패널 및 그 제조 방법 | |
| CN108615740B (zh) | 柔性有源彩色半导体发光显示模块及柔性显示屏 | |
| CN213782016U (zh) | 显示装置 | |
| KR101106148B1 (ko) | 발광 소자 | |
| KR102579645B1 (ko) | 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법 | |
| CN111048497B (zh) | 一种有源矩阵彩色显示器件的制造方法 | |
| US20200251626A1 (en) | Semiconductor device and head lamp comprising same | |
| EP2953175B1 (en) | Light emitting device module | |
| KR20190007226A (ko) | 발광소자 패키지 및 이를 이용한 디스플레이 장치 | |
| CN212934611U (zh) | 显示装置 | |
| EP4033530A1 (en) | Light-emitting element for display, and light-emitting package having same | |
| KR102078643B1 (ko) | 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법 | |
| KR102073572B1 (ko) | 디스플레이 장치 및 그의 제조 방법 | |
| KR20190112916A (ko) | 디스플레이 장치 및 그의 제조 방법 | |
| KR102661676B1 (ko) | 표시장치 제조방법 | |
| KR20210155394A (ko) | Led 칩 및 그것을 제조하는 방법 | |
| CN111564465A (zh) | 显示面板的制备方法 | |
| KR20220043742A (ko) | 마이크로 led 및 이를 구비한 디스플레이 모듈 | |
| KR101171331B1 (ko) | 발광 소자 | |
| KR102599275B1 (ko) | 수직 적층 구조를 가지는 마이크로 디스플레이의 화소 | |
| KR102113104B1 (ko) | 디스플레이 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |