JP2001127278A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JP2001127278A JP2001127278A JP30273499A JP30273499A JP2001127278A JP 2001127278 A JP2001127278 A JP 2001127278A JP 30273499 A JP30273499 A JP 30273499A JP 30273499 A JP30273499 A JP 30273499A JP 2001127278 A JP2001127278 A JP 2001127278A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- substrate
- electronic circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体発光素子とスイッチング素子などを含
む制御回路や他の電子回路などを同一基板上に形成し
て、１チップ化されて小形化した半導体発光素子と電子
回路を含む複合半導体装置を提供する。 【解決手段】 基板１と、基板１上にエピタキシャル成
長される化合物半導体層に形成される発光素子部２と、
基板１の発光素子部２と異なる部分にエピタキシャル成
長されるシリコン半導体層に形成される電子回路部３と
からなっている。
む制御回路や他の電子回路などを同一基板上に形成し
て、１チップ化されて小形化した半導体発光素子と電子
回路を含む複合半導体装置を提供する。 【解決手段】 基板１と、基板１上にエピタキシャル成
長される化合物半導体層に形成される発光素子部２と、
基板１の発光素子部２と異なる部分にエピタキシャル成
長されるシリコン半導体層に形成される電子回路部３と
からなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子と
電子回路を同一基板上に形成した１チップ型の複合半導
体装置に関する。さらに詳しくは、半導体発光素子の点
滅を制御し得る制御回路などがその発光素子と共に設け
られている複合半導体装置に関する。
電子回路を同一基板上に形成した１チップ型の複合半導
体装置に関する。さらに詳しくは、半導体発光素子の点
滅を制御し得る制御回路などがその発光素子と共に設け
られている複合半導体装置に関する。
【０００２】
【従来の技術】半導体発光素子は、たとえば信号機やド
ットマトリックス表示装置などに用いられる場合のよう
に、その点滅が制御されながら使用される場合がある。
すなわち信号機では、緑、黄、赤の３色が一定時間ごと
に順次点滅する必要がある。このような場合、図３
（ａ）に示されるように、発光素子ＬＥＤにスイッチン
グ素子ＳＷが直列に接続されて、コントローラ回路ＣＯ
ＮＴからの信号によりスイッチング素子ＳＷをオンオフ
させて発光素子ＬＥＤを点滅させている。なお、Ｖccは
電源を、Ｒ１は抵抗を示す。また、点滅のみではなく、
印加電圧を変化させてその輝度または発光色を変化させ
る場合は、図３（ｂ）に示されるように、異なる抵抗値
の抵抗Ｒ２〜Ｒ４とそれぞれ直列接続されたスイッチン
グ素子ＳＷ１〜ＳＷ３の組を、たとえば３組並列に接続
し、スイッチング素子ＳＷ１〜ＳＷ３のオンオフをそれ
ぞれコントローラ回路ＣＯＮＴから制御することによ
り、所望の電圧が発光素子ＬＥＤに印加される。
ットマトリックス表示装置などに用いられる場合のよう
に、その点滅が制御されながら使用される場合がある。
すなわち信号機では、緑、黄、赤の３色が一定時間ごと
に順次点滅する必要がある。このような場合、図３
（ａ）に示されるように、発光素子ＬＥＤにスイッチン
グ素子ＳＷが直列に接続されて、コントローラ回路ＣＯ
ＮＴからの信号によりスイッチング素子ＳＷをオンオフ
させて発光素子ＬＥＤを点滅させている。なお、Ｖccは
電源を、Ｒ１は抵抗を示す。また、点滅のみではなく、
印加電圧を変化させてその輝度または発光色を変化させ
る場合は、図３（ｂ）に示されるように、異なる抵抗値
の抵抗Ｒ２〜Ｒ４とそれぞれ直列接続されたスイッチン
グ素子ＳＷ１〜ＳＷ３の組を、たとえば３組並列に接続
し、スイッチング素子ＳＷ１〜ＳＷ３のオンオフをそれ
ぞれコントローラ回路ＣＯＮＴから制御することによ
り、所望の電圧が発光素子ＬＥＤに印加される。
【０００３】さらにドットマトリックス表示装置の場合
は、液晶表示装置など他のドットマトリックス表示装置
と同様に、各ドットごとに発光部をオンオフさせて文字
や図形の表示がされるように制御されたり、または３原
色の発光素子のオンオフや強度を制御して所望の色のカ
ラー表示を行うこともある。
は、液晶表示装置など他のドットマトリックス表示装置
と同様に、各ドットごとに発光部をオンオフさせて文字
や図形の表示がされるように制御されたり、または３原
色の発光素子のオンオフや強度を制御して所望の色のカ
ラー表示を行うこともある。
【０００４】
【発明が解決しようとする課題】前述のように、発光素
子によってはその発光素子をオンオフさせるスイッチン
グ素子や、そのスイッチング素子を制御するコントロー
ラ回路などなどからなる制御回路が接続されて使用され
ることがある。そのため、発光素子の他に制御回路など
を別の部品で組み込まなければならず、コストアップに
なると共に、発光素子を組み込む装置が大型になるとい
う問題がある。
子によってはその発光素子をオンオフさせるスイッチン
グ素子や、そのスイッチング素子を制御するコントロー
ラ回路などなどからなる制御回路が接続されて使用され
ることがある。そのため、発光素子の他に制御回路など
を別の部品で組み込まなければならず、コストアップに
なると共に、発光素子を組み込む装置が大型になるとい
う問題がある。
【０００５】さらに、ドットマトリックス表示装置など
に半導体発光素子を用いようとすると、各ドットごとに
スイッチング素子が必要となり、発光素子とは別にスイ
ッチング素子を各ドットごとに組み込むと、ドット間隔
が広がり精細な表示画像が得られず、あまり実用的でな
い。
に半導体発光素子を用いようとすると、各ドットごとに
スイッチング素子が必要となり、発光素子とは別にスイ
ッチング素子を各ドットごとに組み込むと、ドット間隔
が広がり精細な表示画像が得られず、あまり実用的でな
い。
【０００６】一方、半導体発光素子はＧａＡｓ、Ｇａ
Ｐ、ＧａＮなどの化合物半導体層の積層により製造され
るのに対して、スイッチング素子などの電子回路はシリ
コン半導体が用いられ、この両半導体は取扱方法も全然
異なり通常は異なる部門で取り扱われており製造プロセ
スも大きく異なるため、またそれらの半導体層間で格子
定数が大きく異なるため、などの理由により両方の素子
を同時に製造するということは考えられていない。しか
し、たとえばＧａＮはサファイア基板上に積層され青色
系の半導体発光素子として開発されており、また素子分
離の目的でシリコンオンサファイア（ＳＯＳ）基板を用
いたＩＣは開発されている。
Ｐ、ＧａＮなどの化合物半導体層の積層により製造され
るのに対して、スイッチング素子などの電子回路はシリ
コン半導体が用いられ、この両半導体は取扱方法も全然
異なり通常は異なる部門で取り扱われており製造プロセ
スも大きく異なるため、またそれらの半導体層間で格子
定数が大きく異なるため、などの理由により両方の素子
を同時に製造するということは考えられていない。しか
し、たとえばＧａＮはサファイア基板上に積層され青色
系の半導体発光素子として開発されており、また素子分
離の目的でシリコンオンサファイア（ＳＯＳ）基板を用
いたＩＣは開発されている。
【０００７】本発明はこのような状況に鑑み、ＧａＮや
シリコンがサファイア基板上にエピタキシャル成長され
得ることに着目して、半導体発光素子とスイッチング素
子、さらに必要な場合にはコントローラ回路などを含む
制御回路や他の電子回路などを同一基板上に形成して、
１チップ化されて小形化した半導体発光素子と電子回路
を含む複合半導体装置を提供することを目的とする。
シリコンがサファイア基板上にエピタキシャル成長され
得ることに着目して、半導体発光素子とスイッチング素
子、さらに必要な場合にはコントローラ回路などを含む
制御回路や他の電子回路などを同一基板上に形成して、
１チップ化されて小形化した半導体発光素子と電子回路
を含む複合半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明による複合半導体
装置は、基板と、該基板上に化合物半導体層がエピタキ
シャル成長されることにより形成される発光素子部と、
前記基板の前記発光素子部と異なる部分にシリコン半導
体層がエピタキシャル成長され、該シリコン半導体層に
形成される電子回路部とからなっている。
装置は、基板と、該基板上に化合物半導体層がエピタキ
シャル成長されることにより形成される発光素子部と、
前記基板の前記発光素子部と異なる部分にシリコン半導
体層がエピタキシャル成長され、該シリコン半導体層に
形成される電子回路部とからなっている。
【０００９】この構造にすることにより、発光素子部と
スイッチング素子などとが一体に形成されているため、
制御回路を外付けする必要がなく小型で安価な装置にな
る。また、ドットマトリックス表示装置などに使用して
も配線が非常に容易になると共に、違和感のない表示を
することができる。
スイッチング素子などとが一体に形成されているため、
制御回路を外付けする必要がなく小型で安価な装置にな
る。また、ドットマトリックス表示装置などに使用して
も配線が非常に容易になると共に、違和感のない表示を
することができる。
【００１０】具体的には、前記基板がサファイア基板か
らなり、前記化合物半導体がチッ化ガリウム系化合物半
導体からなり、前記電子回路が制御回路からなることに
より、青色系の発光素子とスイッチング素子などが一体
化された複合半導体装置が得られる。
らなり、前記化合物半導体がチッ化ガリウム系化合物半
導体からなり、前記電子回路が制御回路からなることに
より、青色系の発光素子とスイッチング素子などが一体
化された複合半導体装置が得られる。
【００１１】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの
他のIII 族元素と置換したものおよび／またはＶ族元素
のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化
合物からなる半導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの
他のIII 族元素と置換したものおよび／またはＶ族元素
のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化
合物からなる半導体をいう。
【００１２】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の複合半導体装置について説明をする。
明の複合半導体装置について説明をする。
【００１３】本発明の複合半導体装置は、その一実施形
態の概念的な断面説明図が図１（ａ）に示されるよう
に、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などから
なる同一の基板１上に化合物半導体層がエピタキシャル
成長されて形成される発光素子部２と、基板１の発光素
子部２と異なる部分にシリコン半導体層がエピタキシャ
ル成長されて形成される電子回路部３とが設けられるこ
とにより形成されている。図１に示される例では、発光
素子部がチッ化ガリウム系化合物半導体からなる青色系
の発光素子部で、電子回路部３がＭＯＳトランジスタか
らなるスイッチング素子が形成されており、発光素子部
２のｎ側電極２９がＭＯＳトランジスタのドレイン電極
３６と金線４または配線により接続され、図１（ｂ）に
等価回路図で示されるように発光素子部２と電子回路部
３とからなる複合半導体装置１０が形成されている。
態の概念的な断面説明図が図１（ａ）に示されるよう
に、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などから
なる同一の基板１上に化合物半導体層がエピタキシャル
成長されて形成される発光素子部２と、基板１の発光素
子部２と異なる部分にシリコン半導体層がエピタキシャ
ル成長されて形成される電子回路部３とが設けられるこ
とにより形成されている。図１に示される例では、発光
素子部がチッ化ガリウム系化合物半導体からなる青色系
の発光素子部で、電子回路部３がＭＯＳトランジスタか
らなるスイッチング素子が形成されており、発光素子部
２のｎ側電極２９がＭＯＳトランジスタのドレイン電極
３６と金線４または配線により接続され、図１（ｂ）に
等価回路図で示されるように発光素子部２と電子回路部
３とからなる複合半導体装置１０が形成されている。
【００１４】発光素子部２は、基板１上にエピタキシャ
ル成長されたＧａＮとＡｌＧａＮ系（ＡｌとＧａの比率
が種々変わり得ることを意味する、以下同じ）化合物半
導体の積層構造からなるｎ形層（クラッド層）２３、バ
ンドギャップエネルギーがクラッド層のそれよりも小さ
く発光波長を定める材料、たとえばＩｎＧａＮ系（Ｉｎ
とＧａの比率が種々変わり得ることを意味する、以下同
じ）化合物半導体からなる活性層（発光層）２４と、ｐ
形のＡｌＧａＮ系化合物半導体およびＧａＮの積層構造
からなるｐ形層（クラッド層）２５とがそれぞれ積層さ
れ、その表面に図示しない拡散メタル層などを介してｐ
側電極２８が設けられ、積層された半導体層の一部がエ
ッチングされて露出するｎ形層２３の表面にｎ側電極２
９が設けられることにより形成されている。
ル成長されたＧａＮとＡｌＧａＮ系（ＡｌとＧａの比率
が種々変わり得ることを意味する、以下同じ）化合物半
導体の積層構造からなるｎ形層（クラッド層）２３、バ
ンドギャップエネルギーがクラッド層のそれよりも小さ
く発光波長を定める材料、たとえばＩｎＧａＮ系（Ｉｎ
とＧａの比率が種々変わり得ることを意味する、以下同
じ）化合物半導体からなる活性層（発光層）２４と、ｐ
形のＡｌＧａＮ系化合物半導体およびＧａＮの積層構造
からなるｐ形層（クラッド層）２５とがそれぞれ積層さ
れ、その表面に図示しない拡散メタル層などを介してｐ
側電極２８が設けられ、積層された半導体層の一部がエ
ッチングされて露出するｎ形層２３の表面にｎ側電極２
９が設けられることにより形成されている。
【００１５】電子回路部３は、基板１上にエピタキシャ
ル成長された、たとえばｐ形のシリコン半導体層３１の
表面側にｎ形不純物を拡散またはイオン注入などにより
導入し、ドレイン領域３２、ソース領域３３を形成し、
その間のチャネル領域の表面にゲート絶縁膜３５を介し
てポリシリコンなどからなるゲート電極３４が設けら
れ、ドレイン領域３２およびソース領域３３にそれぞれ
オーミックコンタクトをとってドレイン電極３６および
ソース電極３７がそれぞれＡｌなどにより形成されるこ
とによりＭＯＳトランジスタが形成され、スイッチング
素子を構成している。なお、３８はシリコン半導体層３
１の表面に設けられたシリコン酸化膜またはシリコンチ
ッ化膜などの絶縁膜である。
ル成長された、たとえばｐ形のシリコン半導体層３１の
表面側にｎ形不純物を拡散またはイオン注入などにより
導入し、ドレイン領域３２、ソース領域３３を形成し、
その間のチャネル領域の表面にゲート絶縁膜３５を介し
てポリシリコンなどからなるゲート電極３４が設けら
れ、ドレイン領域３２およびソース領域３３にそれぞれ
オーミックコンタクトをとってドレイン電極３６および
ソース電極３７がそれぞれＡｌなどにより形成されるこ
とによりＭＯＳトランジスタが形成され、スイッチング
素子を構成している。なお、３８はシリコン半導体層３
１の表面に設けられたシリコン酸化膜またはシリコンチ
ッ化膜などの絶縁膜である。
【００１６】前述の発光素子部２のｐ側電極２８が抵抗
Ｒ１を介した電源Ｖccとの接続用の端子Ｖとされ、発光
素子部２のｎ側電極２９はスイッチング素子であるＭＯ
Ｓトランジスタのドレイン電極３６と金線４などのワイ
ヤまたはＡｌなどの配線パターンにより接続されてい
る。また、ＭＯＳトランジスタのゲート電極３４は信号
入力用の端子Ｇとされてコントローラ回路ＣＯＮＴに接
続され、ソース電極３７はアースとの接続用の端子Ｓと
されている。すなわち、チップのままで回路などに組み
込まれる場合はこのｐ側電極２８、信号入力用端子（ゲ
ート電極）Ｇ、ソース端子（ソース電極）Ｓに各配線が
なされる。また、全体がパッケージにより被覆される場
合は、これらの端子が各リードと接続されてパッケージ
から露出するリードが回路配線と接続されるようになっ
ている。
Ｒ１を介した電源Ｖccとの接続用の端子Ｖとされ、発光
素子部２のｎ側電極２９はスイッチング素子であるＭＯ
Ｓトランジスタのドレイン電極３６と金線４などのワイ
ヤまたはＡｌなどの配線パターンにより接続されてい
る。また、ＭＯＳトランジスタのゲート電極３４は信号
入力用の端子Ｇとされてコントローラ回路ＣＯＮＴに接
続され、ソース電極３７はアースとの接続用の端子Ｓと
されている。すなわち、チップのままで回路などに組み
込まれる場合はこのｐ側電極２８、信号入力用端子（ゲ
ート電極）Ｇ、ソース端子（ソース電極）Ｓに各配線が
なされる。また、全体がパッケージにより被覆される場
合は、これらの端子が各リードと接続されてパッケージ
から露出するリードが回路配線と接続されるようになっ
ている。
【００１７】つぎに、図１に示される複合半導体装置の
製法を具体例により、図２に示される製造工程図を参照
しながら説明をする。
製法を具体例により、図２に示される製造工程図を参照
しながら説明をする。
【００１８】まず、図２（ａ）に示されるように、たと
えばサファイアからなる基板１上に、有機金属化学気相
成長法（ＭＯＣＶＤ法）により、キャリアガスに反応ガ
スおよびドーパントガスを導入して、ＧａＮからなる低
温バッファ層を介してｎ形のＧａＮ層およびＡｌＧａＮ
系化合物半導体層からなるｎ形層２３を１〜５μｍ程
度、ＩｎＧａＮ系化合物半導体からなる活性層２４を
０.０５〜０.３μｍ程度、ＡｌＧａＮ系化合物半導体層
およびＧａＮ層からなるｐ形層２５を０.２〜１μｍ程
度それぞれ成長する。反応ガスとしては、たとえばＧａ
のガスとしてトリメチルガリウム、Ｉｎのガスとしてト
リメチルインジウム、Ａｌのガスとしてトリメチルアル
ミニウム、Ｎのガスとしてアンモニアガス、ｎ形ドーパ
ントとしてシラン（ＳｉＨ4 ）、ｐ形ドーパントとして
シクロペンタジエニルマグネシウムまたはジメチル亜鉛
などを使用することができる。そして、図示しないＮｉ
およびＡｕを蒸着などにより積層してアニール処理をす
ることにより、Ｎｉ-Ａｕ合金層からなる拡散メタル層
を２〜１００ｎｍ程度形成する。
えばサファイアからなる基板１上に、有機金属化学気相
成長法（ＭＯＣＶＤ法）により、キャリアガスに反応ガ
スおよびドーパントガスを導入して、ＧａＮからなる低
温バッファ層を介してｎ形のＧａＮ層およびＡｌＧａＮ
系化合物半導体層からなるｎ形層２３を１〜５μｍ程
度、ＩｎＧａＮ系化合物半導体からなる活性層２４を
０.０５〜０.３μｍ程度、ＡｌＧａＮ系化合物半導体層
およびＧａＮ層からなるｐ形層２５を０.２〜１μｍ程
度それぞれ成長する。反応ガスとしては、たとえばＧａ
のガスとしてトリメチルガリウム、Ｉｎのガスとしてト
リメチルインジウム、Ａｌのガスとしてトリメチルアル
ミニウム、Ｎのガスとしてアンモニアガス、ｎ形ドーパ
ントとしてシラン（ＳｉＨ4 ）、ｐ形ドーパントとして
シクロペンタジエニルマグネシウムまたはジメチル亜鉛
などを使用することができる。そして、図示しないＮｉ
およびＡｕを蒸着などにより積層してアニール処理をす
ることにより、Ｎｉ-Ａｕ合金層からなる拡散メタル層
を２〜１００ｎｍ程度形成する。
【００１９】その後、電子回路形成部およびｎ側電極形
成部以外を被覆するレジスト膜などからなるマスクを形
成してエッチングする。エッチングは、塩素ガスなどに
よる反応性イオンエッチングにより行える。ｎ形層２３
が露出したところで、ｎ側電極形成部にさらにマスクを
施してエッチングを続け、電子回路形成部のＧａＮ系化
合物半導体層をすべてエッチングにより除去して、サフ
ァイア基板１を露出させる。
成部以外を被覆するレジスト膜などからなるマスクを形
成してエッチングする。エッチングは、塩素ガスなどに
よる反応性イオンエッチングにより行える。ｎ形層２３
が露出したところで、ｎ側電極形成部にさらにマスクを
施してエッチングを続け、電子回路形成部のＧａＮ系化
合物半導体層をすべてエッチングにより除去して、サフ
ァイア基板１を露出させる。
【００２０】つぎに、図２（ｂ）に示されるように、基
板の表面全面にｐ形のシリコン（Ｓｉ）をエピタキシャ
ル成長する。このＳｉのエピタキシャル成長は、たとえ
ば前述と同様のＭＯＣＶＤ法により、反応ガスのシラン
（ＳｉＨ4 ）を導入することにより成長する。
板の表面全面にｐ形のシリコン（Ｓｉ）をエピタキシャ
ル成長する。このＳｉのエピタキシャル成長は、たとえ
ば前述と同様のＭＯＣＶＤ法により、反応ガスのシラン
（ＳｉＨ4 ）を導入することにより成長する。
【００２１】つぎに、レジスト膜を設けてイオン注入な
どによりｎ形不純物を導入することにより、図２（ｃ）
に示されるように、ドレイン領域３２およびソース領域
３３を形成する。なお、ドレイン領域３２およびソース
領域３３は拡散法により形成してもよい。その後、図２
（ｄ）に示されるように、発光素子部２上および電子回
路部３との境界部のＳｉ半導体層をエッチングにより除
去する。
どによりｎ形不純物を導入することにより、図２（ｃ）
に示されるように、ドレイン領域３２およびソース領域
３３を形成する。なお、ドレイン領域３２およびソース
領域３３は拡散法により形成してもよい。その後、図２
（ｄ）に示されるように、発光素子部２上および電子回
路部３との境界部のＳｉ半導体層をエッチングにより除
去する。
【００２２】その後、図１に示されるように、たとえば
Ｔｉ／Ａｕの積層構造からなるｐ側電極２８およびＴｉ
／Ａｌの合金からなるｎ側電極２９、さらにＭＯＳトラ
ンジスタ部分のドレイン電極３６およびソース電極３７
をＡｌなどにより、ゲート電極３４をポリシリコンによ
り、それぞれ成膜とパターニングにより、またはリフト
オフ法により形成する。さらに、ｎ側電極２９とドレイ
ン電極３６との間に金線４などのワイヤをボンディング
することにより、本発明の発光素子部２と電子回路部３
とを同一基板上に有する１チップの複合半導体装置が得
られる。なお、図示してないが、このチップをリード上
にボンディングしてリードとの接続を行い、チップ全体
をエポキシ樹脂などの透明樹脂によりドーム状に被覆す
ることにより、制御回路を有するランプ型の発光素子が
得られる。
Ｔｉ／Ａｕの積層構造からなるｐ側電極２８およびＴｉ
／Ａｌの合金からなるｎ側電極２９、さらにＭＯＳトラ
ンジスタ部分のドレイン電極３６およびソース電極３７
をＡｌなどにより、ゲート電極３４をポリシリコンによ
り、それぞれ成膜とパターニングにより、またはリフト
オフ法により形成する。さらに、ｎ側電極２９とドレイ
ン電極３６との間に金線４などのワイヤをボンディング
することにより、本発明の発光素子部２と電子回路部３
とを同一基板上に有する１チップの複合半導体装置が得
られる。なお、図示してないが、このチップをリード上
にボンディングしてリードとの接続を行い、チップ全体
をエポキシ樹脂などの透明樹脂によりドーム状に被覆す
ることにより、制御回路を有するランプ型の発光素子が
得られる。
【００２３】本発明によれば、発光素子にスイッチング
素子などの制御回路が内蔵されているため、制御回路を
外付けで組み込む必要がない。そのため、装置全体が小
形化し、しかも安価にすることができる。また、このよ
うな複合半導体装置をマトリックス状に並べ、ドットマ
トリックス表示装置を構成する場合でも、制御回路（ス
イッチング素子）部を小さく内蔵することができるた
め、ドットの間隔を小さくする事ができ、精細な表示画
像を形成することができる。
素子などの制御回路が内蔵されているため、制御回路を
外付けで組み込む必要がない。そのため、装置全体が小
形化し、しかも安価にすることができる。また、このよ
うな複合半導体装置をマトリックス状に並べ、ドットマ
トリックス表示装置を構成する場合でも、制御回路（ス
イッチング素子）部を小さく内蔵することができるた
め、ドットの間隔を小さくする事ができ、精細な表示画
像を形成することができる。
【００２４】さらに、前述の例では、１チップに１個の
発光素子部を形成したが、基板上に発光素子部を複数個
マトリックス状に並べてドットマトリックス表示装置と
することもできる。この場合、各ドットを構成する端子
部を基板上で配線により接続することができ、一層ドッ
ト間の間隔を狭くすることができると共に、基板の端の
方にコントローラ回路や他の信号処理用ＩＣを組み込む
こともできる。なお、この場合、表示装置の画面が小さ
ければ１枚の基板で構成することができるが、大きな表
示画面の場合、複数個の発光素子部と電子回路部とが形
成された基板を複数枚並べて大きな表示画面とすること
もできる。
発光素子部を形成したが、基板上に発光素子部を複数個
マトリックス状に並べてドットマトリックス表示装置と
することもできる。この場合、各ドットを構成する端子
部を基板上で配線により接続することができ、一層ドッ
ト間の間隔を狭くすることができると共に、基板の端の
方にコントローラ回路や他の信号処理用ＩＣを組み込む
こともできる。なお、この場合、表示装置の画面が小さ
ければ１枚の基板で構成することができるが、大きな表
示画面の場合、複数個の発光素子部と電子回路部とが形
成された基板を複数枚並べて大きな表示画面とすること
もできる。
【００２５】図１に示される例では、電子回路部がＭＯ
Ｓトランジスタからなるスイッチング素子であったが、
バイポーラトランジスタなどの他のスイッチング素子で
もよく、また、前述の図３（ｂ）に示されるような複数
個のスイッチング素子の組合せでもよく、また、コント
ローラ回路などを同時に組み込むこともできる。また、
制御回路に限らず、信号処理回路などの他の電子回路を
組み込むことも簡単なプロセスを追加するだけででき
る。この回路は、Ｓｉ半導体層に形成されるため、バイ
ポーラでも、Ｂｉ−ＣＭＯＳでも、ＣＭＯＳでもどんな
回路でも形成することができる。さらに、前述の例で
は、発光素子部と電子回路部との接続をワイヤにより行
ったが、絶縁膜を介したＡｌ配線などによる配線パター
ンにより接続してもよい。
Ｓトランジスタからなるスイッチング素子であったが、
バイポーラトランジスタなどの他のスイッチング素子で
もよく、また、前述の図３（ｂ）に示されるような複数
個のスイッチング素子の組合せでもよく、また、コント
ローラ回路などを同時に組み込むこともできる。また、
制御回路に限らず、信号処理回路などの他の電子回路を
組み込むことも簡単なプロセスを追加するだけででき
る。この回路は、Ｓｉ半導体層に形成されるため、バイ
ポーラでも、Ｂｉ−ＣＭＯＳでも、ＣＭＯＳでもどんな
回路でも形成することができる。さらに、前述の例で
は、発光素子部と電子回路部との接続をワイヤにより行
ったが、絶縁膜を介したＡｌ配線などによる配線パター
ンにより接続してもよい。
【００２６】また、前述の例では、化合物半導体として
チッ化ガリウム系化合物半導体を用いたが、ＧａＡｓ、
ＧａＰなどの化合物半導体を積層することもでき、基板
もサファイア基板には限定されない。
チッ化ガリウム系化合物半導体を用いたが、ＧａＡｓ、
ＧａＰなどの化合物半導体を積層することもでき、基板
もサファイア基板には限定されない。
【００２７】
【発明の効果】本発明によれば、発光素子部に制御回路
などの電子回路が内蔵された複合半導体装置が得られる
ため、制御回路を必要とする発光素子を必要とする場
合、スペースを取らないで簡単に組み込むことができ
る。さらに、ドットマトリックス表示装置に使用する場
合、ドット間の間隔を狭くすることができ、精細な表示
画面が得られる。
などの電子回路が内蔵された複合半導体装置が得られる
ため、制御回路を必要とする発光素子を必要とする場
合、スペースを取らないで簡単に組み込むことができ
る。さらに、ドットマトリックス表示装置に使用する場
合、ドット間の間隔を狭くすることができ、精細な表示
画面が得られる。
【図１】本発明による複合半導体装置の一実施形態の断
面説明図および等価回路図である。
面説明図および等価回路図である。
【図２】図１の複合半導体装置の製造工程を示す断面説
明図である。
明図である。
【図３】従来の発光素子に制御回路を必要とする例の説
明図である。
明図である。
１ 基板 ２ 発光素子部 ３ 電子回路部
Claims (2)
- 【請求項１】 基板と、該基板上に化合物半導体層がエ
ピタキシャル成長されることにより形成される発光素子
部と、前記基板の前記発光素子部と異なる部分にシリコ
ン半導体層がエピタキシャル成長され、該シリコン半導
体層に形成される電子回路部とからなる複合半導体装
置。 - 【請求項２】 前記基板がサファイア基板からなり、前
記化合物半導体がチッ化ガリウム系化合物半導体からな
り、前記電子回路が制御回路からなる請求項１記載の半
導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30273499A JP2001127278A (ja) | 1999-10-25 | 1999-10-25 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30273499A JP2001127278A (ja) | 1999-10-25 | 1999-10-25 | 複合半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127278A true JP2001127278A (ja) | 2001-05-11 |
Family
ID=17912520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30273499A Pending JP2001127278A (ja) | 1999-10-25 | 1999-10-25 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127278A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101007125B1 (ko) | 2010-04-13 | 2011-01-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| EP2482318A1 (en) * | 2011-01-26 | 2012-08-01 | LG Innotek Co., Ltd. | Light emitting device and fabricating method thereof |
| JP2014078575A (ja) * | 2012-10-10 | 2014-05-01 | Sanken Electric Co Ltd | 半導体発光装置 |
| WO2014151012A2 (en) * | 2013-03-15 | 2014-09-25 | Nthdegree Technologies Worldwide Inc. | Active led module with led and transistor formed on same substrate |
| KR101463039B1 (ko) * | 2008-02-15 | 2014-11-19 | 삼성디스플레이 주식회사 | 백라이트 유닛 및 이를 구비하는 표시 장치 |
| KR20180078941A (ko) * | 2016-12-30 | 2018-07-10 | (재)한국나노기술원 | 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법 |
| KR20190117968A (ko) * | 2018-04-09 | 2019-10-17 | (주)라이타이저 | 디스플레이 장치 및 그의 제조 방법 |
| US10711958B2 (en) | 2018-05-09 | 2020-07-14 | Samsung Electronics Co., Ltd. | LED device and LED lamp using the same |
| JP2022003696A (ja) * | 2017-08-28 | 2022-01-11 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
1999
- 1999-10-25 JP JP30273499A patent/JP2001127278A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463039B1 (ko) * | 2008-02-15 | 2014-11-19 | 삼성디스플레이 주식회사 | 백라이트 유닛 및 이를 구비하는 표시 장치 |
| US9281342B2 (en) | 2010-04-13 | 2016-03-08 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package |
| US8872215B2 (en) | 2010-04-13 | 2014-10-28 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package |
| EP2378555B1 (en) * | 2010-04-13 | 2019-06-12 | LG Innotek Co., Ltd. | Light emitting device |
| KR101007125B1 (ko) | 2010-04-13 | 2011-01-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| EP2482318A1 (en) * | 2011-01-26 | 2012-08-01 | LG Innotek Co., Ltd. | Light emitting device and fabricating method thereof |
| US9281341B2 (en) | 2011-01-26 | 2016-03-08 | Lg Innotek Co., Ltd. | Light emitting device and fabricating method thereof |
| JP2014078575A (ja) * | 2012-10-10 | 2014-05-01 | Sanken Electric Co Ltd | 半導体発光装置 |
| US9577007B2 (en) | 2013-01-09 | 2017-02-21 | Nthdegree Technologies Worldwide Inc. | Active LED module with LED and transistor formed on same substrate |
| US9177992B2 (en) | 2013-01-09 | 2015-11-03 | Nthdegree Technologies Worldwide Inc. | Active LED module with LED and transistor formed on same substrate |
| WO2014151012A3 (en) * | 2013-03-15 | 2015-01-08 | Nthdegree Technologies Worldwide Inc. | Active led module with led and transistor formed on same substrate |
| WO2014151012A2 (en) * | 2013-03-15 | 2014-09-25 | Nthdegree Technologies Worldwide Inc. | Active led module with led and transistor formed on same substrate |
| KR20180078941A (ko) * | 2016-12-30 | 2018-07-10 | (재)한국나노기술원 | 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법 |
| JP2022003696A (ja) * | 2017-08-28 | 2022-01-11 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP7343126B2 (ja) | 2017-08-28 | 2023-09-12 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| KR20190117968A (ko) * | 2018-04-09 | 2019-10-17 | (주)라이타이저 | 디스플레이 장치 및 그의 제조 방법 |
| KR102073572B1 (ko) | 2018-04-09 | 2020-02-06 | (주)라이타이저 | 디스플레이 장치 및 그의 제조 방법 |
| US10711958B2 (en) | 2018-05-09 | 2020-07-14 | Samsung Electronics Co., Ltd. | LED device and LED lamp using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514720B2 (en) | White light emitting device | |
| US7319044B2 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
| Liu et al. | Monolithic LED microdisplay on active matrix substrate using flip-chip technology | |
| JP4699258B2 (ja) | フリップチップ発光ダイオード及びその製造方法 | |
| US20050133795A1 (en) | High power flip chip LED | |
| US20020139987A1 (en) | Monolithic series/parallel led arrays formed on highly resistive substrates | |
| JP3244010B2 (ja) | 周縁に電極を有する発光ダイオード | |
| JPH10200159A (ja) | 半導体発光素子 | |
| JP3298390B2 (ja) | 窒化物半導体多色発光素子の製造方法 | |
| CN109716541A (zh) | 用于使用远程等离子体化学气相沉积（rp-cvd）和溅射沉积来生长发光器件中的层的方法 | |
| JPH11503879A (ja) | 多色光放出ダイオード、その製造方法及びこのｌｅｄが組み込まれた多色表示装置 | |
| US11621370B2 (en) | Single chip multi band led and application thereof | |
| KR20080089859A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| CN113646894A (zh) | 纳米线发光开关装置及其方法 | |
| JP6745361B2 (ja) | 発光デバイスのｐ型層を形成する方法 | |
| US20040090779A1 (en) | Light mixing led and manufacturing method thereof | |
| JP2001127278A (ja) | 複合半導体装置 | |
| JP2004048067A (ja) | 発光部品およびその製造方法 | |
| JPH11298041A (ja) | ３族窒化物半導体発光素子及び光源装置 | |
| JP3758562B2 (ja) | 窒化物半導体多色発光素子 | |
| KR102599276B1 (ko) | 수직 적층 구조를 가지는 rgcb 마이크로 디스플레이의 화소 | |
| JP4122552B2 (ja) | 発光装置 | |
| JP2009070893A (ja) | 発光装置及びその製造方法 | |
| KR20170027592A (ko) | 발광 소자 및 이의 제조 방법 | |
| US7888152B2 (en) | Method of forming laterally distributed LEDs |