[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102579645B1 - 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법 - Google Patents

반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법 Download PDF

Info

Publication number
KR102579645B1
KR102579645B1 KR1020160125503A KR20160125503A KR102579645B1 KR 102579645 B1 KR102579645 B1 KR 102579645B1 KR 1020160125503 A KR1020160125503 A KR 1020160125503A KR 20160125503 A KR20160125503 A KR 20160125503A KR 102579645 B1 KR102579645 B1 KR 102579645B1
Authority
KR
South Korea
Prior art keywords
layer
transfer unit
light
semiconductor
semiconductor device
Prior art date
Application number
KR1020160125503A
Other languages
English (en)
Other versions
KR20180035430A (ko
Inventor
이상열
김청송
문지형
박선우
조현민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160125503A priority Critical patent/KR102579645B1/ko
Publication of KR20180035430A publication Critical patent/KR20180035430A/ko
Application granted granted Critical
Publication of KR102579645B1 publication Critical patent/KR102579645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G15/00—Conveyors having endless load-conveying surfaces, i.e. belts and like continuous members, to which tractive effort is transmitted by means other than endless driving elements of similar configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G49/00—Conveying systems characterised by their application for specified purposes not otherwise provided for
    • B65G49/05—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles
    • B65G49/06—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles for fragile sheets, e.g. glass
    • B65G49/061—Lifting, gripping, or carrying means, for one or more sheets forming independent means of transport, e.g. suction cups, transport frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G2201/00—Indexing codes relating to handling devices, e.g. conveyors, characterised by the type of product or load being conveyed or handled
    • B65G2201/02—Articles
    • B65G2201/0214—Articles of special size, shape or weigh
    • B65G2201/022—Flat

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 반도체 소자 이송방법은, 제1 이송부에 복수의 반도체 소자가 부착되는 단계; 상기 제1 이송부에 부착된 상기 복수의 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계; 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제1 이송부로부터 분리되어 제2 이송부에 소정 간격으로 정렬되어 부착되는 단계; 를 포함할 수 있다.

Description

반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법 {METHOD OF TRANSFERRING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE CARRIER, AND METHOD OF FABRICATING DISPLAY PANEL}
실시 예는 반도체 소자 이송방법에 관한 것이다. 또한, 실시 예는 반도체 소자를 제공하는 반도체 소자 이송장치에 관한 것이다. 또한, 실시 예는 반도체 소자를 포함하는 표시패널 및 그 제조방법에 관한 것이다.
발광 소자(Light Emitting Device)는 반도체 소자 중의 하나로서 전류가 인가되면 광을 방출하는 소자이다. 발광 소자는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 발광 소자의 휘도 문제가 개선되면서, 발광 소자가 액정 표시 장치의 광원, 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 다양하게 적용되고 있다. 이러한 반도체 소자는 발광 다이오드, 레이저 다이오드, 양자 점 소자 등을 포함할 수 있다.
한편, 발광 소자와 같은 반도체 소자를 수십 또는 수백 마이크로 미터 크기로 작게 형성하여, 반도체 소자를 표시장치의 픽셀로 배치하고, 각 반도체 소자를 구동시켜 화상을 표시하는 마이크로 반도체 소자 표시장치에 관한 기술이 연구되고 있다. 이러한 마이크로 반도체 소자 표시장치는 기존의 액정표시장치나 유기발광표시장치 등에 비해 시인성이 우수하고 소비전력이 작은 장점이 있다. 이러한 마이크로 반도체 소자 표시장치의 특성을 향상시키면서 대형 표시장치에서 고해상도를 구현하며, 제조 수율을 높이고 원가를 절감할 수 있는 방안에 대한 연구가 진행되고 있다.
실시 예는 광 추출 효율이 향상되고, 고해상도를 구현하며, 제조 수율을 높이고 원가를 절감할 수 있는 반도체 소자 이송방법 및 반도체 소자 이송장치를 제공할 수 있다.
실시 예는, 광 추출 효율이 향상되고, 고해상도를 구현하며, 제조 수율을 높이고 원가를 절감할 수 있는 표시패널 제조방법을 제공할 수 있다.
실시 예에 따른 반도체 소자 이송방법은, 제1 이송부에 복수의 반도체 소자가 부착되는 단계; 상기 제1 이송부에 부착된 상기 복수의 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계; 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제1 이송부로부터 분리되어 제2 이송부에 소정 간격으로 정렬되어 부착되는 단계; 를 포함할 수 있다.
실시 예에 의하면, 상기 반도체 소자가 부착된 영역에 상기 빛이 조사됨에 있어, 상기 빛은 레이저로부터 제공되고, 상기 제1 이송부를 투과하여 상기 반도체 소자에 입사되는 빛의 양보다 상기 제1 이송부에서 흡수되는 빛의 양이 더 클 수 있다.
실시 예에 의하면, 상기 제1 이송부는 빛 흡수층과 열박리 접착층을 포함하고, 상기 빛 흡수층은 상기 레이저로부터 입사된 빛의 일부를 흡수하여 상기 반도체 소자로 투과되는 빛의 세기를 약화시키고, 상기 열박리 접착층은 열에 의하여 발포되는 발포영역을 포함하고, 상기 발포영역은 상기 빛 흡수층에서 흡수된 빛에 의하여 발생된 열을 전달받고 발포되어 상기 빛이 조사된 영역에 부착된 반도체 소자를 상기 제1 이송부로부터 분리시킬 수 있다.
실시 예에 의하면, 상기 반도체 소자는 마이크로 발광소자, 발광 다이오드 다이, 발광 다이오드 패키지, 발광 다이오드 칩 중에서 적어도 하나를 포함할 수 있다.
실시 예에 의하면, 상기 반도체 소자가 부착된 영역에 빛이 조사되는 단계와 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제2 이송부에 부착되는 단계는, 상기 제2 이송부가 컨베이어부에 의하여 이동되면서 수행되고, 상기 제2 이송부에 복수의 반도체 소자가 정렬되어 배치될 수 있다.
실시 예에 의하면, 상기 제2 이송부에 부착되는 상기 복수의 반도체 소자는 일 열로 정렬되어 부착될 수 있다.
실시 예에 의하면, 상기 제2 이송부에 부착되는 복수의 반도체 소자는 복수 행 및 복수 열의 매트릭스 형태로 정렬되어 부착될 수 있다.
실시 예에 따른 반도체 소자 이송방법은 상기 제2 이송부에 부착된 상기 반도체 소자가 기판으로 이송되어 부착되는 단계를 더 포함할 수 있다.
실시 예에 의하면, 상기 기판에 상기 반도체 소자가 부착되는 단계에서, 상기 제2 이송부의 일부 영역에 배치된 복수의 반도체 소자가 동시에 상기 기판으로 이송되어 부착될 수 있다.
실시 예에 따른 반도체 소자 이송장치는, 베이스 기판; 상기 베이스 기판 위에 배치된 접착층; 상기 접착층에 정렬되어 배치된 복수의 반도체 소자; 를 포함할 수 있다.
실시 예에 의하면, 상기 접착층에 정렬된 복수의 반도체 소자는, 일 열로 소정 간격으로 정렬되어 배치될 수 있다.
실시 예에 의하면, 상기 접착층에 정렬된 복수의 반도체 소자는, 복수 행 및 복수 열의 소정 간격을 갖는 매트릭스 형태로 정렬되어 배치될 수 있다.
실시 예에 의하면, 상기 접착층에 정렬된 복수의 반도체 소자는, 한 변의 길이가 200 마이크로 미터 이하인 마이크로 반도체 소자일 수 있다.
실시 예에 따른 표시패널 제조방법은, 성장기판 위에, n형 반도체층, 상기 n형 반도체층 위에 형성된 활성층, 상기 활성층 위에 형성된 p형 반도체층을 포함하는 반도체층이 형성되는 단계; 상기 반도체층을 복수 발광구조물로 분리하는 아이솔레이션 공정이 수행되고 상기 복수 발광구조물 사이에 상기 n형 반도체층이 노출되는 단계; 상기 분리된 복수 발광구조물의 측면 및 상부 면에 보호층이 형성되는 단계; 상기 복수 발광구조물의 p형 반도체층에 접촉된 p형 접촉층이 형성되는 단계; 상기 복수 발광구조물의 측면 사이 및 상기 p형 접촉층 위에 제1 접착층이 형성되는 단계; 상기 제1 접착층 위에 제2 접착층을 이용하여 제1 임시기판이 부착되고 상기 성장기판이 분리되는 단계; 상기 복수 발광구조물 사이에 제공된 상기 n형 반도체층이 식각되고 상기 복수 발광구조물 사이에 배치된 상기 제1 접착층이 노출되는 단계; 상기 n형 반도체층의 상부 면에 접촉된 n형 접촉층이 형성되고 복수 반도체 소자가 형성되는 단계; 상기 복수 반도체 소자 사이에 배치된 상기 제1 접착층이 제거되고 상기 제2 접착층이 노출되는 단계; 상기 제1 임시기판으로부터 상기 복수 반도체 소자가 분리되어 제1 이송부에 부착되는 단계; 상기 제1 이송부에 부착된 상기 복수 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계; 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제1 이송부로부터 분리되어 제2 이송부에 소정 간격으로 정렬되어 부착되는 단계;상기 제2 이송부에 배열된 복수 반도체 소자가 패널에 부착되는 단계; 를 포함할 수 있다.
실시 예에 의하면, 상기 반도체 소자가 부착된 영역에 상기 빛이 조사됨에 있어, 상기 빛은 레이저로부터 제공되고, 상기 제1 이송부를 투과하여 상기 반도체 소자에 입사되는 빛의 양보다 상기 제1 이송부에서 흡수되는 빛의 양이 더 클 수 있다.
실시 예에 의하면, 상기 제1 이송부는 빛 흡수층과 열박리 접착층을 포함하고, 상기 빛 흡수층은 상기 레이저로부터 입사된 빛의 일부를 흡수하여 상기 반도체 소자로 투괴되는 빛의 세기를 약화시키고, 상기 열박리 접착층은 열에 의하여 발포되는 발포영역을 포함하고, 상기 발포영역은 상기 빛 흡수층에서 흡수된 빛에 의하여 발생된 열을 전달받고 발포되어 상기 빛이 조사된 영역에 부착된 반도체 소자를 상기 제1 이송부로부터 분리시킬 수 있다.
실시 예에 의하면, 상기 반도체 소자가 부착된 영역에 빛이 조사되는 단계와 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제2 이송부에 부착되는 단계는, 상기 제2 이송부가 컨베이어 벨트에 의하여 이동되면서 수행되고, 상기 제2 이송부에 복수의 반도체 소자가 정렬되어 배치될 수 있다.
실시 예에 의하면, 상기 제2 이송부에 부착되는 상기 복수의 반도체 소자는 일 열로 정렬되어 부착될 수 있다.
실시 예에 의하면, 상기 제2 이송부에 부착되는 복수의 반도체 소자는 복수 행 및 복수 열의 매트릭스 형태로 정렬되어 부착될 수 있다.
실시 예에 의하면, 상기 패널에 상기 복수 반도체 소자가 부착되는 단계에서, 상기 제2 이송부의 일부 영역에 배치된 복수의 반도체 소자가 동시에 상기 패널로 이송되어 부착될 수 있다.
실시 예에 따른 반도체 소자 이송방법 및 반도체 소자 이송장치에 의하면, 광 추출 효율이 향상되고, 고해상도를 구현하며, 제조 수율을 높이고 원가를 절감할 수 있는 장점이 있다.
실시 예에 따른 표시패널 제조방법에 의하면, 광 추출 효율이 향상되고, 고해상도를 구현하며, 제조 수율을 높이고 원가를 절감할 수 있는 장점이 있다.
실시 예에 따른 표시패널 제조방법에 의하면, 칩 스케일 패키지 형태로 반도체 소자를 제조하고, 칩 스케일 패키지 형태의 반도체 소자를 트랜스퍼 공정을 이용하여 표시패널을 형성함으로써, 제조 수율을 높이고 원가를 절감할 수 있는 장점이 있다.
도 1 내지 도 3은 본 발명의 실시 예에 따른 반도체 소자 이송방법을 설명하는 도면이다.
도 4는 본 발명의 실시 예에 따른 반도체 소자 이송방법에 있어서, 불량 반도체 소자를 대체하는 방법을 설명하는 도면이다.
도 5는 도 1 내지 도 3을 참조하여 설명된 본 발명의 실시 예에 따른 제1 이송부의 예를 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 제1 이송부에 적용될 수 있는 일부 물질들의 파장 대역에 따른 투과율 변화를 나타낸 그래프이다.
도 7은 도 1 내지 도 3을 참조하여 설명된 본 발명의 실시 예에 따른 제1 이송부의 다른 예를 나타낸 도면이다.
도 8 및 도 9는 본 발명의 실시 예에 따른 반도체 소자 이송방법의 다른 예를 설명하는 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자 이송장치의 예를 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 반도체 소자에 적용된 활성층과 p형 접촉층의 배치 관계를 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다.
도 14는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다.
도 15 내지 도 26은 본 발명의 실시 예에 따른 표시패널 제조방법을 나타낸 도면이다.
도 27은 본 발명의 실시 예에 따른 표시장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 이송방법, 반도체 소자 이송장치, 반도체 소자를 포함하는 표시패널 및 표시패널 제조방법에 대해 상세히 설명하도록 한다.
먼저, 도 1 내지 도 3을 참조하여 본 발명의 실시 예에 따른 반도체 소자 이송방법을 설명하기로 한다.
실시 예에 의하면, 도 1에 도시된 바와 같이, 제1 이송부(310)에 복수의 반도체 소자(320)가 부착될 수 있다. 도 1의 (a) 및 (b)는 본 발명의 실시 예에 따른 반도체 소자 이송방법에 있어서, 상기 제1 이송부(310)에 상기 복수의 반도체 소자(320)가 부착된 예를 개념적으로 나타낸 측면도 및 평면도이다.
예로서, 상기 제1 이송부(310)는 접착층을 포함할 수 있으며, 상기 접착층에 상기 복수의 반도체 소자(320)가 부착될 수 있다. 상기 복수의 반도체 소자(320)는 이웃하는 반도체 소자와 서로 분리된 상태로 제공될 수 있다. 상기 복수의 반도체 소자(320)는 이웃하는 반도체 소자와 서로 이격되어 배치될 수 있다.
상기 복수의 반도체 소자(320)는 상기 제1 이송부(310)에 일괄적으로 동시에 부착될 수 있다. 예로서, 상기 복수의 반도체 소자(320)가 웨이퍼 레벨(wafer level)에서 형성되어 제공되는 경우, 상기 제1 이송부(310)는 상기 복수의 반도체 소자(320)가 제공된 웨이퍼 크기에 비해 더 큰 접착부를 포함하도록 제공될 수 있다. 상기 웨이퍼 레벨에서 제공된 복수의 반도체 소자(320) 위에 상기 제1 이송부(310)가 부착될 수 있으며, 이에 따라 상기 복수의 반도체 소자(310)가 상기 제1 이송부(310)에 일괄적으로 동시에 부착될 수 있게 된다.
또한, 상기 복수의 반도체 소자(320)는 상기 제1 이송부(310)에 순차적으로 개별로 부착될 수도 있다. 또한, 상기 복수의 반도체 소자(320)는 상기 제1 이송부(310)에 소정 단위로 분할되어 부착될 수도 있다. 상기 복수의 반도체 소자(320)가 상기 제1 이송부(310)에 부착되는 방법은 본원이 속한 기술분야에서 통상의 지식을 가진 자에게 자명한 범위 내에서 다양하게 변형되어 실시될 수 있다.
상기 반도체 소자(320)는 예로서 마이크로 발광소자, 발광 다이오드 다이(light emitting diode die), 발광 다이오드 패키지, 발광 다이오드 칩, 레이저 다이오드 패키지, 레이저 다이오드 칩 중에서 적어도 하나를 포함할 수 있다. 마이크로 발광소자는 한 변의 길이가 300 마이크로 미터 이하의 길이를 갖는 작은 반도체 소자일 수 있다. 예로서, 마이크로 발광소자는 한 변의 길이가 200 마이크로 미터 이하의 길이를 갖는 작은 발광 다이오드 소자를 포함할 수 있다. 상기 제1 이송부(310)에 부착된 상기 복수의 반도체 소자(320)는 예로서 웨이퍼 레벨에서 형성된 복수의 마이크로 반도체 소자일 수 있다.
한편, 도 1의 (b)에는 상기 복수의 반도체 소자(320)가 원 형상으로 배열되어 제공된 경우가 도시되었으나, 상기 복수의 반도체 소자(320)는 사각 형상 또는 다각 형상으로 배열되어 제공될 수도 있다.
다음으로, 도 2에 도시된 바와 같이, 상기 제1 이송부(310)에 빛이 조사될 수 있다. 도 2의 (a) 및 (b)는 본 발명의 실시 예에 따른 반도체 소자 이송방법에 있어서, 반도체 소자(320)가 부착된 영역에 빛이 조사되고, 반도체 소자(320)가 제2 이송부(340)로 전송되는 예를 개념적으로 나타낸 측면도 및 평면도이다.
예로서, 상기 제1 이송부(310)에 조사되는 빛은, 도 2의 (a) 및 (b)에 도시된 바와 같이, 상기 제1 이송부(310)의 상부로부터 조사될 수 있다. 상기 제1 이송부(310)에 조사되는 빛은 상기 제1 이송부(310)의 상기 반도체 소자(320)가 부착된 면의 반대 면에 조사될 수 있다. 상기 제1 이송부(310)에 조사되는 빛은 빛 공급부(330)로부터 제공될 수 있다. 예로서, 상기 빛 공급부(330)는 레이저, 램프 등을 포함할 수 있다. 상기 빛 공급부(330)는 상기 제1 이송부(310)의 상부에 제공될 수 있다.
상기 제1 이송부(310)에 조사되는 빛은, 상기 제1 이송부(310)에 부착된 상기 복수의 반도체 소자(320) 중에서 적어도 하나의 반도체 소자가 부착된 영역에 조사될 수 있다. 예로서, 상기 빛 공급부(330)로부터 입사되는 빛은 상기 반도체 소자(320)가 배치된 영역에서 상기 제1 이송부(310)의 상부면에 조사될 수 있다.
상기 빛 공급부(330)는 상기 제1 이송부(310)에 부착된 복수의 반도체 소자(320) 중에서 선택된 소정의 반도체 소자(320)가 부착된 영역에 빛을 제공할 수 있다. 상기 빛 공급부(330)는 하나의 반도체 소자(320)가 배치된 영역에 빛을 제공할 수도 있다. 또한, 상기 빛 공급부(330)는 2개 이상의 반도체 소자(320)가 배치된 소정의 넓은 영역에 빛을 동시에 제공할 수도 있다. 또한, 상기 빛 공급부(330)는 예로서 복수 개의 레이저를 포함할 수도 있으며, 상기 빛 공급부(330)는 서로 이격된 복수의 반도체 소자(320)가 배치된 영역에 동시에 빛을 조사할 수도 있다.
실시 예에 의하면, 상기 제1 이송부(310)는 빛 흡수층을 포함할 수 있다. 상기 제1 이송부(310)의 빛 흡수층은 상기 빛 공급부(330), 예를 들어 레이저로부터 조사되는 빛을 흡수할 수 있다. 상기 제1 이송부(310)의 빛 흡수층은 상기 빛 공급부(330)로부터 입사되는 빛의 일부를 흡수하고 일부를 투과시킬 수 있다. 예로서, 상기 빛 흡수층은 투과율이 30% 이하가 되도록 선택될 수 있다. 상기 빛 흡수층은 투과되는 빛의 양보다 흡수되는 빛의 양이 더 크도록 선택될 수 있다.
상기 빛 공급부(330)로부터 입사되는 빛 중에서 상기 제1 이송부(310)를 투과하여 상기 반도체 소자(320)에 입사되는 빛의 양 보다 상기 제1 이송부(310)에서 흡수되는 빛의 양이 더 크게 구현될 수 있다. 상기 제1 이송부(310)의 빛 흡수층은 상기 빛 공급부(330)로부터 입사된 빛의 일부를 흡수하여 상기 반도체 소자(320)로 투과되는 빛의 세기를 약화시킬 수 있다. 이에 따라, 상기 빛 공급부(330)로부터 조사되는 빛의 세기에 의하여 상기 반도체 소자(320)가 손상되는 것을 방지할 수 있게 된다.
한편, 실시 예에 의하면, 상기 제1 이송부(310)의 빛 흡수층은 상기 빛 공급부(330)로부터 조사되는 빛을 모두 흡수하거나 반사하고 빛이 투과되지 않도록 선택될 수도 있다.
실시 예에 의하면, 상기 빛 공급부(330)로부터 조사되는 강한 세기의 빛에 의하여 상기 반도체 소자(320)가 손상되어 제조 수율이 떨어지는 것을 방지할 수 있다. 또한, 실시 예에 의하면, 상기 빛 공급부(330)로부터 조사되는 강한 세기의 빛에 의하여 상기 반도체 소자(320)가 손상되어 광 추출 효율이 떨어지는 것을 방지할 수 있다.
한편, 실시 예에 의하면, 상기 제1 이송부(310)의 접착층은 열박리 접착층(thermal release adhesive layer)으로 제공될 수 있다. 상기 열박리 접착층은 열박리층의 기능과 접착층의 기능을 포함할 수 있다. 상기 열박리 접착층은 예로서 열에 의하여 발포되는 발포영역을 포함할 수 있다. 상기 제1 이송부(310)의 열박리 접착층은 상기 제1 이송부(310)의 빛 흡수층에서 흡수된 빛에 의하여 발생된 열을 전달 받을 수 있다. 상기 제1 이송부(310)의 열박리 접착층에 포함된 발포영역은 상기 빛 흡수층으로부터 전달된 열에 의하여 발포될 수 있고, 그 표면이 거칠어 질 수 있게 된다. 예로서, 상기 발포영역은 소정 온도 이상으로 열을 받는 경우에 발포되는 발포 셀을 포함할 수 있다.
상기 제1 이송부(310)의 열박리 접착층에서 발포가 진행되면, 발포가 진행된 영역의 열박리 접착층 표면과 그 발포 영역에 부착된 반도체 소자(320) 간의 접착력이 약해지게 된다. 상기 제1 이송부(310)의 열박리 접착층은 열 전달에 의하여 소정 온도 이상으로 올라간 영역에서만 발포가 진행되고 온도가 소정 온도 아래인 영역에서는 발포가 진행되지 않을 수 있다. 이에 따라, 도 2에 도시된 바와 같이, 상기 제1 이송부(310)의 빛이 조사된 영역에 부착된 소정의 반도체 소자(320)가 상기 제1 이송부(310)로부터 분리되어 상기 제2 이송부(340)에 부착될 수 있게 된다.
실시 예에 의하면, 상기 제2 이송부(340)는 접착층을 포함할 수 있다. 상기 제1 이송부(310)로부터 분리된 반도체 소자(320)는 상기 제2 이송부(340)의 접착층에 의하여 상기 제2 이송부(340)에 부착될 수 있다. 도 2에 도시된 바와 같이, 상기 제1 이송부(310)의 빛이 조사된 영역에 부착된 소정의 반도체 소자(320)가 상기 제1 이송부(310)로부터 분리되어 상기 제2 이송부(340)에 설정된 간격으로 정렬되어 부착될 수 있게 된다.
한편, 상기 반도체 소자(320)가 상기 제1 이송부(310)로부터 분리되어 자유 낙하되는 경우에, 상기 반도체 소자(320)가 분리되는 과정에서 수평 방향 또는 수직 방향으로 움직임이 발생되거나 회전력이 발생될 수도 있다. 이와 같이, 상기 반도체 소자(320)가 상기 제1 이송부(310)로부터 분리되는 과정에서 움직임 또는 회전력이 발생되면 상기 제2 이송부(340)에 정렬되지 않은 상태로 부착될 수도 있다. 즉, 상기 복수의 반도체 소자(320)가 설정된 위치에 정렬되어 배치되지 못하고 소정 위치로부터 벗어나서 오정렬 되어 부착될 수 있다.
실시 예에 의하면, 상기 제2 이송부(340)에 상기 반도체 소자(320)가 오 정렬 되어 부착되는 것을 방지하기 위하여, 상기 제2 이송부(340)와 상기 반도체 소자(320) 간의 간격이 상기 반도체 소자(320)의 두께 보다 더 작은 거리를 유지하도록 하였다. 이와 같이, 상기 반도체 소자(320)와 상기 제2 이송부(340) 간의 간격을 소정 거리 이하로 유지하면서, 상기 제1 이송부(310)에 빛이 조사되도록 함으로써, 상기 반도체 소자(320)가 상기 제1 이송부(310)로부터 분리되어 상기 제2 이송부(340)에 소정 간격으로 설정된 위치에 정렬되어 부착될 수 있게 된다.
또한, 실시 예에 의하면, 상기 제2 이송부(340)가 상기 반도체 소자(320)에 접촉된 상태에서 상기 제1 이송부(310)에 빛이 조사되도록 할 수도 있다. 이와 같이 수행되는 경우, 상기 제2 이송부(340)의 접착층의 접착력이 상기 제1 이송부(310)의 접착층의 접착력에 비해 더 작게 제공되어야 한다. 상기 제2 이송부(340)의 접착층의 접착력이 상기 제1 이송부(310)의 접착층의 접착력에 비해 더 작게 제공됨으로써, 빛 조사에 의하여 상기 제1 이송부(310)로부터 분리되는 소정의 반도체 소자(320)만 상기 제2 이송부(340)에 정렬되어 부착될 수 있게 된다.
실시 예에 의하면, 도 2에 도시된 바와 같이, 상기 제1 이송부(310)에 부착된 상기 반도체 소자(320) 중에서 상기 빛 공급부(330)로부터 빛이 조사된 영역에 배치된 소정의 반도체 소자(320)가 상기 제2 이송부(320)로 정렬되어 이송될 수 있다. 이때, 상기 반도체 소자(320)가 부착된 영역에 빛이 조사되는 단계와 상기 빛이 조사된 영역에 부착된 반도체 소자(320)가 상기 제2 이송부(340)에 부착되는 단계는, 상기 제2 이송부(340)가 이동되면서 수행될 수도 있다. 예로서, 상기 제2 이송부(340)가 컨베이어부(350)와 같은 이동수단에 의하여 이동되면서 상기 제2 이송부(340)에 복수의 반도체 소자(320)가 정렬되어 배치될 수도 있다.
상기 제2 이송부(340)에 부착되는 상기 복수의 반도체 소자(320)는 예로서 일 열로 정렬되어 부착될 수 있다. 상기 제2 이송부(340)에 부착되는 상기 복수의 반도체 소자(320)는 예로서 일 열로 소정의 설정된 간격으로 정렬되어 부착될 수 있다. 상기 제2 이송부(340)는 연속적으로 이동되도록 설계될 수 있다. 또한, 상기 제2 이송부(340)는 정지 동작과 움직임 동작이 선택적으로 또한 반복적으로 제어되도록 설계될 수도 있다.
상기 제2 이송부(340)에 부착되는 상기 복수의 반도체 소자(320) 간의 간격은, 상기 제2 이송부(340)의 이동 속도를 조절하여 그 간격이 조정되도록 설계될 수도 있다. 또한, 상기 제2 이송부(340)에 부착되는 상기 복수의 반도체 소자(320) 간의 간격은, 상기 제1 이송부(310)에 빛이 조사되는 영역의 선택을 통하여 그 간격이 조정되도록 설계될 수도 있다. 예로서, 상기 제1 이송부(310)에 빛이 조사됨에 있어, 연속된 반도체 소자(320)에 순차적으로 빛이 조사될 수도 있다. 또한, 상기 제2 이송부(340)의 이동 속도 및 상기 제2 이송부(340)에 부착될 반도체 소자(320) 간의 설정된 배치 간격을 고려하여 이웃하지 않은 반도체 소자(320)의 부착 영역에 빛이 순차적으로 조사될 수도 있다.
이상에서 도 2를 참조하여 설명된 공정은 일종의 레이저 다이 트랜스퍼(laser die transfer) 공정으로 지칭될 수도 있다. 실시 예에 의하면 레이저로부터 조사되는 빛을 이용하여 전사될 반도체 소자를 선택함으로써 빠르고 정확하게 전사 대상을 선택하여 이송할 수 있다. 또한, 기존의 진공 픽업 장치 또는 정전기 픽업 장치 등을 이용하는 경우, 크기가 작은 마이크로 반도체 소자를 픽업하거나 원하는 위치에 배열하는 공정에서 어려움이 있지만, 실시 예에 따른 반도체 소자 이송방법은 소형의 마이크로 반도체 소자에도 유용하게 적용될 수 있다.
또한, 반도체 소자를 픽업 및 배치하기 위하여 진공 척(chuck) 또는 정전기 척(chuck)을 이용하여 트랜스퍼 공정을 수행하는 경우에는, 픽업되는 반도체 소자의 표면 상태에 따라 픽업 및 배치가 영향을 많이 받게 되고, 일괄적으로 픽업 및 배치되는 과정에서 일부 반도체 소자가 진공 척 또는 정전기 척으로부터 이탈되는 현상이 발생될 수도 있다. 트랜스퍼 공정에서 일부 반도체 소자가 진공 척 또는 정전기 척으로부터 이탈되는 경우, 이탈된 반도체 소자가 정렬되어야 하는 영역에 대해 별도 공정을 통해 반도체 소자를 픽업 및 배치 시켜야 하므로 제조 시간이 많이 걸리게 되는 단점이 있다. 또한, 제조 공정이 진행됨에 따라 진공 척 또는 정전기 척의 헤드(head)에 마모가 발생될 수 있으며, 이에 따라 반도체 소자를 정상적으로 픽업하는데 문제가 발생될 수 있다.
한편, 실시 예에 의하면, 상기 제1 이송부(310)에 빛이 조사됨에 있어, 상기 제1 이송부(310)에 부착된 반도체 소자(321)가 불량으로 판단된 경우, 상기 불량의 반도체 소자(321)가 배치된 영역에는 빛이 조사되지 않도록 설계될 수도 있다. 이에 따라, 불량 반도체 소자(321)가 상기 제2 이송부(340)로 전송되어 공급되는 것을 방지할 수 있게 된다.
이어서, 도 3에 도시된 바와 같이, 기판(360)에 반도체 소자(320)가 이송되어 부착될 수 있다. 도 3의 (a) 및 (b)는 실시 예에 따른 반도체 소자 이송방법에 있어서, 상기 제2 이송부(340)에 부착된 상기 반도체 소자(320)가 상기 기판(360)에 이송되는 예를 개념적으로 나타낸 측면도 및 평면도이다.
예로서, 상기 기판(360)에 복수의 본딩부(370)가 제공될 수 있다. 상기 복수의 본딩부(370)는 소정 간격으로 정렬되어 제공될 수 있다. 상기 본딩부(370)는 예로서 이방 도전성 페이스트(ACP; Anisotropic Conductive Paste)로 제공될 수 있다. 또한, 상기 본딩부(370)는 예로서 Sn, In, InAg, AuIn 등을 포함하는 금속 중에서 선택된 적어도 어느 하나로 제공될 수 있다. 상기 기판(360)은 예로서 디스플레이 패널용 기판일 수도 있으며 조명용 기판일 수도 있다.
실시 예에 의하면, 도 3에 도시된 바와 같이, 상기 제2 이송부(340)에 부착된 상기 반도체 소자(320)가 상기 기판(360)으로 이송되어 부착될 수 있다. 상기 제2 이송부(340)는 컨베이어부(350)와 같은 이동수단에 의하여 이동될 수도 있다. 예로서, 상기 제2 이송부(340)의 일부 영역에 배치된 복수의 반도체 소자(320)가 동시에 상기 기판(360)으로 이송되어 일괄적으로 부착될 수 있다. 상기 제2 이송부(340)에 배치된 복수의 반도체 소자(320)가 일 열로 정렬되어 배치된 경우, 상기 제2 이송부(340)와 상기 기판(360) 중에서 적어도 하나가 이동되도록 함으로써, 상기 기판(360)의 상기 본딩부(370)에 상기 복수의 반도체 소자(320)가 정렬되어 전송될 수 있다.
상기 기판(360)에 상기 복수의 반도체 소자(320)가 부착되는 공정은 예로서 열 압착, 열 합착 등의 방법이 적용될 수도 있다. 이와 같이 부착 공정에서 온도가 변수로 작용될 수 있으므로, 상기 기판(360)의 물질과 상기 제2 이송부(340)의 물질이 선정됨에 있어, 상기 기판(360)의 열 팽창률과 상기 제2 이송부(340)의 열 팽창률이 서로 유사할 수 있도록 선택되는 것이 좋다. 예로서, 상기 기판(360)의 열 팽창계수와 상기 제2 이송부(340)의 열 팽창계수의 차이가 상기 기판(360)의 열 팽창계수 대비 5% 보다 작도록 선택함으로써, 부착 공정 전후에 열 팽창계수 차이에 따른 변형이 발생되는 것을 방지할 수 있게 된다. 또는, 상기 기판(360)의 열 팽창계수와 상기 제2 이송부(340)의 열 팽창계수의 차이가 상기 기판(360)의 열 팽창계수 대비 3% 보다 작도록 선택함으로써, 정렬 오차를 감소시키고 정밀도를 향상시킬 수 있게 된다.
예로서, 상기 제2 이송부(340)는 폴리머 물질, 금속 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제2 이송부(340)는 예로서 실리콘(silicone) 계열 물질, 폴리이미드(polyimide) 계열 물질, 폴리디메틸실록산(PDMS) 계열 물질, Al. Cu, Ni, Cr, W 등의 물질 중에서 적어도 하나를 포함할 수 있다.
한편, 실시 예에 의하면, 도 2를 참조하여 설명된 상기 제2 이송부(340)에 복수의 반도체 소자(320)가 부착되는 공정과 도 3을 참조하여 설명된 상기 기판(360)에 복수의 반도체 소자(320)가 부착되는 공정은 연속 공정으로 진행될 수도 있다. 예로서, 도 2 및 도 3을 참조하여 설명된 상기 컨베이어부(350)가 연속적으로 이어지도록 제공되어 두 공정이 연속적으로 수행될 수도 있다.
또한, 실시 예에 의하면, 도 2를 참조하여 설명된 상기 제2 이송부(340)에 복수의 반도체 소자(320)를 부착시키는 공정과 도 3을 참조하여 설명된 상기 기판(360)에 복수의 반도체 소자(320)을 부착시키는 공정은 서로 분리된 공정으로 진행될 수도 있다. 예로서, 도 2를 참조하여 설명된 바와 같이, 상기 제2 이송부(340)에 상기 복수의 반도체 소자(320)가 부착되는 공정이 별도의 분리된 공정으로 수행될 수 있다. 그리고, 상기 도 2를 참조하여 설명된 공정에서 만들어진 복수의 반도체 소자(320)가 부착된 상기 제2 이송부(340)가 별도의 반도체 소자 이송장치 또는 반도체 소자 공급장치의 기능을 수행할 수도 있다. 예로서, 상기 복수의 반도체 소자(320)가 부착된 상기 제2 이송부(340)는 릴(reel) 형태로 제공될 수도 있다. 즉, 반도체 소자 이송장치 또는 반도체 소자 공급장치의 기능을 하는 상기 제2 이송부(340)를 이용하여 상기 기판(360)에 상기 복수의 반도체 소자(320)가 정렬되어 배치되는 별도의 공정이 분리되어 수행될 수도 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 이송방법에 의하면, 복수의 반도체 소자가 정렬되어 배치된 제2 이송부, 즉 반도체 소자 이송장치 또는 반도체 소자 공급장치를 효율적으로 제공할 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 이송방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하여 복수의 반도체 소자가 정렬되어 배치된 제2 이송부, 즉 반도체 소자 이송장치 또는 반도체 소자 공급장치를 빠르고 정확하게 제공할 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 이송방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하여, 크기가 작은 마이크로 반도체 소자에 대해서도, 복수의 마이크로 반도체 소자가 정렬되어 배치된 제2 이송부, 즉 반도체 소자 이송장치 또는 반도체 소자 공급장치를 빠르고 정확하게 제공할 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 이송방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하여, 웨이퍼 레벨에서 형성된 크기가 작은 마이크로 반도체 소자를 디스플레이용 패널 또는 조명용 기판 등에 빠르고 정확하게 배열할 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 이송방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하면서도, 반도체 소자가 레이저 조사에 의하여 손상되는 것을 방지하여 광 추출 효율과 제조 수율을 향상시킬 수 있는 장점이 있다.
한편, 도 4는 실시 예에 따른 반도체 소자 이송방법에 있어서, 불량 반도체 소자를 대체하는 방법을 설명하는 도면이다.
실시 예에 따른 반도체 소자 이송방법에 의하면, 도 2를 참조하여 설명된 바와 같이, 제2 이송부(340)에 대한 반도체 소자(320) 이송과정에서 불량 반도체 소자(321)는 제1 이송부(310)로부터 분리시키지 않을 수 있다. 이와 같이 진행되는 경우, 도 4에 도시된 바와 같이, 상기 제2 이송부(340)에 정렬된 정품의 복수 반도체 소자(320) 사이에 공백 영역이 발생될 수도 있다. 실시 예에 의하면, 상기 제2 이송부(340)에 발생된 공백 영역에 종래의 픽업부(380) 등을 이용하여 정품의 반도체 소자(322)가 배열되도록 할 수 있다. 예로서 상기 픽업부(380)는 종래의 진공 픽업 장치 또는 정전기 픽업 장치 등을 포함할 수 있다.
한편, 실시 예에 의하면, 상기 불량 반도체 소자(321)를 상기 제2 이송부(340)에 이송하지 않는 경우에도, 상기 제1 이송부(310)에 조사되는 빛 조사 위치 또는 상기 제2 이송부(340)의 이동 속도 조절 등을 통하여, 상기 제2 이송부(340)에 상기 불량 반도체 소자(321)의 미 이송에 따른 공백 영역이 발생되는 것을 방지할 수도 있다.
이상에서 설명된 실시 예는 상기 제1 이송부(340)의 빛 흡수층에 빛을 조사하고 열박리 접착층에 열을 전달하여 해당 영역에 부착된 반도체 소자를 분리시키는 경우를 기반으로 설명되었다. 그러나, 변형된 실시 예에 의하면, 상기 제1 이송부(340)의 국부적인 영역에 빛을 조사하는 방법이 아닌 국부적인 영역에 열을 공급하는 방법을 통하여 열박리 접착층에 선택적으로 열을 공급하고 해당 영역에 부착된 반도체 소자를 분리시킬 수도 있다.
한편, 도 5는 도 1 내지 도 3을 참조하여 설명된 본 발명의 실시 예에 따른 제1 이송부의 예를 나타낸 도면이다. 도 5를 참조하여 실시 예에 따른 제1 이송부를 설명함에 있어, 도 1 내지 도 4를 참조하여 설명된 부분과 중복되는 내용에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 제1 이송부(310)는, 도 5에 도시된 바와 같이, 베이스 기판(311), 빛 흡수층(313), 열박리 접착층(315)을 포함할 수 있다. 도 5에는 상기 베이스 기판(311)이 제일 상부에 배치되고 상기 빛 흡수층(313)과 상기 열박리 접착층(315)이 상기 베이스 기판(311)의 하부에 배치된 것으로 도시되었다. 그러나, 이는 도 1 내지 도 3을 참조하여 설명된 구성요소들의 배치 관계를 고려하여 도시된 것으로서, 상기 베이스 기판(311)이 제일 아래에 배치되고, 그 위에 상기 빛 흡수층(313)과 상기 열박리 접착층(315)이 배치될 수도 있다.
상기 베이스 기판(311)은 상기 빛 흡수층(313)과 상기 열박리 접착층(315)을 지지할 수 있다. 상기 베이스 기판(311)은 예로서 0.01 내지 1 밀리미터의 두께로 제공될 수 있다. 또는, 상기 베이스 기판(311)은 예로서 0.05 내지 0.8 밀리미터의 두께로 제공될 수도 있다. 예로서, 상기 베이스 기판(311)은 강성 기판으로 제공될 수 있다. 상기 베이스 기판(311)은 강성 기판으로 제공되어 상기 빛 흡수층(313)과 상기 열분리 접착층(315)을 안정적으로 지지할 수 있다. 또한, 상기 베이스 기판(311)은 연성 기판으로 제공될 수 있다. 상기 베이스 기판(311)은 연성 기판으로 제공되어 굽어진 상태 또는 감겨진 상태로 제공될 수도 있다.
상기 베이스 기판(311)은 입사된 빛을 투과시킬 수 있다. 상기 베이스 기판(311)은 입사된 빛을 흡수하거나 반사하는 비율이 입사된 빛이 투과되는 비율에 비해 더 작게 제공될 수 있다. 예로서, 상기 베이스 기판(311)은 입사되는 빛에 대한 투과도가 70% 이상이 되도록 제공될 수 있다.
실시 예에 의하면, 상기 베이스 기판(311)은 글래스(glass) 계열 물질, 사파이어(sapphire) 계열 물질, 실리콘(silicone) 계열 물질, 폴리에스터(polyester) 계열 물질, 폴리스틸렌(PS) 계열 물질, 폴리염화비닐(PVC) 계열 물질, 폴리메타크릴산 메틸(PMMA) 계열 물질, 폴리메틸펜텐(PMP; poly methyl pentene) 등을 포함하는 물질 중에서 적어도 하나를 포함할 수 있다. 상기 베이스 기판(311)의 투과도는 입사되는 빛의 파장 대역에 따라 변화된다, 따라서, 상기 베이스 기판(311)은 사용되는 빛의 파장 대역에서 높은 투과도를 갖는 물질을 포함하도록 선택될 수 있다.
예를 들어, 입사되는 빛의 파장 대역이 365 나노미터인 경우, 상기 베이스 기판(311)은 폴리염화비닐(PVC) 계열 물질, 폴리메타크릴산 메틸(PMMA) 계열 물질, 폴리스틸렌(PS) 계열 물질을 포함하는 그룹 중에서 적어도 하나의 물질을 포함할 수 있다.
또한, 예를 들어, 입사되는 빛의 파장 대역이 25 나노미터인 경우, 상기 베이스 기판(311)은 실리콘(silicone) 계열 물질, 폴리에스터(polyester) 계열 물질을 포함하는 그룹 중에서 적어도 하나의 물질을 포함할 수 있다.
실시 예에 따른 상기 빛 흡수층(313)은 상기 베이스 기판(311) 아래에 제공될 수 있다. 상기 빛 흡수층(313)은 상기 베이스 기판(311)을 투과하여 입사되는 빛을 흡수할 수 있다. 상기 빛 흡수층(313)은 입사되는 빛의 일부를 흡수하고 일부를 투과시킬 수 있다. 예로서, 상기 빛 흡수층(313)은 투과율이 30% 이하가 되도록 선택될 수 있다. 상기 빛 흡수층(313)은 투과되는 빛의 양보다 흡수되는 빛의 양이 더 크도록 선택될 수 있다. 상기 빛 흡수층(313)은 예로서 0.01 내지 1 밀리미터의 두께로 제공될 수 있다. 또한, 상기 빛 흡수층(313)은 예로서 0,05 내지 0.8 밀리미터의 두께로 제공될 수도 있다. 예로서, 상기 빛 흡수층(313)은 상기 베이스 기판(311)에 비하여 빛의 투과도가 더 낮은 물질을 포함할 수 있다. 또한, 상기 빛 흡수층(313)은 입사된 빛을 모두 흡수하거나 반사하고 빛이 투과되지 않도록 선택될 수도 있다.
실시 예에 의하면, 상기 빛 흡수층(313)은 폴리메타크릴산 메틸(PMMA) 계열 물질, 폴리염화비닐(PVC) 계열 물질, 폴리스틸렌(PS) 계열 물질, 실리콘(silicone) 계열 물질, 폴리에스터(polyester) 계열 물질, 유기 금속 물질 중에서 적어도 하나를 포함할 수 있다. 상기 빛 흡수층(313)은 수지 물질 또는 금속 물질 중에서 적어도 하나를 포함할 수 있다.
실시 예에 따른 상기 열박리 접착층(315)은 상기 빛 흡수층(313) 아래에 제공될 수 있다. 상기 열박리 접착층(315)은 열박리층의 기능과 접착층의 기능을 포함할 수 있다. 상기 열박리 접착층(315)은 열에 의하여 발포되는 발포영역을 포함할 수 있다. 상기 열박리 접착층(315)은 상기 빛 흡수층(313)에서 흡수된 빛에 의하여 발생된 열을 전달 받을 수 있다. 상기 열박리 접착층(315)에 포함된 발포영역은 상기 빛 흡수층(313)으로부터 전달된 열에 의하여 발포될 수 있다.
예로서, 상기 발포영역은 소정 온도 이상의 온도에서 발포되는 발포 셀을 포함할 수 있다. 예로서, 상기 발포 셀은 5 내지 50 마이크로 미터 크기의 마이크로 캡슐 형태로 제공될 수 있다. 상기 발포 셀은 온도가 설정된 온도 이상으로 올라 가는 경우에 그 크기가 커지는 성질을 포함할 수 있다. 예로서, 상기 발포 셀은 90도 내지 150도 사이에서 발포 특성이 구현되도록 제공될 수 있다.
실시 예에 의하면, 상기 발포 셀은 상기 열박리 접착층(315)의 하부면 영역에 제공될 수 있다. 상기 빛 흡수층(313)으로부터 전달된 열에 의하여 상기 발포 셀이 발포됨에 따라 상기 열박리 접착층(315)의 하부면의 거칠기가 커지고 접착력이 작아지게 된다. 이에 따라, 상기 열박리 접착층(315)의 하부면에 부착되어 있던 구성요소, 예를 들어 도 1 내지 도 3을 참조하여 설명된 반도체 소자가 상기 열박리 접착층(315)으로부터 분리될 수 있게 된다.
한편, 도 6은 본 발명의 실시 예에 따른 제1 이송부에 적용될 수 있는 일부 물질들의 파장 대역에 따른 투과도 변화를 나타낸 그래프이다.
도 6에 도시된 바와 같이, 입사되는 빛의 파장 대역에 따라 각 물질의 투과도가 변화됨을 알 수 있다. 도 6에 도시된 물질들은 예로서 나타낸 것으로서 대략적으로 300 내지 400 나노미터의 파장 대역에서 각 물질들의 투과도 변화가 크게 발생되는 것을 확인할 수 있다. 실시 예에 의하면, 상기 베이스 기판(311)은 입사되는 빛의 파장 대역에서 투과도가 높은 물질을 포함하도록 선택되어야 한다. 또한, 상기 빛 흡수층(313)은 입사되는 빛의 파장 대역에서 투과도가 상대적으로 낮은 물질을 포함하도록 선택되어야 한다.
예로서, 365 나노미터의 파장을 갖는 레이저가 광원으로 이용되는 경우, 상기 빛 흡수층(313)은 폴리메타크릴산 메틸(PMMA) 계열 물질, 폴리염화비닐(PVC) 계열 물질, 폴리스틸렌(PS) 계열 물질 등에서 선택된 적어도 하나의 물질을 포함하도록 선택될 수 있다.
한편, 도 7은 도 1 내지 도 3을 참조하여 설명된 본 발명의 실시 예에 따른 제1 이송부의 다른 예를 나타낸 도면이다. 도 7을 참조하여 실시 예에 따른 제1 이송부를 설명함에 있어, 도 1 내지 도 6을 참조하여 설명된 부분과 중복되는 내용에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 제1 이송부(310)는, 도 7에 도시된 바와 같이, 베이스 기판(311), 빛 흡수층(313), 열박리 접착층(315)을 포함할 수 있다. 또한, 실시 예에 따른 상기 제1 이송부(310)는 제1 접착층(312)을 더 포함할 수 있다. 상기 제1 접착층(312)은 상기 베이스 기판(311)과 상기 빛 흡수층(313) 사이에 제공될 수 있다. 상기 제1 접착층(312)은 상기 베이스 기판(311)과 상기 빛 흡수층(313)의 접착력을 향상시킬 수 있다. 또한, 실시 예에 따른 상기 제1 이송부(310)는 제2 접착층(314)을 더 포함할 수 있다. 상기 제2 접착층(314)은 상기 빛 흡수층(313)과 상기 열분리 접착층(315) 사이에 제공될 수 있다. 상기 제2 접착층(314)은 상기 빛 흡수층(313)과 상기 열분리 접착층(315)의 접착력을 향상시킬 수 있다. 또한, 실시 예에 따른 제1 이송부(310)는 상기 제1 접착층(312)과 상기 제2 접착층(314)을 모두 포함하거나, 적어도 하나를 포함할 수도 있다.
도 8 및 도 9는 본 발명의 실시 예에 따른 반도체 소자 이송방법의 다른 예를 설명하는 도면이다. 도 8 및 도 9는 본 발명의 실시 예에 따른 반도체 소자 이송방법에 있어서, 제2 이송부(440)에 복수의 반도체 소자(420)가 부착된 예와, 기판(460)에 상기 제2 이송부(440)로부터 복수의 반도체 소자(420)가 이송되는 예를 개념적으로 나타낸 것이다. 도 8 및 도 9를 참조하여 본 발명의 실시 예에 따른 반도체 소자 이송방법을 설명함에 있어, 도 1 내지 도 7을 참조하여 설명된 부분과 중복되는 내용에 대해서는 설명이 생략될 수 있다.
실시 예에 의하면, 도 8에 도시된 바와 같이, 상기 제2 이송부(440)에 복수의 반도체 소자(420)가 복수 행 및 복수 열의 매트릭스 형태로 정렬되어 부착될 수 있다. 예로서, 상기 제2 이송부(440)에 제1 방향으로 3 개의 반도체 소자(420)가 정렬되어 배치되고 상기 제2 이송부(440)의 상기 제1 방향에 수직한 제2 방향으로 4 개의 반도체 소자(420)가 정렬되어 배치될 수 있다. 상기 제2 이송부(440)에 정렬되어 배치되는 상기 반도체 소자(420)의 행수 및 열수는 상기 제2 이송부(440)의 면적에 따라 다양하게 변형될 수 있다. 즉, 상기 제1 방향으로 3 개 이상의 반도체 소자(420)가 정렬되어 배치될 수도 있고, 2 개 이하의 반도체 소자(420)가 정렬되어 배치될 수도 있다. 또한, 상기 제2 방향으로 4 개 이상의 반도체 소자(420)가 정렬되어 배치될 수도 있고, 3 개 이하의 반도체 소자(420)가 정렬되어 배치될 수도 있다. 또한, 상기 제2 이송부(440)는 소정 가로 길이와 소정 세로 길이를 갖는 면 형상으로 제공될 수 있다.
실시 예에 의하면, 도 9에 도시된 바와 같이, 상기 제2 이송부(440)의 일부 영역에 배치된 복수의 반도체 소자(420)가 동시에 상기 기판(460)으로 이송되어 부착될 수 있다. 이때, 상기 제2 이송부(440)에 부착된 일부 반도체 소자(420)가 상기 기판(460)에 동시에 전사되도록 구현될 수 있다. 또한, 상기 제2 이송부(440)에 부착된 모든 반도체 소자(420)가 일괄적으로 상기 기판(460)에 동시 전사되도록 구현될 수도 있다.
예로서, 상기 기판(460)에 복수의 본딩부(470)가 제공될 수 있다. 상기 복수의 본딩부(470)는 소정 간격으로 정렬되어 제공될 수 있다. 상기 본딩부(470)는 예로서 이방 도전성 페이스트(ACP)로 제공될 수 있다. 또한, 상기 본딩부(470)는 예로서 Sn, In, InAg, AuIn 등을 포함하는 금속 중에서 선택된 적어도 어느 하나로 제공될 수 있다. 상기 기판(460)은 예로서 디스플레이 패널용 기판일 수도 있으며 조명용 기판일 수도 있다.
상기 기판(460)에 상기 복수의 반도체 소자(420)가 부착되는 공정은 예로서 열 압착, 열 합착 등의 방법이 적용될 수도 있다. 이와 같이 부착 공정에서 온도가 변수로 작용될 수 있으므로, 상기 기판(460)의 물질과 상기 제2 이송부(440)의 물질이 선정됨에 있어, 상기 기판(460)의 열 팽창률과 상기 제2 이송부(440)의 열 팽창률이 서로 유사할 수 있도록 선택되는 것이 좋다. 예로서, 상기 기판(460)의 열 팽창계수와 상기 제2 이송부(440)의 열 팽창계수의 차이가 상기 기판(460)의 열 팽창계수 대비 5% 보다 작도록 선택함으로써, 부착 공정 전후에 열 팽창계수 차이에 따른 변형이 발생되는 것을 방지할 수 있게 된다. 또는, 상기 기판(460)의 열 팽창계수와 상기 제2 이송부(440)의 열 팽창계수의 차이가 상기 기판(460)의 열 팽창계수 대비 3% 보다 작도록 선택함으로써, 정렬 오차를 감소시키고 정밀도를 향상시킬 수 있게 된다.
예로서, 상기 제2 이송부(440)는 폴리머 물질, 금속 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제2 이송부(440)는 예로서 실리콘(silicone) 계열 물질, 폴리이미드(polyimide) 계열 물질, 폴리디메틸실록산(PDMS) 계열 물질, Al. Cu, Ni, Cr, W 등의 물질 중에서 적어도 하나를 포함할 수 있다.
도 1 내지 도 3을 참조하여 설명된 실시 예에 의하면, 제2 이송부(340)에 부착된 복수의 반도체 소자(320)가 일종의 롤 대 롤(roll to roll) 형태로 기판(360)에 전사되는 경우로 설명될 수 있다. 한편, 도 8 및 도 9에 도시된 실시 예는, 상기 제2 이송부(440)에 부착된 상기 복수의 반도체 소자(420)가 일종의 면 대 면 형태로 상기 기판(460)에 전사되는 경우로 설명될 수 있다. 즉, 도 1 내지 도 3을 참조하여 설명된 실시 예에 의하면, 제2 이송부(340)가 릴 형상 또는 롤 형상의 반도체 소자 이송장치 또는 반도체 소자 공급장치의 기능을 할 수 있는 것이다. 그리고, 도 8 및 도 9를 참조하여 설명된 실시 예에 의하면, 제2 이송부(440)가 소정 영역을 갖는 면 형상의 반도체 소자 이송장치 또는 반도체 소자 공급장치의 기능을 할 수 있는 것이다.
한편, 도 10은 본 발명의 실시 예에 따른 반도체 소자 이송장치의 예를 나타낸 도면이다. 도 10을 참조하여 본 발명의 실시 예에 따른 반도체 소자 이송장치를 설명함에 있어, 도 1 내지 도 9를 참조하여 설명된 부분과 중복되는 내용에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 이송장치(520)는, 도 10에 도시된 바와 같이, 베이스 기판(521), 접착층(522), 반도체 소자(523)를 포함할 수 있다. 상기 접착층(522)은 상기 베이스 기판(521) 위에 제공될 수 있다. 상기 반도체 소자(523)는 상기 접착층(522) 위에 제공될 수 있다.
상기 베이스 기판(521)은 상기 접착층(522)과 상기 반도체 소자(523)를 지지할 수 있다. 상기 반도체 소자(523)는 상기 접착층(522)에 정렬되어 배치될 수 있다.
예로서, 상기 베이스 기판(521)은 폴리머 물질, 금속 물질 중에서 적어도 하나를 포함할 수 있다. 상기 베이스 기판(521)은 예로서 실리콘(silicone) 계열 물질, 폴리이미드(polyimide) 계열 물질, 폴리디메틸실록산(PDMS) 계열 물질, Al. Cu, Ni, Cr, W 등의 물질 중에서 적어도 하나를 포함할 수 있다. 예로서, 상기 베이스 기판(521)은 강성 기판으로 제공될 수 있다. 상기 베이스 기판(521)은 강성 기판으로 제공되어 상기 접착층(522)을 안정적으로 지지할 수 있다. 또한, 상기 베이스 기판(521)은 연성 기판으로 제공될 수 있다. 상기 베이스 기판(521)은 연성 기판으로 제공되어 굽어진 상태 또는 감겨진 상태로 제공될 수도 있다.
실시 예에 따른 반도체 소자 이송장치(520)는, 도 1 내지 도 7을 참조하여 설명된 제2 이송부(340)에 대응될 수 있다. 상기 접착층(522)에 정렬된 복수의 반도체 소자(523)는, 일 열로 소정 간격으로 정렬되어 배치될 수 있다.
예로서, 상기 반도체 소자 이송장치(520)는 릴 형상 또는 롤 형상으로 감겨진 형태로 제공될 수 있다. 상기 반도체 소자 이송장치(520)를 통하여 반도체 소자(523)를 공급받는 경우, 상기 베이스 기판(521) 위에 제공된 복수의 반도체 소자(523)는 일종의 롤 대 롤(roll to roll) 형태로 기판에 전사될 수 있다, 상기 기판은 예로서 디스플레이용 패널 또는 조명용 기판을 포함할 수 있다.
또한, 실시 예에 따른 반도체 소자 이송장치(520)는, 도 8 및 도 9를 참조하여 설명된 제2 이송부(440)에 대응될 수 있다. 상기 접착층(522)에 정렬된 복수의 반도체 소자(523)는, 복수 행 및 복수 열의 소정 간격을 갖는 매트릭스 형태로 정렬되어 배치될 수 있다.
예로서, 상기 반도체 이송장치(520)는 복수의 반도체 소자(523)를 포함하는 면 형상으로 제공될 수 있다. 상기 반도체 이송장치(520)를 통하여 반도체 소자(523)를 공급받는 경우, 상기 베이스 기판(521) 위에 제공된 복수의 반도체 소자(523)는 일종의 면 대 면 형태로 상기 기판에 전사될 수 있다. 상기 기판은 예로서 디스플레이용 패널 또는 조명용 기판을 포함할 수 있다.
상기 반도체 소자(523)는 예로서 마이크로 발광소자, 발광 다이오드 다이(light emitting diode die), 발광 다이오드 패키지, 발광 다이오드 칩 중에서 적어도 하나를 포함할 수 있다. 마이크로 발광소자는 한 변의 길이가 300 마이크로 미터 이하의 길이를 갖는 작은 반도체 소자일 수 있다. 예로서, 마이크로 발광소자는 한 변의 길이가 200 마이크로 미터 이하의 길이를 갖는 작은 발광 다이오드 소자를 포함할 수 있다. 상기 반도체 소자(523)는 예로서 웨이퍼 레벨에서 형성된 복수의 마이크로 반도체 소자일 수 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 이송방법에 의하면, 복수의 반도체 소자가 정렬되어 배치된 반도체 소자 이송장치 또는 반도체 소자 공급장치를 효율적으로 제공할 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 이송방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하여 복수의 반도체 소자가 정렬되어 배치된 반도체 소자 이송장치 또는 반도체 소자 공급장치를 빠르고 정확하게 제공할 수 있는 장점이 있다.
또한, 실시 예에 따른 반도체 소자 이송방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하여, 크기가 작은 마이크로 반도체 소자에 대해서도, 복수의 마이크로 반도체 소자가 정렬되어 배치된 반도체 소자 이송장치 또는 반도체 소자 공급장치를 빠르고 정확하게 제공할 수 있는 장점이 있다.
한편, 이상에서 도 1 내지 도 10을 참조하여 설명된 본 발명의 실시 예에 따른 반도체 소자 이송방법은 다양한 분야에 적용될 수 있다.
이하에서는, 도 11 내지 도 26을 참조하여, 본 발명의 실시 예에 따른 반도체 소자를 제조하고 트랜스퍼하여 표시패널을 제조하는 과정을 하나의 예로서 설명하기로 한다. 도 11 내지 도 26을 참조하여 본 발명의 실시 예에 따른 표시패널 제조방법을 설명함에 있어, 도 1 내지 도 10을 참조하여 설명된 부분과 중복되는 내용에 대해서는 설명이 생략될 수 있다.
도 11은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다.
실시 예에 따른 반도체 소자는, 도 11에 도시된 바와 같이, 발광구조물(10)을 포함할 수 있다. 상기 발광구조물(10)은 p형 반도체층(11), 활성층(12), n형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 p형 반도체층(11) 아래에 배치될 수 있다. 상기 n형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
상기 발광구조물(10)은 상기 활성층(12)을 구성하는 물질에 따라 생성되는 빛의 파장 대역이 변화될 수 있다. 상기 활성층(12)을 구성하는 물질에 따라 상기 p형 반도체층(11)과 상기 n형 반도체층(13)을 구성하는 물질의 선택이 변화될 수 있다. 상기 발광구조물(10)은 화합물 반도체로 구현될 수 있다. 상기 발광구조물(10)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 예로서, 상기 발광구조물(10)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.
상기 활성층(12)은 상기 n형 반도체층(13)을 통해서 주입되는 전자와 상기 p형 반도체층(11)을 통해서 주입되는 정공이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있다. 상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.
상기 활성층(12)에서 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 또한, 상기 활성층(12)에서 적색 파장 대역의 빛이 생성되는 경우, 상기 활성층(12)은 예로서 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 상기 활성층(12)은 예로서 0.3 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 상기 활성층(12)은 좀 더 구체적으로 0.1 내지 0.3 마이크로 미터의 두께로 제공될 수 있다.
상기 p형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 p형 반도체층(11)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. 예컨대, 상기 활성층(12)에서 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 p형 반도체층(11)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 또한, 상기 활성층(12)에서 적색 파장 대역의 빛이 생성되는 경우, 상기 p형 반도체층(11)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 p형 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 상기 p형 반도체층(11)은 예로서 1 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 상기 p형 반도체층(11)은 좀 더 구체적으로 0.1 내지 1 마이크로 미터의 두께로 제공될 수 있다.
상기 n형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 n형 반도체층(13)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. 예컨대, 상기 활성층(12)에서 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 n형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 또한, 상기 활성층(12)에서 적색 파장 대역의 빛이 생성되는 경우, 상기 n형 반도체층(13)은 (AlxGa1 -x)yIn1 -yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수도 있다. 상기 n형 반도체층(13)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 n형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 상기 n형 반도체층(13)은 예로서 3 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 상기 n형 반도체층(13)은 좀 더 구체적으로 0.1 내지 3 마이크로 미터의 두께로 제공될 수 있다. 상기 n형 반도체층(13)의 두께가 상기 p형 반도체층(11)의 두께에 비하여 더 두껍게 제공될 수 있다.
실시 예에 따른 반도체 소자는, 도 11에 도시된 바와 같이, 보호층(15)을 포함할 수 있다. 상기 보호층(15)은 상기 발광구조물(10)의 측면에 배치될 수 있다. 상기 보호층(15)은 상기 발광구조물(10)의 상부 면에 배치될 수 있다. 상기 보호층(15)을 통하여 상기 p형 반도체층(11)의 상부 면 일부가 노출될 수 있다.
실시 예에 따른 반도체 소자는, 도 11에 도시된 바와 같이, p형 접촉층(17)을 포함할 수 있다. 상기 p형 접촉층(17)은 상기 발광구조물(10) 위에 배치될 수 있다. 상기 p형 접촉층(17)은 상기 p형 반도체층(11) 위에 배치될 수 있다. 상기 p형 접촉층(17)은 상기 보호층(15)을 통하여 노출된 상기 p형 반도체층(11)의 상부 면에 접촉되어 배치될 수 있다.
실시 예에 따른 반도체 소자는, 도 11에 도시된 바와 같이, n형 접촉층(19)을 포함할 수 있다. 상기 n형 접촉층(19)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 n형 접촉층(19)은 상기 n형 반도체층(13) 아래에 배치될 수 있다. 상기 n형 접촉층(19)은 상기 n형 반도체층(13) 하부 면에 접촉되어 배치될 수 있다.
실시 예에 의하면, 상기 n형 반도체층(13)의 하부 면의 폭이 상기 n형 반도체층(13)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 활성층(12)의 하부 면의 폭이 상기 활성층(12)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 p형 반도체층(11)의 하부 면의 폭이 상기 p형 반도체층(11)의 상부 면의 폭에 비해 더 크게 제공될 수 있다.
상기 n형 반도체층(13)의 하부 면의 폭이 상기 p형 반도체층(11)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 n형 반도체층(13)의 상부 면의 폭이 상기 p형 반도체층(11)의 하부 면의 폭에 비해 더 크게 제공될 수 있다.
실시 예에 따른 상기 발광구조물(10)은, 도 11에 도시된 바와 같이, 상기 발광구조물(10)의 하부 면으로부터 상기 발광구조물(10)의 상부 면 방향으로 가면서 경사진 구조로 제공될 수 있다. 예로서, 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 경사 각도에 대해서는 추후 제조 공정을 설명하면서 부연 설명하도록 한다. 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)는 구체적인 예로서 40도 내지 60도로 제공될 수도 있다.
상기 n형 반도체층(13)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다. 상기 n형 반도체층(13)의 하부 면과 상기 n형 반도체층(13)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 n형 반도체층(13)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
다른 표현으로서, 상기 n형 반도체층(13)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
한편, 상기 p형 반도체층(11)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 p형 반도체층(11)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다. 상기 p형 반도체층(11)의 하부 면과 상기 p형 반도체층(11)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 p형 반도체층(11)의 하부 면과 상기 p형 반도체층(11)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
실시 예에 의하면, 상기 n형 접촉층(19)의 상부 면의 폭이 상기 n형 반도체층(13)의 하부 면의 폭에 비해 70% 이상으로 제공될 수 있다. 이는 상기 활성층(12)에서 발광되는 빛이 상기 n형 접촉층(19)에서 반사되어 상부 방향으로 진행되는 빛의 광량을 향상시키기 위한 것이다. 예로서, 도 11에 도시된 바와 같이, 상기 n형 접촉층(19)의 상부 면의 폭이 상기 n형 반도체층(13)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 또한, 상기 n형 접촉층(19)의 상부 면의 폭은 상기 n형 반도체층(13)의 하부 면의 폭과 같게 제공될 수 있다.
실시 예에 의하면, 상기 n형 접촉층(19)의 폭이 상기 p형 접촉층(17)의 폭에 비해 더 크게 제공될 수 있다. 상기 p형 접촉층(17)의 폭은 상기 p형 반도체층(11)의 상부 면의 폭에 비해 더 작게 제공될 수 있다. 상기 p형 접촉층(17)의 폭은 상기 활성층(12)의 폭에 비해 더 작게 제공될 수 있다. 예로서, 실시 예에 의하면, 도 12에 도시된 바와 같이, 상기 p형 접촉층(17)의 면적은 상기 활성층(12) 면적의 70% 보다 작게 제공될 수 있다. 일반적인 발광소자의 경우, p형 접촉층의 면적이 활성층 면적의 80% 이상이 되도록 설계 되지만, 본 실시 예에서는 상기 p형 접촉층(17) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(17)의 면적을 상대적으로 작게 구현하였다. 예로서, 상기 p형 접촉층(17)의 면적은 상기 활성층(12)의 면적에 비해 50% 내지 70%로 제공될 수 있다. 상기 p형 접촉층(17)을 통하여 상기 p형 반도체층(11)에 전원이 안정적으로 제공될 수 있도록 상기 p형 접촉층(17)의 면적이 상기 활성층(12)의 면적에 비해 50% 이상이 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(17) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(17)의 면적이 상기 활성층(12)의 면적에 비해 70% 이하가 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(17)은 제1 영역과 제2 영역을 포함할 수 있다. 상기 p형 접촉층(17)의 제2 영역은 제1 영역으로부터 연장되어 배치될 수 있으며, 상기 제1 영역과 상기 제2 영역은 서로 다른 폭, 길이, 면적, 또는 형상을 가질 수 있다.
상기 보호층(15)은 이웃하는 발광구조물 간의 아칭(arching) 방지를 위하여 제공될 수 있다. 상기 보호층(15)은 절연물을 포함할 수 있다. 상기 보호층(15)은 산화물, 질화물, 또는 유기물을 포함할 수 있다. 상기 보호층(15)은 예로서 SiO2, SiNx, Al2O3 등의 물질 중에서 적어도 하나가 선택될 수 있다. 예로서, 실시 예에 의하면 상기 보호층(15)은 1 마이크로 미터 이하의 두께로 제공될 수 있다. 좀 더 구체적으로, 상기 보호층(15)은 예로서 0.1 내지 1 마이크로 미터의 두께로 제공될 수 있다.
실시 예에 의하면, 상기 p형 접촉층(17)은 상기 p형 반도체층(11)과 오믹 접촉되는 물질로 구현될 수 있다. 상기 p형 접촉층(17)은 예로서 투명 전도성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 예컨대, 상기 p형 접촉층(17)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 상기 p형 접촉층(17)은 예로서 0.5 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 좀 더 구체적으로 상기 p형 접촉층(17)은 0.01 내지 0.5 마이크로 미터의 두께로 제공될 수 있다.
실시 예에 의하면, 상기 n형 접촉층(19)은 상기 n형 반도체층(13)과 오믹 접촉하는 물질을 포함할 수 있다. 또한, 상기 n형 접촉층(19)은 반사 물질을 포함할 수 있다. 상기 n형 접촉층(19)은 예로서 2 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 좀 더 구체적으로 상기 n형 접촉층(19)은 0.1 내지 2 마이크로 미터의 두께로 제공될 수 있다. 상기 n형 접촉층(19)은 상기 n형 반도체층(13)에 접촉된 오믹 접촉층과, 상기 오믹 접촉층 아래에 배치된 반사층을 포함할 수 있다. 상기 n형 접촉층(19)은 상기 n형 반도체층(13)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 n형 접촉층(19)은 Cr, Ni, Ti, Ge, Zn, Mg, Ca, Al, Ag, Rh, W, Pt, Au, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함하는 단일층 또는 다중층을 포함할 수 있다.
실시 예에 따른 반도체 소자는 상기 n형 접촉층(19) 아래에 배치된 본딩층(21)을 더 포함할 수 있다. 상기 본딩층(21)에는 외부로부터 상기 n형 접촉층(19)에 전원을 인가하는 도선, 패드, 또는 도전성 필름 등이 연결될 수 있다. 예로서, 상기 본딩층(21)의 하부 면의 폭은 상기 n형 접촉층(19)의 하부 면의 폭과 같게 제공될 수 있다. 한편, 실시 예에 의하면, 상기 본딩층(21)은 생략될 수 있으며, 외부로부터 전원을 인가하는 도선, 패드, 또는 도전성 필름 등이 상기 n형 접촉층(19)에 직접 연결될 수도 있다. 상기 본딩층(21)은 예로서 In, InAg, AuIn 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 본딩층(21)은 예로서 1 내지 4 마이크로 미터의 두께로 제공될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 발광구조물의 하부 방향에서 상부 방향으로 가면서 폭이 좁아지는 경사진 구조로 제공될 수 있으며, 발광구조물 하부에 배치된 n형 접촉층의 폭 또는 면적을 크게 하여 반사도를 높이고, 발광구조물 상부에 배치된 p형 접촉층의 폭 또는 면적을 작게 하여 투과도를 높임으로서, 활성층에서 생성된 빛이 발광구조물의 상부 방향으로 효율적으로 추출될 수 있게 된다.
이상에서 설명된 반도체 소자는 활성층의 선택에 따라 다양한 파장 대역의 빛을 방출하게 구현될 수 있다. 상기 반도체 소자는 예로서 200 마이크로 미터 이하의 폭 및 길이를 갖는 마이크로 반도체 소자로 구현될 수 있다. 예로서, 이상에서 설명된 마이크로 미터 크기의 청색 반도체 소자, 녹색 반도체 소자, 적색 반도체 소자를 이용하여 하나의 칼라 픽셀을 구성하는 표시패널 또는 표시장치가 구현될 수 있다. 실시 예에 따른 반도체 소자는 광원을 필요로 하는 다양한 분야에 적용될 수 있다. 실시 예에 따른 반도체 소자는 예로서 전광판, 대형 표시장치, 사이니지 등에 적용되어 고해상도를 구현하는 광원으로 적용될 수 있다.
도 13은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다. 도 13에 도시된 실시 예에 따른 반도체 소자를 설명함에 있어, 도 11 및 도 12를 참조하여 설명된 부분과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자는, 도 13에 도시된 바와 같이, 발광구조물(10)을 포함할 수 있다. 상기 발광구조물(10)은 p형 반도체층(11), 활성층(12), n형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 p형 반도체층(11) 아래에 배치될 수 있다. 상기 n형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
실시 예에 따른 반도체 소자는, 도 13에 도시된 바와 같이, 보호층(15)을 포함할 수 있다. 상기 보호층(15)은 상기 발광구조물(10)의 측면에 배치될 수 있다. 상기 보호층(15)은 상기 발광구조물(10)의 상부 면에 배치될 수 있다. 상기 보호층(15)을 통하여 상기 p형 반도체층(11)의 상부 면 일부가 노출될 수 있다.
실시 예에 따른 반도체 소자는, 도 13에 도시된 바와 같이, p형 접촉층(17)을 포함할 수 있다. 상기 p형 접촉층(17)은 상기 발광구조물(10) 위에 배치될 수 있다. 상기 p형 접촉층(17)은 상기 p형 반도체층(11) 위에 배치될 수 있다. 상기 p형 접촉층(17)은 상기 보호층(15)을 통하여 노출된 상기 p형 반도체층(11)의 상부 면에 접촉되어 배치될 수 있다.
실시 예에 따른 반도체 소자는, 도 13에 도시된 바와 같이, n형 접촉층(119)을 포함할 수 있다. 상기 n형 접촉층(119)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 n형 접촉층(119)은 상기 n형 반도체층(13) 아래에 배치될 수 있다. 상기 n형 접촉층(119)은 상기 n형 반도체층(13) 하부 면에 접촉되어 배치될 수 있다.
실시 예에 의하면, 상기 n형 반도체층(13)의 하부 면의 폭이 상기 n형 반도체층(13)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 활성층(12)의 하부 면의 폭이 상기 활성층(12)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 p형 반도체층(11)의 하부 면의 폭이 상기 p형 반도체층(11)의 상부 면의 폭에 비해 더 크게 제공될 수 있다.
상기 n형 반도체층(13)의 하부 면의 폭이 상기 p형 반도체층(11)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 n형 반도체층(13)의 상부 면의 폭이 상기 p형 반도체층(11)의 하부 면의 폭에 비해 더 크게 제공될 수 있다.
실시 예에 따른 상기 발광구조물(10)은, 도 13에 도시된 바와 같이, 상기 발광구조물(10)의 하부 면으로부터 상기 발광구조물(10)의 상부 면 방향으로 가면서 경사진 구조로 제공될 수 있다. 예로서, 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 경사 각도에 대해서는 추후 제조 공정을 설명하면서 부연 설명하도록 한다. 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)는 구체적인 예로서 40도 내지 60도로 제공될 수도 있다.
상기 n형 반도체층(13)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다. 상기 n형 반도체층(13)의 하부 면과 상기 n형 반도체층(13)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 n형 반도체층(13)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
다른 표현으로서, 상기 n형 반도체층(13)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
한편, 상기 p형 반도체층(11)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 p형 반도체층(11)의 하부 면과 상기 보호층(15)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다. 상기 p형 반도체층(11)의 하부 면과 상기 p형 반도체층(11)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 p형 반도체층(11)의 하부 면과 상기 p형 반도체층(11)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
실시 예에 의하면, 상기 n형 접촉층(119)의 상부 면의 폭이 상기 n형 반도체층(13)의 하부 면의 폭에 비해 70% 이상으로 제공될 수 있다. 이는 상기 활성층(12)에서 발광되는 빛이 상기 n형 접촉층(119)에서 반사되어 상부 방향으로 진행되는 빛의 광량을 향상시키기 위한 것이다. 예로서, 도 13에 도시된 바와 같이, 상기 n형 접촉층(119)의 상부 면의 폭이 상기 n형 반도체층(13)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 또한, 상기 n형 접촉층(119)의 상부 면의 폭은 상기 n형 반도체층(13)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 n형 접촉층(119)의 상부 면의 폭이 상기 n형 반도체층(13)의 하부 면의 폭과 상기 보호층(15)의 하부 면의 폭을 합한 크기와 같게 제공될 수 있다. 상기 보호층(15)의 하부 면이 상기 n형 접촉층(119)의 상부 면 위에 배치될 수 있다. 상기 보호층(15)의 하부 면이 상기 n형 접촉층(119)의 상부 면 위에 접촉되어 제공될 수 있다. 이와 같이, 상기 n형 접촉층(119)의 폭 또는 면적을 크게 제공함으로써, 상기 활성층(12)에서 생성되는 빛을 상기 n형 접촉층(119)의 상부 방향으로 효율적으로 반사시킬 수 있게 된다.
실시 예에 의하면, 상기 n형 접촉층(119)의 폭이 상기 p형 접촉층(17)의 폭에 비해 더 크게 제공될 수 있다. 상기 p형 접촉층(17)의 폭은 상기 p형 반도체층(11)의 상부 면의 폭에 비해 더 작게 제공될 수 있다. 상기 p형 접촉층(17)의 폭은 상기 활성층(12)의 폭에 비해 더 작게 제공될 수 있다. 예로서, 실시 예에 의하면, 도 12에 도시된 바와 같이, 상기 p형 접촉층(17)의 면적은 상기 활성층(12) 면적의 70% 보다 작게 제공될 수 있다. 일반적인 발광소자의 경우, p형 접촉층의 면적이 활성층 면적의 80% 이상이 되도록 설계 되지만, 본 실시 예에서는 상기 p형 접촉층(17) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(17)의 면적을 상대적으로 작게 구현하였다. 예로서, 상기 p형 접촉층(17)의 면적은 상기 활성층(12)의 면적에 비해 50% 내지 70%로 제공될 수 있다. 상기 p형 접촉층(17)을 통하여 상기 p형 반도체층(11)에 전원이 안정적으로 제공될 수 있도록 상기 p형 접촉층(17)의 면적이 상기 활성층(12)의 면적에 비해 50% 이상이 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(17) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(17)의 면적이 상기 활성층(12)의 면적에 비해 70% 이하가 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(17)은 제1 영역과 제2 영역을 포함할 수 있다. 상기 p형 접촉층(17)의 제2 영역은 제1 영역으로부터 연장되어 배치될 수 있으며, 상기 제1 영역과 상기 제2 영역은 서로 다른 폭, 길이, 면적, 또는 형상을 가질 수 있다.
상기 보호층(15)은 이웃하는 발광구조물 간의 아칭(arching) 방지를 위하여 제공될 수 있다. 상기 보호층(15)은 절연물을 포함할 수 있다. 상기 보호층(15)은 산화물, 질화물, 또는 유기물을 포함할 수 있다. 상기 보호층(15)은 예로서 SiO2, SiNx, Al2O3 등의 물질 중에서 적어도 하나가 선택될 수 있다.
실시 예에 의하면, 상기 p형 접촉층(17)은 상기 p형 반도체층(11)과 오믹 접촉되는 물질로 구현될 수 있다. 상기 p형 접촉층(17)은 예로서 투명 전도성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 예컨대, 상기 p형 접촉층(17)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
실시 예에 의하면, 상기 n형 접촉층(119)은 상기 n형 반도체층(13)과 오믹 접촉하는 물질을 포함할 수 있다. 또한, 상기 n형 접촉층(119)은 반사 물질을 포함할 수 있다. 상기 n형 접촉층(119)은 상기 n형 반도체층(13)에 접촉된 오믹 접촉층과, 상기 오믹 접촉층 아래에 배치된 반사층을 포함할 수 있다. 상기 n형 접촉층(119)은 상기 n형 반도체층(13)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 n형 접촉층(119)은 Cr, Ni, Ti, Ge, Zn, Mg, Ca, Al, Ag, Rh, W, Pt, Au, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함하는 단일층 또는 다중층을 포함할 수 있다.
실시 예에 따른 반도체 소자는 상기 n형 접촉층(119) 아래에 배치된 본딩층(121)을 더 포함할 수 있다. 상기 본딩층(121)에는 외부로부터 상기 n형 접촉층(119)에 전원을 인가하는 도선, 패드, 또는 도전성 필름 등이 연결될 수 있다. 예로서, 상기 본딩층(121)의 하부 면의 폭은 상기 n형 접촉층(119)의 하부 면의 폭과 같게 제공될 수 있다. 한편, 실시 예에 의하면, 상기 본딩층(121)은 생략될 수 있으며, 외부로부터 전원을 인가하는 도선, 패드, 또는 도전성 필름 등이 상기 n형 접촉층(119)에 직접 연결될 수도 있다. 상기 본딩층(121)은 예로서 In, InAg, AuIn 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 발광구조물의 하부 방향에서 상부 방향으로 가면서 폭이 좁아지는 경사진 구조로 제공될 수 있으며, 발광구조물 하부에 배치된 n형 접촉층의 폭 또는 면적을 크게 하여 반사도를 높이고, 발광구조물 상부에 배치된 p형 접촉층의 폭 또는 면적을 작게 하여 투과도를 높임으로서, 활성층에서 생성된 빛이 발광구조물의 상부 방향으로 효율적으로 추출될 수 있게 된다.
이상에서 설명된 반도체 소자는 활성층의 선택에 따라 다양한 파장 대역의 빛을 방출하게 구현될 수 있다. 상기 반도체 소자는 예로서 200 마이크로 미터 이하의 폭 및 길이를 갖는 마이크로 반도체 소자로 구현될 수 있다. 예로서, 이상에서 설명된 마이크로 미터 크기의 청색 반도체 소자, 녹색 반도체 소자, 적색 반도체 소자를 이용하여 하나의 칼라 픽셀을 구성하는 표시패널 또는 표시장치가 구현될 수 있다. 실시 예에 따른 반도체 소자는 광원을 필요로 하는 다양한 분야에 적용될 수 있다. 실시 예에 따른 반도체 소자는 예로서 전광판, 대형 표시장치, 사이니지 등에 적용되어 고해상도를 구현하는 광원으로 적용될 수 있다.
도 14는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다. 도 14에 도시된 실시 예에 따른 반도체 소자를 설명함에 있어, 도 11 내지 도 13을 참조하여 설명된 부분과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자는, 도 14에 도시된 바와 같이, 발광구조물(10)을 포함할 수 있다. 상기 발광구조물(10)은 p형 반도체층(11), 활성층(12), n형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 p형 반도체층(11) 아래에 배치될 수 있다. 상기 n형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
실시 예에 따른 반도체 소자는, 도 14에 도시된 바와 같이, 보호층(215)을 포함할 수 있다. 상기 보호층(215)은 상기 발광구조물(10)의 측면에 배치될 수 있다. 상기 보호층(215)은 상기 발광구조물(10)의 상부 면에 배치될 수 있다. 상기 보호층(215)을 통하여 상기 p형 반도체층(11)의 상부 면 일부가 노출될 수 있다.
실시 예에 따른 반도체 소자는, 도 14에 도시된 바와 같이, p형 접촉층(17)을 포함할 수 있다. 상기 p형 접촉층(17)은 상기 발광구조물(10) 위에 배치될 수 있다. 상기 p형 접촉층(17)은 상기 p형 반도체층(11) 위에 배치될 수 있다. 상기 p형 접촉층(17)은 상기 보호층(215)을 통하여 노출된 상기 p형 반도체층(11)의 상부 면에 접촉되어 배치될 수 있다.
실시 예에 따른 반도체 소자는, 도 14에 도시된 바와 같이, n형 접촉층(219)을 포함할 수 있다. 상기 n형 접촉층(219)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 n형 접촉층(219)은 상기 n형 반도체층(13) 아래에 배치될 수 있다. 상기 n형 접촉층(219)은 상기 n형 반도체층(13) 하부 면에 접촉되어 배치될 수 있다. 상기 n형 접촉층(219)은 상기 n형 반도체층(13)의 측면에 제공될 수 있다. 예로서, 상기 n형 접촉층(219)의 제1 영역은 상기 n형 반도체층(13)의 하부 면에 접촉되고, 상기 n형 접촉층(219)의 제2 영역은 상기 n형 반도체층(13)의 측면에 접촉되어 제공될 수 있다.
실시 예에 의하면, 상기 n형 반도체층(13)의 하부 면의 폭이 상기 n형 반도체층(13)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 활성층(12)의 하부 면의 폭이 상기 활성층(12)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 p형 반도체층(11)의 하부 면의 폭이 상기 p형 반도체층(11)의 상부 면의 폭에 비해 더 크게 제공될 수 있다.
상기 n형 반도체층(13)의 하부 면의 폭이 상기 p형 반도체층(11)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 n형 반도체층(13)의 상부 면의 폭이 상기 p형 반도체층(11)의 하부 면의 폭에 비해 더 크게 제공될 수 있다.
실시 예에 따른 상기 발광구조물(10)은, 도 14에 도시된 바와 같이, 상기 발광구조물(10)의 하부 면으로부터 상기 발광구조물(10)의 상부 면 방향으로 가면서 경사진 구조로 제공될 수 있다. 예로서, 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 경사 각도에 대해서는 추후 제조 공정을 설명하면서 부연 설명하도록 한다. 상기 발광구조물(10)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)는 구체적인 예로서 40도 내지 60도로 제공될 수도 있다.
상기 n형 반도체층(13)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 발광구조물(10)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다. 상기 n형 반도체층(13)의 하부 면과 상기 n형 반도체층(13)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 n형 반도체층(13)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
다른 표현으로서, 상기 n형 반도체층(13)의 하부 면과 상기 보호층(215)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 n형 반도체층(13)의 하부 면과 상기 보호층(215)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
한편, 상기 p형 반도체층(11)의 하부 면과 상기 보호층(215)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 p형 반도체층(11)의 하부 면과 상기 보호층(215)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다. 상기 p형 반도체층(11)의 하부 면과 상기 p형 반도체층(11)의 측면이 이루는 각도(a)가 30도 내지 80도로 제공될 수 있다. 더 구체적으로, 상기 p형 반도체층(11)의 하부 면과 상기 p형 반도체층(11)의 측면이 이루는 각도(a)가 40도 내지 60도로 제공될 수 있다.
실시 예에 의하면, 상기 n형 접촉층(219)의 상부 면의 폭이 상기 n형 반도체층(13)의 하부 면의 폭에 비해 70% 이상으로 제공될 수 있다. 이는 상기 활성층(12)에서 발광되는 빛이 상기 n형 접촉층(219)에서 반사되어 상부 방향으로 진행되는 빛의 광량을 향상시키기 위한 것이다. 예로서, 도 14에 도시된 바와 같이, 상기 n형 접촉층(219)의 상부 면의 폭이 상기 n형 반도체층(13)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 또한, 상기 n형 접촉층(219)의 상부 면의 폭은 상기 n형 반도체층(13)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 n형 접촉층(219)의 상부 면의 폭이 상기 n형 반도체층(13)의 하부 면의 폭과 상기 보호층(215)의 하부 면의 폭을 합한 크기와 같게 제공될 수 있다. 상기 보호층(215)의 하부 면이 상기 n형 접촉층(219)의 상부 면 위에 배치될 수 있다. 상기 보호층(215)의 하부 면이 상기 n형 접촉층(219)의 상부 면 위에 접촉되어 제공될 수 있다. 이와 같이, 상기 n형 접촉층(219)의 폭 또는 면적을 크게 제공함으로써, 상기 활성층(12)에서 생성되는 빛을 상기 n형 접촉층(219)의 상부 방향으로 효율적으로 반사시킬 수 있게 된다.
실시 예에 의하면, 상기 n형 접촉층(219)의 폭이 상기 p형 접촉층(17)의 폭에 비해 더 크게 제공될 수 있다. 상기 p형 접촉층(17)의 폭은 상기 p형 반도체층(11)의 상부 면의 폭에 비해 더 작게 제공될 수 있다. 상기 p형 접촉층(17)의 폭은 상기 활성층(12)의 폭에 비해 더 작게 제공될 수 있다. 예로서, 실시 예에 의하면, 도 2에 도시된 바와 같이, 상기 p형 접촉층(17)의 면적은 상기 활성층(12) 면적의 70% 보다 작게 제공될 수 있다. 일반적인 발광소자의 경우, p형 접촉층의 면적이 활성층 면적의 80% 이상이 되도록 설계 되지만, 본 실시 예에서는 상기 p형 접촉층(17) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(17)의 면적을 상대적으로 작게 구현하였다. 예로서, 상기 p형 접촉층(17)의 면적은 상기 활성층(12)의 면적에 비해 50% 내지 70%로 제공될 수 있다. 상기 p형 접촉층(17)을 통하여 상기 p형 반도체층(11)에 전원이 안정적으로 제공될 수 있도록 상기 p형 접촉층(17)의 면적이 상기 활성층(12)의 면적에 비해 50% 이상이 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(17) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(17)의 면적이 상기 활성층(12)의 면적에 비해 70% 이하가 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(17)은 제1 영역과 제2 영역을 포함할 수 있다. 상기 p형 접촉층(17)의 제2 영역은 제1 영역으로부터 연장되어 배치될 수 있으며, 상기 제1 영역과 상기 제2 영역은 서로 다른 폭, 길이, 면적, 또는 형상을 가질 수 있다.
상기 보호층(215)은 이웃하는 발광구조물 간의 아칭(arching) 방지를 위하여 제공될 수 있다. 상기 보호층(215)은 절연물을 포함할 수 있다. 상기 보호층(215)은 산화물, 질화물, 또는 유기물을 포함할 수 있다. 상기 보호층(215)은 예로서 SiO2, SiNx, Al2O3 등의 물질 중에서 적어도 하나가 선택될 수 있다.
실시 예에 의하면, 상기 p형 접촉층(17)은 상기 p형 반도체층(11)과 오믹 접촉되는 물질로 구현될 수 있다. 상기 p형 접촉층(17)은 예로서 투명 전도성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 예컨대, 상기 p형 접촉층(17)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
실시 예에 의하면, 상기 n형 접촉층(219)은 상기 n형 반도체층(13)과 오믹 접촉하는 물질을 포함할 수 있다. 또한, 상기 n형 접촉층(219)은 반사 물질을 포함할 수 있다. 상기 n형 접촉층(219)은 상기 n형 반도체층(13)에 접촉된 오믹 접촉층과, 상기 오믹 접촉층 아래에 배치된 반사층을 포함할 수 있다. 상기 n형 접촉층(219)은 상기 n형 반도체층(13)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 n형 접촉층(219)은 Cr, Ni, Ti, Ge, Zn, Mg, Ca, Al, Ag, Rh, W, Pt, Au, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함하는 단일층 또는 다중층을 포함할 수 있다.
실시 예에 따른 반도체 소자는 상기 n형 접촉층(219) 아래에 배치된 본딩층(221)을 더 포함할 수 있다. 상기 본딩층(221)에는 외부로부터 상기 n형 접촉층(219)에 전원을 인가하는 도선, 패드, 또는 도전성 필름 등이 연결될 수 있다. 예로서, 상기 본딩층(221)의 하부 면의 폭은 상기 n형 접촉층(219)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 본딩층(221)의 제1 영역이 상기 n형 접촉층(219)의 하부 면에 접촉되고, 상기 본딩층(221)의 제2 영역이 상기 n형 접촉층(219)의 측면에 접촉되어 제공될 수 있다. 예로서, 상기 본딩층(221)의 제2 영역의 상부 면이 상기 n형 반도체층(13)의 하부 면에 비해 더 높게 배치될 수 있다. 한편, 실시 예에 의하면, 상기 본딩층(221)은 생략될 수 있으며, 외부로부터 전원을 인가하는 도선, 패드, 또는 도전성 필름 등이 상기 n형 접촉층(219)에 직접 연결될 수도 있다. 상기 본딩층(221)은 예로서 In, InAg, AuIn 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 발광구조물의 하부 방향에서 상부 방향으로 가면서 폭이 좁아지는 경사진 구조로 제공될 수 있으며, 발광구조물 하부에 배치된 n형 접촉층의 폭 또는 면적을 크게 하여 반사도를 높이고, 발광구조물 상부에 배치된 p형 접촉층의 폭 또는 면적을 작게 하여 투과도를 높임으로서, 활성층에서 생성된 빛이 발광구조물의 상부 방향으로 효율적으로 추출될 수 있게 된다.
이상에서 설명된 반도체 소자는 활성층의 선택에 따라 다양한 파장 대역의 빛을 방출하게 구현될 수 있다. 상기 반도체 소자는 예로서 200 마이크로 미터 이하의 폭 및 길이를 갖는 마이크로 반도체 소자로 구현될 수 있다. 예로서, 이상에서 설명된 마이크로 미터 크기의 청색 반도체 소자, 녹색 반도체 소자, 적색 반도체 소자를 이용하여 하나의 칼라 픽셀을 구성하는 표시패널 또는 표시장치가 구현될 수 있다. 실시 예에 따른 반도체 소자는 광원을 필요로 하는 다양한 분야에 적용될 수 있다. 실시 예에 따른 반도체 소자는 예로서 전광판, 대형 표시장치, 사이니지 등에 적용되어 고해상도를 구현하는 광원으로 적용될 수 있다.
그러면, 도 15 내지 도 26을 참조하여 실시 예에 따른 반도체 소자가 적용된 표시패널 제조방법을 설명하기로 한다. 도 15 내지 도 26은 본 발명의 실시 예에 따른 표시패널 제조방법을 나타낸 도면이다.
실시 예에 따른 표시패널 제조방법에 의하면, 도 15에 도시된 바와 같이, 먼저 성장기판(50) 위에 n형 반도체층(51). 활성층(52), p형 반도체층(53)을 포함하는 반도체층이 형성될 수 있다.
예로서, 상기 성장기판(50) 위에 상기 n형 반도체층(51)이 성장될 수 있다. 실시 예에 의하면, 상기 성장기판(50) 위에 버퍼층이 형성되고, 상기 버퍼층 위에 상기 n형 반도체층(51)이 성장될 수도 있다. 이어서, 상기 n형 반도체층(51) 위에 상기 활성층(52)이 성장되고, 상기 활성층(52) 위에 상기 p형 반도체층(53)이 성장될 수 있다. 상기 반도체층은 추후 아이솔레이션 공정을 통하여 분리된 복수의 발광구조물이 될 수 있다. 상기 반도체층은 화합물 반도체로 구현될 수 있다. 상기 반도체층은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 예로서, 상기 반도체층은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.
상기 성장기판(50)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다.
상기 발광구조물은 상기 활성층(52)을 구성하는 물질에 따라 생성되는 빛의 파장 대역이 변화될 수 있다. 상기 활성층(52)을 구성하는 물질에 따라 상기 p형 반도체층(53)과 상기 n형 반도체층(51)을 구성하는 물질의 선택이 변화될 수 있다.
상기 활성층(52)은 화합물 반도체로 구현될 수 있다. 상기 활성층(52)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(52)에서 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 활성층(52)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 또한, 상기 활성층(52)에서 적색 파장 대역의 빛이 생성되는 경우, 상기 활성층(52)은 예로서 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(52)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 활성층(52)이 다중 우물 구조로 구현된 경우, 상기 활성층(52)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 상기 활성층(52)은 예로서 0.3 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 상기 활성층(52)은 좀 더 구체적으로 0.1 내지 0.3 마이크로 미터의 두께로 제공될 수 있다.
상기 p형 반도체층(53)은 화합물 반도체로 구현될 수 있다. 상기 p형 반도체층(53)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. 예컨대, 상기 활성층(52)에서 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 p형 반도체층(53)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 또한, 상기 활성층(52)에서 적색 파장 대역의 빛이 생성되는 경우, 상기 p형 반도체층(53)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 p형 반도체층(53)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 상기 p형 반도체층(53)은 예로서 1 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 상기 p형 반도체층(53)은 좀 더 구체적으로 0.1 내지 1 마이크로 미터의 두께로 제공될 수 있다.
상기 n형 반도체층(51)은 화합물 반도체로 구현될 수 있다. 상기 n형 반도체층(51)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. 예컨대, 상기 활성층(52)에서 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 n형 반도체층(51)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 또한, 상기 활성층(52)에서 적색 파장 대역의 빛이 생성되는 경우, 상기 n형 반도체층(51)은 (AlxGa1 -x)yIn1 -yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수도 있다. 상기 n형 반도체층(51)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 n형 반도체층(51)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 상기 n형 반도체층(51)은 예로서 3 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 상기 n형 반도체층(51)은 좀 더 구체적으로 0.1 내지 3 마이크로 미터의 두께로 제공될 수 있다. 상기 n형 반도체층(51)의 두께가 상기 p형 반도체층(53)의 두께에 비하여 더 두껍게 제공될 수 있다.
다음으로, 도 16에 도시된 바와 같이, 상기 반도체층을 복수 발광구조물로 분리하는 아이솔레이션 공정이 수행되고 상기 복수 발광구조물 사이에 상기 n형 반도체층(51)이 노출될 수 있다. 상기 아이솔레이션 공정에 의하여 상기 p형 반도체층(53)과 상기 활성층(52)이 식각되고 상기 n형 반도체층(51)의 일부 영역이 노출될 수 있다. 복수의 발광구조물을 이루는 상기 n형 반도체층(51)의 하부 영역은 서로 연결될 수 있다. 예로서, 상기 아이솔레이션 공정을 통하여 상기 복수 발광구조물들 간에 3 마이크로 미터 이상의 간격이 제공되도록 형성될 수 있다.
상기 아이솔레이션 공정을 통하여, 도 11을 참조하여 설명된 바와 같이, 상기 발광구조물의 하부 면으로부터 상기 발광구조물의 상부 면 방향으로 가면서 폭이 좁아지는 경사진 구조로 제공될 수 있다. 상기 발광구조물의 하부 면과 상기 발광구조물의 측면이 이루는 각도가 예각으로 제공될 수 있다. 예로서, 상기 발광구조물의 하부 면과 상기 발광구조물의 측면이 이루는 각도가 30도 내지 80도로 제공될 수 있다. 상기 발광구조물의 하부 면과 상기 발광구조물의 측면이 이루는 각도는 구체적인 예로서 40도 내지 60도로 제공될 수도 있다.
그리고, 도 17에 도시된 바와 같이, 상기 분리된 복수 발광구조물의 측면 및 상부 면에 보호층(54)이 형성될 수 있다. 상기 보호층(54)에 의하여 상기 p형 반도체층(53)의 상부 면이 노출될 수 있다. 상기 보호층(54)은 이웃하는 발광구조물 간의 아칭(arching) 방지를 위하여 제공될 수 있다. 상기 보호층(54)은 절연물을 포함할 수 있다. 상기 보호층(54)은 산화물, 질화물, 또는 유기물을 포함할 수 있다. 상기 보호층(54)은 예로서 SiO2, SiNx, Al2O3 등의 물질 중에서 적어도 하나가 선택될 수 있다. 예로서, 실시 예에 의하면 상기 보호층(54)은 1 마이크로 미터 이하의 두께로 제공될 수 있다. 좀 더 구체적으로, 상기 보호층(54)은 예로서 0.1 내지 1 마이크로 미터의 두께로 제공될 수 있다.
이어서, 도 18에 도시된 바와 같이, 상기 복수 발광구조물의 상기 p형 반도체층(53)에 접촉된 p형 접촉층(55)이 형성될 수 있다. 상기 p형 접촉층(55)은 상기 p형 반도체층(53) 위에 배치될 수 있다. 상기 p형 접촉층(55)은 상기 보호층(54)을 통하여 노출된 상기 p형 반도체층(53)의 상부 면에 접촉되어 배치될 수 있다.
상기 p형 접촉층(55)의 폭은 상기 p형 반도체층(53)의 상부 면의 폭에 비해 더 작게 제공될 수 있다. 상기 p형 접촉층(55)의 폭은 상기 활성층(52)의 폭에 비해 더 작게 제공될 수 있다. 예로서, 실시 예에 의하면, 도 2를 참조하여 설명된 바와 같이, 상기 p형 접촉층(55)의 면적은 상기 활성층(52) 면적의 70% 보다 작게 제공될 수 있다. 일반적인 발광소자의 경우, p형 접촉층의 면적이 활성층 면적의 80% 이상이 되도록 설계 되지만, 본 실시 예에서는 표시패널에 적용되는 경우에, 상기 p형 접촉층(55) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(55)의 면적을 상대적으로 작게 구현하였다. 예로서, 상기 p형 접촉층(55)의 면적은 상기 활성층(52)의 면적에 비해 50% 내지 70%로 제공될 수 있다. 상기 p형 접촉층(55)을 통하여 상기 p형 반도체층(53)에 전원이 안정적으로 제공될 수 있도록 상기 p형 접촉층(55)의 면적이 상기 활성층(52)의 면적에 비해 50% 이상이 될 수 있도록 제공될 수 있다. 또한, 상기 p형 접촉층(55) 방향으로 투과되는 광량을 향상시키기 위하여 상기 p형 접촉층(55)의 면적이 상기 활성층(52)의 면적에 비해 70% 이하가 될 수 있도록 제공될 수 있다.
실시 예에 의하면, 상기 p형 접촉층(55)은 상기 p형 반도체층(53)과 오믹 접촉되는 물질로 구현될 수 있다. 상기 p형 접촉층(55)은 예로서 투명 전도성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 예컨대, 상기 p형 접촉층(55)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 상기 p형 접촉층(55)은 예로서 0.5 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 좀 더 구체적으로 상기 p형 접촉층(55)은 0.01 내지 0.5 마이크로 미터의 두께로 제공될 수 있다.
다음으로, 도 19에 도시된 바와 같이, 상기 복수 발광구조물의 측면 사이 및 상기 p형 접촉층(55) 위에 제1 접착층(56)이 형성될 수 있다. 또한, 상기 제1 접착층(56) 위에 제2 접착층(57)을 이용하여 제1 임시기판(58)이 부착되고 상기 성장기판(50)이 분리될 수 있다.
그리고, 도 20에 도시된 바와 같이, 상기 복수 발광구조물 사이에 제공된 상기 n형 반도체층(51)을 식각하고 상기 복수 발광구조물 사이에 배치된 상기 제1 접착층(56)이 노출될 수 있다. 즉, 반도체층 상부에 연결된 상기 n형 반도체층(51)이 식각되어 상기 복수의 발광구조물들이 서로 이격되어 배치될 수 있게 된다. 이에 따라, 상기 제1 접착층(56)의 상부 면이 상기 복수의 발광구조물 사이에 노출될 수 있게 된다.
다음으로, 도 21에 도시된 바와 같이, 상기 n형 반도체층(51)의 상부 면에 접촉된 n형 접촉층(59)이 형성될 수 있다. 실시 예에 의하면, 상기 n형 접촉층(59)의 하부 면의 폭이 상기 n형 반도체층(51)의 하부 면의 폭에 비해 70% 이상으로 제공될 수 있다. 이는 상기 활성층(52)에서 발광되는 빛이 상기 n형 접촉층(59)에서 반사되어 진행되는 빛의 광량을 향상시키기 위한 것이다. 예로서, 상기 n형 접촉층(59)의 하부 면의 폭이 상기 n형 반도체층(51)의 하부 면의 폭에 비해 더 크게 제공될 수 있다. 또한, 상기 n형 접촉층(59)의 하부 면의 폭은 상기 n형 반도체층(51)의 상부 면의 폭에 비해 더 크게 제공될 수 있다. 상기 n형 접촉층(59)의 하부 면의 폭이 상기 n형 반도체층(51)의 상부 면의 폭과 상기 보호층(54)의 상부 면의 폭을 합한 크기와 같게 제공될 수 있다. 이와 같이, 상기 n형 접촉층(59)의 폭 또는 면적을 크게 제공함으로써, 상기 활성층(52)에서 생성되는 빛을 상기 n형 접촉층(59)에서 효율적으로 반사시킬 수 있게 된다.
실시 예에 의하면, 상기 n형 접촉층(59)은 상기 n형 반도체층(51)과 오믹 접촉하는 물질을 포함할 수 있다. 또한, 상기 n형 접촉층(59)은 반사 물질을 포함할 수 있다. 상기 n형 접촉층(59)은 예로서 2 마이크로 미터 이하의 두께로 제공될 수 있다. 예컨대, 좀 더 구체적으로 상기 n형 접촉층(59)은 0.1 내지 2 마이크로 미터의 두께로 제공될 수 있다. 상기 n형 접촉층(59)은 상기 n형 반도체층(51)에 접촉된 오믹 접촉층과, 상기 오믹 접촉층 위에 배치된 반사층을 포함할 수 있다. 상기 n형 접촉층(59)은 상기 n형 반도체층(51)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 n형 접촉층(59)은 Cr, Ni, Ti, Ge, Zn, Mg, Ca, Al, Ag, Rh, W, Pt, Au, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함하는 단일층 또는 다중층을 포함할 수 있다.
참고로, 도 21에 도시된 n형 접촉층(59)의 형상 및 배치 구조는 도 13을 참조하여 설명된 반도체 소자에 대응되는 것으로서, 도 11 및 도 14를 참조하여 설명된 반도체 소자에 대응되도록 제조 공정이 변형되어 적용될 수도 있다. 또한, 도 21에는 도 11, 도 13, 도 14를 참조하여 설명된 본딩층(21, 121, 221)이 도시되지 않았는데, 상기 본딩층(21, 121, 221)이 상기 n형 접촉층(59) 위에 추가로 형성될 수도 있다.
이어서, 도 22에 도시된 바와 같이, 상기 복수 발광구조물 사이에 배치된 상기 제1 접착층(56)이 제거되고 상기 제2 접착층(57)이 노출될 수 있다. 실시 예에 의하면, 각각의 발광구조물을 이루는 상기 n형 반도체층(51), 상기 활성층(52), 상기 p형 반도체층(53), 상기 발광구조물의 측면 및 상부 면에 배치된 상기 보호층(54), 상기 발광구조물의 상부 면에 배치된 p형 접촉층(55), 상기 발광구조물의 아래에 배치된 상기 n형 접촉층(59)을 전체적으로 반도체 소자(620)라 칭할 수 있다. 복수의 반도체 소자(620)는 상기 제2 접착층(57) 위에 소정 간격으로 배치될 수 있다. 실시 예에 의하면 이와 같은 제조 공정을 통하여 칩 스케일 패키지 형태의 반도체 소자(620)가 제조될 수 있게 된다.
그리고, 도 1 내지 도 10을 참조하여 설명된 실시 예에 따른 반도체 소자 이송방법이 적용되어, 상기 제1 임시기판(58)에 부착된 복수의 반도체 소자(620)가 표시패널에 이송되어 부착될 수 있다.
실시 예에 의하면, 도 23에 도시된 바와 같이, 칩 스케일 패키지 형태의 복수의 반도체 소자(620)가 정렬되어 배치된 상기 제1 임시기판(58) 위에 제1 이송부(610)가 배치될 수 있다. 예로서, 도 1 내지 도 9를 참조하여 설명된 바와 같이, 상기 제1 이송부(610)는 접착층을 포함할 수 있다.
다음으로, 상기 제1 이송부(610)와 상기 제1 임시기판(58) 간의 접착 및 분리가 수행될 수 있다. 이에 따라, 상기 제1 임시기판(58)에 배열된 복수의 반도체 소자(620)가 상기 제1 임시기판(58)으로부터 분리되어 상기 제1 이송부(610)에 부착될 수 있게 된다. 이때, 상기 제1 이송부(610)의 접착층의 접착력이 상기 제1 임시기판(58)에 제공된 상기 제1 접착층(56)의 접착력에 비해 더 크게 제공되어야 한다.
그리고, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자 이송방법과 유사하게, 상기 제1 이송부(610)에 빛이 조사될 수 있다. 상기 제1 이송부(610)에 조사되는 빛은 상기 제1 이송부(610)의 상기 반도체 소자(620)가 부착된 면의 반대 면에 조사될 수 있다. 상기 제1 이송부(610)에 조사되는 빛은, 상기 제1 이송부(610)에 부착된 상기 복수의 반도체 소자(620) 중에서 적어도 하나의 반도체 소자가 부착된 영역에 조사될 수 있다. 실시 예에 의하면, 상기 제1 이송부(610)는 빛 흡수층을 포함할 수 있다. 상기 제1 이송부(610)의 빛 흡수층은 입사되는 빛을 흡수할 수 있다.
한편, 실시 예에 의하면, 상기 제1 이송부(610)의 접착층은 열박리 접착층(thermal release adhesive layer)으로 제공될 수 있다. 상기 열박리 접착층은 열박리층의 기능과 접착층의 기능을 포함할 수 있다. 상기 열박리 접착층은 예로서 열에 의하여 발포되는 발포영역을 포함할 수 있다. 상기 제1 이송부(610)의 열박리 접착층은 상기 제1 이송부(610)의 빛 흡수층에서 흡수된 빛에 의하여 발생된 열을 전달 받을 수 있다. 상기 제1 이송부(610)의 열박리 접착층에 포함된 발포영역은 상기 빛 흡수층으로부터 전달된 열에 의하여 발포될 수 있고, 그 표면이 거칠어 질 수 있게 된다. 예로서, 상기 발포영역은 소정 온도 이상으로 열을 받는 경우에 발포되는 발포 셀을 포함할 수 있다.
상기 제1 이송부(610)의 열박리 접착층에서 발포가 진행되면, 발포가 진행된 영역의 열박리 접착층 표면과 그 발포 영역에 부착된 반도체 소자(620) 간의 접착력이 약해지게 된다. 상기 제1 이송부(610)의 열박리 접착층은 열 전달에 의하여 소정 온도 이상으로 올라간 영역에서만 발포가 진행되고 온도가 소정 온도 아래인 영역에서는 발포가 진행되지 않을 수 있다. 이에 따라, 도 24에 도시된 바와 같이, 상기 제1 이송부(610)의 빛이 조사된 영역에 부착된 소정의 반도체 소자(620)가 상기 제1 이송부(610)로부터 분리되어 상기 제2 이송부(640)에 부착될 수 있게 된다.
실시 예에 의하면, 상기 제2 이송부(640)는 접착층을 포함할 수 있다. 상기 제1 이송부(610)로부터 분리된 복수의 반도체 소자(620)는 상기 제2 이송부(640)의 접착층에 의하여 상기 제2 이송부(640)에 부착될 수 있다. 도 24에 도시된 바와 같이, 상기 제1 이송부(610)의 빛이 조사된 영역에 부착된 소정의 반도체 소자(620)가 상기 제1 이송부(610)로부터 분리되어 상기 제2 이송부(640)에 설정된 간격으로 정렬되어 부착될 수 있게 된다.
다음으로, 도 25 및 도 26에 도시된 바와 같이, 상기 제2 이송부(620)에 배열된 상기 복수의 반도체 소자(620)가 패널(64)에 일괄적으로 부착되고 상기 제2 이송부(620)가 제거될 수 있다. 이에 따라, 상기 패널(64)에 상기 복수의 반도체 소자(620)가 정렬되어 배치될 수 있게 된다. 상기 복수의 반도체 소자(620)는 상기 패널(64)에 배치된 단자에 전기적으로 연결될 수 있다. 또한, 상기 복수의 반도체 소자(620)는 상기 패널(64) 사이에 이방 도전성 필름(ACF, 65)이 제공될 수도 있다.
상기 이방 도전성 필름(65)은 일 방향으로는 전기적으로 연결된 도전 특성을 제공하고 다른 방향으로는 절연 특성을 제공할 수 있다. 예로서, 상기 이방 도전성 필름(65)은 두께 방향으로 전기적으로 연결된 도전 특성을 제공하여, 상기 복수의 반도체 소자(620)가 상기 패널(64)에 제공된 단자와 전기적으로 연결되어 구동되게 할 수 있다. 또한, 상기 이방 도전성 필름(65)은 두께 방향에 수직한 방향으로 절연 특성을 제공하여 상기 복수의 반도체 소자(620) 간에 전기적으로 도통되는 것을 방지할 수 있다.
이와 같은 제조공정을 통하여 실시 예에 따른 표시패널이 구현될 수 있다. 상기 표시패널의 패널(64)을 통하여 각 반도체 소자(620)의 n형 접촉층(59)에 전원이 인가될 수 있다. 또한, 상기 p형 접촉층(55)에 별도 회로를 통해 전원이 인가될 수 있다. 이와 같이 상기 n형 접촉층(59) 및 상기 p형 접촉층(55)에 전원이 인가될 수 있도록 구현됨으로써 표시패널에 배치된 상기 반도체 소자(620)의 발광 정도가 제어될 수 있게 된다.
실시 예에 의하면, 복수의 반도체 소자(620)는 표시패널에서 구현하려는 해상도에 맞추어 정렬되어 배치될 수 있다. 실시 예에 의하면, 상기 복수의 반도체 소자(620)의 복수의 적색 반도체 소자(R1, R2, R3,,,), 복수의 녹색 반도체 소자(G1, G2, G3,,,), 복수의 청색 반도체 소자(B1, B2, B3,,,)를 포함할 수도 있다. 가령, 상기 B1, G1, R1의 반도체 소자가 하나의 픽셀을 이룰 수 있으며, 상기 B2, G2, R2의 반도체 소자가 다른 하나의 픽셀을 이룰 수 있다. 도 26은 표시패널의 일부 단면을 나타낸 것으로서, 표시패널의 평면 상에서 본다면, 표시패널은 소정 가로 길이 및 소정 세로 길이로 구성될 것이고, 평면 상에서 해상도에 맞는 픽셀이 가로/세로 방향으로 정렬되어 배치될 수 있다.
한편, 이상에서 설명된 표시패널 제조 공정은 설계에 따라 본 발명이 속한 기술분야에서 통상의 기술자에게 자명한 범위 내에서 다양하게 변형되어 실시될 수도 있다. 예를 들어, 상기 도 17 및 도 18을 참조하여 설명된 바와 같이, 반도체층에 대한 아이솔레이션 공정이 수행되고, 보호층이 형성된 후 p형 접촉층이 형성될 수도 있지만, p형 접촉층이 형성된 후에 보호층이 형성되도록 제조 공정이 변경될 수도 있다. 또한, 상기 도 19 내지 도 23을 참조하여 설명된 바와 같이, 제1 접착층(56)과 제2 접착층(57)이 분리된 공정으로 각각 형성되어 적용될 수도 있지만, 제1 접착층(56)과 제2 접착층(57)을 포괄하는 하나의 접착층이 단일 공정으로 형성될 수도 있다.
실시 예에 따른 반도체 소자에 의하면, 발광구조물의 하부 방향에서 상부 방향으로 가면서 폭이 좁아지는 경사진 구조로 제공될 수 있으며, 발광구조물 하부에 배치된 n형 접촉층의 폭 또는 면적을 크게 하여 반사도를 높이고, 발광구조물 상부에 배치된 p형 접촉층의 폭 또는 면적을 작게 하여 투과도를 높임으로서, 활성층에서 생성된 빛이 발광구조물의 상부 방향으로 효율적으로 추출될 수 있게 된다.
이상에서 설명된 반도체 소자는 활성층의 선택에 따라 다양한 파장 대역의 빛을 방출하게 구현될 수 있다. 상기 반도체 소자는 예로서 200 마이크로 미터 이하의 폭 및 길이를 갖는 마이크로 반도체 소자로 구현될 수 있다. 예로서, 이상에서 설명된 마이크로 미터 크기의 청색 반도체 소자, 녹색 반도체 소자, 적색 반도체 소자를 이용하여 하나의 칼라 픽셀을 구성하는 표시패널 또는 표시장치가 구현될 수 있다. 실시 예에 따른 반도체 소자는 광원을 필요로 하는 다양한 분야에 적용될 수 있다. 실시 예에 따른 반도체 소자는 예로서 전광판, 대형 표시장치, 사이니지 등에 적용되어 고해상도를 구현하는 광원으로 적용될 수 있다.
실시 예에 따른 표시패널 제조방법에 의하면, 칩 스케일 패키지 형태로 반도체 소자를 제조하고, 칩 스케일 페키지 형태의 반도체 소자를 트랜스퍼 공정을 이용하여 표시패널을 형성함으로써, 제조 수율을 높이고 원가를 절감할 수 있는 장점이 있다.
또한, 실시 예에 따른 표시패널 제조방법에 의하면, 레이저 다이 트랜스퍼(laser die transfer) 공정을 적용하여, 웨이퍼 레벨에서 형성된 크기가 작은 마이크로 반도체 소자를 디스플레이용 표시패널에 빠르고 정확하게 배열할 수 있는 장점이 있다.
도 27은 본 발명의 실시 예에 따른 표시장치를 나타낸 도면이다.
실시 예에 따른 표시장치는 도 27에 도시된 바와 같이, 이상에서 설명된 반도체 소자를 포함하는 표시패널(70)과 제어부(75)를 포함할 수 있다. 상기 제어부(75)는 상기 표시패널(70)에 제공된 반도체 소자의 발광을 제어할 수 있다. 상기 제어부(75)는 상기 표시패널(70)에 제공된 반도체 소자의 n형 접촉층 및 p형 접촉층에 인가되는 전원을 제어함으로써 상기 표시패널(70)에서 원하는 영상을 제공할 수 있게 된다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10 발광구조물 11 p형 반도체층
12 활성층 13 n형 반도체층
15 보호층 17 p형 접촉층
19, 119, 219 n형 접촉층 21, 121, 221 본딩층
50 성장기판 51 n형 반도체층
52 활성층 53 p형 반도체층
54 보호층 55 p형 접촉층
56 제1 접착층 57 제2 접착층
58 제1 임시기판 59 n형 접촉층
64 패널 65 이방성 도전 필름
70 표시패널 75 제어부
310, 610 제1 이송부 311 베이스 기판
312 제1 접착층 313 빛 흡수층
314 제2 접착층 315 열박리 접착층
320, 420, 620 반도체 소자 330 빛 공급부
340, 440, 640 제2 이송부 350 컨베이어부
360 기판 370, 470 본딩부
380 픽업부 520 반도체 소자 이송장치
521 베이스 기판 522 접착층
523 반도체 소자

Claims (20)

  1. 제1 이송부에 복수의 반도체 소자가 부착되는 단계;
    상기 제1 이송부에 부착된 상기 복수의 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계;
    상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제1 이송부로부터 분리되어 제2 이송부에 소정 간격으로 정렬되어 부착되는 단계;를 포함하며,
    상기 제2 이송부와 상기 반도체 소자의 간격은 상기 반도체 소자의 두께보다 작으며,
    상기 제2 이송부의 접착력은 상기 제1 이송부의 접착력보다 작고,
    상기 제1 이송부에 부착된 상기 복수의 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계는 상기 반도체 소자가 불량으로 판단될 경우, 상기 불량인 반도체 소자가 배치된 영역에는 빛을 조사하지 않는 단계를 포함하는 반도체 소자 이송방법.
  2. 제1항에 있어서,
    상기 반도체 소자가 부착된 영역에 상기 빛이 조사됨에 있어, 상기 빛은 레이저로부터 제공되고, 상기 제1 이송부를 투과하여 상기 반도체 소자에 입사되는 빛의 양보다 상기 제1 이송부에서 흡수되는 빛의 양이 더 큰 반도체 소자 이송방법.
  3. 제2항에 있어서,
    상기 제1 이송부는 빛 흡수층과 열박리 접착층을 포함하고,
    상기 빛 흡수층은 상기 레이저로부터 입사된 빛의 일부를 흡수하여 상기 반도체 소자로 투과되는 빛의 세기를 약화시키고,
    상기 열박리 접착층은 열에 의하여 발포되는 발포영역을 포함하고, 상기 발포영역은 상기 빛 흡수층에서 흡수된 빛에 의하여 발생된 열을 전달받고 발포되어 상기 빛이 조사된 영역에 부착된 반도체 소자를 상기 제1 이송부로부터 분리시키는 반도체 소자 이송방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 반도체 소자가 부착된 영역에 빛이 조사되는 단계와 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제2 이송부에 부착되는 단계는,
    상기 제2 이송부가 컨베이어부에 의하여 이동되면서 수행되고, 상기 제2 이송부에 복수의 반도체 소자가 정렬되어 배치되는 반도체 소자 이송방법.
  6. 제5항에 있어서,
    상기 제2 이송부에 부착되는 상기 복수의 반도체 소자는 일 열로 정렬되어 부착되는 반도체 소자 이송방법.
  7. 제5항에 있어서,
    상기 제2 이송부에 부착되는 복수의 반도체 소자는 복수 행 및 복수 열의 매트릭스 형태로 정렬되어 부착되는 반도체 소자 이송방법.
  8. 제1항에 있어서,
    상기 제2 이송부에 부착된 상기 반도체 소자가 기판으로 이송되어 부착되는 단계를 더 포함하는 반도체 소자 이송방법.
  9. 제8항에 있어서,
    상기 기판에 상기 반도체 소자가 부착되는 단계에서,
    상기 제2 이송부의 일부 영역에 배치된 복수의 반도체 소자가 동시에 상기 기판으로 이송되어 부착되는 반도체 소자 이송방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 성장기판 위에, n형 반도체층, 상기 n형 반도체층 위에 형성된 활성층, 상기 활성층 위에 형성된 p형 반도체층을 포함하는 반도체층이 형성되는 단계;
    상기 반도체층을 복수 발광구조물로 분리하는 아이솔레이션 공정이 수행되고 상기 복수 발광구조물 사이에 상기 n형 반도체층이 노출되는 단계;
    상기 분리된 복수 발광구조물의 측면 및 상부 면에 보호층이 형성되는 단계;
    상기 복수 발광구조물의 p형 반도체층에 접촉된 p형 접촉층이 형성되는 단계;
    상기 복수 발광구조물의 측면 사이 및 상기 p형 접촉층 위에 제1 접착층이 형성되는 단계;
    상기 제1 접착층 위에 제2 접착층을 이용하여 제1 임시기판이 부착되고 상기 성장기판이 분리되는 단계;
    상기 복수 발광구조물 사이에 제공된 상기 n형 반도체층이 식각되고 상기 복수 발광구조물 사이에 배치된 상기 제1 접착층이 노출되는 단계;
    상기 n형 반도체층의 상부 면에 접촉된 n형 접촉층이 형성되고 복수 반도체 소자가 형성되는 단계;
    상기 복수 반도체 소자 사이에 배치된 상기 제1 접착층이 제거되고 상기 제2 접착층이 노출되는 단계;
    상기 제1 임시기판으로부터 상기 복수 반도체 소자가 분리되어 제1 이송부에 부착되는 단계;
    상기 제1 이송부에 부착된 상기 복수 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계;
    상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제1 이송부로부터 분리되어 제2 이송부에 소정 간격으로 정렬되어 부착되는 단계; 및
    상기 제2 이송부에 배열된 복수 반도체 소자가 패널에 부착되는 단계;
    를 포함하며,
    상기 제1 이송부에 부착된 상기 복수 반도체 소자 중에서 적어도 하나의 반도체 소자가 부착된 영역에 빛이 조사되는 단계는, 상기 반도체 소자 중 불량인 반도체 소자에는 빛을 조사하지 않는 단계를 포함하며,
    상기 제1 이송부의 접착력은 상기 제2 이송부의 접착력보다 큰,
    표시패널 제조방법.
  15. 제14항에 있어서,
    상기 반도체 소자가 부착된 영역에 상기 빛이 조사됨에 있어, 상기 빛은 레이저로부터 제공되고, 상기 제1 이송부를 투과하여 상기 반도체 소자에 입사되는 빛의 양보다 상기 제1 이송부에서 흡수되는 빛의 양이 더 큰 표시패널 제조방법.
  16. 제15항에 있어서,
    상기 제1 이송부는 빛 흡수층과 열박리 접착층을 포함하고,
    상기 빛 흡수층은 상기 레이저로부터 입사된 빛의 일부를 흡수하여 상기 반도체 소자로 투괴되는 빛의 세기를 약화시키고,
    상기 열박리 접착층은 열에 의하여 발포되는 발포영역을 포함하고, 상기 발포영역은 상기 빛 흡수층에서 흡수된 빛에 의하여 발생된 열을 전달받고 발포되어 상기 빛이 조사된 영역에 부착된 반도체 소자를 상기 제1 이송부로부터 분리시키는 표시패널 제조방법.
  17. 제14항에 있어서,
    상기 반도체 소자가 부착된 영역에 빛이 조사되는 단계와 상기 빛이 조사된 영역에 부착된 반도체 소자가 상기 제2 이송부에 부착되는 단계는,
    상기 제2 이송부가 컨베이어 벨트에 의하여 이동되면서 수행되고, 상기 제2 이송부에 복수의 반도체 소자가 정렬되어 배치되는 표시패널 제조방법.
  18. 제17항에 있어서,
    상기 제2 이송부에 부착되는 상기 복수의 반도체 소자는 일 열로 정렬되어 부착되는 표시패널 제조방법.
  19. 제17항에 있어서,
    상기 제2 이송부에 부착되는 복수의 반도체 소자는 복수 행 및 복수 열의 매트릭스 형태로 정렬되어 부착되는 표시패널 제조방법.
  20. 제14항에 있어서,
    상기 패널에 상기 복수 반도체 소자가 부착되는 단계에서,
    상기 제2 이송부의 일부 영역에 배치된 복수의 반도체 소자가 동시에 상기 패널로 이송되어 부착되는 표시패널 제조방법.
KR1020160125503A 2016-09-29 2016-09-29 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법 KR102579645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160125503A KR102579645B1 (ko) 2016-09-29 2016-09-29 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160125503A KR102579645B1 (ko) 2016-09-29 2016-09-29 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법

Publications (2)

Publication Number Publication Date
KR20180035430A KR20180035430A (ko) 2018-04-06
KR102579645B1 true KR102579645B1 (ko) 2023-09-18

Family

ID=61973860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125503A KR102579645B1 (ko) 2016-09-29 2016-09-29 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법

Country Status (1)

Country Link
KR (1) KR102579645B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972480B1 (ko) * 2018-06-26 2019-04-25 주식회사 레다즈 마이크로 소자를 타겟 오브젝트에 동시에 전사하는 장치
WO2020022740A1 (ko) * 2018-07-23 2020-01-30 삼성전자주식회사 Led 전송 장치를 포함하는 전자 장치 및 그 제어 방법
KR20200011024A (ko) 2018-07-23 2020-01-31 삼성전자주식회사 Led 전송 장치를 포함하는 전자 장치 및 그 제어 방법
KR102548400B1 (ko) * 2019-01-04 2023-06-27 주식회사 나노엑스 Led 이송 방법
KR102371130B1 (ko) * 2019-03-14 2022-03-07 한국전자기술연구원 마이크로 디바이스 전사방법
CN111906053B (zh) * 2019-05-07 2024-05-17 矽电半导体设备(深圳)股份有限公司 一种芯粒分选方法及芯粒分选结构
KR102173094B1 (ko) * 2019-08-05 2020-11-03 (주)라이타이저 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102465730B1 (ko) * 2020-03-06 2022-11-14 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR102364729B1 (ko) * 2020-04-29 2022-02-22 한국광기술원 마이크로 발광소자 전사방법
KR20220037586A (ko) * 2020-09-18 2022-03-25 최지훈 반도체 소자의 전사 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066704A (ja) * 2006-08-11 2008-03-21 Sharp Corp 窒化物半導体発光素子およびその製造方法
KR101184405B1 (ko) * 2012-08-14 2012-09-20 (주)아이펜 확대배열을 이용한 미세회로의 전사방법 및 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
KR20140042317A (ko) * 2012-09-28 2014-04-07 하나 마이크론(주) 유연 집적회로 소자 패키지 제조용 전사 장치
KR102030031B1 (ko) * 2013-01-24 2019-11-08 도레이첨단소재 주식회사 레이저 열전사용 도너필름

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066704A (ja) * 2006-08-11 2008-03-21 Sharp Corp 窒化物半導体発光素子およびその製造方法
KR101184405B1 (ko) * 2012-08-14 2012-09-20 (주)아이펜 확대배열을 이용한 미세회로의 전사방법 및 장치

Also Published As

Publication number Publication date
KR20180035430A (ko) 2018-04-06

Similar Documents

Publication Publication Date Title
KR102579645B1 (ko) 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법
KR102666197B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
US10361337B2 (en) Micro light-emitting diode (LED) display and fluidic self-assembly of same
US10923622B2 (en) Micro light-emitting diode (LED) elements and display
EP3096363B1 (en) Micro-light-emitting diode
US11398581B2 (en) Semiconductor device
US9219197B1 (en) Micro-light-emitting diode
US20190058081A1 (en) Micro light-emitting diode (led) display and assembly apparatus
US11063174B2 (en) Light emitting diode and manufacturing method of light emitting diode
CN104112801A (zh) 发光器件
US8741671B2 (en) Method for manufacturing light emitting device having an active layer formed over a Ga-face
JP2016213441A (ja) マイクロ発光ダイオード
US10020422B1 (en) Mesa shaped micro light emitting diode with bottom N-contact
KR102483533B1 (ko) 반도체 소자 어레이 및 그 제조방법
US11450788B2 (en) Semiconductor device
KR102073572B1 (ko) 디스플레이 장치 및 그의 제조 방법
KR20220043742A (ko) 마이크로 led 및 이를 구비한 디스플레이 모듈
KR101171331B1 (ko) 발광 소자
KR102367758B1 (ko) 반도체 소자
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
EP3462489B1 (en) Mesa shaped micro light emitting diode with bottom n-contact
KR102462718B1 (ko) 반도체 소자
KR102415244B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant