[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160070179A - 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품 - Google Patents

캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품 Download PDF

Info

Publication number
KR20160070179A
KR20160070179A KR1020167012335A KR20167012335A KR20160070179A KR 20160070179 A KR20160070179 A KR 20160070179A KR 1020167012335 A KR1020167012335 A KR 1020167012335A KR 20167012335 A KR20167012335 A KR 20167012335A KR 20160070179 A KR20160070179 A KR 20160070179A
Authority
KR
South Korea
Prior art keywords
carrier
sheet
article
thin sheet
bonding
Prior art date
Application number
KR1020167012335A
Other languages
English (en)
Other versions
KR102355656B1 (ko
Inventor
다윈 진 에닉스
존 타일러 키치
아릭 브루스 쇼리
윈저 파이프스 3세 토마스
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20160070179A publication Critical patent/KR20160070179A/ko
Application granted granted Critical
Publication of KR102355656B1 publication Critical patent/KR102355656B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83052—Detaching layer connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/2011—Temperature range 400 C=<T<450 C, 673.15K =<T< 723.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20642—Length ranges larger or equal to 200 microns less than 300 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

물품(2)을 형성하도록 표면 개질 층(30)을 통해 캐리어(10) 상에 배치된 얇은 시트(20)이며, 여기서 물품은 FEOL 반도체 가공에서와 같이 고온 가공에 적용될 수 있고, 기체방출하지 않고, 가공 동안 캐리어로부터 분리되지 않으면서 캐리어 상에 유지되나 얇은 시트 및 캐리어 중 더 얇은 것을 온전하게 남아있게 하는 실온 박리력에 의해서는 캐리어로부터 분리되는 얇은 시트를 갖는다. 비아(60)의 어레이(50)를 갖는 인터포저(56)는 얇은 시트 상에 형성될 수 있고, 장치(66)는 인터포저 상에 형성될 수 있다. 대안적으로, 얇은 시트는 FEOL 가공 동안 그 위에 반도체 회로가 형성된 기판일 수 있다.

Description

캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품 {CARRIER-BONDING METHODS AND ARTICLES FOR SEMICONDUCTOR AND INTERPOSER PROCESSING}
본 출원은 2013년 10월 14일에 출원된 미국 가출원 일련 번호 61/890524의 우선권을 주장하며, 그의 내용은 신뢰되고 그 전문이 본원에 참조로 포함된다.
본 발명은 일반적으로 보다 얇은 기판에 결합되고 그로부터 제거되어 보다 얇은 기판의 가공을 가능하게 하는 캐리어에 관한 것이다. 보다 특히, 본 발명은 반도체 및/또는 인터포저 가공을 위해 웨이퍼를 캐리어에 결합시키고, 이어서 이러한 가공 후 웨이퍼를 캐리어로부터 탈결합시키기 위한 방법 및 장치에 관한 것이다.
반도체 장치는 반도체 웨이퍼 상에 또는 그 내에 능동 장치를 형성함으로써 제조된다. 반도체 웨이퍼는, 예를 들어, 유리, 실리콘, 폴리실리콘, 단결정 실리콘, 실리콘 옥시드, 알루미늄 옥시드, 이들의 조합 및/또는 기타 등등을 포함할 수 있다. 수백 또는 수천의 집적 회로 (IC) 또는 다이는 전형적으로 단일 웨이퍼 상에서 제조된다. 전형적으로, 복수의 절연, 전도성 및 반도체 물질 층은 IC를 형성하기 위해 웨이퍼 상에 순차적으로 배치되고 패턴화된다. 최상부에 형성된 물질 층 중 하나는 전형적으로 웨이퍼 내의 기저 활성 영역 및 구성요소에 전기 접속하게 하는 결합 패드용 층을 포함한다.
IC가 형성된 후, 웨이퍼는 후면 가공에 적용할 수 있다. 후면 가공은 포장용 웨이퍼를 제조하기 위한 웨이퍼의 박화를 포함할 수 있다. 예를 들어, 일부 기술에서, 후면 가공은 후면 접속을 제공하기 위해 웨이퍼를 통해 형성된 관통-기판 비아에 전기 접속을 형성하는 것을 포함할 수 있다. 이러한 예에서는, 웨이퍼의 후면 상에 전도성 비아를 노출시키기 위해 웨이퍼의 후면은 분쇄와 같은 공정을 통해 박화된다. 이러한 웨이퍼 박화 공정은 웨이퍼의 에지를 손상시킬 수 있고 웨이퍼를 보다 더 취성이게 할 수 있고 웨이퍼의 후속 수송 및 가공 동안 손상되기 쉽다.
이들 유형의 손상을 완화하는 것을 돕기 위해, 캐리어는 보통 웨이퍼에 부착된다. 이러한 캐리어는 접착제를 사용하여 부착되고, 캐리어를 취급함으로써 웨이퍼의 취급을 가능하도록 한다. 추가적으로, 캐리어의 부가된 강도는 수송 및/또는 가공에 의해 유발된 응력이 웨이퍼를 손상시키지 않도록 웨이퍼를 지지한다.
전형적인 캐리어는 접착제를 사용하여 웨이퍼에 부착된 유리 기판일 수 있다. 그러나, 웨이퍼는 가공 동안 휠 수 있고, 전형적인 캐리어는 휨을 방지하기에 충분한 지지를 제공하지 않는다는 것이 밝혀졌다. 웨이퍼 휨의 결과로서, 공정은 실패할 수 있고/거나 경보 상태를 유발할 수 있다. 능동 트랜지스터, 저항기 및 RC 회로, 및 트랜지스터를 상호접속시키기 위한 국부 배선을 반도체 내에 패턴화하는 IC 제작의 제1 부분을 전공정 (front-end-of-line; FEOL) 가공이라 부른다. FEOL 가공은 또한 웰 형성; 게이트 모듈 형성; 소스 및 드레인 모듈 형성; DRIE (건식 반응성 이온 에치); PVD, Ti 또는 Cu 또는 기타; CVD TiN 또는 기타; PECVD SiO2, 또는 기타; 전해질 Cu (또는 기타) 도금; Cu (또는 기타) 어닐링; 계측 (X선 또는 기타); Cu (또는 기타) CMP (화학 기계적 연마); Cu (H2O2 + H2SO4) + Ti (DHF) 습식 에치; 스퍼터 접착 층 (Ti 또는 기타); 스퍼터 시드 층 (Cu 또는 기타); 리소그래피 (포토레지스트, 노출, 스트립, 에치 Cu)를 포함할 수 있다. FEOL 가공과 연관된 고온 (예를 들어, ≥ 500℃, 일부 경우에, 500℃ 내지 650℃, 및 일부 경우에 최대 700℃) 공정 중 일부로 인해, 많은 접착제 기반 해결책은 이들이 결합을 유지하는데 실패하거나, 이들이 오염물질을 기체방출하거나, 둘 다를 나타낼 것이기 때문에 사용할 수 없다. 심지어 많은 점착제는 훨씬 더 저온, 예를 들어 대략 300℃에서도 기체방출한다. 개별 칩을 가로질러 보다 긴 거리를 접속하고 오프 칩 위치로 향하는 조악한 배선이 웨이퍼 상의 배선과 상호접속되는 IC 제작 라인의 부분을 후공정 (back-end-of-line; BEOL) 배선이라 부른다. BEOL 가공은 또한 접속, 절연 층, 상호접속 배선, RF 차폐, 패시베이션, ESD 보호, 결합 패드 및 칩-패키지 해결책을 위한 다른 결합 부위의 형성 중 하나 이상을 포함할 수 있다. BEOL 가공 온도가 FEOL 가공 온도보다 대체로 낮더라도, 유전체 침착은 전형적으로 350-450℃에서 일어나고, 대부분의 접착제는 이들 보다 저온에서 기체방출한다. 더욱이, 대부분의 일시적 접착제는 웨이퍼 및 캐리어 물질과 부정합되는 높은 CTE를 갖고, 웨이퍼 상에 정교한 마이크로구조체를 온전하게 남기면서 제거하기 어렵다. 추가적으로, 접착제 및 웨이퍼 및/또는 캐리어 물질 사이의 CTE 부정합은 웨이퍼의 바람직하지 않은 휨을 유발할 수 있다. 또한, 접착제는 캐리어에 결합될 때 인터포저의 비아 안으로 들어갈 수 있고 바람직하지 않게는 비아의 적어도 부분의 금속화를 방지할 수 있다.
따라서, 가공 조건, 특히 FEOL 가공의 고온 요구에 견딜 수 있는 개선된 캐리어-기판 해결책에 대한 필요가 있다. 추가적으로, FEOL의 가혹함을 견딜 수 있고, 또한 그 후 용이한 탈결합을 제공하는 캐리어-기판 해결책은 보다 얇은 초기 기판이 최초부터 사용되는 것을 가능하게 할 것이며, 그로 인해 후공정 박화에 대한 필요가 완화될 것이다. 즉, 전형적인 기존 반도체 도구는 웨이퍼를 대략 500 마이크로미터 이상으로 가공하도록 설계되어 있다. 그러나, 캐리어가 웨이퍼를 지지하면, 합한 두께는 단지 도구 가공 두께 범위 내에만 있는 것이 필요하다. 따라서, 예를 들어, 100 마이크로미터의 웨이퍼를 지지하기 위해 400 마이크로미터의 두께를 갖는 캐리어를 사용할 수 있고, 그 조합물이 기존 반도체 도구에서 가공된다. 본 해결책을 사용하면, 고온 가공 후에도 용이한 분리를 가능하게 하는 제어된 결합으로 인해, 100 마이크로미터 웨이퍼를 기판으로서 사용할 수 있고, 그에 의해 웨이퍼 상에 장치 형성 후 박화의 폐기물 및 잠재적 수율 감소를 회피할 수 있다. FEOL 가공을 견디기 위한 능력은 캐리어-기판 해결책을 ≤ 200 마이크로미터, 예를 들어, 200, 190, 180, 170, 160, 150, 140, 130, 120, 110, 100, 90, 80, 70, 60, 50, 40, 30, 또는 20 마이크로미터의 두께를 갖는 웨이퍼로 개시하는 것을 가능하게 할 것이다. 이러한 두께 (예를 들어 ≤ 200 마이크로미터)의 웨이퍼는 캐리어에 부착되고, 가공되고, 이어서 캐리어로부터 제거될 수 있다. 이는 예를 들어 폴리실리콘 또는 단결정 실리콘 웨이퍼를 기판으로 사용할 때, 매우 값비싼 물질의 제거 및 폐기를 회피할 수 있고; 상기 물질을 형성된 두께대로 간단히 가공할 수 있기 때문에 주요 이점일 수 있다.
추가적으로, 3D IC 기술은 반도체 산업에 의해 더욱 더 값비싼 진보된 리소그래피 해결책을 요구하거나 보다 많은 회로를 수용하기 위한 보다 큰 칩 크기를 요구하지 않으면서 반도체의 성능을 개선시키기 위한 주요 기술 동향으로서 널리 수용되어 왔다. 3D IC를 위한 이러한 기술은 박화된 실리콘 IC 및 또한 평면 구성의 단일 인터포저 상에 IC들 사이의 전기 신호를 직접 재분배하기 위한 인터포저 (2.5D IC) 뿐만 아니라 박화된 IC를 적층하기 위한 인터포저 (3D IC)에 의존한다.
폴리실리콘, 단결정 실리콘 또는 유리로 제조될 수 있는 이들 인터포저는 경로 길이를 수밀리미터에서 수마이크로미터로 감소시킴으로써 통신 속도의 극적인 개선을 가능하게 한다. 이러한 새로운 기술을 위한 선두 적용은 필드 프로그램가능한 게이트 어레이 (FPGA), 예를 들어 자일링스(Xilinx) (미국 캘리포니아주 산호세)에 의해 제조된 최고급 특화 기능이다.
인터포저는 특징적으로 대략 50um 내지 100um 두께이고, 오늘날 200mm OD 내지 300mm OD 크기이며, 장기간 보다 큰 크기의 패널의 경향을 갖는다. 금속화 후 이를 통해 전기 신호가 가공되는 비아는 설계 및 적용에 따라 5um OD 내지 150um OD이며, 밀도는 전형적으로 제곱 밀리미터당 1 내지 20개 비아이다. 두꺼운 인터포저는 허용되지 않는 형태 인자 (높이) 및 성능 (열) 장애를 유발하기 때문에 인터포저는 정의에 의하면 얇다. 얇은 것은 일반적으로 대략 100 마이크로미터이나, 일반적으로 200 마이크로미터를 초과하지 않는 것으로 간주된다. 다른 편으로는, 반도체 국제 기술 로드맵 (ITRS)은 50um까지 얇은 두께를 허용한다. 또한, 이들 두께의 기판은 일반적으로 기존 도구에서 가공할 수 없다. 따라서, 본 개시내용은 캐리어의 유리한 용도, 및 고온 가공 동안에도 웨이퍼와 부착된 채로 있을 수 있고, 또한 이러한 가공 후 웨이퍼의 용이한 방출을 가능하게 하는 것을 고려한다.
인터포저 기술이 새롭지만, 유리가 대안으로 부상하면서, 우세한 인터포저 기판은 단결정 실리콘이다. 유리의 매력은 성능 및 비용이나, 유리에 대한 이들 이점을 실현하기 위한 해결책이 오늘날 아직 존재하지 않고 있다. 본 개시내용의 개념은 실리콘 및 유리를 포함한 다양한 얇은 기판을 웨이퍼로서, 뿐만 아니라 FEOL 및 BEOL을 포함한 다양한 조건 하에 가공하여, IC, RC 회로 및 인터포저를 포함한 다양한 장치를 제공하는 것을 가능하게 할 것이다.
본 개시내용의 결합 해결책은 높은 수율 및 적은 가공 시간으로 모든 기존 필요한 공정 단계를 거쳐 최종 두께 유리에서, 뿐만 아니라 박화된 실리콘에서 얇은 형태의 가공을 가능하게 한다. 얇은 웨이퍼를 금속화, 분배 층 배치를 통해 가공한 후, 이를 박화되고 가공된 인터포저 및/또는 IC를 온전하게 남기면서 탈결합시킬 수 있다. 더욱이, 캐리어를 이미-박화된 (대략 ≤ 200 마이크로미터) 실리콘 웨이퍼와 함께 사용하는 것은 임의의 장치가 그 위에서 가공되기 전에 웨이퍼를 선별하는 것을 가능하게 한다. 따라서, 비용이 저감되고/거나 수율이 개선될 수 있다.
상기 관점에서, (사용될 반도체 또는 디스플레이 제조 공정과 비상용성일 수 있는 기체방출 없이) 고온 가공을 포함한 FEOL 가공의 가혹함을 견딜 수 있지만, 얇은 시트의 전체 영역이 캐리어로부터 (모두 한 번에 또는 나누어서) 제거되는 것을 허용하는 얇은 시트 - 캐리어 물품에 대한 필요가 존재한다. 본 명세서는 캐리어와 얇은 시트 사이의 접착을 제어하여 FEOL 가공 (고온 가공 포함)을 견디기에 충분히 강하지만 고온 공정 후에도 캐리어로부터 시트의 탈결합을 허용하기에 충분히 약한 일시적 결합을 생성하는 방식을 기재한다. 보다 구체적으로, 본 개시내용은 얇은 시트와 캐리어 사이의 실온 반 데르 발스 및/또는 수소 결합 및 고온 공유 결합 둘 다를 제어하기 위해 얇은 시트, 캐리어 또는 둘 다에 제공될 수 있는 표면 개질 층 (다양한 물질 및 연관된 표면 열 처리 포함)을 제공한다. 보다 더 구체적으로, 실온 결합은 진공 가공, 습식 가공 및/또는 초음파 세정 가공 동안에 얇은 시트 및 캐리어를 함께 보유하기에 충분하도록 제어될 수 있다. 그리고 동시에, 고온 공유 결합은 고온 가공 동안에 얇은 시트와 캐리어 사이의 영구 결합을 방지하도록, 뿐만 아니라 고온 가공 동안에 층간박리를 방지하도록 충분한 결합을 유지하도록 제어될 수 있다. 대안적 실시양태에서, 표면 개질 층을 사용하여 다양한 제어된 결합 영역 (여기서 캐리어 및 시트는 진공 가공, 습식 가공 및/또는 초음파 세정 가공을 포함한 다양한 공정 동안 충분히 결합됨을 유지함)을 생성할 수 있다. 추가로, 일부 표면 개질 층은, 예를 들어 고온 및/또는 진공 가공을 포함한 FPD (예를 들어 LTPS) 가공 환경에서의 가혹한 조건 동안에 기체방출을 감소시키면서 동시에 캐리어와 시트 사이의 결합의 제어를 제공한다.
추가의 특징 및 이점은 하기 상세한 설명에서 기재될 것이고, 부분적으로 상세한 설명으로부터 통상의 기술자에게 명백할 것이거나 또는 기재된 설명 및 첨부된 도면에 예시된 바와 같이 다양한 측면을 실시함으로써 인지될 것이다. 상기 일반적 설명 및 하기 상세한 설명은 둘 다 단지 다양한 측면의 예시이고, 청구된 바와 같은 본 발명의 본질 및 특징을 이해하기 위한 개관 또는 프레임워크를 제공하도록 의도된 것임을 이해해야 한다.
첨부된 도면은 본 발명의 원리의 추가의 이해를 제공하기 위해 포함되고, 본 명세서 내에 포함되고 그 일부를 구성한다. 도면은 하나 이상의 실시양태(들)를 예시하고, 설명과 함께 본 발명의 원리 및 동작을 예로서 설명하도록 기능한다. 본 명세서 및 도면에 개시된 다양한 특징은 임의의 모든 조합으로 사용될 수 있는 것으로 이해해야 한다. 비제한적인 예로서 다양한 특징이 하기 측면에 기재된 바와 같이 서로 조합될 수 있다.
제1 측면에 따라,
캐리어 결합 표면을 갖는 캐리어;
내부에 적어도 하나의 비아를 갖고, 시트 결합 표면을 추가로 포함하는 시트;
표면 개질 층
을 포함하는 물품이며,
캐리어 결합 표면은 시트 결합 표면과 그 사이에 표면 개질 층을 갖도록 결합되고, 여기서 표면 개질 층은, 분당 9.2℃의 속도로 실온에서 500℃까지 순환되고, 500℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하는 특징을 갖는 것인 물품이 제공된다.
제2 측면에 따라,
캐리어 결합 표면을 갖는 캐리어;
내부에 적어도 하나의 비아를 갖고, 시트 결합 표면을 추가로 포함하는 시트;
표면 개질 층
을 포함하는 물품이며,
캐리어 결합 표면은 시트 결합 표면과 그 사이에 표면 개질 층을 갖도록 결합되고, 여기서 표면 개질 층은, 분당 9.2℃의 속도로 실온에서 400℃까지 순환되고, 400℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 시험 #2에 따른 표면 개질 층으로부터의 기체방출이 없고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하는 특징을 갖는 것인 물품이 제공된다.
제3 측면에 따라, 시트가 실리콘, 석영, 사파이어, 세라믹 또는 유리를 포함하는 것인, 측면 1 또는 측면 2의 물품이 제공된다.
제4 측면에 따라, 시트 두께가 ≤ 200 마이크로미터인, 측면 1의 물품이 제공된다.
제5 측면에 따라,
캐리어 결합 표면을 갖는 캐리어;
≤ 200 마이크로미터 두께를 포함하고, 시트 결합 표면을 추가로 포함하고, 실리콘, 석영 또는 사파이어를 포함하는 웨이퍼 시트;
표면 개질 층
을 포함하는 물품이며,
캐리어 결합 표면은 시트 결합 표면과 그 사이에 표면 개질 층을 갖도록 결합되고, 여기서 표면 개질 층은, 분당 9.2℃의 속도로 실온에서 500℃까지 순환되고, 500℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하는 특징을 갖는 것인 물품이 제공된다.
제6 측면에 따라,
캐리어 결합 표면을 갖는 캐리어;
≤ 200 마이크로미터 두께를 포함하고, 시트 결합 표면을 추가로 포함하고, 실리콘, 석영 또는 사파이어를 포함하는 웨이퍼 시트;
표면 개질 층
을 포함하는 물품이며,
캐리어 결합 표면은 시트 결합 표면과 그 사이에 표면 개질 층을 갖도록 결합되고, 여기서 표면 개질 층은, 분당 9.2℃의 속도로 실온에서 400℃까지 순환되고, 400℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 시험 #2에 따른 표면 개질 층으로부터의 기체방출이 없고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하는 특징을 갖는 것인 물품이 제공된다.
제7 측면에 따라, 시트가 내부에 적어도 하나의 비아를 추가로 포함하는 것인, 측면 5 또는 측면 6의 물품이 제공된다.
제8 측면에 따라, 적어도 하나의 비아가 ≤ 150 마이크로미터의 직경을 갖는 것인, 측면 1-4, 7 중 어느 하나의 물품이 제공된다.
제9 측면에 따라, 적어도 하나의 비아가 내부에 전기 전도성 물질을 포함하는 것인, 측면 1-4, 7, 8 중 어느 하나의 물품이 제공된다.
제10 측면에 따라, 시트가 시트 결합 표면 반대편의 장치 표면을 포함하고, 상기 장치 표면은 집적 회로; MEMS; CPU; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; 인터포저; 내장된 수동 장치; 및 실리콘, 실리콘-게르마늄, 갈륨 아르세나이드 및 갈륨 니트라이드 상에 또는 그로부터 제조된 마이크로장치로 이루어진 군으로부터 선택된 장치의 어레이를 포함하는 것인, 측면 1-9 중 어느 하나의 물품이 제공된다.
제11 측면에 따라, 시트가 시트 결합 표면 반대편의 장치 표면을 포함하고, 상기 장치 표면은 땜납 범프; 금속 포스트; 금속 필라; 상호접속 라우팅; 상호접속 라인; 절연 산화물 층; 및 실리콘, 폴리실리콘, 실리콘 디옥시드, 실리콘 (옥시)니트라이드, 금속, 저 k 유전체, 중합체 유전체, 금속 질소화물 및 금속 규화물로 이루어진 군으로부터 선택된 물질로부터 형성된 구조체로 이루어진 군으로부터 선택된 적어도 하나의 구조체를 포함하는 것인, 측면 1-9 중 어느 하나의 물품이 제공된다.
제12 측면에 따라, 가열이 질소 중에서 실행되는 것인, 측면 1-11 중 어느 하나의 물품이 제공된다,
제13 측면에 따라, 가열 동안 표면 개질 층으로부터의 기체방출이 없으며, 여기서 표면 개질 층으로부터의 기체방출은
(a) 커버의 표면 에너지의 변화가 기체방출 시험 #1에 따라 600℃의 시험-한계 온도에서 ≥ 15 mJ/m2이고;
(b) % 버블 영역의 변화가 기체방출 시험 #2에 따라 600℃의 시험-한계 온도에서 ≥ 5인 것
중 적어도 하나로 규정된 것인, 측면 1, 3-5, 7-12 중 어느 하나의 물품이 제공된다.
제14 측면에 따라, 표면 개질 층이
a) 플라즈마 중합된 플루오로중합체; 및
b) 방향족 실란
중 하나를 포함하는 것인, 측면 1-13 중 어느 하나의 물품이 제공된다.
제15 측면에 따라, 표면 개질 층의 두께가 0.1 내지 100 nm인, 측면 1-14 중 어느 하나의 물품이 제공된다.
제16 측면에 따라, 캐리어가 유리를 포함하는 것인, 측면 1-15 중 어느 하나의 물품이 제공된다.
제17 측면에 따라, 캐리어 및 시트 중 적어도 하나의 결합 표면이 ≥ 100 제곱 cm의 면적을 포함하는 것인, 측면 1-16 중 어느 하나의 물품이 제공된다.
제18 측면에 따라,
캐리어 결합 표면을 갖는 캐리어를 수득하고;
내부에 적어도 하나의 비아를 갖고, 시트 결합 표면을 추가로 포함하는 시트를 수득하며, 여기서 캐리어 결합 표면 및 시트 결합 표면 중 적어도 하나는 그 위에 표면 개질 층을 포함하고;
캐리어를 결합 표면을 갖는 시트 및 표면 개질 층에 결합시켜 물품을 형성하고;
물품을 전공정 (FEOL) 가공에 적용하며, 여기서 FEOL 가공 후 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고;
캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트를 캐리어로부터 제거하는 것
을 포함하는, 인터포저를 제조하는 방법이 제공된다.
제19 측면에 따라, 시트가 실리콘, 석영, 사파이어, 세라믹 또는 유리를 포함하는 것인, 측면 18의 방법이 제공된다.
제20 측면에 따라, 시트 두께가 ≤ 200 마이크로미터인, 측면 18의 방법이 제공된다.
제21 측면에 따라,
캐리어 결합 표면을 갖는 캐리어를 수득하고;
두께 ≤ 200 마이크로미터를 갖고, 실리콘, 석영 또는 사파이어를 포함하고, 시트 결합 표면을 추가로 포함하는 웨이퍼 시트를 수득하며, 여기서 캐리어 결합 표면 및 시트 결합 표면 중 적어도 하나는 그 위에 표면 개질 층을 포함하고;
캐리어를 결합 표면을 갖는 시트 및 표면 개질 층에 결합시켜 물품을 형성하고;
물품을 전공정 (FEOL) 가공에 적용하며, 여기서 FEOL 가공 후 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고,
캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트를 캐리어로부터 제거하는 것
을 포함하는, 실리콘 웨이퍼 시트를 가공하는 방법이 제공된다.
제22 측면에 따라, 시트가 내부에 적어도 하나의 비아를 추가로 포함하는 것인, 측면 21의 방법이 제공된다.
제23 측면에 따라, FEOL 가공이 500℃ 내지 700℃의 가공-챔버 온도를 포함하는 것인, 측면 18-22 중 어느 하나의 방법이 제공된다.
제24 측면에 따라, FEOL 가공이 DRIE (건식 반응성 이온 에치); PVD; CVD TiN; PECVD SiO2; 전해질 Cu 도금; Cu 어닐링; 계측; Cu CMP; Cu (H2O2 + H2SO4) + Ti (DHF) 습식 에치; 스퍼터 접착 층; 스퍼터 시드 층; 리소그래피 (포토레지스트, 노출, 스트립, 에치 Cu) 중 적어도 하나를 포함하는 것인, 측면 18-22 중 어느 하나의 방법이 제공된다.
제25 측면에 따라, 적어도 하나의 비아가 ≤ 150 마이크로미터의 직경을 갖는 것인, 측면 18-20, 22-24 중 어느 하나의 방법이 제공된다.
제26 측면에 따라, 적어도 하나의 비아가 내부에 전기 전도성 물질을 포함하는 것인, 측면 18-20, 22-25 중 어느 하나의 방법이 제공된다.
제27 측면에 따라, 시트가 시트 결합 표면 반대편의 장치 표면을 포함하고, 상기 장치 표면은 집적 회로; MEMS; CPU; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; 인터포저; 내장된 수동 장치; 및 실리콘, 실리콘-게르마늄, 갈륨 아르세나이드 및 갈륨 니트라이드 상에 또는 그로부터 제조된 마이크로장치로 이루어진 군으로부터 선택된 장치의 어레이를 포함하는 것인, 측면 18-26 중 어느 하나의 방법이 제공된다.
제28 측면에 따라, 시트가 시트 결합 표면 반대편의 장치 표면을 포함하고, 상기 장치 표면은 땜납 범프; 금속 포스트; 금속 필라; 상호접속 라우팅; 상호접속 라인; 절연 산화물 층; 및 실리콘, 폴리실리콘, 실리콘 디옥시드, 실리콘 (옥시)니트라이드, 금속, 저 k 유전체, 중합체 유전체, 금속 질소화물 및 금속 규화물로 이루어진 군으로부터 선택된 물질로부터 형성된 구조체로 이루어진 군으로부터 선택된 적어도 하나의 구조체를 포함하는 것인, 측면 18-26 중 어느 하나의 방법이 제공된다.
제29 측면에 따라, 가열이 질소 중에서 실행되는 것인, 측면 18-28 중 어느 하나의 방법이 제공된다.
제30 측면에 따라, 가열 동안 표면 개질 층으로부터의 기체방출이 없으며, 여기서 표면 개질 층으로부터의 기체방출은
(a) 커버의 표면 에너지의 변화가 기체방출 시험 #1에 따라 600℃의 시험-한계 온도에서 ≥ 15 mJ/m2이고;
(b) % 버블 영역의 변화가 기체방출 시험 #2에 따라 600℃의 시험-한계 온도에서 ≥ 5인 것
중 적어도 하나로 규정된 것인, 측면 18-29 중 어느 하나의 방법이 제공된다.
제31 측면에 따라, 표면 개질 층이
a) 플라즈마 중합된 플루오로중합체; 및
b) 방향족 실란
중 하나를 포함하는 것인, 측면 18-30 중 어느 하나의 방법이 제공된다.
제32 측면에 따라, 표면 개질 층의 두께가 0.1 내지 100 nm인, 측면 18-31 중 어느 하나의 방법이 제공된다.
제33 측면에 따라, 캐리어가 유리를 포함하는 것인, 측면 18-32 중 어느 하나의 방법이 제공된다.
제34 측면에 따라, 캐리어 및 시트 중 적어도 하나의 결합 표면이 ≥ 100 제곱 cm의 면적을 포함하는 것인, 측면 18-33 중 어느 하나의 방법이 제공된다.
도 1은 그 사이에 표면 개질 층을 갖는 얇은 시트에 결합된 캐리어를 갖는 물품의 개략 측면도이다.
도 2는 도 1의 물품의 분해도 및 부분 투시도이다.
도 3은 온도의 함수로서 실리카에 대한 표면 히드록실 농도의 그래프이다.
도 4는 어닐링 온도의 함수로서 유리의 SC1-세정된 시트의 표면 에너지의 그래프이다.
도 5는 필름이 제조되는 구성성분 물질 중 하나의 백분율의 함수로서 유리의 시트 상에 침착된 얇은 플루오로중합체 필름의 표면 에너지의 그래프이다.
도 6은 시험 설정의 개략도이다.
도 7은 상이한 조건 하에 다양한 물질에 대한 (도 6의 시험 설정의 상이한 부분의) 표면 에너지 대 시간의 그래프의 모음이다.
도 8은 다양한 물질에 대한 % 버블 영역에서의 변화 대 온도의 그래프이다.
도 9는 다양한 물질에 대한 % 버블 영역에서의 변화 대 온도의 또 다른 그래프이다.
도 10은 인터포저를 갖는, 얇은 시트 및 캐리어의 상면도이다.
도 11은 도 10의 선 11-11에 따라 취한 얇은 시트 및 캐리어의 단면도이다.
도 12는 도 11의 것과 유사하나, 얇은 시트 상에 배치된 추가의 장치를 갖는 단면도이다.
하기 상세한 설명에서, 제한이 아닌 설명의 목적을 위해, 구체적 세부사항을 개시하는 예시적 실시양태가 본 발명의 다양한 원리의 전반적인 이해를 제공하기 위해 기재된다. 그러나, 본 발명은 본원에 개시된 구체적 세부사항으로부터 벗어나는 다른 실시예에서 실시될 수 있다는 것이 본 개시내용의 이익을 갖는 통상의 기술자에게 명백할 것이다. 또한, 널리 공지된 장치, 방법 및 물질의 설명이 본 발명의 다양한 원리의 설명을 모호하게 하지 않도록 생략될 수 있다. 마지막으로, 적용가능한 경우에, 동일한 참조 번호는 동일한 요소를 지칭한다.
범위는 본원에서 "약" 하나의 특정한 값 및/또는 내지 "약" 또 다른 특정한 값으로 표현될 수 있다. 이러한 범위가 표현된 경우, 또 다른 실시양태는 하나의 특정한 값 및/또는 내지 다른 특정한 값을 포함한다. 유사하게, 값을 접두사 "약"을 사용하여 근사값으로 표현하는 경우, 특정 값이 또 다른 실시양태를 형성한다는 것을 이해할 것이다. 각 범위의 종점은 다른 종점과 관련하여, 및 다른 종점과 독립적으로 둘 다 유의한 것으로 추가적으로 이해되어야 할 것이다.
본원에서 사용된 방향 용어-예를 들어 위, 아래, 우측, 좌측, 앞, 뒤, 상부, 하부-는 단지 도시된 바와 같은 도면과 관련해서 이루어지고 절대적 방향을 나타내려는 의도가 아니다.
달리 명확히 언급되지 않는 한, 본원에 제시되는 임의의 방법은 어떤 방식으로도 그의 단계들이 특정 순서로 실행되는 것을 필요로 하는 것으로 해석되는 것을 의도하지 않는다. 따라서, 방법 청구항이 그의 단계들의 잇따른 순서를 실제로 언급하지 않는 경우에 또는 청구범위 또는 명세서에 단계를 특정 순서로 제한하는 것으로 달리 구체적으로 언급되지 않은 경우에, 어떤 방식으로도 순서가 추측되는 것을 의도하지 않는다. 이는 단계 또는 작동상 흐름의 배열과 관련한 논리의 문제; 문법적 구성 또는 구두점으로부터 유추되는 평범한 의미; 명세서에서 기재된 실시양태의 수 또는 유형을 포함한, 해석에 대해 임의의 가능한 비-명시적 기초에 대해 유지된다.
본원에서 사용된 단수 형태는 문맥이 명확하게 달리 지시하지 않는 한 복수 지시대상을 포함한다. 따라서, 예를 들어 "구성요소"에 대한 인용은 문맥이 명확하게 달리 지시하지 않는 한 2개 이상의 이러한 구성요소를 갖는 측면을 포함한다.
캐리어로부터 얇은 시트 또는 그의 부분을 제거하여 하나 초과의 얇은 시트 기판을 가공할 수 있는 것이 바람직하다. 본 개시내용은 얇은 시트가 고온 가공-여기서 고온 가공은 온도 ≥ 400℃에서의 가공이고, 제조되는 장치의 유형에 따라 매우 달라질 수 있고, 예를 들어 무정형 실리콘 또는 무정형 인듐 갈륨 아연 산화물 (IGZO) 백플레인 가공의 경우에서와 같이 최대 약 450℃, 결정질 IGZO 가공의 경우에서와 같이 최대 약 500-550℃, 또는 LTPS 공정에서 전형적인 것과 같이 최대 약 600-650℃의 온도임-을 통해 가공될 수 있게 하지만, 또한 얇은 시트가 얇은 시트 또는 캐리어에 대한 손상 (예를 들어, 캐리어 및 얇은 시트 중 하나가 2개 이상의 조각으로 부서지거나 또는 갈라짐) 없이 캐리어로부터 용이하게 제거될 수 있게 하여, 캐리어가 재사용될 수 있게 하는 물품 및 방법을 기재한다. 구체적인 공정을 언급하였지만, 이는 특정 온도 요건을 갖는 공정의 단지 예시이다. 물론, 얇은 시트 및 캐리어가 상기 공정 중 어느 하나에서 사용될 수 있는 경우에, 이는 유사한 온도 요건을 갖는 상이한 공정에서 사용될 수 있다.
도 1 및 2에 나타낸 바와 같이, 물품(2)은 두께(8)를 갖고, 두께(18)를 갖는 캐리어(10), 두께(28)를 갖는 얇은 시트(20) (즉, 예를 들어 10-50 마이크로미터, 50-100 마이크로미터, 100-150 마이크로미터, 150-300 마이크로미터, 300, 250, 200, 190, 180, 170, 160, 150, 140, 130, 120, 110, 100, 90, 80, 70, 60, 50, 40, 30, 20, 또는 10 마이크로미터의 두께를 포함하지만 이에 제한되는 것은 아닌, ≤ 300 마이크로미터의 두께를 갖는 시트), 및 두께(38)를 갖는 표면 개질 층(30)을 포함한다. 물품(2)은 얇은 시트(20) 자체가 ≤ 300 마이크로미터임에도 불구하고, 보다 두꺼운 시트 (즉, 대략 ≥ .4mm, 예를 들어 .4 mm, .5 mm, .6 mm, .7 mm, .8 mm, .9 mm, 또는 1.0 mm)를 위해 고안된 장비에서 얇은 시트(20)를 가공하는 것을 허용하기 위해 고안된다. 즉, 두께(18, 28, 및 38)의 총합인 두께(8)는, 하나의 장비-예를 들어, 기판 시트 상에 전자 장치 구성요소를 배치하도록 고안된 장비-가 가공하도록 고안되었던 보다 두꺼운 시트의 두께와 동등하도록 고안된다. 예를 들어, 가공 장비가 700 마이크로미터 시트를 위해 고안되었고, 얇은 시트가 300 마이크로미터의 두께(28)를 갖는 경우, 그러면 두께(18)는, 두께(38)가 무시해도 될 정도라고 가정하면, 400 마이크로미터로 선택될 것이다. 즉, 표면 개질 층(30)은 일정한 비율로 도시되어 있지 않고; 대신에, 단지 예시를 위해 크게 과장되어 있다. 또한, 표면 개질 층은 투시도로 나타낸다. 실제로, 표면 개질 층은 결합 표면(14) 위에 균일하게 배치될 것이다. 전형적으로, 두께(38)는 대략 나노미터, 예를 들어 0.1 내지 2.0, 또는 최대 10 nm일 것이고, 일부 예에서는 최대 100 nm일 수 있다. 두께(38)는 엘립소미터에 의해 측정될 수 있다. 또한, 표면 개질 층의 존재는 표면 화학 분석, 예를 들어 ToF Sims 질량 분석법에 의해 검출될 수 있다. 따라서, 물품 두께(8)에 대한 두께(38)의 기여는 무시해도 될 정도이고, 두께(28)를 갖는 주어진 얇은 시트(20)를 가공하는데 적합한 캐리어(10)의 두께(18)를 결정하기 위한 계산에서 무시할 수 있다. 그러나, 표면 개질 층(30)이 임의의 상당한 두께(38)를 갖는 정도까지는, 그러한 것이 캐리어(10)의 두께(18)를 얇은 시트(20)의 주어진 두께(28), 및 가공 장비가 고안되었던 주어진 두께에 대해 결정하는데 고려될 수 있다.
캐리어(10)는 제1 표면(12), 결합 표면(14), 주변부(16), 및 두께(18)를 갖는다. 추가로, 캐리어(10)는, 예를 들어 유리를 포함하는 임의의 적합한 물질을 가질 수 있다. 캐리어는 유리일 필요는 없지만, 대신에 (표면 에너지 및/또는 결합이 유리 캐리어와 관련해서 하기에 기재된 방식과 유사한 방식으로 제어될 수 있기 때문에) 세라믹, 유리-세라믹, 또는 금속일 수 있다. 유리로 제조된 경우, 캐리어(10)는 알루미노-실리케이트, 보로-실리케이트, 알루미노-보로-실리케이트, 소다-석회-실리케이트를 포함한 임의의 적합한 조성을 가질 수 있고, 그의 최종 용도에 따라 알칼리 함유 또는 알칼리-무함유일 수 있다. 두께(18)는 약 0.2 내지 3 mm, 또는 그 초과, 예를 들어 0.2, 0.3, 0.4, 0.5, 0.6, 0.65, 0.7, 1.0, 2.0, 또는 3 mm, 또는 그 초과일 수 있고, 상기 언급된 바와 같이, 두께(28), 및 두께(38)가 무시해도 될 정도가 아닌 경우에 그러한 것에 좌우될 것이다. 또한, 캐리어(10)는 도시된 바와 같이, 하나의 층으로, 또는 함께 결합된 복수의 층 (복수의 얇은 시트 포함)으로 이루어질 수 있다. 또한, 캐리어는 Gen 1 크기 이상, 예를 들어 Gen 2, Gen 3, Gen 4, Gen 5, Gen 8 이상 (예를 들어, 시트 크기 100 mm x 100 mm 내지 3 미터 x 3 미터 또는 그 초과)을 가질 수 있다.
얇은 시트(20)는 제1 표면(22), 결합 표면(24), 주변부(26), 및 두께(28)를 갖는다. 주변부(16 및 26)는 임의의 적합한 형상을 가질 수 있고, 서로 동일할 수도 있거나, 또는 서로 상이할 수도 있다. 또한, 얇은 시트(20)는, 예를 들어 실리콘, 폴리실리콘, 단결정 실리콘, 사파이어, 석영, 유리, 세라믹, 또는 유리-세라믹을 포함한 임의의 적합한 물질을 가질 수 있다. 유리로 제조된 경우, 얇은 시트(20)는 알루미노-실리케이트, 보로-실리케이트, 알루미노-보로-실리케이트, 소다-석회-실리케이트를 포함한, 임의의 적합한 조성을 가질 수 있고, 그의 최종 용도에 따라 알칼리 함유 또는 알칼리 무함유일 수 있다. 얇은 시트의 열 팽창 계수는 승온에서의 가공 동안에 물품의 휨을 방지하도록 캐리어의 열 팽창 계수에 비교적 근접하게 부합될 수 있었다. 얇은 시트(20)의 두께(28)는, 상기 언급된 바와 같이, 300 마이크로미터 이하이다. 또한, 얇은 시트는 Gen 1 크기 이상, 예를 들어 Gen 2, Gen 3, Gen 4, Gen 5, Gen 8 이상 (예를 들어, 시트 크기 100 mm x 100 mm 내지 3 미터 x 3 미터 또는 그 초과)을 가질 수 있다.
물품(2)은 기존 장비에서 정확한 두께가 가공되게 해야 할 필요가 있을 뿐만 아니라, 가공이 수행되는 가혹한 환경을 또한 견딜 수 있어야 할 것이다. 예를 들어, 가공은 습식 초음파, 진공, 및 고온 (예를 들어, ≥ 400℃) 가공을 포함할 수 있다. 일부 공정에서, 상기 언급된 바와 같이, 온도는 ≥ 500℃, 또는 ≥ 600℃, 및 최대 650℃일 수 있다.
물품(2)이 가공될 가혹한 환경을 견뎌내기 위해, 결합 표면(14)은 얇은 시트(20)가 캐리어(10)로부터 분리되지 않도록 충분한 강도로 결합 표면(24)에 결합되어야 한다. 그리고 상기 강도는 얇은 시트(20)가 가공 동안에 캐리어(10)로부터 분리되지 않도록 가공 전반에 걸쳐 유지되어야 한다. 또한, (캐리어(10)가 재사용될 수 있도록) 얇은 시트(20)가 캐리어(10)로부터 제거될 수 있게 하기 위해, 결합 표면(14)은 처음에 고안된 결합력에 의해 및/또는 예를 들어, 물품이 고온, 예를 들어 ≥ 400℃의 온도에서 가공을 겪을 때 발생할 수 있는 것과 같은 처음에 고안된 결합력의 변경으로 인해 초래된 결합력에 의해 결합 표면(24)에 너무 강하게 결합되어서는 안 된다. 표면 개질 층(30)은 이들 목적 둘 다를 달성하도록 결합 표면(14)과 결합 표면(24) 사이의 결합의 강도를 제어하는데 사용될 수 있다. 제어된 결합력은 얇은 시트(20) 및 캐리어(10)의 극성 및 비극성 표면 에너지 구성요소를 조절함으로써 제어되는 총 접착 에너지에 대한 반 데르 발스 (및/또는 수소 결합) 및 공유 인력 에너지의 기여를 제어함으로써 달성된다. 상기 제어된 결합은 가공 (습식, 초음파, 진공, 및 온도 ≥ 400℃, 및 일부 경우에 ≥ 500℃, 또는 ≥ 600℃, 및 최대 650℃의 가공 온도를 포함하는 열 공정 포함)을 견뎌내기에 충분히 강하고, 충분한 분리력의 인가에 의해 및 그러나 얇은 시트(20) 및/또는 캐리어(10)에 파국 손상을 유발하지 않을 힘에 의해 탈결합가능한 채 남아있다. 이러한 탈결합은 얇은 시트(20) 및 그 위에 제작된 장치의 제거를 가능하게 하고, 또한 캐리어(10)의 재사용을 허용한다.
표면 개질 층(30)이 얇은 시트(20)와 캐리어(10) 사이에 고체 층으로서 도시되어 있지만, 그러할 필요는 없다. 예를 들어, 층(30)은 대략 0.1 내지 2 nm 두께일 수 있고, 결합 표면(14)의 일체를 완전히 피복하지 않을 수 있다. 예를 들어, 피복률은 ≤ 100%, 1% 내지 100%, 10% 내지 100%, 20% 내지 90%, 또는 50% 내지 90%일 수 있다. 다른 실시양태에서, 층(30)은 최대 10 nm 두께일 수 있거나, 다른 실시양태에서는 최대 100 nm 두께일 수도 있다. 표면 개질 층(30)은 비록 캐리어(10) 및 얇은 시트(20) 중 어느 하나와 접촉할 수 없을지라도 캐리어(10)와 얇은 시트(20) 사이에 배치되는 것으로 여겨질 수 있다. 임의의 경우에, 표면 개질 층(30)의 중요한 측면은 결합 표면(24)과 결합하는 결합 표면(14)의 능력을 개질시켜, 캐리어(10)와 얇은 시트(20) 사이의 결합의 강도를 제어하는 것이다. 표면 개질 층(30)의 물질 및 두께, 뿐만 아니라 결합 전의 결합 표면(14, 24)의 처리는 캐리어(10)와 얇은 시트(20) 사이의 결합의 강도 (접착 에너지)를 제어하는데 사용될 수 있다.
일반적으로, 두 표면 사이의 접착 에너지는 하기에 의해 주어진다 ("A theory for the estimation of surface and interfacial energies. I. derivation and application to interfacial tension", L. A. Girifalco and R. J. Good, J. Phys. Chem., V 61, p904):
<수학식 1>
Figure pct00001
상기 식에서,
Figure pct00002
는 각각 표면 1, 표면 2의 표면 에너지, 및 표면 1 및 2의 계면 에너지이다. 각각의 표면 에너지는 보통 두 항; 분산 구성요소 γd, 및 극성 구성요소 γp의 조합이다.
<수학식 2>
Figure pct00003
접착력이 주로 런던 분산력 (γd) 및 극성 힘, 예를 들어 수소 결합 (γp)에 기인한 경우, 계면 에너지는 하기에 의해 주어질 수 있었다 (상기 언급된 바와 같이 문헌 [Girifalco and R. J. Good]):
<수학식 3>
Figure pct00004
수학식 3을 수학식 1에 대입한 후, 접착 에너지를 하기와 같이 대략적으로 계산할 수 있었다:
<수학식 4>
Figure pct00005
상기 수학식 4에서, 접착 에너지 중 오로지 반 데르 발스 (및/또는 수소 결합) 구성요소만 고려된다. 이들은 극성-극성 상호작용 (키섬(Keesom)), 극성-비극성 상호작용 (데바이(Debye)) 및 비극성-비극성 상호작용 (런던)을 포함한다. 그러나, 다른 인력 에너지, 예를 들어 공유 결합 및 정전기적 결합이 또한 존재할 수 있다. 따라서, 보다 일반화된 형태로, 상기 수학식은 하기와 같이 기재된다:
<수학식 5>
Figure pct00006
상기 식에서 wc 및 we는 공유 및 정전기적 접착 에너지이다. 웨이퍼의 초기 수소 결합된 쌍을 보다 고온로 가열하여 많은 또는 모든 실란올-실란올 수소 결합을 Si-O-Si 공유 결합으로 전환시키는 실리콘 웨이퍼 결합에서와 같이, 공유 접착 에너지가 오히려 통상적이다. 초기, 실온, 수소 결합은 결합된 표면의 분리를 허용하는 대략 ~100-200mJ/m2의 접착 에너지를 생성하는 한편, 고온 가공 (대략 400 내지 800℃) 동안에 달성된 것과 같은 완전히 공유 결합된 웨이퍼 쌍은 결합된 표면의 분리를 허용하지 않는 ~ 1000-3000 mJ/m2의 접착 에너지를 갖고; 대신에, 두 웨이퍼는 단일체로서의 역할을 한다. 다른 한편으로는, 양쪽 표면이 낮은 표면 에너지 물질, 예를 들어 플루오로중합체를 이용하여, 기저의 기판의 효과를 차폐하기에 충분히 큰 두께로, 완전히 코팅된 경우, 상기 접착 에너지는 코팅 물질의 접착 에너지일 것이고, 매우 낮아서 결합 표면(14, 24) 사이에 낮은 접착력을 초래하거나 또는 접착력을 초래하지 못하고, 이로써 얇은 시트(20)는 캐리어(10) 상에서 가공될 수 없을 것이다. 두 가지 극단적 경우를 고려한다: (a) 두 번 표준 클린 1 (SC1, 기술분야에 공지된 바와 같음) 세정된 실란올 기로 포화된 유리 표면은 수소 결합 (이로써 접착 에너지는 ~100-200 mJ/m2임)을 통해 실온에서 함께 결합되고, 이어서 고온으로 가열하여 실란올 기를 공유 Si-O-Si 결합으로 전환시킨다 (이로써 접착 에너지는 1000-3000 mJ/m2이 됨). 상기 후자의 접착 에너지는 유리 표면의 쌍을 탈착가능하게 하기에 너무 높고; (b) 플루오로중합체로 완전히 코팅된 2개의 유리 표면은 낮은 표면 접착 에너지 (표면당 ~12 mJ/m2)로 실온에서 결합되고 고온으로 가열된다. 상기 후자 (b)의 경우, 표면은 (표면이 합해진 경우, ~ 24 mJ/m2의 총 접착 에너지가 너무 낮기 때문에) 결합되지 않을 뿐만 아니라, 표면은 극성 반응 기가 없기 때문에 (또는 너무 적음) 고온에서도 결합되지 않는다. 이들 두 극단치 사이에, 접착 에너지의 범위는, 예를 들어 50-1000 mJ/m2로 존재하고, 이것은 목적하는 정도의 제어된 결합을 생성할 수 있다. 따라서, 본 발명자들은 이들 두 극단치 사이에 있는 접착 에너지를 유도하고, 서로 결합된 한 쌍의 기판 (예를 들어 캐리어(10) 및 얇은 시트(20))을 FPD 가공의 가혹함 동안 유지하기에 필요한 만큼 충분할 뿐만 아니라, (예를 들어 ≥ 400℃의 고온 가공 후에도) 가공이 완료된 후 캐리어(10)로부터 얇은 시트(20)의 탈착을 허용하는 정도의 제어된 결합이 생성될 수 있게 하는 표면 개질 층(30)을 제공하는 다양한 방식을 발견하였다. 또한, 캐리어(10)로부터의 얇은 시트(20)의 탈착은 기계적 힘에 의해, 및 적어도 얇은 시트(20)에 대한 파국 손상이 없고, 그래서 바람직하게는 또한 캐리어(10)에 대한 파국 손상이 없게 되는 그러한 방식으로 수행될 수 있다.
수학식 5는 접착 에너지가 4개의 표면 에너지 파라미터 + 존재하는 경우에 공유 및 정전기적 에너지의 함수임을 기재한다.
적절한 접착 에너지는 표면 개질제, 즉 표면 개질 층(30), 및/또는 결합 전의 표면의 열 처리의 신중한 선택에 의해 달성될 수 있다. 적절한 접착 에너지는 결합 표면(14) 및 결합 표면(24) 중 하나 또는 둘 다의 화학 개질제의 선택에 의해 이루어질 수 있고, 이것은 결과적으로 반 데르 발스 (및/또는 수소 결합, 이들 용어는 명세서 전반에 걸쳐 상호교환적으로 사용됨) 접착 에너지 뿐만 아니라 고온 가공 (예를 들어, 대략 ≥ 400℃)으로부터 초래되는 유사한 공유 결합 접착 에너지 둘 다를 제어한다. 예를 들어, SC1 세정된 유리 (초기에 표면 에너지의 높은 극성 구성요소를 갖는 실란올 기로 포화됨)의 결합 표면을 취하고, 저에너지 플루오로중합체로 코팅하여 극성 및 비극성 기에 의한 표면의 관능성 피복률의 제어를 제공한다. 이것은 실온에서 초기 반 데르 발스 (및/또는 수소) 결합의 제어를 제공할 뿐만 아니라, 보다 고온에서 공유 결합의 정도/공유 결합도의 제어를 제공한다. 실온에서 초기 반 데르 발스 (및/또는 수소) 결합의 제어는 진공 및 또는 회전-린스-건조 (SRD) 유형 가공을 허용하는 한 표면의 다른 표면에의 결합, 및 일부 경우에는 또한 용이하게 형성된 다른 표면에 대한 한 표면의 결합을 제공하도록 수행된다 - 여기서 용이하게 형성된 결합은 스퀴지를 이용하거나, 또는 감압 환경을 이용하여 얇은 시트(20)를 캐리어(10)에 가압할 때 수행된 것과 같이 얇은 시트(20)의 전체 영역 위로 외부에서 인가되는 힘의 적용 없이 실온에서 수행될 수 있다. 즉, 초기 반 데르 발스 결합은 얇은 시트 및 캐리어를 함께 보유하는 적어도 최소한의 결합도를 제공하여 하나는 고정되고 다른 하나는 중력을 받는 경우에 이들이 분리되지 않도록 한다. 대부분의 경우에, 초기 반 데르 발스 (및/또는 수소) 결합은 물품이 캐리어로부터의 얇은 시트의 층간박리 없이 진공, SRD, 및 초음파 가공을 또한 거칠 수 있게 되는 그러한 정도를 가질 것이다. 표면 개질 층(30) (표면 개질 층이 제조되는 물질 및/또는 표면 개질 층이 적용되는 표면의 표면 처리 포함)을 통한, 및/또는 이들을 함께 결합하기 전에 결합 표면의 열 처리에 의한, 반 데르 발스 (및/또는 수소 결합) 및 공유 상호작용 둘 다의 적절한 수준에서의 상기 정확한 제어는, FPD 스타일 가공 동안 얇은 시트(20)가 캐리어(10)와 결합할 수 있게 하는 한편, 동시에 FPD 스타일 가공 후 얇은 시트(20)가 (얇은 시트(20) 및/또는 캐리어에 대한 손상을 방지하는 적절한 힘에 의해) 캐리어(10)로부터 분리될 수 있게 하는 목적하는 접착 에너지를 달성한다. 또한, 적절한 상황에서, 정전하를 또 다른 수준의 접착 에너지의 제어를 제공하도록 하나의 유리 표면 또는 둘 다에 인가할 수 있었다.
고온 가공인 FPD 가공, 예를 들어 p-Si 및 산화물 TFT 제작은 전형적으로는 표면 개질 층(30)의 부재 하에 얇은 시트(20)를 캐리어(10)와 결합시키는 유리 대 유리 결합을 유발할 400℃ 초과, 500℃ 초과, 및 일부 경우에는 600℃ 이상, 최대 650℃의 온도에서의 열 공정을 포함한다. 따라서 Si-O-Si 결합의 형성의 제어는 재사용가능한 캐리어를 유도한다. 승온에서 Si-O-Si 결합의 형성을 제어하는 한 방법은 결합될 표면 상에서 표면 히드록실의 농도를 감소시키는 것이다.
온도의 함수로서 실리카 상에서의 표면 히드록실 농도의 일러(Iler)의 플롯 (R. K. Iller: The Chemistry of Silica (Wiley-Interscience, New York, 1979)인, 도 3에 나타낸 바와 같이, 제곱 nm당 히드록실 (OH 기)의 수는 표면의 온도가 증가함에 따라 감소한다. 따라서, 실리카 표면 (및 유추에 의해 유리 표면, 예를 들어 결합 표면(14) 및/또는 결합 표면(24))의 가열은 표면 히드록실의 농도를 감소시켜, 두 유리 표면 상에서의 히드록실이 상호작용할 가능성을 감소시킨다. 표면 히드록실 농도의 이러한 감소는 결과적으로 단위 면적당 형성된 Si-O-Si 결합을 감소시켜, 접착력을 낮춘다. 그러나, 표면 히드록실의 제거는 고온 (표면 히드록실을 완전히 제거하기 위해서는 750℃ 초과)에서 긴 어닐링 시간을 요구한다. 이러한 긴 어닐링 시간 및 높은 어닐링 온도는 고가의 공정, 및 전형적인 디스플레이 유리의 변형점을 초과할 가능성이 있으므로 실용적이지 않은 공정을 초래한다.
상기 분석으로부터, 본 발명자들은 고온, 예를 들어, FPD 가공 (LTPS 가공 포함)에 적합한, 얇은 시트 및 캐리어를 포함하는 물품이, 하기 3개의 개념의 균형을 이룸으로써 제조될 수 있음을 발견했다:
(1) 반 데르 발스 (및/또는 수소) 결합을 제어하여 초기 실온 결합을 용이하게 하고 비-고온 FPD 공정, 예를 들어 진공 가공, SRD 가공, 및/또는 초음파 가공을 견뎌내기에 충분한 중간의 접착 에너지 (예를 들어, 표면을 결합시키기 전에 표면당 >40 mJ/m2의 표면 에너지를 가짐)를 생성함으로써 수행될 수 있는, 초기 실온 결합을 제어하는 것에 의한 캐리어 및/또는 얇은 시트 결합 표면(들)의 개질;
(2) 장치 제작에서 층간박리 및/또는 허용불가능한 오염, 예를 들어 물품이 사용될 수 있는 반도체 및/또는 디스플레이 제조 공정에 허용불가능한 오염을 유발할 수 있는 기체방출 없이 고온 공정을 견뎌내도록 열 안정적인 방식으로의 캐리어 및/또는 얇은 시트의 표면 개질; 및
(3) 캐리어 표면 히드록실 농도, 및 승온 (예를 들어, ≥ 400℃ 온도)에서 강한 공유 결합을 형성할 수 있는 다른 종의 농도를 제어함으로써 수행될 수 있고, 이로써 고온 가공 후에도 (특히 500-650℃ 범위의 열 공정 동안) 캐리어와 얇은 시트 사이의 접착력이 적어도 얇은 시트를 손상시키지 않지만 (바람직하게는 얇은 시트 또는 캐리어를 손상시키지 않지만), 캐리어 및 얇은 시트가 가공 동안 층간박리되지 않도록 이들 사이의 결합을 유지하기에 필요한 만큼 충분한 분리력을 가지고 캐리어로부터 얇은 시트의 탈결합을 허용하는 범위 내에 있도록 캐리어의 결합 표면과 얇은 시트 사이의 결합 에너지가 제어될 수 있는 것인, 고온에서의 결합의 제어.
또한, 본 발명자들은, 표면 개질 층(30)의 사용이, 적절히 결합 표면 제조와 함께, 제어된 결합 영역, 즉 물품(2)이 FPD 유형 공정 (진공 및 습식 공정 포함)에서 가공될 수 있게 하기에 충분한 얇은 시트(20)와 캐리어(10) 사이의 실온 결합을 제공하나, 물품(2)이 고온 가공, 예를 들어 FPD 유형 가공, 또는 LTPS 가공을 끝낸 후에 얇은 시트(20)가 캐리어(10)로부터 (적어도 얇은 시트에 대한 손상 없이, 바람직하게는 또한 캐리어에 대한 손상 없이) 제거될 수 있도록 (심지어 승온 ≥ 400℃) 얇은 시트(20)와 캐리어(10) 사이의 공유 결합을 제어하는 결합 영역을 용이하게 달성하도록 상기 개념과 균형을 이룰 수 있음을 발견하였다. 고온 가공에 적합한, 캐리어로부터 얇은 시트의 완전한 분리를 제공할, 잠재적인 결합 표면 제조, 및 표면 개질 층을 평가하기 위해, 일련의 시험을 사용하여 각각의 적합성을 평가하였다. 상이한 FPD 적용은 상이한 요건을 갖지만, LTPS 및 산화물 TFT 공정은 상기 시점에서 가장 엄격한 것으로 보이고, 따라서 이들 공정에서 단계를 대표하는 시험은 물품(2)에 대해 목적하는 적용이기 때문에 선택되었다. 진공 공정, 습식 세정 (SRD 및 초음파 유형 공정 포함) 및 습식 에칭은 많은 FPD 적용에 전형적이다. 전형적인 aSi TFT 제작은 최대 320℃의 가공을 요구한다. 400℃에서의 어닐링은 산화물 TFT 공정에 사용되고, 한편 600℃ 초과의 결정화 및 도펀트 활성화 단계는 LTPS 가공에서 사용된다. 따라서, 하기 5개 시험을 사용하여 특정 결합 표면 제조 및 표면 개질 층(30)이 얇은 시트(20)를 FPD 가공 동안 캐리어(10)에 결합된 채 있을 수 있게 하고, 한편 이러한 가공 (온도 ≥ 400℃에서의 가공 포함) 후에 얇은 시트(20)가 캐리어(10)로부터 (얇은 시트(20) 및/또는 캐리어(10)의 손상 없이) 제거될 수 있게 할 가능성을 평가하였다. 시험을 순서대로 수행했고, 후속적 시험을 허용하지 않을 유형의 실패가 있지 않는 한 샘플을 한 시험에서 그 다음 시험으로 진행시켰다.
(1) 진공 시험. 진공 적합성 시험은 STS 멀티플렉스 PECVD 로드락(STS Multiplex PECVD loadlock) (영국 뉴포트 소재 SPTS로부터 입수가능함)에서 수행하였다 - 로드락은 소프트 펌프 밸브를 갖는 에바라(Ebara) A10S 건조 펌프 (캘리포니아주 새크라멘토 소재 에바라 테크놀로지스 인크.(Ebara Technologies Inc.)로부터 입수가능함)에 의해 펌핑되었다. 샘플을 로드락에 둔 다음, 로드락을 대기압으로부터 70 mTorr까지 45초 내에 펌핑하였다. 하기 표의 "진공" 칼럼에서 "F"의 표기에 의해 나타낸, 실패는 하기가 존재하는 경우에 일어난 것으로 여겨졌다: (a) 캐리어와 얇은 시트 사이의 접착력의 손실 (육안으로의 육안 검사에 의해, 여기서 실패는 얇은 시트가 캐리어로부터 떨어졌거나 또는 그로부터 부분적으로 탈결합된 경우에 일어난 것으로 여겨졌음); (b) 캐리어와 얇은 시트 사이의 버블링 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 가공 전후에 샘플의 사진을 찍은 다음 비교하였고, 실패는 결함이 육안에 보이는 치수만큼 크기가 증가한 경우에 일어난 것으로 결정되었음); 또는 (c) 캐리어에 대한 얇은 시트의 이동 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 시험 전후에 샘플의 사진을 찍었고, 여기서 실패는 결합 결함의 이동, 예를 들어 버블이 있는 경우, 또는 가장자리가 탈결합된 경우, 또는 캐리어 상에서 얇은 시트의 이동이 있는 경우, 일어난 것으로 여겨졌음). 하기 표에서, "진공" 칼럼에서 "P"의 표기는 샘플이 상기 기준에 따라 실패하지 않았음을 나타낸다.
(2) 습식 공정 시험. 습식 공정 적합성 시험은 세미툴(Semitool) 모델 SRD-470S (캘리포니아주 산타 클라라 소재 어플라이드 머티리얼스(Applied Materials)로부터 입수가능함)를 사용하여 수행하였다. 시험은 60초 500rpm 린스, 500rpm에서 15 MOhm-㎝로 Q-린스, 500rpm에서 10초 퍼지, 1800rpm에서 90초 건조, 및 따뜻한 흐르는 질소 하의 2400rpm에서 180초 건조로 이루어졌다. 하기 표의 "SRD" 칼럼에서 "F"의 표기에 의해 나타낸, 실패는 하기가 존재하는 경우에 일어난 것으로 여겨졌다: (a) 캐리어와 얇은 시트 사이의 접착력의 손실 (육안으로의 육안 검사에 의해, 여기서 실패는 얇은 시트가 캐리어로부터 떨어졌거나 또는 그로부터 부분적으로 탈결합된 경우에 일어난 것으로 여겨졌음); (b) 캐리어와 얇은 시트 사이의 버블링 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 가공 전후에 샘플의 사진을 찍은 다음 비교하였고, 실패는 결함이 육안에 보이는 치수만큼 크기가 증가한 경우에 일어난 것으로 결정되었음); 또는 (c) 캐리어에 대한 얇은 시트의 이동 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 시험 전후에 샘플의 사진을 찍었고, 여기서 실패는 결합 결함의 이동, 예를 들어 버블이 있는 경우, 또는 가장자리가 탈결합된 경우, 또는 캐리어 상에서 얇은 시트의 이동이 있는 경우에 일어난 것으로 여겨졌음; 또는 (d) 얇은 시트 아래로의 물의 침투 (광학 현미경으로 50x에서 육안 검사에 의해 결정된 바와 같음, 여기서 실패는 액체 또는 잔류물이 관찰가능한 경우에 일어난 것으로 결정되었음). 하기 표에서, "SRD" 칼럼에서 "P"의 표기는 샘플이 상기 기준에 따라 실패하지 않았음을 나타낸다.
(3) 400℃까지의 온도 시험. 400℃ 공정 적합성 시험은 알윈21 아큐써모610 RTP(Alwin21 Accuthermo610 RTP) (캘리포니아주 산타 클라라 소재의 알윈21로부터 입수가능함)를 사용하여 수행하였다. 그에 얇은 시트가 결합된 캐리어를 6.2℃/분으로 실온에서 400℃까지 순환되고, 400℃에서 600초 동안 유지되고, 1℃/분으로 300℃까지 냉각되는 챔버에서 가열하였다. 이어서, 캐리어 및 얇은 시트를 실온으로 냉각되도록 하였다. 하기 표의 "400℃" 칼럼에서 "F"의 표기에 의해 나타낸 바와 같은, 실패는 하기가 존재하는 경우에 일어난 것으로 여겨졌다: (a) 캐리어와 얇은 시트 사이의 접착력의 손실 (육안으로의 육안 검사에 의해, 여기서 실패는 얇은 시트가 캐리어로부터 떨어졌거나 또는 그로부터 부분적으로 탈결합된 경우에 일어난 것으로 여겨졌음); (b) 캐리어와 얇은 시트 사이의 버블링 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 가공 전후에 샘플의 사진을 찍은 다음 비교하였고, 실패는 결함이 육안에 보이는 치수만큼 크기가 증가한 경우에 일어난 것으로 결정되었음); 또는 (c) 캐리어와 얇은 시트 사이의 증가한 접착력 (여기서, 이러한 증가한 접착력이 (얇은 시트와 캐리어 사이에 면도날의 삽입에 의해, 및/또는 캡톤(Kapton)™ 테이프, 1" 폭 x 6" 길이의 조각을 2-3"가 100 mm 제곱의 얇은 유리 (뉴욕주 후식 소재의 생 고뱅 퍼포먼스 플라스틱(Saint Gobain Performance Plastic)으로부터의 K102 시리즈)에 부착되도록 얇은 시트에 붙이고 테이프를 당김으로써) 얇은 시트 또는 캐리어의 손상 없이 캐리어로부터 얇은 시트를 탈결합시키는 것을 방지하고, 여기서 실패는 얇은 시트 또는 캐리어를 분리하려는 시도시 얇은 시트 또는 캐리어에 대한 손상이 있는 경우, 또는 얇은 시트 및 캐리어가 상기 탈결합 방법 중 어느 하나의 수행에 의해 탈결합될 수 없는 경우에 일어난 것으로 여겨졌음). 또한, 얇은 시트를 캐리어와 결합시킨 후, 및 열 순환 전에, 대표 샘플에 대해 탈결합 시험을 수행하여, 임의의 연관된 표면 처리를 포함하는 특정 물질이 온도 순환 전에 캐리어로부터 얇은 시트의 탈결합을 허용함을 결정하였다. 하기 표에서, "400℃" 칼럼에서 "P"의 표기는 샘플이 상기 기준에 따라 실패하지 않았음을 나타낸다.
(4) 600℃까지의 온도 시험. 600℃ 공정 적합성 시험은 알윈21 아큐서모610 RTP를 사용하여 수행하였다. 얇은 시트를 포함하는 캐리어를 9.5℃/분으로 실온에서 600℃까지 순환되고, 600℃에서 600초 동안 유지되고, 이어서 1℃/분으로 300℃까지 냉각되는 챔버에서 가열하였다. 이어서 캐리어 및 얇은 시트를 실온으로 냉각되도록 하였다. 하기 표의 "600℃" 칼럼에서 "F"의 표기에 의해 나타낸 바와 같은, 실패는 하기가 존재하는 경우에 일어난 것으로 여겨졌다: (a) 캐리어와 얇은 시트 사이의 접착력의 손실 (육안으로의 육안 검사에 의해, 여기서 실패는 얇은 시트가 캐리어로부터 떨어졌거나 또는 그로부터 부분적으로 탈결합된 경우에 일어난 것으로 여겨졌음); (b) 캐리어와 얇은 시트 사이의 버블링 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 가공 전후에 샘플의 사진을 찍은 다음 비교하였고, 실패는 결함이 육안에 보이는 치수만큼 크기가 증가한 경우에 일어난 것으로 결정되었음); 또는 (c) 캐리어와 얇은 시트 사이의 증가한 접착력 (여기서 이러한 증가한 접착력이 (얇은 시트와 캐리어 사이에 면도날의 삽입에 의해, 및/또는 상기 기재된 바와 같은 캡톤™ 테이프의 조각을 얇은 시트에 붙이고 테이프를 당김으로써) 얇은 시트 또는 캐리어의 손상 없이 캐리어로부터 얇은 시트를 탈결합시키는 것을 방지하고, 여기서 실패는 얇은 시트 또는 캐리어를 분리하려는 시도시 얇은 시트 또는 캐리어의 손상이 있는 경우, 또는 얇은 시트 및 캐리어가 상기 탈결합 방법 중 어느 하나의 수행에 의해 탈착될 수 없는 경우에 일어난 것으로 여겨졌음). 또한, 얇은 시트를 캐리어와 결합시킨 후, 및 열 순환 전에, 대표 샘플에 대해 탈착 시험을 수행하여, 특정 물질, 및 임의의 연관된 표면 처리가 온도 순환 전에 캐리어로부터 얇은 시트의 탈결합을 허용함을 결정하였다. 하기 표에서, "600℃" 칼럼에서 "P"의 표기는 샘플이 상기 기준에 따라 실패하지 않았음을 나타낸다.
(5) 초음파 시험. 초음파 적합성 시험은 물품을 4개 탱크 라인에서 세정함으로써 수행되었고, 여기서 물품은 탱크 #1에서 탱크 #4로 순차적으로 각각의 탱크에서 가공되었다. 각각의 4개 탱크에 대한 탱크 치수는, 18.4"L x 10"W x 15"D였다. 2개 세정 탱크 (#1 및 #2)는 50℃에서 DI수 중에 일본 요코하마 소재 요코하마 오일즈 앤드 패츠 인더스트리 캄파니 리미티드(Yokohama Oils and Fats Industry Co Ltd.)로부터 입수가능한 1%세미클린(Semiclean) KG를 함유하였다. 세정 탱크 #1은 NEY 프로소닉 2 104 kHz 초음파 발생기 (뉴욕주 제임스타운 소재 블랙스톤-NEY 울트라소닉스(Blackstone-NEY Ultrasonics)로부터 입수가능함)로 교반하였고, 세정 탱크 #2는 NEY 프로소닉 2 104 kHz 초음파 발생기로 교반하였다. 2개 린스 탱크 (탱크 #3 및 탱크 #4)는 50℃에서 DI수를 함유하였다. 린스 탱크 #3은 NEY 스위프소닉 2D 72 kHz 초음파 발생기로 교반하였고 린스 탱크 #4는 NEY 스위프소닉 2D 104 kHz 초음파 발생기로 교반하였다. 공정은 각각의 탱크 #1-4에서 10분 동안 수행한 다음, 샘플을 탱크 #4로부터 제거한 후 회전 린스 건조 (SRD)를 수행하였다. 하기 표의 "초음파" 칼럼에서 "F"의 표기에 의해 나타낸 바와 같은, 실패는 하기가 존재하는 경우에 일어난 것으로 여겨졌다: (a) 캐리어와 얇은 시트 사이의 접착력의 손실 (육안으로의 육안 검사에 의해, 여기서 실패는 얇은 시트가 캐리어로부터 떨어졌거나 또는 그로부터 부분적으로 탈결합된 경우에 일어난 것으로 여겨졌음); (b) 캐리어와 얇은 시트 사이의 버블링 (육안으로의 육안 검사에 의해 결정된 바와 같음 - 가공 전후에 샘플의 사진을 찍은 다음 비교하였고, 실패는 결함이 육안에 보이는 치수만큼 크기가 증가한 경우에 일어난 것으로 결정되었음); 또는 (c) 다른 중대한 결함의 형성 (광학 현미경으로 50x에서 육안 검사에 의해 결정된 바와 같음, 여기서 실패는 전에는 관찰되지 않았던 얇은 시트와 캐리어 사이에 트래핑된 입자가 있는 경우에 일어난 것으로 여겨졌음); 또는 (d) 얇은 시트 아래로의 물의 침투 (광학 현미경으로 50x에서 육안 검사에 의해 결정된 바와 같음, 여기서 실패는 액체 또는 잔류물이 관찰가능한 경우에 일어난 것으로 결정되었음). 하기 표에서, "초음파" 칼럼에서 "P"의 표기는 샘플이 상기 기준에 따라 실패하지 않았음을 나타낸다. 또한, 하기 표에서, "초음파" 칼럼에서 빈칸은 샘플을 상기 방식으로 시험하지 않았음을 나타낸다.
가열에 의한 히드록실 감소를 통한 결합 표면의 제조
물품(2)이 FPD 가공을 성공적으로 겪을 수 있도록 결합 표면(14, 24) 중 하나 이상을 표면 개질 층(30)으로 개질시킨 이점 (즉, 얇은 시트(20)가 가공 동안에 캐리어(10)에 결합된 채 있지만, 고온 가공을 포함한 가공 후에 캐리어(10)로부터 분리될 수 있음)은 캐리어(10) 및 얇은 시트(20)를 그들 사이에 표면 개질 층(30) 없이 갖는 물품(2)을 가공함으로써 입증되었다. 구체적으로, 먼저 가열하여 히드록실 기를 감소시킴으로써, 그러나 표면 개질 층(30) 없이, 결합 표면(14, 24)의 제조를 시도하였다. 캐리어(10) 및 얇은 시트(20)를 세정하였고, 결합 표면(14 및 24)을 서로 결합시킨 다음, 물품(2)을 시험하였다. 결합용 유리를 제조하는 전형적인 세정 공정은 유리가 묽은 과산화수소 및 염기 (통상적으로 수산화암모늄이지만 수산화테트라메틸암모늄 용액, 예를 들어 JT 베이커(Baker) JTB-100 또는 JTB-111을 또한 사용할 수 있음)에서 세정되는 SC1 세정 공정이다. 세정은 결합 표면으로부터 입자를 제거하고, 공지된 표면 에너지를 만들며, 즉 이것은 표면 에너지의 기준치를 제공한다. 세정의 방식이 SC1일 필요는 없고, 세정의 유형이 표면 상의 실란올 기에 단지 매우 적은 영향만을 가질 수 있기 때문에, 세정의 다른 유형을 사용할 수도 있다. 다양한 시험의 결과가 하기 표 1에 기재되어 있다.
강하지만 분리가능한 초기, 실온 또는 반 데르 발스 및/또는 수소-결합은, 각각 이글(Eagle) XG® 디스플레이 유리 (뉴욕주 코닝 소재 코닝 인코포레이티드(Corning Incorporated)로부터 입수가능한, 대략 0.2 nm의 평균 표면 조도 Ra를 갖는, 알칼리-무함유, 알루미노-보로-실리케이트 유리)를 포함하는, 100 mm 제곱 x 100 마이크로미터 두께의 얇은 유리 시트, 및 150mm 직경 단일 평균 플랫 (SMF) 웨이퍼 0.50 또는 0.63 mm 두께의 유리 캐리어를 단순히 세정함으로써 생성되었다. 상기 실시예에서, 유리는 40:1:2 DI수:JTB-111:과산화수소의 65℃ 조에서 10분 세정하였다. 얇은 유리 또는 유리 캐리어는 잔류 물을 제거하기 위해 질소에서 10분 동안 400℃에서 어닐링될 수 있거나 또는 어닐링되지 않을 수 있다 - 하기 표 1에서 "캐리어" 칼럼 또는 "얇은 유리" 칼럼에서의 표기 "400℃"는 샘플이 질소에서 10분 동안 400℃에서 어닐링되었음을 나타낸다. FPD 공정 적합성 시험은 상기 SC1-SC1 초기, 실온, 결합이 진공, SRD 및 초음파 시험을 통과하기에 충분히 기계적으로 강함을 입증한다. 그러나, 400℃ 및 그 초과에서의 가열은 얇은 유리 및 캐리어 사이의 영구 결합을 유발했고, 즉 얇은 유리 시트는 얇은 유리 시트 및 캐리어 중 하나 또는 둘 다의 손상 없이 캐리어로부터 제거될 수 없었다. 그리고 이것은, 각각의 캐리어 및 얇은 유리가 표면 히드록실의 농도를 감소시키기 위해 어닐링 단계를 가졌던 실시예 1c의 경우에도 사실이었다. 따라서, 가열 단독을 통한 결합 표면(14, 24)의 상기 기재된 제조 및 이어서 표면 개질 층(30) 없이, 캐리어(10) 및 얇은 시트(12)의 결합은, 온도가 ≥ 400℃일 공정에 적합한 제어된 결합이 아니다.
<표 1> - SC1-처리된 유리 결합 표면의 공정 적합성 시험
Figure pct00007
히드록실 감소 및 표면 개질 층에 의한 결합 표면의 제조
예를 들어 열 처리에 의한 것과 같은 히드록실 감소, 및 표면 개질 층(30)을 함께 사용하여 결합 표면(14, 24)의 상호작용을 제어할 수 있다. 예를 들어, 결합 표면(14, 24)의 결합 에너지 (극성/분산 에너지 구성요소로 인한 실온에서의 반 데르 발스 및/또는 수소-결합, 및 공유 에너지 구성요소로 인한 고온에서의 공유 결합 둘 다)는, 실온 결합이 어려운 것에서부터, 용이한 실온 결합 및 고온 가공 후 결합 표면의 분리를 허용하는 것, - 고온 가공 후 - 표면이 손상 없이 분리되는 것을 방지하는 것까지 변하는 결합 강도를 제공하도록 제어될 수 있다. 일부 적용에서, 결합을 갖지 않거나 또는 매우 약한 결합을 갖는 것이 바람직할 수 있다. 예를 들어 고온 공정을 위한 캐리어를 제공하는 다른 적용 (여기서 공정 온도 ≥ 500℃, 또는 ≥ 600℃, 및 최대 650℃가 달성될 수 있음)에서는, 실온에서 처음에 얇은 시트와 캐리어를 함께 합하기에 충분한 반 데르 발스 및/또는 수소-결합을 갖지만 고온 공유 결합은 방지하거나 또는 제한하는 것이 바람직하다. 또 다른 적용을 위해, 처음에 얇은 시트와 캐리어를 함께 합하기 위한 충분한 실온 결합을 갖고, 또한 고온에서 강한 공유 결합을 발생시키는 것이 바람직할 수 있다. 이론에 얽매이는 것을 원하지는 않지만, 일부 경우에서 얇은 시트와 캐리어가 처음에 함께 합해지는 실온 결합을 표면 개질 층을 사용하여 제어할 수 있고, 반면에 표면 상의 히드록실 기의 (예를 들어, 표면 가열에 의한, 또는 히드록실 기와 표면 개질 층과의 반응에 의한) 감소를 사용하여, 특히 고온에서의 공유 결합을 제어할 수 있다.
표면 개질 층(30)에 대한 물질은 에너지를 갖는 (예를 들어, 한 표면에서 측정된 바와 같은 에너지 < 40 mJ/m2, 및 극성 및 분산 구성요소 포함) 결합 표면(14, 24)을 제공할 수 있고, 이에 따라 표면은 오로지 약한 결합만을 생성한다. 한 예에서, 헥사메틸디실라잔 (HMDS)은 표면 히드록실과 반응하여 트리메틸실릴 (TMS) 말단 표면을 남김으로써 이러한 낮은 에너지 표면을 유발하도록 사용될 수 있다. 히드록실 농도를 감소시키도록 표면 가열을 하면서 표면 개질 층으로서 HMDS를 함께 사용하여 실온 및 고온 결합 둘 다를 제어할 수 있다. 각 결합 표면(14, 24)에 적합한 결합 표면 제조를 선택함으로써, 다양한 능력을 갖는 물품을 달성할 수 있다. 보다 구체적으로, 고온 가공에 흥미로운 것 중에, 각각의 진공 SRD, 400℃ (부분 a 및 c), 및 600℃ (부분 a 및 c), 가공 시험을 견뎌내도록 (또는 통과하도록) 얇은 시트(20)와 캐리어(10) 사이에 적합한 결합을 이룰 수 있다.
한 예에서, SC1 세정 후의 얇은 유리 및 캐리어 둘 다의 HMDS 처리는 반 데르 발스 (및/또는 수소 결합) 힘으로 실온에서 결합시키기에 곤란한 약하게 결합된 표면을 생성한다. 기계적 힘을 가해 얇은 유리를 캐리어에 결합시킨다. 표 2의 실시예 2a에 나타낸 바와 같이, 상기 결합은 충분히 약하여 캐리어의 휨이 진공 시험 및 SRD 가공에서 관찰되고, 버블링 (아마 기체방출 때문)이 400℃ 및 600℃ 열 공정에서 관찰되었고, 미립자 결함이 초음파 가공 후에 관찰되었다.
또 다른 예에서, 단지 한 표면 (인용된 예에서는 캐리어)의 HMDS 처리는 진공 및 SRD 가공을 견뎌내는 보다 강한 실온 접착력을 생성한다. 그러나, 400℃ 이상에서의 열 공정은 얇은 유리를 캐리어에 영구히 결합시켰다. 이것은 실리카에 대한 트리메틸실릴 기의 최대 표면 피복률이 문헌 [Sindorf and Maciel, J. Phys. Chem. 1982, 86, 5208-5219]에서 2.8/nm2인 것으로 계산되었고, 문헌 [Suratwala et. al., Journal of Non-Crystalline Solids 316 (2003) 349-363]에서, 완전히 히드록실화된 실리카의 경우에 4.6-4.9/nm2의 히드록실 농도에 비해, 2.7/nm2로서 측정되었기 때문에 예상 밖의 일은 아니다. 즉, 트리메틸실릴 기가 일부 표면 히드록실과 결합하지만, 일부 결합되지 않은 히드록실이 남아있을 것이다. 따라서 충분한 시간 및 온도를 고려하면 얇은 유리와 캐리어를 영구적으로 결합시키는 표면 실란올 기의 축합이 예상될 것이다.
HMDS 노출 전에 표면 히드록실 농도를 감소시키도록 유리 표면을 가열하여 표면 에너지의 증가된 극성 구성요소를 유도함으로써 변화된 표면 에너지가 생성될 수 있다. 이것은 고온에서 공유 Si-O-Si 결합의 형성을 위한 구동력을 감소시킬 뿐만 아니라 보다 강한 실온 결합, 예를 들어 반 데르 발스 (및/또는 수소) 결합을 유도한다. 도 4는 어닐링 후, 및 HMDS 처리 후 이글 XG® 디스플레이 유리 캐리어의 표면 에너지를 나타낸다. HMDS 노출 전에 상승된 어닐링 온도는 극성 기여 (선(404))를 증가시킴으로써 HMDS 노출 후 전체 (극성 및 분산) 표면 에너지 (선(402))를 증가시킨다. 또한 전체 표면 에너지에 대한 분산 기여 (선(406))는 열 처리에 의해 크게 변하지 않은 채 남아있는 것으로 보여진다. 이론에 의해 얽매이는 것을 원하지 않지만, HMDS 처리 후 표면에서의 극성 구성요소의 증가, 및 이에 따른 전체 에너지의 증가는 HMDS에 의한 하위-단층 TMS 피복률 때문에 HMDS 처리 후에도 일부 노출된 유리 표면 영역이 존재한다는 점에 기인한 것으로 보인다.
실시예 2b에서, 얇은 유리 시트를 HMDS의 코팅을 갖는 비-열-처리된 캐리어와 결합하기 전에 150℃의 온도에서 진공 하에 1시간 동안 가열하였다. 얇은 유리 시트의 상기 열 처리는 온도 ≥ 400℃에서 캐리어에 대한 얇은 유리 시트의 영구 결합을 방지하기에 충분하지 않았다.
표 2의 실시예 2c-2e에 나타낸 바와 같이, HMDS 노출 전에 유리 표면의 어닐링 온도를 변화시키면 유리 캐리어와 얇은 유리 시트 사이의 결합을 제어하도록 유리 표면의 결합 에너지를 변화시킬 수 있다.
실시예 2c에서, 캐리어를 190℃의 온도에서 진공 하에 1시간 동안 어닐링한 후, HMDS 노출을 수행하여 표면 개질 층(30)을 제공하였다. 또한, 얇은 유리 시트를 캐리어와 결합시키기 전에 450℃에서 진공 하에 1시간 동안 어닐링하였다. 생성된 물품은 진공, SRD, 및 400℃ 시험 (부분 a 및 c, 그러나 증가한 버블링이 있어서 부분 b를 통과하지 못했음)을 견뎌냈지만, 600℃ 시험에 실패하였다. 따라서, 실시예 2b에 비해 고온 결합에 대해 증가한 저항성은 있지만, 이것은 모든 얇은 시트가 캐리어로부터 제거될 수 있는 온도 ≥ 600℃에서의 가공을 위한 물품을 제조하기에는 충분하지 않았다.
실시예 2d에서, 캐리어를 340℃의 온도에서 진공 하에 1시간 동안 어닐링한 후, HMDS 노출을 수행하여, 표면 개질 층(30)을 제공하였다. 다시, 얇은 유리 시트를 캐리어와 결합시키기 전에 450℃에서 1시간 동안 진공 하에 어닐링하였다. 결과는 실시예 2c의 결과와 유사하였고, 물품은 진공, SRD, 및 400℃ 시험 (부분 a 및 c, 그러나 증가한 버블링이 있어서 부분 b를 통과하지 못했음)을 견뎌냈지만, 600℃ 시험에 실패했다.
실시예 2e에 나타낸 바와 같이, 얇은 유리 및 캐리어 둘 다를 450℃에서 진공 하에 1시간 동안 어닐링한 후, 캐리어의 HMDS 노출을 수행하고, 이어서 캐리어 및 얇은 유리 시트를 결합시키는 것은, 영구 결합에 대한 온도 저항성을 개선시킨다. 양쪽 표면의 450℃로의 어닐링은 600℃에서 10분 동안 RTP 어닐링 후 영구 결합을 방지하며, 즉 상기 샘플은 600℃ 가공 시험 (부분 a 및 c, 그러나 증가한 버블링이 있어서 부분 b를 통과하지 못했음; 유사한 결과는 400℃ 시험의 경우에 관찰되었음)을 통과하였다.
<표 2> - HMDS 표면 개질 층의 공정 적합성 시험
Figure pct00008
상기 실시예 2a 내지 2e에서, 각각의 캐리어 및 얇은 시트는 이글 XG® 유리이었으며, 여기서 캐리어는 150 mm 직경 SMF 웨이퍼 630 마이크로미터 두께이고, 얇은 시트는 100 mm 제곱 100 마이크로미터 두께이다. HMDS를 YES-5 HMDS 오븐 (캘리포니아주 산호세 소재의 일드 엔지니어링 시스템즈(Yield Engineering Systems)로부터 입수가능함)에서 펄스 증착에 의해 도포하였고, 이는 일 원자 층 두께이었고 (즉, 약 0.2 내지 1 nm) 다만 표면 피복률은 일 단층 미만일 수 있고, 즉 표면 히드록실 중 일부가 마시엘(Maciel)에 의해 기재되고 상기 논의된 바와 같이 HMDS에 의해 피복되지 않을 수 있다. 표면 개질 층에서의 작은 두께 때문에, 장치 제작시 오염을 유발할 수 있는 기체방출의 위험이 거의 없다. 또한, "SC1" 표기에 의해 표 2에 나타낸 바와 같이, 각각의 캐리어 및 얇은 시트는 열 처리 또는 임의의 후속적 HMDS 처리 전에 SC1 공정을 사용하여 세정되었다.
실시예 2b와 실시예 2a의 비교는 얇은 시트와 캐리어 사이의 결합 에너지가 표면 개질 층을 포함하는 표면의 수를 변화시킴으로써 제어될 수 있음을 나타낸다. 그리고 결합 에너지의 제어를 사용하여 두 결합 표면 사이의 결합력을 제어할 수 있다. 또한, 실시예 2b-2e의 비교는, 표면의 결합 에너지가 표면 개질 물질의 적용 전에 결합 표면에 적용된 열 처리의 파라미터를 변화시킴으로써 제어될 수 있음을 나타낸다. 다시, 열 처리를 사용하여 표면 히드록실의 수를 감소시킬 수 있고, 따라서, 공유 결합도, 특히 고온에서의 공유 결합도를 제어할 수 있다.
결합 표면 상에서 표면 에너지를 제어하는데 상이한 방식으로 작용할 수 있는 다른 물질이, 두 표면 사이의 실온 및 고온 결합력을 제어하도록 표면 개질 층(30)에 대해 사용될 수 있다. 예를 들어, 하나 또는 양쪽 결합 표면을, 승온에서 캐리어와 얇은 시트 사이의 강한 영구 공유 결합의 형성을 방지하도록 종, 예를 들어 히드록실을 피복하거나 또는 입체적으로 방해하는 표면 개질 층으로 개질시켜 중간정도의 결합력을 생성하는 경우에 캐리어로부터 완전히 제거될 수 있는 얇은 시트가 또한 생성될 수 있다. 가변 표면 에너지를 생성하고, 표면 히드록실을 피복하여 공유 결합의 형성을 방지하는 한 방식은, 플라즈마 중합체 필름, 예를 들어 플루오로중합체 필름의 침착이다. 플라즈마 중합은 대기압 또는 감압, 및 공급원 기체, 예를 들어 플루오로카본 공급원 (CF4, CHF3, C2F6, C3F6, C2F2, CH3F, C4F8, 클로로플루오로 카본, 또는 히드로클로로플루오로 카본 포함), 탄화수소, 예를 들어 알칸 (메탄, 에탄, 프로판, 부탄 포함), 알켄 (에틸렌, 프로필렌 포함), 알킨 (아세틸렌 포함), 및 방향족화합물 (벤젠, 톨루엔 포함), 수소, 및 기타 기체 공급원, 예를 들어 SF6으로부터의 플라즈마 여기 (DC 또는 RF 평행 플레이트, 유도 결합 플라즈마 (ICP) 전자 사이클로트론 공명 (ECR) 다운스트림 마이크로파 또는 RF 플라즈마) 하에 얇은 중합체 필름을 침착시킨다. 플라즈마 중합은 고도로 가교된 물질의 층을 생성한다. 반응 조건 및 공급원 기체의 제어를 사용하여 관능기를 바람직한 적용에 맞추도록 필름 두께, 밀도, 및 화학적 성질을 제어할 수 있다.
도 5는 옥스포드(Oxford) ICP380 에치 툴 (영국 옥스포드셔 소재 옥스포드 인스트루먼츠(Oxford Instruments)로부터 입수가능함)을 이용하여 CF4-C4F8 혼합물로부터 침착된 플라즈마 중합된 플루오로중합체 (PPFP) 필름의 전체 (선(502)) 표면 에너지 (극성 (선(504)) 및 분산 (선(506)) 구성요소 포함)를 나타낸다. 필름은 이글 XG® 유리의 시트 상에 침착되었고, 분광학적 타원편광측정법은 필름이 1-10 nm 두께인 것을 나타내었다. 도 5로부터 알 수 있듯이, 40% 미만의 C4F8을 함유하는 플라즈마 중합된 플루오로중합체 필름으로 처리된 유리 캐리어는 >40 mJ/m2 표면 에너지를 나타내고, 실온에서 반 데르 발스 또는 수소 결합에 의해 얇은 유리와 캐리어 사이의 제어된 결합을 생성한다. 용이화된 결합은 초기에 실온에서 캐리어 및 얇은 유리를 결합시키는 경우에 관찰된다. 즉, 얇은 시트를 캐리어 상에 놓고, 이들을 한 지점에서 함께 가압한 경우, 파면이 캐리어 전체를 가로질러, 그러나 그 위에 표면 개질 층을 갖지 않은 SC1 처리된 표면의 경우에 관찰된 것보다 느린 속도로 이동한다. 제어된 결합은 진공, 습식, 초음파, 및 최대 600℃의 열 공정을 포함한 모든 표준 FPD 공정을 견뎌내기에 충분하고, 즉 상기 제어된 결합은 캐리어로부터 얇은 유리의 움직임 또는 층간박리 없이 600℃ 가공 시험을 통과하였다. 탈결합은 상기 기재된 바와 같이 면도날 및/또는 캡톤™ 테이프로 박리함으로써 달성되었다. 2개의 상이한 PPFP 필름 (상기 기재된 바와 같이 침착됨)의 공정 적합성은 표 3에 나타나 있다. 실시예 3a의 PPFP 1은 C4F8/(C4F8+CF4)＝0으로 형성되었고, 즉 C4F8이 아닌 CF4/H2로 형성되었고, 실시예 3b의 PPFP 2는 C4F8/(C4F8+CF4)＝0.38로 침착되었다. 양쪽 유형의 PPFP 필름은 진공, SRD, 400℃ 및 600℃ 가공 시험을 견뎌냈다. 그러나, 20분의 PPFP 2의 초음파 세정 후에 이러한 가공을 견뎌내기에 불충분한 접착력을 나타내는 층간박리가 관찰된다. 그럼에도 불구하고, PPFP2의 표면 개질 층은, 초음파 가공이 필요하지 않는 경우처럼, 일부 적용에 유용할 수 있다.
<표 3> - PPFP 표면 개질 층의 공정 적합성 시험
Figure pct00009
상기 실시예 3a 및 3b에서, 각각의 캐리어 및 얇은 시트는 이글 XG® 유리였고, 여기서 캐리어는 150mm 직경 SMF 웨이퍼 630 마이크로미터 두께이고, 얇은 시트는 100 mm 제곱 100 마이크로미터 두께이다. 표면 개질 층에서의 작은 두께 때문에, 장치 제작시 오염을 유발할 수 있는 기체방출의 위험이 적다. 또한, 표면 개질 층이 다시 분해되는 것으로 보이지 않았기 때문에, 기체방출의 위험이 보다 더 적다. 또한, 표 3에 나타낸 바와 같이, 각각의 얇은 시트를 150℃에서 1시간 동안 진공 하에 열 처리하기 전에 SC1 공정을 사용하여 세정하였다.
표면 에너지를 제어하는데 상이한 방식으로 작용할 수 있는 또 다른 물질이 얇은 시트와 캐리어 사이의 실온 및 고온 결합력을 제어하도록 표면 개질 층으로서 사용될 수 있다. 예를 들어, 제어된 결합을 생성할 수 있는 결합 표면은 캐리어 및/또는 유리 얇은 시트를 실란 처리함으로써 생성될 수 있다. 적합한 표면 에너지를 생성하도록, 및 적용을 위해 충분한 열 안정성을 갖도록 실란이 선택된다. 처리될 캐리어 또는 얇은 시트를 공정, 예를 들어 O2 플라즈마 또는 UV-오존, 및 SC1 또는 표준 클린 투 (기술분야에 공지된 바와 같은 SC2) 세정에 의해 세정하여 표면 실란올 기와 반응하는 실란을 방해할 유기물 및 기타 불순물 (예를 들어, 금속)을 제거할 수 있다. 다른 화학물질을 기재로 하는 세척, 예를 들어 HF, 또는 H2SO4 세척 화학물질을 또한 사용할 수 있다. 캐리어 또는 얇은 시트는 (HMDS의 표면 개질 층과 관련해서 상기에서 논의된 바와 같이) 실란 적용 전에 표면 히드록실 농도를 제어하도록 가열할 수 있고/있거나, 실란 적용 후 표면 히드록실과의 실란 축합을 완료하도록 가열할 수 있다. 실란화 후 미반응 히드록실 기의 농도는 온도 ≥ 400℃에서 얇은 시트와 캐리어 사이의 영구 결합을 방지하도록, 즉 제어된 결합을 형성하도록 결합 전에 충분히 낮게 만들 수 있다. 이러한 접근법은 하기에 기재되어 있다.
실시예 4a
이어서, O2 플라즈마 및 SC1 처리된 결합 표면을 갖는 유리 캐리어를 톨루엔 중 1% 도데실트리에톡시실란 (DDTS)으로 처리하고, 150℃에서 진공 하에 1시간 동안 어닐링하여 축합을 완료하였다. DDTS 처리된 표면은 45 mJ/m2의 표면 에너지를 나타내었다. 표 4에 나타낸 바와 같이, 유리 얇은 시트 (SC1 세정되었고 400℃에서 진공 하에 1시간 동안 가열되었음)를 그 위에 DDTS 표면 개질 층을 갖는 캐리어 결합 표면에 결합시켰다. 상기 물품은 습식 및 진공 공정 시험을 견뎌냈지만 실란의 열 분해로 인해 캐리어 아래에서 버블 형성 없이 400℃ 초과의 열 공정을 견뎌내지 못했다. 상기 열 분해는 모든 선형 알콕시 및 클로로 알킬실란 R1xSi(OR2)y(Cl)z (여기서 x＝1 내지 3, 및 y+z ＝ 4-x, 양호한 열 안정성을 갖는 코팅을 생성하는 메틸, 디메틸, 및 트리메틸 실란 (x＝1 내지 3, R1＝CH3)은 제외함)의 경우에 예상된다.
실시예 4b
이어서, O2 플라즈마 및 SC1 처리된 결합 표면을 갖는 유리 캐리어를 톨루엔 중 1% 3,3,3, 트리플루오로프로필트리에톡시실란 (TFTS)으로 처리하고, 150℃에서 진공 하에 1시간 동안 어닐링하여 축합을 완료하였다. TFTS 처리된 표면은 47 mJ/m2의 표면 에너지를 나타내었다. 표 4에 나타낸 바와 같이, 유리 얇은 시트 (SC1 세정된 다음 400℃에서 진공 하에 1시간 동안 가열되었음)를 그 위에 TFTS 표면 개질 층을 갖는 캐리어 결합 표면에 결합시켰다. 상기 물품은 유리 캐리어에 대한 유리 얇은 시트의 영구 결합 없이 진공, SRD, 및 400℃ 공정 시험을 견뎌냈다. 그러나, 600℃ 시험은 실란의 열 분해로 인해 캐리어 아래에서 버블 형성을 초래했다. 이것은 프로필 기의 제한된 열 안정성 때문에 예상 밖의 일은 아니었다. 상기 샘플이 버블링으로 인해 600℃ 시험에 실패했지만, 상기 샘플의 물질 및 열 처리는 버블 및 그의 부작용, 예를 들어 표면 편평도의 감소, 또는 증가한 표면파형이 허용될 수 있는 일부 적용에 사용될 수 있다.
실시예 4c
이어서, O2 플라즈마 및 SC1 처리된 결합 표면을 갖는 유리 캐리어를 톨루엔 중 1% 페닐트리에톡시실란 (PTS)으로 처리하고, 200℃에서 진공 하에 1시간 동안 어닐링하여 축합을 완료하였다. PTS 처리된 표면은 54 mJ/m2의 표면 에너지를 나타내었다. 표 4에 나타낸 바와 같이, 유리 얇은 시트 (SC1 세정된 다음 400℃에서 진공 하에 1시간 동안 가열되었음)를 PTS 표면 개질 층을 갖는 캐리어 결합 표면에 결합시켰다. 상기 물품은 유리 캐리어와 유리 얇은 시트의 영구 결합 없이 진공, SRD, 및 최대 600℃의 열 공정을 견뎌냈다.
실시예 4d
이어서, O2 플라즈마 및 SC1 처리된 결합 표면을 갖는 유리 캐리어를 톨루엔 중 1% 디페닐디에톡시실란 (DPDS)으로 처리하고, 200℃에서 진공 하에 1시간 동안 어닐링하여 축합을 완료하였다. DPDS 처리된 표면은 47 mJ/m2의 표면 에너지를 나타내었다. 표 4에 나타낸 바와 같이, 유리 얇은 시트 (SC1 세정된 다음 400℃에서 진공 하에 1시간 동안 가열되었음)를 DPDS 표면 개질 층을 갖는 캐리어 결합 표면에 결합시켰다. 상기 물품은 유리 캐리어와 유리 얇은 시트의 영구 결합 없이 진공 및 SRD 시험, 뿐만 아니라 최대 600℃의 열 공정을 견뎌냈다.
실시예 4e
이어서, O2 플라즈마 및 SC1 처리된 결합 표면을 갖는 유리 캐리어를 톨루엔 중 1% 4-펜타플루오로페닐트리에톡시실란 (PFPTS)으로 처리하고, 200℃에서 진공 하에 1시간 동안 어닐링하여 축합을 완료하였다. PFPTS 처리된 표면은 57 mJ/m2의 표면 에너지를 나타내었다. 표 4에 나타낸 바와 같이, 유리 얇은 시트 (SC1 세정된 다음 400℃에서 진공 하에 1시간 동안 가열되었음)를 PFPTS 표면 개질 층을 갖는 캐리어 결합 표면에 결합시켰다. 상기 물품은 유리 캐리어와 유리 얇은 시트의 영구 결합 없이 진공 및 SRD 시험, 뿐만 아니라 최대 600℃의 열 공정을 견뎌냈다.
<표 4> - 실란 표면 개질 층의 공정 적합성 시험
Figure pct00010
상기 실시예 4a 내지 4e에서, 각각의 캐리어 및 얇은 시트는 이글 XG® 유리였고, 여기서 캐리어는 150 mm 직경 SMF 웨이퍼 630 마이크로미터 두께이고, 얇은 시트는 100 mm 제곱 100 마이크로미터 두께이다. 실란 층은 자기-조립 단분자층 (SAM)이었고, 따라서 대략 약 2nm 미만의 두께였다. 상기 실시예에서, SAM은 아릴 또는 알킬 비극성 꼬리기 및 모노, 디, 또는 트리-알콕시드 머리기를 갖는 유기실란을 사용하여 생성되었다. 이들은 유리 상의 실란올 표면과 반응하여 유기 관능기를 직접 부착시킨다. 비극성 머리기 사이의 보다 약한 상호작용이 유기 층을 구성한다. 표면 개질 층에서의 작은 두께 때문에, 장치 제작시 오염을 유발할 수 있는 기체방출의 위험이 거의 없다. 또한, 표면 개질 층이 실시예 4c, 4d, 및 4e에서 다시 분해되는 것으로 보이지 않았기 때문에, 기체방출의 위험이 보다 더 적다. 또한, 표 4에 나타낸 바와 같이, 각각의 유리 얇은 시트를 400℃에서 1시간 동안 진공 하에 열 처리하기 전에 SC1 공정을 사용하여 세정하였다.
실시예 4a-4e의 비교로부터 알 수 있듯이, 초기 실온 결합을 용이하게 하도록 결합 표면의 표면 에너지를 40 mJ/m2 초과가 되게 제어하는 것은 FPD 가공을 견뎌낼 것이고 그런데도 얇은 시트가 손상 없이 캐리어로부터 제거될 수 있게 할 제어된 결합을 생성하는 것에 대한 논의만이 아니다. 구체적으로, 실시예 4a-4e로부터 알 수 있듯이, 각각의 캐리어는 40 mJ/m2 초과의 표면 에너지를 가졌고, 이것은 물품이 진공 및 SRD 가공을 견뎌내도록 초기 실온 결합을 용이하게 하였다. 그러나, 실시예 4a 및 4b는 600℃ 가공 시험을 통과하지 못하였다. 상기에서 언급된 바와 같이, 특정 적용에 있어서, 결합이 고온까지 (예를 들어, ≥ 400℃, ≥ 500℃, 또는 ≥600℃, 최대 650℃, 물품이 사용될 수 있도록 고안된 공정에 적절하게) 가공을 결합의 분해 없이 얇은 시트 및 캐리어를 함께 보유하고, 또한 얇은 시트와 캐리어 사이에 영구 결합이 없도록 그러한 고온에서 일어나는 공유 결합을 제어하기에 불충분한 시점까지 견뎌내는 것이 또한 중요하다. 표 4에서 실시예에 의해 제시된 바와 같이, 방향족 실란, 특히 페닐 실란은 제어된 결합을 제공하는데 유용하며, 이는 초기 실온 결합을 촉진할 것이고, 고온 가공을 견딜 것이고, 여전히 얇은 시트가 손상 없이 캐리어로부터 제거되는 것을 허용할 것이다.
실시예 4, 3, 및 2에서 상기 기재된 분리는, 얇은 시트와 캐리어 사이의 결합 계면을 개질시키는 임의의 추가 열 또는 화학 에너지의 첨가 없이 실온에서 수행한다. 유일한 에너지 투입은 기계적 풀링 및/또는 박리력이다.
실시예 3 및 4에서 상기 기재된 물질을 캐리어에, 얇은 시트에, 또는 함께 결합될 캐리어 및 얇은 시트 표면 둘 다에 적용할 수 있다.
기체방출
전형적인 웨이퍼 결합 적용에서 사용되는 중합체 접착제는 일반적으로 10-100 마이크로미터 두께이고 그의 온도 한계에서 또는 그 근방에서 그의 질량의 약 5%를 손실한다. 두꺼운 중합체 필름으로부터 발생된 이러한 물질의 경우, 질량-분광측정법에 의해 질량 손실의 양, 또는 기체방출을 정량화하는 것이 용이하다. 다른 한편, 대략 10 nm 두께 이하의 얇은 표면 처리, 예를 들어 상기 기재된 플라즈마 중합체 또는 자기-조립 단분자층 표면 개질 층으로부터, 뿐만 아니라 열분해된 실리콘 오일의 얇은 층에 의해 기체방출을 측정하는 것은 보다 어렵다. 이러한 물질에 있어서, 질량-분광측정법은 충분히 감수성이지 않다. 그러나, 기체방출을 측정하는 다수의 다른 방법이 있다.
소량의 기체방출을 측정하는 첫 번째 방식은 표면 에너지 측정을 기준으로 하고, 도 6과 관련해서 기재될 것이다. 이 시험을 수행하기 위해, 도 6에 도시된 바와 같은 설정을 사용할 수 있다. 그 위에 시험할 표면 개질 층을 갖는 제1 기판, 또는 캐리어(900)는 표면(902)을 제공하고, 즉 표면 개질 층이 조성 및 두께가 시험할 표면 개질 층(30)에 상응한다. 제2 기판, 또는 커버(910)는 그의 표면(912)이 캐리어(900)의 표면(902)에 인접하지만, 그것과 접촉하지 않도록 놓여 있다. 표면(912)은 코팅되지 않은 표면, 즉 커버가 제조되는 맨 물질의 표면이다. 스페이서(920)는 캐리어(900) 및 커버(910) 사이의 여러 지점에 놓여 있고 이들을 서로 이격된 관계로 유지한다. 스페이서(920)는 하나에서 다른 하나로 물질의 이동을 허용하도록 커버(910)를 캐리어(900)로부터 분리하기에 충분히 두껍지만, 시험 동안에 표면(902 및 912)에서 챔버 분위기로부터의 오염의 양을 최소화하도록 충분히 얇아야 한다. 캐리어(900), 스페이서(920), 및 커버(910)는, 함께 시험 물품(901)을 형성한다.
시험 물품(901)을 조립하기 전에, 표면(902), 즉 그 위에 제공된 표면 개질 층을 갖는 캐리어(900)의 표면의 표면 에너지 그대로, 맨 표면(912)의 표면 에너지를 측정한다. 도 7에 나타낸 바와 같은 표면 에너지, 극성 및 분산 구성요소 둘 다는, 에스. 후(S. Wu) (1971)에 의해 개발된 이론 모델을 3종의 시험 액체; 물, 디아이오도메탄 및 헥사데칸의 세 접촉각에 피팅함으로써 측정되었다. (참조: 문헌 [S. Wu, J. Polym. Sci. C, 34, 19, 1971]).
조립 후, 시험 물품(901)을 가열 챔버(930)에 넣고, 시간-온도 사이클 내내 가열한다. 가열은 대기압에서 및 흐르는 N2 기체, 즉 2 표준 리터/분의 속도로 화살표(940)의 방향으로 흐르는 N2 기체 하에 수행한다.
가열 사이클 동안에, 표면(902)에서의 변화 (예를 들어, 증발, 열분해, 분해, 중합, 캐리어와의 반응, 및 탈습윤으로 인한 표면 개질 층에 대한 변화 포함)는 표면(902)의 표면 에너지에서의 변화에 의해 나타난다. 표면(902)의 표면 에너지에서의 변화 자체로는 반드시 표면 개질 층이 기체방출되었음을 의미하지 않지만, 그의 특성이, 예를 들어 상기 언급된 메카니즘으로 인해 변하고 있기 때문에 그 온도에서 물질의 일반적인 불안정성을 나타낸다. 따라서, 표면(902)의 표면 에너지에서의 변화가 적을수록, 표면 개질 층이 보다 안정적이다. 다른 한편으로는, 표면(902)에 대한 표면(912)의 근접성 때문에, 표면(902)으로부터 기체방출된 임의의 물질은 표면(912) 상에 수집될 것이고 표면(912)의 표면 에너지를 변화시킬 것이다. 따라서, 표면(912)의 표면 에너지에서의 변화는 표면(902) 상에 존재하는 표면 개질 층의 기체방출의 프록시가 된다.
따라서, 기체방출에 대한 한 시험은 커버 표면(912)의 표면 에너지에서의 변화를 사용한다. 구체적으로, ≥ 10 mJ/m2의 - 표면(912)의 - 표면 에너지에서의 변화가 있는 경우, 그러면 기체방출이 있다. 상기 규모의 표면 에너지에서의 변화는 물질 특성 및 장치 성능에서 필름 접착력의 손실 또는 분해를 유도할 수 있는 오염과 일치한다. ≤ 5 mJ/m2의 표면 에너지에서의 변화는 표면 에너지 측정의 반복성 및 표면 에너지의 불균일성에 가깝다. 상기 작은 변화는 최소의 기체방출과 일치한다.
도 7의 결과를 초래했던 시험 동안에, 캐리어(900), 커버(910), 및 스페이서(920)는, 뉴욕주 코닝 소재 코닝 인코포레이티드로부터 입수가능한 이글 XG 유리, 알칼리-무함유 알루미노-보로-실리케이트 디스플레이-등급 유리로 제조되었지만, 그러할 필요는 없다. 캐리어(900) 및 커버(910)는 150mm 직경 0.63mm 두께였다. 일반적으로, 캐리어(910) 및 커버(920)는 각각, 기체방출 시험이 바람직한, 캐리어(10) 및 얇은 시트(20)와 동일한 물질로 제조될 것이다. 상기 시험 동안, 실리콘 스페이서는 0.63 mm 두께, 2 mm 폭, 및 8 cm 길이였고, 이것에 의해 0.63 mm의 간격을 표면(902 및 912) 사이에 형성한다. 상기 시험 동안에, 챔버(930)를 9.2℃/분의 속도로 실온에서 시험-한계 온도까지 순환되고, 그래프에서 "어닐링 시간"으로서 나타낸 바와 같은 다양한 시간 동안 시험-한계 온도에서 유지되고, 이어서 퍼니스 속도로 200℃까지 냉각되는 MPT-RTP600s 신속 열 가공 장비에 포함시켰다. 오븐을 200℃로 냉각시킨 후, 시험 물품을 제거했고, 시험 물품을 실온으로 냉각시킨 후, 각 표면(902 및 912)의 표면 에너지를 다시 측정하였다. 따라서, 예로서, 물질 #1에 대해, 450℃의 한계 온도로 시험한, 커버 표면 에너지에서의 변화에 관한 데이터, 선(1003)을 이용하여, 데이터를 다음과 같이 수집하였다. 0분에서의 데이터 포인트는 75 mJ/m2 (제곱 미터당 밀리-줄)의 표면 에너지를 나타내고, 맨 유리의 표면 에너지이고, 즉 아직 시간-온도 사이클이 수행되지 않았다. 1분에서의 데이터 포인트는 다음과 같이 수행된 시간-온도 사이클 후에 측정된 바와 같은 표면 에너지를 나타낸다: (표면(902)을 제공하도록 캐리어(900)에 표면 개질 층으로서 사용된 물질 #1을 갖는) 물품(901)을 실온, 및 대기압에서 가열 챔버(930)에 넣고; 챔버를 2 표준 리터/분의 N2 기체 흐름 하에, 9.2℃/분의 속도로 450℃의 시험-한계 온도까지 가열하고, 450℃의 시험-한계 온도에서 1분 동안 유지하고; 이어서 챔버를 1℃/분의 속도로 300℃까지 냉각되도록 하고, 이어서 물품(901)을 챔버(930)로부터 제거하고; 이어서 물품을 (N2가 흐르는 분위기 없이) 실온으로 냉각되도록 하고; 이어서 표면(912)의 표면 에너지를 측정했고 1분 동안의 포인트로서 선(1003)에 플롯팅하였다. 이어서 물질 #1 (선(1003, 1004))에 대해 남아있는 데이터 포인트, 뿐만 아니라 물질 #2 (선(1203, 1204)), 물질 #3 (선(1303, 1304)), 물질 #4 (선(1403, 1404)), 물질 #5 (선(1503, 1504)), 및 물질 #6 (선(1603, 및 1604))에 대한 데이터 포인트를, 적절히 어닐링 시간의 분이 시험-한계 온도, 450℃, 또는 600℃에서의 유지 시간에 상응하는 유사한 방식으로 결정하였다. 상응하는 표면 개질 층 물질 (물질 #1-6)에 대한 표면(902)의 표면 에너지를 대표하는, 선(1001, 1002, 1201, 1202, 1301, 1302, 1401, 1402, 1501, 1502, 1601, 및 1602)에 대한 데이터 포인트를, 표면(902)의 표면 에너지를 각 시간-온도 사이클 후에 측정한 점을 제외하고, 유사한 방식으로 결정하였다.
상기 조립 공정, 및 시간-온도 순환을, 하기 기재된 바와 같은 6개 상이한 물질에 대해 수행하고, 결과를 도 7에 그래프로 나타내었다. 6개 물질 중, 물질 #1-4는 상기 기재된 표면 개질 층 물질에 상응한다. 물질 #5 및 #6은 비교 실시예이다.
물질 #1은 CHF3-CF4 플라즈마 중합된 플루오로중합체이다. 상기 물질은 상기 실시예 3b에서의 표면 개질 층과 일치한다. 도 7에 나타낸 바와 같이, 선(1001 및 1002)은 캐리어의 표면 에너지가 유의하게 변하지 않았음을 보여준다. 따라서, 상기 물질은 450℃ 내지 600℃의 온도에서 매우 안정적이다. 또한, 선(1003 및 1004)에 나타낸 바와 같이, 커버의 표면 에너지도 유의하게 변하지 않았고, 즉 변화는 ≤ 5mJ/m2이었다. 따라서, 450℃ 내지 600℃에서 상기 물질과 연관된 기체방출은 없었다.
물질 #2는 페닐트리에톡시실란의 1% 톨루엔 용액으로부터 침착되고 진공 오븐에서 30분 동안 190℃에서 경화된 자기-조립 단분자층 (SAM)인 페닐실란이다. 상기 물질은 상기 실시예 4c의 표면 개질 층과 일치한다. 도 7에 나타낸 바와 같이, 선(1201 및 1202)은 캐리어의 표면 에너지에서의 약간의 변화를 나타낸다. 상기 언급된 바와 같이, 이것은 표면 개질 층에서의 약간의 변화를 나타내고, 비교해서, 물질 #2가 물질 #1보다 다소 덜 안정적이다. 그러나, 선(1203 및 1204)에 의해 주지된 바와 같이, 캐리어의 표면 에너지에서의 변화는 ≤ 5mJ/m2이고, 표면 개질 층에 대한 변화가 기체방출을 유발하지 않았음을 보여준다.
물질 #3은 펜타플루오로페닐트리에톡시실란의 1% 톨루엔 용액으로부터 침착되고 진공 오븐에서 30분 동안 190℃에서 경화된 SAM인 펜타플루오로페닐실란이다. 상기 물질은 상기 실시예 4e의 표면 개질 층과 일치한다. 도 7에 나타낸 바와 같이, 선(1301 및 1302)은 캐리어의 표면 에너지에서의 약간의 변화를 나타낸다. 상기 언급된 바와 같이, 이것은 표면 개질 층에서의 약간의 변화를 나타내고, 비교해서, 물질 #3이 물질 #1보다 다소 덜 안정적이다. 그러나, 선(1303 및 1304)에 의해 주지된 바와 같이, 캐리어의 표면 에너지에서의 변화는 ≤ 5mJ/m2이고, 표면 개질 층에 대한 변화가 기체방출을 유발하지 않았음을 보여준다.
물질 #4는 YES HMDS 오븐에서 140℃에서 증기로부터 침착된 헥사메틸디실라잔 (HMDS)이다. 상기 물질은 상기 표 2의 실시예 2b의 표면 개질 층과 일치한다. 도 7에 나타낸 바와 같이, 선(1401 및 1402)은 캐리어의 표면 에너지에서의 약간의 변화를 나타낸다. 상기 언급된 바와 같이, 이것은 표면 개질 층에서의 약간의 변화를 나타내고, 비교해서, 물질 #4가 물질 #1보다 다소 덜 안정적이다. 또한, 물질 #4에 대한 캐리어의 표면 에너지에서의 변화는 물질 #2 및 #3 중 임의의 것의 것보다 크고, 비교해서, 물질 #4가 물질 #2 및 #3보다 다소 덜 안정적임을 나타낸다. 그러나, 선(1403 및 1404)에 의해 주지된 바와 같이, 캐리어의 표면 에너지에서의 변화는 ≤ 5mJ/m2이고, 표면 개질 층에 대한 변화가 커버의 표면 에너지에 영향을 미쳤던 기체방출을 유발하지 않았음을 보여준다. 그러나, 이것은 HMDS가 기체방출하는 방식과 일치한다. 즉, HMDS는 커버의 표면 에너지에 영향을 미치지 않고, 일부 전자장치 제작 장비 및/또는 가공에 영향을 미칠 수 없는 암모니아 및 물을 기체방출한다. 다른 한편으로는, 기체방출의 생성물이 얇은 시트와 캐리어 사이에 트래핑되는 경우, 2차 기체방출 시험과 관련해서 하기에 언급된 바와 같은, 다른 문제가 있을 수 있다.
물질 #5는 글리시독시프로필트리에톡시실란의 1% 톨루엔 용액으로부터 침착되고 진공 오븐에서 30분 동안 190℃에서 경화된 SAM인 글리시독시프로필실란이다. 이것은 비교 실시예 물질이다. 선(1501 및 1502)에 의해 나타낸 바와 같이, 캐리어의 표면 에너지에서는 비교적 작은 변화가 있지만, 선(1503 및 1504)에 의해 나타낸 바와 같이 커버의 표면 에너지에서는 유의한 변화가 있다. 즉, 물질 #5가 캐리어 표면에서 비교적 안정적이었지만, 실제로 커버 표면 상에서 유의한 양의 물질을 기체방출했고, 커버 표면 에너지는 ≥ 10mJ/m2만큼 변화하였다. 600℃에서 10분이 끝날 때 표면 에너지가 10 mJ/m2 내에 있지만, 그 시간 동안의 변화는 10mJ/m2을 초과한다. 예를 들어, 1 및 5분에서의 데이터 포인트를 참조한다. 이론에 의해 얽매이는 것을 원하지는 않지만, 5분 내지 10분에 표면 에너지에서의 약간의 증가는 기체방출된 물질의 일부가 분해되어 커버 표면에서 떨어지게 할 가능성이 있다.
물질 #6은 5 ml 다우 코닝(Dow Corning) 704 확산 펌프 오일 테트라메틸테트라페닐 트리실록산 (다우 코닝으로부터 입수가능함)을 캐리어 상에 분배하고, 이를 500℃ 핫 플레이트에 공기 중에서 8분 동안 놓음으로써 제조된 실리콘 코팅 DC704이다. 샘플 제조의 완료는 가시적인 연기의 종료에 의해 주지된다. 샘플을 상기 방식으로 제조한 후, 상기 기재된 기체방출 시험을 수행하였다. 이것은 비교 실시예 물질이다. 도 7에 나타낸 바와 같이, 선(1601 및 1602)은 캐리어의 표면 에너지에서의 약간의 변화를 나타낸다. 상기 언급된 바와 같이, 이것은 표면 개질 층에서의 약간의 변화를 나타내고, 비교해서, 물질 #6이 물질 #1보다 덜 안정적이다. 또한, 선(1603 및 1604)에 의해 주지된 바와 같이, 캐리어의 표면 에너지에서의 변화는 ≥ 10mJ/m2이고, 유의한 기체방출을 나타낸다. 보다 특히, 450℃의 시험-한계 온도에서, 10분 동안의 데이터 포인트는 약 15 mJ/m2의 표면 에너지에서의 감소를 나타내고, 1 및 5분에서의 데이터 포인트의 경우는 표면 에너지에서 훨씬 더 큰 감소를 나타낸다. 유사하게, 600℃ 시험-한계 온도에서의 순환 동안 커버의 표면 에너지에서의 변화인, 커버의 표면 에너지에서의 감소는 10분 데이터 포인트에서 약 25 mJ/m2이었고, 5분에서는 다소 더 컸고, 1분에서는 다소 더 적었다. 전체적으로, 시험의 전 범위에 걸쳐 상기 물질의 경우에 유의한 양의 기체방출이 나타났다.
유의하게, 물질 #1-4의 경우, 시간-온도 순환 전반에 걸친 표면 에너지는 커버 표면이 맨 유리의 표면 에너지와 일치하는 표면 에너지에 남아있고, 즉 캐리어 표면으로부터 기체방출된 수집된 물질이 없음을 보여준다. 물질 #4의 경우, 표 2와 관련해서 언급된 바와 같이, 캐리어 및 얇은 시트 표면이 제조되는 방식은 물품 (표면 개질 층을 통해 캐리어와 함께 결합된 얇은 시트)이 FPD 가공을 견뎌낼지의 여부에 있어서 큰 차이가 있다. 따라서, 도 7에 나타낸 물질 #4의 실시예가 기체방출할 수 없지만, 상기 물질은 표 2의 논의와 관련해서 언급된 바와 같이 400℃ 또는 600℃ 시험을 견뎌낼 수도 있고 또는 견뎌내지 못할 수도 있다.
소량의 기체방출을 측정하는 두 번째 방식은 조립 물품을 기준으로 하고, 즉 얇은 시트가 표면 개질 층을 통해 캐리어에 결합되고, 기체방출을 결정하는데 퍼센트 버블 영역에서의 변화를 사용하는 방법이다. 즉, 물품을 가열하는 동안, 캐리어와 얇은 시트 사이에 형성된 버블은 표면 개질 층의 기체방출을 나타낸다. 1차 기체방출 시험과 관련해서 상기 언급된 바와 같이, 매우 얇은 표면 개질 층의 기체방출을 측정하는 것은 어렵다. 이러한 2차 시험에서, 얇은 시트 아래의 기체방출은 얇은 시트와 캐리어 사이의 강한 접착력에 의해 제한될 수 있다. 그럼에도 불구하고, ≤ 10nm 두께의 층 (예를 들어, 플라즈마 중합된 물질, SAM, 및 열분해된 실리콘 오일 표면 처리)은, 그의 보다 적은 절대 질량 손실에도 불구하고, 열 처리 동안에 계속 버블을 생성할 수 있다. 그리고 얇은 시트와 캐리어 사이의 버블의 생성은 얇은 시트 상의 장치 가공 동안에 패턴 발생, 포토리소그래피 가공, 및/또는 배향과 관련된 문제를 유발할 수 있다. 또한, 얇은 시트와 캐리어 사이의 결합된 영역의 경계에서의 버블링은 하류 공정을 오염시키는 한 공정으로부터의 공정 유체와 관련된 문제를 유발할 수 있다. 기체방출을 나타내는, ≥ 5의 % 버블 영역에서의 변화가 유의하고, 바람직하지 않다. 다른 한편으로는 ≤ 1의 % 버블 영역에서의 변화는 유의하지 않고 기체방출이 없었다는 표시이다.
등급 1000 클린 룸에서 수동 결합으로 결합된 얇은 유리의 평균 버블 영역은 1%이다. 결합된 캐리어에서 %버블은 캐리어, 얇은 시트, 및 표면 제조의 청정도의 함수이다. 이들 초기 결함이 열 처리 후 버블 성장을 위한 핵형성 부위로서 작용하기 때문에, 열 처리시 1% 미만의 버블 영역에서의 임의의 변화는 샘플 제조의 가변성 내에 있다. 상기 시험을 수행하기 위해, 투시도 유닛을 갖는 상업적으로 입수가능한 데스크탑 스캐너 (엡손 익스프레션(Epson Expression) 10000XL 포토)를 사용하여 결합 직후의 얇은 시트 및 캐리어를 결합시킨 영역의 1차 스캔 영상을 만들었다. 표준 엡손 소프트웨어를 사용하고 508 dpi (50 마이크로미터/픽셀) 및 24 bit RGB를 사용하여 부분을 스캔하였다. 영상 가공 소프트웨어는 먼저, 필요에 따라, 샘플의 상이한 섹션의 영상을 단일 영상으로 스티칭하고, 스캐너 인공물을 (스캐너에서 샘플 없이 수행된 검정 보정 참조 스캔을 사용하여) 제거함으로써 영상을 제조한다. 이어서 결합된 영역은 표준 영상 가공 기법, 예컨대 경계화, 구멍 충전, 침식/확장, 및 블로브 분석을 사용하여 분석한다. 보다 새로운 엡손 익스프레션 11000XL 포토를 또한 유사한 방식으로 사용할 수 있다. 전송 모드에서, 결합 영역에서의 버블이 스캔 영상에서 보이고 버블 영역에 대한 값을 결정할 수 있다. 이어서, 버블 영역을 총 결합 영역 (즉, 얇은 시트와 캐리어 사이의 총 중복되는 영역)과 비교하여 총 결합 영역에 대한 결합 영역에서의 버블의 % 영역을 계산한다. 이어서 샘플을 MPT-RTP600s 신속 열 가공 시스템에서 N2 분위기 하에 300℃, 450℃, 및 600℃의 시험-한계 온도에서, 최대 10분 동안 열 처리한다. 구체적으로, 수행되는 시간-온도 사이클은: 물품을 실온 및 대기압에서 가열 챔버로 삽입하고; 이어서 챔버를 분당 9℃의 속도로 시험-한계 온도까지 가열하고; 챔버를 시험-한계 온도에서 10분 동안 유지하고; 이어서 챔버를 퍼니스 속도로 200℃까지 냉각시키고; 물품을 챔버로부터 제거하여 실온으로 냉각되도록 하고; 이어서 물품을 광학 스캐너로 다시 스캔하는 것을 포함하였다. 이어서, 2차 스캔으로부터의 % 버블 영역을 상기에서와 같이 계산하고 1차 스캔으로부터의 % 버블 영역과 비교하여 % 버블 영역에서의 변화 (Δ% 버블 영역)를 결정하였다. 상기 언급된 바와 같이, ≥ 5%의 버블 영역에서의 변화는 유의하고 기체방출의 표시이다. % 버블 영역에서의 변화는 본래 % 버블 영역에서의 가변성 때문에 측정 기준으로서 선택하였다. 즉, 대부분의 표면 개질 층은 얇은 시트 및 캐리어를 제조한 후 및 이들을 결합시키기 전에 취급 및 청정도로 인해 1차 스캔에서 약 2%의 버블 영역을 갖는다. 그러나, 물질 사이에 변화가 일어날 수 있다. 1차 기체방출 시험 방법과 관련해서 기재된 동일한 물질 #1-6을 2차 기체방출 시험 방법에서 다시 사용하였다. 이들 물질 중, 물질 #1-4는 1차 스캔에서 약 2% 버블 영역을 나타냈고, 한편 물질 #5 및 #6은 1차 스캔에서 유의하게 보다 큰 버블 영역, 즉 약 4%를 나타내었다.
2차 기체방출 시험의 결과를 도 8 및 9와 관련해서 기재할 것이다. 물질 #1-3에 대한 기체방출 시험 결과는 도 8에 나타내고, 한편 물질 #4-6에 대한 기체방출 시험 결과는 도 9에 나타낸다.
물질 #1에 대한 결과는 도 8에서 정사각형 데이터 포인트로서 나타나 있다. 도면으로부터 알 수 있듯이, % 버블 영역에서의 변화는 300℃, 450℃, 및 600℃의 시험-한계 온도의 경우에 0에 근접했다. 따라서, 물질 #1은 이들 온도에서 기체방출을 나타내지 않는다.
물질 #2에 대한 결과는 도 8에서 마름모형 데이터 포인트로서 나타나 있다. 도면으로부터 알 수 있듯이, % 버블 영역에서의 변화는 450℃ 및 600℃의 시험-한계 온도의 경우에 1 미만이다. 따라서, 물질 #2는 이들 온도에서 기체방출을 나타내지 않는다.
물질 #3에 대한 결과는 도 8에서 삼각형 데이터 포인트로서 나타나 있다. 도면으로부터 알 수 있듯이, 물질 #1에 대한 결과와 유사하게, % 버블 영역에서의 변화는 300℃, 450℃, 및 600℃의 시험-한계 온도의 경우에 0에 근접했다. 따라서, 물질 # 1은 이들 온도에서 기체방출을 나타내지 않는다.
물질 #4에 대한 결과는 도 9에서 원형 데이터 포인트로서 나타나 있다. 도면으로부터 알 수 있듯이, % 버블 영역에서의 변화는 300℃의 시험-한계 온도의 경우에 0에 근접하지만, 일부 샘플의 경우에 450℃ 및 600℃의 시험-한계 온도에서 1%에 근접하고, 그 동일한 물질의 다른 샘플의 경우에 450℃ 및 600℃의 시험-한계 온도에서 약 5%이다. 물질 #4에 대한 결과는 매우 불일치하고, 얇은 시트 및 캐리어 표면이 HMDS 물질과 결합시키기 위해 제조되는 방식에 좌우된다. 샘플 수행이 샘플이 제조되는 방식에 좌우되는 방식은 상기 표 2와 관련해서 기재된 이러한 물질의 실시예, 및 관련된 논의와 일치한다. 이러한 물질에 있어서, 450℃ 및 600℃ 시험-한계 온도에 대해 1%에 가까운 % 버블 영역에서의 변화를 갖는 샘플이, 상기 기재된 분리 시험에 따르는 캐리어로부터 얇은 시트의 분리를 허용하지 않았다는 점에 주목하였다. 즉, 얇은 시트와 캐리어 사이의 강한 접착력은 버블 발생을 제한했을 수 있다. 다른 한편으로, 5%에 가까운 % 버블 영역에서의 변화를 갖는 샘플은 캐리어로부터 얇은 시트의 분리를 허용했다. 따라서, 기체방출을 갖지 않았던 샘플은 캐리어 및 얇은 시트를 함께 점착시키는 온도 처리 후 (캐리어로부터 얇은 시트의 제거를 막는) 증가한 접착력의 바람직하지 않은 결과를 가졌고, 한편 얇은 시트 및 캐리어의 제거를 허용했던 샘플은 기체방출의 바람직하지 않은 결과를 가졌다.
물질 #5에 대한 결과는 도 9에서 삼각형 데이터 포인트로서 나타나 있다. 도면으로부터 알 수 있듯이, % 버블 영역에서의 변화는 300℃의 시험-한계 온도의 경우에 약 15%이고, 450℃ 및 600℃의 보다 높은 시험-한계 온도의 경우에 그 값을 상당히 넘는다. 따라서, 물질 #5는 이들 온도에서 유의한 기체방출을 나타낸다.
물질 #6에 대한 결과는 도 9에서 정사각형 데이터 포인트로서 나타나 있다. 이 도면으로부터 알 수 있듯이, % 버블 영역에서의 변화는 300℃의 시험-한계 온도의 경우에 2.5%를 넘고, 450℃ 및 600℃의 시험-한계 온도의 경우에 5%를 넘는다. 따라서, 물질 #6은 450℃ 및 600℃의 시험-한계 온도에서 유의한 기체방출을 나타낸다.
전자 장치의 제조를 위해
본원에 기재된 제어된 결합의 한 용도는 물품-캐리어 및 그에 결합된 얇은 시트를 갖는 것 포함-을 제조하는 것이며, 이는 결과적으로, 전자 장치, 예를 들어, TFT, OLED (유기 발광 물질 포함), PV 장치, 터치 센서, 인터포저, 집적 회로, 저항기-커패시터 회로, 및 디스플레이를 제조하는데 사용된다.
아무튼, 보다 두꺼운 시트를 위해 현재 설계된 바와 같은 전자 장치 가공 장비는 전자-장치 구성요소, 또는 전자 장치의 부품을, 물품의 시트 위에 배치하도록 유리 물품을 가공하는데 사용될 수 있다. 전자 장치 구성요소는 상기 기재된 제어된 결합을 통해 캐리어에 결합된 얇은 시트의 부분(들) 상에 배치되어야 하고, 그에 의해 얇은 시트는 전자 장치를 제조하는데 필요한 온도로 가공한 후에도 캐리어로부터 분리가능한 채로 남아있다. 장치 가공은, 예를 들어 ≥ 400℃, ≥ 500℃, ≥ 600℃, 또는 최대 650℃, 및 일부 경우에, 최대 700℃의 온도에서 가공하는 것을 포함할 수 있다. 상기 기재된 바와 같이, 적합한 표면 개질 층은 얇은 시트가 -이러한 온도로 가공한 후에도- 적어도 얇은 시트에 대한 손상 없이, 바람직하게는 얇은 시트 및 캐리어 둘 다에 대한 손상 없이 캐리어로부터 제거가능한 채로 남아있도록 선택될 수 있다. 임의의 수의 전자-장치 구성요소는 전자 장치가 완성되거나 적합한 중간 스테이지에 있을 때까지, 이와 같이 수행하기 위한 임의의 수의 단계에서 배치될 수 있다. 물품은 전자 장치 가공 전에 조립될 수 있거나, 전자 장치 제조 공정의 부품으로서 조립될 수 있다.
장치 가공은 물품을 전체 장치 가공 전반에서 온전하게 유지하는 것을 포함할 수 있거나, 물품을 공정 중 하나 이상의 시점에서 다이싱하는 것을 포함할 수 있다. 예를 들어, 장치 가공은 하나의 전자-장치 구성요소를 물품 상에 형성하고, 이어서 물품을 2개 이상의 부분으로 다이싱하며, 이어서 이를 추가 가공, 즉 이전 단계에서의 배치로부터 전자 장치의 추가의 구성요소를 시트 상에 또는 시트 상에 존재하는 전자-장치 구성요소 상에 배치하는 것을 포함할 수 있다. 다이싱 단계는 물품의 각각의 부분이 캐리어에 결합된 채로 남아있는 얇은 시트의 부분을 포함하도록, 또는 단지 다이싱된 부분의 하위세트만이 이러한 배열을 포함하도록 행해질 수 있다. 임의의 다이싱된 부분 내에서, 그 부분에서의 얇은 시트의 전체 영역은 그 부분에서의 캐리어의 전체 영역에 결합된 채로 남아있을 수 있다.
완성까지 또는 중간 스테이지까지의 장치 가공 후, 장치 및 장치가 배치된 얇은 시트의 부분은, 캐리어로부터 제거될 수 있다. 얇은 시트는 그 전체로 제거될 수도 있거나, 그의 부분이 남아있는 부분으로부터 분리되고 그 부분이 캐리어로부터 제거될 수 있다. 제거는 물품으로부터 그 전체로, 또는 그로부터 다이싱된 부분 중 하나 이상으로부터 일어날 수 있다.
반도체 및/또는 인터포저 가공에서 얇은 웨이퍼를 가공하기 위한 용도
표면 개질 층 (물질 및 연관된 결합 표면 열 처리 포함)을 통한 제어된 결합의 또 다른 용도는, 예를 들어 FEOL 가공에서와 같이, 온도 ≥ 400℃ (예를 들어 ≥ 450℃, ≥ 500℃, ≥ 550℃, ≥ 600℃)를 필요로 하는 공정에서 얇은 시트를 가공하기 위해 캐리어 상의 얇은 시트의 사용을 제공하는 것이다. 즉, 얇은 시트는 이후에 박화하지 않아도 되는 두께로 가공되는 웨이퍼일 수 있다. 상기 실시예 2e, 3a, 3b, 4c, 4d, 및 4e에 의해 예시된 바와 같은, 표면 개질 층 (물질 및 결합 표면 열 처리 포함)을 사용하여 이러한 온도 조건 하에 캐리어의 재사용을 제공할 수 있다. 구체적으로, 이들 표면 개질 층을 사용하여 얇은 시트 및 캐리어의 결합 영역 사이의 중복되는 영역의 표면 에너지를 변경할 수 있고, 이로써 전체 얇은 시트를 가공 후 캐리어로부터 분리할 수 있다. 얇은 시트는 모두 한 번에 분리할 수도 있거나, 예를 들어, 먼저 얇은 시트의 부분 상에 제조된 장치를 제거하고 그 후에 임의의 남아있는 부분을 제거하여 재사용을 위해 캐리어를 세정하는 경우와 같이 구획으로 분리할 수도 있다. 얇은 시트의 전체로서의 제거에 의한 바와 같이, 또는 더한 합이 전체 얇은 시트가 되는 얇은 시트의 다이싱된 구획의 제거에 의한 바와 같이, 전체 얇은 시트를 캐리어로부터 제거하는 경우에, 단순히 그 위에 또 다른 얇은 시트를 놓음으로써 캐리어를 그대로 재사용할 수 있다. 대안적으로, 캐리어를 세정하고 표면 개질 층을 새로 형성함으로써 또 다시 얇은 시트를 지니도록 제조할 수 있다. 표면 개질 층이 얇은 시트의 캐리어와의 영구 결합을 방지하기 때문에, 이들은 온도가 ≥ 600℃인 공정에 사용할 수 있다. 물론, 이들 표면 개질 층은 온도 ≥ 600℃에서 가공하는 동안에 결합 표면 에너지를 제어할 수 있지만, 이들은 또한 보다 저온, 예를 들어 온도 ≥ 400℃ (예를 들어 ≥ 450℃, ≥ 500℃, ≥ 550℃)에서 가공을 견뎌낼 얇은 시트 및 캐리어 조합물을 제조하는데 사용할 수 있고, 예를 들어 BEOL 가공에서, 이러한 보다 저온 적용에서 기체방출 없이 (실시예 3a, 3b, 4c, 4d, 및 4e의 물질의 경우에) 결합을 제어하도록 사용할 수 있다. 더욱이, 물품의 열 가공이 400℃를 초과하지 않을 경우, 실시예 2c, 2d, 4b에 의해 예시된 바와 같은 표면 개질 층을 또한 이러한 동일한 방식으로 사용할 수 있다. 얇은 시트는 ≤ 200 마이크로미터의 두께를 갖는 폴리실리콘 또는 단결정 실리콘 웨이퍼, 실리콘 웨이퍼, 유리, 세라믹, 유리-세라믹, 석영, 사파이어일 수 있고, FEOL 가공에서 그 위에 RC 회로, IC 또는 다른 전자 장치를 형성하기 위해 예를 들어 온도 ≥ 500℃에서 가공할 수 있다. FEOL 가공 후에, 웨이퍼는 전자 장치를 손상시키지 않으면서 캐리어로부터 용이하게 제거할 수 있다. 그러나, 제거 전에, 웨이퍼는, 예를 들어 BEOL 가공에서와 같이, 보다 저온 가공을 추가로 겪을 수 있다.
표면 개질 층 (물질 및 연관된 결합 표면 열 처리 포함)을 통해 제어된 결합의 제2 용도는 인터포저를 제조하는 것이다. 보다 구체적으로, 표면 개질 층을 사용하여 충분한 분리력이 결합에 의해 유발된 얇은 시트 또는 캐리어에 대한 손상 없이 얇은 시트 (또는 그의 부분)를 캐리어로부터 분리할 수 있지만, 캐리어에 대해서 얇은 시트를 보유하기에 충분한 결합력이 가공 전반에 유지되는, 제어된 결합의 영역을 형성할 수 있다. 이 경우에, 얇은 시트는 예를 들어 실리콘, 폴리실리콘, 단결정 실리콘, 유리, 세라믹, 유리-세라믹, 석영, 사파이어를 포함한 임의의 적합한 물질로부터 제조된 웨이퍼일 수 있고, 예를 들어 ≤200 마이크로미터의 두께를 가질 수 있는 인터포저이다.
인터포저의 예 및 그의 제조는 이제 도 10-12를 참조하여 기재할 것이다.
도 10을 참조하면, 얇은 시트(20)는 제어된 결합 영역(40)에 의해 캐리어(10)에 결합될 수 있다.
이러한 실시양태에서, 캐리어(10)는 유리 기판 또는 유리와 유사한 표면 에너지를 갖는 또 다른 적합한 물질, 예를 들어, 실리콘, 폴리실리콘, 단결정 실리콘, 세라믹, 유리-세라믹, 사파이어 또는 석영일 수 있다. 유리 기판을 사용하는 이점은 최소 두께 편차를 갖는 평평한 시트가 값비싼 캐리어 기판에 대한 필요를 회피하면서, 상대적으로 저비용으로 획득될 수 있다는 것이다. 추가적으로, 유리를 사용하면, 고품질이 비용 효과적인 방식으로 달성될 수 있다. 즉, 매우 균일한 두께의 유리 기판이 매우 저렴하게 제조될 수 있고, 캐리어로 사용될 수 있다. 그러나, 본 개시내용의 표면 개질 층을 사용하면, 캐리어는, 웨이퍼가 최종 두께로 박화될 것인 경우에서와 같이 낮은 총 두께 편차를 갖는 고정밀도 캐리어일 필요가 없다. 즉, 캐리어 상의 웨이퍼가 박화될 때, 캐리어 내의 임의의 편차가 박화 시 박화된 웨이퍼 내에 존재할 것이기 때문에, 캐리어는 총 두께 편차에 대해 매우 엄격하게 제어되어야 한다. 웨이퍼가 이미 최종 두께일 때 웨이퍼 상에 장치를 형성하는 것을 가능하게 하는 본 개시내용의 표면 개질 층을 사용하면, 캐리어의 총 두께 편차는 훨씬 덜 중요하다.
이러한 실시양태에서, 얇은 시트(20)는 인터포저(56)를 형성하는데 사용된다. 시트는 예를 들어 폴리실리콘 또는 단결정 실리콘 웨이퍼를 포함한 실리콘, 석영, 사파이어, 세라믹 또는 유리일 수 있다. 시트(20)는 ≤200 마이크로미터의 두께를 가질 수 있다. 인터포저(56)는 각각 주변부(52) 및 비아의 어레이(50)을 가지며, 여기서 어레이(50)는 주변부(57)를 갖는다. 10개의 인터포저(56)를 도시하였지만, 임의의 적합한 수-1 포함-가 하나의 얇은 시트(20) 상에 배치될 수 있다. 설명의 편의를 위해, 각각의 인터포저(56)를 단지 하나의 비아의 어레이(50)를 갖는 것으로 도시하였으나, 그러할 필요는 없고; 대신에 임의의 인터포저(56)는 하나 초과의 어레이(50)를 가질 수 있다. 또한, 각각의 인터포저가 동일한 수의 어레이(50)를 갖는 것으로 도시하였으나, 그러할 필요는 없고; 인터포저 중 임의의 수 (0 포함)가 동일한 수의 어레이(50)를 가질 수 있다. 추가적으로, 어레이(50)는 전형적으로 비아의 동일한 수 및 패턴을 가질 것이나, 그러할 필요는 없다. 설명의 편의를 위해, 비아(60)는 단지 인터포저(56) 중 하나의 어레이(50) 중 하나 상에만 도시하였으나, 그러할 필요는 없으며, 즉 남아있는 인터포저(56) 중 어느 하나 이상은 비아(60)의 하나 이상의 어레이(50)를 가질 수 있다.
이제, 도 10의 선 11-11을 따라 취한 단면도인 도 11을 참조할 것이다. 비아(60)는 관통 비아 또는 블라인드 비아, 즉 시트(20)의 두께 내에서 종결되는 비아를 포함할 수 있다. 비아(60)는 직경(62)을 갖고, 피치(64)에서 이격된다. 직경(62)을 동일한 것으로 도시하였으나, 그러할 필요는 없으며, 즉 하나의 인터포저(56) 상에 하나의 어레이(50) 또는 다양한 어레이(50)에서 다양한 직경의 비아가 있을 수 있다. 직경(62)은 예를 들어 5 마이크로미터 내지 150 마이크로미터일 수 있다. 유사하게, 비아(62)는 동일한 피치(64)에서 이격되었으나, 그러할 필요는 없으며, 즉 다양한 피치가 하나의 얇은 시트(20) 상의 하나의 인터포저(56) 또는 다양한 인터포저(56) 상의 하나의 어레이(50) 또는 다양한 어레이(50) 내에 존재할 수 있다. 피치는 예를 들어 제곱 밀리미터당 1 내지 20개 비아가 있도록 할 수 있고, 인터포저의 설계 및 적용에 따라 좌우될 것이다. 추가적으로, 물질(61)은 비아(60) 중 어느 하나 이상에 존재할 수 있다. 물질(61)은 전기 전도성 물질, 전기 절연 물질, 또는 그의 조합일 수 있다. 예를 들어, 전도성 물질은 비아의 주변부 상에서, 즉 그의 외측 직경(62)에서 형성될 수 있고, 다양한 전도성 물질 또는 절연 물질이 나머지의 비아 안을 충전하는데 사용될 수 있다.
이제, 도 11과 유사한 도면이나, 인터포저(56) 상에 배치되고 비아(들)(60)에 접속된 장치/구조체를 갖는 도 12를 참조할 것이다. 도 12에 도시된 바와 같이, 장치(66)는 복수의 비아(60) 상에 배치되고 이와 접속될 수 있다. 장치(66)는 집적 회로; MEMS; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; CPU; SRAM; DRAM, eDRAM; ROM, EEPROM; 플래쉬 메모리; 인터포저; 내장된 수동 장치; 및 실리콘, 실리콘-게르마늄, 갈륨 아르세나이드 및 갈륨 니트라이드으로부터 제조된 마이크로장치를 포함할 수 있다. 단지 하나의 장치(66)를 도시하였지만, 장치(56)의 어레이를 포함한, 하나의 인터포저(56) 상에 임의의 적합한 수의 장치(66)가 있을 수 있다. 대안적으로, 구조체(68)는 단지 하나의 비아(60) 상에 배치되고 그와 접속될 수 있다. 구조체(68)은 땜납 범프; 금속 포스트; 금속 필라; 상호접속 라우팅; 상호접속 라인; 절연 산화물 층; 및 실리콘, 폴리실리콘, 실리콘 디옥시드, 실리콘 (옥시)니트라이드, 금속 (예를 들어, Cu, Al, W), 저 k 유전체, 중합체 유전체, 금속 질소화물 및 금속 규화물로 이루어진 군으로부터 선택된 물질로부터 형성된 구조체를 포함할 수 있다. 단지 하나의 구조체(68)를 도시하였으나, 구조체의 어레이(들)(56)을 포함한, 하나의 인터포저(56) 상에 임의의 적합한 수의 구조체(68)가 있을 수 있다. 또한, 하나 이상의 구조체(68)는 장치(66) 상에 배치될 수 있다.
제어된 결합 영역(40)에서, 캐리어(10) 및 얇은 시트(20)는, 중복되는 전체 영역 상에서 캐리어(10) 및 얇은 시트(20)가 접속되나, 고온 가공, 예를 들어 온도 ≥ 400℃, 예를 들어 ≥ 450℃, ≥ 500℃, ≥ 550℃, ≥ 600℃, 및 최대 약 650℃, 또는 일부 경우에 700℃까지에서의 가공 후에도 서로로부터 분리될 수 있도록 서로에 대해 결합된다.
상기 실시예 2a, 2e, 3a, 3b, 4c, 4d, 및 4e에 의해 예시된 바와 같은, 물질 및 결합 표면 열 처리를 포함한 표면 개질 층(30)을 사용하여 캐리어(10)와 얇은 시트(20) 사이에 제어된 결합 영역(40)을 제공할 수 있다. 구체적으로, 이들 표면 개질 층은 캐리어(10) 또는 얇은 시트(20) 상의 어레이(50)의 주변부(52) 내에 형성될 수 있다. 따라서, 물품(2)이 장치 가공 동안에 고온에서 가공되는 경우, 주변부(52)에 의해 결합된 영역 내에 캐리어(10)와 얇은 시트(20) 사이의 제어된 결합이 제공될 수 있고, 이로써 분리력은 (얇은 시트 또는 캐리어에 대한 파국 손상 없이) 상기 영역에서 얇은 시트 및 캐리어를 분리할 수 있지만, 얇은 시트 및 캐리어는 초음파 가공을 포함한 가공 동안에 층간박리되지 않을 것이다. 추가적으로, 표면 개질 층의 매우 얇은 두께, 즉 100 나노미터 미만, 40 나노미터 미만, 10 나노미터 미만, 및 일부 경우에 약 2 나노미터의 두께 때문에, 웨이퍼와 표면 개질 층 사이의 CTE 부정합으로 인한 웨이퍼에 대한 영향은 없다 (보다 두꺼운 접착제 층, 즉 대략 40-60 마이크로미터 또는 그 초과의 경우에 있는 바와 같이). 추가적으로, 얇은 시트와 캐리어 사이의 기체발생을 제한할 필요가 있는 경우, 실시예 3b, 4c 및 4e의 표면 개질 층 물질이 사용될 수 있다.
이어서, 주변부(52)를 갖는 인터포저(56) (각각 비아(60)의 어레이(50)를 가짐)의 추출 동안, 주변부(52) 내의 얇은 시트(20)의 부분은 주변부(52)를 따른 얇은 시트의 가공 후에 및 분리 후에 캐리어(10)로부터 간단히 분리될 수 있다. 대안적으로, 얇은 시트(20) (및 대안적으로 얇은 시트(20) 및 캐리어(10) 둘 다)는 선(5)을 따라 다이싱될 수 있으며, 그에 의해 인터포저(56) 주변부(52)보다 큰 얇은 시트(20)의 구획이 캐리어(10), 또는 캐리어가 얇은 시트(20)와 함께 다이싱되는 경우에서와 같은 캐리어(10)의 구획으로부터 제거될 수 있다. 표면 개질 층이 얇은 시트와 캐리어의 영구적 결합을 방지하도록 결합 에너지를 제어하기 때문에, 이들은 온도가 ≥ 600℃인 공정에 사용될 수 있다. 물론, 이들 표면 개질 층이 온도 ≥ 600℃에서 가공 동안 결합 표면 에너지를 제어할 수 있지만, 이들은 또한 보다 저온, 예를 들어 ≥ 400℃ (예를 들어 ≥ 450℃, ≥ 500℃, ≥ 550℃)에서 가공을 견딜 것인 얇은 시트 및 캐리어 조합물을 제조하는데 사용될 수 있고, 이러한 보다 저온 적용에 사용될 수 있다. 더욱이, 물품의 열 가공이 400℃를 초과하지 않을 경우, 실시예 2c, 2d, 4b에 의해 예시된 바와 같은 표면 개질 층을 또한 이러한 동일한 방식으로 -일부 경우에는, 다른 공정 요건에 따라- 결합 표면 에너지를 제어하도록 사용할 수 있다. 더욱이, 상기 언급한 바와 같이, 실시예 3b, 4c 및 4e의 표면 개질 층 물질은 얇은 시트와 캐리어 사이의 기체방출이 우려되는 경우에 사용힐 수 있다.
결론
본 발명의 상기 기재된 실시양태, 특히 임의의 "바람직한" 실시양태는 단지 본 발명의 다양한 원리의 명확한 이해를 위해 기재된 수행의 가능한 실시예라는 것이 강조되어야 한다. 많은 변화 및 변형이 본 발명의 취지 및 다양한 원리로부터 실질적으로 벗어나지 않으면서 본 발명의 상기 기재된 실시양태에 대해 수행될 수 있다. 모든 이러한 변경 및 변형이 본 개시내용 및 본 발명의 범위 내에 포함되고 하기의 청구범위에 의해 보호되도록 의도된다.
예를 들어, 많은 실시양태의 표면 개질 층(30)은 캐리어(10) 상에 형성된 것으로 나타나 있고 논의되어 있지만, 대신에, 또는 부가적으로, 얇은 시트(20) 상에 형성될 수도 있다. 즉, 실시예 4 및 3에 기재된 바와 같은 물질을 함께 결합될 면의 캐리어(10)에, 얇은 시트(20)에, 또는 캐리어(10)와 얇은 시트(20) 둘 다에 적용할 수 있다.
또한, 일부 표면 개질 층(30)이 물품(2)을 400℃, 또는 600℃의 온도에서 가공한 후에도 얇은 시트(20)가 캐리어(10)로부터 제거될 수 있도록 결합 강도를 제어하는 것으로 기재되었지만, 물론 물품(2)을, 물품이 통과했던 구체적 시험의 온도보다 낮은 온도에서 가공할 수 있고, 여전히 얇은 시트(20) 또는 캐리어(10)의 손상 없이 얇은 시트(20)를 캐리어(10)로부터 제거하는 동일한 능력을 달성할 수 있다.
추가로, 제어된 결합 개념은 본원에서 캐리어 및 얇은 시트와 함께 사용될 수 있는 것으로 기재되었지만, 특정 상황에서 이들은 유리, 세라믹, 또는 유리 세라믹의 보다 두꺼운 시트 사이의 결합을 제어하도록 적용될 수 있고, 시트 (또는 그의 부분)를 서로로부터 탈착시키는 것이 바람직할 수 있다.
추가로, 제어된 결합 개념은 본원에서 유리 캐리어 및 유리 얇은 시트와 함께 유용한 것으로 기재되었지만, 캐리어는 다른 물질, 예를 들어 세라믹, 유리 세라믹, 또는 금속으로 제조될 수 있다. 유사하게, 캐리어에 제어가능하게 결합된 시트는 다른 물질, 예를 들어 세라믹 또는 유리 세라믹으로 제조될 수 있다.

Claims (15)

  1. 캐리어 결합 표면을 갖는 캐리어;
    내부에 적어도 하나의 비아를 갖고, 시트 결합 표면을 추가로 포함하는 시트;
    표면 개질 층
    을 포함하는 물품이며,
    캐리어 결합 표면은 시트 결합 표면과 그 사이에 표면 개질 층을 갖도록 결합되고, 여기서 표면 개질 층은
    (i) 분당 9.2℃의 속도로 실온에서 500℃까지 순환되고, 500℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하고;
    (ii) 분당 9.2℃의 속도로 실온에서 400℃까지 순환되고, 400℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 시험 #2에 따른 표면 개질 층으로부터의 기체방출이 없고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하는 것
    중 적어도 하나를 특징으로 갖는 것인 물품.
  2. 제1항에 있어서, 시트가 실리콘, 석영, 사파이어, 세라믹 또는 유리를 포함하는 것인 물품.
  3. 캐리어 결합 표면을 갖는 캐리어;
    ≤ 200 마이크로미터 두께를 포함하고, 시트 결합 표면을 추가로 포함하고, 실리콘, 석영 또는 사파이어를 포함하는 웨이퍼 시트;
    표면 개질 층
    을 포함하는 물품이며,
    캐리어 결합 표면은 시트 결합 표면과 그 사이에 표면 개질 층을 갖도록 결합되고, 여기서 표면 개질 층은
    (i) 분당 9.2℃의 속도로 실온에서 500℃까지 순환되고, 500℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하고;
    (ii) 분당 9.2℃의 속도로 실온에서 400℃까지 순환되고, 400℃의 온도에서 10분 동안 유지되고, 이어서 퍼니스 속도로 300℃까지 냉각되는 챔버에서 가열함으로써 물품을 온도 사이클에 적용하고, 이어서 상기 물품을 상기 챔버로부터 제거하고, 상기 물품을 실온으로 냉각되도록 한 후에, 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고, 시험 #2에 따른 표면 개질 층으로부터의 기체방출이 없고, 분리를 실온에서 실행할 때 캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트가 캐리어로부터 분리될 수 있도록 하는 것
    중 적어도 하나를 특징으로 갖는 것인 물품.
  4. 제1항 또는 제2항에 있어서, 적어도 하나의 비아가 ≤ 150 마이크로미터의 직경을 갖고 내부에 전기 전도성 물질을 포함하는 것인 물품.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 시트가 시트 결합 표면 반대편의 장치 표면을 포함하고, 상기 장치 표면은 집적 회로; MEMS; CPU; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; 인터포저; 내장된 수동 장치; 및 실리콘, 실리콘-게르마늄, 갈륨 아르세나이드 및 갈륨 니트라이드 상에 또는 그로부터 제조된 마이크로장치로 이루어진 군으로부터 선택된 장치의 어레이를 포함하는 것인 물품.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 가열 동안 표면 개질 층으로부터의 기체방출이 없으며, 여기서 표면 개질 층으로부터의 기체방출은
    (a) 커버의 표면 에너지의 변화가 기체방출 시험 #1에 따라 600℃의 시험-한계 온도에서 ≥ 15 mJ/m2이고;
    (b) % 버블 영역의 변화가 기체방출 시험 #2에 따라 600℃의 시험-한계 온도에서 ≥ 5인 것
    중 적어도 하나로 규정된 것인 물품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 표면 개질 층이 a) 플라즈마 중합된 플루오로중합체; 및 b) 방향족 실란 중 하나를 포함하는 것인 물품.
  8. 캐리어 결합 표면을 갖는 캐리어를 수득하고;
    내부에 적어도 하나의 비아를 갖고, 시트 결합 표면을 추가로 포함하는 시트를 수득하며, 여기서 캐리어 결합 표면 및 시트 결합 표면 중 적어도 하나는 그 위에 표면 개질 층을 포함하고;
    캐리어를 결합 표면을 갖는 시트 및 표면 개질 층에 결합시켜 물품을 형성하고;
    물품을 전공정 (front-end-of-line; FEOL) 가공에 적용하며, 여기서 FEOL 가공 후 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고,
    캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트를 캐리어로부터 제거하는 것
    을 포함하는, 인터포저를 제조하는 방법.
  9. 제8항에 있어서, 시트가 실리콘, 석영, 사파이어, 세라믹 또는 유리를 포함하는 것인 방법.
  10. 캐리어 결합 표면을 갖는 캐리어를 수득하고;
    두께 ≤ 200 마이크로미터를 갖고, 실리콘, 석영 또는 사파이어를 포함하고, 시트 결합 표면을 추가로 포함하는 웨이퍼 시트를 수득하며, 여기서 캐리어 결합 표면 및 시트 결합 표면 중 적어도 하나는 그 위에 표면 개질 층을 포함하고;
    캐리어를 결합 표면을 갖는 시트 및 표면 개질 층에 결합시켜 물품을 형성하고;
    물품을 전공정 (FEOL) 가공에 적용하며, 여기서 FEOL 가공 후 캐리어 및 시트가 하나는 고정되고 다른 하나는 중력을 받는 경우에 서로로부터 분리되지 않고,
    캐리어 및 시트 중 더 얇은 것이 2개 이상의 조각으로 부서지지 않으면서 시트를 캐리어로부터 제거하는 것
    을 포함하는, 실리콘 웨이퍼 시트를 가공하는 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, FEOL 가공이
    (i) 500℃ 내지 700℃의 가공-챔버 온도; 및
    (ii) DRIE (건식 반응성 이온 에치); PVD; CVD TiN; PECVD SiO2; 전해질 Cu 도금; Cu 어닐링; 계측; Cu CMP; Cu (H2O2 + H2SO4) + Ti (DHF) 습식 에치; 스퍼터 접착 층; 스퍼터 시드 층; 리소그래피 (포토레지스트, 노출, 스트립, 에치 Cu) 중 적어도 하나
    중 적어도 하나를 포함하는 것인 방법.
  12. 제8항, 제9항 및 제11항 중 어느 한 항에 있어서, 적어도 하나의 비아가 ≤ 150 마이크로미터의 직경을 갖고 내부에 전기 전도성 물질을 포함하는 것인 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서, 시트가 시트 결합 표면 반대편의 장치 표면을 포함하고, 상기 장치 표면은
    (i) 집적 회로; MEMS; CPU; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; 인터포저; 내장된 수동 장치; 및 실리콘, 실리콘-게르마늄, 갈륨 아르세나이드 및 갈륨 니트라이드 상에 또는 그로부터 제조된 마이크로장치로 이루어진 군으로부터 선택된 장치의 어레이; 및
    (ii) 땜납 범프; 금속 포스트; 금속 필라; 상호접속 라우팅; 상호접속 라인; 절연 산화물 층; 및 실리콘, 폴리실리콘, 실리콘 디옥시드, 실리콘 (옥시)니트라이드, 금속, 저 k 유전체, 중합체 유전체, 금속 질소화물 및 금속 규화물로 이루어진 군으로부터 선택된 물질로부터 형성된 구조체로 이루어진 군으로부터 선택된 적어도 하나의 구조체
    중 적어도 하나를 포함하는 것인 방법.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서, 가열 동안 표면 개질 층으로부터의 기체방출이 없으며, 여기서 표면 개질 층으로부터의 기체방출은
    (a) 커버의 표면 에너지의 변화가 기체방출 시험 #1에 따라 600℃의 시험-한계 온도에서 ≥ 15 mJ/m2이고;
    (b) % 버블 영역의 변화가 기체방출 시험 #2에 따라 600℃의 시험-한계 온도에서 ≥ 5인 것
    중 적어도 하나로 규정된 것인 방법.
  15. 제8항 내지 제14항 중 어느 한 항에 있어서, 표면 개질 층이 a) 플라즈마 중합된 플루오로중합체; 및 b) 방향족 실란 중 하나를 포함하는 것인 방법.
KR1020167012335A 2013-10-14 2014-10-14 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품 KR102355656B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361890524P 2013-10-14 2013-10-14
US61/890,524 2013-10-14
PCT/US2014/060340 WO2015057605A1 (en) 2013-10-14 2014-10-14 Carrier-bonding methods and articles for semiconductor and interposer processing

Publications (2)

Publication Number Publication Date
KR20160070179A true KR20160070179A (ko) 2016-06-17
KR102355656B1 KR102355656B1 (ko) 2022-01-26

Family

ID=51799328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167012335A KR102355656B1 (ko) 2013-10-14 2014-10-14 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품

Country Status (8)

Country Link
US (1) US10510576B2 (ko)
EP (1) EP3058587B1 (ko)
JP (2) JP6873702B2 (ko)
KR (1) KR102355656B1 (ko)
CN (1) CN106133899B (ko)
SG (1) SG11201602919PA (ko)
TW (1) TWI632612B (ko)
WO (1) WO2015057605A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
TWI654088B (zh) * 2014-01-27 2019-03-21 美商康寧公司 用於聚合物表面與載具之受控接合之物件及方法
US10046542B2 (en) 2014-01-27 2018-08-14 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
JP2017518954A (ja) 2014-04-09 2017-07-13 コーニング インコーポレイテッド デバイスで改質された基体物品、およびそれを製造する方法
US9368436B2 (en) * 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
US9640419B2 (en) * 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
TWI689630B (zh) 2014-11-05 2020-04-01 美商康寧公司 底部向上電解質通孔鍍覆方法
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
WO2016209897A1 (en) * 2015-06-26 2016-12-29 Corning Incorporated Methods and articles including a sheet and a carrier
US10121759B2 (en) * 2015-11-04 2018-11-06 Kulicke And Soffa Industries, Inc. On-bonder automatic overhang die optimization tool for wire bonding and related methods
US10177114B2 (en) * 2015-11-25 2019-01-08 Invensas Corporation Hybrid 3D/2.5D interposer
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
TW201816900A (zh) * 2016-08-01 2018-05-01 美商康寧公司 玻璃基底的電子封裝與其形成方法
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
TW201822282A (zh) * 2016-09-09 2018-06-16 美商康寧公司 具有通孔的低表面粗糙度基板及其製作方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
CN106783726A (zh) * 2016-12-30 2017-05-31 苏州爱彼光电材料有限公司 复合衬底及其制备方法、半导体器件
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
JP7260523B2 (ja) 2017-08-18 2023-04-18 コーニング インコーポレイテッド ポリカチオン性高分子を使用した一時的結合
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
WO2019118660A1 (en) 2017-12-15 2019-06-20 Corning Incorporated Method for treating a substrate and method for making articles comprising bonded sheets
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11035807B2 (en) 2018-03-07 2021-06-15 General Electric Company Thermal interposer for a cryogenic cooling system
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11664357B2 (en) * 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
US10748798B1 (en) * 2019-07-01 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Wireless camera wafer for vacuum chamber diagnostics
US10971472B2 (en) * 2019-07-09 2021-04-06 Mikro Mesa Technology Co., Ltd. Method of liquid assisted bonding
CN111226311B (zh) 2020-01-07 2021-01-29 长江存储科技有限责任公司 金属-电介质键合方法和结构
KR20230125003A (ko) * 2020-12-23 2023-08-28 엔테그리스, 아이엔씨. 가스 저장 시스템 및 가스 저장 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10353530A1 (de) * 2003-11-14 2005-06-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers
US20110308739A1 (en) * 2010-06-21 2011-12-22 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP2012209545A (ja) * 2011-03-17 2012-10-25 Sekisui Chem Co Ltd 半導体積層体の製造方法
US20130037960A1 (en) * 2011-08-09 2013-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures in 3d integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
US20130203265A1 (en) * 2012-02-08 2013-08-08 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer

Family Cites Families (291)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4625913Y1 (ko) 1967-12-08 1971-09-06
US3722181A (en) 1970-05-22 1973-03-27 Du Pont Chromatographic packing with chemically bonded organic stationary phases
IE35508B1 (en) 1971-08-11 1976-03-03 Intercontinental Chem Co Ltd Method of forming adhesive bonds between surfaces
JPS5057657A (ko) 1973-09-22 1975-05-20
GB1583544A (en) 1977-07-25 1981-01-28 Uop Inc Metal-clad laminates
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
US4397722A (en) 1981-12-31 1983-08-09 International Business Machines Corporation Polymers from aromatic silanes and process for their preparation
US4599243A (en) 1982-12-23 1986-07-08 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4849284A (en) 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4822466A (en) 1987-06-25 1989-04-18 University Of Houston - University Park Chemically bonded diamond films and method for producing same
US4810326A (en) 1987-08-31 1989-03-07 International Business Machines Corporation Interlaminate adhesion between polymeric materials and electrolytic copper surfaces
US5141800A (en) 1989-02-02 1992-08-25 Chemical Fabrics Corporation Method of making laminated PTFE-containing composites and products thereof
US5357726A (en) 1989-02-02 1994-10-25 Chemfab Corporation Composite materials for structural end uses
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5073181A (en) 1990-08-09 1991-12-17 Corning Incorporated Method of protecting glass surfaces using submicron refractory particles
CA2065918A1 (en) 1991-04-22 1992-10-23 Bradley W. Reed Liquid membrane modules with minimal effective membrane thickness and methods of making the same
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
CA2110499C (en) 1991-06-14 1998-06-23 Stanislaw L. Zukowski Surface modified porous expanded polytetrafluoroethylene and process for making
US5222494A (en) 1991-07-31 1993-06-29 Cyberonics, Inc. Implantable tissue stimulator output stabilization system
JP3039070B2 (ja) 1991-10-09 2000-05-08 住友電気工業株式会社 弗素樹脂被覆物
FR2690279B1 (fr) 1992-04-15 1997-10-03 Picogiga Sa Composant photovoltauique multispectral.
US5482896A (en) 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
US5616179A (en) 1993-12-21 1997-04-01 Commonwealth Scientific Corporation Process for deposition of diamondlike, electrically conductive and electron-emissive carbon-based films
US5554680A (en) 1994-02-16 1996-09-10 E. I. Du Pont De Nemours And Company Heat-resistant perfluoroelastomer composition
JP3081122B2 (ja) 1994-07-18 2000-08-28 シャープ株式会社 基板搬送用治具及びそれを用いた液晶表示素子の製造方法
US5413940A (en) 1994-10-11 1995-05-09 Taiwan Semiconductor Manufacturing Company Process of treating SOG layer using end-point detector for outgassing
EP0764704B1 (en) 1995-09-25 2000-03-08 Dow Corning Corporation Use of preceramic polymers as electronic adhesives
JPH11513713A (ja) 1995-10-13 1999-11-24 ザ ダウ ケミカル カンパニー コートされたプラスチック基材
US5661618A (en) 1995-12-11 1997-08-26 International Business Machines Corporation Magnetic recording device having a improved slider
US5888591A (en) 1996-05-06 1999-03-30 Massachusetts Institute Of Technology Chemical vapor deposition of fluorocarbon polymer thin films
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
WO2004079826A1 (ja) 1996-10-22 2004-09-16 Mitsutoshi Miyasaka 薄膜トランジスタの製造方法、及び表示装置と電子機器
US5820991A (en) 1997-02-24 1998-10-13 Cabo; Ana M. Fused glass sheets having ceramic paint and metal foil and method of making same
DE19711459A1 (de) 1997-03-19 1998-09-24 Flachglas Automotive Gmbh Verfahren zur Herstellung einer gebogenen Verbundsicherheitsglasscheibe
JP3551702B2 (ja) 1997-05-08 2004-08-11 カシオ計算機株式会社 液晶表示素子とその駆動方法
US5972152A (en) 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6687969B1 (en) 1997-05-16 2004-02-10 Micron Technology, Inc. Methods of fixturing flexible substrates and methods of processing flexible substrates
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
WO1999010927A1 (en) 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
US5966622A (en) 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices
US6852650B2 (en) 1998-02-05 2005-02-08 Asm Japan K.K. Insulation film on semiconductor substrate and method for forming same
EP2261915A3 (en) 1998-02-23 2011-03-09 Kabushiki Kaisha Toshiba Information storage medium, information playback method and apparatus and information recording method
US6159385A (en) 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation
EP1048628A1 (de) 1999-04-30 2000-11-02 Schott Glas Polymerbeschichtete Dünnglasfoliensubstrate
JP3202718B2 (ja) 1999-02-23 2001-08-27 鹿児島日本電気株式会社 表示装置製造用治具及びそれを用いた表示装置の製造方法
US6387736B1 (en) 1999-04-26 2002-05-14 Agilent Technologies, Inc. Method and structure for bonding layers in a semiconductor device
US6338901B1 (en) 1999-05-03 2002-01-15 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
US6824879B2 (en) 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
SG93210A1 (en) 1999-06-29 2002-12-17 Univ Singapore Method for lamination of fluoropolymer to metal and printed circuit board (pcb) substrate
TW544727B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
WO2001057920A1 (en) 2000-02-01 2001-08-09 Analog Devices, Inc. Process for wafer level treatment to reduce stiction and passivate micromachined surfaces and compounds used therefor
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6528145B1 (en) 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
DE10034737C2 (de) * 2000-07-17 2002-07-11 Fraunhofer Ges Forschung Verfahren zur Herstellung einer permanenten Entformungsschicht durch Plasmapolymerisation auf der Oberfläche eines Formteilwerkzeugs, ein nach dem Verfahren herstellbares Formteilwerkzeug und dessen Verwendung
US6649540B2 (en) 2000-11-09 2003-11-18 The Boc Group, Inc. Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2824821B1 (fr) 2001-05-17 2003-08-29 Essilor Int Procede de preparation d'un verre apte au debordage, verre ainsi obtenu et procede de debordage d'un tel verre
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
JP5415658B2 (ja) 2001-05-28 2014-02-12 三菱樹脂株式会社 中間膜用粘着シート及び透明積層体
JP4036018B2 (ja) 2001-06-20 2008-01-23 昭和電工株式会社 有機発光素子および発光材料
ATE370107T1 (de) 2001-06-29 2007-09-15 Crystal Syst Beschlagungsresistente transparente artikel, stoffe, die eine hydrophile anorganische schicht hoher härte bilden und verfahren zur herstellung einer beschlagungsarmen linse
US6735982B2 (en) 2001-07-12 2004-05-18 Intel Corporation Processing relatively thin glass sheets
US6649212B2 (en) 2001-07-30 2003-11-18 Guardian Industries Corporation Modified silicon-based UV absorbers useful in crosslinkable polysiloxane coatings via sol-gel polymerization
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP2003077187A (ja) 2001-08-30 2003-03-14 Toshiba Corp 光ディスクの製造方法
JP2003071937A (ja) 2001-09-05 2003-03-12 Toppan Printing Co Ltd 積層体及びその製造方法、並びに多層回路基板
US7033910B2 (en) 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6528351B1 (en) 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
US6814833B2 (en) 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US6521857B1 (en) 2001-11-19 2003-02-18 Geomat Insights, Llc Plasma enhanced bonding method and device
US6699798B2 (en) 2002-04-24 2004-03-02 Intel Corporation Promoting adhesion of fluoropolymer films to semiconductor substrates
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
KR101005989B1 (ko) 2002-06-11 2011-01-05 코니카 미놀타 홀딩스 가부시키가이샤 표면 처리 방법 및 광학 부품
WO2004014644A1 (ja) 2002-08-07 2004-02-19 Kabushiki Kaisha Toyota Chuo Kenkyusho 密着層を備える積層体及び保護膜を備える積層体
JP2006516302A (ja) 2002-09-18 2006-06-29 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド アルキル−水素シロキサンの分解を防止する添加剤
DE20215401U1 (de) 2002-10-07 2004-02-19 Schott Glas Verbund aus einem Dünnstsubsrat und einem Trägersubstrat mit lösbarem Verbindungsmittel
EP1573788A3 (en) 2002-11-20 2005-11-02 Reveo, Inc. Method and system for fabricating multi layer devices on a substrate
JP2004178891A (ja) 2002-11-26 2004-06-24 Mitsubishi Electric Corp 電子放出型発光素子の製造方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
PT1568071T (pt) * 2002-11-29 2019-06-17 Fraunhofer Ges Forschung Pastilha com camada de separação e camada de suporte e seu processo de fabrico
US6762074B1 (en) 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
US6964201B2 (en) 2003-02-25 2005-11-15 Palo Alto Research Center Incorporated Large dimension, flexible piezoelectric ceramic tapes
US7089635B2 (en) 2003-02-25 2006-08-15 Palo Alto Research Center, Incorporated Methods to make piezoelectric ceramic thick film arrays and elements
TWI361814B (en) 2003-03-07 2012-04-11 Kuraray Co Plastic bonding method
US7220656B2 (en) 2003-04-29 2007-05-22 Micron Technology, Inc. Strained semiconductor by wafer bonding with misorientation
US6969166B2 (en) 2003-05-29 2005-11-29 3M Innovative Properties Company Method for modifying the surface of a substrate
JP2005014599A (ja) 2003-05-30 2005-01-20 Toyota Central Res & Dev Lab Inc 樹脂シート及びエレクトロルミネッセンス表示装置
FR2855909B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US20040258850A1 (en) 2003-06-18 2004-12-23 Ann Straccia Environmentally friendly reactive fixture to allow localized surface engineering for improved adhesion to coated and non-coated substrates
US20050001201A1 (en) 2003-07-03 2005-01-06 Bocko Peter L. Glass product for use in ultra-thin glass display applications
FR2859312B1 (fr) 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
US7242041B2 (en) 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
US20050069713A1 (en) 2003-09-30 2005-03-31 Rahul Gupta Capillary coating method
WO2005036604A2 (en) 2003-10-09 2005-04-21 E.I. Dupont De Nemours And Company Apparatus and method for supporting a flexible substrate during processing
US6992371B2 (en) 2003-10-09 2006-01-31 Freescale Semiconductor, Inc. Device including an amorphous carbon layer for improved adhesion of organic layers and method of fabrication
US20050081993A1 (en) 2003-10-16 2005-04-21 Ilkka Steven J. Method of bonding glass
GB0326537D0 (en) 2003-11-14 2003-12-17 Koninkl Philips Electronics Nv Flexible devices
US20050118742A1 (en) 2003-11-17 2005-06-02 Frank Henning Method for reducing the adhesive properties of MEMS and anti-adhesion-coated device
GB0327093D0 (en) 2003-11-21 2003-12-24 Koninkl Philips Electronics Nv Active matrix displays and other electronic devices having plastic substrates
US7041608B2 (en) 2004-02-06 2006-05-09 Eastman Kodak Company Providing fluorocarbon layers on conductive electrodes in making electronic devices such as OLED devices
US7147891B2 (en) 2004-02-11 2006-12-12 Dionex Corporation Polymer substrate coated with weak cationic-exchange functional layer
US7087134B2 (en) 2004-03-31 2006-08-08 Hewlett-Packard Development Company, L.P. System and method for direct-bonding of substrates
JP2005300972A (ja) 2004-04-13 2005-10-27 Seiko Epson Corp 表示装置の製造方法及び基板貼り合わせ装置
JP2006003684A (ja) 2004-06-18 2006-01-05 Nikon Corp 基板レスフィルタの製造方法
ITMI20041252A1 (it) 2004-06-22 2004-09-22 Solvay Solexis Spa Composizioni perfluoroelastomeriche
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
US20060134362A1 (en) 2004-12-17 2006-06-22 3M Innovative Properties Company Optically clear pressure sensitive adhesive
WO2006093639A1 (en) 2005-03-01 2006-09-08 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006255926A (ja) * 2005-03-15 2006-09-28 Teijin Ltd 積層フィルム
CN101175633B (zh) 2005-04-19 2011-12-21 宇部兴产株式会社 聚酰亚胺薄膜层合体
US20060246218A1 (en) 2005-04-29 2006-11-02 Guardian Industries Corp. Hydrophilic DLC on substrate with barrier discharge pyrolysis treatment
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US20070020451A1 (en) 2005-07-20 2007-01-25 3M Innovative Properties Company Moisture barrier coatings
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
CN101242951B (zh) 2005-08-09 2012-10-31 旭硝子株式会社 薄板玻璃层压体以及利用薄板玻璃层压体的显示装置的制造方法
US8039049B2 (en) 2005-09-30 2011-10-18 Tokyo Electron Limited Treatment of low dielectric constant films using a batch processing system
US7462551B2 (en) 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
US7901743B2 (en) 2005-09-30 2011-03-08 Tokyo Electron Limited Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing system
JP2007138144A (ja) 2005-10-18 2007-06-07 Hitachi Chem Co Ltd シリカ系被膜形成用組成物
KR20070047114A (ko) 2005-11-01 2007-05-04 주식회사 엘지화학 플렉서블 기판을 구비한 소자의 제조방법 및 이에 의해제조된 플렉서블 기판을 구비한 소자
WO2007055142A1 (en) 2005-11-11 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
FR2893750B1 (fr) 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
US20070134784A1 (en) 2005-12-09 2007-06-14 Halverson Kurt J Microreplicated microarrays
KR100831562B1 (ko) 2006-03-23 2008-05-21 주식회사 엘지화학 유연성 기판 반송용 점착제 조성물
US7737035B1 (en) 2006-03-31 2010-06-15 Novellus Systems, Inc. Dual seal deposition process chamber and process
WO2007121524A1 (en) 2006-04-20 2007-11-01 Epitactix Pty Ltd. Method of manufacture and resulting structures for semiconductor devices
WO2007129554A1 (ja) 2006-05-08 2007-11-15 Asahi Glass Company, Limited 薄板ガラス積層体、薄板ガラス積層体を用いた表示装置の製造方法および、支持ガラス基板
KR101358255B1 (ko) 2006-06-27 2014-02-05 엘지디스플레이 주식회사 광경화 타입 소수성 몰드 및 그 제조방법
JPWO2008007622A1 (ja) * 2006-07-12 2009-12-10 旭硝子株式会社 保護ガラス付ガラス基板、保護ガラス付ガラス基板を用いた表示装置の製造方法及び剥離紙用シリコーン
US20080044588A1 (en) 2006-08-15 2008-02-21 Sakhrani Vinay G Method for Treating a Hydrophilic Surface
US8084103B2 (en) 2006-08-15 2011-12-27 Sakhrani Vinay G Method for treating a hydrophilic surface
JP2008072087A (ja) 2006-08-16 2008-03-27 Kyoto Univ 半導体装置および半導体装置の製造方法、ならびに表示装置
WO2008044884A1 (en) 2006-10-13 2008-04-17 Sunwoo Amc Co., Ltd. Laminating film of plastic/teflon-silicon and method for preparing the same
JP5008381B2 (ja) 2006-11-15 2012-08-22 富士フイルム株式会社 可撓性基板を用いた有機エレクトロルミネッセンス発光パネルの製造方法、それにより製造された有機エレクトロルミネッセンス発光パネル、及びその製造に使用する支持基板
KR100890250B1 (ko) 2007-01-08 2009-03-24 포항공과대학교 산학협력단 플렉서블 소자의 제조 방법 및 플렉서블 표시 장치의 제조방법
US8110906B2 (en) 2007-01-23 2012-02-07 Infineon Technologies Ag Semiconductor device including isolation layer
KR101486601B1 (ko) 2007-03-12 2015-01-26 아사히 가라스 가부시키가이샤 보호 유리 부착 유리 기판 및 보호 유리 부착 유리 기판을 사용한 표시 장치의 제조 방법
US8399047B2 (en) 2007-03-22 2013-03-19 The Regents Of The Univeristy Of Michigan Multifunctional CVD coatings
WO2008132085A1 (de) 2007-04-26 2008-11-06 Basf Se Silane enthaltend phenothiazin-s-oxid oder phenothiazin-s,s-dioxid-gruppen und deren verwendung in oleds
US7635617B2 (en) 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP5343849B2 (ja) 2007-06-20 2013-11-13 旭硝子株式会社 酸化物ガラスの表面処理方法
WO2009003029A2 (en) 2007-06-25 2008-12-31 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
KR20080113576A (ko) 2007-06-25 2008-12-31 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TW200907003A (en) 2007-07-03 2009-02-16 Hitachi Chemical Co Ltd Adhesive composition and method of manufacturing thereof, adhesive member using the adhesive composition and method of manufacturing thereof, supporting member for mounting semiconductor and method of manufacturing thereof, and semiconductor apparatus an
JP2009035721A (ja) 2007-07-11 2009-02-19 Seiko Epson Corp 接合膜付き基材、接合方法および接合体
JP2009028923A (ja) 2007-07-24 2009-02-12 Seiko Epson Corp 接合方法、接合体および配線基板
JP2009028922A (ja) 2007-07-24 2009-02-12 Seiko Epson Corp 接合方法、接合体、液滴吐出ヘッドおよび液滴吐出装置
JP2009074002A (ja) 2007-09-21 2009-04-09 Seiko Epson Corp 接着シート、接合方法および接合体
US20090091025A1 (en) 2007-10-04 2009-04-09 Agency For Science, Technology And Research Method for forming and releasing interconnects
JP4710897B2 (ja) 2007-11-28 2011-06-29 セイコーエプソン株式会社 接合体の剥離方法
KR101445734B1 (ko) 2007-12-07 2014-10-01 삼성전자 주식회사 액정표시장치
CA2711266A1 (en) 2008-01-24 2009-07-30 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP5024087B2 (ja) 2008-02-05 2012-09-12 旭硝子株式会社 ガラス積層体、支持体付き表示装置用パネル、およびそれらの製造方法
GB0802912D0 (en) 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
SG188921A1 (en) 2008-04-08 2013-04-30 Univ Arizona Assemblies and methods for reducing warp and bow of a flexible substrate during semiconductor processing
KR101500684B1 (ko) 2008-04-17 2015-03-10 삼성디스플레이 주식회사 캐리어 기판 및 이를 이용한 가요성 표시 장치의 제조 방법
EP2273475A1 (en) 2008-04-17 2011-01-12 Asahi Glass Company, Limited Glass laminate, display panel with support, method for producing glass laminate and method for manufacturing display panel with support
US7842548B2 (en) 2008-04-22 2010-11-30 Taiwan Semconductor Manufacturing Co., Ltd. Fixture for P-through silicon via assembly
KR101458901B1 (ko) 2008-04-29 2014-11-10 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
US7960840B2 (en) 2008-05-12 2011-06-14 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level
JP5029523B2 (ja) 2008-07-14 2012-09-19 旭硝子株式会社 ガラス積層体、支持体付き表示装置用パネル、表示装置用パネル、表示装置およびこれらの製造方法
DE102008045370B4 (de) 2008-09-02 2010-07-08 Grenzebach Maschinenbau Gmbh Verfahren und Vorrichtung zum Transport großflächiger, dünner Glasplatten
US20110311789A1 (en) 2008-09-12 2011-12-22 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for Attaching Flexible Substrates to Rigid Carriers and Resulting Devices
TWI354854B (en) 2008-09-15 2011-12-21 Ind Tech Res Inst Substrate structures applied in flexible electrica
JP2010107597A (ja) 2008-10-28 2010-05-13 Seiko Epson Corp 光学素子および光学素子の製造方法
KR20110091869A (ko) 2008-11-19 2011-08-16 다우 코닝 코포레이션 실리콘 조성물과 이를 제조하는 방법
US8211270B2 (en) 2008-11-21 2012-07-03 Nitto Denko Corporation Method of detaching attached boards from each other
DE102009022628A1 (de) 2008-12-05 2010-06-10 Evonik Goldschmidt Gmbh Verfahren zur Modifizierung von Oberflächen
TW201033000A (en) 2009-01-09 2010-09-16 Asahi Glass Co Ltd Glass laminate and manufacturing method therefor
US9063605B2 (en) 2009-01-09 2015-06-23 Apple Inc. Thin glass processing using a carrier
JP5207306B2 (ja) 2009-01-26 2013-06-12 武井電機工業株式会社 薄膜積層ガラス基板の薄膜除去方法及び装置
US20110318589A1 (en) 2009-02-27 2011-12-29 Massimo Pignatelli Plasma Treated EVOH Multilayer Film
TWI410329B (zh) 2009-03-09 2013-10-01 Ind Tech Res Inst 可撓式裝置的取下設備及其取下方法
JP5402184B2 (ja) 2009-04-13 2014-01-29 日本電気硝子株式会社 ガラスフィルムおよびその製造方法
CN101873532B (zh) 2009-04-22 2013-01-02 电信科学技术研究院 广播多播系统中发送和获取控制信息的方法、基站和ue
JP5514302B2 (ja) 2009-05-06 2014-06-04 コーニング インコーポレイテッド ガラス基板用の担体
JP5578174B2 (ja) * 2009-05-08 2014-08-27 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
CN101924067B (zh) 2009-06-09 2013-05-08 财团法人工业技术研究院 挠性膜自载板上脱离的方法及可挠式电子装置的制造方法
JP2010284869A (ja) 2009-06-11 2010-12-24 Shin-Etsu Chemical Co Ltd 接合部材
JP5594522B2 (ja) 2009-07-03 2014-09-24 日本電気硝子株式会社 電子デバイス製造用ガラスフィルム積層体
US7987566B2 (en) 2009-07-15 2011-08-02 Sturzebecher Richard J Capacitor forming method
US8568184B2 (en) 2009-07-15 2013-10-29 Apple Inc. Display modules
CN101989469A (zh) 2009-07-31 2011-03-23 群康科技(深圳)有限公司 导电板
US8048794B2 (en) 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
DE102009028640A1 (de) 2009-08-19 2011-02-24 Evonik Goldschmidt Gmbh Härtbare Masse enthaltend Urethangruppen aufweisende silylierte Polymere und deren Verwendung in Dicht- und Klebstoffen, Binde- und/oder Oberflächenmodifizierungsmitteln
KR20120059512A (ko) 2009-08-27 2012-06-08 아사히 가라스 가부시키가이샤 플렉시블 기재-지지체의 적층 구조체, 지지체를 갖는 전자 디바이스용 패널 및 전자 디바이스용 패널의 제조 방법
US9847243B2 (en) * 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP5562597B2 (ja) 2009-08-28 2014-07-30 荒川化学工業株式会社 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法
JP5723776B2 (ja) 2009-09-08 2015-05-27 旭硝子株式会社 ガラス／樹脂積層体の製造方法
JP5797653B2 (ja) 2009-09-11 2015-10-21 ロックタイト （アール アンド ディー） リミテッドＬｏｃｔｉｔｅ （Ｒ ＆ Ｄ） Ｌｉｍｉｔｅｄ ポリマー接着用組成物
JP5510901B2 (ja) 2009-09-18 2014-06-04 日本電気硝子株式会社 ガラスフィルムの製造方法及びガラスフィルムの処理方法並びにガラスフィルム積層体
CN102576106B (zh) 2009-10-20 2015-02-11 旭硝子株式会社 玻璃层叠体及其制造方法、显示面板的制造方法及利用该制造方法获得的显示面板
KR20120099018A (ko) 2009-10-20 2012-09-06 아사히 가라스 가부시키가이샤 유리 적층체, 지지체를 구비한 표시 장치용 패널, 표시 장치용 패널, 표시 장치 및 이들의 제조 방법
KR20110045136A (ko) 2009-10-26 2011-05-04 주식회사 삼영테크놀로지 윈도우와 디스플레이 패널을 분리하기 위한 코팅방법
US9019211B2 (en) 2009-10-30 2015-04-28 Corning Incorporated Methods and apparatus for providing touch sensitive displays
BR112012014794A2 (pt) 2009-12-17 2016-06-21 Ceramtec Gmbh condicionamento de superfície para aperfeiçoar a aderência de cimento ósseo em substratos cerâmicos
WO2011086991A1 (ja) 2010-01-12 2011-07-21 日本電気硝子株式会社 ガラスフィルム積層体及びその製造方法並びにガラスフィルムの製造方法
WO2011095319A1 (de) * 2010-02-02 2011-08-11 Klaus Thielen Dosendeckel sowie verfahren zur herstellung eines dosendeckels
GB201003067D0 (en) 2010-02-23 2010-04-07 Semblant Ltd Plasma-polymerized polymer coating
JP2011201977A (ja) 2010-03-24 2011-10-13 Seiko Epson Corp 接合方法
JP2011201976A (ja) 2010-03-24 2011-10-13 Seiko Epson Corp 接合方法
US8349727B2 (en) 2010-04-08 2013-01-08 Liang Guo Integrated method for high-density interconnection of electronic components through stretchable interconnects
US20110256385A1 (en) 2010-04-15 2011-10-20 Seiko Epson Corporation Bonding film-attached substrate and bonding film-attached substrate manufacturing method
JP5516046B2 (ja) 2010-05-11 2014-06-11 セイコーエプソン株式会社 接合膜転写シートおよび接合方法
JP2011235556A (ja) 2010-05-11 2011-11-24 Seiko Epson Corp 励起エネルギー特定方法、励起エネルギー特定装置、接合方法および接合装置
KR20130097069A (ko) 2010-05-11 2013-09-02 아사히 가라스 가부시키가이샤 적층체의 제조 방법 및 적층체
GB2481187B (en) 2010-06-04 2014-10-29 Plastic Logic Ltd Processing substrates
KR101721414B1 (ko) 2010-06-09 2017-03-31 삼성디스플레이 주식회사 백라이트 어셈블리 및 이를 포함하는 액정표시장치
TWI432835B (zh) 2010-06-24 2014-04-01 Au Optronics Corp 可撓性顯示面板及其製造方法
DE102010025967B4 (de) 2010-07-02 2015-12-10 Schott Ag Verfahren zur Erzeugung einer Vielzahl von Löchern, Vorrichtung hierzu und Glas-Interposer
CN101916022B (zh) 2010-07-06 2012-10-10 友达光电股份有限公司 可挠性显示面板及其制造方法
JP5602529B2 (ja) 2010-07-29 2014-10-08 日本合成化学工業株式会社 積層体の製法、ガラス基板付き偏光板の製法、およびそれにより得られたガラス基板付き偏光板
US20120035309A1 (en) 2010-08-06 2012-02-09 Baker Hughes Incorporated Method to disperse nanoparticles into elastomer and articles produced therefrom
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5462107B2 (ja) 2010-08-09 2014-04-02 株式会社日本製鋼所 中空成形品の製造方法および製造装置
US8846499B2 (en) 2010-08-17 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite carrier structure
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
US20120063952A1 (en) 2010-09-10 2012-03-15 Hong Keith C Uv resistant clear laminates
KR101164945B1 (ko) 2010-09-13 2012-07-12 한국과학기술원 플렉시블 소자의 제작 방법
KR101779586B1 (ko) 2010-09-27 2017-10-10 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
WO2012043971A2 (ko) 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8859103B2 (en) 2010-11-05 2014-10-14 Joseph Eugene Canale Glass wafers for semiconductor fabrication processes and methods of making same
KR101295532B1 (ko) 2010-11-11 2013-08-12 엘지디스플레이 주식회사 플렉시블 평판소자의 제조방법
KR101271838B1 (ko) 2010-11-24 2013-06-07 주식회사 포스코 보강기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
EP2458620B1 (en) 2010-11-29 2021-12-01 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fabrication of graphene electronic devices using step surface contour
TW201238014A (en) 2010-11-30 2012-09-16 Corning Inc Methods of forming a glass wiring board substrate
JP2012119611A (ja) 2010-12-03 2012-06-21 Asahi Glass Co Ltd 貫通電極基板の製造方法
KR101049380B1 (ko) * 2010-12-21 2011-07-15 한국기계연구원 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법
CN102070120B (zh) 2010-12-31 2012-09-05 东南大学 用于微电子系统级封装的高密度转接板的制备方法
JP2012166999A (ja) 2011-02-16 2012-09-06 Asahi Glass Co Ltd インターポーザ用ガラス基板の製造方法、インターポーザの製造方法、インターポーザ用ガラス基板、およびインターポーザ
KR101918284B1 (ko) 2011-03-03 2019-01-30 엘지디스플레이 주식회사 플렉시블 표시장치의 제조 방법
TWI445626B (zh) 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
JP2012227310A (ja) 2011-04-19 2012-11-15 Panasonic Corp セラミックス多層基板とその製造方法
JPWO2012144499A1 (ja) 2011-04-22 2014-07-28 旭硝子株式会社 積層体、その製造方法及び用途
JP5862238B2 (ja) 2011-05-27 2016-02-16 東洋紡株式会社 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
JP5862866B2 (ja) 2011-05-30 2016-02-16 東洋紡株式会社 積層体の作成方法および、この積層体を利用したフィルムデバイスの作成方法
JP5883236B2 (ja) 2011-06-10 2016-03-09 日東電工株式会社 薄層基材用キャリア材
KR20130000211A (ko) 2011-06-22 2013-01-02 삼성전자주식회사 기판 가공 방법
KR20130003997A (ko) 2011-07-01 2013-01-09 엘지디스플레이 주식회사 캐리어 기판과 박형 글라스의 탈부착 방법
US9827757B2 (en) 2011-07-07 2017-11-28 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
JP2013024100A (ja) 2011-07-20 2013-02-04 Yamaha Motor Co Ltd 内燃機関およびそれを備えた鞍乗型車両
US8383460B1 (en) 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
KR20140069277A (ko) 2011-09-27 2014-06-09 어플라이드 머티어리얼스, 인코포레이티드 얇은 유리 기판들을 위한 캐리어 및 그 이용
JP5790392B2 (ja) 2011-10-12 2015-10-07 旭硝子株式会社 電子デバイスの製造方法
JP5796449B2 (ja) 2011-10-12 2015-10-21 旭硝子株式会社 電子デバイスの製造方法、樹脂層付きキャリア基板の製造方法
CN103889712B (zh) 2011-10-18 2015-07-08 旭硝子株式会社 层叠体、层叠体的制造方法及带有电子器件用构件的玻璃基板的制造方法
KR101820171B1 (ko) 2011-10-24 2018-01-19 엘지디스플레이 주식회사 경량 박형의 액정표시장치 제조방법
US8696864B2 (en) * 2012-01-26 2014-04-15 Promerus, Llc Room temperature debonding composition, method and stack
US8550061B2 (en) 2012-01-26 2013-10-08 Maruzen Company Limited Toy gun
US9725357B2 (en) 2012-10-12 2017-08-08 Corning Incorporated Glass articles having films with moderate adhesion and retained strength
JP2015515431A (ja) 2012-02-08 2015-05-28 コーニング インコーポレイテッド 担体付のフレキシブルガラスの処理
JP2013184346A (ja) 2012-03-07 2013-09-19 Asahi Glass Co Ltd ガラス積層体、電子デバイスの製造方法
JP2013184872A (ja) 2012-03-09 2013-09-19 Nippon Electric Glass Co Ltd ガラス基板の端部処理方法、ガラス基板の端部処理装置及びガラス基板
JP2013207084A (ja) 2012-03-28 2013-10-07 Sumitomo Electric Ind Ltd 放熱板付基板モジュールおよび放熱板付基板モジュールの製造方法
JP2013216513A (ja) 2012-04-05 2013-10-24 Nippon Electric Glass Co Ltd ガラスフィルムの切断方法及びガラスフィルム積層体
DE102012207149A1 (de) 2012-04-27 2013-10-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbund mit temporärer Schutzfolie
CN104349894B (zh) 2012-05-29 2016-06-08 旭硝子株式会社 玻璃层叠体和电子器件的制造方法
KR20130095605A (ko) 2012-06-22 2013-08-28 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩과 디본딩 장치
CN102815052B (zh) 2012-06-29 2016-08-24 法国圣戈班玻璃公司 超疏水减反基板及其制作方法
JP2014019597A (ja) 2012-07-17 2014-02-03 Nippon Electric Glass Co Ltd ガラスフィルムの製造方法及びガラスフィルム積層体
CN102820262A (zh) 2012-09-05 2012-12-12 江苏物联网研究发展中心 一种玻璃通孔的制作及互连的方法
JP6323957B2 (ja) 2012-10-12 2018-05-16 コーニング インコーポレイテッド 残留強度を有する物品
US20140150244A1 (en) 2012-11-30 2014-06-05 General Electric Company Adhesive-free carrier assemblies for glass substrates
EP2932496A4 (en) 2012-12-13 2016-11-02 Corning Inc GLASS AND METHOD FOR PRODUCING GLASS ARTICLES
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
WO2014137801A1 (en) 2013-03-03 2014-09-12 John Moore Temporary adhesive with tunable adhesion force sufficient for processing thin solid materials
WO2014164206A1 (en) 2013-03-09 2014-10-09 John Moore Aqueous detergent soluble coating and adhesive and methods of temporary bonding for manufacturing
CN105658594B (zh) 2013-03-15 2019-01-04 康宁股份有限公司 玻璃片的整体退火
KR101432575B1 (ko) 2013-03-29 2014-08-21 엘지디스플레이 주식회사 경량 박형의 액정표시장치 제조방법
US20150099110A1 (en) 2013-10-07 2015-04-09 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
JP6176067B2 (ja) 2013-11-11 2017-08-09 旭硝子株式会社 ガラス積層体および電子デバイスの製造方法
JP6119567B2 (ja) 2013-11-11 2017-04-26 旭硝子株式会社 ガラス積層体の製造方法および電子デバイスの製造方法
JP6136909B2 (ja) 2013-12-17 2017-05-31 旭硝子株式会社 樹脂層付き支持基板の製造方法、ガラス積層体の製造方法、電子デバイスの製造方法
TWI654088B (zh) 2014-01-27 2019-03-21 美商康寧公司 用於聚合物表面與載具之受控接合之物件及方法
US10046542B2 (en) 2014-01-27 2018-08-14 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
JP2017511756A (ja) 2014-01-27 2017-04-27 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための表面改質層の処理
JP6443350B2 (ja) 2014-02-07 2018-12-26 Ａｇｃ株式会社 ガラス積層体
JP2017518954A (ja) 2014-04-09 2017-07-13 コーニング インコーポレイテッド デバイスで改質された基体物品、およびそれを製造する方法
JP6555254B2 (ja) 2014-04-10 2019-08-07 Ａｇｃ株式会社 ガラス積層体およびその製造方法、電子デバイスの製造方法
WO2015163134A1 (ja) 2014-04-25 2015-10-29 旭硝子株式会社 ガラス積層体および電子デバイスの製造方法
JPWO2016017645A1 (ja) 2014-08-01 2017-07-06 旭硝子株式会社 無機膜付き支持基板およびガラス積層体、ならびに、それらの製造方法および電子デバイスの製造方法
WO2016209897A1 (en) 2015-06-26 2016-12-29 Corning Incorporated Methods and articles including a sheet and a carrier
CN109641425A (zh) 2016-08-22 2019-04-16 康宁股份有限公司 可控结合的片材的制品及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10353530A1 (de) * 2003-11-14 2005-06-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers
US20110308739A1 (en) * 2010-06-21 2011-12-22 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP2012209545A (ja) * 2011-03-17 2012-10-25 Sekisui Chem Co Ltd 半導体積層体の製造方法
US20130037960A1 (en) * 2011-08-09 2013-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures in 3d integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
US20130203265A1 (en) * 2012-02-08 2013-08-08 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer

Also Published As

Publication number Publication date
US10510576B2 (en) 2019-12-17
JP6873702B2 (ja) 2021-05-19
JP2019208054A (ja) 2019-12-05
WO2015057605A1 (en) 2015-04-23
EP3058587B1 (en) 2022-09-14
JP2017500753A (ja) 2017-01-05
US20150102498A1 (en) 2015-04-16
TWI632612B (zh) 2018-08-11
JP6874068B2 (ja) 2021-05-19
EP3058587A1 (en) 2016-08-24
CN106133899A (zh) 2016-11-16
CN106133899B (zh) 2019-11-12
TW201517175A (zh) 2015-05-01
SG11201602919PA (en) 2016-05-30
KR102355656B1 (ko) 2022-01-26

Similar Documents

Publication Publication Date Title
KR102355656B1 (ko) 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품
US11192340B2 (en) Device modified substrate article and methods for making
JP6770432B2 (ja) 薄いシートの担体との制御された結合のための物品および方法
KR102237812B1 (ko) 캐리어와 유리 시트의 결합을 제어하기 위한 유리 물품 및 방법
KR102132637B1 (ko) Oled 장치의 가공 방법
US20150329415A1 (en) Glass and methods of making glass articles
KR20160066039A (ko) 유리 물품 및 유리 시트와 캐리어의 제어된 결합 방법
US10543662B2 (en) Device modified substrate article and methods for making
KR20150127274A (ko) 유리 시트의 벌크 어닐링

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right