[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10353530A1 - Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers - Google Patents

Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers Download PDF

Info

Publication number
DE10353530A1
DE10353530A1 DE2003153530 DE10353530A DE10353530A1 DE 10353530 A1 DE10353530 A1 DE 10353530A1 DE 2003153530 DE2003153530 DE 2003153530 DE 10353530 A DE10353530 A DE 10353530A DE 10353530 A1 DE10353530 A1 DE 10353530A1
Authority
DE
Germany
Prior art keywords
wafer
layer
cover layer
thinning
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2003153530
Other languages
English (en)
Inventor
Klaus-D. Vissing
Volkmar Stenzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Nissan Chemical Corp
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE2003153530 priority Critical patent/DE10353530A1/de
Priority to EP03799467.0A priority patent/EP1568071B1/de
Priority to KR1020057009751A priority patent/KR101180497B1/ko
Priority to US10/536,725 priority patent/US7482249B2/en
Priority to PT03799467T priority patent/PT1568071T/pt
Priority to PCT/EP2003/013434 priority patent/WO2004051708A2/de
Priority to JP2004556221A priority patent/JP4936667B2/ja
Priority to AU2003299296A priority patent/AU2003299296A1/en
Publication of DE10353530A1 publication Critical patent/DE10353530A1/de
Priority to US12/359,730 priority patent/US8173522B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Beschrieben wird ein Wafer mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht, dadurch gekennzeichnet, dass die Trennschicht eine plasmapolymere Schicht ist, die an dem Wafer haftet und an der Deckschicht fester haftet als an dem Wafer.

Description

  • Die Erfindung betrifft einen Wafer mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht, ein Verfahren zur Herstellung eines solchen Wafers, ein Verfahren zum Dünnen eines Wafers und ein Verfahren zum Rückseitenmetallisieren eines Wafers.
  • Häufig besteht die technische Notwendigkeit, Oberflächen temporär abzudecken, um sie für einen Transport oder nächste Verarbeitungsschritte zu schützen. Eine weitverbreitete Methode besteht z.B. darin, Teile von Autos mit einer Klebfolie abzudecken, um die Lackierung auf dem Transport zum Kunden zu schützen oder Fahrzeuge vorübergehend mit Werbeaufdrucken zu versehen. Weiterhin finden temporäre Abdeckfolien in der Lackierung (Reparaturlackierung) weite Verbreitung, um Bereiche um Reparaturstellen abzudecken.
  • Bei der Herstellung von Halbleiterbauteilen auf Wafern werden heute ebenfalls vielfach Klebefolien (z.B. sogenannte Grindingfolien oder Blue Tapes) zur temporären Abdeckung verwendet, um das Handling für die Rückseitenbearbeitung bzw. das Trennen (Vereinzeln durch Schneiden) einfacher gestalten zu können und außerdem insbesondere die Wafervorderseite, auf der sich die eigentlichen elektronischen Bauelemente befinden, zu schützen.
  • Die Entwicklung im Bereich der Halbleiterfertigung bewegt sich derzeit in eine Richtung, die darauf abzielt, den Siliziumwafer und damit den Träger der eigentlichen elektronischen Bauelemente und Schaltungen nach dessen Herstellung sehr stark zu dünnen. Dabei können heute Dicken von weniger als 40 – 50 μμm erreicht werden. Die vielfältigen Vorteile, die ein solches Vorgehen mit sich bringt, sollen, obwohl sie sehr weitreichend sind, hier nicht näher dargestellt werden. Als Beispiel sei jedoch angeführt, dass bei geringer Dicke des Wafers – und damit auch der daraus herausgetrennten Mikroplättchen (Dice) – das unerwünschte Übersprechen (Cross-talking) zwischen den elektronischen Bauelementen innerhalb des Mikroplättchens sowie das Substratrauschen beispielsweise mit Hilfe einer Rückseitenmetallisierung wirkungsvoll verringert werden kann. Dieser Effekt beruht unter anderem darauf, dass mit abnehmender Dicke der Siliziumschicht auch der Eigenwiderstand der Siliziumschicht abnimmt. Zudem besitzt ein dünner Wafer eine höhere Wärmeleitfähigkeit als ein dicker Wafer, was für den späteren Einsatz gewünscht ist.
  • Aus der geringen Dicke entstehen jedoch nicht nur Vorteile, sondern es entstehen auch Schwierigkeiten, insbesondere bei der weiteren Verarbeitung der Wafer: Ein stark gedünnter Wafer wird zunehmend labil bzw. verbiegt sich durch Spannung in der Funktionsbeschichtung. Außerdem besitzt er nur noch eine sehr geringe Wärmekapazität. Dadurch entstehen für die nachfolgenden Bearbeitungsschritte große Schwierigkeiten und Herausforderungen. Dies betrifft insbesondere die Rückseitenmetallisierung, bei der Temperaturen von etwa 370 bis 380 °C aufgewendet werden müssen und zusätzlich eine Vakuumverträglichkeit des zu beschichtenden Wafers zu gewährleisten ist. Die stark verringerte Masse und damit die ebenfalls stark verringerte Wärmekapazität des Wafers führt dazu, dass die elektrischen Schaltungen erheblich stärker durch die hohen Metallisierungstemperaturen belastet werden.
  • Darüber hinaus stellt das Handling sehr stark gedünnter Wafer in den üblichen hochautomatisierten Prozessen eine Herausforderung aus dem Gesichtspunkt der mechanischen Belastung und der Weiterverarbeitbarkeit in vorhandenen Handlingseinrichtungen dar.
  • Es gibt bislang keine in industriellem Maßstab verwirklichte und zufriedenstellende Lösung, um einen stark gedünnten Wafer mit einer Rückseitenmetallisierung versehen zu können, da alle Formen von bislang bekannten Trägerfolien aufgrund der benötigten hohen Metallisierungstemperatur versagen.
  • Als zu beschichtende Oberflächen kommen aus heutiger Sicht hauptsächlich Waferoberflächen zum Einsatz, die mit einer Schutzschicht aus Siliziumnitrid und/oder Siliziumoxid bzw. Polyimid versehen sind. Grundsätzlich sind aber auch andere Werkstoffe nicht ausgeschlossen. Außerdem sind die Oberflächen in der Regel durch elektrische Schaltungen oder zusätzlich durch ein „Dicing"-Verfahren strukturiert, durch welches die Wafer für die Trennung in einzelne Dice vorbereitet wurden.
  • Aus dem Stand der Technik sind Verfahren zur Bearbeitung eines Wafers bekannt, bei denen insbesondere die Wafervorderseite zeitweise zum Schutz und/oder zum vereinfachten Handling abgedeckt wird. So offenbart die DE 100 29 035 C1 ein Verfahren zur Bearbeitung eines Wafers, bei dem ein sogenannten Trägerwafer auf den zu bearbeitenden Wafer aufgebracht wird. Die beiden Wafer werden mittels einer Verbindungsschicht verbunden, die teilweise in Löcher des Trägerwafers eingebracht wird und so auf den durch die Löcher freiliegenden Teilen des zu bearbeitenden Wafers aufliegt. Nach Durchführen von Bearbeitungsschritten an der Rückseite des zu bearbeitenden Wafers wird der Trägerwafer durch Entfernen der Verbindungsschicht wieder abgetrennt.
  • Die US 5,981,391 offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung, das das Schützen der Vorderseite eines Wafers durch ein adhäsives Medium umfasst, sowie das Entfernen dieses adhäsiven Mediums nach Bearbeiten der Rückseite des Wafers und das Erwärmen des Wafers nach dem Entfernen des adhäsiven Mediums auf eine Temperatur, die höher ist als die thermische Zersetzungstemperatur des Adhäsivs, das durch das adhäsive Medium zur Verfügung gestellt wurde.
  • Die WO 99/08322 offenbart einen beschichteten Wafer, wobei die Beschichtung immer zumindest Titan umfasst.
  • Die WO 99/48137 offenbart ebenfalls einen mit einer Schicht versehenen Wafer, bei dem die Schicht die Vorderseite des Wafers bei nachfolgenden Bearbeitungsschritten schützen soll. Ein solcher Gegenstand wird auch in der DE 198 11 115 A1 offenbart, wobei in beiden Dokumenten die Schicht zumindest bis nach dem Vereinzeln des Wafers in Dices auf dem Wafer verbleibt.
  • Die US 6,263,566 B1 offenbart ebenfalls einen Wafer mit einer Beschichtung, von der ausgewählte Bereiche nach Bearbeitungsschritten wieder entfernt werden können.
  • Die im Stand der Technik offenbarten Beschichtungen sind allesamt noch nicht optimal und lassen sich z.B. nur teilweise oder unter hohem Aufwand wieder vom Wafer trennen. Darüber hinaus ist das Aufbringen der Schichten häufig umständlich und das Schichtmaterial nicht optimal an seine Aufgaben angepasst.
    •
  • Aufgabe der vorliegenden Erfindung war es, die genannten Nachteile des Standes der Technik zu überwinden. Gelöst wird diese Aufgabe durch einen Wafer mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht, wobei die Trennschicht eine plasmapoly mere Schicht ist, die an dem Wafer haftet und an der Deckschicht fester haftet als an dem Wafer. Dabei werden Verfahren (PECVD bzw. Plasmapolymerisation für die Trennschicht und vorzugsweise Spin-Coating für den Auftrag der Deckschicht) angewendet, die in der Halbleiterindustrie üblich sind, so dass keine besonderen Umstände entstehen.
  • Ein Wafer, so ist der Begriff im Rahmen dieses Textes zu verstehen, umfasst gegebenenfalls eine Passivierungsschicht, und zwar bevorzugt dann, wenn der Wafer elektronische Bauelemente umfasst. Eine solche Passivierungsschicht (soweit vorhanden) befindet sich bevorzugt direkt im Kontakt mit der Schicht des Wafers, die die elektronischen Bauelemente trägt.
  • Als Deckschicht für den Wafer kann eine Vielzahl von Materialien eingesetzt werden, und zwar bevorzugt solche, die einerseits flexibel sind, andererseits aber über eine ausreichende mechanische Härte verfügen, um eine Schutzfunktion ausüben zu können. Ein Beispiel sind Schichten aus Polyimid, die zusätzlich noch die Möglichkeit eröffnen, die Schicht auf einfache Weise auf den Wafer aufzutragen und sie erst nachträglich (beispielsweise thermisch) zu härten. Polyimid bietet sich auch deshalb an, weil es für die Rückseitenmetallisierung ausreichend temperaturbeständig ist.
  • Bei der Trennschicht handelt es sich erfindungsgemäß um eine Plasmapolymerschicht, wobei die Ausführungsform des Verfahrens, mit dem diese Trennschicht aufgetragen wurde, nicht entscheidend ist, solange die Zusammensetzung der Trennschicht und das Auftragerfahren so gewählt ist, dass die Haftung der Trennschicht an der Deckschicht höher ist als die an der Oberfläche des Wafers. Von Gleichspannungs- bis Mikrowellenanregung ist alles möglich. Auch die Verwendung von Atmosphärendruckplasmen ist nicht ausgeschlossen.
  • Die Herstellung der plasmapolymeren Trennschicht erfolgt allerdings bevorzugt im Niederdruckplasmapolymerisationsverfahren. Bei dieser Vorgehensweise kommt der Gaszusammensetzung bei Start des Plasmabeschichtungsprozesses eine besondere Bedeutung zu: Ein zu hoher Restsauerstoffgehalt oder eine zu hohe Resffeuchte (z.B. aus Wandbelegungen) führen zu einer starken, unkontrollierten Veränderung der Gaszusammensetzung und damit zu einer nicht optimalen ersten Monolage der Beschichtung, welche jedoch die Haftungseigenschaften reproduzierbar herstellen muss. Eine nicht optimale erste Monolage der Beschichtung kann auch dann eintreten, wenn diese Lage während der Einschwingphase des Plasmas abgeschieden wird. Daher ist es bevorzugt, gezielt die notwendigen Rahmenbedingungen für das Abscheiden der ersten Monolage herzustellen. Dieses kann beispielsweise durch ausreichendes Evakuieren (zwei bis drei Zehnerpotenzen unterhalb des späteren Arbeitsdruckes) ggf. unterstützt durch ein Ausfrieren von Feuchtigkeit und/oder Ausheizen der Plasmakammer geschehen. Und/oder auch insbesondere während der Einschwingphase des Plasmas durch temporäres Abdecken des zu beschichtenden Wafers im Vakuum (z.B. durch eine bewegliche Blende) erfolgen. Nach der Einschwingphase herrschen ausreichend stabile Verhältnisse, da der Restsauerstoffgehalt bzw. die Restfeuchte im Reaktor durch den Plasmaprozess stark reduziert wird. Die Hafteigenschaften der Trennschicht zum Wafer werden nach Bedarf über die Veränderung der Reaktionsparameter, beispielsweise Gaszusammensetzung, Leistung und/oder Druck hergestellt. Die Dicke der Trennschicht beträgt vorzugsweise 1 bis 1000 nm, weiter bevorzugt 10 bis 500 nm und besonders bevorzugt 50 bis 200 nm.
  • Bevorzugt besteht der Wafer des erfindungsgemäßen Gegenstands (Wafer mit Deckschicht und Trennschicht) aus gegebenenfalls dotiertem Silizium und umfasst wiederum bevorzugt vorderseitig eine aktive Schicht mit elektronischen Bauelementen, wobei die Trennschicht auf der Vorderseite angeordnet ist. Wie oben angedeutet umfasst der Wafer, wenn er eine aktive Schicht mit elektronischen Bauelementen umfasst, regelmäßig auch eine Passivierungsschicht, die beispielsweise aus Siliziumnitrid und/oder Siliziumoxid bzw. Polyimid bestehen kann. Auf dieser Passivierungsschicht (als Bestandteil des Wafers) wird in diesem Fall die oben beschriebene Trennschicht angeordnet. Die Vorderseite des Wafers wird durch die Lage der aktiven Schicht mit elektronischen Bauelementen definiert: Die Seite, auf der die aktive Schicht des Wafers angeordnet ist, wird als Wafervorderseite bezeichnet.
  • Bevorzugt ist ein erfindungsgemäßer Wafer (Wafer mit Trenn- und Deckschicht), bei dem die Trennschicht eine Gradientenschicht ist und/oder eine an die Deckschicht angrenzende Adhäsivzone und eine an den Wafer angrenzende Dehäsivzone sowie gegebenenfalls eine Übergangszone umfasst, wobei die Adhäsiv- und die Dehäsivzone stofflich unterschiedlich zusammengesetzt sind. Eine Dehäsivzone ist dabei die Zone, die an dem Substrat (ohne Wafer) schlechter anhaftet als die „Adhäsivzone" an ihrem zugehörigen Substrat (der Deckschicht).
  • Im Rahmen des Abscheidungsprozesses der plasmapolymeren Trennschicht ist es möglich, die Abscheidungsparameter z.B. über die Gaszusammensetzung so zu steuern, dass die Trennschicht eine Adhäsiv- und eine Dehäsivzone umfasst. Dies ist insbesondere dann sinnvoll, wenn die Schicht des Wafers (z.B. eine Passivierungsschicht), welche die Trennschicht tragen soll oder trägt, ähnliche oder gleiche Adhäsionseigenschaften wie die zur Anwendung kommende Deckschicht besitzt. Durch die entsprechende Wahl der Abscheidungsparameter ist es möglich, die Adhäsionseigenschaften der Adhäsiv- und der Dehäsivzone gegenüber den an die Trennschicht angrenzenden Schichten (Deckschicht und tragende Schicht des Wafers) genau einzustellen.
  • Eine mittels Niederdruckplasmapolymerisation hergestellte Trennschicht ist aus der DE 100 34 737 C2 bekannt. Dort wird allerdings eine plasmapolymere Trennschicht beschrieben, die sich (anders als die Trennschicht des erfindungsgemäßen Wafers) dadurch auszeichnet, dass sie eine hervorragende Haftung zum metallischen Substrat (also zu der Schicht auf die sie aufgetragen wurde) aufweist, wobei schrittweise während des Abscheidungsprozesses zu dehäsiven Eigenschaften übergegangen wird. Eine solche Trennschicht wird typischerweise zur Beschichtung metallischer Formen in der Kunststoffverarbeitung verwendet, um auf flüssige Trennmittel verzichten zu können. Die auf diese Schicht aufgebrachten Kunststoffe lassen sich bei entsprechender Anpassung der Trennschicht rückstandsfrei den Formen entnehmen.
  • Überraschenderweise lässt sich mittels eines Abscheidungsprozesses, der genau umgekehrt zu dem in der DE 100 34 737 C2 beschriebenen Verfahren geführt wird, eine Trennschicht erhalten, die in der Waferbearbeitung eingesetzt werden kann. Die Abscheidebedingungen für die plasmapolmere Trennschicht müssen also im Unterschied zum Verfahren gemäß DE 100 34 737 C2 so gewählt werden, dass letztere mit ihrer Dehäsivzone zuerst abgeschieden wird. Damit wird gewährleistet, dass nach Auftrag einer Deckschicht (auf die zuletzt abgeschiedene Adhäsivzone der Trennschicht) die Trennung zwischen Dehäsivzone und Wafer erfolgen kann.
  • Bevorzugt ist ein erfindungsgemäßer Gegenstand (Wafer mit Deckschicht und Trennschicht) besonders in einer der beschriebenen bevorzugten Ausgestaltungsformen, bei dem die Trennschicht waferseitig mit einem zunächst flüssigen Precursor hergestellt wird, der später integraler Bestandteil der Gesamtbeschichtung wird.
  • Eine besonders gute Qualität für die Dehäsiveigenschaften der Trennschicht lässt sich dadurch erreichen, dass der zu beschichtende Wafer vor dem Einbringen in die Vakuumkammer (beim Niederdruckplasma) dünn mit einem flüssigen Precursor benetzt wird, an den folgende Anforderungen gestellt werden:
    • – Er sollte im Vakuum nicht zu wesentlichen Teilen verdampfen.
    • – Er sollte eine trennaktive Substanz sein (z.B. ein Silikonöl wie AK5 bis AK50 der Firma Wacker Chemie).
  • Der Fachmann wird den flüssigen Precursor vorzugsweise an die Chemie der plasmapolymeren Trennschicht anpassen, und der Precursor sollte bevorzugt so dünn aufgetragen werden (z.B. 0,1 bis 50 nm), dass der Precursor durch den anschließenden Plasmaprozess Teil der plasmapolymeren Beschichtung wird. Besonders bevorzugt ist dabei, dass der zunächst flüssige Precursor vollständig in die Trennschicht integriert wird. Der flüssige Precursor wird auf das Substrat (den Wafer) bevorzugt durch Tauchen, Sprühen oder Spin-Coating aufgebracht, eine Beschichtung der Waferrückseite (das ist die der Vorderseite gegenüberliegende Seite des Wafers) sollte vermieden werden.
  • Der so aufgebrachte flüssige Precursor wird im ersten Schritt der Plasmapolymerisation den aktiven Bestandteilen des Plasmas (Elektronen, Protonen, Ionen etc.) ausgesetzt. Dadurch findet üblicherweise sowohl eine Vernetzung der Precursor-Moleküle untereinander (bevorzugt zur Polymerkette bzw. zu einem dreidimensionalen Polymergerüst) statt als auch eine mit derjenigen Schicht, die aus der Gasphase abgeschieden wird. Der zunächst flüssige Precursor wird also zum integralen Bestandteil der plasmapolymeren Transferbeschichtung und kann damit auch anschließend mit dieser vom Wafer wieder entfernt werden.
  • Der Fachmann wird die Art des flüssigen Precursors und die Beschichtungsdicke (auf dem Substrat), sowie die nachfolgenden Schritte der plasmapolymeren Beschichtung so aufeinander abstimmen, dass eine weitgehende Integration, bevorzugt eine vollständige Integration des zunächst flüssigen Precursors in die plasmapolymere Beschichtung erfolgt. Dies ist nach Entfernung der Trennschicht vom Wafer z.B. mit Kontaktwinkelmessung der Wafervorderseite überprüfbar. Auch mit XPS (X-ray photoelectron spectroscopy) lassen sich gegebenenfalls Precursorrückstände auf der Vorderseite des Wafers nachweisen.
  • Durch das Einsetzen eines solchen flüssigen Precursors kann außerdem gegebenenfalls die Gesamtbeschichtungszeit im Plasma reduziert werden.
  • Bevorzugt ist ein erfindungsgemäßer Gegenstand (Wafer mit Trennschicht und Deckschicht), bei dem die Trennschicht an dem Wafer und an der Deckschicht bei Temperaturen bis zumindest 350 °C, bevorzugt bis zumindest 380 °C, besonders bevorzugt bis zumindest 400 °C weitgehend unverändert haftet. Eine hohe Temperaturbeständigkeit ist besonders dann von Bedeutung, wenn im Rahmen der Weiterbearbeitung des Wafers Schritte geplant werden, die mit einer erhöhten Temperaturbelastung der Schicht einhergehen (z.B. Rückseitenmetallisierung).
  • Wurde ein flüssiger Precursor eingesetzt, verliert dieser durch die oben beschriebene Vernetzung seine Eigenschaft als flüssiges Trennmittel. Er wird integraler Teil der Plasmapolymerbeschichtung. Dadurch erlangt auch er eine entsprechende Temperaturstabilität.
  • Bevorzugt ist ein erfindungsgemäßer Gegenstand, bei dem sich die Trennschicht im Wesentlichen rückstandsfrei vom Wafer lösen lässt. Besonders bevorzugt ist ein solcher erfindungsgemäßer Gegenstand, bei dem sich die Trennschicht vollständig rückstandsfrei ablösen lässt. Da mit der Trennschicht auch die Deckschicht vom Wafer abgelöst wird, ist es möglich, eine Vielzahl von Weiterverarbeitungsschritten mit einem erfindungsgemäßen Wafer (Wafer mit Trennschicht und Deckschicht) durchzuführen (z.B. Rückseitenmetallisierung, Dünnen, Vereinzeln in Dices), wobei der Wafer durch die Deckschicht (und gegebenenfalls auch durch die Trennschicht) geschützt ist. Durch eine entsprechende Ausgestaltung in der Deckschicht ist es darüber hinaus auch möglich, den Wafer an eine geplante maschinelle Weiterverarbeitung anzupassen. Durch ein möglichst rückstandsfreies Ablösen von Trenn- und Deckschicht (besonders wichtig in den Bereichen, in denen die Kontaktierung elektronischer Bauteile erfolgen soll) können nach dem Vereinzeln die einzelnen Dices (Mikroplättchen) ohne die störende Deckschicht ihrer Bestimmung zugeführt werden.
  • Bevorzugt ist dabei ein erfindungsgemäßer Wafer, bei dem die Trennschicht und der Wafer mechanisch enthaftbar sind (z.B. durch ein Schälverfahren).
  • Nach den Verarbeitungsschritten ist im Regelfall der Wafer (bzw. die aus ihm hergestellten Mikroplättchen) extrem empfindlich. Deswegen kann es erwünscht sein, den Wafer nicht chemischem oder thermischem Stress zu unterwerfen. Da die Adhäsionsstärken der Trennschicht (wie oben beschrieben) gezielt beeinflussbar sind, können diese so eingestellt werden, dass die für das mechanische Enthaften benötigte mechanische Belastung für den Wafer bzw. die Mikroplättchen nicht mehr zu hoch ist. Durch ein geeignetes Verfahren kann auch gleichzeitig mit der Enthaftung das Auftrennen des Wafers in die einzelnen Mikroplättchen erfolgen (z.B. wenn in einem vorhergehenden Schritt der Wafer weit genug gedünnt wurde, nachdem zuvor schon Vertiefungen entlang der geplanten Trennlinie in den Wafer eingebracht wurden, z.B. durch Sägen oder unter Verwendung eines Lasers).
  • Bevorzugt ist ein erfindungsgemäßer Gegenstand, bei dem die Deckschicht aus einem polymeren Material besteht. An dieses Material werden in der Regel besondere Anforderungen gestellt: Hierzu gehört eine ausreichende Temperaturstabilität für die nachfolgenden Prozesse, vorzugsweise bis 400 °C. Weiterhin sollte das Material vorzugsweise mit Hilfe eines Spincoating Verfahrens auftragbar sein und über eine möglichst hohe Wärmeleitfähigkeit bzw. Wärmekapazität verfügen. Darüber hinaus sollen die Eigenspannungen sehr gering bzw. an die des gedünnten Wafers angepasst sein, um ein Verbiegen zu verhindern, denn nur ein ebener Wafer lässt sich in den vorhandenen Einrichtungen fehlerfrei bearbeiten. Die Schichtdicke der Deckschicht sollte vorzugsweise so einstellbar sein, dass die Dicke ausgeglichen wird, die durch das Dünnen des Wafers entfernt worden ist. Falls keine ausreichende Ebenheit der Deckschicht durch das Auftragungsverfahren erreichbar ist, so ist zusätzlich noch ein Schleif- bzw. Polierverfahren anzuwenden, um diesen Ansprüchen zu genügen.
  • Bevorzugt ist ein erfindungsgemäßer Gegenstand, bei dem die auf ihm angeordnete Trennschicht eine Wärmeleitfähigkeit besitzt, die die des Wafers um maximal 10 % unterschreitet.
  • Vorteilhaft ist eine hohe Wärmeleitfähigkeit der Trennschicht, da insbesondere bei einer Rückseitenmetallisierung der Wafer, gerade wenn er zu einem hohen Maße gedünnt worden ist, so großem thermischen Stress ausgesetzt wird, dass Teile der elektronischen Bauelemente in der aktiven Schicht zerstört werden können, falls eine entsprechende Wärme(ab)leitung nicht gewährleistet ist. Besitzt die Trennschicht und idealerweise auch die Deckschicht entsprechende Wärmeleiteigenschaften (und besonders bevorzugt eine hohe Wärmekapazität) so ist eine Verringerung des thermischen Stresses innerhalb der aktiven Zone gewährleistet.
  • Die Anwendung der Beschichtung (Deckschicht mit Trennschicht) kann auch auf der Rückseite erfolgen, wenn sich hieraus Vorteile, wie z.B. beim Handling oder der Weiterverarbeitung, ergeben.
  • Teil der Erfindung ist auch ein Verfahren zur Herstellung eines Wafers mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht, umfassend die Schritte:
    • a) Bereitstellen eines Wafers,
    • b) Versehen des Wafers mit einer plasmapolymeren Trennschicht, so dass diese an dem Wafer haftet,
    • c) Aufbringen einer Deckschicht auf die Trennschicht, so dass die Trennschicht an der Deckschicht fester haftet als an dem Wafer,
    wobei der Wafer bevorzugt vorderseitig eine aktive Schicht mit elektronischen Bauelementen umfasst und die Trennschicht an der Vorderseite angeordnet wird.
  • Bevorzugt ist dabei, dass im Schritt b) die Trennschicht auf den Wafer abgeschieden wird, wobei die Abscheidungsbedingungen zeitlich variiert werden, so dass die erzeugte Trennschicht eine Gradientenschicht ist und/oder eine Adhäsivzone zum Aufbringen der Deckschicht und eine an den Wafer angrenzende Dehäsivzone sowie gegebenenfalls eine Übergangszone umfasst.
  • Bevorzugt wird dabei der Wafer vor dem Schritt b) mit einem flüssigen Precursor benetzt, der wiederum vorzugsweise eine trennaktive Substanz ist, um so die Trenneigenschaften der Dehäsivzone der Trennschicht in gewünschter Weise zu beeinflussen. Bevorzugt wird im erfindungsgemäßen Verfahren, dass der flüssige Precursor mittels Tauchens, Sprühens oder eines Spin-Coating-Verfahrens auf den Wafer aufgebracht wird. Ganz besonders bevorzugt wird das erfindungsgemäße Verfahren im Schritt b) so durchgeführt, dass der flüssige Precursor vernetzt und integraler Bestandteil der Trennschicht wird.
  • Teil der Erfindung ist auch ein Verfahren zum Dünnen eines Wafers, umfassend die folgenden Schritte:
    • – Herstellen eines Wafers mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht nach einem vorbeschriebenen erfindungsgemäßen Verfahren, wobei in Schritt a) ein zu dünnender Wafer bereitgestellt wird und
    • – Dünnen des Wafers von seiner Rückseite her,
    sowie ein Verfahren zum Rückseitenmetallisieren eines Wavers, umfassend die folgenden Schritte:
    • – Herstellen und gegebenenfalls Dünnen eines Wafers mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht nach einem vorbeschriebenen erfindungsgemäßen Verfahren und
    • – Aufbringen einer Metallschicht auf die Rückseite des Wafers.
  • Hinsichtlich der bevorzugten Ausgestaltungen gilt das jeweils zuvor Gesagte.
  • Die beiden letztgenannten erfindungsgemäßen Verfahren sind gegenüber entsprechenden Verfahren aus dem Stand der Technik vereinfacht, und zwar insbesondere wegen der Kombination des Wafers mit der (wiederablösbaren) Deckschicht und durch die Eigenschaften (z.B. Wärmeleitfähigkeit) der Trennschicht.
  • Bevorzugt werden bei den zwei letztgenannten erfindungsgemäßen Verfahren die Trenn- und die Deckschicht nach dem Dünnen und/oder dem Rückseitenmetallisieren wieder von dem Wafer entfernt.
  • Bevorzugt sind erfindungsgemäße Verfahren, bei denen ein zur Trennung in einzelne Elemente vorbereiteter Wafer eingesetzt wird, wobei wiederum bevorzugt eine Trennung des Wafers – gegebenenfalls mit Ausnahme der Rückseitenmetallisierung – in einzelne Elemente, durch das Dünnen oder das Entfernen der Trenn- und der Deckschicht erfolgt. Hierbei ist zu beachten, dass Unterschneidungen auf der Waferoberfläche dem Abtrennprozess hinderlich sind und daher vorzugsweise vermieden werden.
    •
  • Die Erfindung wird nun anhand von Beispielen und Figuren näher erläutert:
  • 1 stellt schematisch einen bevorzugten erfindungsgemäßen Gegenstand (Wafer mit Deckschicht und Trennschicht) dar: Er umfasst eine Siliziumschicht 1 ohne elektronische Bauelemente, eine Schicht 2 mit elektronischen Bauelementen, die ggf. noch durch eine Passivierungsschicht geschützt ist, eine Trennschicht 3 und eine Deckschicht 4.
  • 2 ist eine Detailansicht des in 1 mit einer Lupe gekennzeichneten Bereiches: Dabei werden dargestellt ein kleiner Teil der Siliziumschicht 1 ohne elektronische Bauelemente, die Schicht 2 mit elektronischen Bauelementen, die Trennschicht 3 und ein Teil der Deckschicht 4. Innerhalb der Trennschicht 3 sind die Dehäsivzone 5 und die Adhäsivzone 6 hervorgehoben.
  • Zur Herstellung wird ein in den 1 und 2 abgebildeter, mit elektronischen Bauelementen versehener Siliziumwafer (aus Siliziumschicht 1 und Schicht 2 mit elektronischen Baulementen) zunächst mit einer plasmapolymeren Trennschicht 3 versehen. Diese wird dabei so aufgebaut, dass sie zur Bauteiloberfläche hin die Dehäsivzone 5 und nach außen die Adhäsivzone 6 aufweist. Der zwischen diesen Zonen liegende Bereich (vergleiche 2) stellt eine Übergangszone dar, auf die auch verzichtet werden könnte. Auf die plasmapolymere Trennschicht 3 wird danach eine dickere Deckschicht 4 aufgetragen. Diese Deckschicht kann beispielsweise über ein Spin-Coating-Verfahren oder mittels Lackieren aufgebracht werden. Die Ausführung der Adhäsivzone 6 muss grundsätzlich zur Deckschicht 4 passen, um einen festeren Verbund zwischen Deckschicht 6 und Adhäsivzone 4 als zwischen Dehäsivzone 5 und Oberfläche des Siliziumwafers (aus Schichten 1 und 2) herzustellen. Vorzugsweise wird die Deckschicht in einer Dicke aufgetragen, die der Dünnung des Wafers in einem nachfolgenden Arbeitsschritt entspricht, um so gleiche Dickenverhältnisse entstehen zu lassen und ein gewohntes Waferhandling zu ermöglichen.
  • Beispiel 1: Aufbringen einer Trennschicht als Gradientenschicht unter Einsatz eines flüssigen Precursors
  • Als flüssiger Precursor wurde ein lineares Polydimethylsiloxan der Kettenlänge 50 (AK 50, Fa. Wacker Chemie) verwendet, welches mit einer Schichtdicke von 50 nm gleichmäßig auf einen zu bearbeitenden Silizium-Wafer aufgetragen wurde. Das Material AK 50 zeigte in Vorversuchen eine hohe Beständigkeit im Vakuum. Anschließend wurde der präparierte Wafer in eine Plasmapolymerisationsanlage eingebracht und unter Verwendung der in Tabelle 1 beschriebenen Parameter weiter beschichtet. Dabei wurde der Wafer während Teil 1 des Beschichtungsvorganges mit einer Hilfsvorrichtung abgedeckt, die zu Beginn von Teil 2 entfernt wurde. Die Abdeckung diente dazu, stabile Plasma- und Gasverhältnisse herzustellen, bevor der Wafer dem Plasma ausgesetzt wird. Typischerweise findet beim Start eines Plasmaprozesses nämlich eine Einschwingphase statt, die ungewünschte Einflüsse auf die Grenzfläche bzw. den flüssigen Precursor haben kann (vergleiche auch oben).
  • Figure 00150001
  • Figure 00160001
    Tabelle 1: Parameter beim Abscheiden der Trennschicht; Gesamtschichtdicke ca. 280 nm
  • Eine derartige Beschichtung konnte für 30 min auf 400 °C getempert werden, ohne die dehäsiven Eigenschaften zum beschichteten Wafer zu verlieren.
  • Nach dem Aufbringen einer geeigneten Deckschicht konnte die gesamte Trennschicht vollständig von der Waferoberfläche abgezogen werden. Der Nachweis der rückstandsfreien Entfernung konnte mittels Ellipsometrie geführt werden. Mit diesem sehr empfindlichen Schichtdickenmessverfahren wurden keine Rückstände mehr detektiert. Die Abzugskräfte der Dehäsionsbeschichtung wurden durch den oben beschriebenen Tempervorgang nicht verändert. Die Trennebene war stets Waferseitig. (Bem.: Auf blanken Wafern ist dies ohne weiteres optisch nachverfolgbar, wenn die Trennschicht in einer solchen Schichtdicke aufgetragen wird, dass Interferenzfarben entstehen. Ferner kann die Randwinkelmessung auch für einen größeren lateralen Bereich zeigen, dass keine Reste der Dehäsionsschicht auf der Waferoberfläche verblieben sind.)
  • Beispiel 2: Aufbringen einer dünneren Trennschicht als Gradientenschicht unter Einsatz eines flüssigen Precursors
  • Vorgehensweise wie in Beispiel 1, Parameter vergleiche Tabelle 2
  • Figure 00170001
    Tabelle 2: Parameter beim Abscheiden der Trennschicht; Gesamtschichtdicke: ca. 160 nm

Claims (22)

  1. Wafer mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht, dadurch gekennzeichnet, dass die Trennschicht eine plasmapolymere Schicht ist, die an dem Wafer haftet und an der Deckschicht fester haftet als an dem Wafer.
  2. Wafer nach Anspruch 1, wobei der Wafer im Wesentlichen aus gegebenenfalls dotiertem Silizium besteht.
  3. Wafer nach Anspruch 1 oder 2, wobei der Wafer vorderseitig eine aktive Schicht mit elektronischen Bauelementen umfasst und die Trennschicht auf der Vorderseite angeordnet ist.
  4. Wafer nach einem der vorhergehenden Ansprüche, wobei die Trennschicht eine Gradientenschicht ist und/oder eine an die Deckschicht angrenzende Adhäsivzone und eine an den Wafer angrenzende Dehäsivzone sowie gegebenenfalls eine Übergangszone umfasst, wobei die Adhäsiv- und die Dehäsivzone stofflich unterschiedlich zusammengesetzt sind.
  5. Wafer nach einem der vorhergehenden Ansprüche, wobei die Trennschicht waferseitig einen vormals flüssigen Precursor als integralen Bestandteil umfasst.
  6. Wafer nach einem der vorhergehenden Ansprüche, wobei die Trennschicht an dem Wafer und der Deckschicht bei Temperaturen bis zumindest 350 °C, bevorzugt bis zumindest 380 °C, besonders bevorzugt bis zumindest 400 °C haftet.
  7. Wafer nach einem der vorhergehenden Ansprüche, wobei sich die Trennschicht im wesentlichen rückstandsfrei von dem Wafer lösen lässt.
  8. Wafer nach einem der vorhergehenden Ansprüche, wobei die Trennschicht und der Wafer mechanisch enthaftbar sind.
  9. Wafer nach einem der vorhergehenden Ansprüche, wobei die Deckschicht aus einem polymeren Material besteht.
  10. Wafer nach einem der vorhergehenden Ansprüche, wobei die Trennschicht eine Wärmeleitfähigkeit besitzt, die die des Wafers um maximal 10 % unterschreitet.
  11. Verfahren zur Herstellung eines Wafers mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht, umfassend die Schritte: a) Bereitstellen eines Wafers, b) Versehen des Wafers mit einer plasmapolymeren Trennschicht, so dass diese an dem Wafer haftet, c) Aufbringen einer Deckschicht auf die Trennschicht, so dass die Trennschicht an der Deckschicht fester haftet als an dem Wafer.
  12. Verfahren nach Anspruch 11, wobei der Wafer vorderseitig eine aktive Schicht mit elektronischen Bauelementen umfasst und die Trennschicht an der Vorderseite angeordnet wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei in Schritt b) die Trennschicht auf den Wafer abgeschieden wird, wobei die Abscheidungsbedingungen zeitlich variiert werden, so dass die erzeugte Trennschicht eine Gradientenschicht ist und/oder eine Adhäsivzone zum Aufbringen der Deckschicht und eine an den Wafer angrenzende Dehäsivzone sowie gegebenenfalls eine Übergangszone umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der Wafer vor Schritt b) mit einem flüssigen Precursor benetzt wird.
  15. Verfahren nach Anspruch 14, wobei der flüssige Precursor eine trennaktive Substanz ist.
  16. Verfahren nach Anspruch 14 oder 15, wobei der flüssige Precursor mittels Tauchens, Spühens oder eines Spin-Coating-Verfahrens auf den Wafer aufgebracht wird.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei der Schritt b) so durchgeführt wird, dass der flüssige Precursor vernetzt und integraler Bestandteil der Trennschicht wird.
  18. Verfahren zum Dünnen eines Wafers, umfassend die folgenden Schritte: – Herstellen eines Wafers mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht nach einem Verfahren gemäß einem der Ansprüche 11 bis 17, wobei in Schritt a) ein zu dünnender Wafer bereitgestellt wird und – Dünnen des Wafers von seiner Rückseite her.
  19. Verfahren zum Rückseitenmetallisieren eines Wafers, umfassend die folgenden Schritte: – Herstellen und gegebenenfalls Dünnen eines Wafers mit einer Deckschicht und einer zwischen der Deckschicht und dem Wafer angeordneten Trennschicht nach einem Verfahren gemäß einem der Ansprüche 11 bis 18 und – Aufbringen einer Metallschicht auf die Rückseite des Wafers.
  20. Verfahren nach Anspruch 18 oder 19, wobei die Trenn- und die Deckschicht nach dem Dünnen und/oder dem Rückseitenmetallisieren wieder von dem Wafer entfernt wird.
  21. Verfahren nach einem der Ansprüche 11 bis 20, wobei in Schritt (a) ein zur Trennung in einzelne Elemente vorbereiteter Wafer bereitgestellt wird.
  22. Verfahren nach Anspruch 21, wobei durch das Dünnen oder das Entfernen der Trenn- und der Deckschicht eine Trennung des Wafers – gegebenenfalls mit Ausnahme der Rückseitenmetallisierung – in einzelne Elemente bewirkt wird.
DE2003153530 2002-11-29 2003-11-14 Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers Withdrawn DE10353530A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2003153530 DE10353530A1 (de) 2003-11-14 2003-11-14 Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers
EP03799467.0A EP1568071B1 (de) 2002-11-29 2003-11-28 Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
KR1020057009751A KR101180497B1 (ko) 2002-11-29 2003-11-28 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
US10/536,725 US7482249B2 (en) 2002-11-29 2003-11-28 Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
PT03799467T PT1568071T (pt) 2002-11-29 2003-11-28 Pastilha com camada de separação e camada de suporte e seu processo de fabrico
PCT/EP2003/013434 WO2004051708A2 (de) 2002-11-29 2003-11-28 Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht
JP2004556221A JP4936667B2 (ja) 2002-11-29 2003-11-28 ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ
AU2003299296A AU2003299296A1 (en) 2002-11-29 2003-11-28 Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
US12/359,730 US8173522B2 (en) 2002-11-29 2009-01-26 Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003153530 DE10353530A1 (de) 2003-11-14 2003-11-14 Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers

Publications (1)

Publication Number Publication Date
DE10353530A1 true DE10353530A1 (de) 2005-06-23

Family

ID=34609026

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003153530 Withdrawn DE10353530A1 (de) 2002-11-29 2003-11-14 Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers

Country Status (1)

Country Link
DE (1) DE10353530A1 (de)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005115711A1 (de) * 2004-05-27 2005-12-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugnis mit deckschicht und abformschicht
WO2007051803A1 (de) * 2005-10-31 2007-05-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Entformungsschicht und verfahren zu ihrer herstellung
WO2007051806A1 (de) * 2005-10-31 2007-05-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichtungsverfahren und beschichtete körper
DE102005056780A1 (de) * 2005-11-28 2007-05-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugnis mit markiertem Schichtsystem
DE102005052408B3 (de) * 2005-10-31 2007-06-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichteter Körper mit Entformungsschicht und Verfahren zu ihrer Herstellung
DE102005052409B3 (de) * 2005-10-31 2007-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichtungsverfahren, dessen Verwendung sowie beschichtete Körper
WO2007099146A1 (de) * 2006-03-01 2007-09-07 Jakob + Richter Ip-Verwertungsgesellschaft Mbh Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
DE102006028809A1 (de) * 2006-06-21 2007-12-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-Träger-Anordnung, Schichtverbund zur Verwendung bei der Herstellung einer solchen Wafer-Träger-Anordnung sowie entsprechende Verfahren und Verwendungen
DE102007010071A1 (de) 2007-02-28 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schichtverbund umfassend eine Lack- und eine Trennschicht sowie Lack-Träger-Anordnung zur Übertragung von Lack
DE102007020655A1 (de) 2007-04-30 2008-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen dünner Schichten und entsprechende Schicht
DE102007040655A1 (de) 2007-08-27 2009-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Funktionsschichtübertragungsanordnung
WO2015057605A1 (en) * 2013-10-14 2015-04-23 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
DE102014219095A1 (de) 2014-09-22 2016-03-24 Nissan Chemical Industries, Ltd. Wafer-Träger-Anordnung
DE102006048799B4 (de) * 2006-10-16 2018-09-20 Nissan Chemical Industries, Ltd. Verfahren und Einrichtung zum Ablösen eines dünnen Wafers oder bereits vereinzelter Bauelemente eines dünnen Wafers von einem Träger
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US11097509B2 (en) 2016-08-30 2021-08-24 Corning Incorporated Siloxane plasma polymers for sheet bonding
US11167532B2 (en) 2015-05-19 2021-11-09 Corning Incorporated Articles and methods for bonding sheets with carriers
US11192340B2 (en) 2014-04-09 2021-12-07 Corning Incorporated Device modified substrate article and methods for making
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US11535553B2 (en) 2016-08-31 2022-12-27 Corning Incorporated Articles of controllably bonded sheets and methods for making same
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
US11999135B2 (en) 2017-08-18 2024-06-04 Corning Incorporated Temporary bonding using polycationic polymers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270387A (ja) * 1997-03-26 1998-10-09 Sharp Corp 半導体装置の製造方法
DE19811115A1 (de) * 1998-03-14 1999-09-16 Stromberg Michael Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
EP1041620A2 (de) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultradünner Substrate und Anwendung auf die Herstellung einer Mehrlagen-Dünnschicht-Anordnung
DE10034737C2 (de) * 2000-07-17 2002-07-11 Fraunhofer Ges Forschung Verfahren zur Herstellung einer permanenten Entformungsschicht durch Plasmapolymerisation auf der Oberfläche eines Formteilwerkzeugs, ein nach dem Verfahren herstellbares Formteilwerkzeug und dessen Verwendung
US6573156B1 (en) * 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JPH10270387A (ja) * 1997-03-26 1998-10-09 Sharp Corp 半導体装置の製造方法
DE19811115A1 (de) * 1998-03-14 1999-09-16 Stromberg Michael Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
EP1041620A2 (de) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultradünner Substrate und Anwendung auf die Herstellung einer Mehrlagen-Dünnschicht-Anordnung
DE10034737C2 (de) * 2000-07-17 2002-07-11 Fraunhofer Ges Forschung Verfahren zur Herstellung einer permanenten Entformungsschicht durch Plasmapolymerisation auf der Oberfläche eines Formteilwerkzeugs, ein nach dem Verfahren herstellbares Formteilwerkzeug und dessen Verwendung
US6573156B1 (en) * 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005115711A1 (de) * 2004-05-27 2005-12-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugnis mit deckschicht und abformschicht
DE102005052409B3 (de) * 2005-10-31 2007-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichtungsverfahren, dessen Verwendung sowie beschichtete Körper
WO2007051803A1 (de) * 2005-10-31 2007-05-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Entformungsschicht und verfahren zu ihrer herstellung
WO2007051806A1 (de) * 2005-10-31 2007-05-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichtungsverfahren und beschichtete körper
DE102005052408B3 (de) * 2005-10-31 2007-06-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichteter Körper mit Entformungsschicht und Verfahren zu ihrer Herstellung
DE102005056780A1 (de) * 2005-11-28 2007-05-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugnis mit markiertem Schichtsystem
DE102005056780B4 (de) * 2005-11-28 2009-11-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Markierte plasmapolymere Schicht und Erzeugnis mit markiertem Schichtsystem, deren Verwendung und Verfahren zu deren Herstellung
WO2007099146A1 (de) * 2006-03-01 2007-09-07 Jakob + Richter Ip-Verwertungsgesellschaft Mbh Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
US8911583B2 (en) 2006-03-01 2014-12-16 Thin Materials Ag Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement
DE102006028809A1 (de) * 2006-06-21 2007-12-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-Träger-Anordnung, Schichtverbund zur Verwendung bei der Herstellung einer solchen Wafer-Träger-Anordnung sowie entsprechende Verfahren und Verwendungen
WO2007147749A1 (de) * 2006-06-21 2007-12-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-träger-anordnung, schichtverbund zur verwendung bei der herstellung einer solchen wafer-träger-anordnung sowie entsprechende verfahren und verwendungen
DE102006028809B4 (de) * 2006-06-21 2015-10-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-Träger-Anordnung, Schichtverbund zur Verwendung bei der Herstellung einer solchen Wafer-Träger-Anordnung sowie entsprechende Verfahren und Verwendungen
DE102006048799B4 (de) * 2006-10-16 2018-09-20 Nissan Chemical Industries, Ltd. Verfahren und Einrichtung zum Ablösen eines dünnen Wafers oder bereits vereinzelter Bauelemente eines dünnen Wafers von einem Träger
DE102007010071A1 (de) 2007-02-28 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schichtverbund umfassend eine Lack- und eine Trennschicht sowie Lack-Träger-Anordnung zur Übertragung von Lack
WO2008132230A2 (de) 2007-04-30 2008-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum herstellen dünner schichten und entsprechende schicht
EP2527048A2 (de) 2007-04-30 2012-11-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen dünner Schichten und entsprechende Schicht
DE102007020655A1 (de) 2007-04-30 2008-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen dünner Schichten und entsprechende Schicht
DE102007040655B4 (de) * 2007-08-27 2011-07-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Funktionsschichtübertragungsanordnung, Verfahren zu deren Herstellung, Übertragungsverfahren für eine Funktionsschicht und Verwendung einer plasmapolymeren Schicht oder einer Funktionsschichtübertragungsanordnung zum Übertragen einer Funktionsschicht auf ein Substrat
DE102007040655A1 (de) 2007-08-27 2009-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Funktionsschichtübertragungsanordnung
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
KR20160070179A (ko) * 2013-10-14 2016-06-17 코닝 인코포레이티드 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품
WO2015057605A1 (en) * 2013-10-14 2015-04-23 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102355656B1 (ko) * 2013-10-14 2022-01-26 코닝 인코포레이티드 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품
US11192340B2 (en) 2014-04-09 2021-12-07 Corning Incorporated Device modified substrate article and methods for making
KR20170061127A (ko) 2014-09-22 2017-06-02 닛산 가가쿠 고교 가부시키 가이샤 웨이퍼/지지부 구조체, 상기 구조체의 제조 방법, 및 웨이퍼 제조 공정에서의 상기 구조체의 사용 방법
WO2016046741A1 (de) 2014-09-22 2016-03-31 Nissan Chemical Industries, Ltd. Wafer-träger-anordnung, verfahren zu deren herstellung und verwendung der anordnung bei der bearbeitung des wafers
DE102014219095A1 (de) 2014-09-22 2016-03-24 Nissan Chemical Industries, Ltd. Wafer-Träger-Anordnung
US11193208B2 (en) 2014-09-22 2021-12-07 Nissan Chemical Industries, Ltd. Wafer/support arrangement, method for producing the arrangement, and use of the arrangement in the processing of the wafer
KR20220001517A (ko) 2014-09-22 2022-01-05 닛산 가가쿠 가부시키가이샤 웨이퍼/지지부 구조체, 상기 구조체의 제조 방법, 및 웨이퍼 제조 공정에서의 상기 구조체의 사용 방법
US11660841B2 (en) 2015-05-19 2023-05-30 Corning Incorporated Articles and methods for bonding sheets with carriers
US11167532B2 (en) 2015-05-19 2021-11-09 Corning Incorporated Articles and methods for bonding sheets with carriers
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
US11097509B2 (en) 2016-08-30 2021-08-24 Corning Incorporated Siloxane plasma polymers for sheet bonding
US12122138B2 (en) 2016-08-30 2024-10-22 Corning Incorporated Siloxane plasma polymers for sheet bonding
US11535553B2 (en) 2016-08-31 2022-12-27 Corning Incorporated Articles of controllably bonded sheets and methods for making same
US11999135B2 (en) 2017-08-18 2024-06-04 Corning Incorporated Temporary bonding using polycationic polymers
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets

Similar Documents

Publication Publication Date Title
DE10353530A1 (de) Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers
EP1568071B1 (de) Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
EP1994554B1 (de) Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
EP1502293B1 (de) Verfahren zur herstellung strukturierter schichten auf substraten
DE69635745T2 (de) Elektrostatische Haltevorrichtung und Herstellungsverfahren derselben
DE102011076845B4 (de) Niedrigtemperaturbindeverfahren und Heterostruktur
EP1384255B1 (de) Verfahren zum rückseitenschleifen von wafern
WO2005013352A2 (de) Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens
WO2011009444A1 (de) Verfahren zum herstellen einer strukturierten beschichtung auf einem substrat, beschichtetes substrat sowie halbzeug mit einem beschichteten substrat
EP2050131B1 (de) Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
DE102007040655B4 (de) Funktionsschichtübertragungsanordnung, Verfahren zu deren Herstellung, Übertragungsverfahren für eine Funktionsschicht und Verwendung einer plasmapolymeren Schicht oder einer Funktionsschichtübertragungsanordnung zum Übertragen einer Funktionsschicht auf ein Substrat
DE10256247A1 (de) Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
DE19528329B4 (de) Maskenblank und Verfahren zu seiner Herstellung
DE102006032488A1 (de) Vorrichtung und Verfahren zur Bearbeitung von Wafern
DE102014219979A1 (de) Verbund aus Substrat, plasmapolymerer Schicht, Mischschicht und Deckschicht
EP3216049B1 (de) Verfahren und vorrichtung zum beschichten eines produktsubstrats
DE102011077933B4 (de) Verfahren zum Bonden zweier Substrate
WO2007003489A1 (de) Verfahren zum herstellen einer strukturierten parylen-beschichtung und strukturierte parylen-beschichtung
DE102006048800B4 (de) Mehrlagenschichtsystem mit hartem Träger zum Trägern von dünnen Wafern bei der Halbleiterherstellung
WO2024200671A1 (de) Verfahren zur herstellung von substratstapeln zur weiterverarbeitung zu verbundscheiben für optische lichtleiterelemente
WO2023066463A1 (de) Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen
DE102010002252A1 (de) Verfahren zum Aufbringen von Weichlot auf eine Montagefläche eines Bauelementes
EP2501557B1 (de) Neuartige, stoss-gedämpfte räder oder rollen sowie verfahren zu deren herstellung
EP1090749A2 (de) Herstellung von Schichtverbunden mit superelastischem Effekt
DE102021206965A1 (de) Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: THIN MATERIALS AG, 82223 EICHENAU, DE

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANG, DE

R081 Change of applicant/patentee

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANG, DE

Free format text: FORMER OWNERS: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWANDTEN FORSCHUNG E.V., 80686 MUENCHEN, DE; THIN MATERIALS AG, 82223 EICHENAU, DE

Owner name: NISSAN CHEMICAL INDUSTRIES, LTD., JP

Free format text: FORMER OWNERS: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWANDTEN FORSCHUNG E.V., 80686 MUENCHEN, DE; THIN MATERIALS AG, 82223 EICHENAU, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R081 Change of applicant/patentee

Owner name: NISSAN CHEMICAL INDUSTRIES, LTD., JP

Free format text: FORMER OWNERS: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWANDTEN FORSCHUNG E.V., 80686 MUENCHEN, DE; THIN MATERIALS GMBH, 82223 EICHENAU, DE

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANG, DE

Free format text: FORMER OWNERS: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWANDTEN FORSCHUNG E.V., 80686 MUENCHEN, DE; THIN MATERIALS GMBH, 82223 EICHENAU, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R120 Application withdrawn or ip right abandoned