[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110028385A - 고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 - Google Patents

고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 Download PDF

Info

Publication number
KR20110028385A
KR20110028385A KR1020117002859A KR20117002859A KR20110028385A KR 20110028385 A KR20110028385 A KR 20110028385A KR 1020117002859 A KR1020117002859 A KR 1020117002859A KR 20117002859 A KR20117002859 A KR 20117002859A KR 20110028385 A KR20110028385 A KR 20110028385A
Authority
KR
South Korea
Prior art keywords
layer
gate dielectric
silicon oxide
plasma
semiconductor layer
Prior art date
Application number
KR1020117002859A
Other languages
English (en)
Other versions
KR101774520B1 (ko
Inventor
얀 예
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110028385A publication Critical patent/KR20110028385A/ko
Application granted granted Critical
Publication of KR101774520B1 publication Critical patent/KR101774520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예들은 일반적으로 TFT들을 포함하고 이들의 제조를 위한 방법들을 포함한다. TFT 내의 게이트 유전체 층은 TFT의 임계 전압에 영향을 줄 수 있다. 능동 채널 물질을 증착하기 전에 게이트 유전체 층을 처리함으로써 임계 전압이 개선될 수 있다. 게이트 유전체를 처리하는 하나의 방법은 게이트 유전체 층을 N2O 가스에 노출시키는 것을 포함한다. 게이트 유전체를 처리하는 다른 방법은 게이트 유전체 층을 N2O 플라즈마에 노출시키는 것을 포함한다. 실리콘 산화물은 실리콘 기반 TFT들을 위한 게이트 유전체로서 실용적이지는 않지만, 금속 산화물 TFT들에서 사용될 때 임계 전압을 개선시킬 수도 있다. 게이트 유전체를 처리하고/하거나 실리콘 산화물을 사용함으로써, TFT들의 임계 전압이 개선될 수 있다.

Description

고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리{TREATMENT OF GATE DIELECTRIC FOR MAKING HIGH PERFORMANCE METAL OXIDE AND METAL OXYNITRIDE THIN FILM TRANSISTORS}
본 발명의 실시예들은 일반적으로 박막 트랜지스터(TFT)들을 제조하는 방법에 관한 것이다.
TFT 어레이들에 대한 현재의 관심이 특히 높은데 이는 이러한 소자들이 때때로 컴퓨터 및 텔레비젼 평면 패널들 용도로 이용되는 종류의 액정 능동 매트릭스 디스플레이(LCD)들에서 이용될 수 있기 때문이다. LCD들은 또한 백 라이팅을 위해 발광 다이오드(LED)들을 포함할 수 있다. 또한, 유기 발광 다이오드(OLED)들은 능동 매트릭스 디스플레이들을 위해 이용되어 왔고, 이러한 OLED들은 디스플레이들의 동작(activity)을 다루기 위해 TFT들을 필요로 한다.
비정질 실리콘으로 제조된 TFT들은 평면 패널 디스플레이 산업의 중요 부문들이다. 불운하게도 비정질 실리콘은 낮은 이동도(mobility)와 같은 제한들을 가진다. OLED들을 위해 요구되는 이동도는 비정질 실리콘으로 획득될 수 있는 것보다 적어도 10배 높다. 부가적으로, OLED 디스플레이는 전류 구동 소자이기 때문에 Vth 시프트에 보다 민감하다. 높은 전류 또는 높은 바이어스 전압 하의 비정질 실리콘 TFT들의 Vth 시프트는 다루어져야 할 이슈이다. 한편, 폴리실리콘은 비정질 실리콘보다 높은 이동도를 가진다. 폴리실리콘은 결정질이고, 이는 양호하지 않은 국소 비-균일성을 유발한다. 폴리실리콘 막을 제조하기 위한 복잡한 어닐링 공정의 요구사항에 기인하여, 비정질 실리콘과는 대조적으로 폴리실리콘을 이용하여 대면적 디스플레이들을 제조하는 것이 더 어렵거나 비용이 많이 든다. 비정질 실리콘의 제한들에 기인하여, OLED 진보는 빠르지 않다.
최근, 아연 산화물이 능동 채널 층으로 이용되는 투명 TFT들이 제조되었다. 아연 산화물은 유리 및 플라스틱과 같은 다양한 기판들 상에 비교적 낮은 증착 온도들로 결정질 물질로서 성장될 수 있는 화합물 반도체이다.
따라서, 높은 이동도를 갖는 비정질 능동 채널들을 갖는 TFT들을 위한 기술이 필요하다.
본 발명은 일반적으로 TFT들을 포함하고 이들의 제조를 위한 방법들을 포함한다. TFT 내의 게이트 유전체 층은 TFT의 임계 전압에 영향을 줄 수 있다. 능동 채널 물질을 증착하기 전에 게이트 유전체 층을 처리함으로써 임계 전압이 개선될 수 있다. 게이트 유전체를 처리하는 하나의 방법은 게이트 유전체 층을 N2O 가스에 노출시키는 것을 포함한다. 게이트 유전체를 처리하는 다른 방법은 게이트 유전체 층을 N2O 플라즈마에 노출시키는 것을 포함한다. 실리콘 산화물은 실리콘 기반 TFT들을 위한 게이트 유전체로서 실용적이지는 않지만, 금속 산화물 TFT들에서 사용될 때 임계 전압을 개선시킬 수도 있다. 게이트 유전체를 처리하고/하거나 실리콘 산화물을 사용함으로써, TFT들의 서브 임계 기울기(sub threshold slope) 및 임계 전압이 개선될 수 있다.
일 실시예에서, TFT 제조 방법이 개시된다. 상기 방법은 게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계, 게이트 유전체 층을 N2O 플라즈마 또는 처리를 위한 다른 플라즈마에 노출시키는 단계, 게이트 유전체 층 위에 반도체 층을 증착하는 단계, 반도체 층 위에 도전성 층을 증착하는 단계, 및 소스 및 드레인 전극들 및 능동 채널을 규정하기 위해 도전성 층 및 반도체 층을 에칭하는 단계를 포함한다. 반도체 층은 산소 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하거나, 반도체 층은 질소, 산소, 및 아연, 인듐, 주석, 갈륨, 카드뮴 및 이들의 조합물들로부터 선택된 하나 이상의 원소들을 포함한다. 능동 채널은 반도체 층의 일부이다.
다른 실시예에서, TFF 제조 방법이 개시된다. 상기 방법은 게이트 전극 및 기판 위에 실리콘 질화물 층을 증착하는 단계, 실리콘 질화물 층 위에 실리콘 산화물 층을 증착하는 단계, 실리콘 산화물 층 위에 반도체 층을 증착하는 단계, 반도체 층 위에 도전성 층을 증착하는 단계, 및 소스 및 드레인 전극들 및 능동 채널을 규정하기 위해 도전성 층을 에칭하는 단계를 포함한다. 반도체 층은 산소 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하거나, 반도체 층은 질소, 산소, 및 아연, 인듐, 주석, 갈륨, 카드뮴 및 이들의 조합물들로부터 선택된 하나 이상의 원소들을 포함한다. 능동 채널은 반도체 층의 일부이다.
또 다른 실시예에서, TFT 제조 방법이 개시된다. 상기 방법은 게이트 전극 및 기판 위에 실리콘 산화물 층을 증착하는 단계, 실리콘 산화물 층 위에 반도체 층을 증착하는 단계, 반도체 층 위에 도전성 층을 증착하는 단계, 및 소스 및 드레인 전극들 및 능동 채널을 규정하기 위해 도전성 층을 에칭하는 단계를 포함한다. 반도체 층은 산소 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하거나, 반도체 층은 질소, 산소, 및 아연, 인듐, 주석, 갈륨, 카드뮴 및 이들의 조합물들로부터 선택된 하나 이상의 원소들을 포함한다. 능동 채널은 반도체 층의 일부이다.
또 다른 실시예에서, TFT가 개시된다. TFT는 게이트 전극 및 기판 위에 배치된 실리콘 산화물 층, 실리콘 산화물 층 위에 배치된 반도체 층, 및 반도체 층 위에 배치된 소스 전극 및 드레인 전극을 포함한다. 반도체 층은 산소 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하거나, 반도체 층은 질소, 산소, 및 아연, 인듐, 주석, 갈륨, 카드뮴 및 이들의 조합물들로부터 선택된 하나 이상의 원소들을 포함한다. 소스 및 드레인 전극들은 반도체 층의 일부를 노출시키기 위해 서로로부터 이격된다.
본 발명의 상기 특징들이 상세하게 이해될 수 있도록, 위에서 간단히 요약된 본 발명에 대한 보다 구체적인 설명은 실시예들을 참조하여 이루어질 수 있고, 이들 중 몇몇은 첨부된 도면들에 도시된다. 그러나 본 발명은 다른 동등하게 효과적인 실시예들을 인정할 수 있기 때문에 첨부된 도면들은 단지 본 발명의 전형적인 실시예들을 예시하는 것이고 따라서 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1a 내지 도 1f는 다양한 제조 스테이지들에서 본 발명의 일 실시예에 따른 TFT(100)의 개략적인 단면도들이다.
도 2는 본 발명의 다른 실시예에 따른 TFT(200)의 개략적 단면도이다.
도 3은 본 발명의 다른 실시예에 따라 능동 층 물질의 증착 이전에 게이트 유전체 층을 플라즈마 처리에 노출시키는 효과들을 보여주는 그래프이다.
도 4a는 본 발명의 일 실시예에 따라 게이트 유전체 층의 증착 온도의 효과를 보여주는 그래프이다.
도 4b는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층을 NH3로 플라즈마 처리하고 어닐링하는 것의 효과를 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층에 대한 N2O 플라즈마 처리의 효과를 보여주는 그래프이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층에 대한 N2O 노출 및 N2O 플라즈마 처리의 효과를 보여주는 그래프들이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층에 대한 N2O 노출의 온도 및 N2O 플라즈마 처리의 온도의 효과를 보여주는 그래프들이다.
이해를 돕기 위해서, 가능한 경우 도면들에 공통되는 동일한 엘리먼트들을 지정하기 위해 동일한 참조번호들이 사용되었다. 일 실시예에서 개시된 엘리먼트들이 특별한 언급 없이 다른 실시예들에 대해서도 유용하게 활용될 수 있음이 예상된다.
본 발명은 일반적으로 TFT들을 포함하고 이들의 제조를 위한 방법들을 포함한다. TFT 내의 게이트 유전체 층은 TFT의 임계 전압에 영향을 줄 수 있다. 능동 채널 물질을 증착하기 전에 게이트 유전체 층을 처리함으로써 임계 전압이 개선될 수 있다. 게이트 유전체를 처리하는 하나의 방법은 게이트 유전체 층을 200 ℃를 초과하는 온도에서 N2O 가스에 노출시키는 것을 포함한다. 게이트 유전체를 처리하는 다른 방법은 게이트 유전체 층을 N2O 플라즈마에 노출시키는 것을 포함한다. 실리콘 산화물은 실리콘 기반 TFT들을 위한 게이트 유전체로서 실용적이지는 않지만, 금속 산화물 TFT들에서 사용될 때 임계 전압을 개선시킬 수도 있다. 게이트 유전체를 처리하고/하거나 실리콘 산화물을 사용함으로써, TFT들의 임계 전압이 개선될 수 있다. 아연 산화물 기반 반도체들은 도핑을 통해 비정질 물질로서 제조될 수 있다. 따라서 이것은 입자 구조의 속성인 비-균일성 이슈를 피할 것이다. 아연 산화물 기반 반도체와 같은 비정질 반도체들은 바닥 게이트 TFT 구조들을 이용하는 현재 디스플레이 제조 공정에서 구현하기가 더 용이하다.
도 1a 내지 도 1f는 다양한 제조 스테이지들에서 본 발명의 일 실시예에 따른 TFT(100)의 개략적 단면도들이다. TFT는 기판(102)을 포함할 수 있다. 일 실시예에서, 기판(102)은 유리를 포함할 수 있다. 다른 실시예에서, 기판(102)은 폴리머를 포함할 수 있다. 다른 실시예에서, 기판(102)은 플라스틱을 포함할 수 있다. 또 다른 실시예에서, 기판(102)은 금속을 포함할 수 있다.
기판 위에, 게이트 전극(104)이 형성될 수 있다. 게이트 전극(104)은 TFT 내에서 전하 캐리어들의 이동을 제어하는 전기적 도전성 층을 포함할 수 있다. 게이트 전극(104)은 알루미늄, 텅스텐, 크롬, 탄탈, 또는 이들의 조합물들과 같은 금속을 포함할 수 있다. 게이트 전극(104)은 스퍼터링, 리소그래피, 및 에칭을 포함하는 기존 증착 기술들을 이용하여 형성될 수 있다. 게이트 전극(104)은 기판(102) 위에 도전성 층을 블랭킷(blanket) 증착함으로써 형성될 수 있다. 도전성 층은 스퍼터링에 의해 증착될 수 있다. 그 후, 포토레지스트 층이 도전성 층 위에 증착될 수 있다. 포토레지스트 층은 마스크를 형성하도록 패터닝될 수 있다. 게이트 전극(104)은 기판(102) 상에 게이트 전극(104)을 남겨 놓도록 도전성 층의 마스킹되지 않은 부분들을 에칭함으로써 형성될 수 있다.
게이트 전극(104) 위에, 게이트 유전체 층(106)이 증착될 수 있다. 게이트 유전체 층(106)은 TFT의 서브 임계 스윙(sub threshold swing) 또는 기울기 및 임계 전압에 영향을 준다. 실리콘 기반 TFT들(즉, 비정질 실리콘과 같은 실리콘 기반 반도체 층을 갖는 TFT들)에 대해서, 게이트 유전체 층(106)은 실리콘 산화물을 포함할 수 없는데 이는 그것이 TFT로 하여금 매우 양수의(positive) Vth 및 낮은 이동도(mobility)를 갖도록 할 수 있기 때문이다. 그러나 금속 산화물 TFT들에 대해서, 실리콘 산화물은 효과적인 게이트 유전체 층(106)으로 기능할 수 있음이 발견되었다. 실리콘 산화물 내의 산소는 금속 산화물 층 또는 계면을 유효하게 변경시키지 않을 수 있어 TFT는 손상되지 않을 수 있다. 일 실시예에서, 게이트 유전체 층(106)은 실리콘 질화물을 포함할 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 실리콘 산화물을 포함할 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 이산화 실리콘을 포함할 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 실리콘 산질화물을 포함할 수 있다. 또 다른 실시예에서, 게이트 유전체 층(106)은 Al2O3를 포함할 수 있다. 게이트 유전체 층(106)은 플라즈마 강화 화학 기상 증착(PECVD)을 포함하여 공지된 증착 기술들에 의해 증착될 수 있다. 일 실시예에서, 게이트 유전체 층(106)은 물리 기상 증착(PVD)에 의해 증착될 수 있다.
게이트 유전체 층(106)이 증착된 후, 게이트 유전체 층(106)이 처리될 수 있다. 게이트 유전체 층(106)을 처리하기 위한 다양한 기술들이 이하 상세하게 논의될 것이다. 이러한 기술들 중 하나는 게이트 유전체 층(106)의 표면을 패시베이션하기 위해 게이트 유전체 층(106)을 플라즈마(108)에 노출시키는 것을 포함한다.
게이트 유전체 층(106)을 처리한 후, 반도체 층(110)이 그 위에 증착될 수 있다. 반도체 층(110)은 최종 TFT 구조 내에 능동 채널을 포함하는 물질일 것이다. 반도체 층(110)은 산소, 및 아연, 인듐, 카드뮴, 주석, 갈륨 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하거나, 질소, 산소, 및 아연, 인듐, 주석, 갈륨, 카드뮴 및 이들의 조합물들로부터 선택된 하나 이상의 원소들을 포함한다. 일 실시예에서, 반도체 층(110)은 산소, 질소, 및 채워진 s 오비탈 및 채워진 d 오비탈을 갖는 하나 이상의 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층(110)은 산소, 질소, 및 채워진 f 오비탈을 갖는 하나 이상의 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층(110)은 산소, 질소, 및 하나 이상의 2가(divalent) 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층(110)은 산소, 질소, 및 하나 이상의 3가(trivalent) 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층은 산소, 질소, 및 하나 이상의 4가(tetravalent) 원소들을 포함할 수 있다.
반도체 층(110)은 도펀트를 또한 포함할 수 있다. 이용될 수 있는 적합한 도펀트들은 Al, Sn, Ga, Ca, Si, Ti, Cu, Ge, In, Ni, Mn, Cr, V, Mg, SixNy, AlxOy, 및 SiC을 포함할 수 있다. 일 실시예에서, 도펀트는 알루미늄을 포함한다. 또 다른 실시예에서, 도펀트는 주석을 포함한다.
반도체 층(110)의 예들은 다음을 포함한다: ZnOxNy, SnOxNy, InOxNy, CdOxNy, GaOxNy, ZnSnOxNy, ZnInOxNy, ZnCdOxNy, ZnGaOxNy, SnInOxNy, SnCdOxNy, SnGaOxNy, InCdOxNy, InGaOxNy, CdGaOxNy, ZnSnInOxNy, ZnSnCdOxNy, ZnSnGaOxNy, ZnInCdOxNy, ZnInGaOxNy, ZnCdGaOxNy, SnInCdOxNy, SnInGaOxNy, SnCdGaOxNy, InCdGaOxNy, ZnSnInCdOxNy, ZnSnInGaOxNy, ZnInCdGaOxNy, 및 SnInCdGaOxNy. 반도체 층(110)의 예들은 다음의 도핑된 물질들을 포함한다: ZnOxNy:Al, ZnOxNy:Sn, SnOxNy:Al, InOxNy:Al, InOxNy:Sn, CdOxNy:Al, CdOxNy:Sn, GaOxNy:Al, GaOxNy:Sn, ZnSnOxNy:Al, ZnInOxNy:Al, ZnInOxNy:Sn, ZnCdOxNy:Al, ZnCdOxNy:Sn, ZnGaOxNy:Al, ZnGaOxNy:Sn, SnInOxNy:Al, SnCdOxNy:Al, SnGaOxNy:Al, InCdOxNy:Al, InCdOxNy:Sn, InGaOxNy:Al, InGaOxNy:Sn, CdGaOxNy:Al, CdGaOxNy:Sn, ZnSnInOxNy:Al, ZnSnCdOxNy:Al, ZnSnGaOxNy:Al, ZnInCdOxNy:Al, ZnInCdOxNy:Sn, ZnInGaOxNy:Al, ZnInGaOxNy:Sn, ZnCdGaOxNy:Al, ZnCdGaOxNy:Sn, SnInCdOxNy:Al, SnInGaOxNy:Al, SnCdGaOxNy:Al, InCdGaOxNy:Al, InCdGaOxNy:Sn, ZnSnInCdOxNy:Al, ZnSnInGaOxNy:Al, ZnInCdGaOxNy:Al, ZnInCdGaOxNy:Sn, 및 SnInCdGaOxNy:Al.
반도체 층(110)은 스퍼터링에 의해 증착될 수 있다. 일 실시예에서, 스퍼터링 타겟은 아연, 갈륨, 주석, 카드뮴, 인듐, 또는 이들의 조합물들과 같은 금속을 포함한다. 스퍼터링 타겟은 도펀트를 더 포함할 수 있다. 산소 함유 가스 및 질소 함유 가스는 반응성 스퍼터링에 의해 반도체 층(110)을 증착하도록 챔버 내로 유입된다. 일 실시예에서, 질소 함유 가스는 N2를 포함한다. 또 다른 실시예에서, 질소 함유 가스는 N2O, NH3, 또는 이들의 조합물들을 포함한다. 일 실시예에서, 산소 함유 가스는 O2를 포함한다. 다른 실시예에서, 산소 함유 가스는 N2O를 포함한다. 질소 함유 가스 중 질소 및 산소 함유 가스 중 산소는 스퍼터링 타겟으로부터의 금속과 반응하여 금속, 산소, 질소, 및 선택적으로 기판 상의 도펀트를 포함하는 반도체 물질을 형성한다. 일 실시예에서, 질소 함유 가스 및 산소 함유 가스는 별개의 가스들이다. 다른 실시예에서, 질소 함유 가스 및 산소 함유 가스는 동일한 가스를 포함한다. B2H6, CO2, CO, CH4 및 이들의 조합물들과 같은 추가적인 첨가물 또한 스퍼터링 동안 챔버에 제공될 수 있다.
반도체 층(110)이 증착된 후, 도전성 층(112)이 증착될 수 있다. 일 실시예에서, 도전성 층(112)은 알루미늄, 텅스텐, 몰리브덴, 크롬, 탄탈, 및 이들의 조합물들과 같은 금속을 포함할 수 있다. 도전성 층(112)은 스퍼터링에 의해 증착될 수 있다.
도전성 층(112)이 증착된 후, 소스 전극(114), 드레인 전극(116), 및 능동 채널(118)이 도전성 층(112)의 일부들을 에칭함으로써 규정될 수 있다. 반도체 층(110)의 부분들 또한 에칭에 의해 제거될 수 있다. 도시되지 않았지만, 에칭 스탑 층이 도전성 층을 증착하기 전에 반도체 층(110) 위에 증착될 수 있다. 에칭 스탑 층은 에칭 동안 과도한 플라즈마 노출로부터 능동 채널(118)을 보호하도록 기능한다.
도 2는 본 발명의 다른 실시예에 따른 TFT(200)의 개략적 단면도이다. TFT(200)는 기판(202) 위에 배치된 게이트 전극(204)을 포함한다. 소스 전극(212), 드레인 전극(214), 능동 채널(216), 및 반도체 층(210) 또한 존재한다. 다중 층 게이트 유전체가 존재한다. 게이트 유전체는 제 1 게이트 유전체 층(206) 및 제 2 게이트 유전체 층(208)을 가질 수 있다. 일 실시예에서, 제 1 게이트 유전체 층(206)은 실리콘 질화물을 포함할 수 있다. 일 실시예에서, 제 2 게이트 유전체 층(208)은 실리콘 산화물을 포함할 수 있다. 위에서 언급된 것처럼, 실리콘 산화물은 실리콘 기반 TFT들에서는 실용적이지 않지만, 금속 산화물 TFT들에서는 유익할 수 있다.
예시들
표 1은 게이트 유전체 층 상에서 수행되는 처리를 제외하고 실질적으로 동일한 몇몇의 TFT들의 비교를 보여준다. 각각의 예에 대해, 게이트 유전체 층은 실리콘 질화물이다.
예 처리 I on I off Mo ( cm 2 /V-s) S
(V/ dec ) 		Vg (1e-10A 및 10 Vds 에서) Vg (1e-10-A 및 0.1 Vds 에서)
1 없음, 어떠한 대기 노출(atmospheric exposure)도 없음 1.65E-04 4.00E-12 9.78 2 -7 -3
2 SiN 위에 SiO 증착 1.04E-04 3.00E-12 7.65 1.48 0.5 2.5
3 N2O 플라즈마 처리 1.34E-04 3.00E-12 7.84 1.42 -3 -1.5
4 PH3 플라즈마 처리 2.00E-06 2.00E-12 <1 >4 -5 0
5 NH3 플라즈마 처리 1.00E-04 4.00E-12 6.28 2.34 -10 -5
6 H2 플라즈마 처리 3.50E-05 7.00E-12 2.5 2.8 -5 0
7 Ar 플라즈마 처리 4.00E-05 3.00E-12 2.9 2.8 -6 -1
8 없음, 그러나 능동 층 증착 전에 대기 노출 9.00E-05 3.00E-12 6.2 1.84 -5 -2
9 N2 플라즈마 처리 2.00E-05 4.00E-12 2.9 2.8 -5 2
예 1
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 처리되지 않은 채 남겨졌다. 게이트 유전체 층의 증착 이후, 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 9.78 cm2/V-s 이고, 서브 임계 기울기는 2 V/dec 이다.
예 2
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 그 위에 실리콘 산화물 층이 증착되었다. 게이트 유전체 층은 더 이상 처리되지 않았다. 실리콘 산화물 층의 증착 이후, 게이트 유전체 층 또는 실리콘 산화물을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 7.65 cm2/V-s 이고, 서브 임계 기울기는 1.48 V/dec 이다.
예 3
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 N2O 플라즈마에 노출되었다. 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 7.84 cm2/V-s 이고, 서브 임계 기울기는 1.42 V/dec 이다.
예 4
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 PH3 플라즈마에 노출되었다. 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 1 cm2/V-s 미만이고, 서브 임계 기울기는 4 V/dec 보다 크다.
예 5
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 NH3 플라즈마에 노출되었다. 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 6.28 cm2/V-s 이고, 서브 임계 기울기는 2.34 V/dec 이다.
예 6
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 H2 플라즈마에 노출되었다. 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 2.5 cm2/V-s 이고, 서브 임계 기울기는 2.8 V/dec 이다.
예 7
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 아르곤 플라즈마에 노출되었다. 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 2.9 cm2/V-s 이고, 서브 임계 기울기는 2.8 V/dec 이다.
예 8
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 대기에 노출되었다. 그 후 반도체 층이 실리콘 질화물 층 위에 증착되었다. TFT의 이동도는 6.2 cm2/V-s 이고, 서브 임계 기울기는 1.84 V/dec 이다.
예 9
실리콘 질화물의 게이트 유전체 층으로 제조된 TFT는 N2 플라즈마에 노출되었다. 게이트 유전체 층을 대기에 노출시키지 않고 반도체 층이 그 위에 증착되었다. TFT의 이동도는 2.9 cm2/V-s 이고, 서브 임계 기울기는 2.8 V/dec 이다.
상기 예들에 의해 알 수 있는 것처럼, 게이트 유전체 층의 처리는 서브 임계 기울기 및 이동도에 영향을 줄 수 있다. 실리콘 질화물 층 위에 추가적인 실리콘 산화물 층은 양호한 이동도 및 매우 양호한 서브 임계 기울기를 가지는 TFT를 제조하였다. 부가적으로, N2O 플라즈마 처리는 양호한 이동도 및 매우 양호한 서브 임계 기울기를 가지는 TFT를 생성하였다. 실리콘 산화물 TFT 및 N2O 플라즈마에 대한 이동도는 처리되지 않은 채 남아 있던 TFT보다 낮았지만, 서브 임계 기울기는 상당히 더 양호했다. 역으로, 아르곤 플라즈마, H2 플라즈마, NH3 플라즈마, 또는 N2 플라즈마를 이용한 처리는 서브 임계 기울기를 훨씬 더 불량하게 만든다. 따라서, 게이트 유전체 층 상에서 수행되는 처리의 유형은 TFT의 성능에 영향을 미친다. N2O 플라즈마 내의 산소는 실리콘 질화물을 감소시키거나 실리콘-질소 결합들을 끊고 표면을 패시베이션한다고 여겨진다.
도 3은 본 발명의 일 실시예에 따라 능동 채널 층의 증착 전에 게이트 유전체 층을 플라즈마 처리에 노출시키는 효과들을 보여주는 그래프이다. 4개의 개별 결과들(어떠한 처리도 하지 않음, N2O 플라즈마 노출, N2O 플라즈마 노출에 이은 H2 플라즈마 노출, 및 N2O 플라즈마 노출에 이은 NH3 플라즈마 노출)이 도 3에 도시된다. H2 플라즈마 또는 NH3 플라즈마 만으로 게이트 유전체 층을 처리하는 것은 상기 예들에서 도시된 것처럼 양호한 결과들을 제공하지 못하지만, N2O 플라즈마 이후의 H2 플라즈마 또는 NH3 플라즈마에 게이트 유전체 층을 노출시키는 것은 N2O 플라즈마 처리에 필적할만한 서브 임계 기울기를 생성할 수 있다.
추가적인 게이트 유전체 처리들도 탐구되었다. 예를 들어, 게이트 유전체 층은 플라즈마 없이 N2O 가스에 노출되고 그 후 N2O 플라즈마에 노출될 수 있다.
도 4a는 본 발명의 일 실시예에 따라 게이트 유전체 층의 증착 온도의 효과를 보여주는 그래프이다. 도 4a에 도시된 것처럼, 200 ℃에서 증착된 실리콘 질화물 게이트 유전체 층은 어닐링되는 400 ℃에서 증착된 실리콘 산화물 게이트 유전체 층 또는 350 ℃에서 증착된 실리콘 질화물 게이트 유전체 층에 비하여 보다 양수인 Vth를 가진다. 그러나 실리콘 산화물 TFT는 더 작은 서브 임계 기울기를 가진다.
도 4b는 본 발명의 일 실시예에 따라 게이트 유전체 층을 NH3에 노출시키는 효과를 보여주는 그래프이다. 도 4b에 도시된 것처럼, 200 ℃에서 증착되고 NH3에 노출된 실리콘 질화물 게이트 유전체 층은 350 ℃에서 증착되고 NH3에 노출된 실리콘 질화물 게이트 유전체 층에 비하여 보다 양수인 Vth 및 보다 낮은 서브 임계 기울기를 가진다.
도 5는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층에 대한 N2O 플라즈마 처리의 효과를 보여주는 그래프이다. 표2는 도 5에 도시된 3개의 TFT들에 대한 이동도 및 서브 임계 기울기 값들을 보여준다.

TFT
설명
Ion
Ioff 		Mo ( cm 2 /V-s)
S 		Vg (1e-1 oA 및 10Vds 에서 )

1		 처리 안함 2.00E-04 4.50E-11 10 1.74 -6

2		 N2O 처리 2.50E-04 5.00E-11 11.3 1.51 -5

3		 처리 안함 2.00E-04 5.00E-11 10 1.74 -5
도 5의 TFT들에 대해, 각각은 200 ℃에서 증착된 실리콘 질화물 게이트 유전체 층을 가진다. TFT 2는 반도체 층을 증착하기 전에 N2O 플라즈마를 이용하여 게이트 유전체 층을 처리함으로써 제조되었다. TFT 2는 반도체 층을 증착하기 전에 N2O 플라즈마로 처리하지 않았던 TFT 1 및 TFT 3에 비하여 보다 높은 이동도 및 보다 낮은 서브 임계 기울기를 가진다. 비-플라즈마 처리된 TFT들 간의 차이는 TFT 3이 4 개월 숙성(aged 4 months)되었다는 점이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층의 N2O 노출 및 N2O 플라즈마 처리의 효과를 보여주는 그래프들이다. 표 3은 도 6a 및 도 6b에 도시된 4개의 기판들에 대한 서브 임계 기울기 및 포화 이동도를 보여준다.
TFT 설명 I on I off Sat Mo S Vg (1e-10A 및 10Vds 에서)
1 처리 안함, 세정 안함 8.03E-05 4.15E-12 8 1.79 1.14
2 처리 안함, N2O 세정 5.13E-05 8.35E-12 8.14 1.61 7.43
3 N2O 처리, 세정 안함 6.58E-05 3.15E-12 7.05 1.61 3.43
4 N2O 처리 및 세정 1.93E-05 2.00E-12 3.2 1.39 8.71
N2O 처리는 증착된 게이트 유전체 층을 N2O 가스에 노출시키는 것을 포함했다. N2O 세정은 증착된 게이트 유전체 층을 N2O 플라즈마에 노출시키는 것을 포함했다. N2O 세정은 N2O 처리보다 더 강한 효과를 가진다. 그러나 N2O는 Ioff를 낮춘다. N2O 세정 및 N2O는 양자 모두 서브 임계 기울기를 낮추었다. 그러나 N2O 세정 및 N2O 처리 양자 모두가 발생했을 때, 서브 임계 기울기가 훨씬 더 낮아졌다. 포화 이동도 또한 N2O 세정 및 N2O 처리 양자 모두가 발생했을 때 상당히 감소되었다. 표 3에 도시된 것처럼, 10Vds에서의 Vg는 어떠한 처리도 없었던 경우 또는 N2O 처리한 경우에 비하여 N2O 세정을 수행했을 때 훨씬 높았다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따라 능동 층 물질을 증착하기 전에 게이트 유전체 층의 N2O 노출의 온도 및 N2O 플라즈마 처리의 온도의 효과를 보여주는 그래프들이다. 도 7a는 200 ℃에서 수행되었고 N2O 가스 및/또는 N2O 플라즈마 노출에 대한 결과들을 보여준다. 도 7b는 300 ℃에서 수행되었고 N2O 가스 및/또는 N2O 플라즈마 노출에 대한 결과들을 보여준다. 게이트 유전체가 N2O 가스에 노출되었던 상황에서, N2O 플라즈마 처리가 먼저 발생하였다. N2O 가스 노출은 서브 임계 기울기에 대해 거의 효과를 미치지 않았다.
N2O가 플라즈마 처리 및 가스 노출을 위한 노출 가스로서 예시되었지만, 산소 함유 가스 또한 동일한 효과를 가질 수 있다. 예를 들어, O2, CO2 및 이들의 조합들이 노출 가스 또는 플라즈마 가스로서 사용될 수 있음이 예상된다. 기판의 온도는 대략 상온 내지 약 400 ℃의 온도로 유지될 수 있다. 일 실시예에서, 상온은 약 25 ℃일 수 있다. 처리 단계는 다수의 단계들로 발생할 수 있고 각 단계에 대해 상이한 처리 가스를 이용할 수 있다. 예를 들어, N2O, O2, 또는 CO2와 같은 산소 함유 가스를 이용하는 최초 처리가 제 1 처리 단계에서 사용될 수 있다. 그 후 제 2 처리 단계는 H2, PH3, 및 이들의 조합물들과 같은 상이한 가스를 이용하여 발생할 수 있다. 일 실시예에서, 양자의 단계들은 플라즈마 노출을 포함할 수 있다. 다른 실시예에서, 제 1 단계는 플라즈마 처리를 포함할 수 있고 제 2 단계는 플라즈마 없이 가스 노출을 포함할 수 있다. 다른 실시예에서, 셋 이상의 단계들이 발생할 수 있다.
게이트 유전체 층 위에 실리콘 산화물 층을 이용함으로써 또는 산소 함유 가스를 이용하여 게이트 유전체 층을 처리함으로써, 서브 임계 기울기 및/또는 이동도가 TFT에 대해 개선될 수 있다.
상기 내용은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 실시예들 및 추가적인 실시예들도 본 발명의 범위를 벗어나지 않고 고안될 수 있으며, 본 발명의 범위는 뒤따르는 청구범위에 의해 결정된다.

Claims (15)

  1. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계;
    상기 게이트 유전체 층을 산소 함유 플라즈마에 노출시키는 단계;
    상기 게이트 유전체 층 위에 반도체 층을 증착하는 단계 ― 상기 반도체 층은 산소, 질소, 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 하나 이상의 원소들을 포함함 ―;
    상기 반도체 층 위에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들 및 능동 채널을 규정하기 위해 상기 도전성 층을 에칭하는 단계
    를 포함하고, 상기 능동 채널은 상기 반도체 층의 일부를 노출시키는,
    박막 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 게이트 유전체 층은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 질화물 및 실리콘 산화물의 2중층(bi-layer)을 포함하는,
    박막 트랜지스터 제조 방법.
  3. 제 1 항에 있어서,
    게이트 유전체를 상기 산소 함유 플라즈마에 노출시킨 후 상기 게이트 유전체 층을 수소 플라즈마에 노출시키는 단계를 더 포함하는,
    박막 트랜지스터 제조 방법.
  4. 제 1 항에 있어서,
    상기 반도체 층은 스퍼터링에 의해 증착되고, 상기 노출시키는 단계는 상기 게이트 유전체 층 증착과 인-시튜(in-situ) 수행되며, 상기 산소 함유 플라즈마는 N2O를 포함하는,
    박막 트랜지스터 제조 방법.
  5. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 실리콘 질화물 층을 증착하는 단계;
    상기 실리콘 질화물 층 위에 실리콘 산화물 층을 증착하는 단계;
    상기 실리콘 산화물 층 위에 반도체 층을 증착하는 단계 ― 상기 반도체 층은 산소, 질소, 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 하나 이상의 원소들을 포함함 ―;
    상기 반도체 층 위에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들 및 능동 채널을 규정하기 위해 상기 도전성 층을 에칭하는 단계
    를 포함하고, 상기 능동 채널은 상기 반도체 층의 일부를 노출시키는,
    박막 트랜지스터 제조 방법.
  6. 제 5 항에 있어서,
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시키는 단계; 및
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시킨 후 상기 실리콘 산화물 층을 수소 플라즈마에 노출시키는 단계
    를 더 포함하는, 박막 트랜지스터 제조 방법.
  7. 제 5 항에 있어서,
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시키는 단계를 더 포함하고, 상기 노출시키는 단계는 상기 실리콘 산화물 층 증착과 인 시튜로 발생하는,
    박막 트랜지스터 제조 방법.
  8. 제 5 항에 있어서,
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시키는 단계; 및
    상기 N2O 플라즈마에 대한 노출 이후 상기 실리콘 산화물 층을 산소 플라즈마에 노출시키는 단계
    를 더 포함하는, 박막 트랜지스터 제조 방법.
  9. 제 5 항에 있어서,
    상기 반도체 층은 스퍼터링에 의해 증착되는,
    박막 트랜지스터 제조 방법.
  10. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 실리콘 산화물 층을 증착하는 단계;
    상기 실리콘 산화물 층 위에 반도체 층을 증착하는 단계 ― 상기 반도체 층은 산소, 질소, 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 하나 이상의 원소들을 포함함 ―;
    상기 반도체 층 위에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들 및 능동 채널을 규정하기 위해 상기 도전성 층을 에칭하는 단계
    를 포함하고, 상기 능동 채널은 상기 반도체 층의 일부를 노출시키는,
    박막 트랜지스터 제조 방법.
  11. 제 10 항에 있어서,
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시키는 단계; 및
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시킨 후 상기 실리콘 산화물 층을 수소 플라즈마에 노출시키는 단계
    를 더 포함하고, 상기 반도체 층은 스퍼터링에 의해 증착되는,
    박막 트랜지스터 제조 방법.
  12. 제 10 항에 있어서,
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시키는 단계를 더 포함하고, 상기 노출시키는 단계는 상기 실리콘 산화물 층 증착과 인 시튜로 발생하며, 상기 반도체 층은 스퍼터링에 의해 증착되는,
    박막 트랜지스터 제조 방법.
  13. 제 10 항에 있어서,
    상기 실리콘 산화물 층을 N2O 플라즈마에 노출시키는 단계; 및
    상기 N2O 플라즈마에 대한 노출 이후 상기 실리콘 산화물 층을 산소 플라즈마에 노출시키는 단계
    를 더 포함하고, 상기 반도체 층은 스퍼터링에 의해 증착되는,
    박막 트랜지스터 제조 방법.
  14. 박막 트랜지스터로서,
    게이트 전극 및 기판 위에 배치되는 실리콘 산화물 층;
    상기 실리콘 산화물 층 위에 배치되는 반도체 층 ― 상기 반도체 층은 산소, 질소, 및 아연, 갈륨, 인듐, 카드뮴, 주석 및 이들의 조합물들로 이루어진 그룹으로부터 선택되는 하나 이상의 원소들을 포함함 ―; 및
    상기 반도체 층 위에 배치되는 소스 전극 및 드레인 전극
    을 포함하고, 상기 소스 전극 및 드레인 전극은 상기 반도체 층의 일부를 노출시키기 위해 서로로부터 이격되는,
    박막 트랜지스터.
  15. 제 14 항에 있어서,
    상기 게이트 전극 및 기판 상에 배치되고 상기 실리콘 산화물 층 아래에 배치되는 실리콘 질화물 층을 더 포함하는,
    박막 트랜지스터.
KR1020117002859A 2008-07-02 2009-06-29 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 KR101774520B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US7783108P 2008-07-02 2008-07-02
US61/077,831 2008-07-02
US11774408P 2008-11-25 2008-11-25
US11774708P 2008-11-25 2008-11-25
US61/117,744 2008-11-25
US61/117,747 2008-11-25
PCT/US2009/049084 WO2010002803A2 (en) 2008-07-02 2009-06-29 Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors

Publications (2)

Publication Number Publication Date
KR20110028385A true KR20110028385A (ko) 2011-03-17
KR101774520B1 KR101774520B1 (ko) 2017-09-04

Family

ID=41463667

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117002854A KR101621840B1 (ko) 2008-07-02 2009-06-19 다수의 능동 채널 층들을 이용하는 박막 트랜지스터들
KR1020117002859A KR101774520B1 (ko) 2008-07-02 2009-06-29 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
KR1020117002862A KR101670425B1 (ko) 2008-07-02 2009-06-29 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117002854A KR101621840B1 (ko) 2008-07-02 2009-06-19 다수의 능동 채널 층들을 이용하는 박막 트랜지스터들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117002862A KR101670425B1 (ko) 2008-07-02 2009-06-29 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들

Country Status (6)

Country Link
US (6) US8258511B2 (ko)
JP (3) JP5744726B2 (ko)
KR (3) KR101621840B1 (ko)
CN (4) CN102124569B (ko)
TW (3) TWI394282B (ko)
WO (3) WO2010002608A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220168786A (ko) 2021-06-17 2022-12-26 대한민국(농촌진흥청장) 살균 재배 장치 및 방법

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US8980066B2 (en) 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101733718B1 (ko) 2009-09-24 2017-05-10 어플라이드 머티어리얼스, 인코포레이티드 소스 및 드레인 금속 식각을 위해 습식 프로세스를 이용하여 금속 산화물 또는 금속 산질화물 ｔｆｔ들을 제조하는 방법들
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR101892430B1 (ko) * 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011056710A2 (en) 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
WO2011105184A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101410B4 (de) * 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US7976727B1 (en) * 2010-08-25 2011-07-12 The United States Of America As Represented By The Secretary Of The Air Force Chromium-doped zinc-nitro-antimony-gallium-tellurium infrared phosphors
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI535014B (zh) 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI471946B (zh) 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
US8912536B2 (en) 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
KR101630503B1 (ko) * 2010-12-20 2016-06-14 샤프 가부시키가이샤 반도체 장치 및 표시 장치
BR112013015761A2 (pt) * 2010-12-27 2018-11-06 Sharp Kk dispositivo semicondutor e método para fabricar o mesmo
KR101942701B1 (ko) * 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
US8669552B2 (en) * 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
WO2013009505A2 (en) * 2011-07-13 2013-01-17 Applied Materials, Inc. Methods of manufacturing thin film transistor devices
WO2013052298A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
KR101878731B1 (ko) 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101920713B1 (ko) * 2011-12-23 2018-11-22 삼성전자주식회사 그래핀 소자 및 그 제조방법
TWI470808B (zh) 2011-12-28 2015-01-21 Au Optronics Corp 半導體元件及其製作方法
US9120111B2 (en) 2012-02-24 2015-09-01 Rain Bird Corporation Arc adjustable rotary sprinkler having full-circle operation and automatic matched precipitation
KR102140719B1 (ko) * 2012-03-09 2020-08-03 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 디스플레이 디바이스를 위한 배리어 물질
CN102593050B (zh) * 2012-03-09 2014-08-20 深超光电（深圳）有限公司 一种液晶显示面板阵列基板的制作方法
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR101980195B1 (ko) 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
CN103474467B (zh) * 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
TWI493726B (zh) * 2012-06-05 2015-07-21 E Ink Holdings Inc 薄膜電晶體結構及其陣列基板
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
CN104395991B (zh) * 2012-06-29 2017-06-20 株式会社半导体能源研究所 半导体装置
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9156043B2 (en) 2012-07-13 2015-10-13 Rain Bird Corporation Arc adjustable rotary sprinkler with automatic matched precipitation
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI533457B (zh) 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
US20140117511A1 (en) * 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
TWI484559B (zh) * 2013-01-07 2015-05-11 Univ Nat Chiao Tung 一種半導體元件製程
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102044971B1 (ko) 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
WO2014158955A1 (en) * 2013-03-12 2014-10-02 Applied Materials, Inc. Pinhole evaluation method of dielectric films for metal oxide semiconductor tft
WO2014159033A1 (en) * 2013-03-13 2014-10-02 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
CN105051907A (zh) * 2013-03-19 2015-11-11 应用材料公司 多层钝化或蚀刻终止tft
KR101995920B1 (ko) * 2013-04-17 2019-10-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102166272B1 (ko) 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102115564B1 (ko) 2013-09-24 2020-05-27 삼성디스플레이 주식회사 표시기판 및 이를 포함하는 표시패널
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
KR102149795B1 (ko) * 2013-12-13 2020-08-31 삼성전기주식회사 레지스트 필름 및 패턴 형성 방법
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
US9530801B2 (en) 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
KR102163730B1 (ko) 2014-03-25 2020-10-08 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104167449B (zh) * 2014-08-05 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP2016076599A (ja) * 2014-10-06 2016-05-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
JP6358595B2 (ja) * 2014-10-07 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
KR20160065318A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US9887277B2 (en) * 2015-01-23 2018-02-06 Applied Materials, Inc. Plasma treatment on metal-oxide TFT
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
CN104795449B (zh) 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105518845A (zh) * 2015-09-15 2016-04-20 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
US9646886B1 (en) 2015-12-30 2017-05-09 International Business Machines Corporation Tailored silicon layers for transistor multi-gate control
KR101707039B1 (ko) * 2016-03-21 2017-02-16 삼성디스플레이 주식회사 표시 기판
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
WO2019132997A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Memory device with negative resistance materials
KR102520541B1 (ko) * 2018-02-14 2023-04-10 엘지디스플레이 주식회사 산화물 박막의 제조 장치와 제조 방법 및 그 산화물 박막을 포함하는 디스플레이 장치
TWI689096B (zh) * 2018-08-24 2020-03-21 友達光電股份有限公司 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
KR102657866B1 (ko) 2019-06-10 2024-04-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
CN112376024B (zh) * 2020-10-26 2022-08-16 北京北方华创微电子装备有限公司 一种氧化物薄膜的制备方法
US20220190121A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Transistor channel materials
JP2022112246A (ja) * 2021-01-21 2022-08-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102693443B1 (ko) * 2021-03-30 2024-08-08 한양대학교 산학협력단 인듐 질산화물 박막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
EP0030798B1 (en) * 1979-12-17 1983-12-28 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
FR2579754B1 (fr) * 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4759993A (en) * 1985-04-25 1988-07-26 Ovonic Synthetic Materials Co., Inc. Plasma chemical vapor deposition SiO2-x coated articles and plasma assisted chemical vapor deposition method of applying the coating
US4769291A (en) 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
CA2034118A1 (en) 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2885547B2 (ja) * 1991-07-05 1999-04-26 新日本製鐵株式会社 二酸化シリコン薄膜の製造方法
JP2994812B2 (ja) 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (ko) 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
US6153013A (en) 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
US6746959B2 (en) * 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
US6180870B1 (en) 1996-08-28 2001-01-30 Canon Kabushiki Kaisha Photovoltaic device
US6159763A (en) 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
TW329558B (en) * 1996-09-20 1998-04-11 Taiwan Semiconductor Mfg Co Ltd The method & apparatus for manufacturing DRAM & SRAM on single semiconductor chip
US5993594A (en) 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
US6238527B1 (en) 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
TW410478B (en) 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6388301B1 (en) 1998-06-01 2002-05-14 Kaneka Corporation Silicon-based thin-film photoelectric device
US6488824B1 (en) 1998-11-06 2002-12-03 Raycom Technologies, Inc. Sputtering apparatus and process for high rate coatings
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20020084455A1 (en) 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6953947B2 (en) 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
US6620719B1 (en) 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100679917B1 (ko) 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
AU2002235146A1 (en) 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
WO2002073313A1 (en) 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US20030207093A1 (en) 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
JP3819793B2 (ja) * 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
EP1503427A4 (en) * 2002-04-09 2011-09-28 Kaneka Corp PROCESS FOR MANUFACTURING THIN FILM PHOTOELECTRIC CONVERTER IN TANDEM
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
SG130013A1 (en) 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
TW571342B (en) * 2002-12-18 2004-01-11 Au Optronics Corp Method of forming a thin film transistor
ATE483040T1 (de) 2002-12-31 2010-10-15 Cardinal Cg Co Beschichtungsgerät mit einem reinigungsgerät für substrat und beschichtungsverfahren, das ein solches beschichtungsgerät benutzt
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
TWI227565B (en) * 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
WO2004102677A1 (ja) 2003-05-13 2004-11-25 Asahi Glass Company, Limited 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US8319219B2 (en) * 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7816863B2 (en) 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4823478B2 (ja) 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7122398B1 (en) 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
US7125758B2 (en) 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US20050233092A1 (en) 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
WO2005122285A2 (en) 2004-06-04 2005-12-22 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7158208B2 (en) 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060011139A1 (en) 2004-07-16 2006-01-19 Applied Materials, Inc. Heated substrate support for chemical vapor deposition
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR100939998B1 (ko) * 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
TWI251349B (en) * 2004-11-22 2006-03-11 Au Optronics Corp Method of forming thin film transistor
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7628896B2 (en) 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
KR101188425B1 (ko) * 2005-08-24 2012-10-05 엘지디스플레이 주식회사 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073704A (ja) * 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
US20070068571A1 (en) 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) * 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) * 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
KR101340514B1 (ko) * 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) * 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) * 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US20090212287A1 (en) * 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220168786A (ko) 2021-06-17 2022-12-26 대한민국(농촌진흥청장) 살균 재배 장치 및 방법

Also Published As

Publication number Publication date
US20100001274A1 (en) 2010-01-07
US8012794B2 (en) 2011-09-06
US8349669B2 (en) 2013-01-08
WO2010002608A2 (en) 2010-01-07
CN102124569A (zh) 2011-07-13
US8258511B2 (en) 2012-09-04
JP5744726B2 (ja) 2015-07-08
WO2010002803A2 (en) 2010-01-07
JP2011527120A (ja) 2011-10-20
CN102077356A (zh) 2011-05-25
CN105097951B (zh) 2020-08-25
CN102124569B (zh) 2013-03-20
WO2010002807A2 (en) 2010-01-07
WO2010002608A3 (en) 2011-03-03
US8101949B2 (en) 2012-01-24
CN102084470B (zh) 2013-07-03
CN105097951A (zh) 2015-11-25
US8435843B2 (en) 2013-05-07
JP5677712B2 (ja) 2015-02-25
WO2010002803A3 (en) 2010-03-18
TWI385729B (zh) 2013-02-11
WO2010002807A3 (en) 2011-02-24
KR20110028384A (ko) 2011-03-17
JP2011527121A (ja) 2011-10-20
TW201017755A (en) 2010-05-01
US20110306169A1 (en) 2011-12-15
KR101774520B1 (ko) 2017-09-04
TW201007950A (en) 2010-02-16
US8809132B2 (en) 2014-08-19
TWI459474B (zh) 2014-11-01
CN102084470A (zh) 2011-06-01
KR101670425B1 (ko) 2016-10-28
TW201021131A (en) 2010-06-01
KR20110028386A (ko) 2011-03-17
US20100001346A1 (en) 2010-01-07
JP5677711B2 (ja) 2015-02-25
KR101621840B1 (ko) 2016-05-17
JP2011527108A (ja) 2011-10-20
US20120112186A1 (en) 2012-05-10
US20100001272A1 (en) 2010-01-07
TWI394282B (zh) 2013-04-21
US20120288994A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
KR101774520B1 (ko) 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
KR101603180B1 (ko) 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR100785038B1 (ko) 비정질 ＺｎＯ계 ＴＦＴ
KR101912888B1 (ko) 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
WO2023224792A1 (en) Regeneration anneal of metal oxide thin-film transistors
KR101303428B1 (ko) 산화물 박막트랜지스터 소자 및 그의 제조방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001456; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160307

Effective date: 20170719

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant