JP3819793B2 - 成膜方法及び半導体装置の製造方法 - Google Patents
成膜方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3819793B2 JP3819793B2 JP2002072906A JP2002072906A JP3819793B2 JP 3819793 B2 JP3819793 B2 JP 3819793B2 JP 2002072906 A JP2002072906 A JP 2002072906A JP 2002072906 A JP2002072906 A JP 2002072906A JP 3819793 B2 JP3819793 B2 JP 3819793B2
- Authority
- JP
- Japan
- Prior art keywords
- zinc oxide
- film
- gas
- oxide film
- oxygen gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 194
- 239000011787 zinc oxide Substances 0.000 claims description 97
- 239000007789 gas Substances 0.000 claims description 55
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 47
- 229910001882 dioxygen Inorganic materials 0.000 claims description 47
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 10
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 description 146
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スパッタ法による酸化亜鉛膜の成膜方法、及び基板上に酸化亜鉛膜をスパッタ法によって積層してなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ、発光素子、又は圧電体等の電子デバイスは、絶縁膜、半導体膜、又は導電膜等の導電率が異なる薄膜を積層して構成される。
酸化亜鉛は、絶縁膜、透明電極膜、又は半導体膜等を形成するために用いられる。酸化亜鉛を用いて電子デバイスを構成する場合、該電子デバイスは、酸化亜鉛膜と、酸化亜鉛とは導電率が異なる物質を用いてなる膜とを積層したり、夫々導電率が異なる複数の酸化亜鉛膜を積層したりして構成される。導電率が異なる複数の酸化亜鉛膜をスパッタ法によって形成するときは、各酸化亜鉛膜に対して膜中のキャリア密度を調整すべく、ドーピングされている不純物（Ａｌ又はＧａ等）の量が異なる酸化亜鉛ターゲットを用いて各酸化亜鉛膜を成膜する。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の成膜方法で導電率が異なる薄膜を形成する場合、複数の物質（酸化亜鉛と、酸化亜鉛とは導電率が異なる物質と）を準備したり、不純物含有量が異なる複数の酸化亜鉛ターゲットを準備したりする必要があるため、材料コストの増大、又は製造工程数の増大等が生じ、電子デバイスが高コスト化するという問題があった。
【０００４】
図５は、ＲＦスパッタリング装置を用いてガラス基板に酸化亜鉛膜を２００ｎｍ形成する場合、ノンドープの酸化亜鉛（９９．９９％）をターゲットとして用い、また、放電ガスとしてＡｒガスと酸素ガスとを用いたときの放電ガス中の酸素流量比と酸化亜鉛膜の導電率との関係を示すグラフである。成膜条件は、基板温度３００℃、圧力０．５Ｐａ、ＲＦパワー密度１０Ｗ／ｃｍ2 であり、酸素流量比を０％〜１００％の間で変化させた。図中横軸は、放電ガス中の酸素ガスの流量比（％）であり、縦軸は酸化亜鉛膜の導電率（Ｓ／ｃｍ）である。
【０００５】
酸素流量比が０％の場合（Ａｒガスのみを放電ガスとして用いる場合）、酸化亜鉛膜の導電率は最も高く（１×１０-2Ｓ／ｃｍ超）、酸素流量比を０％から１０％まで増大させた場合、前記導電率は１×１０-2Ｓ／ｃｍ超から約１×１０-8Ｓ／ｃｍへ急激に低下する。また、２５％まで増大させた場合は約１×１０-9Ｓ／ｃｍに低下し、５０％まで増大させた場合は約１×１０-10Ｓ／ｃｍに低下する。５０％から１００％まで増大させた場合、前記導電率は緩やかに低下し、１００％（酸素ガスのみを放電ガスとして用いる場合）で最も低くなる。
グラフから、放電ガス中の酸素ガスの流量比の増大（０％〜１００％）に伴い、導電率が低下（１×１０-2Ｓ／ｃｍ超〜１×１０-10Ｓ／ｃｍ未満）することがわかる。これは、酸化亜鉛膜中に酸素が多く含まれた場合、酸素欠陥に起因するドナーが減少して導電率が低下するためと考えられる。
【０００６】
また、不純物がドーピングされた酸化亜鉛をターゲットとして用いる場合は、酸素ガスの流量比を変更しても導電率がほとんど変化しない。
以上のような結果から、発明者らは、ノンドープの酸化亜鉛ターゲットを用い、放電ガス中の酸素ガスの分圧（ここでは流量比）を変更することによって、酸化亜鉛膜の導電率を容易に、また広範囲かつ高精度に変更できるという知見を得た。
【０００７】
本発明は、斯かる知見に基づいてなされたものであり、ノンドープの酸化亜鉛ターゲットを用い、スパッタ法によって酸化亜鉛膜を形成する場合に、放電ガス中の酸素ガスの分圧を変更することにより、材料コストを低減して、導電率が異なる酸化亜鉛膜を容易に成膜できる成膜方法を提供することを目的とする。
本発明の他の目的は、放電ガス中の酸素ガスの分圧を連続的に増減させることにより、導電率が膜厚方向に連続して変化する酸化亜鉛膜を容易に形成できる成膜方法を提供することにある。
本発明の他の目的は、放電ガス中の酸素ガスの分圧の増加と減少とを反復させることにより、容易に、導電率が低い酸化亜鉛膜と高い酸化亜鉛膜とを交互に積層できる成膜方法を提供することにある。
本発明の更に他の目的は、放電ガス中の酸素ガスの分圧を連続的に減少させて酸化亜鉛膜を成膜することにより、材料コストを低減して、導電率が、基板側から膜圧方向へ連続して増加する酸化亜鉛膜を備える半導体装置を容易に形成できる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
第１発明に係る成膜方法は、スパッタ法によって酸化亜鉛膜を形成する成膜方法において、ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、成膜中に酸素ガスの分圧を少なくとも１回以上増加させる工程、及び成膜中に前記酸素ガスの分圧を少なくとも１回以上減少させる工程とを含むことを特徴とする。
【０００９】
第１発明にあっては、酸化亜鉛膜を成膜している時の放電ガス中の酸素ガスの分圧に応じて、成膜された酸化亜鉛膜の導電率が変化するため、ノンドープの酸化亜鉛のみをターゲットの材料として用い、放電ガス中の酸素ガスの分圧を変更することによって酸化亜鉛膜内の導電率を調整することができる。即ち、酸化亜鉛のみを用いるため材料コストを低減することができ、ターゲットを交換する必要がないため製造工程数を減少させることができ、酸素ガスの分圧を変更することによって導電率を調整できるため導電率が異なる酸化亜鉛膜を容易に形成することができる。以上のようにして、酸化亜鉛膜を用いてなる電子デバイスが高コスト化を防止することができ、また、前記電子デバイスを設計する場合の自由度を向上させることができる。
なお、放電ガス中の酸素ガスの分圧を１００％にした場合、放電ガスは酸素ガスのみで構成され、酸素ガスの分圧を０％にした場合、放電ガスは不活性ガスのみで構成される。
【００１０】
第２発明に係る成膜方法は、前記分圧を連続的に増減させることを特徴とする。
第２発明にあっては、酸化亜鉛膜を成膜している時の放電ガス中の酸素ガスの分圧を連続的に増加させた場合、成膜された酸化亜鉛膜の導電率が連続的に減少し、前記分圧を連続的に減少させた場合、前記導電率が連続的に増大するため、導電率が膜厚方向に連続して変化する酸化亜鉛膜を容易に形成することができる。このため、例えばＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）／半導体膜（活性層）構造の積層膜を、低コストで容易に形成することができる。
【００１１】
第３発明に係る成膜方法は、前記分圧を交互に増加／減少させることを特徴とする。
第３発明にあっては、例えば、放電ガス中の酸素ガスの分圧を高くして第１酸化亜鉛膜を成膜し、次いで、前記分圧を低くして、第１酸化亜鉛膜上に第２酸化亜鉛膜を成膜する。この場合、第１酸化亜鉛膜は第２酸化亜鉛膜より導電率が低い。このようにして、導電率が高い酸化亜鉛膜と低い酸化亜鉛膜とを交互に、容易に積層することができるため、導電率が異なる酸化亜鉛膜の積層構造を、低コストで容易に形成することができる。
【００１２】
第４発明に係る半導体装置の製造方法は、基板上に酸化亜鉛膜をスパッタ法によって積層し、ソース電極、ドレイン電極、及びゲート電極を設ける半導体装置の製造方法において、ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、まず、酸素ガス又は前記混合ガスを放電ガスとして用いてスパッタ法によって第１酸化亜鉛膜の成膜を開始し、次いで、前記放電ガス中の酸素分圧を連続的に減少させながらスパッタ法によって第２酸化亜鉛膜の成膜を行ない、次に、該第２酸化亜鉛膜を分割する溝部を形成し、次いで、該溝部の上に絶縁層を介してゲート電極を設け、前記溝部を挟むようにして前記第２酸化亜鉛膜上にソース電極及びドレイン電極を設けることを特徴とする。
【００１３】
第４発明にあっては、第１酸化亜鉛膜の形成後、第２発明の成膜方法を用いて放電ガス中の酸素分圧を連続的に減少させながら第２酸化亜鉛膜を成膜するため、半導体装置を形成する場合に、第２発明の効果を得ることができる。即ち、材料コストを低減して、導電率が、基板側から膜圧方向へ連続して増加する酸化亜鉛膜を備える半導体装置を容易に形成することができる。
また、放電ガス中の酸素分圧を連続的に減少させることによって、第２酸化亜鉛膜の導電率は、基板側から膜圧方向へ連続的に増大する。このため、導電率が高い第２酸化亜鉛膜のソース電極側及びドレイン電極側の領域を、ソース領域及びドレイン領域として作用させることができ、前記領域よりも導電率が低い第２酸化亜鉛膜の第１酸化亜鉛膜側の領域を、ＬＤＤ領域として作用させることができる。
なお、放電ガス中の酸素ガスの分圧を１００％にした場合、放電ガスは酸素ガスのみで構成され、酸素ガスの分圧を０％にした場合、放電ガスは不活性ガスのみで構成される。
【００１４】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
本実施の形態にあっては、公知のＲＦスパッタリング装置を用いてガラス基板に酸化亜鉛膜を成膜する。ターゲットとしてはノンドープの酸化亜鉛（９９．９９％）を用い、放電ガスとしては酸素ガスとＡｒガスとを用いる。成膜条件は、基板温度３００℃、圧力０．５Ｐａ、ＲＦパワー密度１０Ｗ／ｃｍ2 である。また、酸素ガスの分圧は、Ａｒガスと酸素ガスとの流量比を変更することによって調整する。
【００１５】
実施の形態 １．
図１及び図２は、本発明の実施の形態１に係る成膜方法を用いてＬＤＤ／半導体膜構造の積層膜を有するＦＥＴを形成する場合の説明図である。
放電ガス中の酸素ガスの流量比を３％にし、ガラス基板１０の一面に、膜厚２００ｎｍの酸化亜鉛半導体膜１１を形成する（図１（ａ））。続いて、放電をオフにすることなく酸素ガスの流量比を３％から０％（即ち、放電ガスはＡｒガスのみ）まで連続的に減少させて、酸化亜鉛半導体膜１１上に膜厚１０ｎｍのＬＤＤ／ソース・ドレイン膜１２を形成する（図１（ｂ））。
次いで、希塩酸を用いてエッチングを行ない、ＬＤＤ／ソース・ドレイン膜１２の一部を除去することにより、溝部１２ａを形成する（図１（ｃ））。
【００１６】
ＬＤＤ／ソース・ドレイン膜１２上及び溝部１２ａ内に、プラズマＣＶＤ法によってＳｉＮを堆積し、膜厚５００ｎｍの絶縁膜１３０を形成し（図２（ａ））、ＬＤＤ／ソース・ドレイン膜１２上の絶縁膜１３０のみをエッチングによって除去して溝部１２ａを底部とする絶縁層１３を形成する（図２（ｂ））。
最後に、ＬＤＤ／ソース・ドレイン膜１２上及び絶縁層１３上にＡｌ膜を形成することによって、ＬＤＤ／ソース・ドレイン膜１２上にソース電極１４１及びドレイン電極１４３を形成し、絶縁層１３上にゲート電極１４２を形成する（図２（ｃ））。
【００１７】
以上のような成膜方法によれば、ｎ- 型の酸化亜鉛半導体膜１１上に、酸素ガスの流量比を３％から０％まで連続的に減少させて酸化亜鉛半導体膜を成膜することによって、ｎ- 型からｎ+ 型へ連続的に変化するＬＤＤ／ソース・ドレイン膜１２を容易に積層することができる。
また、酸素ガスの流量比を連続的に減少させて成膜するため、ＬＤＤ／ソース・ドレイン膜１２は、導電率が、基板側から膜圧方向へ連続的に増大する。このため、ＬＤＤ／ソース・ドレイン膜１２のソース電極１４１側及びドレイン電極１４３側の領域は導電率が高く、ソース領域及びドレイン領域として作用し、ＬＤＤ／ソース・ドレイン膜１２の酸化亜鉛半導体膜１１側の領域は、ソース領域及びドレイン領域よりも導電率が低く、ＬＤＤ領域として作用する。即ち、ＬＤＤ／半導体膜構造の積層膜を有するＦＥＴを低コストで、また容易に形成することができる。
【００１８】
以上のようにして形成されたＦＥＴは、ＬＤＤ／半導体膜構造によってドレイン電極近傍の電界を緩和することができ、ホットエレクトロンによるＦＥＴの性能劣化（高速に加速されたキャリアが絶縁層１３中に注入され、固定電荷となること）を防止できる。
【００１９】
実施の形態 ２．
図３は、本発明の実施の形態２に係る成膜方法を用いて導電率が異なる酸化亜鉛膜の多層膜を形成する場合の説明図である。
酸素ガスの流量比を１００％にして（即ち、酸素ガスのみを放電ガスとして用いて）、ガラス基板２０の一面に、膜厚１００Åの第１酸化亜鉛膜２１を形成する（図３（ａ））。続いて、放電をオフにし、酸素ガスの流量比を０％に減少させて（即ち、Ａｒガスのみを放電ガスとして用いて）、放電を再開し、第１酸化亜鉛膜２１上に膜厚１００Åの第２酸化亜鉛膜２２を積層する（図３（ｂ））。同様にして、第１酸化亜鉛膜２１と第２酸化亜鉛膜２２とを交互に積層する（図３（ｃ））。
【００２０】
以上のような成膜方法によって形成された多層膜は、高抵抗の第１酸化亜鉛膜２１と低抵抗の第２酸化亜鉛膜２２とが積層してなる。このため、第２酸化亜鉛膜２２，２２，…は、第１酸化亜鉛膜２１，２１，…によって夫々絶縁されている。
【００２１】
図４は、前記成膜方法で形成された多層膜の模式図である。
図中２は、電気伝導に寄与する電子である。該電子２は、該電子２が位置する第２酸化亜鉛膜２２の内部を移動し、第１酸化亜鉛膜２１を通過して他の第２酸化亜鉛膜２２へ移動することがない。即ち、電子２，２，…を各第２酸化亜鉛膜２２内に閉じこめることができ、不純物散乱による移動度の低下を防止できる。このため、前記多層膜は高電子移動度を有する。
即ち、本実施の形態の成膜方法は、導電率が異なる多層膜を備えるため高電子移動度を有する電子デバイス（例えばＴＦＴ）を、低コストで、また容易に形成することができる。
【００２２】
なお、実施の形態１及び２では、ＲＦスパッタリング装置を用い、放電ガスとして酸素ガスとＡｒガスとを用いたが、ＤＣスパッタリング装置、ＥＣＲスパッタリング装置、又はヘリコンプラズマ波スパッタリング装置等を用い、放電ガスとして、酸素ガスとＨｅガス、Ｎｅガス、又はＫｒガス等の希ガスとを用いても良い。
また、本発明の成膜方法を、透光性を有する薄膜トランジスタ、光センサ、又は圧電体等の電子デバイスを形成する場合に用いても良い。
【００２３】
【発明の効果】
本発明の成膜方法によれば、材料コストを低減して、導電率が異なる酸化亜鉛膜を容易に成膜することができる。また、導電率が膜厚方向に連続して変化する酸化亜鉛膜を形成することができる。更に、導電率が低い酸化亜鉛膜と高い酸化亜鉛膜とを交互に積層することができる。
また、本発明の半導体装置の製造方法によれば、材料コストを低減して、導電率が膜厚方向に連続して変化する酸化亜鉛膜を備える半導体装置を容易に形成できる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る成膜方法の説明図である。
【図２】本発明の実施の形態１に係る成膜方法の説明図である。
【図３】本発明の実施の形態２に係る成膜方法の説明図である。
【図４】本発明の実施の形態２に係る成膜方法で形成された多層膜の模式図である。
【図５】放電ガス中の酸素流量比と酸化亜鉛膜の導電率との関係を示すグラフである。
【符号の説明】
１１ 酸化亜鉛半導体膜
１２ ＬＤＤ／ソース・ドレイン膜
２１ 第１酸化亜鉛膜
２２ 第２酸化亜鉛膜
【発明の属する技術分野】
本発明は、スパッタ法による酸化亜鉛膜の成膜方法、及び基板上に酸化亜鉛膜をスパッタ法によって積層してなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ、発光素子、又は圧電体等の電子デバイスは、絶縁膜、半導体膜、又は導電膜等の導電率が異なる薄膜を積層して構成される。
酸化亜鉛は、絶縁膜、透明電極膜、又は半導体膜等を形成するために用いられる。酸化亜鉛を用いて電子デバイスを構成する場合、該電子デバイスは、酸化亜鉛膜と、酸化亜鉛とは導電率が異なる物質を用いてなる膜とを積層したり、夫々導電率が異なる複数の酸化亜鉛膜を積層したりして構成される。導電率が異なる複数の酸化亜鉛膜をスパッタ法によって形成するときは、各酸化亜鉛膜に対して膜中のキャリア密度を調整すべく、ドーピングされている不純物（Ａｌ又はＧａ等）の量が異なる酸化亜鉛ターゲットを用いて各酸化亜鉛膜を成膜する。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の成膜方法で導電率が異なる薄膜を形成する場合、複数の物質（酸化亜鉛と、酸化亜鉛とは導電率が異なる物質と）を準備したり、不純物含有量が異なる複数の酸化亜鉛ターゲットを準備したりする必要があるため、材料コストの増大、又は製造工程数の増大等が生じ、電子デバイスが高コスト化するという問題があった。
【０００４】
図５は、ＲＦスパッタリング装置を用いてガラス基板に酸化亜鉛膜を２００ｎｍ形成する場合、ノンドープの酸化亜鉛（９９．９９％）をターゲットとして用い、また、放電ガスとしてＡｒガスと酸素ガスとを用いたときの放電ガス中の酸素流量比と酸化亜鉛膜の導電率との関係を示すグラフである。成膜条件は、基板温度３００℃、圧力０．５Ｐａ、ＲＦパワー密度１０Ｗ／ｃｍ2 であり、酸素流量比を０％〜１００％の間で変化させた。図中横軸は、放電ガス中の酸素ガスの流量比（％）であり、縦軸は酸化亜鉛膜の導電率（Ｓ／ｃｍ）である。
【０００５】
酸素流量比が０％の場合（Ａｒガスのみを放電ガスとして用いる場合）、酸化亜鉛膜の導電率は最も高く（１×１０-2Ｓ／ｃｍ超）、酸素流量比を０％から１０％まで増大させた場合、前記導電率は１×１０-2Ｓ／ｃｍ超から約１×１０-8Ｓ／ｃｍへ急激に低下する。また、２５％まで増大させた場合は約１×１０-9Ｓ／ｃｍに低下し、５０％まで増大させた場合は約１×１０-10Ｓ／ｃｍに低下する。５０％から１００％まで増大させた場合、前記導電率は緩やかに低下し、１００％（酸素ガスのみを放電ガスとして用いる場合）で最も低くなる。
グラフから、放電ガス中の酸素ガスの流量比の増大（０％〜１００％）に伴い、導電率が低下（１×１０-2Ｓ／ｃｍ超〜１×１０-10Ｓ／ｃｍ未満）することがわかる。これは、酸化亜鉛膜中に酸素が多く含まれた場合、酸素欠陥に起因するドナーが減少して導電率が低下するためと考えられる。
【０００６】
また、不純物がドーピングされた酸化亜鉛をターゲットとして用いる場合は、酸素ガスの流量比を変更しても導電率がほとんど変化しない。
以上のような結果から、発明者らは、ノンドープの酸化亜鉛ターゲットを用い、放電ガス中の酸素ガスの分圧（ここでは流量比）を変更することによって、酸化亜鉛膜の導電率を容易に、また広範囲かつ高精度に変更できるという知見を得た。
【０００７】
本発明は、斯かる知見に基づいてなされたものであり、ノンドープの酸化亜鉛ターゲットを用い、スパッタ法によって酸化亜鉛膜を形成する場合に、放電ガス中の酸素ガスの分圧を変更することにより、材料コストを低減して、導電率が異なる酸化亜鉛膜を容易に成膜できる成膜方法を提供することを目的とする。
本発明の他の目的は、放電ガス中の酸素ガスの分圧を連続的に増減させることにより、導電率が膜厚方向に連続して変化する酸化亜鉛膜を容易に形成できる成膜方法を提供することにある。
本発明の他の目的は、放電ガス中の酸素ガスの分圧の増加と減少とを反復させることにより、容易に、導電率が低い酸化亜鉛膜と高い酸化亜鉛膜とを交互に積層できる成膜方法を提供することにある。
本発明の更に他の目的は、放電ガス中の酸素ガスの分圧を連続的に減少させて酸化亜鉛膜を成膜することにより、材料コストを低減して、導電率が、基板側から膜圧方向へ連続して増加する酸化亜鉛膜を備える半導体装置を容易に形成できる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
第１発明に係る成膜方法は、スパッタ法によって酸化亜鉛膜を形成する成膜方法において、ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、成膜中に酸素ガスの分圧を少なくとも１回以上増加させる工程、及び成膜中に前記酸素ガスの分圧を少なくとも１回以上減少させる工程とを含むことを特徴とする。
【０００９】
第１発明にあっては、酸化亜鉛膜を成膜している時の放電ガス中の酸素ガスの分圧に応じて、成膜された酸化亜鉛膜の導電率が変化するため、ノンドープの酸化亜鉛のみをターゲットの材料として用い、放電ガス中の酸素ガスの分圧を変更することによって酸化亜鉛膜内の導電率を調整することができる。即ち、酸化亜鉛のみを用いるため材料コストを低減することができ、ターゲットを交換する必要がないため製造工程数を減少させることができ、酸素ガスの分圧を変更することによって導電率を調整できるため導電率が異なる酸化亜鉛膜を容易に形成することができる。以上のようにして、酸化亜鉛膜を用いてなる電子デバイスが高コスト化を防止することができ、また、前記電子デバイスを設計する場合の自由度を向上させることができる。
なお、放電ガス中の酸素ガスの分圧を１００％にした場合、放電ガスは酸素ガスのみで構成され、酸素ガスの分圧を０％にした場合、放電ガスは不活性ガスのみで構成される。
【００１０】
第２発明に係る成膜方法は、前記分圧を連続的に増減させることを特徴とする。
第２発明にあっては、酸化亜鉛膜を成膜している時の放電ガス中の酸素ガスの分圧を連続的に増加させた場合、成膜された酸化亜鉛膜の導電率が連続的に減少し、前記分圧を連続的に減少させた場合、前記導電率が連続的に増大するため、導電率が膜厚方向に連続して変化する酸化亜鉛膜を容易に形成することができる。このため、例えばＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）／半導体膜（活性層）構造の積層膜を、低コストで容易に形成することができる。
【００１１】
第３発明に係る成膜方法は、前記分圧を交互に増加／減少させることを特徴とする。
第３発明にあっては、例えば、放電ガス中の酸素ガスの分圧を高くして第１酸化亜鉛膜を成膜し、次いで、前記分圧を低くして、第１酸化亜鉛膜上に第２酸化亜鉛膜を成膜する。この場合、第１酸化亜鉛膜は第２酸化亜鉛膜より導電率が低い。このようにして、導電率が高い酸化亜鉛膜と低い酸化亜鉛膜とを交互に、容易に積層することができるため、導電率が異なる酸化亜鉛膜の積層構造を、低コストで容易に形成することができる。
【００１２】
第４発明に係る半導体装置の製造方法は、基板上に酸化亜鉛膜をスパッタ法によって積層し、ソース電極、ドレイン電極、及びゲート電極を設ける半導体装置の製造方法において、ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、まず、酸素ガス又は前記混合ガスを放電ガスとして用いてスパッタ法によって第１酸化亜鉛膜の成膜を開始し、次いで、前記放電ガス中の酸素分圧を連続的に減少させながらスパッタ法によって第２酸化亜鉛膜の成膜を行ない、次に、該第２酸化亜鉛膜を分割する溝部を形成し、次いで、該溝部の上に絶縁層を介してゲート電極を設け、前記溝部を挟むようにして前記第２酸化亜鉛膜上にソース電極及びドレイン電極を設けることを特徴とする。
【００１３】
第４発明にあっては、第１酸化亜鉛膜の形成後、第２発明の成膜方法を用いて放電ガス中の酸素分圧を連続的に減少させながら第２酸化亜鉛膜を成膜するため、半導体装置を形成する場合に、第２発明の効果を得ることができる。即ち、材料コストを低減して、導電率が、基板側から膜圧方向へ連続して増加する酸化亜鉛膜を備える半導体装置を容易に形成することができる。
また、放電ガス中の酸素分圧を連続的に減少させることによって、第２酸化亜鉛膜の導電率は、基板側から膜圧方向へ連続的に増大する。このため、導電率が高い第２酸化亜鉛膜のソース電極側及びドレイン電極側の領域を、ソース領域及びドレイン領域として作用させることができ、前記領域よりも導電率が低い第２酸化亜鉛膜の第１酸化亜鉛膜側の領域を、ＬＤＤ領域として作用させることができる。
なお、放電ガス中の酸素ガスの分圧を１００％にした場合、放電ガスは酸素ガスのみで構成され、酸素ガスの分圧を０％にした場合、放電ガスは不活性ガスのみで構成される。
【００１４】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
本実施の形態にあっては、公知のＲＦスパッタリング装置を用いてガラス基板に酸化亜鉛膜を成膜する。ターゲットとしてはノンドープの酸化亜鉛（９９．９９％）を用い、放電ガスとしては酸素ガスとＡｒガスとを用いる。成膜条件は、基板温度３００℃、圧力０．５Ｐａ、ＲＦパワー密度１０Ｗ／ｃｍ2 である。また、酸素ガスの分圧は、Ａｒガスと酸素ガスとの流量比を変更することによって調整する。
【００１５】
実施の形態 １．
図１及び図２は、本発明の実施の形態１に係る成膜方法を用いてＬＤＤ／半導体膜構造の積層膜を有するＦＥＴを形成する場合の説明図である。
放電ガス中の酸素ガスの流量比を３％にし、ガラス基板１０の一面に、膜厚２００ｎｍの酸化亜鉛半導体膜１１を形成する（図１（ａ））。続いて、放電をオフにすることなく酸素ガスの流量比を３％から０％（即ち、放電ガスはＡｒガスのみ）まで連続的に減少させて、酸化亜鉛半導体膜１１上に膜厚１０ｎｍのＬＤＤ／ソース・ドレイン膜１２を形成する（図１（ｂ））。
次いで、希塩酸を用いてエッチングを行ない、ＬＤＤ／ソース・ドレイン膜１２の一部を除去することにより、溝部１２ａを形成する（図１（ｃ））。
【００１６】
ＬＤＤ／ソース・ドレイン膜１２上及び溝部１２ａ内に、プラズマＣＶＤ法によってＳｉＮを堆積し、膜厚５００ｎｍの絶縁膜１３０を形成し（図２（ａ））、ＬＤＤ／ソース・ドレイン膜１２上の絶縁膜１３０のみをエッチングによって除去して溝部１２ａを底部とする絶縁層１３を形成する（図２（ｂ））。
最後に、ＬＤＤ／ソース・ドレイン膜１２上及び絶縁層１３上にＡｌ膜を形成することによって、ＬＤＤ／ソース・ドレイン膜１２上にソース電極１４１及びドレイン電極１４３を形成し、絶縁層１３上にゲート電極１４２を形成する（図２（ｃ））。
【００１７】
以上のような成膜方法によれば、ｎ- 型の酸化亜鉛半導体膜１１上に、酸素ガスの流量比を３％から０％まで連続的に減少させて酸化亜鉛半導体膜を成膜することによって、ｎ- 型からｎ+ 型へ連続的に変化するＬＤＤ／ソース・ドレイン膜１２を容易に積層することができる。
また、酸素ガスの流量比を連続的に減少させて成膜するため、ＬＤＤ／ソース・ドレイン膜１２は、導電率が、基板側から膜圧方向へ連続的に増大する。このため、ＬＤＤ／ソース・ドレイン膜１２のソース電極１４１側及びドレイン電極１４３側の領域は導電率が高く、ソース領域及びドレイン領域として作用し、ＬＤＤ／ソース・ドレイン膜１２の酸化亜鉛半導体膜１１側の領域は、ソース領域及びドレイン領域よりも導電率が低く、ＬＤＤ領域として作用する。即ち、ＬＤＤ／半導体膜構造の積層膜を有するＦＥＴを低コストで、また容易に形成することができる。
【００１８】
以上のようにして形成されたＦＥＴは、ＬＤＤ／半導体膜構造によってドレイン電極近傍の電界を緩和することができ、ホットエレクトロンによるＦＥＴの性能劣化（高速に加速されたキャリアが絶縁層１３中に注入され、固定電荷となること）を防止できる。
【００１９】
実施の形態 ２．
図３は、本発明の実施の形態２に係る成膜方法を用いて導電率が異なる酸化亜鉛膜の多層膜を形成する場合の説明図である。
酸素ガスの流量比を１００％にして（即ち、酸素ガスのみを放電ガスとして用いて）、ガラス基板２０の一面に、膜厚１００Åの第１酸化亜鉛膜２１を形成する（図３（ａ））。続いて、放電をオフにし、酸素ガスの流量比を０％に減少させて（即ち、Ａｒガスのみを放電ガスとして用いて）、放電を再開し、第１酸化亜鉛膜２１上に膜厚１００Åの第２酸化亜鉛膜２２を積層する（図３（ｂ））。同様にして、第１酸化亜鉛膜２１と第２酸化亜鉛膜２２とを交互に積層する（図３（ｃ））。
【００２０】
以上のような成膜方法によって形成された多層膜は、高抵抗の第１酸化亜鉛膜２１と低抵抗の第２酸化亜鉛膜２２とが積層してなる。このため、第２酸化亜鉛膜２２，２２，…は、第１酸化亜鉛膜２１，２１，…によって夫々絶縁されている。
【００２１】
図４は、前記成膜方法で形成された多層膜の模式図である。
図中２は、電気伝導に寄与する電子である。該電子２は、該電子２が位置する第２酸化亜鉛膜２２の内部を移動し、第１酸化亜鉛膜２１を通過して他の第２酸化亜鉛膜２２へ移動することがない。即ち、電子２，２，…を各第２酸化亜鉛膜２２内に閉じこめることができ、不純物散乱による移動度の低下を防止できる。このため、前記多層膜は高電子移動度を有する。
即ち、本実施の形態の成膜方法は、導電率が異なる多層膜を備えるため高電子移動度を有する電子デバイス（例えばＴＦＴ）を、低コストで、また容易に形成することができる。
【００２２】
なお、実施の形態１及び２では、ＲＦスパッタリング装置を用い、放電ガスとして酸素ガスとＡｒガスとを用いたが、ＤＣスパッタリング装置、ＥＣＲスパッタリング装置、又はヘリコンプラズマ波スパッタリング装置等を用い、放電ガスとして、酸素ガスとＨｅガス、Ｎｅガス、又はＫｒガス等の希ガスとを用いても良い。
また、本発明の成膜方法を、透光性を有する薄膜トランジスタ、光センサ、又は圧電体等の電子デバイスを形成する場合に用いても良い。
【００２３】
【発明の効果】
本発明の成膜方法によれば、材料コストを低減して、導電率が異なる酸化亜鉛膜を容易に成膜することができる。また、導電率が膜厚方向に連続して変化する酸化亜鉛膜を形成することができる。更に、導電率が低い酸化亜鉛膜と高い酸化亜鉛膜とを交互に積層することができる。
また、本発明の半導体装置の製造方法によれば、材料コストを低減して、導電率が膜厚方向に連続して変化する酸化亜鉛膜を備える半導体装置を容易に形成できる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る成膜方法の説明図である。
【図２】本発明の実施の形態１に係る成膜方法の説明図である。
【図３】本発明の実施の形態２に係る成膜方法の説明図である。
【図４】本発明の実施の形態２に係る成膜方法で形成された多層膜の模式図である。
【図５】放電ガス中の酸素流量比と酸化亜鉛膜の導電率との関係を示すグラフである。
【符号の説明】
１１ 酸化亜鉛半導体膜
１２ ＬＤＤ／ソース・ドレイン膜
２１ 第１酸化亜鉛膜
２２ 第２酸化亜鉛膜
Claims (4)
- スパッタ法によって酸化亜鉛膜を形成する成膜方法において、
ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、成膜中に酸素ガスの分圧を少なくとも１回以上増加させる工程、及び成膜中に前記酸素ガスの分圧を少なくとも１回以上減少させる工程とを含むことを特徴とする成膜方法。 - 前記分圧を連続的に増減させることを特徴とする請求項１に記載の成膜方法。
- 前記分圧を交互に増加／減少させることを特徴とする請求項１に記載の成膜方法。
- 基板上に酸化亜鉛膜をスパッタ法によって積層し、ソース電極、ドレイン電極、及びゲート電極を設ける半導体装置の製造方法において、
ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、まず、酸素ガス又は前記混合ガスを放電ガスとして用いてスパッタ法によって第１酸化亜鉛膜の成膜を開始し、次いで、前記放電ガス中の酸素分圧を連続的に減少させながらスパッタ法によって第２酸化亜鉛膜の成膜を行ない、次に、該第２酸化亜鉛膜を分割する溝部を形成し、次いで、該溝部の上に絶縁層を介してゲート電極を設け、前記溝部を挟むようにして前記第２酸化亜鉛膜上にソース電極及びドレイン電極を設けることを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072906A JP3819793B2 (ja) | 2002-03-15 | 2002-03-15 | 成膜方法及び半導体装置の製造方法 |
| CN03120453.8A CN1445821A (zh) | 2002-03-15 | 2003-03-17 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| US10/390,563 US7049190B2 (en) | 2002-03-15 | 2003-03-17 | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072906A JP3819793B2 (ja) | 2002-03-15 | 2002-03-15 | 成膜方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273134A JP2003273134A (ja) | 2003-09-26 |
| JP3819793B2 true JP3819793B2 (ja) | 2006-09-13 |
Family
ID=29202773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002072906A Expired - Fee Related JP3819793B2 (ja) | 2002-03-15 | 2002-03-15 | 成膜方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3819793B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005226131A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Heavy Ind Ltd | 酸化亜鉛膜の製造方法 |
| JP2007258599A (ja) * | 2006-03-24 | 2007-10-04 | Sanyo Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
| CN101803028B (zh) * | 2007-08-02 | 2013-03-13 | 应用材料公司 | 利用薄膜半导体材料的薄膜晶体管 |
| JP5352878B2 (ja) * | 2008-03-31 | 2013-11-27 | 公立大学法人高知工科大学 | 表示用基板及びその製造方法並びに表示装置 |
| US8258511B2 (en) | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
| JP5434000B2 (ja) * | 2008-07-17 | 2014-03-05 | 株式会社リコー | 電界効果型トランジスタ及びその製造方法 |
| CN103545342B (zh) * | 2008-09-19 | 2018-01-26 | 株式会社半导体能源研究所 | 半导体装置 |
| TWI508304B (zh) * | 2008-11-28 | 2015-11-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| WO2011062043A1 (en) * | 2009-11-20 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN110718557B (zh) * | 2010-03-08 | 2023-12-26 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| JP5352599B2 (ja) * | 2011-01-17 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018022879A (ja) * | 2016-07-20 | 2018-02-08 | 株式会社リコー | 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム |
-
2002
- 2002-03-15 JP JP2002072906A patent/JP3819793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273134A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| CN103855194B (zh) | 半导体材料、包括其的晶体管和包括晶体管的电子装置 | |
| US7691715B2 (en) | Method of fabricating oxide semiconductor device | |
| CN101304046B (zh) | 薄膜晶体管及其制造方法 | |
| US20120009725A1 (en) | Tft substrate and method for producing tft substrate | |
| US10068996B2 (en) | Array substrate, fabrication method, and display panel | |
| EP2413367A1 (en) | Transistors, Methods of Manufacturing Transistors, and Electronic Devices Including Transistors | |
| JP3819793B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| JP4237448B2 (ja) | 半導体装置の製造方法 | |
| CN1047872C (zh) | 半导体器件及其制造方法 | |
| CN110098261A (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| US9806097B2 (en) | Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US9508544B2 (en) | Semiconductor device and method for manufacturing same | |
| CN112397573B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| KR102103428B1 (ko) | 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치 | |
| TWI508171B (zh) | 半導體元件結構及其製造方法 | |
| US10205026B2 (en) | Thin film transistor having a composite metal gate layer | |
| CN110034178A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| FR2752338A1 (fr) | Transistor en couche mince a siliciure | |
| US20240006516A1 (en) | Thin film transistor and manufacturing method thereof | |
| JP7464863B2 (ja) | 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2013004849A (ja) | 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |