[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5241143B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP5241143B2
JP5241143B2 JP2007143431A JP2007143431A JP5241143B2 JP 5241143 B2 JP5241143 B2 JP 5241143B2 JP 2007143431 A JP2007143431 A JP 2007143431A JP 2007143431 A JP2007143431 A JP 2007143431A JP 5241143 B2 JP5241143 B2 JP 5241143B2
Authority
JP
Japan
Prior art keywords
atomic
film
composition ratio
tft
atomic composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007143431A
Other languages
English (en)
Other versions
JP2008300518A (ja
Inventor
奈穂 板垣
達哉 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007143431A priority Critical patent/JP5241143B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP08764821A priority patent/EP2165368B1/en
Priority to US12/597,934 priority patent/US8188467B2/en
Priority to CN2008800174542A priority patent/CN101681922B/zh
Priority to KR1020097027135A priority patent/KR101294113B1/ko
Priority to PCT/JP2008/059852 priority patent/WO2008149754A1/en
Priority to TW097119728A priority patent/TWI397183B/zh
Publication of JP2008300518A publication Critical patent/JP2008300518A/ja
Application granted granted Critical
Publication of JP5241143B2 publication Critical patent/JP5241143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

本発明は、アモルファス(非晶質ともいう)酸化物、又はアモルファス酸化物を活性層に用いた電界効果型トランジスタに関する。また、当該トランジスタを用いた有機ELや無機ELを発光素子に利用した表示装置や、液晶を利用した表示装置に関する。
近年、アモルファス酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で製膜でき、かつ光学バンドギャップが大きく可視光に対して光透過性がある等の特徴を有しており、プラスチック基板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタ(TFT)等を形成することが可能である。
例えば、特許文献1にはZn−Oを主成分とした酸化物膜を活性層に利用したTFTに関する技術が記載されている。
また、非特許文献1には室温で形成されたインジウムと亜鉛とガリウムを含む非晶質酸化物膜を活性層に利用したTFTに関する技術が記載されている。
また、非特許文献2には室温で形成された酸化インジウムを主成分として用いた酸化物薄膜をTFTのチャネル層(活性層)に用いることが記載されている。
また、特許文献2には室温で形成されたインジウムと亜鉛とガリウムを含むアモルファス酸化物膜を活性層に利用したTFTが開示されている。そして、活性層にLi、Na、Mn、Ni、Pd、Cu、Cd、C、N、P等の不純物が添加されたTFTに関する技術が記載されている。
特開2002−76356号公報 特開2006−165529号 Nature VOL432、25 November 2004(488−492) Journal of Non−Crystalline Solids 352(2006)2311
非特許文献1に記載のTFTでは、S値は約2V/decadeと比較的大きいものの、電界効果移動度が6〜9cm/Vsと高く、液晶やエレクトロルミネッセンス等を用いた平面ディスプレイ装置に望まれているアクティブマトリクスへの応用が期待される。しかし、本発明者らの知見によれば、上記TFTでは、活性層に用いた非晶質酸化物膜の主要構成金属元素の原子組成比率(原子数比、原子組成割合ともいう)によってTFT特性が大きく変わる。
一方、特許文献2では、活性層中に不純物元素を添加することにより、キャリア密度が制御されており、その結果、電流オン・オフ比の大きなTFTが得られている。しかし、主要構成金属元素の原子組成比率を変えたときの不純物添加の効果は明らかにされていない。
一方、非特許文献2に記載のTFTでは、ゲート絶縁膜材料に依存して、電界効果移動度が10−140cm/Vs、S値が0.09−5.6V/decadeの値を示している。
しかし、本発明者らの知見によれば、室温で形成されたIn−O膜は、対環境安定性が低く、大気中に放置すると抵抗率が大きく変化してしまう。例えば、気温20℃、湿度50%の大気中に1ヶ月放置した場合、1桁〜2桁の抵抗率の減少が観測される。さらに上記抵抗率の減少は、特許文献1に記載のZn−Oを主成分として用いた酸化物半導体においても、同様に観測される。
本発明は上記課題を解決するものであり、その目的は、電界効果移動度やS値などのトランジスタ特性および対環境安定性に優れ、且つ原子組成率マージン(設計自由度)の大きなアモルファス酸化物及び電界効果型TFTを提供することにある。
本発明は、電界効果型トランジスタであって、前記電界効果型トランジスタの活性層がInと、Znと、Nと、Oと、を含むアモルファス酸化物からなり、前記アモルファス酸化物中の前記Nの含有原子濃度[N]前記含有原子濃度[N]と前記Oの含有原子濃度[O]との合計に対する原子組成比率が0.01原子%以上3原子%以下であことを特徴とする。
本発明によれば半導体特性に優れたアモルファス酸化物を得ることができる。
また、本発明によれば、電界効果移動度やS値などのトランジスタ特性に優れ、且つ対環境安定性に優れた電界効果トランジスタを提供することができる。
さらには、構成原子(特に金属原子)の原子組成比率に依るトランジスタ特性の変化が少ない、原子組成比率マージン(設計自由度)の大きな電界効果トランジスタを提供することができる。
まず、本発明の実施形態を説明する前に、本発明の完成に至った経緯を説明する。
非特許文献1には、In:Ga:Zn=1.1:1.1:0.9(原子%)の原子組成比率を有するアモルファス酸化物をTFTの活性層に用いる技術が記載されている。
そこで本発明者らが、スパッタリング法によりIn−Ga−Zn−O膜を室温で形成し、そのトランジスタ特性を評価したところ、Gaの原子組成比率を小さくすることで、初期特性に優れたトランジスタを得ることができる。特に、酸化物薄膜にGaが含まれない場合、電界効果移動度が大きく且つS値の小さなトランジスタを得ることができる。ここで、本発明において上記S値とは、ドレイン電圧一定で、ドレイン電流を1桁変化させるサブスレショルド領域でのゲート電圧値を意味する。
一方、Gaの原子組成比率を小さくすることで、InとZnの原子組成比率の設計範囲(トランジスタに適用しうる原子組成比率範囲)が小さくなるという問題も分かった。例えば、InとGaとZnに対するGaの原子組成比率(Ga/(In+Ga+Zn))が30原子%の時には、InとZnに対するInの原子組成比率(In/(In+Zn))が10原子%以上、60原子%以下の範囲で、良好なトランジスタ動作を示す。一方、Gaが0原子%の時には、良好なトランジスタ動作を示したInとZnに対するInの原子組成比率の範囲は、30原子%以上、60原子%以下となり、範囲が狭くなる。なお、上記以外の原子組成比率の範囲では、負ゲートバイアス印加時においても比較的大きな電流が流れてしまう、といった現象が生じ、10以上の電流オン/オフ比は得られない。
また、Ga原子組成比率によって、酸化膜自体の耐環境安定性が変化する。酸化膜を大気中に静置した時の抵抗率の経時変化は、膜中の前記Ga原子組成比率が大きくなるに伴い、抵抗率の経時変化は小さくなる。本発明者らの知見によれば、この抵抗率の変化は、環境安定性に対する指標として有効なパラメータであって、抵抗率の変化が小さい方が酸化膜の抵抗率以外の電気特性も安定する関係にある。
すなわち、TFT特性に関しては、Ga原子組成比率が少ないほうが好ましいが、環境安定性に関しては、Ga原子組成比率が大きいほうが好ましい。
そこで、本発明者らが、良好な特性と環境安定性を両立した酸化物半導体を実現するために、In−Zn−O膜に各種元素を添加し、そのトランジスタ特性および抵抗率の経時変化の測定を行った。その結果、Nを特定の原子組成比率となるように添加することで、In−Zn−Oと同程度のトランジスタ特性を維持したまま、耐環境安定性が向上することを見出した。
図1はIn−Zn−O膜を、気温20℃、湿度50%の大気中に放置した場合の抵抗率の経時変化を示したグラフである。Nを添加していないIn−Zn−Oでは成膜直後より抵抗率の減少が観測される。特にIn原子組成比率が60原子%以上および30原子%以下の原子組成比率の範囲では、耐環境安定性が低く、その原子組成比率によっては、約1桁から3桁減少する。
一方、Nを微量添加したIn−Zn−O膜ではその原子組成比率に依らず、3ヶ月放置した後も抵抗率の変化は殆ど観測されない。図2は3ヶ月静置後における抵抗率を異なる原子組成比率に対しプロットしたものである。
このように、N添加によって耐環境安定性が向上する原因は明らかではないが、以下のように推測する。酸化膜の伝導率は保管雰囲気中の湿度の影響により変化するものと考えられるが、Nの導入により耐湿性が改善したものと考えられる。以下にその理由を述べる。
例えばSiOでは原子間距離が比較的大きく、HOの透過率が高いことが知られている。またHOの双極子モーメントは、特に酸化膜中で大きくなると考えられる。HOの双極子モーメントの増加が、酸化膜中でのOHおよびHイオン生成確率を増大させ、その結果、伝導率の低下を引き起こしたものと考えられる。一方、酸窒化膜(Nを添加した酸化膜)では酸化膜に比べて原子間距離が小さく、HOの透過率は小さい。このような理由で膜中へのNの導入により耐湿性が改善されるものと考えられる。本発明の酸化物膜において高い耐環境安定性が得られた原因も、この耐湿性の向上が一因であると考えられる。
また、微量のNを添加することで、InとZnの原子組成比率に対しての原子組成比率の設計範囲(トランジスタに適用しうる原子組成比率範囲)が大きくなる。具体的には、InとZnに対するInの原子組成比率が15原子%以上75原子%以下の範囲で、良好なトランジスタ動作を示す。
本発明者の知見によれば、アモルファス酸化物からなる半導体の抵抗率が高い程、オフ電流が低く、ゲート電圧非印加時には電流が流れない、いわゆる「ノーマリーオフ特性」を示す。N添加による原子組成比率設計範囲の拡大によって、耐環境安定性の低いIn−rich領域(In:60原子%以上)およびZn−rich(Zn:70原子%以上)での抵抗経時変化(低抵抗化)を抑制できる。
本発明はこのような知見に基づいてなされたものである。
以下、図面を参照しながら本発明の実施の形態についてさらに詳細に説明する。
図3に本実施形態のTFT素子構造の模式図を示す。TFTはゲート電極15上にゲート絶縁膜14を設け、ゲート絶縁膜14上にソース電極12、ドレイン電極13を設けることにより構成される。ゲート電極15はリンドープSiのように、基板を兼ねたものでも良く、ガラス等の基板上に形成されていても良い。
本実施形態に適用できる半導体素子の構成は、このような逆スタガ型(ボトムゲート型)構造のTFTに限らず、図4に示すように、例えば活性層の上にゲート絶縁膜とゲート電極を順に備えるスタガ構造(トップゲート型)のTFTでもよい。
本発明のTFTの活性層には、InとZnを含み、且つ微量のNを含む酸化物を適用することができる。特にアモルファス酸化物中のNとOに対するNの原子組成比率(N/(N+O))が0.01原子%以上の時、耐湿性が高くなる。そして当該酸化物をTFTの活性層に用いることによって、経時安定性に優れたTFTを得ることができる。
図5は異なる膜中N濃度において、抵抗率の変化の大きさをプロットしたグラフである。具体的には、異なるN濃度(原子組成比率)で形成したアモルファス酸化物の成膜直後の抵抗率を、大気中に3ヶ月静置した後の抵抗率で除した値を示している。図5より、N原子組成比率が0.01原子%以上のアモルファス酸化物からなる膜では、抵抗率の変化が殆どないことが分かる。
また、本発明者らの知見によれば、InとZnの合計に対するNの原子組成比率(N/(In+Zn))が小さい場合、半絶縁性の膜を得ることが困難になる。その結果、良好なTFT特性が得られなくなる。具体的にはN/(In+Zn)が0.01原子%より小さくなると、オフ電流が大きくなってしまい、電流オン/オフ比が3桁未満となる。このため、N/(In+Zn)は0.01原子%以上とすることが好ましい。上記原因は明らかではないが、膜の抵抗率が低くなっていることから、膜中に過剰なキャリアが生成されているものと考えられる。
また、N/(In+Zn)が大きい場合も、TFT特性が低下する。具体的には、N/(In+Zn)が7原子%よりも大きい場合、サブスレショルド領域の立ち上がり特性が低下し、電界効果移動度も5cm/Vs以下となる。この原因は明らかではないが、N/(In+Zn)の大きい膜を作製する場合、成膜雰囲気中の酸素および窒素ガス圧力を高くする必要がある。本発明者らの検討では、膜の表面粗さが製膜雰囲気中の酸素および窒素ガス圧力の増加とともに大きくなることが認められた。そのためN/(In+Zn)の大きい膜では表面粗さが大きいことが予想される。この表面粗さが、半導体−ゲート絶縁膜間の界面特性を劣化させ、その結果、TFT特性を低下させているものと考えられる。この結果から、(N/(In+Zn))の上限値は7原子%以下とすることが好ましい。
従って、(N/(In+Zn))の好ましい範囲は、0.01原子%以上7原子%以下である。
ここで、電流オン/オフ比はトランスファ特性における、最も大きなソース・ドレイン電極間の電流(Id)と、最も小さなIdの値の比から求める。また、トランスファ特性の結果から、√Id―Vgのグラフを作製し、この傾きから電界効果移動度を導いている。
一方、本発明者ら知見によれば、禁制帯エネルギー幅の値も膜中N比に大きく依存する。特にNの原子組成比率(N/(N+O))が3原子%より大きい時、禁制帯エネルギー幅は2.5eV程度まで減少する。したがって、可視光に対し光透過性が要求される場合、Nの原子組成比率は3原子%以下であることが好ましい。
従って本発明におけるNの原子組成比率(N/(N+O))は0.01原子%以上3原子%以下が好ましい。
また、In原子組成比率(In/(In+Zn))が30原子%以上でアモルファスの薄膜となる。この時、表面粗さが小さく、界面特性に優れたTFTを実現することができる。特に、サブスレショルド領域の立ち上がり特性に優れた、S値の小さなTFTを得ることができる。
なお、本発明の酸化物材料は、所定の範囲内であればGaを含んでいてもよく、また全く含んでいなくても良い。Gaが含まれている場合、Ga添加量によって膜の抵抗率を制御することができるという効果がある。アモルファス酸化物に含まれるGaの含有量の範囲としては、酸化物中のGaの原子数が、Nの原子数よりも小さいとき、N添加の効果が大きく、好ましい。すなわち、In−Zn−O膜を活性層に用いたTFTと同等レベルのトランジスタ特性と環境安定性を両立できる。従って、良好なトランジスタ特性、特に高い移動度や小さなS値を有するTFTを実現するためには、アモルファス酸化物に含まれるGaの原子数が、Nの原子数よりも小さいことが好ましい。
また、上記酸化物には、Ga以外にも、移動度、キャリア濃度、禁制帯エネルギー幅といった膜特性に実質的に影響を及ぼさない程度の不純物を含んでもよい。
ソース電極12、ドレイン電極13およびゲート電極の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特に制限はない。たとえば、リンドープされたシリコン基板のように、ゲート電極と基板を兼ねたものでも良い。また、錫ドープされた酸化インジウム膜、酸化亜鉛などの透明導電膜や、金、プラチナ、アルミ、ニッケルなどの金属膜を用いることができる。また活性層と電極、およびゲート電極とゲート絶縁膜との間に、密着性向上のためのチタン、ニッケル、クロム等からなる密着層16があっても良い。
ゲート絶縁層14としては、一般的に用いられているシリコン酸化膜、シリコン窒化膜、シリコン酸窒化の他に、誘電率の高いアルミナやイットリア、あるいはこれらを積層した膜のいずれを用いてもよい。
基板としては、熱処理条件等にもよるが、ガラス基板、金属基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
本発明のTFT活性層の作成方法としては、ガラス基板、プラスチック基板、PETフィルム、Si基板等の基板を用意する。次いで、スパッタ法、パルスレーザー蒸着法、及び電子ビーム蒸着法の気相法、もしくはそれらの組み合わせなどにより酸化物半導体を形成する。このとき、所望の膜中窒素濃度に応じて、気相中にN、NH、NOなどを導入する。また成膜中にラジカル源等を用いてNラジカルを照射することも、膜中窒素濃度を制御する上で、効果的である。
また上記工程後、作製された酸化物に対して熱処理を行うことも好ましい形態である。熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では450℃以下、プラスチック基板の場合では200℃以下で熱処理することが好ましい。これにより、酸化膜の電気的特性が安定し、さらに信頼性の高い半導体素子を実現することができる。効果的に熱処理を行うには、窒素、酸素、水蒸気、二酸化炭素のいずれかを含む雰囲気中の温度を150℃以上(温度の上限は使用する基板によって前記範囲に調整する。)として熱処理を行うのが良い。これにより、TFTのオフ電流をさらに小さく出来るという効果がある。
(TFT特性)
まず、トランジスタ動作特性の評価指標について説明する。
図6に本実施形態の薄膜トランジスタの典型的な特性を示す。
ソース・ドレイン電極間に、6V程度の電圧Vdを印加したとき、ゲート電圧Vgを、−3V〜10Vの間でスイッチすることで、ソース・ドレイン電極間の電流Idを制御する(オン/オフする)ことができる。
トランジスタ特性の評価項目としては、さまざまなものがあるが、たとえば、電界効果移動度、電流オン/オフ比などが上げられる。
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。たとえば、トランスファ特性の結果から、√Id―Vgのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特に説明のない限り、この手法で評価している。
電流オン/オフ比はトランスファ特性における、最も大きなIdと、最も小さなIdの値の比から求めることができる。
本実施形態のTFTでは、従来のIn−Ga−Zn−Oを活性層に用いたTFTと比較して、電界効果移動度が高く、S値が小さいことが分かる。またInとZnとの原子組成比率に対する原子組成比率の設計範囲(トランジスタに適用しうる原子組成比率範囲)が大きい。具体的には、In/(In+Zn)で表されるInの原子組成比率が15原子%以上、75原子%以下の範囲で、10以上の電流オン/オフ比が得られる。
一方、従来のIn−Oを用いたTFTでは移動度が高いものの、対環境安定性が低いという特徴があったが、本実施形態のTFTでは作製直後と半年間大気中に静置した後とでTFT特性の変化は小さく、常に安定して優れた特性を示すことが分かった。
以下、実施例を用いて本発明を更に説明する。
(実施例1:活性層がN添加In−Zn−O膜、N/(N+O)=1.7原子%)
本発明に係わるTFT素子の第1実施例を図4を用いて説明する。
本実施例ではゲート電極15としてITOを用い、ゲート絶縁膜14には約150nmのシリコン酸化膜を用いている。また基板にはガラス基板を用い、このガラス基板上に活性層11として、N添加したIn−Zn−O膜を形成した。
なお、本実施例においては、活性層の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。すなわち、スパッタ法により様々な組成を有する酸化物の薄膜を一度に一枚の基板上に作製する手法を用いて検討している。ただし、この手法を必ずしも用いる必要はない。所定の組成の材料源(ターゲット)を用意してアモルファス酸化物からなる薄膜を形成してもよいし、複数のターゲットのそれぞれへの投入パワーを制御することで、所望の組成の薄膜を形成してもよい。
N添加In−Zn−O膜の製膜は2元斜入射スパッタ装置を用いて行った。ターゲットは基板に対し斜め方向に配置されており、基板面上の膜の組成がターゲットからの距離の差により変化するため、基板面内にわたり2元系元素の広い組成分布がついた薄膜を得ることができる。ターゲット(材料源)としては、ZnO組成を有する2インチ焼結体およびIn組成を有する2インチ焼結体(それぞれ純度99.9%)を用いた。投入RFパワーはそれぞれZnOが50W、Inが30Wである。Nはラジカル源により供給される。前記ラジカル源は電子サイクロトロン共鳴プラズマにより励起され、投入マイクロ波パワーは80Wである。本実施例においては、ラジカル源により生成されたNラジカルをスパッタリング成膜雰囲気中に導入することで、膜中窒素濃度を制御している。なお、ターゲットと基板との距離は約7−12cm、成膜時の基板温度は25℃とした。N添加In−Zn−O膜は、4×10−1Paのアルゴン、窒素、酸素混合ガス雰囲気中で成膜され、導入窒素分圧は8×10−2Pa、導入酸素分圧は1.6×10−2Paとした。
その後、電子ビーム加熱蒸着法を用いて、酸化物半導体活性層に近い側から、約150nmの膜厚を有するITO層を成膜し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12およびドレイン電極13を形成した。最後にゲート絶縁膜14として用いるSiO2膜をRFスパッタリング法により約200nmの膜厚となるまで成膜した。次いで、その上に約150nmの厚みを有するITOを成膜し、フォトリソグラフィ法とリフトオフ法によりゲート電極15を形成した。チャネル長は10μmで、チャネル幅は150μmであった。
次に、上記方法で作製されたTFTに対し、300℃の大気雰囲気中で1時間熱処理を行った。最終的に得られたN添加In−Zn−O膜について酸化膜について段差計で測定を行ったところ、膜厚は約40nmであった。また蛍光X線分析およびラザフォード後方散乱(RBS)分析によりInの原子組成比率(In/(Zn+In))は15−75原子%、2次イオン質量分析(SIMS)により窒素の原子組成比率(N/(N+O))が、約1.7原子%であることが分かった。またN/(In+Zn)で表される窒素の原子組成比率は1.9から2.4原子%の範囲、全原子組成比率に対するNの原子組成比率は約1原子%であった。
膜面に入射角0.5度の条件でX線回折を測定したところ、In原子組成比率(In/(In+Zn))が30原子%以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、In原子組成比率(In/(In+Zn))が30原子%以下では、ZnInk+3(6≦K≦8)の回折ピークが検出され、作製した膜は結晶化していることが確認された。
(比較例1:活性層がIn−Zn−O膜)
活性層を除いては上記実施例1と同様の構成とした。本比較例では活性層11として、N添加していないIn−Zn−O膜を形成した。なお、本比較例においても、活性層の材料の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。
In−Zn−O膜は4×10−1Paのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は2×10−3Paとした。なお本比較例では、ラジカル源による成膜雰囲気中へのラジカルの導入は行っていない。その他の成膜条件は、上記実施例1と同様とした。最終的に得られた酸化膜について段差計で測定を行ったところ、膜厚は約40nmであった。また蛍光X線分析を行ったところ、Inの原子組成比率(In/(Zn+In))は15−75原子%であった。膜中の窒素量に関しては、2次イオン質量分析(SIMS)を用いて評価を行ったところ、検出限界以下であることが分かった。
膜面に入射角0.5度の条件でX線回折を測定したところ、In原子組成比率(In/(In+Zn))が30原子%以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、In原子組成比率(In/(In+Zn))が30原子%以下では、ZnInk+3(6≦K≦8)の回折ピークが検出され、作製した膜は結晶化していることが確認された。
(比較例2:活性層がN添加In−Zn−O膜 N=5%)
活性層を除いては上記実施例1と同様の構成とした。本比較例では活性層11として、N添加したIn−Zn−O膜を形成した。なお、本比較例においても、活性層の材料の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。
N添加In−Zn−O膜は4×10−1Paのアルゴン酸素窒素混合ガス雰囲気中で成膜され、導入酸素分圧は1.6×10−2Pa、窒素分圧は1×10−1Paとした。その他の成膜条件は、上記実施例1と同様とした。最終的に得られた酸化膜について段差計で測定を行ったところ、膜厚は40nmであった。また蛍光X線分析を行ったところ、Inの原子組成比率(In/(Zn+In))は15から75原子%の範囲であった。膜中の窒素量に関しては、RBSを用いて評価を行ったところ、窒素の原子組成比率(N/(N+O))が、約5原子%であることが分かった。
また、膜面に入射角0.5度の条件でX線回折を測定したところ、In原子組成比率(In/(In+Zn))が32原子%以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、In原子組成比率(In/(In+Zn))が32原子%以下では、ZnInk+3(6≦K≦8)の回折ピークが検出され、作製した膜は結晶化していることが確認された。
(活性層物性)
本実施例で得られたN添加In−Zn−O活性層について、光吸収スペクトルの解析を行ったところ、上記N添加酸化膜の禁制帯エネルギー幅はInの原子組成比率に依存して約2.7eVから2.9eVの範囲の値を示していた。比較例1のIn−Zn−O膜では禁制帯エネルギー幅が上記と同様に約2.7から2.9eVの範囲、一方比較例2の酸窒化物半導体では約2.3−2.4eVの値を示している。この結果、窒素の原子組成比率(N/(N+O))が大きくなるに従い、可視域での受光感度が増加してしまうことが分かった。
次に、N添加したZn−In−O膜の経時安定性を調べるため、本実施例で作成した酸化膜および比較例1で作製した酸化膜を気温20℃、湿度50%の大気中に静置し、抵抗率の時間変化を測定した。比較例1のIn−Zn−O膜では3ヶ月静置後にはInとZn原子組成比率に依存して、約1桁から3桁の抵抗率の低下が観測された。一方、本実施例及び比較例2のN添加In−Zn−O膜では抵抗率の変化は観測されず、耐環境安定性に優れていることが分かった。図7は本実施例および比較例で得られた酸化膜について、Inの原子組成比率(In/(Zn+In))が75原子%における、抵抗率の経時変化を示したものである。
このように、適切な量のNをIn−Zn−O膜に添加することにより、可視光に対する透明性を保ったまま、且つ耐環境安定性を兼ね揃えた半導体を実現することができる。
(TFT素子の特性評価)
図6は、本実施例で作製したTFT素子を室温下で測定した時の、Vd=6VにおけるId−Vg特性(トランスファ特性)を示したものである。
実施例1、比較例1、および2共に、最も良好なトランジスタ特性が得られたのは、In/(Zn+In)で表されるInの原子組成比率が約40原子%の時であった。この時、オン電流は比較的大きい値を示しており、実施例1において、Vg=10Vの時には、Id=5×10−4A程度の電流が流れていることが分かった。オフ電流はId=8×10−13A程度でしきい電圧は約1.5Vであった。出力特性から電界効果移動度を算出したところ、飽和領域において約15cm/Vsの得られた。またS値は約0.3V/decであった。また、比較例1で作製したTFT素子の移動度及びS値は、Inの原子組成比率が約40原子%の時、それぞれ約17cm/Vs、約0.16V/decの値を示している。この結果から、実施例1、比較例1ともに良好なトランジスタ特性が得られることがわかった。
一方、比較例2で作製したTFT素子においても移動度、S値はそれぞれ約14cm/Vs、約0.5V/decと比較的良好な値を示していた。しかし、蛍光灯の光を照射することによって、オフ電流が増加してしまい、その結果、電流オン・オフ比が5桁よりも小さくなってしまうことが分かった。
次に、TFT素子の経時安定性を調べるため、気温20℃、湿度50%の大気中に静置し、TFT特性の時間変化を測定した。その結果、実施例1および比較例2で作製したTFTでは、異なるInとZnの原子組成比率について、半年間静置した後も特性の変化は見られず、耐環境安定性に優れていることが分かった。一方、比較例1で作製したTFTでは、特にInの原子組成比率(In/(Zn+In))が約30原子%以下また60原子%以上で、オフ電流が大きく増加した。その結果、上記Inの原子組成比率では十分な電流オン・オフ比が得られなかった。この関係から、比較例1のTFTではIn:Znの原子組成比率に対しての原子組成比率の設計範囲(トランジスタに適用しうる原子組成比率範囲)が小さいことが分かった。図8は実施例1および比較例1について、半年間静置後のTFT電流オン/オフ比をプロットしたものである。
このように、N添加したIn−Zn−O膜を活性層に用いることにより、移動度やS値等のトランジスタ特性および耐環境安定性に優れ、且つ原子組成比率マージン(設計自由度)の大きいTFT素子を実現することができる。さらに、適切な膜中N濃度を選ぶことによって、可視光に対して透明性の高いTFT素子を実現することができる。
(実施例2:活性層がIn−Zn−Ga−O膜、N/(N+O)=2原子%)
本発明に係わるTFT素子の第2実施例を図4を用いて説明する。
本実施例ではゲート電極15としてITOを用い、ゲート絶縁膜14には約150nmのシリコン酸化膜を用いている。また基板にはガラス基板を用い、このガラス基板上に活性層11として、N添加したIn−Zn−Ga−O膜を形成した。
In−Zn−Ga−O膜の製膜は実施例1と同様、3元斜入射スパッタ装置を用いて行った。本実施例ではIn、ZnO、InGaZnOの3元で製膜を行っているため、一枚の基板面内でGa比0.4原子%以上5原子%以下の原子組成比率の分布を持つIn−Zn−Ga−O薄膜を得ることができる。またこの時In−Znの組成傾斜と直交する方向にGa濃度分布が形成されるようになっている。
ターゲット(材料源)としては、ZnO組成を有する2インチ焼結体、In組成を有する2インチ焼結体およびInGaZnO組成を有する2インチ焼結体(それぞれ純度99.9%)を用いた。投入RFパワーはそれぞれZnOが50W、Inが30W、InGaZnOが35Wである。Nはラジカル源により供給した。前記ラジカル源は電子サイクロトロン共鳴プラズマにより励起され、投入マイクロ波パワーは80Wである。本実施例においては、ラジカル源により生成されたNラジカルをスパッタリング成膜雰囲気中に導入することで、膜中窒素濃度を制御している。なお、ターゲットと基板との距離は約7−12cm、成膜時の基板温度は25℃とした。N添加In−Zn−Ga−O膜は、4×10−1Paのアルゴン、窒素、酸素混合ガス雰囲気中で成膜され、導入窒素分圧は1×10−1Pa、導入酸素分圧は0.9×10−2Paとした。
その後、電子ビーム加熱蒸着法を用いて、アモルファス酸化物からなる半導体活性層に近い側から、約150nmの膜厚を有するITO層を成膜した。次いで、フォトリゾグラフィ法とリフトオフ法により、ソース電極12およびドレイン電極13を形成した。最後にゲート絶縁膜14として用いるSiO2膜をRFスパッタリング法により約200nmの膜厚となるまで成膜した。その上に約150nmの厚みを有するITOを成膜し、フォトリソグラフィ法とリフトオフ法によりゲート電極15を形成した。チャネル長は10μmで、チャネル幅は150μmであった。
次に、上記方法で作製されたTFTに対し、300℃の大気雰囲気中で1時間熱処理を行った。最終的に得られたN添加In−Zn−Ga−O膜について段差計で測定を行ったところ、膜厚は約40nmであった。また蛍光X線分析、ラザフォード後方散乱(RBS)分析およびSIMS分析によりInの原子組成比率(In/(Zn+In))は15−75原子%、Nの原子組成比率(N/(N+O))は2原子%、であった。また全原子に対するGaの原子組成比率及びNの原子組成比率はそれぞれ、約0.4−5原子%、約1.2原子%であることが分かった。また、N/(In+Zn)で表されるNの原子組成比率は2.2−2.9原子%であった。
膜面に入射角0.5度の条件でX線回折を測定したところ、Zn原子組成比率(Zn/(In+Zn+Ga))が約70原子%以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Zn原子組成比率(Zn/(In+Zn+Ga))が約70原子%以下では、ZnInk+3 (6≦K≦8)の回折ピークが検出され、作製した膜は結晶化していることが確認された。
(比較例3:活性層がIn−Zn−Ga−O膜)
活性層を除いては上記実施例1と同様の構成とした。本比較例では活性層11として、N添加していないIn−Zn−Ga−O膜を形成した。なお、本比較例においても、活性層の材料の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。
In−Zn−Ga−O膜は4×10−1Paのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は8×10−4Paとした。なお本比較例では、ラジカル源による成膜雰囲気中へのラジカルの導入は行っていない。その他の成膜条件は、上記実施例1と同様とした。最終的に得られた酸化膜について段差計で測定を行ったところ、膜厚は約40nmであった。また蛍光X線分析、RBS分析およびSIMS分析を行ったところ、Inの原子組成比率(In/(Zn+In))は15から75原子%の範囲、また全元素に対するGaの原子組成比率は約0.4から5原子%の範囲であることが分かった。膜中の窒素量に関しては、2次イオン質量分析(SIMS)を用いて評価を行ったところ、検出限界以下であることが分かった。
膜面に入射角0.5度の条件でX線回折を測定したところ、Zn原子組成比率(Zn/(In+Zn+Ga))が約70原子%以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Zn原子組成比率(Zn/(In+Zn+Ga))が約70原子%以下では、ZnInk+3 (6≦K≦8)の回折ピークが検出され、作製した膜は結晶化していることが確認された。
(活性層物性)
本実施例で得られたN添加In−Zn−Ga−O活性層について、光吸収スペクトルの解析を行った。その結果、上記N添加酸化膜の禁制帯エネルギー幅は金属の原子組成比率に依存して約2.8eVから3.1eVの範囲の値を示していた。そして実施例1のN添加In−Zn−O膜よりも若干高い値、また比較例3のIn−Zn―Ga−O膜と同程度の値を示していた。
また、本実施例で得られたN添加In−Zn−Ga−O膜について4探針測定を行った。その結果、抵抗率はGa量に依存して大きく変化することが分かった。例えばInの原子組成比率(In/(Zn+In))が75原子%の時、全原子数に対するGa量が0原子%(実施例1)で約300Ωcmの値を示していた。一方、0.45原子%では約2.4kΩcm、また5原子%では約30KΩcmまで高くなることが分かった。上記傾向は比較例3で作製したIn−Zn−Ga−O膜においても同様に観測され、Ga添加量によって、抵抗率が制御可能であることが分かった。
次に、In−Zn−Ga−O膜の経時安定性を調べるため、本実施例で作成したN添加酸化膜および比較例1で作製した酸化膜を気温20℃、湿度50%の大気中に静置し、抵抗率の時間変化を測定した。図9、10はその結果を示したグラフで、本実施例および比較例で得られた酸化膜について、Inの原子組成比率(In/(Zn+In))が75原子%の時の抵抗率経時変化を示したものである。
以上の検討の結果、本実施例2のN添加In−Zn−Ga−O膜では抵抗率の変化は観測されず、耐環境安定性に優れていることが分かった。一方、比較例3のIn−Zn−Ga−O膜も、比較例1のIn−Zn−O膜に比べると、経時変化量は少なく、膜中へのGaの導入が、耐環境安定性向上に効果があることが確認された。しかし、本実施例2のN添加酸化膜では成膜後と3ヵ月静置後とで、抵抗率には殆ど変化が無かった。一方、比較例3の酸化膜では、Gaの原子組成比率が1原子%以下の場合、1桁から2桁の抵抗率の低下が観測され、耐環境安定性に関しては、本実施例2のN添加酸化膜が優れていることが分かった。
このように、GaとNの両方をIn−Zn−O膜に添加することにより、抵抗率の制御性に優れ、且つ耐環境安定性の高い半導体を実現することができる。
(TFT素子の特性評価)
本実施例2において、最も良好なトランジスタ特性が得られたのは、Inの原子組成比率(In/(Zn+In))が約40原子%、全原子数に対するGaの原子組成比率が0.4原子%の時であった。この時、オン電流は比較的大きい値を示しており、Vg=10Vの時には、Id=4×10−4A程度の電流が流れていることがわかった。オフ電流はId=1×10−13A程度、しきい電圧は約2.3Vであり、実施例1と比べてオフ電流が低く、しきい電圧も大きいことが分かった。またこの時、TFTはノーマリーオフ特性を示していた。出力特性から電界効果移動度およびS値を算出したところ、それぞれ約14.4cm/Vsおよび約0.3V/decと、実施例1で得られた値とほぼ同程度の良好な特性が得られた。上記結果は比較例3で作製したTFTにおいても同様に観測され、微量のGa添加によって、高い電界効果移動度を保ったまま、低いオフ電流やノーマリーオフ特性が実現されることが分かった。
しかし、さらにGaの原子組成比率を大きくしていくと、上記特性は低下してしまう。例えば全原子数に対するGaの原子組成比率が2原子%では電界効果移動度が約12cm/Vs、S値が約0.7V/dec、Gaの原子組成比率が5原子%で電界効果移動度が約10cm/Vs、S値が約1/decとなることが分かった。図11に異なるGaの原子組成比率に対する電界効果移動度及びS値をプロットする。なお、図11においてInの原子組成比率(In/(Zn+In))は約40原子%である。この図より、全原子数に対するGaの原子組成比率が約1原子%以上、すなわち全原子数に対するN原子組成比率よりも大きくなった場合、TFT特性が低下することが分かる。
次に、TFT素子の経時安定性を調べるため、気温20℃、湿度50%の大気中に静置し、TFT特性の時間変化を測定した。その結果、本実施例2で作製したTFTでは、異なるInとZnの原子組成比率について、半年間静置した後も特性の変化は見られず、耐環境安定性に優れていることが分かった。一方、比較例3で作製したTFTも比較的耐環境安定性に優れていたが、Gaの原子組成比率が1原子%以下では、オフ電流の増加が観測された。特にInの原子組成比率(In/(Zn+In)で表される)が70原子%以上では、オフ電流が約2倍程度増加することが分かった。
このように、Gaの原子組成比率がNの原子組成比率よりも小さい(即ちGa原子数がN原子数よりも少ない)N添加In−Zn−Ga−O膜を活性層に用いることにより、トランジスタ特性及び、耐環境安定性に優れたTFT素子を得ることができる。
またGaとNの両方を添加することによって、オフ電流やしきい電圧の制御性が高く、且つ環境安定性に優れたTFT素子を実現することができる。
本発明に係る酸化物膜を、気温20℃、湿度50%の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 本発明に係る酸化物膜について、経時変化後の抵抗率を、異なる金属組成に対しプロットしたものである。 本発明の一実施形態としての薄膜トランジスタの構造例を模式的に示す断面図である。 本発明の一実施形態としての薄膜トランジスタの構造例を模式的に示す断面図である。 本発明に係る酸化物膜について、抵抗率の変化の大きさをプロットしたグラフである。 本発明の一実施形態としての薄膜トランジスタの典型的なTFT特性を示すグラフである。 実施例1で作製された酸化物膜を、気温20℃、湿度50%の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 実施例1で作製されたTFTを、気温20℃、湿度50%の大気中に半年間静置した後の、電流オン・オフ比をプロットしたものである。 実施例2で作製された酸化物膜を、気温20℃、湿度50%の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 比較例3で作製された酸化物膜を、気温20℃、湿度50%の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 実施例2で作製されたTFTにおいて、異なるGaの原子組成比率に対する電界効果移動度及びS値をプロットしたグラフである。
符号の説明
11 活性層
12 ソース電極
13 ドレイン電極
14 ゲート絶縁膜
15 ゲート電極
16 密着層

Claims (4)

  1. 電界効果型トランジスタであって、
    前記電界効果型トランジスタの活性層がInと、Znと、Nと、Oと、を含むアモルファス酸化物からなり、
    前記アモルファス酸化物中の前記Nの含有原子濃度[N]前記含有原子濃度[N]と前記Oの含有原子濃度[O]との合計に対する原子組成比率が0.01原子%以上3原子%以下であことを特徴とする電界効果型トランジスタ。
  2. 前記アモルファス酸化物中の前記含有原子濃度[N]、前記アモルファス酸化物中の前記Inの含有原子濃度[In]前記アモルファス酸化物中の前記Znの含有原子濃度[Zn]との合計に対する原子組成比率が0.01原子%以上7原子%以下であることを特徴とする、請求項に記載の電界効果型トランジスタ。
  3. 前記アモルファス酸化物中の前記Inの前記含有原子濃度[In]、前記含有原子濃度[In]前記アモルファス酸化物中の前記Znの含有原子濃度[Zn]との合計に対する原子組成比率が15原子%以上75原子%以下であることを特徴とする、請求項又はに記載の電界効果型トランジスタ。
  4. 前記アモルファス酸化物は、Gaをさらに含有し、前記アモルファス酸化物中の前記Gaの含有原子濃度[Ga]は、前記含有原子濃度[N]より低濃度であることを特徴とする請求項1乃至3のいずれか1項に記載の電界効果型トランジスタ。
JP2007143431A 2007-05-30 2007-05-30 電界効果型トランジスタ Active JP5241143B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007143431A JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ
US12/597,934 US8188467B2 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor
CN2008800174542A CN101681922B (zh) 2007-05-30 2008-05-22 无定形氧化物和场效应晶体管
KR1020097027135A KR101294113B1 (ko) 2007-05-30 2008-05-22 아모퍼스 산화물 및 전계 효과형 트랜지스터
EP08764821A EP2165368B1 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor
PCT/JP2008/059852 WO2008149754A1 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor
TW097119728A TWI397183B (zh) 2007-05-30 2008-05-28 非晶形氧化物與場效電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143431A JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2008300518A JP2008300518A (ja) 2008-12-11
JP5241143B2 true JP5241143B2 (ja) 2013-07-17

Family

ID=39590910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143431A Active JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ

Country Status (7)

Country Link
US (1) US8188467B2 (ja)
EP (1) EP2165368B1 (ja)
JP (1) JP5241143B2 (ja)
KR (1) KR101294113B1 (ja)
CN (1) CN101681922B (ja)
TW (1) TWI397183B (ja)
WO (1) WO2008149754A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI549198B (zh) * 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN101928560B (zh) * 2009-06-18 2013-08-07 晶元光电股份有限公司 一种可由紫外光激发的蓝光荧光材料及其制备方法
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102293198B1 (ko) * 2009-09-16 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101733718B1 (ko) 2009-09-24 2017-05-10 어플라이드 머티어리얼스, 인코포레이티드 소스 및 드레인 금속 식각을 위해 습식 프로세스를 이용하여 금속 산화물 또는 금속 산질화물 tft들을 제조하는 방법들
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR101623619B1 (ko) * 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
SG178058A1 (en) 2009-10-21 2012-03-29 Semiconductor Energy Lab Display device and electronic device including display device
WO2011052383A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108538919A (zh) * 2010-07-02 2018-09-14 惠普发展公司,有限责任合伙企业 薄膜晶体管
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
JP5525380B2 (ja) * 2010-08-25 2014-06-18 富士フイルム株式会社 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI535014B (zh) * 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102042782B1 (ko) * 2017-03-15 2019-11-27 한화케미칼 주식회사 에멀젼, 에멀젼의 제조 방법 및 에멀젼을 이용한 코팅막 형성 방법
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
US11581334B2 (en) 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM
KR102537632B1 (ko) * 2021-09-17 2023-05-26 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513404A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体装置の製造方法
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
KR100939998B1 (ko) * 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置

Also Published As

Publication number Publication date
JP2008300518A (ja) 2008-12-11
US8188467B2 (en) 2012-05-29
WO2008149754A1 (en) 2008-12-11
TW200915576A (en) 2009-04-01
CN101681922A (zh) 2010-03-24
EP2165368A1 (en) 2010-03-24
KR20100020488A (ko) 2010-02-22
KR101294113B1 (ko) 2013-08-08
US20100140611A1 (en) 2010-06-10
CN101681922B (zh) 2012-05-23
TWI397183B (zh) 2013-05-21
EP2165368B1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
JP5241143B2 (ja) 電界効果型トランジスタ
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5295170B2 (ja) アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法
JP4560502B2 (ja) 電界効果型トランジスタ
JP5213507B2 (ja) 薄膜トランジスタ
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
EP1812969B1 (en) Field effect transistor comprising an amorphous oxide
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
JP5213429B2 (ja) 電界効果型トランジスタ
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP2009081413A (ja) 電界効果型トランジスタ
JP2010016126A (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Kim et al. New approach for passivation of Ga 2 O 3-In 2 O 3-ZnO thin film transistors
Chang et al. Amorphous Hafnium‐Indium‐Zinc Oxide Semiconductor Thin Film Transistors
Hong Fabrication and characterization of thin-film transistor materials and devices

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5241143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3