[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI535014B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI535014B
TWI535014B TW100139940A TW100139940A TWI535014B TW I535014 B TWI535014 B TW I535014B TW 100139940 A TW100139940 A TW 100139940A TW 100139940 A TW100139940 A TW 100139940A TW I535014 B TWI535014 B TW I535014B
Authority
TW
Taiwan
Prior art keywords
forming
oxide semiconductor
pair
film
equal
Prior art date
Application number
TW100139940A
Other languages
English (en)
Other versions
TW201227965A (en
Inventor
遠藤佑太
佐佐木俊成
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201227965A publication Critical patent/TW201227965A/zh
Application granted granted Critical
Publication of TWI535014B publication Critical patent/TWI535014B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置及其製造方法
本發明相關於半導體裝置及製造該半導體裝置的方法。
須注意在此說明書中，半導體裝置係指可藉由使用半導體特徵運作的任何裝置，且電光裝置、半導體電路、以及電子裝置全部係半導體裝置。
使用形成在具有絕緣表面之基材上方的半導體薄膜以形成電晶體的技術已吸引關注。將此種電晶體施用至範圍廣泛的電子裝置，諸如，積體電路(IC)，或影像顯示裝置(顯示裝置)。已將以矽為基質的半導體材料廣泛地使用為可施用至電晶體之半導體薄膜的材料，但作為替代材料的氧化物半導體己吸引關注。
例如，揭示其主動層係使用包括銦(In)、鎵(Ga)、以及鋅(Zn)並具有低於1018/cm3的電子或體密度之非晶氧化物形成的電晶體(參閱專利文件1)。
專利文件2揭示在包括氧化物半導體的交錯式電晶體中，將包括氮之高導電氧化物半導體設置為在源極區域及源極電極之間及在汲極區域及汲極電極之間的緩衝層，且因此降低該氧化物半導體及該源極電極之間及該氧化物半導體及該汲極電極之間的接觸電阻之技術。
非專利文件1揭示通道區域、源極區域、以及汲極區域係以自我對準方式形成的頂閘極氧化物半導體電晶體。
[參考文件] [專利文件]
[專利文件1]日本已公告專利申請案案號第2006-165528號
[專利文件2]日本已公告專利申請案案號第2010-135774號
[非專利文件]
[非專利文件1]Jae Chul Park等，「具有自我對準頂閘極結構的高效能非晶氧化物薄膜電晶體」IEDM2009，pp.191-194
本發明的目的係製造一種半導體裝置，使用將氧化物半導體包括在通道區域中且較不可能由於短通道效應而在電特徵中導致變異的電晶體製造。
根據本發明之一實施例的半導體裝置包括氧化物半導體膜，具有包括氮的一對氮氧化物半導體區域及夾於該對氮氧化物半導體區域之間的氧化物半導體區域、閘極絕緣膜、以及閘極電極，以該閘極絕緣膜置於其間的方式設置在該氧化物半導體區域上方。
在本文中，該對氮氧化物半導體區域係作為該電晶體的源極區域及汲極區域使用，且該氧化物半導體區域係作為該電晶體的通道區域使用。
在頂閘極電晶體中，該源極區域及該汲極區域可藉由將該閘極電極使用為遮罩將包括氮的離子植入該氧化物半導體膜中而形成。該源極區域及該汲極區域係將該閘極電極使用為遮罩而形成，因此該源極區域及該汲極區域不與該閘極電極重疊，且因此可減少寄生電容。
因為可減少寄生電容，該電晶體可用高速操作。
此處，該等氮氧化物半導體區域的氮濃度高於或等於0.01at.%且低於或等於30at.%。可藉由增加該氮濃度而將該等氮氧化物半導體區域的載體密度增加；然而，當該氮濃度太高時，載體的轉移受禁止且導電性下降。
須注意包括氫之離子可能與包括氮的離子同時植入該氧化物半導體膜。藉由將氫植入該等氮氧化物半導體區域中，相較於僅植入氮的情形，載體密度可增加。亦即，即使植入氮的濃度下降，導電性仍可增加。該等氮氧化物半導體區域的氫濃度高於或等於1×1019原子/cm3且低於或等於1×1022原子/cm3。可藉由增加該氫濃度而增加載體密度；然而，當該氫濃度太高時，載體的轉移受禁止且導電性下降。
此時，防止氫經由該氧化物半導體膜的該源極區域及該汲極區域植入該通道區域為佳。若將氫植入該氧化物半導體膜的通道區域中，可能形成載體路徑而無需施用閘極電壓。亦即，呈現常態開啟特徵。具體地說，該通道區域的氫濃度低於或等於1×1020原子/cm3，低於或等於1×1019原子/cm3為佳，低於或等於1×1018原子/cm3更佳。
將該等氮氧化物半導體區域使用為該源極區域及該汲極區域具有係該氧化物半導體區域的該通道之能帶邊緣幾乎不彎曲的效果。另一方面，在該源極區域及該汲極區域係使用金屬材料形成的情形中，係該氧化物半導體區域的該通道之能帶邊緣的彎曲係不可忽視的，使得有效通道長度在部分情形中減少。隨著電晶體之通道長度減少，此趨勢變得更值得注意。
再者，該等氮氧化物半導體區域具有比該氧化物半導體區域更易於封閉氫的性質。因此，從外側取入的氫及從內側擴散的氫為作為該源極區域及該汲極區域使用的該等氮氧化物半導體區域所封閉，因此可將作為該通道區域使用之該氧化物半導體區域的氫濃度降低。亦即，將該等氮氧化物半導體區域設置為該源極區域及該汲極區域可抑制該電晶體之電特徵由於氫的退化及可靠性的降低。
此外，當該等氮氧化物半導體區域封閉氫時，氮及氮彼此鍵接，彼等的一部分作為施體使用，且載體密度增加；因此，可增加導電性。
須注意已證實在該等氮氧化物半導體區域中的氮不會擴散至該氧化物半導體區域中，其於稍後描述。
另外，將該等氮氧化物半導體區域形成為該源極區域及該汲極區域致能該等源極以及汲極區域及佈線之間的接觸電阻減少；因此，可增加該電晶體的導通狀態電流。
根據本發明的一實施例，可製造包括氧化物半導體並具有良好電特徵之高度可靠的電晶體。
在下文中，將參考該等隨附圖式詳細描述本發明之實施例及範例。須注意本發明並未受限於以下描述，且熟悉本發明之人士將輕易地理解本文揭示的模式及細節可用各種方式修改。因此，不將本發明理解為受該等實施例及範例的描述限制。在參考該等圖式描述本發明的結構時，將相同的參考數字共同用於不同圖式中的相同部分。須注意將相同的影線型樣施用至相似部分，且在部分情形中不特別以參考數字標示該等相似部分。
須注意此說明書中的該等有序數字，諸如「第一」及「第二」，係為了方便而使用，並不代表步驟之順序或層的堆疊順序。此外，此說明書中的該等有序數字並不表示說明本發明的特定名稱。
(實施例1)
在此實施例中，將參考圖1A至1C描述在通道區域中包括氧化物半導體且在設置在與該通道區域相同之層中的源極區域及汲極區域中包括氮氧化物半導體的頂閘極電晶體。
圖1A至1C係頂閘極電晶體的頂視圖及橫剖面圖。此處，圖1A係頂視圖、圖1B係沿著圖1A的A-B取得的橫剖面圖、且圖1C係沿著圖1A的C-D取得的橫剖面圖。須注意在圖1A中，為了簡明，將電晶體151的部分組件(例如，層間絕緣膜124)省略。
描繪於圖1A至1C的電晶體151包括在絕緣表面上方的氧化物半導體膜，其包括氧化物半導體區域126及一對氮氧化物半導體區域122；在氧化物半導體區域126上方的閘極絕緣膜112；在閘極絕緣膜112上方的閘極電極114；覆蓋基底絕緣膜102、該對氮氧化物半導體區域122、以及閘極電極114的層間絕緣膜124；以及經由設置在層間絕緣膜124中的接點孔130連接至該對氮氧化物半導體區域122的佈線116。在此實施例中，描述將基底絕緣膜102設置在基材100上方作為絕緣表面的情形。
此處，該對氮氧化物半導體區域122係作為電晶體151的源極區域及汲極區域使用，且氧化物半導體區域126係作為電晶體151的通道區域使用。
包括氧化物半導體區域126及該對氮氧化物半導體區域122的氧化物半導體膜可能使用包括In、Ga、Sn、以及Zn之二或多者的材料形成。例如，氧化物半導體區域126係使用In-Ga-Zn-O-基質氧化物半導體形成，且該對氮氧化物半導體區域122係使用In-Ga-Zn-O-N-基質氮氧化物半導體形成。
此處，該對氮氧化物半導體區域122的氮濃度高於或等於0.01at.%且低於或等於30at.%。須注意氮濃度可藉由二次離子質譜儀(SIMS)、X-光光電子能譜儀(XPS)、或電子微探儀(EPMA)定量。
此處，該對氮氧化物半導體區域122的氫濃度高於或等於1×1019原子/cm3且低於或等於1×1022原子/cm3。氧化物半導體區域126的氫濃度低於或等於1×1020原子/cm3，低於或等於1×1019原子/cm3為佳，低於或等於1×1018原子/cm3更佳。須注意氫濃度可藉由SIMS定量。
該對氮氧化物半導體區域122的導電性高於或等於10S/cm且低於或等於1000S/cm，高於或等於100S/cm且低於或等於1000S/cm為佳。當導電性低於10S/cm時，該電晶體的導通狀態電流減少。藉由將導電性設定成低於或等於1000S/cm，可將由於該對氮氧化物半導體區域122的效應而施加至氧化物半導體區域126之電場的影響降低，且因此可降低短通道效應。
只要基材100具有至少足以承受稍後實施之熱處理的耐熱性，其並無特別限制。例如，可能將玻璃基材、陶瓷基材、石英基材、或藍寶石基材使用為基材100。或者，可能使用具有足夠耐熱性的塑膠基材。或者，可能使用以矽製成之單晶半導體基材或多晶半導體基材、或碳化矽等、以鍺化矽等製成之化合物半導體基材、或SOI基材等。或者，可能將設有半導體元件的任何此等基材使用為基材100。
可能將可撓基材使用為基材100。在將電晶體設置在該可撓基材上方的情形中，可能將該電晶體直接形成在該可撓基材上，或可能將該電晶體形成在不同基材上方，然後自該基材分離以轉移至該可撓基材。為從該基材分離該電晶體並將其轉移至該可撓基材，將分離層護置在該不同基材及該電晶體之間為佳。
基底絕緣膜102可能係任何氧化矽膜、氮氧化矽膜、氧化氮化矽膜、及氮化矽膜的單層或堆疊層。
在此說明書中，氮氧化矽係指包括比氮更多之氧的基材且，例如，氮氧化矽包括濃度範圍分別在大於或等於50at.%且少於或等於70at.%、大於或等於0.5at.%且少於或等於15at.%、大於或等於25at.%且少於或等於35at.%、且大於或等於0at.%且少於或等於10at.%的氧、氮、矽、及氫。另外，氧化氮化矽係指包括比氧更多之氮的基材且，例如，氧化氮化矽包括濃度範圍分別在大於或等於5at.%且少於或等於30at.%、大於或等於20at.%且少於或等於55at.%、大於或等於25at.%且少於或等於35at.%、且大於或等於10at.%且少於或等於25at.%的氧、氮、矽、及氫。須注意上述範圍係藉由使用拉塞福背向散射質譜儀(RBS)或氫氣正向散射質譜儀(HFS)的量測而得到。此外，該等構成元素的總百分比不超過100at.%。
可能將藉由加熱以自其釋放氧的膜使用為基底絕緣膜102。
藉由加熱釋放氧意指在熱脫附分析儀(TDS)中轉換為氧原子的氧釋放量大於或等於1.0×1018原子/cm3，大於或等於3.0×1020原子/cm3為佳。
氧釋放量係藉由TDS分析在高於或等於150℃且低於或等於700℃的基材溫度量測，高於或等於200℃且低於或等於650℃為佳，高於或等於250℃且低於或等於470℃更佳。此係因為，例如，假定在低於150℃之基材溫度釋放的氧主要係由吸附至基材表面並具有相對低之穩定性的氧所導致。當將基材溫度設定成低於或等於700℃時，可評估符合電晶體之實際製程的氧釋放量。
此處，將於下文描述在轉換為氧原子的情形中使用TDS分析量測氧釋放量的方法。
TDS分析中的釋放氣體量比例於頻譜的積分值。因此，釋放氣體量可從絕緣膜之頻譜的積分值對標準樣本之參考值的比率計算。標準樣本的參考值係指包括在樣本中的預定原子的密度對頻譜之積分值的比率。
例如，使用係標準樣本之包括預定密度的氫之矽晶圓的TDS分析結果及該絕緣膜之TDS分析結果，可根據方程式1發現從絕緣膜釋放之氧分子的莫耳數(NO2)。此處，將藉由TDS分析得到之具有質量數32的所有頻譜假設成源自於氧分子。在給定為具有質量數32的氣體，CH3OH，不太可能存在的假設下，不將其列入考慮。另外，也不將包括係氧原子的同位素之具有質量數17或18的氧原子之氧分子列入考慮，因為此種分子在自然界中的比例極小。
NO2=NH2/SH2×SO2×α　(方程式1)
NH2係藉由將從該標準樣本脫附的氫分子數轉換為密度而得到的值。SH2係當該標準樣本受TDS分析時之頻譜的積分值。此處，將該標準樣本的參考值設定成NH2/SH2。SO2係當該絕緣膜受TDS分析時之頻譜的積分值。α在TDS分析中影響該頻譜之強度的係數。方程式1的細節請參考日本已公告專利申請案案號第H6-275697號。須注意來自該絕緣膜的氧釋放量係將包括1×1016原子/cm3之氫原子的矽晶圓使用為該標準樣本，使用由ESCO Ltd.,製造的熱脫附分析設備EMD-WA1000S/W量測。
另外，在該TDS分析中，將部分的氧偵測為氧原子。氧分子及氧原子之間的比率可從氧分子的游離率計算。須注意，因為上述之α包括氧分子的游離率，氧原子的釋放數也可經由氧分子之釋放數的評估估算。
須注意NO2係已釋放氧分子的數量。針對該絕緣膜，轉換為氧原子之情形中的氧釋放量為已釋放氧分子數的二倍。
在上述結構中，藉由加熱以自其釋放氧的該絕緣膜可能係過氧氧化矽(SiOx(X>2))。在過氧氧化矽(SiOx(X>2))中，每單位體積的氧原子數多於每單位體積之矽原子數的二倍。每單位體積的矽原子數及氧原子數係藉由拉塞福背向散射質譜儀量測。
藉由從該基底絕緣膜將氧供應至該氧化物半導體區域，可降低該基底絕緣膜及該氧化物半導體區域之間的介面密度狀態。結果，可防止可由於電晶體之操作等產生的電荷等陷在該基底絕緣膜及該氧化物半導體區域之間的介面；因此，可得到具有些許退化之電特徵的電晶體。
另外，在部分情形中電荷由於該氧化物半導體中的氧空洞而產生。通常，當在氧化物半導體中導致氧空洞時，部分的氧空洞變成施體並產生作為載體的電子。結果，電晶體的臨界電壓在負方向上偏移。此顯著地發生在產生在背通道側上的氧空洞中。須注意此說明書中的背通道係指在該基底絕緣膜側上的該氧化物半導體區域之介面的附近。氧從該基底絕緣膜充分地釋放至該氧化物半導體區域，因此可降低導致該臨界電壓負偏移之在氧化物半導體區域中的氧空洞。
換言之，當在該氧化物半導體區域中產生氧空洞時，難以抑制電荷陷於該基底絕緣膜及該氧化物半導體區域之間的介面。然而，藉由將藉由加熱以自其釋放氧的絕緣膜設置為該基底絕緣膜，可降低該氧化物半導體區域及該基底絕緣膜之間的介面狀態密度及該氧化物半導體區域中的氧空洞，且可使電荷陷在該氧化物半導體區域及該基底絕緣膜間之介面的影響變小。
可能使用，例如，氧化矽、氮氧化矽、氧化氮化矽、氮化矽、氧化鋁、氧化鉿、或釔安定氧化鋯將閘極絕緣膜112形成為具有堆疊層結構或單層結構。例如，閘極絕緣膜112可能藉由熱氧化法、CVD法、或濺鍍法形成。可能將藉由加熱以自其釋放氧的膜使用為閘極絕緣膜112。將藉由加熱以自其釋放氧的膜使用為閘極絕緣膜112，因此可降低產生在氧化物半導體區域126中的氧空洞，且可抑制該電晶體之電特徵的退化。
在描述於此實施例中的結構中，閘極絕緣膜112不具有階段部；因此，可降低閘極絕緣膜112所導致的漏電流，並可增加閘極絕緣膜112的承受電壓。因此，即使當閘極絕緣膜112具有約為5nm的極小厚度時，該電晶體仍可正常地操作。須注意閘極絕緣膜112之厚度的縮減具有降低短通道效應及增加電晶體之操作速度的效果。
可能將單一金屬、合金、或包括鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、以及鎢之至少一者的金屬氮化物使用為閘極電極114的材料。可能使用包括氧化銦、氧化錫、或氧化鋅的透明導電材料。閘極電極114可能具有任何上述材料的堆疊層結構。
可能使用，例如，氧化矽、氮氧化矽、氧化氮化矽、或氮化矽的材料將層間絕緣膜124形成為具有堆疊層結構或單層結構。例如，層間絕緣膜124可能藉由熱氧化法、CVD法、或濺鍍法形成。將氮化矽膜或氧化氮化矽膜使用為層間絕緣膜124為佳。
佈線116可能具有與閘極電極114相似的結構。
使用此種結構，甚至在通道長度縮減時，電晶體151在閘極電極114及該對氮氧化物半導體區域122之間具有很小的寄生電容且在臨界電壓具有很小的變異。另外，該對氮氧化物半導體區域122及佈線116之間的接觸電阻降低，且因此可增加該電晶體的導通狀態電流。再者，氧化物半導體區域126中的氫濃度降低，且因此可改善該電晶體的電特徵及可靠性。
須注意如圖4D所描繪的，可能將閘極絕緣膜112設置成覆蓋氧化物半導體區域126及該對氮氧化物半導體區域122。
此實施例可視情況與任何其他實施例組合。
(實施例2)
在此實施例中，將參考圖10A至10E描述與描述於實施例1中的電晶體不同之電晶體的範例。
描繪於圖10A的電晶體152包括具有絕緣表面的基材100；在基材100上方的閘極電極114；在閘極電極114上方的閘極絕緣膜112；以閘極絕緣膜112置於其間的方式設置在閘極電極114上方並包括氧化物半導體區域126及該對氮氧化物半導體區域122的氧化物半導體膜；覆蓋該氧化物半導體膜及閘極絕緣膜112的層間絕緣膜124；以及經由設置在層間絕緣膜124中的接點孔130連接至該對氮氧化物半導體區域122的佈線116。須注意可能將基底絕緣膜102設置在基材100及電晶體152之間。
描繪於圖10B的電晶體153包括具有絕緣表面的基材100；在基材100上方的閘極電極114；在閘極電極114上方的閘極絕緣膜112；以閘極絕緣膜112置於其間的方式設置在閘極電極114上方並包括氧化物半導體區域126及該對氮氧化物半導體區域122的氧化物半導體膜；以及連接至該對氮氧化物半導體區域122的佈線116。須注意可能將基底絕緣膜102設置在基材100及電晶體153之間。雖然未描繪，可能將層間絕緣膜124設置在電晶體153上方。
描繪於圖10C的電晶體154包括具有絕緣表面的基材100；在基材100上方的閘極電極114；在閘極電極114上方的閘極絕緣膜112；在閘極絕緣膜112上方的佈線116；以及以閘極絕緣膜112置於其間的方式設置在閘極電極114上方並包括氧化物半導體區域126以及連接至佈線116之該對氮氧化物半導體區域122的氧化物半導體膜。須注意可能將基底絕緣膜102設置在基材100及電晶體154之間。雖然未描繪，可能將層間絕緣膜124設置在電晶體154上方。
描繪於圖10D的電晶體155包括在基材100上方的基底絕緣膜102；在該基底絕緣膜上方的氧化物半導體膜，其包括氧化物半導體區域126及該對氮氧化物半導體區域122；在氧化物半導體區域126上方的閘極絕緣膜112；在閘極絕緣膜112上方的閘極電極114；以及連接至該對氮氧化物半導體區域122的佈線116。雖然未描繪，可能將層間絕緣膜124設置在電晶體155上方。
描繪於圖10E的電晶體156包括在基材100上方的基底絕緣膜102；在該基底絕緣膜上方的佈線116；在基底絕緣膜102上方的氧化物半導體膜，其包括氧化物半導體區域126及連接至佈線116的該對氮氧化物半導體區域122；在氧化物半導體區域126上方的閘極絕緣膜112；以及在閘極絕緣膜112上方的閘極電極114。雖然未描繪，可能將層間絕緣膜124設置在電晶體156上方。
該電晶體的通道長度係由該對氮氧化物半導體區域122之間的間距或閘極電極114的寬度決定。該對氮氧化物半導體區域122之間的間距等於閘極電極114的寬度為佳，因為該對氮氧化物半導體區域122及閘極電極114未彼此重疊；然而，該對氮氧化物半導體區域122之間的間距不必等於閘極電極114的寬度。例如，當閘極電極114的寬度窄於該對氮氧化物半導體區域122之間的間距時，移位區域形成在閘極電極114不與該氧化物半導體區域重疊的區域中；因此，降低電場的集中度，其導致短通道效應的降低。
此實施例可視情況與任何其他實施例組合。
(實施例3)
在此實施例中，將描述製造描述於實施例1中的電晶體之方法的範例。
首先，將基底絕緣膜102形成在基材100上方(圖2A)。基底絕緣膜102可能藉由濺鍍法、或CVD法等形成。
在基底絕緣膜係藉由濺鍍法形成的情形中，該基底絕緣膜可能使用矽靶材、石英靶材、鋁靶材、或氧化鋁靶材等以及包括氧的沈積氣體形成。氧在該沈積氣體中相關於該整體沈積氣體的比例為6vol.%或以上，50vol.%或以上為佳。藉由增加氧氣體在沈積氣體中的比例，可形成藉由加熱以自其釋放氧的絕緣膜。
儘可能將該靶材中的氫移除為佳。具體地說，使用包括100ppm或更低之OH基團的氧化物靶材，10ppm或更低為佳，1ppm或更低更佳，因為可降低基底絕緣膜102中的氫濃度，且因此可改善該電晶體的電特徵及可靠性。例如，熔凝石英係較佳的，因為易將其形成為包括10ppm或以下的OH基團且其不昂貴。不消說，可能使用具有低OH基團濃度的合成石英靶材。
其次，形成氧化物半導體膜，然後處理，使得島形氧化物半導體膜106形成(見圖2B)。此處，基底絕緣膜102及該氧化物半導體膜可能在真空中連續地形成。例如，在藉由熱處理或電漿處理將基材100的表面上方之包括氫的雜質移除後，基底絕緣膜102可能無需曝露於空氣中而形成，且該氧化物半導體膜可能無需曝露於空氣中而連續地形成。以此方式，可減少基材表面上方之包括氫的雜質，並可抑制大氣成份對各介面的附接；因此，可製造具有良好電特徵之高度可靠的電晶體。氧化物半導體膜的形成在加熱大氣中更有效率。
在氧化物半導體膜106形成之後，可能實施第一熱處理。第一熱處理在氧化大氣或惰性大氣中以高於或等於150℃且低於或等於650℃的溫度實施，高於或等於250℃且低於或等於450℃為佳。此處，氧化大氣係指包括氧化氣體的大氣，諸如，氧、臭氧、或10ppm或更高的氮氧化物。惰性大氣係指包括低於10ppm之氧化大氣並以氮或稀有氣體填充的大氣。氧化物半導體膜106的純度可藉由第一熱處理更行增加，且因此可改善該電晶體的電特徵及可靠性。須注意第一熱處理可能緊接在將該氧化物半導體膜形成為氧化物半導體膜106之後實施。
其次，將閘極絕緣膜108及導電膜104形成為覆蓋氧化物半導體膜106(見圖2C)。此處，連續地形成閘極絕緣膜108及導電膜104而不曝露於空氣中為佳。
然後，處理導電膜104及閘極絕緣膜108，使得閘極電極114及閘極絕緣膜112形成。將閘極絕緣膜112直接形成在閘極電極114下方(見圖3A)。閘極電極114可能具有錐形形狀。另外，可能使用閘極電極114具有較小寬度使得閘極絕緣膜112在形成閘極電極114的區域之外延伸的結構。當將閘極絕緣膜112設置成在形成閘極電極114的該區域之外延伸時，可在後續步驟中實施離子植入時，將植入較小數量之離子的區域(輕摻雜汲極(LDD))形成在通道區域及源極區域之間以及通道區域及汲極區域之間。LDD可抑制熱載體退化等。
其次，將離子105植入氧化物半導體膜106中(見圖3B)。離子105係包括氮的離子。例如，離子105可能藉由離子摻雜法或離子植入法植入。
或者，離子105可包括包括氮之離子及包括氫的離子。
將離子105植入不為閘極電極114及閘極絕緣膜112所屏蔽的區域中。因此，可將氧化物半導體區域126及該對氮氧化物半導體區域122設置在氧化物半導體膜中(見圖3C)。
在氮氧化物半導體區域的形成時，在部分情形中，部分的氮及部分的氫彼此鍵接，且部分的鍵接氮及氫產生載體；因此，該等氮氧化物半導體區域具有較高的導電性。該等氮氧化物半導體區域及氫之間的鍵接比該氧化物半導體區域及氫之間的鍵接強。因此，氫幾乎不擴散入該氧化物半導體區域，且相較於藉由簡單地將氫植入該氧化物半導體膜以增加導電性的情形，可改善該電晶體的可靠性。
其次，將層間絕緣膜124形成為覆蓋基底絕緣膜102、氮氧化物半導體區域122、以及閘極電極114。層間絕緣膜124可能藉由濺鍍法、或CVD法等使用諸如，氧化矽、氮氧化矽、氧化氮化矽、或氮化矽之材料形成。此時，使用較不可能藉由加熱自其釋放氧的材料為佳。此係用於防止該對氮氧化物半導體區域122之導電性的降低。具體地說，層間絕緣膜124可能藉由使用包括作為主材料的矽烷以及選自氮氧化物氣體、氮氣體、氫氣體、以及稀有氣體之適當源氣體的CVD法形成。此外，該基材溫度可能高於或等於150℃且低於或等於600℃的溫度實施，高於或等於300℃且低於或等於550℃為佳。藉由使用CVD法，可形成較不可能藉由加熱自其釋收氧的層間絕緣膜124。再者，藉由將矽烷氣體使用為主材料，氫殘留在該膜中且氫擴散發生；因此，可更行增加該對氮氧化物半導體區域122的導電性。層間絕緣膜124中的氫濃度可能高於或等於0.1at.%並低於或等於25at.%。須注意氫濃度可藉由SIMS、或RBS及HFS定量。
層間絕緣膜124具有到達該對氮氧化物半導體區域122的接點孔130。將佈線116形成為經由接點孔130連接至該對氮氧化物半導體區域122。此時，使用該對氮氧化物半導體區域122，相較於氧化物半導體膜不具有該對氮氧化物半導體區域122的情形，可降低與佈線116的接觸電阻。
佈線116可能使用與閘極電極114相似的材料形成。
經由上述步驟，可製造電晶體151(見圖3D)。
雖然在此實施例中離子105係在閘極絕緣膜112形成之後植入，本發明之一實施例並未受限於此；離子105可能在閘極電極114形成之後經由閘極絕緣膜108植入，亦即，在閘極絕緣膜112形成之前。以閘極絕緣膜108覆蓋將係該對氮氧化物半導體區域122的區域，因此可降低該對氮氧化物半導體區域122的受損。在此情形中，在植入離子105之後，可能將閘極電極114使用為遮罩將閘極絕緣膜108處理為閘極絕緣膜112。
以此方式，即使在將電晶體小型化並縮減通道長度時，可製造包括氧化物半導體並具有良好電特徵之高度可靠的電晶體。
此實施例可視情況與任何其他實施例組合。
(實施例4)
在此實施例中，將描述用於製造與實施例3中的電晶體不同之描述於實施例1中的電晶體之方法的範例。
上至並包括圖2C中之該步驟的步驟與實施例3中的步驟相似。
之後，處理導電膜104，使得閘極電極114形成(見圖4A)。
其次，經由閘極絕緣膜108植入離子105(見圖4B)，使得氧化物半導體區域126及該對氮氧化物半導體區域122形成(見圖4C)。
然後，形成層間絕緣膜124及接點孔130。也將接點孔130設置在閘極絕緣膜108中。
其次，將佈線116形成為經由接點孔130連接至該對氮氧化物半導體區域122。
經由上述步驟，可製造電晶體157(見圖4D)。
形成該對氮氧化物半導體區域122的區域係由閘極絕緣膜108保護，因此可降低該對氮氧化物半導體區域122的受損。再者，因為也將閘極絕緣膜108設置在該對氮氧化物半導體區域122上方，可抑制漏電流產生在閘極電極114及該對氮氧化物半導體區域122之間。
此實施例可視情況與任何其他實施例組合。
(實施例5)
將包括例示於實施例1至4中之任何電晶體的顯示裝置之一模式描繪於圖8A及8B中。
圖8A係面板的頂視圖。在該面板中，藉由密封劑705將電晶體750及液晶元件713密封在第一基材701及第二基材706之間。圖8B係沿著圖8A之M-N取得的橫剖面圖。
將密封劑705設置成圍繞設置在第一基材701上方的像素部702。將第二基材706設置在像素部702上方。因此，藉由第一基材701、密封劑705、以及第二基材706密封像素部702與液晶層708。
另外，將輸入終端720設置在第一基材701上方與由密封劑705圍繞之區域不同的區域中，並將可撓性印刷電路(FPC)718a及718b連接至輸入終端720。將FPC 718a電性連接至分離地設置在另一基材上方的訊號線驅動器電路703，並將FPC 718b電性連接至分離地設置在另一基材上方的掃描線驅動器電路704。供應至像素部702的各種訊號及電位係經由FPC 718a及FPC 718b從訊號線驅動器電路703及掃描線驅動器電路704供應。
須注意在分離地設置在另一基材上方之驅動器電路的連接方法上並無特別限制，並可使用玻璃覆晶接合(COG)法、佈線接合法、捲帶載體包裝(TCP)法、或捲帶自動接合(TAB)法等。
可將液晶元件(也稱為液晶顯示元件)使用為設置在顯示裝置中的顯示元件。另外，可使用其對比係藉由電效應而改變的顯示媒體，諸如電子墨水。
描繪於圖8A及8B中的顯示裝置包括電極715及佈線716。經由各向異性導電膜719將電極715及佈線716電性連接至包括在FPC 718a中的終端。
電極715係使用與第一電極730相同的導電膜形成。佈線716係使用與電晶體750之源極電極及汲極電極相同的導電膜形成。
須注意將設置在像素部702中的電晶體750電性連接至顯示元件，以形成顯示面板。只要可實施顯示，可將各種顯示元件使用為該顯示元件。
於圖8A及8B中描繪將液晶元件使用為顯示元件之顯示裝置的範例。在圖8A及8B中，液晶元件713係包括第一電極730、第二電極731、以及液晶層708的顯示元件。須注意將功能如同配向膜的絕緣膜732及絕緣膜733設置成使得液晶層708夾於其間。將第二電極731設置在第二基材706側上，並將第一電極730及第二電極731與置於其間的液晶層708堆疊。
另外，間隔器735係由第二基材706上方之絕緣膜形成的圓柱形間隔器，以控制液晶層708的厚度(胞元間隙)。或者，可能使用球形間隔器。
在將液晶元件使用為顯示元件的情形中，可使用熱致液晶、低分子量液晶、高分子量液晶、聚合物分散液晶、鐵電液晶、或反鐵電液晶等。此種液晶材料依據條件呈現膽固醇相、層列相、立方晶相、掌性向列相、或各向同性相等。
或者，可能將對準膜係非必要之呈現藍相的液晶用於液晶層708。藍相係液晶相之一，在膽固醇狀液晶之溫度增加的同時，其就在膽固醇相改變為各向同性相之前出現。因為藍相僅出現在窄溫度範圍中，將混合掌性劑的液晶組成物用於液晶層，以改善溫度範圍。包括呈現藍相之液晶及掌性劑的液晶組成物具有1微秒或以下的短反應時間並具有光學各向同性，其使配向處理變得不必要並使視角依存性變小。此外，因為不必設置對準膜且研磨處理係不必要的，可防止由研磨處理所導致的靜電放電損壞，並可在製程中降低液晶顯示裝置的缺陷及損壞。因此，可改善該液晶顯示裝置的生產性。
該液晶材料的特定電阻率為1×109Ω‧cm或更高，1×1011Ω‧cm或更高為佳，1×1012Ω‧cm或更高更佳。該特定電阻率在此說明書中的值係在20℃量測。
設置在液晶顯示裝置中之儲存電容器的尺寸係慮及設置在像素部等中之電晶體的漏電流而設定，使得可將電荷保持預定週期。藉由使用在形成通道區域之半導體膜中包括氧化物半導體的電晶體，足以提供具有各像素之液晶電容的1/3或以下之電容的儲存電容器，1/5或以下為佳。
在包括該氧化物半導體膜並使用在此實施例中的電晶體中，因為係該等氮氧化物區域的源極區域及汲極區域具有封閉氫的效應，可將係氧化物半導體區域之通道區域中的氫濃度降低。因此，可降低截止狀態中的電流(截止狀態電流)。因此，可將諸如影像訊號的電訊號保持更長週期，且可在開啟狀態中將寫入間隔設定成更長。因此，可降低復新操作的頻率，其導致抑制電力消耗的效果。另外，甚至在未特別設置電容器或該特別設置之電容器的電容極低時，包括該氧化物半導體膜的該電晶體仍可保持供應至液晶元件的電位。
此外，包括該氧化物半導體膜並使用在此實施例中的該電晶體可具有相對高的場效遷移率，且因此可用高速操作。因此，藉由將電晶體使用在液晶顯示裝置之像素部中，可提供高品質影像。此外，因為可將此種電晶體分離地設置在一基材上方的驅動器電路部及像素部中，可降低液晶顯示裝置的組件數量。
可將扭曲向列(TN)模式、橫向電場驅動(IPS)模式、邊緣電場切換(FFS)模式、軸對稱排列微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、或反鐵電液晶(AFLC)模式等用於該液晶顯示裝置。
可能使用常態黑液晶顯示裝置，諸如使用垂直配向(VA)模式的透射液晶顯示裝置。垂直配向模式係用於控制液晶顯示面板的液晶分子之配向的方法，其中當未施加電壓時，液晶分子垂直地配向於面板表面。可將部分範例提供為垂直配向模式。例如，可使用多區域垂直配向(MVA)模式、圖像垂直配向(PVA)模式、或先進超顯亮(ASV)模式等。此外，可能使用稱為區域倍增或多區域設計的方法，其中將像素分割為一些區域(次像素)且分子在彼等的個別區域中在不同方向上配向。
在液晶顯示裝置中，視情況設置黑矩陣(遮光層)；及光學構件(光學基材)，諸如偏振構件、延遲構件、或抗反射構件等。例如，可能藉由使用偏振基材及延遲基材使用圓形偏振。此外，可能將背光、或側光等使用為光源。
此外，可能使用將複數個發光二極體(LED)使用為背光的分時顯示法(場序驅動法)。藉由使用場色序驅動法，實施彩色顯示可不使用彩色濾波器。
可將連續法、或交錯法等使用為像素部中的顯示方法。另外，彩色顯示時在像素中控制的彩色成份並未受限於三種色彩：R、G、以及B(R、G、以及B分別對應於紅色、綠色、以及藍色)。例如，可使用R、G、B、以及W(W對應於白色)、或R、G、B、及黃、青、及洋紅等之一或多者。另外，顯示區域的尺寸可能在彩色成份的個別點之間不同。然而，本發明的一實施例並未受限於用於彩色顯示的液晶顯示裝置，並可施用至用於單色顯示的液晶顯示裝置。
在圖8A及8B中，可將可撓基材以及玻璃基材使用為第一基材701及第二基材706。例如，可使用具有光透射性質的塑膠基材等。可將玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜使用為塑膠。此外，可使用具有將鋁箔夾於PVF膜或聚酯膜之間的結構的薄片。
該液晶顯示裝置藉由來自光源的透射光或顯示元件實施顯示。因此，針對透射光之該顯示部設置的該基材及該等薄膜，諸如絕緣膜及導電膜，具有相關於在可見光波長範圍中之光的光透射性質。
用於施加電壓至該顯示元件的第一電極及第二電極(彼等各者也稱為像素電極、共同電極、或相對電極等)可能具有光透射性質或光反射性質，取決於光發射的方向、設置電極的位置、及電極的型樣結構。
第一電極730及第二電極731可使用光透射導電材料形成，諸如包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(也稱為ITO)、氧化銦鋅、或將二氧化矽加至其的氧化銦錫。或者，可能使用以一至十片石墨薄片形成的材料。
第一電極730及第二電極731之一者可使用選自，諸如，鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、以及銀(Ag)之金屬；此等金屬的合金；以及此等金屬之氮化物的一或多種材料形成。
第一電極730及第二電極731可使用包括導電巨分子(也稱為導電聚合物)的導電組成物形成。可將所謂的π-電子共軛導電巨分子使用為該導電巨分子。可將聚苯胺或其衍生物、聚砒咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯、以及噻吩或其衍生物之二或多者的共聚物提供為範例。
另外，因為電晶體易為靜電等所破壞，設置保護電路為佳。該保護電路使用非線性元件形成為佳。
如上文所述，藉由使用例示於實施例1至4中的任何電晶體，可提供高度可靠的液晶顯示裝置。須注意例示於實施例1至4中的電晶體不僅可施用至具有上述顯示功能的半導體裝置，也可施用至具有各種功能的半導體裝置，諸如載置在電源電路上的電力裝置、半導體積體電路，諸如LSI、以及具有讀取物件的資訊之影像感測器功能的半導體裝置。
此實施例可與任何其他實施例自由地組合。
(實施例6)
可將係本發明之一實施例的半導體裝置施用至各種電子裝置(包括遊戲機)。電子裝置的範例包括電視裝置(也稱為電視或電視接收器)、電腦等的監視器、攝影機，諸如數位相機或數位視訊攝影機、數位相框、行動電話(也稱為行動電話或行動電話裝置)、可攜式遊戲機、個人數位助理、音訊再生裝置、及大尺寸遊戲機，諸如小鋼珠遊戲機。將描述包括描述於任何上述實施例中的半導體裝置之各電子裝置的範例。
圖9A描繪膝上型個人電腦，包括主體801、外殼802、顯示部803、及鍵盤804等。藉由施用描述於實施例1至5之任一者中的半導體裝置，該膝上型個人電腦可具有高可靠性。
圖9B描繪在主體811中包括顯示部813、及操作鍵814等的個人數位助理(PDA)。將觸控筆812設置為用於操作的週邊。藉由施用描述於實施例1至5之任一者中的半導體裝置，該個人數位助理(PDA)可具有較高可靠性。
圖9C描繪電子書閱讀器的範例。例如，電子書閱讀器820包括二外殼，外殼821及外殼822。外殼821及822係以轉軸825組合，使得電子書閱讀器820可將轉軸825使用為軸心而開啟及關閉。使用此種結構，電子書閱讀器820可像紙質書似地操作。
顯示部823及顯示部824分別合併在外殼821及外殼822中。顯示部823及顯示部824可能顯示一影像或不同影像。在該等顯示部顯示不同影像的情形中，例如，右顯示部(圖9C中的顯示部823)可顯示文字且左顯示部(圖9C中的顯示部824)可顯示插圖。藉由施用描述於實施例1至5之任一者中的半導體裝置，該電子書閱讀器可具有高可靠性。
另外，在圖9C中，外殼821設有操作部等。例如，外殼821設有電源開關826、操作鍵827、及揚聲器828等。可使用操作鍵827翻頁。須注意也可能將鍵盤、或指標裝置等設置在顯示部設置於其上之外殼的表面上。此外，可能將外部連接終端(諸如耳機終端、或USB終端)、及記錄媒體插入部等設置在該外殼的背表面或側表面上。另外，電子書閱讀器820可能具有電子字典的功能。
電子書閱讀器820可能無線地傳送及接收資料。經由無線通訊，可從電子書伺服器購買及下載所期望的書籍資料等。
圖9D描繪電視裝置的範例。在電視裝置860中，將顯示部863併入外殼861中。顯示部863可顯示影像。此處，外殼861係藉由腳架865支撐。藉由施用描述於實施例1至5之任一者中的半導體裝置，電視裝置860可具有高可靠性。
電視裝置860可藉由外殼861或分離式遙控器的操作開關操作。此外，該遙控器可能設有用於顯示從該遙控器輸出之資料的顯示部。
須注意電視裝置860設有接收器、及數據機等。使用該接收器，可接收一般的電視廣播。此外，經由數據機使用或不使用佈線將該電視裝置連接至通訊網路時，可實施單向(從傳送器至接收器)或雙向(例如，在傳送器及接收器之間或在接收器之間)資料通訊。
描述於此實施例中的該結構、及該方法等可能視情況與描述於其他實施例中的結構及方法等組合。
[範例1]
在此範例中，將顯示藉由使用In-Ga-Zn-O靶材的濺鍍法形成之氮氧化物半導體膜的具體範例，並描述其物理性質及能帶圖。
狀況1的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=1：1：1：4)
沈積功率：500W
沈積氣體：O2，40sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：200℃
膜厚度：100nm
狀況2的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=1：1：1：4)
沈積功率：500W
沈積氣體：N2，40sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：200℃
膜厚度：100nm
將狀況1及狀況2之形成在石英基材上的各膜分別稱為樣本1及樣本2。在樣本1及樣本2上實施紫外光光電子能譜法(UPS)以評估游離電位；樣本1的游離電位為7.8eV且樣本2的游離電位為7.6eV。
其次，使用光譜橢偏儀(由HORIBA Jobin Yvon製造的UT-300)得到樣本1及樣本2的光譜頻譜資料，並分析該光譜頻譜資料且導出吸收係數α。
然後，將(αhν)1/2及hν分別繪於垂直軸及水平軸上(切線圖)，顯示通過線性部的切線，並將該切線及該水平軸hν的交體使用為光能帶隙。此處，h代表蒲郎克常數，且ν代表光的頻率。
以此方式估計之樣本1及樣本2的光能帶隙分別為3.2eV及1.7eV。
此處，將參考圖5A至5C描述在將氮氧化物半導體用於源極及汲極並將氧化物半導體用於通道之情形中的能帶結構。
圖5A顯示真空能階Evac及樣本1、樣本2、以及金屬的能階之間的關係。此處，IP代表游離電位；Ea係電子親和力；Eg係能量間隙；且Wf係工作函數。此外，Ec代表最小傳導帶；Ev係最大共價帶；且Ef係費米能階。至於在各符號尾端的記號，1代表樣本1、2代表樣本2、且m代表金屬。此處，將具有4.8eV之工作函數的金屬(諸如，鎢或鉬)假設成該金屬。
此處，樣本1係極度純化之半導體，且因此具有極低的載體密度；因此，Ef_1在Ec及Ev之間的中點附近。樣本2係具有高載體密度的n-型半導體，且因此Ec_2通常對應於Ef_2。
表1顯示樣本1、樣本2、以及金屬在該情形中的游離電位、電壓間隙、電子親和力、以及工作函數。須注意滿足關係式Wf_1=Ea_1+(1/2)‧Eg_1以及關係式Wf_2=Ea_2。
圖5B顯示如同描述於本發明之實施例1中的半導體裝置，在將通道連接至源極及汲極之情形中的能帶結構。亦即，當係通道之樣本1與係源極及汲極的樣本2接觸時，載體轉移，使得費米能階變得均勻且因此樣本1的能帶邊緣彎曲。
圖5C顯示作為比較範例之在係源極及汲極之金屬與係通道的樣本1接觸之情形中的能帶結構。又在此情形中，載體轉移，使得費米能階變得均勻且樣本1的能帶邊緣彎曲；然而，相較於樣本2與樣本1接觸的情形，因為關係式Wf_2>Wf_m，該能帶邊緣顯著地彎曲。由於該能帶的此種大彎曲，在針對小型化降低電晶體之通道長度的情形中，有效通道長度的縮減率高於通道長度的實際縮減率。換言之，短通道效應增強且有該電晶體之臨界電壓偏移或基材表面內的電特徵之變異增加的可能性。在將具有低工作函數之材料用於源極及汲極的情形中，此趨勢值得注意。在此範例中，將該金屬假設為具有4.8eV之相對高工作函數的金屬材料；具有更高工作函數的金屬材料係罕有的或非常昂貴的，且因此係不實際的。
因此，發現當將係氧化物半導體的樣本1用於電晶體的通道並將係氮氧化物半導體之樣本2用於其源極及汲極時，相較於將金屬材料用於該源極及該汲極的情形，可降低該電晶體的短通道效應。
[範例2]
在此範例中，將參考圖6描述氫在氧化物半導體及氮氧化物半導體中的擴散。
樣本具有以下結構。
將氧化物半導體膜551形成在玻璃基材上方，將氧化物半導體膜552形成在氧化物半導體膜551上方，並將氮氧化物半導體膜553形成在氧化物半導體膜552上方。
氧化物半導體膜551的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=2：2：1：7)
沈積功率：500W
沈積氣體：Ar，40sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：RT
膜厚度：100nm
氧化物半導體膜552的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=2：2：1：7)
沈積功率：500W
沈積氣體：Ar，30sccm；O2，15sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：RT
膜厚度：100nm
氮氧化物半導體膜553的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=2：2：1：7)
沈積功率：500W
沈積氣體：Ar，35sccm；N2，5sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：RT
膜厚度：200nm
在熱處理之前及之後，在上述樣本上實施SIMS，並評估氫及氮的濃度。熱處理使用電阻加熱爐在氮大氣中以350℃實施1小時。
圖6顯示SIMS的結果。水平軸代差樣本的深度，且垂直軸代表氫及氮的濃度。須注意SIMS中的深度在此說明書中係從氧化矽膜的蝕刻率估算的近似值且不會始終符合實施深度；因此，SIMS中的深度僅作為指示用。粗虛線501代表未於其上實施熱處理之樣本(原沈積層)的氮濃度；細虛線503係原沈積層的氫濃度；粗實線511係熱處理之後的氮濃度；且細實線513係熱處理之後的氫濃度。須注意由三條雙頭箭號指示的範圍分別指示氧化物半導體膜551、氧化物半導體膜552、以及氮氧化物半導體膜553。
根據原沈積層的狀態及熱處理之後的狀態之間的比較，氫濃度在氧化物半導體膜551及氧化物半導體膜552中減少並在氮氧化物半導體膜553中增加。亦即，該等結果指示氫從氧化物半導體膜551及氧化物半導體膜552擴散入氮氧化物半導體膜553。
須注意在熱處理前後之間，未在各層的氮濃度中觀察到不同。
因此，發現相較於氧化物半導體，氮氧化物半導體易於封閉氫且難以釋放氫。
[範例3]
在此範例中，將參考圖7描述氮在氧化物半導體及氮氧化物半導體中的擴散。
以下述方式得到樣本：將氮氧化物半導體膜651形成在玻璃基材上方，並將氧化物半導體膜652形成在氮氧化物半導體膜651上方。
氮氧化物半導體膜651的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=1：1：1：4)
沈積功率：500W
沈積氣體：Ar，35sccm；N2，5sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：200℃
膜厚度：100nm
氧化物半導體膜652的沈積條件如下。
沈積方法：DC濺鍍法
靶材：In-Ga-Zn-O靶材(原子比率為In：Ga：Zn：O=1：1：1：4)
沈積功率：500W
沈積氣體：Ar，30sccm；O2，15sccm
沈積壓力：0.4Pa
T-S距離：60mm
沈積時的基材溫度：200℃
膜厚度：200nm
在熱處理之前及之後，在上述樣本上實施SIMS，並評估氮的濃度。熱處理使用電阻加熱爐在氮大氣中以450℃或650℃實施1小時。
圖7顯示SIMS的結果。實線601代表未於其上實施熱處理等之樣本(原沈積層)的氮濃度；實線611係樣本在450℃的熱處理之後的氮濃度；且實線621係樣本在650℃的熱處理之後的氮濃度。須注意由雙頭箭號指示的範圍分別標示氮氧化物半導體膜651及氧化物半導體膜652。
從原沈積層之樣本及450℃的熱處理之後的樣本之間的比較，發現450℃的熱處理幾乎不導致氮從氮氧化物半導體膜651擴散入氧化物半導體膜652。另一方面，從原沈積層之樣本及650℃的熱處理之後的樣本之間的比較，發現650℃的熱處理導致氮從氮氧化物半導體膜651輕微地擴散入氧化物半導體膜652。
根據此範例，發現在450℃或更低溫度的處理中，氮難以從氮氧化物半導體擴散入氧化物半導體，且氮在650℃輕微地擴散。
換言之，氮氧化物半導體極度穩定，且由於熱處理等的氮擴散較不可能發生。
本申請案基於2010年11月11日向日本特許廳申請的日本專利申請案編號第2010-252489號，該專利之教示全文以提及之方式併入本文中。
100．．．基材
102．．．基底絕緣膜
104．．．導電膜
105．．．離子
106．．．島形氧化物半導體膜
108、112．．．閘極絕緣膜
114．．．閘極電極
116、716．．．佈線
122．．．氮氧化物半導體區域
124．．．層間絕緣膜
126．．．氧化物半導體區域
130．．．接點孔
151、152、153、154、155、156、157、750．．．電晶體
501．．．粗虛線
503．．．細虛線
511．．．粗實線
513．．．細實線
551、552、652．．．氧化物半導體膜
553、651．．．氮氧化物半導體膜
601、611、621．．．實線
701．．．第一基材
702．．．像素部
703．．．訊號線驅動器電路
704．．．掃描線驅動器電路
705．．．密封劑
706．．．第二基材
708．．．液晶層
713．．．液晶元件
715．．．電極
718a、718b．．．可撓性印刷電路
719．．．向異性導電膜
720．．．輸入終端
730．．．第一電極
731．．．第二電極
732、733．．．絕緣膜
735．．．間隔器
801、811．．．主體
802、821、822、861．．．外殼
803、813、823、824、863．．．顯示部
804．．．鍵盤
812．．．觸控筆
814．．．操作鍵
820．．．電子書閱讀器
825．．．轉軸
826．．．電源開關
827．．．操作鍵
828．．．揚聲器
860．．．電視裝置
865．．．腳架
Ea．．．電子親和力
Ec．．．最小傳導帶
Ef．．．費米能階
Eg‧‧‧能量間隙
Ev‧‧‧最大共價帶
Evac‧‧‧真空能階
IP‧‧‧游離電位
Wf‧‧‧工作函數
在該等隨附圖式中：
圖1A至1C係描繪根據本發明之一實施例的電晶體之範例的頂視圖及橫剖面圖；
圖2A至2C係描繪根據本發明之一實施例的電晶體之製程範例的橫剖面圖；
圖3A至3D係描繪根據本發明之一實施例的電晶體之製程範例的橫剖面圖；
圖4A至4D係描繪根據本發明之一實施例的電晶體之製程範例的橫剖面圖；
圖5A至5C描繪氧化物半導體、氮氧化物半導體、以及金屬材料的能帶結構；
圖6顯示氫在氧化物半導體及氮氧化物半導體中的擴散；
圖7顯示氮在氧化物半導體及氮氧化物半導體中的擴散；
圖8A及8B係描繪包括根據本發明之一實施例的電晶體之顯示裝置的範例之頂視圖及橫剖面圖；
圖9A至9D係描繪包括根據本發明之一實施例的電晶體之各電子裝置的範例之透視圖；且
圖10A至10E係描繪根據本發明之一實施例的電晶體之範例的橫剖面圖。
122．．．氮氧化物半導體區域
126．．．氧化物半導體區域

Claims (27)

  1. 一種製造半導體裝置的方法，包括下列步驟：將氧化物半導體膜形成在基材上方的絕緣表面上方；將閘極絕緣膜形成在該氧化物半導體膜上方；將閘極電極形成在該閘極絕緣膜上方；藉由將該閘極電極使用為遮罩將包括氮之離子植入該氧化物半導體膜中而形成一對氮氧化物半導體區域；形成連接至該對氮氧化物半導體區域之一區域的佈線；以及在形成該對氮氧化物半導體區域之後，以高於或等於150℃且低於或等於600℃的基材溫度加熱該基材。
  2. 一種製造半導體裝置的方法，包括下列步驟：將氧化物半導體膜形成在基材上方的絕緣表面上方；形成覆蓋該氧化物半導體膜的閘極絕緣膜；將導電膜形成在該閘極絕緣膜上方；藉由處理該導電膜形成閘極電極；藉由經由該閘極絕緣膜將包括氮之離子植入該氧化物半導體膜中，將一對氮氧化物半導體區域形成在該氧化物半導體膜區域中，不與該閘極電極重疊；形成連接至該對氮氧化物半導體區域之一區域的佈線；以及在形成該對氮氧化物半導體區域之後，以高於或等於150℃且低於或等於600℃的基材溫度加熱該基材。
  3. 如申請專利範圍第1或2項之製造半導體裝置的 方法，其中藉由加熱從具有該絕緣表面的絕緣膜及該閘極絕緣膜之至少一者釋放氧。
  4. 一種製造半導體裝置的方法，包括下列步驟：將氧化物半導體膜形成在基材上方的絕緣表面上方；形成覆蓋該氧化物半導體膜的第一絕緣膜；將導電膜形成在該第一絕緣膜上方；藉由處理該導電膜及該第一絕緣膜，形成一部分的該氧化物半導體膜從彼等曝露的閘極電極及閘極絕緣膜；藉由將包括氮之離子植入該氧化物半導體膜中將一對氮氧化物半導體區域形成在該曝露氧化物半導體膜的部分中；形成連接至該對氮氧化物半導體區域之一區域的佈線；以及在形成該對氮氧化物半導體區域之後，以高於或等於150℃且低於或等於600℃的基材溫度加熱該基材。
  5. 如申請專利範圍第1、2或4項之製造半導體裝置的方法，其中將包括氮之該離子植入成使得該對氮氧化物半導體區域的氮濃度高於或等於0.01at.%且低於或等於30at.%。
  6. 如申請專利範圍第1、2或4項之製造半導體裝置的方法，其中將該氧化物半導體膜形成為使得該對氮氧化物半導體區域的氫濃度高於或等於1×1019原子/cm3且低於或等於1×1022原子/cm3，並使得夾於該對氮氧化物半導體區域之間的區域之氫濃度低於或等於1×1020原子/cm3。
  7. 如申請專利範圍第1、2或4項之製造半導體裝置的方法，其中將該氧化物半導體膜設置成包含In、Ga、Sn、以及Zn之二或多者。
  8. 如申請專利範圍第4項之製造半導體裝置的方法，其中藉由加熱從具有該絕緣表面的第二絕緣膜及該閘極絕緣膜之至少一者釋放氧。
  9. 如申請專利範圍第1、2或4項之製造半導體裝置的方法，更包含將絕緣膜形成在該閘極電極上方之該步驟，其中該加熱步驟係於形成該絕緣膜之該步驟期間實施。
  10. 如申請專利範圍第1、2或4項之製造半導體裝置的方法，其中在形成該對氮氧化物半導體區域之該步驟中，將包括氮及氫之離子植入至該氧化物半導體膜。
  11. 一種製造半導體裝置的方法，包括下列步驟：將第一絕緣層形成在基材上方，其中該第一絕緣層係為一氧過剩矽氧化物層；將氧化物半導體層形成在該第一絕緣層上方；將閘極絕緣層形成在該氧化物半導體層上方；將閘極電極形成在該閘極絕緣層上方；藉由將該閘極電極使用為遮罩而將包括氮之離子植入該氧化物半導體層，形成一對氮氧化物半導體區域；形成電連接至該對氮氧化物半導體區域之一者的佈線；以及 在形成該對氮氧化物半導體區域之後，以高於或等於150℃且低於或等於600℃的基材溫度加熱該基材。
  12. 如申請專利範圍第11項之製造半導體裝置的方法，更包含形成第二絕緣層在該閘極電極上方的步驟，其中該加熱步驟係於形成該第二絕緣層之該步驟期間實施。
  13. 如申請專利範圍第11項之製造半導體裝置的方法，其中將包括氮之該離子植入成使得該對氮氧化物半導體區域的氮濃度高於或等於0.01at.%且低於或等於30at.%。
  14. 如申請專利範圍第11項之製造半導體裝置的方法，其中將該氧化物半導體層形成為使得該對氮氧化物半導體區域的氫濃度高於或等於1×1019原子/cm3且低於或等於1×1022原子/cm3，並使得夾於該對氮氧化物半導體區域之間的區域之氫濃度低於或等於1×1020原子/cm3。
  15. 如申請專利範圍第11項之製造半導體裝置的方法，其中將該氧化物半導體層設置成包含In、Ga、Sn、以及Zn之二或多者。
  16. 如申請專利範圍第11項之製造半導體裝置的方法，其中藉由加熱第一絕緣層及該閘極絕緣層之至少一者釋放氧。
  17. 如申請專利範圍第11項之製造半導體裝置的方法，其中在形成該對氮氧化物半導體區域之該步驟中，將包括氮及氫之離子植入至該氧化物半導體層。
  18. 一種製造半導體裝置的方法，包括下列步驟：將氧化物半導體層形成在絕緣表面上方；將閘極絕緣層形成在該氧化物半導體層上方；將閘極電極形成在該閘極絕緣層上方；藉由將該閘極電極使用為遮罩而將包括氮之離子植入該氧化物半導體層，形成一對氮氧化物半導體區域；在形成該對氮氧化物半導體區域之後，以高於或等於150℃且低於或等於600℃的基材溫度加熱基材。
  19. 如申請專利範圍第18項之製造半導體裝置的方法，其中藉由加熱從具有該絕緣表面之絕緣層及該閘極絕緣層之至少一者釋放氧。
  20. 如申請專利範圍第18項之製造半導體裝置的方法，更包含形成絕緣層在該閘極電極上方的該步驟，其中該加熱步驟係於形成該絕緣層之該步驟期間實施。
  21. 一種製造半導體裝置的方法，包括下列步驟：將氧化物半導體層形成在絕緣表面上方；形成覆蓋該氧化物半導體層之第一絕緣層；將導電層形成在該第一絕緣層上方；藉由處理該導電層及該第一絕緣層，形成一部分的該氧化物半導體層從彼等曝露的閘極電極及閘極絕緣層；藉由將包括氮之離子植入該氧化物半導體層中，將一對氮氧化物半導體區域形成在該曝露氧化物半導體層的該部分中；以及 在形成該對氮氧化物半導體區域之後，以高於或等於150℃且低於或等於600℃的基材溫度加熱基材。
  22. 如申請專利範圍第18或21項之製造半導體裝置的方法，其中將包括氮之該離子植入成使得該對氮氧化物半導體區域的氮濃度高於或等於0.01at.%且低於或等於30at.%。
  23. 如申請專利範圍第18或21項之製造半導體裝置的方法，其中將該氧化物半導體層形成為使得該對氮氧化物半導體區域的氫濃度高於或等於1×1019原子/cm3且低於或等於1×1022原子/cm3，並使得夾於該對氮氧化物半導體區域之間的區域之氫濃度低於或等於1×1020原子/cm3。
  24. 如申請專利範圍第18或21項之製造半導體裝置的方法，其中將該氧化物半導體層設置成包含In、Ga、Sn、以及Zn之二或多者。
  25. 如申請專利範圍第21項之製造半導體裝置的方法，其中藉由加熱從具有該絕緣表面之絕緣層及該閘極絕緣層之至少一者釋放氧。
  26. 如申請專利範圍第21項之製造半導體裝置的方法，更包含形成第二絕緣層在該閘極電極上方的步驟，其中該加熱步驟係於形成該第二絕緣層之該步驟期間實施。
  27. 如申請專利範圍第18或21項之製造半導體裝置的方法，其中在形成該對氮氧化物半導體區域之該步驟中，將包括氮及氫之離子植入至該氧化物半導體層。
TW100139940A 2010-11-11 2011-11-02 半導體裝置及其製造方法 TWI535014B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010252489 2010-11-11

Publications (2)

Publication Number Publication Date
TW201227965A TW201227965A (en) 2012-07-01
TWI535014B true TWI535014B (zh) 2016-05-21

Family

ID=46046984

Family Applications (3)

Application Number Title Priority Date Filing Date
TW100139940A TWI535014B (zh) 2010-11-11 2011-11-02 半導體裝置及其製造方法
TW105104931A TWI593115B (zh) 2010-11-11 2011-11-02 半導體裝置及其製造方法
TW106112396A TWI654764B (zh) 2010-11-11 2011-11-02 半導體裝置及其製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105104931A TWI593115B (zh) 2010-11-11 2011-11-02 半導體裝置及其製造方法
TW106112396A TWI654764B (zh) 2010-11-11 2011-11-02 半導體裝置及其製造方法

Country Status (4)

Country Link
US (5) US8802515B2 (zh)
JP (6) JP5918973B2 (zh)
KR (1) KR20120050912A (zh)
TW (3) TWI535014B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535014B (zh) * 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI787452B (zh) 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9543447B2 (en) 2013-03-08 2017-01-10 Sumitomo Metal Mining Co., Ltd. Oxynitride semiconductor thin film
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6083053B2 (ja) * 2013-05-29 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置とその製造方法、および表示装置
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015065202A (ja) 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI567823B (zh) * 2014-12-22 2017-01-21 群創光電股份有限公司 顯示面板與其製造方法
KR20160114511A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN105140290B (zh) * 2015-06-26 2019-01-29 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板和液晶显示面板
JP2017116819A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
JPWO2019145813A1 (ja) * 2018-01-24 2021-01-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
TW294831B (zh) 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10111491A (ja) 1996-10-08 1998-04-28 Fujitsu Ltd 液晶表示装置
KR100540130B1 (ko) 1998-04-23 2006-03-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3535428B2 (ja) 1999-11-26 2004-06-07 株式会社半導体エネルギー研究所 アクティブマトリクス回路の作製方法
JP4514867B2 (ja) 1999-12-28 2010-07-28 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、半導体装置
KR100724741B1 (ko) 2000-02-21 2007-06-04 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
JP3652997B2 (ja) 2000-06-14 2005-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶材料及び液晶表示装置
JP2002055662A (ja) 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20020055990A (ko) 2000-12-29 2002-07-10 구본준, 론 위라하디락사 폴리실리콘형 박막트랜지스터의 제조방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100437474B1 (ko) 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
US7288444B2 (en) 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4302347B2 (ja) 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP3964223B2 (ja) * 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100891989B1 (ko) 2002-12-11 2009-04-08 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR100925545B1 (ko) 2002-12-30 2009-11-05 엘지디스플레이 주식회사 액정표시장치의 박막 트랜지스터 및 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2005005509A (ja) 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4485303B2 (ja) 2004-09-17 2010-06-23 株式会社半導体エネルギー研究所 透過型表示装置の作製方法
KR20060036005A (ko) 2004-10-23 2006-04-27 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5201790B2 (ja) 2004-11-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101131135B1 (ko) 2005-11-14 2012-04-03 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5285235B2 (ja) 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009008890A (ja) 2007-06-28 2009-01-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
WO2009018509A1 (en) 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101643204B1 (ko) 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
TWI549198B (zh) 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI485781B (zh) 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR20180043383A (ko) 2010-01-22 2018-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI535014B (zh) * 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US9673305B2 (en) 2017-06-06
US20170236942A1 (en) 2017-08-17
TW201737493A (zh) 2017-10-16
US20210126114A1 (en) 2021-04-29
JP5918973B2 (ja) 2016-05-18
TWI654764B (zh) 2019-03-21
JP2016136647A (ja) 2016-07-28
US20140342498A1 (en) 2014-11-20
JP2021122057A (ja) 2021-08-26
JP2018117162A (ja) 2018-07-26
US8802515B2 (en) 2014-08-12
JP2022186783A (ja) 2022-12-15
US20120119212A1 (en) 2012-05-17
JP6882423B2 (ja) 2021-06-02
JP2020036032A (ja) 2020-03-05
TW201227965A (en) 2012-07-01
JP7159389B2 (ja) 2022-10-24
US11631756B2 (en) 2023-04-18
US10153360B2 (en) 2018-12-11
US20190115455A1 (en) 2019-04-18
TW201620143A (zh) 2016-06-01
JP2012119667A (ja) 2012-06-21
KR20120050912A (ko) 2012-05-21
JP7439208B2 (ja) 2024-02-27
US10811522B2 (en) 2020-10-20
JP6335962B2 (ja) 2018-05-30
TWI593115B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI535014B (zh) 半導體裝置及其製造方法
JP6867471B2 (ja) 半導体装置
US8884294B2 (en) Semiconductor device and method for manufacturing the same
JP6373333B2 (ja) 半導体装置
JP2020038990A (ja) トランジスタ
US20110248261A1 (en) Semiconductor device and method for manufacturing the same
TW201208074A (en) Semiconductor device