[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070073771A - 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 - Google Patents

아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 Download PDF

Info

Publication number
KR20070073771A
KR20070073771A KR1020077008156A KR20077008156A KR20070073771A KR 20070073771 A KR20070073771 A KR 20070073771A KR 1020077008156 A KR1020077008156 A KR 1020077008156A KR 20077008156 A KR20077008156 A KR 20077008156A KR 20070073771 A KR20070073771 A KR 20070073771A
Authority
KR
South Korea
Prior art keywords
wafer
boat
semiconductor wafer
shutter
heat treatment
Prior art date
Application number
KR1020077008156A
Other languages
English (en)
Other versions
KR101146210B1 (ko
Inventor
타카토시 나고야
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20070073771A publication Critical patent/KR20070073771A/ko
Application granted granted Critical
Publication of KR101146210B1 publication Critical patent/KR101146210B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 아닐 웨이퍼를 제조하는 방법으로서, 적어도, 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입할 때에, 불활성 가스를 로내에 도입하면서 보트를 삽입하고, 제품이 되는 반도체 웨이퍼의 모두가 균열부에 도달한 후, 반도체 웨이퍼를 재치한 보트의 삽입속도를 감속 및/또는 일시 정지하여 노심관과 셔터와의 극간을 소정시간 유지하고, 그 후, 상기 노심관을 셔터에 의해 폐색하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법을 제공한다.
이것에 의해, 열처리중에 웨이퍼가 도전성 불순물에 의해 오염되고, 열처리 전후로 웨이퍼의 비저항이 변화하는 것을 보다 확실하게 방지하는 것이 가능한 아닐 웨이퍼의 제조방법을 제공할 수 있다.
아닐, 웨이퍼, 도전성, 불순물, 비저항, 삽입속도

Description

아닐 웨이퍼의 제조방법 및 아닐 웨이퍼{Annealed Wafer Manufacturing Method and Annealed Wafer}
본 발명은 반도체 웨이퍼 표면의 COP(Crystal Originated Particle) 및 이COP 원이 되는 것 등으로, 표면으로부터 수 ㎛ 깊이의 반도체 웨이퍼 표층에 존재하는 그론인(Grown in)결함 등을 효과적으로 소멸시킨 아닐 웨이퍼의 제조 방법에 관한 것으로서, 보다 상세하게는, 아르곤등의 불활성 가스나 수소 등의 환원성 가스 분위기하에서의 고온 열처리에 의해 표면 근방의 COP 결함 등을 소멸시키고, 또한 도전성 불순물에 의한 오염을 방지하는 것으로, 고품질인 아닐 웨이퍼를 제조하는 방법에 관한 것이다.
오늘날의 반도체 디바이스의 제조에 이용되는 반도체 웨이퍼는, 예를 들면, 쵸크랄스키법(CZ법)에 의해 제조된 실리콘으로 이루어진 것이다.
그리고, 디바이스 프로세스는, 저온화, 고집적화가 진행되고, 지금까지 문제되지 않았던 결정 육성중에 형성되는 저밀도의 그론인 결함이 디바이스의 특성에 영향을 미치는 것이 밝혀지고 있다
이러한 그론인 결함은, 그 형상이 결정 내부에 존재하는 경우에는, 팔면체 포이드를 기본으로 한 단독 혹은 복수 개 연결된 구조로서, 웨이퍼 상태로 가공한 후에 표면에 노출된 경우에는, 사각추 형상의 오목형상(凹形狀)의 피트가 된다. 그리고, 웨이퍼로 절출(切出)한 후, 경면연마, 웨이퍼 세정을 행하여 표면에 나타나는 결함 피트인 COP가, 산화막내압에 영향을 미쳐 왔다.
종래, CZ법에 의한 단결정 육성시의 서냉에 의해, 팔면체 보이드인 그론인 결함의 저감이 꾀하여 왔지만, 한편으로 그 사이즈의 증가를 가져오게 되었다.
디바이스 패턴의 미세화가 더욱 진행됨에 따라, 패턴 사이즈에 비해 그론인 결함 사이즈가 무시할 수 없게 되어, 디바이스 영역에서, 거의 완전하게 그론인 결함이 존재하지 않는 웨이퍼가 요구되게 되었다.
그래서, 첨단의 64 MDRAM 프로세스에서는, 그론인 결함이 없는 에피텍셜 웨이퍼나, 혹은 표면 근방의 그론인 결함의 소멸 효과가 있는 수소·아르곤 아닐 웨이퍼가 양산되어 이용되고 있다(예를 들면 일본 특개소 51-134071호 공보 및 일본 특개소 60-247935호 공보 참조).
그렇지만, 아닐 웨이퍼를 제조하는 경우, 아르곤 가스 분위기 중에서 실리콘 웨이퍼를 고온 열처리 하면, 실리콘 웨이퍼의 비저항이 변화하는 것이 알려져 있다.(예를 들면, 주식회사 리아라이즈사, 반도체 프로세스 환경에 있어서의 화학 오염과 그 대책(1997), 60 페이지)
이것은, 환경 및 열처리로 등으로부터의 인 또는 붕소가 실리콘 웨이퍼상에 부착하고, 그 상태로 고온 열처리 하는 것에 의해, 웨이퍼 내부까지 확산하고, 그 결과 비저항을 변화시켜 버리기 때문으로 추측되고 있다.
이 대책으로서, 예를 들면 일본 특개 2002-100634 공보에서는, 환경으로부 터의 붕소(보론)오염을 방지하기 위하여, 열처리 시에 950~1100℃의 온도 역에서 분위기에 수소 가스를 함유시키는 것이 제안되어 있다.
이것은, 수소 가스 분위기에서의 고온 열처리에 의한 붕소의 외방 확산을 이용하여, 붕소를 제거하여, 웨이퍼 표층의 비저항이 변화하는 것을 방지하는 것이다.
또한, 일본 특개 2004-207601호 공보에서는, 고온 열처리 전에 저온에서 예비 가열하는 것에 의해, 환경 및 열처리로 등으로부터 실리콘 웨이퍼상에 부착되는 인(燐)을 제거하고, 이것에 의해, 그 후의 열처리에서, 인 오염에 의해 웨이퍼 표층 부근의 비저항이 변화하는 것을 방지하는 방법이 제시되어 있다.
그렇지만, 아닐 웨이퍼를 제조하는데 이러한 방법을 이용하여도, 열처리 중에, 웨이퍼가 인 등의 도전성 불순물에 의해 오염되어, 열처리 전후에서 웨이퍼의 비저항이 변화하여 버리는 것을 확실히 방지할 수 없었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 열처리 중에, 웨이퍼가 도전성 불순물에 의해 오염되어, 열처리 전후로 웨이퍼의 비저항이 변화하는 것을 보다 확실히 방지하는 것이 가능한 아닐 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 과제를 해결하기 위한 것으로서, 적어도, 지지부재에 의해 지지되는 보트에 반도체 웨이퍼를 재치(載置)하고, 이 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입하고, 제품이 되는 반도체 웨이퍼를, 히터의 가열에 의해 긴 방향으로 균일한 온도분포를 갖는 노심관내의 균열부에 배치하고, 상기 노심관을 셔터에 의해 폐색(閉塞)하고, 상기 반도체 웨이퍼를 열처리하여, 아닐 웨이퍼를 제조하는 방법으로서, 상기 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입할 때에, 불활성 가스를 로내에 도입하면서 보트를 삽입하고, 상기 제품이 되는 반도체 웨이퍼의 모두가 상기 균열부에 도달한 후, 상기 반도체 웨이퍼를 재치한 보트의 삽입 속도를 감속 및/또는 일시정지하여 상기 노심관과 상기 셔터와의 극간(隙間)을 소정 시간 유지하고, 그 후, 상기 노심관을 셔터에 의해 폐색하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법을 제공한다.
웨이퍼 표면, 보트, 보트의 지지부재 등에 부착한 도전성 불순물의 일부는, 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입할 때에 증발하여, 로외로 방출된다.
그런데, 보트 삽입 시에 증발할 수 없었던 도전성 불순물은, 열처리 중에 웨이퍼 주변부로 확산해 나가는 등으로 하여 제품이 되는 반도체 웨이퍼의 비저항을 변화시킨다.
그래서, 본 발명에서는, 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입할 때에, 제품이 되는 반도체 웨이퍼의 모두가 균열부에 도달한 후, 반도체 웨이퍼를 재치한 보트의 삽입 속도를 감속 및/또는 일시정지하여 노심관과 셔터와의 극간을 소정 시간 유지한다.
이것에 의해, 노심관을 셔터에 의해 완전히 폐색하기 전에 약간의 극간을 남겨, 웨이퍼 표면, 보트, 보트의 지지부재 등에 부착된 도전성 불순물을, 충분히 증발시켜, 노심관과 셔터의 극간으로부터 도전성 불순물을 로외로 배출한다.
이와 같이, 본 발명에서는, 지지부재 등에 부착된 도전성 불순물을 열처리 전에 충분히 제거하여 로외로 배출하므로, 열처리 중에 웨이퍼가 도전성 불순물에 오염될 우려가 적고, 그 때문에, 열처리 전후로 웨이퍼의 비저항이 변화하는 것을 보다 확실히 방지할 수가 있어 소망 품질의 아닐 웨이퍼를 얻을 수 있다.
또한, 웨이퍼상에 부착한 도전성 불순물을 제거하는데, 종래와 같이, 열처리 전에, 예비가열 하는 공정을 부가하거나 예비가열용의 가열로 등을 준비할 필요도 없다.
또한, 예비가열용의 가열로 등의 병설설비를 고온에 노출시키는 일도 없다. 따라서, 종래보다도 생산성이 향상되고, 저비용으로 고품질의 아닐 웨이퍼를 제조할 수 있다.
또한, 본 발명의 아닐 웨이퍼의 제조방법에서는 상기 노심관을 종형으로 할 수가 있다.
종형로에서는 특히, 보트의 지지부재에 부착한 도전성 불순물이, 보트의 버텀 부근에 재치한 반도체 웨이퍼를 오염시키는 문제가 있었다. 즉, 지지부재는, 오염 면적이 크고, 온도가 오르지 않고, 증발된 가스가 빠지기 어려운 등의 이유로, 도전성 불순물의 대부분이 제거되지 않고 부착한 상태로 로내에 삽입되고 있었다.
그러나, 본 발명의 아닐 웨이퍼의 제조방법에 의하면, 열처리 전에, 노심관을 셔터로 폐색하기 전에, 지지부재에 부착한 도전성 불순물을 충분히 증발시켜, 로외에 배출하므로, 열처리 중에, 보트의 버텀 부근에 재치한 반도체 웨이퍼가, 도전성 불순물로 오염되는 것을 보다 확실히 방지할 수가 있다.
또한, 본 발명의 아닐 웨이퍼의 제조방법에서는, 상기 제품이 되는 반도체 웨이퍼를 삽입할 때의 균열부의 온도를, 500℃이상 900℃이하로 하는 것이 바람직하다.
이와 같이, 제품이 되는 반도체 웨이퍼를 삽입할 때의 균열부의 온도를, 500℃이상 900℃이하로 하는 것에 의해, 웨이퍼 표면, 보트, 보트의 지지부재 등에 부착한 도전성 불순물을, 보다 확실히 증발시킬 수가 있다.
이것에 의해, 도전성 불순물이 충분히 제거되어 열처리 중의, 보트나 그 지지부재로부터 반도체 웨이퍼로의 도전성 불순물의 전사나, 반도체 웨이퍼 표면으로부터 내부로의 확산을 방지할 수 있다.
따라서, 도전성 불순물에 의한 오염이 적은 고품질의 반도체 웨이퍼를 보다 확실히 얻을 수 있다.
또한, 본 발명의 아닐 웨이퍼의 제조 방법에서는, 상기 반도체 웨이퍼의 열처리를, 800℃이상 1350℃이하의 온도로, 아르곤 가스, 질소 가스, 헬륨 가스, 수소 가스 중의 어느 1종 이상을 포함하는 분위기 중에서 행하는 것이 바람직하다.
열처리 전에 도전성 불순물을 제거하고, 그 후에 반도체 웨이퍼를 상기 조건으로 열처리함으로써, 열처리 전후로 저항율의 변화가 거의 없을 뿐만 아니라 표층 근방에 그론인 결함이 거의 없는 고품질의 아닐 웨이퍼를 얻을 수 있다.
또한, 본 발명의 아닐 웨이퍼의 제조방법에서는, 상기 열처리하는 반도체 웨이퍼를, 직경 200 mm이상의 실리콘 웨이퍼로 할 수가 있다.
근년, 범용적으로 집적회로에 이용되고 있는 웨이퍼는, 직경 200 mm이상의 대구경의 실리콘 웨이퍼이다.
그 때문에, 보다 간단하고 또한 확실하게, 고품질인 아닐 웨이퍼를 제조할 수 있을 방법이 강하게 요구되고 있다.
본 발명은, 이러한 직경 200 mm이상의 실리콘 웨이퍼를 열처리하여, 아닐 웨이퍼를 제조하는데 적합한 방법이다.
또한, 본 발명의 아닐 웨이퍼의 제조 방법에서는, 상기 열처리하는 반도체 웨이퍼를, 1×1013~1×1015 atoms/cm3의 농도의 질소를 포함하는 것으로 하는 것이 바람직하다
이와 같이, 질소 농도가 1×1013~1×1015 atoms/cm3인 반도체 웨이퍼는, 그론인 결함이 축소되어 있어, 열처리에 의해, 표층 근방의 그론인 결함을 소멸시키기 쉬운 것이다. 따라서, 이것을 열처리하는 것에 의해, 표층 근방에 그론인 결함이 없는 고품질의 아닐 웨이퍼를 보다 확실히 얻을 수 있다.
이와 같은 본 발명의 아닐 웨이퍼의 제조방법으로 제조한 아닐 웨이퍼는, 표면으로부터 깊이 3㎛까지의 부분의 인의 농도가 5×1014 atoms/cm3 이하인 것으로 할 수가 있다.
따라서, 본 발명의 아닐 웨이퍼는, 열처리 전후의 웨이퍼의 비저항의 변화가 거의 없고, 매우 고품질이다.
이상 설명한 바와 같이, 본 발명에 의하면, 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입할 때에, 제품이 되는 반도체 웨이퍼의 모두가 균열부에 도달한 후, 반도체 웨이퍼를 재치한 보트의 삽입속도를 감속 및/또는 일시정지 하여 노심관과 셔터와의 극간을 소정 시간 유지하므로, 열처리 전에, 웨이퍼 표면, 보트, 보트의 지지부재 등에 부착한 도전성 불순물을 충분히 제거할 수가 있다.
그리고, 도전성 불순물을 제거한 후에, 노심관을 셔터에 의해 폐색하고, 반도체 웨이퍼를 열처리하고 있다. 그 때문에, 열처리 중에, 웨이퍼가 도전성 불순물에 의해 오염될 우려가 적고, 열처리 전후로 웨이퍼의 비저항이 변화하는 것을 보다 확실히 방지할 수가 있다. 이것에 의해, 고품질의 아닐 웨이퍼를 제조할 수가 있다.
도 1은 본 발명의 아닐 웨이퍼의 제조 방법의 일례를 나타내는 개략 설명도 이다.
도 2는 열처리 후의 아닐 웨이퍼의 표면으로부터 깊이 방향의 인 농도의 프로파일이다(실시예 1, 비교예 1).
이하, 본 발명에 대해 설명한다.
본 발명자는, 아닐 웨이퍼의 제조를 위한 고온 열처리 전에, 300~500℃의 예비가열 등을 실시하여, 웨이퍼 표면의 도전성 불순물을 제거했다고 해도, 그 후의 열처리에 의해, 열처리 전후로, 웨이퍼 표면, 특히 주변부의 저항율이 변화하는 것 에 주목하고, 그 원인에 대하여 예의연구를 행하였다.
그 결과, 본 발명자는, 인 등의 도전성 불순물은, 반도체 웨이퍼 표면뿐만이 아니라, 보트나 지지부재 등의 웨이퍼 치구에도 부착하고 있어, 이것이, 열처리 중에 웨이퍼 주변부로 확산해 가, 저항율을 변화시키고 있는 것을 발견하게 되었다.
즉, 열처리를 종료하고 보트가 노심관으로부터 취출될 때에, 보트나 지지부재 등의 열로, 로외설비의 수지부재, 팬의 그리스 등에서 유기(有機) 인 등이 부유하여, 설비내에 충만하다. 그 후, 보트나 지지부재 등의 온도가 내려가면, 설비 안에 부유하고 있던 유기인 등이 보트나 지지부재에 부착한다. 보트나 지지부재 등에 부착한 유기인 등의 일부는, 보트를 노심관내에 삽입할 때에 증발하여, 로외로 배출된다.
그런데 , 특히, 지지부재는, 오염 면적이 크고, 온도가 오르지 않고, 증발 한 가스가 빠지기 어려운 등의 이유로, 유기인 등의 대부분이 제거되지 않고 부착 한 상태로 로내에 삽입되고 있었다. 그리고, 보트 삽입시에 증발할 수 없었던 유기인등은, 열처리 중에 웨이퍼 주변부로 확산해 나가, 열처리 전후로 웨이퍼의 저항율을 변화시키고 있었던 것이다.
그 때문에, 보트를 노심관에 삽입할 때에 충분히 유기인 등이 제거된 보트의 탑부 부근에 재치한 웨이퍼는, 거의 유기인등으로 오염되어 있지 않았지만, 지지부재에 가까운 보트의 버텀부 부근(삽입구 측)에 재치한 웨이퍼는, 유기인 등으로 심하게 오염되어 있었던 것이다.
그래서, 본 발명자는, 반도체 웨이퍼 표면, 보트, 지지부재 등에 부착된 인 등의 도전성 불순물을 보다 확실히 제거하기 위해서는, 보트를 노심관내에 삽입 하여, 셔터에 의해 완전하게 폐색하기 전에, 노심관과 셔터의 사이에 약간의 극간을 남겨, 웨이퍼 표면, 보트, 보트의 지지부재 등에 부착한 도전성 불순물을, 충분히 증발시켜, 노심관과 셔터의 극간으로부터 로외로 배출하면 좋다는 것을 인식하고,본 발명을 완성하게 이르렀다.
이하, 본 발명의 실시형태를 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다
도 1은, 본 발명의 아닐 웨이퍼의 제조방법의 일례를 나타내는 개략 설명도이다.
도 1(a)는, 보트에 반도체 웨이퍼를 재치하기 전 상태를 나타내는 도면이다.
이 열처리로 10은, 지지부재 11에 의해 지지된 보트 12와 보트 12를 삽입하는 종형의 노심관 13과 노심관 13을 폐색하기 위한 셔터 14와 노심관 13을 가열하는 히터 16과 히터 16으로부터의 열을 노심관 13에 균등하게 널리 퍼지게 하기 위한 균열관 17과 노심관 13내에 가스를 도입하기 위한 가스 도입관 18과 노심관 13의 밖으로 가스를 배기하는 가스 배기관 19를 구비한다.
예를 들면 이러한 열처리로를 이용하여, 본 발명에서는 이하와 같이 아닐 웨이퍼를 제조한다.
먼저, 지지부재 11에 의해 지지된 보트 12에 반도체 웨이퍼 20을 재치한다(도 1(b)). 이 때, 보트 12의 상측으로부터 약 5매, 및 하측으로부터 약 10매는, 제품으로 하지않는 더미 웨이퍼로 하고, 이 보트 12의 상측 및 하측에 재치한 더미 웨이퍼의 사이에, 제품이 되는 반도체 웨이퍼를 재치하도록 한다.
이것에 의해, 제품이 되는 반도체 웨이퍼에 슬립을 발생시키는 일 없이 균등하게 열처리할 수가 있다.
또한, 열처리에 이용하는 반도체 웨이퍼로서는, 예를 들면, 근년, 범용적으로 집적회로에 이용되고 있는 직경 200 mm이상, 특히는 300 mm이상의 실리콘 웨이퍼를 들 수 있다..
다음에, 반도체 웨이퍼 20을 재치한 보트 12를 노심관 13내에 삽입 한다(도 1(c)).
본 발명에서는, 반도체 웨이퍼 20을 재치한 보트 12를 노심관 13내에 삽입 할 때에, Ar 등의 불활성 가스를 가스 도입관 18에서 로내에 도입하면서 보트 12를 삽입하고, 제품이 되는 반도체 웨이퍼의 모두가 균열부 21에 도달한 후, 반도체 웨이퍼 20을 재치한 보트 12의 삽입속도를 감속 및/또는 일시정지하여 노심관 13과 셔터 14와의 극간 22를 소정 시간 유지한다.
여기서, 균열부 21이란, 노심관 13내로서, 히터 16의 가열에 의해 장방향으로 균일한 온도분포를 갖는 부분이다.
이와 같이 본 발명에서는, 노심관을 셔터에 의해 완전하게 폐색하기 전에 약간의 극간을 남겨, 웨이퍼 표면, 보트, 보트의 지지부재 등에 부착한 도전성 불순물을, 충분히 증발시켜, 노심관과 셔터의 극간에서 로외로 방출하고 있다.
이것에 의해, 지지부재 등에 부착한 도전성 불순물을 열처리 전에 충분히 제거할 수 있으므로, 열처리 중에 웨이퍼가 도전성 불순물에 오염될 우려가 적다. 이 때문에, 열처리 중에, 도전성 불순물이, 웨이퍼 보트나 그 지지부재로부터 반도체 웨이퍼에 전사하거나 반도체 웨이퍼 표면으로부터 내부로 확산할 우려가 적고, 열처리 전후로 웨이퍼의 비저항이 변화하는 것을 보다 확실히 방지할 수가 있어, 소망 품질의 아닐 웨이퍼를 얻을 수 있다.
또한, 웨이퍼상에 부착한 도전성 불순물을 제거하는데, 종래와 같이, 열처리 전에, 예비 가열하는 공정을 부가하거나 그것을 위한 장치를 준비할 필요도 없다. 또한, 예비 가열용의 가열로 등의 병설설비를 고온에 노출시키는 일도 없다. 그 때문에, 종래법 보다 생산성이 향상되고, 저비용으로 고품질의 아닐 웨이퍼를 제조할 수가 있다.
이 경우, 반도체 웨이퍼 20을 재치한 보트 12를, 예를 들면 100 mm/min의 속도로 노심관 13내로 삽입해 가고, 노심관 13과 셔터 14와의 극간 22가 10~100 mm시에, 반도체 웨이퍼 20을 재치한 보트 12의 삽입 속도를 예를 들면, 10~100 %미만(10 mm/min~100 mm/min), 특히 25~75%(25 mm/min~75 mm/min)까지 감속 및/또는 일시 정지시킨다. 이 상태로, 노심관 13과 셔터14와의 극간 22를, 유지하는 것이 좋다. 이것에 의해, 지지부재 등에 부착한 도전성 불순물을 충분히 증발시켜, 도전성 불순물을 보다 확실히 로외로 배출할 수가 있다.
또한, 생산성 및 배출 효과를 고려하면, 극간 22를 유지하는 시간은, 30분 이하로 하는 것이 좋다.
본 발명에서는, 노심관을 닫기 직전에만 보트의 삽입 속도를 감소 혹은 정지 할 뿐이므로 그렇게 생산성을 악화시키는 것은 아니다.
또한, 노심관과 셔터와의 사이는, 약간의 극간이 있을 뿐인 상태이므로, 불활성 가스를 유통하면서, 소정 시간 유지하기 때문에, 노심관내의 불순물이 배출되기 쉬어, 외기를 흡입하는 것과 같은 문제도 생기지 않는다.
또한, 이 때, 제품이 되는 반도체 웨이퍼를 삽입할 때의 균열부 21의 온도를, 500℃이상 900℃이하로 하는 것이 바람직하다.
이것에 의해, 웨이퍼 표면, 보트, 보트의 지지부재 등에 부착한 도전성 불순물을, 보다 확실히 증발시킬 수가 있다.
또한, 이러한 온도이면, 웨이퍼 삽입 시에, 웨이퍼에 슬립 전위 등이 발생 한다고 하는 문제도 생기지 않는다.
또한, 아르곤 등의 불활성 가스의 로내로의 도입양으로서는, 15~30 L/min으로 하는 것이 좋다.
다음에, 노심관 13을 셔터14에 의해 폐색하고, 반도체 웨이퍼 20을 열처리 한다(도 1(d)).
이 열처리는, 예를 들면, 800℃이상 1350℃이하의 온도로, 아르곤 가스, 질소 가스, 헬륨 가스, 수소 가스 중의 1종 이상을 포함하는 분위기 중에서 행한다. 이 열처리에 의해, 열처리 전후로 저항율의 변화가 적을 뿐만 아니라 표층 근방에 그론인 결함이 거의 없는 고품질의 아닐 웨이퍼를 얻을 수 있다.
이 때, 열처리하는 반도체 웨이퍼를, 1×1013~1×1015 atoms/cm3의 농도의 질소를 포함하는 것으로 하는 것이 좋다.
이러한 반도체 웨이퍼는, 그론인 결함의 사이즈가 축소하고 있어, 열처리에 의해, 표층 근방의 그론인 결함을 쉽게 소멸시킬 수 있다. 따라서, 열처리에 의해, 표층 근방에 그론인 결함이 없는 고품질의 아닐 웨이퍼를 보다 확실히 얻을 수 있다.
그리고, 열처리 후, 노심관 13으로부터 보트 12를 취출한다(그림 1(e)).
이러한 본 발명의 방법에 의해 제조된 아닐 웨이퍼는, 표면으로부터 깊이 3㎛ 까지의 부분의 인의 농도가 5×1014 atoms/cm3 이하, 특히는, 2×1014 atoms/cm3 이하, 또한 1×1014 atoms/cm3 이하이며, 열처리 후의 인에 의한 오염이 매우 적다.
그 때문에, 열처리 전후로 웨이퍼의 비저항의 변화가 거의 없고, 매우 고품질인 아닐 웨이퍼이다.
또한, 노심관 13으로부터 보트 12를 취출한 후, 아닐 웨이퍼를 보트 12로부터 회수하고(도 1(a)), 다시, 보트 12에, 다음의 반도체 웨이퍼를 재치하는 것으로(도 1(b)), 열처리를 반복할 수가 있다.
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예 1)
도 1에 나타내는 순서에 따라 직경 200 mm의 실리콘 웨이퍼의 열처리를 행하였다. 이 열처리에 이용한 실리콘 웨이퍼는, P형(붕소 도프)으로, 비저항이 8~12 Ωcm, 면 방위가 (100)이고, 또한, 질소 농도는, 8 ×1013 atoms/cm3였다.
먼저, 지지부재 11에 의해 지지된 보트 12에 실리콘 웨이퍼 20을 50매 재치하였다.(도 1(a), (b)).
이 때, 보트 12의 상측으로부터 5매, 및 하측으로부터 10매는, 제품이 되지 않는 더미 웨이퍼로 하여, 보트 12의 상측 및 하측에 재치한 더미 웨이퍼의 사이에, 제품이 되는 실리콘 웨이퍼를 재치하였다.
보트 12의 웨이퍼 재치부의 길이는 945 mm였다.
다음에, 실리콘 웨이퍼 20을 재치한 보트 12를 노심관 13내에 삽입했다(도 1(c)). 즉, 균열부 21의 온도가 700℃로 설정된 로내에, 가스 도입관 18에서 20 L /min으로 Ar 가스를 도입하면서, 보트 12를 100 mm/min의 속도로 삽입했다. 그리고, 노심관 13과 셔터 14의 극간 22가 50 mm가 된 시점에서, 1분간, 일시정지 하고, 그 후, 보트 12를 삽입 속도 50 mm/min으로 삽입하고, 노심관 13을 셔터14에 의해 폐색했다.
또한, 노심관 13과 셔터14의 극간이 100 mm가 된 시점에서 제품이 되는 실리콘 웨이퍼의 모두가, 약 900 mm의 길이의 균열부 21에 도달해 있고, 또한, 보트 및 지지부재는, 거의 로내에 삽입된 상태에 있었다. 그리고, 보트 12의 삽입의 일시정지 및 그 후의 감속한 삽입 속도에 의해, 제품이 되는 실리콘 웨이퍼의 모두가 균열부 21에 있고, 또한, 노심관 13과 셔터 14의 극간 22가 있는 상태를, 2분간 유지하였다.
다음에, 실리콘 웨이퍼 20을 열처리 했다(도 1(d)). 열처리 온도는 1200℃로, 아르곤 가스를 포함한 분위기중에서 열처리를 행하였다.
그리고, 열처리 후, 노심관 13으로부터 보트 12를 취출하였다(도 1(e)).
열처리 후의 아닐 웨이퍼의 비저항을 측정한 결과, 제품이 되는 웨이퍼로서는 제일 상측인 보트의 탑부에 재치한 웨이퍼도, 제품이 되는 웨이퍼로서 제일 하측인 보트의 버텀 부에 재치한 웨이퍼도, 비저항이 8~12 Ω㎝이며, 열처리 전후로 거의 변화하지 않고, 열처리 중의 인에 의한 오염이 매우 적다는 것을 알 수 있었다.
SIMS에 의해 측정한 인 농도의 프로파일을 도 2에 나타내었다.
도 2에 나탄난 바와 같이, 실시예 1에서는 표면으로부터 깊이 3㎛의 곳까지 거의 플랫한 프로파일을 나타내고, SIMS의 검출하한 2 ×1014 atoms/cm3 이하가 되고 있다는 것을 알 수 있다. 이와 같이, 본 발명의 방법에 의해, 매우 고품질인 아닐 웨이퍼를 얻을 수 있다는 것을 알 수 있다.
또한, 도 2중, 예를 들면 1 E+14는, 1×1014를 나타낸다.
(실시예 2)
실리콘 웨이퍼 20을 재치한 보트 12를 노심관 13내에 삽입할 때에(도 1(c) ), 보트 12를 100 mm/min의 일정 속도로 삽입하고, 노심관 13과 셔터 14의 극간 22 가 25 mm가 된 시점에서, 보트 12를 삽입속도 25 mm/min로 삽입하고, 노심관 13을 셔터 14에 의해 폐색한 것을 제외하고, 실시예 1과 동일한 방법으로 아닐 웨이퍼를 제조하였다.
또한, 제품이 되는 실리콘 웨이퍼의 모두가 균열부 21에 있고, 또한, 노심관 13과 셔터 14의 극간 22가 있는 상태가, 1분간 유지되었다.
실시예 1과 동일하게, 버텀 부에서도, 탑부에서도, 비저항이 8~12 Ω㎝였다. 이것으로부터, 열처리 전후로 거의 변화가 없고, 열처리 중의 인에 의한 오염이 매우 적은 것을 알았다(비저항, SIMS 프로파일 모두, 실시예 1과 동일한 결과였다). 이와 같이, 본 발명의 방법에 의해, 매우 고품질인 아닐 웨이퍼를 얻을 수 있는 것을 알 수 있다.
(비교예 1)
실리콘 웨이퍼 20을 재치한 보트 12를 노심관 13내에 삽입할 때에(도 1(c) ), 보트 12를 100 mm/min의 일정 속도로 삽입하고, 일시정지 및 감속을 실시하지 않은 것을 제외하고, 실시예 1과 동일한 방법으로 아닐 웨이퍼를 제조하였다.
열처리 후의 아닐 웨이퍼의 비저항을 측정한 결과, 보트의 탑부에 재치한 웨이퍼는, 열처리 후의 비저항이, 8~12 Ω㎝이며, 열처리 전후로 거의 변화하지 않았지만, 버텀 부에서는, 웨이퍼 주변부의 비저항이 25 Ω㎝이상이었다.
즉, 버텀부에서는, 열처리 중에 웨이퍼 주변부가 심하게 인으로 오염되어 있는 것을 알 수 있다.
또한, 이 웨이퍼의 인 농도를 SIMS에 의해 측정했는데, 표면으로부터 깊이 3㎛까지의 농도가 11×1014 atoms/cm3에서 2 ×1014 atoms/cm3이 되었다.
또한, 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동 일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (8)

  1. 적어도, 지지부재에 의해 지지된 보트에 반도체 웨이퍼를 재치하고, 이 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입하고, 제품이 되는 반도체 웨이퍼를, 히터의 가열에 의해 장방향으로 균일한 온도분포를 갖는 노심관내의 균열부에 배치하고, 상기 노심관을 셔터에 의해 폐색하고, 상기 반도체 웨이퍼를 열처리하여, 아닐 웨이퍼를 제조하는 방법으로서, 상기 반도체 웨이퍼를 재치한 보트를 노심관내에 삽입할 때에, 불활성 가스를 로내에 도입하면서 보트를 삽입하고, 상기 제품이 되는 반도체 웨이퍼의 모두가 상기 균열부에 도달한 후, 상기 반도체 웨이퍼를 재치한 보트의 삽입속도를 감속 및/또는 일시 정지하여 상기 노심관과 상기 셔터와의 극간을 소정시간 유지하고, 그 후, 상기 노심관을 셔터에 의해 폐색하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법.
  2. 제1항에 있어서, 상기 노심관을, 종형으로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 제품이 되는 반도체 웨이퍼를 삽입할 때의 균열부의 온도를, 500℃이상 900℃이하로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법.
  4. 제1항에서 제3항 중의 어느 한 항에 있어서, 상기 반도체 웨이퍼의 열처리를, 800℃이상 1350℃이하의 온도로, 아르곤 가스, 질소 가스, 헬륨 가스, 수소 가스 중의 어느 1종 이상을 포함하는 분위기 중에서 행하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법.
  5. 제1항에서 제4항 중의 어느 한 항에 있어서, 상기 열처리하는 반도체 웨이퍼를, 직경 200mm이상의 실리콘 웨이퍼로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조 방법.
  6. 제1항에서 제5항 중의 어느 한 항에 있어서, 상기 열처리하는 반도체 웨이퍼를, 1×1013~1×1015 atoms/cm3의 농도의 질소를 포함하는 것으로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법.
  7. 제1항에서 제6항 중의 어느 한 항에 기재된 방법에 의하여 제조된 아닐 웨이퍼
  8. 제7항에 기재된 아닐 웨이퍼로서, 표면으로부터 깊이 3㎛까지의 부분의 인의 농도가 5×1014 atoms/cm3 이하인 것을 특징으로 하는 아닐 웨이퍼
KR1020077008156A 2004-10-13 2005-10-12 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 KR101146210B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00299228 2004-10-13
JP2004299228A JP4609029B2 (ja) 2004-10-13 2004-10-13 アニールウェーハの製造方法
PCT/JP2005/018746 WO2006041069A1 (ja) 2004-10-13 2005-10-12 アニールウェーハの製造方法及びアニールウェーハ

Publications (2)

Publication Number Publication Date
KR20070073771A true KR20070073771A (ko) 2007-07-10
KR101146210B1 KR101146210B1 (ko) 2012-05-25

Family

ID=36148357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008156A KR101146210B1 (ko) 2004-10-13 2005-10-12 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼

Country Status (6)

Country Link
US (1) US7659216B2 (ko)
EP (1) EP1806778B1 (ko)
JP (1) JP4609029B2 (ko)
KR (1) KR101146210B1 (ko)
DE (1) DE602005026309D1 (ko)
WO (1) WO2006041069A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220046480A (ko) * 2020-10-07 2022-04-14 가부시키가이샤 사무코 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149326B (zh) 2008-09-30 2015-09-09 赫姆洛克半导体公司 测定污染材料贡献给高纯硅的杂质的量的方法
JP5517235B2 (ja) * 2009-06-30 2014-06-11 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134071A (en) 1975-05-16 1976-11-20 Nippon Denshi Kinzoku Kk Method to eliminate crystal defects of silicon
JPS60247935A (ja) 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JPH0574762A (ja) * 1991-09-17 1993-03-26 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH09320977A (ja) * 1996-05-29 1997-12-12 Dainippon Screen Mfg Co Ltd 基板の接触式温度測定装置
JP2001023978A (ja) * 1999-07-05 2001-01-26 Mitsubishi Electric Corp 半導体装置の製造装置および製造方法
EP1189268A1 (en) * 2000-03-16 2002-03-20 Shin-Etsu Handotai Co., Ltd Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP2004207601A (ja) 2002-12-26 2004-07-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法
JP4453257B2 (ja) * 2003-01-27 2010-04-21 信越半導体株式会社 ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220046480A (ko) * 2020-10-07 2022-04-14 가부시키가이샤 사무코 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법

Also Published As

Publication number Publication date
KR101146210B1 (ko) 2012-05-25
EP1806778B1 (en) 2011-02-09
DE602005026309D1 (de) 2011-03-24
US20090011613A1 (en) 2009-01-08
JP2006114629A (ja) 2006-04-27
JP4609029B2 (ja) 2011-01-12
US7659216B2 (en) 2010-02-09
EP1806778A1 (en) 2007-07-11
WO2006041069A1 (ja) 2006-04-20
EP1806778A4 (en) 2008-11-19

Similar Documents

Publication Publication Date Title
US8920560B2 (en) Method for manufacturing epitaxial wafer
USRE45238E1 (en) Silicon wafer and method of manufacturing the same
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101537960B1 (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
JPH0845945A (ja) シリコンウェーハのイントリンシックゲッタリング処理法
KR20150118037A (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
KR101146210B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
JP2010034288A (ja) シリコンウェーハの熱処理方法
KR100959624B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
US20100009548A1 (en) Method for heat-treating silicon wafer
US8252700B2 (en) Method of heat treating silicon wafer
JP5517235B2 (ja) シリコンウエハの熱処理方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JP2008227060A (ja) アニールウエハの製造方法
JP7252884B2 (ja) シリコンウェーハの熱処理方法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
US20240339315A1 (en) Method of manufacturing silicon wafers
JP5531385B2 (ja) 枚葉式熱処理装置のプロセスチャンバーの冷却方法
JP2012043931A (ja) ウエーハの熱処理方法及びシリコンウエーハの製造方法並びにシリコンウエーハ並びに熱処理装置
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JPS5840824A (ja) 半導体ウエハの熱処理装置
US9793138B2 (en) Thermal processing method for wafer
US9779964B2 (en) Thermal processing method for wafer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 8