JP4649745B2 - 発光素子の転写方法 - Google Patents
発光素子の転写方法 Download PDFInfo
- Publication number
- JP4649745B2 JP4649745B2 JP2001025114A JP2001025114A JP4649745B2 JP 4649745 B2 JP4649745 B2 JP 4649745B2 JP 2001025114 A JP2001025114 A JP 2001025114A JP 2001025114 A JP2001025114 A JP 2001025114A JP 4649745 B2 JP4649745 B2 JP 4649745B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin layer
- light emitting
- emitting element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、サファイア基板上に形成された発光ダイオードなどの発光素子を転写体としての表示パネルに転写する素子の転写方法及びその転写された素子を配列したパネルに関する。
【0002】
【従来の技術】
従来、発光ダイオード(LED; Light Emitting Diode)を用いたLEDディスプレイの製造方法としては、素子形成基板上に半導体材料を積層させてなるLEDウェーハを、ダイヤモンドブレードなどで切断してチップ状に分割し、このLEDチップを素子形成基板上におけるピッチよりも拡大したピッチでもって表示パネルなどに転写している。
【0003】
【発明が解決しようとする課題】
しかし、青色発光ダイオードなどは、素子形成基板としてサファイア基板上に窒化ガリウム系半導体を積層させて製造され、ここで用いられるサファイアはモース硬度が約9と非常に硬い物質であるため、ダイヤモンドブレードなどのダイサーでフルカットすると、その切断面にクラックや欠けが発生しやすくなり、きれいに、所望の形、サイズに切断できない。また、ダイサーの破損も生じやすい。更に、サファイアはへき開性を有していないため、スクライバーでスクライブライン(罫書線)を引いて、外力で押し割ることが困難であった。
【0004】
そこで、例えば特開平5−315646号公報では、図12に示すように、サファイア基板60上に形成された窒化ガリウム系半導体層61の上からダイサーにより窒化ガリウム系半導体層61の厚さよりも深い溝62を切り込み、次いで、サファイア基板60の厚さを研磨により薄くし、次いで、溝62の上からスクライバーによりサファイア基板60にスクライブライン63を入れ、この後、サファイア基板60を押し割りチップ状に分割している。これにより、切断面にクラックや欠けが発生することなくきれいに切断できるとしているが、このような切断方法は、サファイア基板60の研磨工程を有するなど数工程にわたる手間と時間のかかる作業である。
【0005】
また、1枚の素子形成基板から、より多くのLED素子が得られれば、その分1個のLED素子の価格を低減することができ、LED素子を用いた表示装置の価格も低減できる。すなわち、上記特開平5−315646号公報では、直径2インチのサファイア基板から350μm角のLED素子を得ているが、これを数十μm角のLED素子が得られるようにして、これを表示パネルに転写して表示装置を製造すれば表示装置の価格を下げることができる。
【0006】
しかし、素子が数十μm角と微小になると、転写工程での取り扱いが困難となり、また、表示パネル基体の配線層と接続される素子の電極も微小となるので、接続作業を困難にすると共に接続不良が生じやすくなる、といった問題がある。
【0007】
本発明は上述の問題に鑑みてなされ、容易且つきれいに素子間分割が行え、更に、素子が微小なものであっても転写工程での取り扱いを容易にすると共に外部配線との良好な電気的接続性を確保できる素子の転写方法及びその転写された素子を配列したパネルを提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明の素子の転写方法は、基板上に複数形成された素子を樹脂層で覆う工程と、その樹脂層を切断して、素子を少なくとも1つ内在する樹脂埋込素子を得る工程と、この樹脂埋込素子を基板から剥離して、転写体に転写する工程とを有する。
【0009】
この方法によれば、素子を樹脂層で覆って樹脂埋込素子とすることによりサイズを大きくして転写工程での取り扱いを容易にする。また、基板を切断する必要はなく、容易且つきれいに切断できる樹脂層の切断により個別の樹脂埋込素子が得られる。また、基板は切断されないので再利用可能となる。
【0010】
または、本発明の素子の転写方法は、基板上に複数形成された素子を樹脂層で覆う工程と、素子と接続する電極を樹脂層に形成する工程と、樹脂層を切断して、素子を少なくとも1つ内在する樹脂埋込素子を得る工程と、この樹脂埋込素子を基板から剥離して、転写体に転写する工程とを有する。
【0011】
この方法によれば、素子を樹脂層で覆って樹脂埋込素子とすることによりサイズを大きくして転写工程での取り扱いを容易にする。また、その樹脂層に、素子と接続する電極を形成することで、この電極形成が容易に行えると共に電極面積を大として、この電極と外部電極との接続不良を防げる。更に、基板を切断する必要はなく、容易且つきれいに切断できる樹脂層の切断により個別の樹脂埋込素子が得られる。また、基板は切断されないので再利用可能となる。
【0012】
または、本発明の素子の転写方法は、素子形成基板上に複数形成された素子を第1の樹脂層で覆う工程と、素子を素子形成基板から第1の樹脂層と共に一括して剥離して、第1の支持基板に転写する工程と、第1の支持基板上で第1の樹脂層を切断して、素子を個々に分離可能にする工程と、第1の樹脂層で覆われた素子を第1の支持基板から剥離し、第2の支持基板に転写する工程と、第2の支持基板に転写された素子を第2の樹脂層で覆う工程と、素子と接続する電極を第1及び第2の樹脂層に形成する工程と、第2の樹脂層を切断して、素子を少なくとも1つ内在する樹脂埋込素子を得る工程と、樹脂埋込素子を第2の支持基板から剥離して、転写体に転写する工程とを有する。
【0013】
この方法によれば、素子を第1、第2の樹脂層で覆って樹脂埋込素子とすることによりサイズを大きくして転写工程での取り扱いを容易にする。また、その樹脂層に、素子と接続する電極を形成することで、この電極形成が容易に行えると共に電極面積を大として、この電極と外部電極との接続不良を防げる。更に、素子形成基板を切断する必要はなく、容易且つきれいに切断できる樹脂層の切断により個別の樹脂埋込素子が得られる。また、素子形成基板は切断されないので再利用可能となる。
【0014】
また、本発明のパネルは、基板上に形成された複数の素子を樹脂層で覆い、その樹脂層を切断して基板から剥離することで得られる、前記素子を少なくとも1つ内在する樹脂埋込素子を配列している。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0016】
先ず、図11を参照して、素子について説明する。本実施の形態では、素子の一例として、発光素子である発光ダイオードの構造を示す。図11Aがその断面図であり、図11Bが平面図である。発光ダイオード2は窒化ガリウム(GaN)系半導体を材料とし、素子形成基板として例えばサファイア基板1上に結晶成長されて形成される。
【0017】
サファイア基板1上に形成されたGaN系半導体層からなる下地成長層51上に、シリコンがドープされた六角錘形状のGaN層52が形成される。下地成長層51上には絶縁膜53が形成され、六角錘形状のGaN層52はその絶縁膜53を開口した部分に、有機金属化合物気相成長法(MOCVD;metalorganic chemical vapor deposition 法)などによって、他の素子のGaN層52と分離されて選択的に成長される。このGaN層52は、サファイア基板1の主面をC面とした場合に、S面(1−101面)52aで囲まれたピラミッド型の成長層である。
【0018】
GaN層52の傾斜したS面52aの部分はダブルヘテロ構造のクラッドとして機能する。そして、S面52aを覆うように活性層であるInGaN層54が形成されており、この外側にマグネシウムがドープされたGaN層55が形成されている。このGaN層55はクラッドとして機能する。
【0019】
GaN層55上には、Ni、Pt、Au、Pbなどの金属材料を蒸着してp電極56が形成される。n電極は、後述する転写工程の途中で下地成長層51の裏面側に形成される。
【0020】
以上のように構成される発光ダイオード2は、例えば青色発光ダイオードであり、上述した構造に限らず、平板状や帯状に活性層が形成される構造や、上端部にC面が形成された角錐構造のものであってもよい。また、構成材料もGaN系に限らず、他の窒化物系材料や化合物半導体材料であってもよい。
【0021】
次に、図1〜図8を参照して、本発明の第1の実施の形態による素子の転写方法について説明する。素子は、図11に示した発光ダイオード2を用いている。
【0022】
図1Aに示すように、例えば直径2インチのサファイア基板1の主面上には複数の発光ダイオード2が高密度に縦横に整列してマトリクス状に形成されている。1つの発光ダイオード2の大きさは約20μm角である。各発光ダイオード2は、例えば反応性イオンエッチングなどによって形成された素子間分離溝4によって個々に分離できる状態にある。
【0023】
そして、サファイア基板1上に紫外線硬化型樹脂3が塗布され、この紫外線硬化型樹脂3に、第1の支持基板としての石英ガラス基板5の表面に形成されたポリイミド層6が圧着される。
【0024】
次いで、図1Bに示すように、石英ガラス基板5の裏面側から紫外線硬化型樹脂3に紫外線を照射して、紫外線硬化型樹脂3を硬化させ、第1の樹脂層3’を形成する。これにより、発光ダイオード2は一括して第1の樹脂層3’で覆われる。
【0025】
次いで、図1Cに示すように、サファイア基板1の裏面側から、発光ダイオード2のGaN系下地成長層51と、サファイア基板1との界面にレーザービームを照射すると、その界面におけるGaNは窒素とガリウムへと分解し、このときの窒素がガス状に放出される作用により、発光ダイオード2はサファイア基板1との結合が解除され、図2Aに示すように、発光ダイオード2は一括してサファイア基板1上から剥離される。なお、発光ダイオード2を覆う第1の樹脂層3’もレーザーアブレーション効果により、界面で樹脂層3’を構成する分子の結合が切られて発光ダイオード2と共にサファイア基板1から剥離される。
【0026】
そして、発光ダイオード2側の剥離面には、図2Aに示すように、ガリウム(Ga)7が残るので、これを、例えばウェットエッチングで除去する(図2B)。
【0027】
次いで、図2Cに示すように、酸素プラズマを用いて第1の樹脂層3’をエッチングして素子間分離溝8を形成して、各発光ダイオード2を個別に分離可能な状態にする。このとき、下地成長層51に対する酸素プラズマの浸食作用は第1の樹脂層3’よりはるかに小さいため、下地成長層51がマスクとなって素子間分離溝8が形成される。
【0028】
次いで、図3Aに示されるように、第1の樹脂層3’で覆われた発光ダイオード2上に紫外線硬化型樹脂9が塗布され、この紫外線硬化型樹脂9に、第2の支持基板としての石英ガラス基板10の表面に形成されたポリイミド層11が圧着される。
【0029】
次いで、図3Bに示すように、石英ガラス基板10の裏面側から、選択的に紫外線硬化型樹脂9に紫外線を照射する。すなわち、図示では中央の1個の発光ダイオード2に対応する位置にしか照射されていないが、例えば10個おきの発光ダイオード2に対応する位置に選択的に照射される。そして、紫外線を照射された部分の紫外線硬化型樹脂9は硬化して、第1の樹脂層3’で覆われた発光ダイオード2と、石英ガラス基板10に形成されたポリイミド層11とを接合する樹脂層9’となる。
【0030】
更に、石英ガラス基板5の裏面側から、ポリイミド層6と石英ガラス基板5との界面にレーザービームを照射すると、レーザーアブレーション効果により、ポリイミド層6は、石英ガラス基板5との界面からあるいは層中で剥がれる。すなわち、図3Cに示すように、第1の支持基板である石英ガラス基板5上で集積して形成された約20μm角の発光ダイオード2は、10個おきの約200μmピッチとピッチが拡大されて第2の支持基板である石英ガラス基板10に転写される。図3Cでは、1個の発光ダイオード2のみしか図示されていないが、石英ガラス基板5上の、第1の樹脂層3’で覆われた発光ダイオード2は、10個おきに同時に石英ガラス基板10に転写される。なお、隣接した周囲の発光ダイオード2は、石英ガラス基板5上に残されるが、別の石英ガラス基板10に残らず転写される。
【0031】
次いで、図4Aに示すように、石英ガラス基板10に転写された、全ての発光ダイオード2(第1の樹脂層3’で覆われている)を一括して第2の樹脂層12で覆う。第2の樹脂層12は、例えば紫外線硬化型樹脂を紫外線照射で硬化させて形成される。
【0032】
次いで、第2の樹脂層12、ポリイミド層6、第1の樹脂層3’を酸素プラズマでエッチバックして、図4Bに示すように、発光ダイオード2のp電極56を露出させると共に、後述する取り出し電極が形成される、p電極56、第1及び第2の樹脂層3’、12の表面を清浄にする。
【0033】
次いで、図4Cに示すように、第1及び第2の樹脂層3’、12の上に、発光ダイオード2のp電極56と接続する取り出し電極13を形成する。取り出し電極13は、金属やITO(Indium Tin Oxide)などの透明材料を蒸着あるいはスパッタリングした後、フォトリソグラフィーとウェットエッチング工程を経て所望の大きさ及び平面形状に形成される。
【0034】
次いで、図5Aに示すように、第2の樹脂層12の取り出し電極13が形成された面側に、第3の支持基板である石英ガラス基板14を、この表面に形成されたポリイミド層15を介して固着する。そして、石英ガラス基板10の裏面側から、ポリイミド層11と石英ガラス基板10との界面にレーザービームを照射して、レーザーアブレーション効果により、ポリイミド層11は、石英ガラス基板10との界面からあるいは層中で剥がされる(図5B)。すなわち、第2の支持基板である石英ガラス基板10上の発光ダイオード2は一括して、これを覆う樹脂層3’、12ごと第3の支持基板である石英ガラス基板14に転写される。この転写工程は、次に述べるように、発光ダイオード2において、そのp電極側の取り出し電極13とは反対側にn電極側の取り出し電極を形成するために行われる。
【0035】
次いで、図5Cに示すように、酸素プラズマでポリイミド層11及び第2の樹脂層12をエッチバックして、発光ダイオード2の下地成長層51を露出させると共に、以下で述べるn電極側の取り出し電極が形成される下地成長層51及び第2の樹脂層12の表面を清浄にする。
【0036】
次いで、図6Aに示すように、発光ダイオード2の下地成長層51と接続する取り出し電極16を第2の樹脂層12上に形成する。取り出し電極16は、金属やITOなどの透明材料を蒸着あるいはスパッタリングした後、フォトリソグラフィーとウェットエッチング工程を経て所望の大きさ及び平面形状に形成される。
【0037】
次いで、図6Bに示すように、エキシマレーザー装置や、第3高調波YAGレーザー装置などのレーザービームLで第2の樹脂層12及びポリイミド層15を切断して素子間分割溝17を形成する。これにより、発光ダイオード2が樹脂層で覆われた樹脂埋込素子20が得られる。本実施の形態では、1個の樹脂埋込素子20は1個の発光ダイオード2を内蔵している。この樹脂埋込素子20の平面的な大きさは約160μm角で、厚さ数十μmとなっている。
【0038】
次いで、図6Cに示すように、石英ガラス基板14の裏面側から、石英ガラス基板14とポリイミド層15との界面に選択的にレーザービームを照射する。すなわち、図示では1個の樹脂埋込素子20にしか照射されていないが、例えば3個おきの樹脂埋込素子20に選択的に照射される。そして、レーザー照射を受けた部分のポリイミド層15は、レーザーアブレーション効果により、石英ガラス基板14との界面からあるいは層中で剥がされる。
【0039】
そして、樹脂埋込素子20は、吸引孔21aを有する真空チャック21で吸着され、図7Aで示すように、転写体としての表示装置のパネル50に転写される。吸引孔21aは、表示装置の画素ピッチに対応して縦横に整列してマトリクス状に開口しており、石英ガラス基板14から3個おきに剥離された樹脂埋込素子20を多数個一括で吸着できるようになっている。具体的には、吸引孔21aは600μmピッチのマトリクス状に開口していて、約300個の樹脂埋込素子20を同時に吸着できる。
【0040】
すなわち、第3の支持基板である石英ガラス基板14上で約200μmのピッチでマトリクス状に配列されていた発光ダイオード2は、約600μmピッチに拡大されて転写体50に転写される。なお、石英ガラス基板14上に残された他の樹脂埋込素子20は、同じ転写体50の他の位置、あるいは別の転写体に残らず転写される。
【0041】
転写体50は、絶縁基板29と、この絶縁基板29上に形成された配線層30a〜30cと、この配線層30a〜30cを覆って絶縁基板29上に形成された絶縁層28と、絶縁層28上に形成された配線層27と、配線層27上に形成された熱可塑性樹脂層26とから構成される。樹脂埋込素子20は、熱可塑性樹脂層26上に圧接された後、この部分の熱可塑性樹脂層26に、絶縁基板29の裏面側から赤外線を照射することで熱可塑性樹脂層26を軟化させて樹脂埋込素子20を固着させる。
【0042】
この後、図7Bに示すように、例えば赤色発光ダイオード22を内蔵した樹脂埋込素子31を、上記と同様な工程を経て、約600μmピッチのマトリクス状に転写体50に転写する。更に、図示しないが、緑色発光ダイオードを内蔵した樹脂埋込素子や制御用トランジスタなども同様に転写体50に転写される。
【0043】
次いで、図8Aに示すように、各樹脂埋込素子や制御用トランジスタを覆って絶縁樹脂層33が形成される。この後、図8Bに示すように、絶縁樹脂層33に接続孔34、35、36、37、38、39が形成されて、これら接続孔を介して、配線40により配線層27と樹脂埋込素子31の取り出し電極32aとが接続され、配線41により樹脂埋込素子31の取り出し電極32aと同じ面側に形成された取り出し電極32bと、樹脂埋込素子20の取り出し電極13が接続され、配線42により樹脂埋込素子20の取り出し電極16と配線層30cとが接続される。この後、保護層などが形成されて、樹脂で覆われた各種色(R、G、B)の発光ダイオードが画素に対応したピッチで縦横に整列してマトリクス状に配列された表示パネルとなる。
【0044】
以上述べたように、本実施の形態では、先ず、素子形成基板であるサファイア基板1上には、1つの発光ダイオード2の大きさを約20μm角と非常に小さくして高密度に形成することで基板1枚あたりから得られる発光ダイオード2の数をより多くすることができ、発光ダイオード1個の製品としてのコスト及び表示装置のコストを下げることができる。また、転写体50に転写される際には、その微小な発光ダイオード2を、約160μm角の樹脂埋込素子とすることで転写工程での取り扱いを容易にする。また、発光ダイオード2を覆う樹脂層は発光ダイオード2の保護も兼ねている。更に、樹脂層の被覆によるサイズの拡大化は、取り出し電極13、16を形成し易くし、また、その取り出し電極13、16の平面寸法も、転写体50との配線を行ううえで配線不良を生じさせない程度まで大きくすることができ、配線の信頼性を向上できる。
【0045】
また、上記実施の形態では、硬いサファイア基板1を切断することなく、第1及び第2の樹脂層3、12をレーザービームによって切断することで、転写体50に転写するべき個別の素子(樹脂埋込素子)に分割している。樹脂層はレーザーアブレーション効果により容易且つきれいに切断できるので、手間と時間をかけずに、また形状及びサイズを高精度なものとして分割できる。
【0046】
次に、図9を参照して、本発明の第2の実施の形態について説明する。なお、上記第1の実施の形態と同じ構成部分には同一の符号を付して、その詳細な説明は省略する。
【0047】
図9Aは、上記第1の実施の形態における図4Aの工程に相当する図である。
そして、この工程の後、本実施の形態では、図9Bに示すように、第2の樹脂層12、ポリイミド層6、第1の樹脂層3’を、発光ダイオード2のp電極56が露出しない範囲で、酸素プラズマでエッチバックすると共に、後述する取り出し電極が形成される、第1及び第2の樹脂層3’、12の表面を清浄にする。
【0048】
次いで、図9Cに示すように、エキシマレーザー装置や、第3高調波YAGレーザー装置などのレーザービームで、第1の樹脂層3’に接続孔23をあけて、発光ダイオード2のp電極56を露出させる。そして、この接続孔23を介して、図9Dに示すように、第1及び第2の樹脂層3’、12の上に、p電極56と接続する取り出し電極13’を形成する。取り出し電極13’の材料及び形成方法は上記第1の実施の形態と同様である。また、これ以後の工程も第1の実施の形態と同様である。
【0049】
第1の実施の形態では、図4Bに示すように、第1及び第2の樹脂層3’、12全体をエッチバックすることによりp電極56を露出させていたため、発光ダイオード2を覆って保護する第1及び第2の樹脂層3’、12がその分薄くなってしまい、後工程で得られる樹脂埋込素子20の剛性が弱くなり、真空チャック21によるピックアップで転写体50へ転写する際などに扱いづらかった。
【0050】
そこで、本第2の実施の形態では、上述したように、レーザービームで局所的に第1及び第2の樹脂層3’、12に、p電極56を露出させる接続孔23をあけることで第1及び第2の樹脂層3’、12を第1の実施の形態の場合よりも厚くして強度向上が図れる。また、第1及び第2の樹脂層3’、12を構成する紫外線硬化型樹脂は、酸素プラズマに対するエッチングレート小さく時間がかかっていた。一方、レーザービームは、樹脂の材料に左右されずに短時間で加工することができ、酸素プラズマによるエッチングよりも深い孔を効率よくあけることができる。よって、第1及び第2の樹脂層3’、12を構成する樹脂材料の選択肢が増え、コスト低下が可能となる。
【0051】
なお、図9Bの工程を経ずに、図9Aの状態から、レーザービームで、第2の樹脂層12、ポリイミド層6、第1の樹脂層3’に接続孔23をあけて、発光ダイオード2のp電極56を露出させるようにしてもよい。但し、図9Bの工程のように、取り出し電極13’の形成面を酸素プラズマで清浄にしておいた方が取り出し電極13’の樹脂層への密着性を高めることができる。
【0052】
次に、図10を参照して、本発明の第3の実施の形態について説明する。なお、上記第1の実施の形態と同じ構成部分には同一の符号を付して、その詳細な説明は省略する。
【0053】
本第3の実施の形態では、上記第1の実施の形態における図5Cで示す工程の後、図10Aで示す工程に至る。すなわち、発光ダイオード2の下地成長層51と接続する取り出し電極16’は、次の工程で得られる樹脂埋込素子20’の平面寸法で第2の樹脂層12上に形成される。よって、取り出し電極16’は160μm角の四角形状に形成される。取り出し電極16’は、第1の実施の形態と同様、金属やITOなどの透明材料を蒸着あるいはスパッタリングした後、フォトリソグラフィーとウェットエッチング工程を経て、上述した所望の大きさ及び平面形状に形成される。
【0054】
そして、図10Bに示される次の工程では、取り出し電極16’をマスクとして、エキシマレーザー装置や、第3高調波YAGレーザー装置などのレーザービームLで第2の樹脂層12及びポリイミド層15を切断して素子間分割溝17を形成する。これにより、発光ダイオード2が樹脂層で覆われた樹脂埋込素子20’が得られる。以後の工程は第1の実施の形態と同様である。
【0055】
第1の実施の形態における図6Bに示す工程では、例えば対角位置に形成されたアライメントマークをレーザー装置側で認識して高精度なNC制御により素子間分割溝17を形成していた。この場合、レーザー装置側では1μm単位の位置合わせ精度を必要としていた。これに対して、本第3の実施の形態のように、分割すべき樹脂埋込素子20’の平面寸法及び平面形状と一致させて形成された取り出し電極16’をマスクとすることにより、レーザー装置側では高精度な位置合わせを必要とせず、またレーザービームの断面径も比較的大きめでよい。例えば、レーザー装置側では10μm程度の位置合わせ精度があればよい。このように、本実施の形態では、高価で高精度なレーザー装置を必要とぜず低コスト化が図れる。また、第1の実施の形態に比べ、何ら工程を増やすことなく実現できる。
【0056】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0057】
素子としては、発光ダイオードに限らず、レーザダイオード、薄膜トランジスタ素子、光電変換素子、圧電素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などにも、本発明は適用可能である。
【0058】
また、発光ダイオードにおける結晶成長層を成長させる基板は、良好な結晶性を有する活性層を形成可能な基板であれば特に限定されず、種々のものを使用できる。例示すると、サファイア(Al2O3;A面、R面、C面を含む)、SiC(6H、4H、3Cを含む)、GaN、Si、ZnS、ZnO、AlN、LiMgO、GaAs、MgAl2O4、InAlGaNなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。基板自体は製品としての発光素子には含まれない構造も可能であり、製造の途中で素子部分を保持させるために使用され、完成前に取り外される構造であってもよい。
【0059】
そして、その基板に形成される結晶成長層は選択成長によって形成されるものであり、基板の主面に対して傾斜した結晶面を有することが望ましい。結晶成長層は、第1導電型層、活性層、及び第2導電型層からなる発光領域を形成可能な材料層であればよく、特に限定されるものではないが、その中でもウルツ鉱型の結晶構造を有することが好ましい。このような結晶層としては、例えば、 III族系化合物半導体やBeMgZnCdS系化合物半導体、BeMgZnCdO系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体を形成することができ、特に窒化ガリウム系化合物半導体などの窒化物半導体が好ましい。なお、本発明において、InGaN、AlGaN、GaNなどは必ずしも3元混晶のみ、2元混晶のみの窒化物半導体を指すのではなく、例えばInGaNでは、InGaNの作用を変化させない範囲での微量のAl、その他の不純物を含んでいてもよい。
【0060】
また、基板と素子との界面に介在される剥離層としては、上記実施の形態のようにポリイミドが好ましいが、他の樹脂でもよい。特に高分子樹脂が好ましく、例えばポリアセチレン、ポリアミド、ポリエーテルサルホン、ポリカーボネイト、ポリエチレン、ポリエチレンテレフタレート、ポリメチルメタクリレート、ポリスチレン、ポリ塩化ビニル、ポリエステル、ポリエーテル、エポキシ樹脂、ポリオレフィン、ポリアクリル、ポリエーテルを用いることができる。更に、これらの中の少なくとも2つ以上を組み合わせたものでもよい。
【0061】
また、上記実施の形態では、第1及び第2の樹脂層3’、12は紫外線硬化型樹脂としたが、熱可塑性樹脂や熱硬化性樹脂でもよい。しかし、紫外線硬化型樹脂はその硬化過程で熱を必要としないため、熱収縮や熱膨張せず、これらを起因とする応力が素子に作用せず、また高い寸法精度も得られる。
【0062】
また、第1〜第3の支持基板5、10、14は、石英ガラス基板に限らず、例えばプラスチック基板としてもよい。
【0063】
また、一度、第3の支持基板14から個々の樹脂埋込素子20を個別に剥離して、これら樹脂埋込素子20をあらためて1個ずつ転写体50に転写してもよい。
【0064】
また、第2と第3の実施の形態とを組み合わせた構成としてもよい。
【0065】
【発明の効果】
本発明の請求項1によれば、素子のコスト低減を図れ、また微小な素子であっても転写工程での取り扱いを容易にできる。
【0066】
本発明の請求項2によれば、素子のコスト低減を図れ、また微小な素子であっても、電極形成や転写工程での取り扱いを容易にできる。
【0067】
本発明の請求項9によれば、素子のコスト低減を図れ、また微小な素子であっても、電極形成や転写工程での取り扱いを容易にできる。
【0068】
本発明の請求項7または請求項14によれば、素子を覆う樹脂層の薄層化を抑制でき、樹脂埋込素子の強度向上が図れる。
【0069】
本発明の請求項8または請求項15によれば、高精度な位置合わせ機能をもつレーザー装置を不要とし、低コスト化が図れる。
【0070】
本発明の請求項17によれば、低価格のパネルを提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による素子の転写方法における工程断面図であり、Aは素子を形成したサファイア基板上への樹脂の塗布を、Bはその樹脂の硬化を、Cはサファイア基板裏面側からのレーザー照射を示す。
【図2】図1に続く工程断面図であり、Aは素子がサファイア基板から剥離され第1の支持基板へ転写された状態を、Bは素子に残ったガリウムのエッチングを、Cは酸素プラズマによる素子分離溝の形成を示す。
【図3】図2に続く工程断面図であり、Aは第1の支持基板上への樹脂の塗布を、Bは樹脂への選択的な紫外線の照射、及びポリイミド層への選択的なレーザー照射を、Cは素子の第2の支持基板への選択的な転写を示す。
【図4】図3に続く工程断面図であり、Aは素子の第2の樹脂層による被覆を、Bは(第1及び第2の)樹脂層のエッチングを、Cは素子と接続する電極の形成を示す。
【図5】図4に続く工程断面図であり、Aは第2の支持基板に形成されたポリイミド層へのレーザー照射を、Bは素子の第3の支持基板への転写を、Cは樹脂層のエッチングを示す。
【図6】図5に続く工程断面図であり、Aは素子と接続する電極の形成を、Bはレーザービームによる樹脂層の切断を、Cは樹脂埋込素子の第3の支持基板からの剥離を示す。
【図7】図6に続く工程断面図であり、Aは樹脂埋込素子の転写体へのボンディングを、Bは同転写体への他の樹脂埋込素子のボンディングを示す。
【図8】図7に続く工程断面図であり、Aは層間絶縁膜の形成を、Bは配線工程を示す。
【図9】本発明の第2の実施の形態による、図3に続く工程断面図であり、レーザービームによる樹脂層への接続孔の形成を示す。
【図10】本発明の第3の実施の形態による、図5に続く工程断面図であり、電極をマスクとしたレーザービームによる樹脂層の切断を示す。
【図11】本発明の実施の形態による発光素子を示し、Aは断面図を、Bは平面図を示す。
【図12】従来例の窒化ガリウム系半導体ウェーハの切断方法を示す断面図である。
【符号の説明】
1……サファイア基板、2……発光ダイオード、3……UV硬化型樹脂(硬化前)、3’……UV硬化型樹脂(硬化後)、5……石英ガラス基板、6……ポリイミド層、9……UV硬化型樹脂(硬化前)、9’……UV硬化型樹脂(硬化後)、10……石英ガラス基板、11……ポリイミド層、12……UV硬化型樹脂、13……取り出し電極、13’……取り出し電極、14……石英ガラス基板、15……ポリイミド層、16……取り出し電極、16’……取り出し電極、20……樹脂埋込素子、20’……樹脂埋込素子、23……接続孔、26……熱可塑性樹脂、27……配線層、28……配線層、29……絶縁基板、30a〜30c……配線層、33……絶縁層、50……転写体。
Claims (4)
- サファイア基板上に互いに離間して複数形成された窒化ガリウム系半導体からなる発光素子を第1の樹脂層で覆い、
前記第1の樹脂層上に第1の支持基板を積層し、
前記発光素子及び前記第1の樹脂層から前記サファイア基板を剥離させ、
前記発光素子をマスクとするエッチングにより前記第1の樹脂層を切断し、
前記第1の樹脂層を紫外線硬化型樹脂で覆い、
前記紫外線硬化型樹脂上に第2の支持基板を積層し、
前記切断された第1の樹脂層毎に前記第2の支持基板側から前記紫外線硬化型樹脂に紫外線を照射して前記紫外線硬化型樹脂を部分的に硬化させると共に、前記切断された第1の樹脂層を前記第1の支持基板から剥離させることで、前記発光素子を、前記切断された第1の樹脂層と共に前記第2の支持基板に転写する
発光素子の転写方法。 - 請求項1に記載の発光素子の転写方法であって、
前記発光素子を前記第2の支持基板に転写する工程は、数個おきの前記切断された第1の樹脂層毎に紫外線を照射する
発光素子の転写方法。 - 請求項2に記載の発光素子の転写方法であって、さらに、
前記第2の支持基板に転写された前記切断された第1の樹脂層を第2の樹脂層で覆い、
前記第1の樹脂層及び前記第2の樹脂層を前記発光素子が露出するようにエッチングし、
前記第1の樹脂層及び記第2の樹脂層上に前記発光素子と接続する第1の電極を形成し、
前記第1の電極が形成された前記第2の樹脂層上に第3の支持基板を積層し、
前記第2の樹脂層から前記第2の支持基板を剥離させ、
前記第2の樹脂層を前記発光素子が露出するようにエッチングし、
前記第2の樹脂層上に前記発光素子と接続する第2の電極を形成し、
前記第2の樹脂層を前記発光素子毎に切断して、前記発光素子を内包する樹脂埋込素子を作製し、
前記樹脂埋込素子を前記第3の支持基板から剥離させ、
前記樹脂埋込素子を数個おきに保持することが可能なチャックにより複数の前記樹脂埋込素子を保持して表示パネルに転写する
発光素子の転写方法。 - 請求項3に記載の発光素子の転写方法であって、
第2の電極を形成する工程は、前記第2の電極をその平面寸法と前記樹脂埋込素子の平面寸法とほぼ一致させて形成し、
前記第2の樹脂層を前記発光素子毎に切断する工程は、前記第2の電極をマスクとして前記第2の樹脂層をレーザービームで切断する
発光素子の転写方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025114A JP4649745B2 (ja) | 2001-02-01 | 2001-02-01 | 発光素子の転写方法 |
US10/062,776 US6830946B2 (en) | 2001-02-01 | 2002-01-30 | Device transfer method and panel |
US10/746,495 US7233030B2 (en) | 2001-02-01 | 2003-12-23 | Device transfer method and panel |
US10/950,024 US6921675B2 (en) | 2001-02-01 | 2004-09-23 | Device transfer method and panel |
US11/103,792 US6974711B2 (en) | 2001-02-01 | 2005-04-12 | Method of manufacturing a display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025114A JP4649745B2 (ja) | 2001-02-01 | 2001-02-01 | 発光素子の転写方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002232021A JP2002232021A (ja) | 2002-08-16 |
JP4649745B2 true JP4649745B2 (ja) | 2011-03-16 |
Family
ID=18890162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001025114A Expired - Lifetime JP4649745B2 (ja) | 2001-02-01 | 2001-02-01 | 発光素子の転写方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6830946B2 (ja) |
JP (1) | JP4649745B2 (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344011A (ja) * | 2001-05-15 | 2002-11-29 | Sony Corp | 表示素子及びこれを用いた表示装置 |
US6747298B2 (en) * | 2001-07-23 | 2004-06-08 | Cree, Inc. | Collets for bonding of light emitting diodes having shaped substrates |
JP2003045901A (ja) * | 2001-08-01 | 2003-02-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
US6731353B1 (en) * | 2001-08-17 | 2004-05-04 | Alien Technology Corporation | Method and apparatus for transferring blocks |
JP2003152220A (ja) * | 2001-11-15 | 2003-05-23 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
JP2003282478A (ja) * | 2002-01-17 | 2003-10-03 | Sony Corp | 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法 |
JP5022552B2 (ja) * | 2002-09-26 | 2012-09-12 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
JP2004207479A (ja) * | 2002-12-25 | 2004-07-22 | Pioneer Electronic Corp | 半導体レーザ装置及びその製造方法 |
TWI226138B (en) * | 2003-01-03 | 2005-01-01 | Super Nova Optoelectronics Cor | GaN-based LED vertical device structure and the manufacturing method thereof |
JP2004304161A (ja) * | 2003-03-14 | 2004-10-28 | Sony Corp | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 |
JP2004319915A (ja) * | 2003-04-18 | 2004-11-11 | Sharp Corp | 半導体レーザー装置の製造方法および半導体レーザー装置 |
JP4776907B2 (ja) * | 2003-11-11 | 2011-09-21 | 日本電波工業株式会社 | 光学フィルタの製造方法 |
ATE444022T1 (de) | 2003-11-18 | 2009-10-15 | Smith & Nephew Inc | Operationstechnik und instrumente für die minimalinzisions-hüft-arthoplastiechirurgie |
US8657824B2 (en) | 2003-11-18 | 2014-02-25 | Smith & Nephew, Inc. | Universal double offset surgical instrument |
JP2005252086A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 |
KR100595884B1 (ko) * | 2004-05-18 | 2006-07-03 | 엘지전자 주식회사 | 질화물 반도체 소자 제조 방법 |
US7662659B2 (en) * | 2004-08-04 | 2010-02-16 | Banpil Photonics, Inc. | Methods of forming arrays of nanoscale building blocks |
JP4848638B2 (ja) * | 2005-01-13 | 2011-12-28 | ソニー株式会社 | 半導体素子の形成方法および半導体素子のマウント方法 |
US7932111B2 (en) | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
US8030132B2 (en) * | 2005-05-31 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including peeling step |
KR100703216B1 (ko) * | 2006-02-21 | 2007-04-09 | 삼성전기주식회사 | 발광다이오드 패키지의 제조 방법 |
US7935125B2 (en) | 2006-03-06 | 2011-05-03 | Howmedica Osteonics Corp. | Compound offset handle |
US20080033444A1 (en) * | 2006-03-06 | 2008-02-07 | Howmedica Osteonics Corp. | Compound offset handle |
US20080197378A1 (en) * | 2007-02-20 | 2008-08-21 | Hua-Shuang Kong | Group III Nitride Diodes on Low Index Carrier Substrates |
US7858493B2 (en) * | 2007-02-23 | 2010-12-28 | Finisar Corporation | Cleaving edge-emitting lasers from a wafer cell |
JP5155030B2 (ja) * | 2008-06-13 | 2013-02-27 | 株式会社ディスコ | 光デバイスウエーハの分割方法 |
KR101493872B1 (ko) * | 2008-08-20 | 2015-02-17 | 삼성전자주식회사 | 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법 |
CN102246605B (zh) * | 2008-12-16 | 2013-08-07 | 株式会社村田制作所 | 电路模块 |
JP2010238845A (ja) | 2009-03-31 | 2010-10-21 | Oki Data Corp | 半導体装置の製造方法、半導体装置、及び、半導体複合装置 |
KR101077789B1 (ko) * | 2009-08-07 | 2011-10-28 | 한국과학기술원 | Led 디스플레이 제조 방법 및 이에 의하여 제조된 led 디스플레이 |
US9161448B2 (en) | 2010-03-29 | 2015-10-13 | Semprius, Inc. | Laser assisted transfer welding process |
JP2011224931A (ja) * | 2010-04-22 | 2011-11-10 | Disco Corp | 光デバイスウエーハの加工方法およびレーザー加工装置 |
JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
DE102011015725B4 (de) | 2011-03-31 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln eines Bauelementverbunds |
CN103732809A (zh) * | 2011-08-10 | 2014-04-16 | 日本碍子株式会社 | 13族元素氮化物膜的剥离方法 |
US9412727B2 (en) | 2011-09-20 | 2016-08-09 | Semprius, Inc. | Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion |
DE102012109460B4 (de) * | 2012-10-04 | 2024-03-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display |
US9583533B2 (en) * | 2014-03-13 | 2017-02-28 | Apple Inc. | LED device with embedded nanowire LEDs |
US9358775B2 (en) | 2014-07-20 | 2016-06-07 | X-Celeprint Limited | Apparatus and methods for micro-transfer-printing |
US9704821B2 (en) | 2015-08-11 | 2017-07-11 | X-Celeprint Limited | Stamp with structured posts |
US10468363B2 (en) | 2015-08-10 | 2019-11-05 | X-Celeprint Limited | Chiplets with connection posts |
US10206288B2 (en) | 2015-08-13 | 2019-02-12 | Palo Alto Research Center Incorporated | Bare die integration with printed components on flexible substrate |
US10165677B2 (en) | 2015-12-10 | 2018-12-25 | Palo Alto Research Center Incorporated | Bare die integration with printed components on flexible substrate without laser cut |
US10103069B2 (en) | 2016-04-01 | 2018-10-16 | X-Celeprint Limited | Pressure-activated electrical interconnection by micro-transfer printing |
US10222698B2 (en) | 2016-07-28 | 2019-03-05 | X-Celeprint Limited | Chiplets with wicking posts |
US11064609B2 (en) | 2016-08-04 | 2021-07-13 | X Display Company Technology Limited | Printable 3D electronic structure |
KR102651097B1 (ko) * | 2016-10-28 | 2024-03-22 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
KR102633079B1 (ko) * | 2016-10-28 | 2024-02-01 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
DE102016124646A1 (de) | 2016-12-16 | 2018-06-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
DE102017101536B4 (de) * | 2017-01-26 | 2022-06-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Selektieren von Halbleiterchips |
US10847384B2 (en) | 2017-05-31 | 2020-11-24 | Palo Alto Research Center Incorporated | Method and fixture for chip attachment to physical objects |
WO2019246366A1 (en) * | 2018-06-22 | 2019-12-26 | Veeco Instruments Inc. | Micro-led transfer methods using light-based debonding |
US10985046B2 (en) | 2018-06-22 | 2021-04-20 | Veeco Instruments Inc. | Micro-LED transfer methods using light-based debonding |
US10796971B2 (en) | 2018-08-13 | 2020-10-06 | X Display Company Technology Limited | Pressure-activated electrical interconnection with additive repair |
KR102189680B1 (ko) * | 2018-11-22 | 2020-12-11 | 한국광기술원 | 마이크로 led의 선택 전사방법 |
US10748793B1 (en) | 2019-02-13 | 2020-08-18 | X Display Company Technology Limited | Printing component arrays with different orientations |
CN112885764B (zh) * | 2021-01-13 | 2022-09-09 | 深圳市华星光电半导体显示技术有限公司 | 转移基板及其制备方法、转移装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236941A (ja) * | 1992-10-26 | 1994-08-23 | Texas Instr Inc <Ti> | 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 |
JPH11177128A (ja) * | 1997-12-09 | 1999-07-02 | Rohm Co Ltd | 半導体発光素子およびその製法 |
JPH11307878A (ja) * | 1998-04-27 | 1999-11-05 | Sharp Corp | 光入出力素子アレイ装置の製造法 |
JP2000091632A (ja) * | 1998-09-14 | 2000-03-31 | Hewlett Packard Co <Hp> | 応力緩和された積層構造を形成する方法 |
JP2000196243A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | フレキシブル多層回路基板の製造方法 |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5617385A (en) | 1979-07-20 | 1981-02-19 | Tokyo Shibaura Electric Co | Production of display device |
JPS5692577A (en) | 1979-12-26 | 1981-07-27 | Fujitsu Ltd | Lighttemittinggdiode display panel |
JPS5745583A (en) | 1980-09-01 | 1982-03-15 | Tokyo Shibaura Electric Co | Solid state light emitting display unit |
JPS5752071A (en) | 1980-09-16 | 1982-03-27 | Tokyo Shibaura Electric Co | Display unit |
JPS5752072A (en) | 1980-09-16 | 1982-03-27 | Tokyo Shibaura Electric Co | Display unit |
JPS5752073A (en) | 1980-09-16 | 1982-03-27 | Tokyo Shibaura Electric Co | Method of producing display unit |
JPS5850577A (ja) | 1981-09-22 | 1983-03-25 | 株式会社東芝 | デイスプレイ装置 |
GB8402654D0 (en) | 1984-02-01 | 1984-03-07 | Secr Defence | Flatpanel display |
JPS61156780A (ja) | 1984-12-28 | 1986-07-16 | Toshiba Corp | 発光素子整列組立体の製造方法 |
JPS63188938A (ja) | 1987-01-31 | 1988-08-04 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体の気相成長方法 |
IT1225690B (it) | 1988-09-15 | 1990-11-22 | Ansaldo Spa | Reattore nucleare a sicurezza intrinseca del tipo ad acqua in pressione |
JP2577089B2 (ja) | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
EP0405757A3 (en) | 1989-06-27 | 1991-01-30 | Hewlett-Packard Company | High efficiency light-emitting diode |
EP0410695B1 (en) | 1989-07-25 | 2001-10-24 | Nippon Sheet Glass Co., Ltd. | Light-emitting device |
JP2895566B2 (ja) | 1990-04-27 | 1999-05-24 | 豊田合成株式会社 | 発光ダイオード |
US5206749A (en) | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
US5258320A (en) | 1990-12-31 | 1993-11-02 | Kopin Corporation | Single crystal silicon arrayed devices for display panels |
JPH04247486A (ja) | 1991-02-01 | 1992-09-03 | Dainippon Printing Co Ltd | 反射型レリーフホログラムの転写箔及びそれを用いた反射型レリーフホログラムの選択的転写方法 |
JPH0513659A (ja) | 1991-07-03 | 1993-01-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
FR2684801B1 (fr) * | 1991-12-06 | 1997-01-24 | Picogiga Sa | Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique. |
JPH05290669A (ja) | 1992-01-22 | 1993-11-05 | Fujikura Ltd | 照光スイッチ |
US6140980A (en) * | 1992-03-13 | 2000-10-31 | Kopin Corporation | Head-mounted display system |
JPH05315643A (ja) | 1992-05-08 | 1993-11-26 | Nkk Corp | 発光ダイオードアレー及びその製造方法 |
JP2765644B2 (ja) | 1992-05-09 | 1998-06-18 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体ウエハーの切断方法 |
JPH0645648A (ja) | 1992-07-24 | 1994-02-18 | Omron Corp | 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。 |
JPH0667044A (ja) | 1992-08-21 | 1994-03-11 | Furukawa Electric Co Ltd:The | 光回路・電気回路混載基板 |
DE69427762T2 (de) | 1993-08-13 | 2001-10-31 | Pgi Graphics Imaging Llc, Waltham | Ablationsübertragung auf zwischenprodukte |
JP3268910B2 (ja) | 1993-10-14 | 2002-03-25 | 三洋電機株式会社 | 発光ダイオード表示器 |
JPH07199829A (ja) | 1993-12-28 | 1995-08-04 | Harrison Denki Kk | 発光ユニットおよび表示装置ならびに照明装置 |
JP3267045B2 (ja) | 1994-03-24 | 2002-03-18 | 日亜化学工業株式会社 | Led素子 |
JPH07321469A (ja) | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | 多層配線基板の製造方法 |
US5385866A (en) | 1994-06-22 | 1995-01-31 | International Business Machines Corporation | Polish planarizing using oxidized boron nitride as a polish stop |
JP3141236B2 (ja) | 1994-10-03 | 2001-03-05 | ソニー株式会社 | 部品供給方法及びその装置 |
US5834327A (en) * | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
JP3535602B2 (ja) | 1995-03-23 | 2004-06-07 | 松下電器産業株式会社 | 面実装型led |
JPH09129974A (ja) | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 半導体レーザ素子 |
US5739800A (en) | 1996-03-04 | 1998-04-14 | Motorola | Integrated electro-optical package with LED display chip and substrate with drivers and central opening |
JPH09293904A (ja) | 1996-04-26 | 1997-11-11 | Nichia Chem Ind Ltd | Ledパッケージ |
EP0898681B2 (de) | 1996-05-23 | 2003-10-01 | Siemens Aktiengesellschaft | unterflurfeuer |
JPH1070151A (ja) | 1996-08-26 | 1998-03-10 | Ricoh Co Ltd | 導電粒子の配列方法及びその装置 |
JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
US5766695A (en) * | 1996-11-27 | 1998-06-16 | Hughes Electronics Corporation | Method for reducing surface layer defects in semiconductor materials having a volatile species |
JP3342322B2 (ja) | 1996-11-27 | 2002-11-05 | シャープ株式会社 | Led素子表示装置の製造方法 |
JP4011695B2 (ja) | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
JPH10173305A (ja) | 1996-12-06 | 1998-06-26 | Fujikura Ltd | 自動車用部品実装プリント配線板 |
JP3572924B2 (ja) | 1997-03-06 | 2004-10-06 | 松下電器産業株式会社 | 発光装置及びそれを用いた記録装置 |
JP3139445B2 (ja) | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | GaN系半導体の成長方法およびGaN系半導体膜 |
JP3894613B2 (ja) | 1997-03-14 | 2007-03-22 | 株式会社フジクラ | フレキシブルプリント配線板 |
JP3863962B2 (ja) | 1997-03-25 | 2006-12-27 | シャープ株式会社 | 窒化物系iii−v族化合物半導体発光素子とその製造方法 |
JPH118338A (ja) | 1997-06-17 | 1999-01-12 | Nichia Chem Ind Ltd | 表面実装型ledの取り外し方法、取り外し装置及び発光装置のリペア方法 |
JP3517091B2 (ja) | 1997-07-04 | 2004-04-05 | 東芝電子エンジニアリング株式会社 | 窒化ガリウム系半導体発光素子およびその製造方法 |
JPH1145977A (ja) | 1997-07-28 | 1999-02-16 | Hitachi Ltd | マルチチップモジュールおよびその製造方法 |
US6340824B1 (en) * | 1997-09-01 | 2002-01-22 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device including a fluorescent material |
JPH1175019A (ja) | 1997-09-01 | 1999-03-16 | Nikon Corp | 光源装置及び画像読取装置 |
US6229508B1 (en) | 1997-09-29 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
JPH11126037A (ja) | 1997-10-23 | 1999-05-11 | Futaba Corp | 半導体表示装置及びその製造方法 |
JP3406207B2 (ja) | 1997-11-12 | 2003-05-12 | シャープ株式会社 | 表示用トランジスタアレイパネルの形成方法 |
JPH11177138A (ja) | 1997-12-11 | 1999-07-02 | Stanley Electric Co Ltd | 面実装型装置およびこれを用いた発光装置または受光装置 |
US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
JP3876518B2 (ja) | 1998-03-05 | 2007-01-31 | 日亜化学工業株式会社 | 窒化物半導体基板の製造方法および窒化物半導体基板 |
US6130473A (en) * | 1998-04-02 | 2000-10-10 | National Semiconductor Corporation | Lead frame chip scale package |
JP4083866B2 (ja) | 1998-04-28 | 2008-04-30 | シャープ株式会社 | 半導体レーザ素子 |
JP4127426B2 (ja) | 1998-05-29 | 2008-07-30 | シチズン電子株式会社 | チップ型半導体のパッケージ構造および製造方法 |
JP2000022337A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Works Ltd | 多層配線板及びその製造方法 |
JP2000068593A (ja) | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
JP2959566B1 (ja) | 1998-09-08 | 1999-10-06 | 日本電気株式会社 | フラットパネルディスプレイ |
JP3525061B2 (ja) * | 1998-09-25 | 2004-05-10 | 株式会社東芝 | 半導体発光素子の製造方法 |
JP3796060B2 (ja) | 1998-12-15 | 2006-07-12 | 三洋電機株式会社 | 半導体レーザ素子およびその製造方法 |
JP2000223417A (ja) | 1999-01-28 | 2000-08-11 | Sony Corp | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 |
US6117704A (en) * | 1999-03-31 | 2000-09-12 | Irvine Sensors Corporation | Stackable layers containing encapsulated chips |
TW464953B (en) * | 1999-04-14 | 2001-11-21 | Matsushita Electronics Corp | Method of manufacturing III nitride base compound semiconductor substrate |
JP4573374B2 (ja) | 1999-05-21 | 2010-11-04 | シャープ株式会社 | 半導体発光装置の製造方法 |
JP3447619B2 (ja) * | 1999-06-25 | 2003-09-16 | 株式会社東芝 | アクティブマトリクス基板の製造方法、中間転写基板 |
US7061062B2 (en) * | 1999-07-01 | 2006-06-13 | Gateway Inc. | Integrated circuit with unified input device, microprocessor and display systems |
JP4449113B2 (ja) | 1999-09-10 | 2010-04-14 | ソニー株式会社 | 2次元表示装置 |
JP4409014B2 (ja) * | 1999-11-30 | 2010-02-03 | リンテック株式会社 | 半導体装置の製造方法 |
JP2001217503A (ja) | 2000-02-03 | 2001-08-10 | Matsushita Electric Ind Co Ltd | GaN系半導体発光素子およびその製造方法 |
JP2001249626A (ja) * | 2000-03-03 | 2001-09-14 | Sharp Corp | 表示装置および表示装置の製造方法 |
US6287891B1 (en) * | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
US6425971B1 (en) * | 2000-05-10 | 2002-07-30 | Silverbrook Research Pty Ltd | Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes |
JP3906653B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 画像表示装置及びその製造方法 |
JP2002076196A (ja) * | 2000-08-25 | 2002-03-15 | Nec Kansai Ltd | チップ型半導体装置及びその製造方法 |
US6794221B2 (en) * | 2000-11-29 | 2004-09-21 | Hrl Laboratories, Llc | Method of placing elements into receptors in a substrate |
JP2002185660A (ja) | 2000-12-11 | 2002-06-28 | Canon Inc | 画像通信装置 |
JP4461616B2 (ja) * | 2000-12-14 | 2010-05-12 | ソニー株式会社 | 素子の転写方法、素子保持基板の形成方法、及び素子保持基板 |
US6698077B2 (en) * | 2000-12-27 | 2004-03-02 | International Business Machines Corporation | Display fabrication using modular active devices |
US6562701B2 (en) * | 2001-03-23 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
JP3608615B2 (ja) * | 2001-04-19 | 2005-01-12 | ソニー株式会社 | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
JP2003077940A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
-
2001
- 2001-02-01 JP JP2001025114A patent/JP4649745B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-30 US US10/062,776 patent/US6830946B2/en not_active Expired - Lifetime
-
2003
- 2003-12-23 US US10/746,495 patent/US7233030B2/en not_active Expired - Lifetime
-
2004
- 2004-09-23 US US10/950,024 patent/US6921675B2/en not_active Expired - Lifetime
-
2005
- 2005-04-12 US US11/103,792 patent/US6974711B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236941A (ja) * | 1992-10-26 | 1994-08-23 | Texas Instr Inc <Ti> | 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 |
JPH11177128A (ja) * | 1997-12-09 | 1999-07-02 | Rohm Co Ltd | 半導体発光素子およびその製法 |
JPH11307878A (ja) * | 1998-04-27 | 1999-11-05 | Sharp Corp | 光入出力素子アレイ装置の製造法 |
JP2000091632A (ja) * | 1998-09-14 | 2000-03-31 | Hewlett Packard Co <Hp> | 応力緩和された積層構造を形成する方法 |
JP2000196243A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | フレキシブル多層回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050042784A1 (en) | 2005-02-24 |
JP2002232021A (ja) | 2002-08-16 |
US6830946B2 (en) | 2004-12-14 |
US20040137662A1 (en) | 2004-07-15 |
US20020153832A1 (en) | 2002-10-24 |
US6921675B2 (en) | 2005-07-26 |
US6974711B2 (en) | 2005-12-13 |
US7233030B2 (en) | 2007-06-19 |
US20050181548A1 (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649745B2 (ja) | 発光素子の転写方法 | |
JP4055405B2 (ja) | 電子部品及びその製造方法 | |
JP3608615B2 (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
JP2003282478A (ja) | 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法 | |
WO2002086964A1 (fr) | Procede de cablage et procede d'agencement d'elements faisant appel a ce dernier et procede de production de dispositifs d'affichage d'images | |
US6892450B2 (en) | Method of mounting light emitting device and method of fabricating image display unit | |
JP2003098977A (ja) | 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法 | |
JP2003347524A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
JP2002314123A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
JP4882273B2 (ja) | 素子実装基板、不良素子の修復方法及び画像表示装置 | |
JP4000856B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
JP2003162231A (ja) | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
JP2004128187A (ja) | 半導体素子及び半導体装置、並びにこれらの製造方法 | |
JP4631232B2 (ja) | 回路素子のボンディング方法及び電気回路装置の製造方法 | |
JP2003060242A (ja) | 素子の実装方法、素子の配列方法及び画像表示装置の製造方法 | |
JP4967251B2 (ja) | 画像表示装置の製造方法 | |
JP2002368288A (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
JP5176260B2 (ja) | 画像表示装置の製造方法 | |
JP4839533B2 (ja) | 画像表示装置及びその製造方法 | |
JP2002313981A (ja) | チップ部品の作製方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4649745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |