[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1145977A - マルチチップモジュールおよびその製造方法 - Google Patents

マルチチップモジュールおよびその製造方法

Info

Publication number
JPH1145977A
JPH1145977A JP9201167A JP20116797A JPH1145977A JP H1145977 A JPH1145977 A JP H1145977A JP 9201167 A JP9201167 A JP 9201167A JP 20116797 A JP20116797 A JP 20116797A JP H1145977 A JPH1145977 A JP H1145977A
Authority
JP
Japan
Prior art keywords
substrate
element substrate
layer
chip module
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9201167A
Other languages
English (en)
Inventor
Matsuo Yamazaki
松夫 山▲崎▼
Kiichi Yamashita
喜市 山下
Kenji Sekine
健治 関根
Koji Yamada
宏治 山田
Osamu Kagaya
修 加賀谷
Masahiro Suzuki
正博 鈴木
Hiroyuki Tenmyo
浩之 天明
Hiroshi Okabe
寛 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9201167A priority Critical patent/JPH1145977A/ja
Publication of JPH1145977A publication Critical patent/JPH1145977A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】静電容量を絶縁層内に薄型で小型に形成し、モ
ジュール寸法を小型化する。また、ベアチップ部品の放
熱性を向上する。 【解決手段】第２の絶縁層に耐熱温度の高い絶縁樹脂を
用いて、その上に第２の絶縁層の耐熱温度以下で薄膜形
成可能な高誘電体材料からなる大容量の静電容量と薄膜
抵抗体材料からなる抵抗を小型に形成し、それぞれの受
動素子を電気的に接続する基板構造の受動素子基板とし
た。また、ベース基板に熱伝導性の高い材料を用いて、
その上のアース導体層上にベアーチップ部品をフェース
アップで搭載して第４の絶縁層で埋め込み、基板表面と
裏面に電極を設ける基板構造の能動素子基板とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチチップモジ
ュールおよびその製造方法に関し、詳しくは、小型で高
周波特性がすぐれ、かつ消費電力が少ないマルチチップ
モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】電子装置の小型化と高性能化の一手段と
して、ベアーチップ部品（所望の機能を有するチップ状
の各種ベアーチップ部品，ＩＣおよび表面弾性波素子
(ＳＡＷ)を本明細書ではベアーチップ部品と総称する）
と抵抗，コンデンサおよびコイルなど各種受動素子を複
数個相互に接続して一つのモジュールを構成する、いわ
ゆるマルチチップモジュールが使用されている。
【０００３】また、プリント配線板の薄型化，高密度
化、さらに低コスト化の一手段として、各配線層毎に個
別に積層板を形成して、複数の上記積層板を多層構造に
積層して多層基板を形成する、いわゆるビルドアップ基
板が使用されている。
【０００４】例えば、従来例１（第５回マイクロエレク
トロニクスシンポジウム，１９９３年６月号１２３頁）
には、表面に薄膜抵抗が形成されたガラスエポキシ基板
上にエポキシ樹脂膜を全面に塗布し、このエポキシ樹脂
膜上に薄膜コンデンサおよびＩＣチップを形成し、多層
配線によって互いに接続された構造が記載されており、
上記ＩＣチップはフェイスダウン（電気的な接続を基板
側のチップ表面において行う）で接続されている。
【０００５】また、従来例２（特開平5−47856号）に
は、セラミックプリント板などのパッケージに複数個の
ステージ（凹部）を設け、このステージ内にベアーチッ
プ部品を、共晶ボンディングもしくは導電性接着材を用
いてフェイスアップ（電気的な接続を基板とは反対側の
チップ表面で行う）でマウントし、上記パッケージとベ
アーチップ部品上に、ポリイミド等の絶縁膜を回転塗布
によって全面に形成して表面を平滑にし、上記パッケー
ジの表面上に形成された接続パッドと上記ベアーチップ
部品の上面上のパッドを、上記絶縁膜上に設けた配線パ
ターンによって互いに接続した構造が記載されている。
【０００６】さらに、従来例３（第１０回，回路実装学
術講演大会，１９９６年３月号８１頁）には、熱可塑性
ポリイミド接着剤付き銅ポリイミドフィルムを基板材料
に用いて、導電性ポリイミドペーストを充填したビアに
て層間を接続し、一括積層によりポリイミドフィルム多
層基板を構築する多層化プロセスが記載されている。
【０００７】
【発明が解決しようとする課題】基板上に複数個の受動
素子とベアーチップ部品が搭載されたマルチチップモジ
ュールでは、薄型で小型な受動素子の実装と、消費電力
の大きな半導体チップの放熱効率向上が大きな課題にな
っている。
【０００８】たとえば、コンデンサの誘電体膜を形成す
るための従来の代表的な方法の一つは、上記従来例１に
記載されているように、ＳｉＯ2 膜をＥＣＲ−ＣＶＤ法
を用いて常温で形成する方法である。しかし、この方法
は、ＳｉＯ2 膜の比誘電率が小さいので、バイパスコン
デンサなど大きな静電容量が必要なコンデンサでは、面
積を広く（例えばＳｉＯ2 膜の場合１mm2 ／１３０ｐ
Ｆ）する必要がある。
【０００９】また、高い誘電率を得られる誘電体膜とし
ては、ＳＴＯ(ＳｒＴｉＯ3）膜などが知られており、ス
パッタ法などで成膜される。しかし、このような膜は何
れも成膜時の温度を２００〜３５０℃程度にする必要が
あるため、エポキシ基板上へ形成することができず、耐
熱温度が上記成膜時の温度より高い、例えば耐熱温度が
３５０℃以上であるポリイミド樹脂などの有機材料また
は無機材料の絶縁膜上に形成されている。
【００１０】一方、電気的接続をベアーチップ部品の上
面において行う、フェイスアップによる従来のベアーチ
ップ部品の実装構造では、上記従来例２に記載されてい
るように、パッケージとしてはセラミックなどの絶縁基
板が使用されている。しかし、一般に絶縁基板は、導電
体および半導体に比べて熱伝導率が一桁以上低いため、
発生した熱を基板を介して効果的に外部に発散させるこ
とができず、高出力で電力損失の大きい電力増幅器等の
実装には不適である。また、ベアーチップ部品裏面の共
晶ボンディングまたは導電性接着材層は、上記配線パタ
ーンと電気的に接続されておらず、下地が絶縁体である
ため、高周波領域での安定な回路動作が得られない。
【００１１】このように、従来のマルチチップモジュー
ルでは、コンデンサの誘電体膜の誘電率が小さいため、
バイパスコンデンサなど大容量のコンデンサが必要であ
る場合は、コンデンサの所要面積が大きくなり、モジュ
ールが大きくなってしまう。また、パッケージとして絶
縁基板を用いた場合は、放熱性能が低い、および高周波
領域での回路動作が不安定である、などの問題があっ
た。
【００１２】本発明の目的は、上記従来の問題を解決
し、コンデンサなどの所要面積が小さく、十分高い放熱
性能と高周波領域における安定な回路動作が得られるマ
ルチチップモジュール、およびこのようなマルチチップ
モジュールの開発時間と製造時間を短縮することができ
るビルドアップ方式のマルチチップモジュールの製造方
法を提供することである。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマルチチップモジュールは、金属板を有し
てなる上面シールド基板と、抵抗およびコンデンサおよ
びコイルを少なくとも具備してなる受動素子基板と、ベ
アーチップ部品を具備し、ベース基板上に形成されたア
ース導体層上に上記ベアーチップ部品を少なくともフェ
イスアップで配置してなる能動素子基板との積層構造で
なされていることを特徴とする。
【００１４】すなわち、本発明においては、上記上面シ
ールド基板の第１の絶縁層が、上記受動素子基板の表面
に形成したコイルの形成領域に相当する領域をくりぬき
構造としている。そのため、上記受動素子基板の表面に
形成したコイルは、その表面を誘電率が空気に近い不活
性ガスで覆うことにより、良好な高周波特性が得られ
る。
【００１５】また、上記受動素子基板が、薄膜形状から
なる複数の抵抗やコンデンサを第２の絶縁層および第３
の絶縁層内部に設け、さらにスパイラル形状からなる複
数のコイルを第３の絶縁層上に設ける構造としている。
そのため、上記受動素子基板に形成した上記各種受動素
子は薄型で小型に形成できるので、上記受動素子基板の
第２の絶縁層下面に設ける基板間接続電極と上記各種受
動素子との間および上記各種受動素子間の配線は短くな
り、この点も高周波特性には有利である。
【００１６】また、上記能動素子基板が、ベース板にＳ
ｉウエハあるいは金属板を用いてなり、上記ベース板の
表面にアース導体層が設けられ、そのアース導体層上に
は複数のベアーチップ部品が導電材を用いてフェイスア
ップで搭載され、これら複数のベアーチップ部品を上記
ベアーチップ部品の電極面高さまでの絶縁樹脂からなる
第４の絶縁層で埋め込み、上記ベース板内部および上記
第４の絶縁層内部にそれぞれ電気接続ポストを形成した
構造としている。上記ベース基板として金属板またはＳ
ｉを用いることにより、熱電導率を絶縁性基板よりはる
かに大きくでき、上記ベアーチップ部品からの熱の放散
に極めて好ましい。また、上記ベアーチップ部品を導電
材を用いて上記アース導体層上にフェイスアップで搭載
しているので高周波特性の向上に有利である。
【００１７】また、上記ベース板内部の電気接続ポスト
の一部の信号線用ポストおよび電源線用ポストが、絶縁
樹脂からなる電極絶縁層内部に形成され、上記第４の絶
縁層内部の電気接続ポストと電気的に接続した構造とし
ているため、上記信号線用ポストおよび電源線用ポスト
は上記ベース板と互いに絶縁分離される。
【００１８】また、上記ベース板内部の電気接続ポスト
の他の部分、すなわちアース線用ポストが、絶縁樹脂か
らなる電極絶縁層内部に形成され、上記アース導体層と
電気的に接続した構造としている。そのため、上記アー
ス線用ポストが上記信号線用ポストおよび電源線用ポス
トと同時に形成できる。
【００１９】また、上記能動素子基板の裏面部の上記ベ
ース板面および上記ベース板内部の電気接続ポスト面に
それぞれ外部電極を形成した構造としている。そのた
め、本発明のマルチチップモジュールは、それらを搭載
するマザーボードとのアース線および信号線接合が容易
となり、上記マザーボードへの熱伝導性能向上と高周波
特性向上に有利である。
【００２０】また、上記マルチチップモジュールの全側
面をシールド膜で覆ったハーメチックシール構造として
いる。そのため、上面シールド基板の金属板と能動素子
基板裏面の外部電極と側面シールド膜にて６面シールド
構造となり、高周波特性向上に有利である。
【００２１】上記上面シールド基板と受動素子基板と能
動素子基板は、それぞれ別工程で加工され、その後所定
の層配置すなわち上層に上面シールド基板，中層に受動
素子基板，下層に能動素子基板を配置し、所定の位置合
わせにて積層構造に形成する。そのため、上記各基板の
製造期間を短縮でき、設計変更も容易となる。
【００２２】上記上面シールド基板は、片面金属板張り
積層板を用い、その第１絶縁層および接着層の、受動素
子基板表面に形成されているコイルの形成領域に相当す
る領域をエッチング方法にてくりぬき加工している。そ
のため、上記上面シールド基板を上記受動素子基板に積
層することで、コイルの上面および側面を不活性ガス等
で覆うことが可能となる。
【００２３】上記受動素子基板は、絶縁樹脂からなる第
２の絶縁層上に複数の抵抗およびコンデンサを周知の薄
膜加工で所望の形状に形成し、絶縁樹脂からなる第３の
絶縁層上に複数のスパイラル形状からなるコイルを薄膜
加工方法とメッキ方法の組合せにて形成している。ま
た、上記受動素子基板の内層および表面にはそれぞれ所
定形状の配線パターンが形成され、裏面には所定形状の
配線パターンと層間接続電極と接着層が形成され、抵
抗，コンデンサ，コイル，配線パターンおよび層間接続
電極はそれぞれ電極ポストにて電気的に接続されてい
る。
【００２４】上記第２の絶縁層としては、例えばポリイ
ミド膜など有機高分子樹脂膜を使用すれば、ＷＳｉＮ膜
などからなる抵抗と、ＳＴＯなどの高誘電体膜からなる
コンデンサを２００〜３５０℃で成膜することができる
ので好ましい。
【００２５】上記能動素子基板は、ベース基板の材料に
Ｓｉ基板あるいは金属性基板を用い、その表面にアース
導体層を設け、上記アース導体層上に複数のベアーチッ
プ部品を導電材を用いてフェイスアップで搭載し、上記
ベアーチップ部品の電極面高さまでカーテンコート方法
にて絶縁樹脂からなる第４の絶縁層を平坦に成膜してい
る。これにより、上記ベース基板が上記ベアーチップ部
品の放熱器として利用できる。また、アース導体層上に
ベアーチップ部品を導電材を用いて搭載するので、上記
ベアーチップ部品の高周波性能の面で好ましい。さら
に、第４の絶縁層を平坦に成膜してベアーチップ部品の
電極面を同じ面高さに露出させることで、能動素子基板
との積層が容易となる。
【００２６】また、上記ベース基板には、予めエッチン
グ法にて電気接続ポスト用通し穴を開け、その中に絶縁
樹脂からなる絶縁材を封入し、上記絶縁材にレーザ加工
方法あるいはエッチング方法にて上記通し穴より小さな
電気接続ポスト孔を開け、その中にメッキ方法あるいは
埋込み方法にて電気接続ポストを形成している。この加
工方法により、ベース基板材料に導電性の金属板あるい
は半導電性のＳｉ板を用いることが容易となる。
【００２７】さらに、上記ベース基板には裏面に外部電
極が設けられ、外部信号電極と上記ベース基板間は電気
的に絶縁され、外部アース電極と上記ベース基板間は電
気的に接続されている。
【００２８】このように、それぞれの加工手段で形成し
た上記上面シールド基板と受動素子基板と能動素子基板
は、不活性ガス中で一括積層方法にて積層加工を行う。
これにより、上記上面シールド基板に設けた絶縁層くり
ぬき領域に不活性ガスを封入することができる。
【００２９】積層構造に加工した多数個のマルチチップ
モジュールを有する積層板は、上記シールド基板表面と
上記能動素子基板裏面をそれぞれメッキ耐性レジスト等
で覆い、予め上記シールド基板表面の金属板と上記能動
素子基板裏面の外部電極パターンに設けたスクライブラ
イン上を切断加工して、個々のマルチチップモジュール
を切り出す。切り出したマルチチップモジュールは、メ
ッキ方法にてそれぞれの全側面に所定のメッキ処理を施
し、その後、先に施した上記メッキ耐性レジスト等を除
去する。このような本発明のマルチチップモジュール
は、大型基板上でバッチ処理により同時に大量生産でき
るので、低コスト化に有利である。
【００３０】また、本発明のマルチチップモジュール
は、上記受動素子基板を複合基板構造にすることもでき
る。すなわち、上記受動素子基板の表面に複数の上記ベ
アーチップ部品をフリップチップで搭載して、受動素子
と能動素子を混載した複合基板とするものである。
【００３１】この上記複合基板を用いるマルチチップモ
ジュールでは、上面シールド基板の第１の絶縁層が、複
合基板の表面に形成したコイルの形成領域とベアーチッ
プ部品の搭載領域に相当する領域をくりぬき構造として
いる。そのため、コイルおよびベアーチップ部品の表面
は誘電率が空気に近い不活性ガスで覆うことができ、良
好な高周波特性が得られる。
【００３２】また、上記複合基板が、第２の絶縁層およ
び第３の絶縁層内部に薄膜形状からなる複数の抵抗やコ
ンデンサを設け、第３の絶縁層上にスパイラル形状から
なる複数のコイルを設け、さらに第３の絶縁層上に複数
の上記ベアーチップ部品をフリップチップで搭載する構
造としている。
【００３３】上面シールド基板は、片面金属板張り積層
板を用い、その第１絶縁層および接着層を複合基板表面
に形成されているコイルの形成領域に相当する領域およ
び複合基板表面にフリップチップで搭載されているベア
ーチップ部品の搭載領域をエッチング方法にてくりぬき
加工している。そのため、上記上面シールド基板を上記
複合基板に積層することで、上記コイルおよび上記ベア
ーチップ部品は、その表面を不活性ガス等で覆うことが
可能となる。
【００３４】上記複合基板は、絶縁樹脂からなる第２の
絶縁層上に複数の抵抗およびコンデンサを周知の薄膜加
工で所望の形状に形成し、絶縁樹脂からなる第３の絶縁
層上に複数のスパイラル形状からなるコイルを薄膜加工
方法とメッキ方法の組合せにて形成し、さらに複数のベ
アーチップ部品をフリップチップで搭載している。ま
た、受動素子基板の内層および表面にはそれぞれ所定形
状の配線パターンが形成され、裏面には所定形状の配線
パターンと層間接続電極と接着層が形成されている。抵
抗，コンデンサ，コイル，配線パターンおよび層間接続
電極はそれぞれ電極ポストにて電気的に接続されてい
る。
【００３５】上記第２の絶縁層としては、例えばポリイ
ミド膜など有機高分子樹脂膜を使用すれば、ＷＳｉＮ膜
などからなる抵抗と、ＳＴＯなどの高誘電体膜からなる
コンデンサを２００〜３５０℃で成膜することができる
ので好ましい。また、上記ベアーチップ部品のフリップ
チップ実装は、上記複合基板の諸形成温度以下の温度で
行うことが好ましい。
【００３６】
【発明の実施の形態】本発明のマルチチップモジュール
の第１の実施の形態は、上面シールド基板と受動素子基
板と能動素子基板の３層による積層構造で形成される。
【００３７】上記上面シールド基板は、Ｃｕ等からなる
金属板の裏面にエポキシあるいはポリイミド系の樹脂等
からなる第１の絶縁層とエポキシあるいはポリイミド系
の樹脂等からなる第１の接着層を有する層構造となって
おり、上記第１の絶縁層と上記第１の接着層の一部分に
くりぬき領域を設けている。
【００３８】上記受動素子基板は、高耐熱性樹脂のポリ
イミド系の樹脂等からなる第２の絶縁層の表面に上記第
２の絶縁層の耐熱温度（例えば３５０℃）以下の温度で
成膜することができる材料の膜（例えばＷＳｉＮ膜；シ
ート抵抗率１００Ω／□，膜厚２００ｎｍ）からなる抵
抗，ＳＴＯ等の薄膜からなるコンデンサ，Ｃｒ／Ｃｕ／
Ｃｒ等からなる配線層、およびエポキシあるいはポリイ
ミド系の樹脂等からなる第３の絶縁層が形成され、上記
第２の絶縁層の所定の位置にＣｕあるいはＡｇ等のメッ
キあるいはペーストからなる複数の電気接続ポストが形
成されている。また、上記第３の絶縁層の表面にはＣｒ
／Ｃｕ／Ｃｒ等からなる配線層およびコイルが形成さ
れ、上記第２の絶縁層の裏面にはＣｒ／Ｃｕ／Ｃｒ等か
らなる層間電極層およびエポキシあるいはポリイミド系
の樹脂等からなる第２の接着層が形成されている。
【００３９】上記能動素子基板は、金属板あるいはＳｉ
基板からなるベース基板の表面にアース導体層が形成さ
れ、その上に複数のベアーチップ部品がＡｕ／Ｓｎ等の
共晶半田あるいはＡｇ等のペーストからなる導電材を用
いてフェイスアップで搭載されている。また、上記ベー
ス基板の表面には、上記ベアーチップ部品の電極の表面
高さまでエポキシ系の樹脂等からなる第４の絶縁層が成
膜され、上記第４の絶縁層の所定の位置にＣｕあるいは
Ａｇ等のメッキあるいはペーストからなる複数の電気接
続ポストが形成されている。
【００４０】また、ベース基板には複数の通し穴内にＣ
ｕあるいはＡｇ等のメッキあるいはペーストからなる電
気接続ポストが形成され、上記電気接続ポストはエポキ
シあるいはポリイミド系の樹脂等からなる絶縁材にて上
記ベース基板と電気的に絶縁されている。さらに、上記
ベース基板の裏面にはＣｒ／Ｃｕ／Ｃｒ等からなる外部
アース電極が、上記絶縁材の裏面には同様のＣｒ／Ｃｕ
／Ｃｒ等からなる外部信号電極が形成されている。
【００４１】また、上面シールド基板のくりぬき領域に
はＮ2 等の不活性ガスが封入され、モジュールの全側面
はＣｒ／Ｃｕ／Ｃｒ等のシールド膜が成膜されている。
【００４２】この様な構造からなる本発明のマルチチッ
プモジュールでは、上面シールド基板の金属板とシール
ド膜が上記外部アース電極に電気的に接続されている。
また、能動素子基板内のアース導体層は電気接続ポスト
を介して外部アース電極に電気的に接続されている。
【００４３】また、上記受動素子基板内のコンデンサの
一電極面は、各配線層と電気接続ポストにて外部信号電
極に電気的に接続されている。また、上記コンデンサの
他の電極面は、各配線層と電気接続ポストにて上記ベア
ーチップ部品の電極に電気的に接続されている。同様に
抵抗の各電極は、各配線層と電気接続ポストにて、各ベ
アーチップ部品の各電極にそれぞれ電気的に接続され、
コイルの一電極は、各配線層と電気接続ポストにて、上
記ベアーチップ部品の電極に電気的に接続されている。
また、コイルの他の電極は、各配線層と各電気接続ポス
トにて、外部信号電極に電気的に接続されている。
【００４４】本発明のマルチチップモジュールの第２の
実施の形態は、上面シールド基板と受動素子基板と能動
素子基板をそれぞれ別行程で形成した後、所定の層配置
にて積層構造としたものである。
【００４５】上面シールド基板は、Ｃｕ等からなる上記
金属板と裏面にエポキシあるいはポリイミド系の樹脂等
からなる上記第１の絶縁層とエポキシあるいはポリイミ
ド系の樹脂等からなる第１の接着層を有する３層構造か
らなる積層板を用い、上記第１の絶縁層と上記接着層の
一部分に周知のエッチング加工にて上記くりぬき領域を
形成している。このくりぬき領域は上記受動素子基板上
の上記コイルの形成領域に対応させている。
【００４６】受動素子基板は、高耐熱性樹脂のポリイミ
ド系の樹脂等からなる第２の絶縁層の表面に第２の絶縁
層の耐熱温度（例えば３５０℃）以下の温度で成膜する
ことができる材料の膜（例えばＷＳｉＮ膜；シート抵抗
率１００Ω／□，膜厚２００ｎｍ）からなる抵抗、およ
びＳＴＯ等の薄膜からなるコンデンサ，Ｃｒ／Ｃｕ／Ｃ
ｒ等からなる配線層を周知の薄膜加工方法にて所望の形
状に順次形成し、その上にエポキシあるいはポリイミド
系の樹脂等からなる第３の絶縁層を形成する。さらに、
上記第３の絶縁層の表面にはＣｒ／Ｃｕ／Ｃｒ等からな
る配線層およびコイルを周知の薄膜加工方法とメッキ方
法の組合せにて所望の形状に形成する。
【００４７】次に、上記第２の絶縁層には周知のエッチ
ング方法またはレーザ加工にて裏面より所定の位置に所
定形状の電気接続ポスト用の穴を開け、周知のＣｕある
いはＡｇ等のメッキ方法あるいはペースト充填方法にて
上記電気接続ポストを形成する。さらに、上記第２の絶
縁層の裏面にはＣｒ／Ｃｕ／Ｃｒ等からなる層間接続電
極を周知の薄膜加工方法とメッキ方法の組合せにて所望
の形状に形成し、層間接続電極の周囲に周知の成膜方法
にてエポキシあるいはポリイミド系の樹脂等からなる第
２の接着層を形成する。
【００４８】ここで、後の工程で形成させるものがそれ
より先の工程で形成させるものの耐熱温度より低い温度
で形成されることが好ましい。
【００４９】能動素子基板は、ベース基板に金属板ある
いはＳｉ基板を用い、上記ベース基板に所定形状の電気
接続ポストの通し穴を周知のエッチング方法にて複数個
形成し、上記通し穴にエポキシあるいはポリイミド系の
樹脂等からなる絶縁材を周知の方法で充填し、上記絶縁
材に周知のレーザ加工にて穴開け加工して周知のＣｕあ
るいはＡｇ等のメッキ方法あるいはペースト充填方法に
て上記電気接続ポストを形成する。
【００５０】次に、上記ベース基板の表面に周知の薄膜
形成方法とメッキ方法でアース導体層を形成し、その上
に複数のベアーチップ部品をＡｕ／Ｓｎ等の共晶半田あ
るいはＡｇ等のペーストからなる導電材を用いてフェイ
スアップで搭載する。その後、上記ベース基板の表面に
上記ベアーチップ部品の上記電極の表面高さまでエポキ
シ系の樹脂等からなる第４の絶縁層を周知のカーテンコ
ート方法にて平坦に成膜し、上記第４の絶縁層の所定の
位置に周知のレーザ加工にて穴開け加工して周知のＣｕ
あるいはＡｇ等のメッキ方法あるいはペースト充填方法
にて複数の電気接続ポストを形成する。
【００５１】ここで、上記ベアーチップ部品の電極およ
び上記電気接続ポストと上記受動素子基板の層間接続電
極とを確実に電気的に接続するためには、上記電気接続
ポストを形成した後、上記ベアーチップ部品の上記電極
および上記電気接続ポストおよび上記第４の絶縁層の表
面を研削あるいは研磨あるいはエッチングして、電極お
よび上記電気接続ポストの上端部を確実に露出させるこ
とが好ましい。また、後の工程で形成させるものがそれ
より先の工程で形成させるものの耐熱温度より低い温度
で形成されることが好ましい。
【００５２】次に、ベース基板の裏面にＣｒ／Ｃｕ／Ｃ
ｒ等からなる外部アース電極、上記絶縁材の裏面にＣｒ
／Ｃｕ／Ｃｒ等からなる外部信号電極を周知の薄膜加工
方法とメッキ方法の組合せにて同時に形成する。
【００５３】次に、上面シールド基板と受動素子基板と
能動素子基板を所定の位置と層構造に配置して、周知の
Ｎ2 等の不活性ガス中にて一括でプレス加工して積層構
造のモジュール基板とする。これにより、上記上面シー
ルド基板に設けた上記くりぬき領域に上記不活性ガスを
封入している。
【００５４】次に、多数個のマルチチップモジュールを
形成してなるモジュール基板の上面シールド基板の表面
と能動素子基板の裏面をメッキ耐性樹脂で覆い、予め上
面シールド基板の金属層と能動素子基板の裏面に形成し
たスクライブライン上を周知のモジュール基板切断方法
にて所定寸法のマルチチップモジュールに切断する。
【００５５】次に、各上記マルチチップモジュールの全
側面に周知のＣｒ／Ｃｕ／Ｃｒ等のメッキ加工方法にて
シールド膜を成膜し、その後、周知のエッチング方法に
て上記メッキ耐性樹脂を除去して、所望のマルチチップ
モジュールを製造する。
【００５６】本発明のマルチチップモジュールの第３の
実施の形態は、上面シールド基板と、抵抗とコンデンサ
とコイルとベアーチップ部品が搭載されている複合基板
と、能動素子基板の積層構造からなる。
【００５７】上面シールド基板のくりぬき領域は、複合
基板上の上記コイル形成領域とベアーチップ部品搭載領
域に対応している。
【００５８】上記複合基板は、第３の絶縁層の表面に配
線層およびコイルが形成され、上記配線層上にベアーチ
ップ部品がフリップチップ実装により搭載され、内層に
上記抵抗と上記コンデンサを形成されている。
【００５９】上記能動素子基板は、ベース基板上にベア
ーチップ部品をフェイスアップ実装により搭載し、裏面
に外部アース電極と外部信号電極を設けている。
【００６０】また、上記上面シールド基板の上記くりぬ
き領域は、Ｎ2 等の不活性ガスで覆っている。さらに、
上記モジュールの全側面にはシールド膜を成膜してい
る。
【００６１】本発明のマルチチップモジュールの第４の
実施の形態は、上面シールド基板と複合基板と能動素子
基板をそれぞれ別行程で形成した後、所定の層配置にて
積層構造としたものである。
【００６２】上面シールド基板では、第１の絶縁層と第
１の接着層の一部分のくりぬき領域を上記複合基板上の
コイルの形成領域と上記ベアーチップ部品の搭載領域に
対応する領域に形成する。
【００６３】上記複合基板では、抵抗とコンデンサを周
知の薄膜加工方法とメッキ方法の組合せにより第２の絶
縁層上に形成し、コイルを周知の薄膜加工方法とメッキ
方法の組合せにより第３の絶縁層上に形成し、上記第３
の絶縁層の表面の配線層上にベアーチップ部品をフリッ
プチップ実装で搭載する。
【００６４】能動素子基板は、ベース基板に金属板ある
いはＳｉ基板を用い、上記ベース基板に電気接続ポスト
の通し穴を形成し、上記通し穴に絶縁材を充填し、上記
絶縁材に電気接続ポストを形成する。
【００６５】次に、上記ベース基板の表面にアース導体
層を形成し、その上に複数のベアーチップ部品を導電材
を用いてフェイスアップで搭載する。その後、上記ベー
ス基板の表面に第４の絶縁層を平坦に成膜し、上記第４
の絶縁層の所定の位置に電気接続ポストを形成する。
【００６６】次に、上記ベース基板の裏面に外部アース
電極，絶縁材の裏面に外部信号電極を同時に形成する。
【００６７】次に、上記上面シールド基板と受動素子基
板と能動素子基板とを所定の位置と層構造に配置して、
不活性ガス中にて積層構造のモジュール基板とする。こ
れにより、上記上面シールド基板に設けた上記くりぬき
領域に不活性ガスを封入できる。
【００６８】次に、多数個のマルチチップモジュールを
形成してなる上記モジュール基板の上記上面シールド基
板の表面と上記能動素子基板の裏面をメッキ耐性樹脂で
覆い、予め上記モジュール基板表面と裏面に形成したス
クライブライン上を切断する。
【００６９】次に、各上記マルチチップモジュールの全
側面にシールド膜を成膜し、その後、上記メッキ耐性樹
脂を除去して、所望のマルチチップモジュールを製造す
る。
【００７０】このように本発明のマルチチップモジュー
ルは、上記上面シールド基板と上記受動素子基板と上記
能動素子基板をそれぞれ別行程で形成することで、それ
ぞれの基板形成温度条件が個別に決められることから、
それぞれの基板形成温度条件の制約が少なくなり、基板
作製が容易になる。
【００７１】また、上記抵抗および上記コンデンサにお
いては、これら受動素子との熱膨張率差が小さい有機物
の熱硬化性樹脂からなる絶縁膜上に、この絶縁膜の耐熱
温度より低い温度で形成されるので、膜の剥離やクラッ
ク発生などの障害が生じる恐れがない。
【００７２】さらに、上記コンデンサの誘電体膜とし
て、例えばＳＴＯなど誘電率がＳiＯ2よりはるかに大き
い高誘電体の膜を使用すれば、ＳｉＯ2 を用いた場合よ
り所要面積ははるかに小さく、厚さも薄いコンデンサが
得られる。膜厚は２００ｎｍ程度が好ましい。このよう
な高誘電体材料膜を用いると、コンデンサを薄型で小型
にできるので、バイパスコンデンサ（例えば０.０１mm2
／１００ｐＦ，誘電体膜厚２００ｎｍ）やカップリング
コンデンサ（例えば０.００１mm2／１０ｐＦ，誘電体膜
厚２００ｎｍ）の形成が容易になり、上記コンデンサ、
上記抵抗および上記ベアーチップ部品の各電極間を最短
の配線長で接続できると共に、従来のモジュール構造に
比べ特に上記コンデンサの占有面積が大幅に小さく（例
えば従来の３０分の１程度）なり、薄く小型なマルチチ
ップモジュール構造が実現できる。
【００７３】さらに、上記ベース基板として、熱膨張率
が低く、熱伝導率の高いＣｕ，Ａｌ，Ｆｅ，Ｎｉ等の金
属、これらの合金またはこれらの複合材料を使用しても
よい。
【００７４】さらに、大型基板上でバッチ処理により同
時に大量生産することで、低コスト化を図ることができ
る。
【００７５】以下、本発明の実施例についてさらに詳細
に説明する。図１は前記本発明の第１の実施例のマルチ
チップモジュールの断面図である。図においてマルチチ
ップモジュール１は、上面シールド基板２と受動素子基
板３と能動素子基板４の積層構造でなっている。
【００７６】上面シールド基板２は、金属板５の裏面に
第１の絶縁層６と接着層７を有した層構造となってお
り、第１の絶縁層６と第１の接着層７の一部分にくりぬ
き領域８を設けている。
【００７７】受動素子基板３は、第２の絶縁層９の表面
に抵抗１０，配線層１１，コンデンサ１２および第３の
絶縁層１３が形成され、第２の絶縁層９の所定の位置に
複数の電気接続ポスト３１が形成されている。また、第
３の絶縁層１３の表面には配線層１４およびコイル１５
が形成され、第２の絶縁層９の裏面には電極層１６およ
び第２の接着層１７が形成されている。
【００７８】能動素子基板４は、ベース基板１８の表面
にアース導体層１９が形成され、その上に複数のベアー
チップ部品２０が導電材２１を用いてフェイスアップで
搭載されている。また、ベース基板１８の表面には、ベ
アーチップ部品２０の電極２２の表面高さまで第４の絶
縁層２３が成膜され、第４の絶縁層２３の所定の位置に
複数の電気接続ポスト２４が形成されている。また、ベ
ース基板１８には通し穴２６内に電気接続ポスト２５が
形成され、電気接続ポスト２５は絶縁材２７にてベース
基板１８と電気的に絶縁されている。さらに、ベース基
板１８の裏面には外部アース電極２８が、絶縁材２７の
裏面には外部信号電極２９が形成されている。
【００７９】また、マルチチップモジュール１は、くり
ぬき領域８に不活性ガスが封入され、側面にシールド膜
３０が成膜されている。
【００８０】この様な構造からなるマルチチップモジュ
ール１では、金属板５とシールド膜３０が外部アース電
極２８に電気的に接続されている。また、アース導体層
１９は電気接続ポスト２５−２にて外部アース電極２８
に電気的に接続されている。
【００８１】また、コンデンサ１２の上部電極面は、配
線層１４と配線層１１と電気接続ポスト３１と配線層１
６と電気接続ポスト２４と電気接続ポスト２５−１に
て、外部信号電極２９−１に電気的に接続されている。
また、コンデンサ１２の下部電極面は、配線層１１と電
気接続ポスト３１と配線層１６にて、ベアーチップ部品
２０−１の電極２２に電気的に接続されている。
【００８２】また、抵抗１０の各電極は、配線層１１と
電気接続ポスト３１と配線層１６にて、ベアーチップ部
品２０−１およびベアーチップ部品２０−２の各電極２
２にそれぞれ電気的に接続されている。
【００８３】また、コイル１５の中央部電極は、配線層
１１と電気接続ポスト３１と配線層１６にて、ベアーチ
ップ部品２０−２の電極２２に電気的に接続されてい
る。また、コイル１５の外周部電極は、配線層１４と配
線層１１と電気接続ポスト３１と配線層１６と電気接続
ポスト２４と電気接続ポスト２５−１にて、外部信号電
極２９−２に電気的に接続されている。
【００８４】図２は前記本発明の第２の実施例のマルチ
チップモジュール製造方法の断面図である。図において
マルチチップモジュール１は、上面シールド基板２と受
動素子基板３と能動素子基板４をそれぞれ別行程で形成
した後、所定の層配置にて積層構造としている。
【００８５】図（ａ）では、金属板５と第１の絶縁層６
と第１の接着層７を３層構造に積層した積層板３３を用
い、第１の絶縁層６と第１の接着層７の一部分に周知の
エッチング加工にてくりぬき領域８を形成して上面シー
ルド基板２を形成している。このくりぬき領域８は受動
素子基板３上のコイル１５の形成領域に対応させてい
る。このようにして、図（ａ）の上面シールド基板２を
形成した。
【００８６】図（ｂ）では、第２の絶縁層９の表面に抵
抗１０，配線層１１およびコンデンサ１２を周知の薄膜
加工方法にて所望の形状に順次形成し、その上に第３の
絶縁層１３を形成する。さらに、第３の絶縁層１３の表
面には配線層１４およびコイル１５を周知の薄膜加工方
法とメッキ方法の組合せにて所望の形状に形成する。
【００８７】次に、第２の絶縁層９には周知のエッチン
グ方法またはレーザ加工にて裏面より所定の位置に所定
形状の電気接続ポスト３１用の穴を開け、周知の導電材
充填方法あるいはメッキ方法にて電気接続ポスト３１を
形成する。さらに、第２の絶縁層９の裏面には電極１６
を周知の薄膜加工方法とメッキ方法の組合せにて所望の
形状に形成し、電極１６の周囲に周知の成膜方法にて第
２の接着層１７を形成する。このようにして、図（ｂ）
の受動素子基板３を形成した。
【００８８】図（ｃ）では、ベース基板１８にＳｉウエ
ハを用い、ベース基板１８に電気接続ポスト２５の通し
穴２６を周知のエッチング方法にて形成し、通し穴２６
に絶縁材２７を充填し、絶縁材２７に周知のレーザ加工
にて穴開け加工して周知の導電材充填方法あるいはメッ
キ方法にて電気接続ポスト２５を形成する。
【００８９】次に、ベース基板１８の表面にアース導体
層１９を形成し、その上に複数のベアーチップ部品２０
を導電材２１を用いてフェイスアップで搭載する。その
後、ベース基板１８の表面にベアーチップ部品２０の電
極２２の表面高さまで第４の絶縁層２３を周知のカーテ
ンコート方法にて平坦に成膜し、第４の絶縁層２３の所
定の位置に周知のレーザ加工にて穴開け加工して周知の
導電材充填方法あるいはメッキ方法にて複数の電気接続
ポスト２４を形成する。
【００９０】次に、ベース基板１８の裏面に外部アース
電極２８，絶縁材２７の裏面に外部信号電極２９を周知
の薄膜加工方法とメッキ方法の組合せにて同時に形成す
る。このようにして、図（ｃ）の能動素子基板４を形成
した。
【００９１】図（ｄ）では、図（ａ）から図（ｃ）で述
べた上面シールド基板２と受動素子基板３と能動素子基
板４を所定の位置で層構造に配置する。
【００９２】その後、上面シールド基板２と受動素子基
板３と能動素子基板４を周知の不活性ガス中にて一括で
プレス加工して積層構造とする。これにより、上面シー
ルド基板２に設けた絶縁層くりぬき領域８に不活性ガス
を封入している。
【００９３】図（ｅ）では、上面シールド基板２の表面
と能動素子基板４の裏面をメッキ耐性樹脂で覆い、周知
のモジュール基板切断方法にて所定のモジュール寸法に
切断する。
【００９４】次に、各モジュールの全側面を周知のメッ
キ加工方法にてシールド膜３０を成膜し、金属板５とシ
ールド膜３０と外部アース電極２８を電気的に接続す
る。その後、周知のエッチング方法にて上記メッキ耐性
樹脂を剥離する。このようにして、図２（ｅ）のマルチ
チップモジュール１を作製した。
【００９５】図３は、本発明の第３の実施例のマルチチ
ップモジュールの断面図である。図においてマルチチッ
プモジュール１０１は、上面シールド基板１０２と、抵
抗１１０とコンデンサ１１２とコイル１１５とベアーチ
ップ部品１２０−２が搭載されている複合基板１０３
と、能動素子基板１０４の積層構造を有している。
【００９６】上面シールド基板１０２は、金属板１０５
の裏面に第１の絶縁層１０６と第１の接着層１０７を有
した層構造となっており、第１の絶縁層１０６と第１の
接着層１０７の一部分にくりぬき領域１０８を設けてい
る。このくりぬき領域１０８は、複合基板１０３上のコ
イル１１５形成領域とベアーチップ部品１２０−２搭載
領域に対応している。
【００９７】複合基板１０３は、第３の絶縁層１１３の
表面に配線層１１４およびコイル１１５が形成され、配
線層１１４上にベアーチップ部品１２０−２がフリップ
チップ実装により搭載されている。
【００９８】能動素子基板１０４は、ベース基板１１８
上にベアーチップ部品１２０−１をフェイスアップ実装
により搭載し、ベアーチップ部品１２０−１が第４の絶
縁層１２３で覆われ、第４の絶縁層１２３の所定の位置
に複数の電気接続ポスト124が形成されている。また、
ベース基板１１８には通し穴１２６内に電気接続ポスト
１２５が形成され、電気接続ポスト１２５は絶縁材１２
７にてベース基板118と電気的に絶縁されている。さら
に、ベース基板１１８の裏面には外部アース電極１２８
が、絶縁材１２７の裏面には外部信号電極１２９が形成
されている。
【００９９】また、くりぬき領域１０８はＮ2 等の不活
性ガスを充填し、さらに、モジュールの全側面にはシー
ルド膜３０を成膜している。
【０１００】図４は本発明の第４の実施例のマルチチッ
プモジュール製造方法の断面図である。図においてマル
チチップモジュール１０１は、上面シールド基板１０２
と複合基板１０３と能動素子基板１０４をそれぞれ別行
程で形成した後、所定の層配置にて積層構造にならしめ
ている。
【０１０１】図(ａ)は上面シールド基板１０２であり、
第１の絶縁層１０６と接着層１０７の一部分のくりぬき
領域１０８を、複合基板１０３上のコイル１１５の形成
領域とベアーチップ部品１２０の搭載領域に相当する領
域に形成している。
【０１０２】図（ｂ）は複合基板１０３であり、抵抗１
１０とコンデンサ１１２とコイル１１５を周知の薄膜加
工方法とメッキ方法の組合せにより形成し、第３の絶縁
層１１３表面の配線層１１４上にベアーチップ部品１２
０をフリップチップ実装で搭載している。
【０１０３】図（ｃ）は、能動素子基板１０４である。
ベース基板１１８に電気接続ポスト１２５とアース導体
層１１９を形成し、その上に複数のベアーチップ部品１
２０を導電材１２１を用いてフェイスアップで搭載す
る。次に、ベース基板１１８の表面に複数のベアーチッ
プ部品１２０を埋めるべく第４の絶縁層１２３を成膜
し、第４の絶縁層１２３の所定の位置に複数の電気接続
ポスト１２４を形成する。次に、ベース基板１１８の裏
面に外部アース電極１２８，絶縁材１２７の裏面に外部
信号電極１２９を同時に形成する。
【０１０４】図(ｄ)では、上面シールド基板１０２と複
合基板１０３と能動素子基板１０４を所定の位置と層構
造に配置し、その後、これらを周知の不活性ガス中にて
一括でプレス加工して積層構造とする。これにより、上
面シールド基板２に設けたくりぬき領域１０８に不活性
ガスを封入している。
【０１０５】図（ｅ）では、上面シールド基板１０２の
表面と能動素子基板１０４の裏面をメッキ耐性樹脂で覆
い、周知のモジュール基板切断方法にて所定のモジュー
ル寸法に切断する。
【０１０６】次に、各モジュール１０１の全側面を周知
のメッキ加工方法にてシールド膜１３０を成膜し、金属
板１０５とシールド膜１３０と外部アース電極１２８を
電気的に接続する。その後、周知のエッチング方法にて
上記メッキ耐性樹脂を剥離する。このようにして、マル
チチップモジュール１０１を作製した。
【０１０７】図５は、図１に示す本発明の第１の実施例
のマルチチップモジュールの回路構成の一例である。図
では、入力信号を外部電極２９−１より入力し、コンデ
ンサ１２を介してベアーチップ部品２０−１に入力す
る。ベアーチップ部品２０−１の出力信号は抵抗１０を
介してベアーチップ部品２０−２に入力する。ベアーチ
ップ部品２０−２の出力信号はコイル１５を介して外部
電極２９−２から外部へ出力する。
【０１０８】図６は、図２に示す本発明の第２の実施例
のマルチチップモジュール製造方法の斜視図である。図
のように、本製造方法では、多数個のマルチチップモジ
ュール１を大面積のウエハ型基板１８−１または角形基
板１８−２上に一括で形成して、予めモジュール基板１
８の表面あるいは裏面に形成したスクライブライン３１
上で切断して個々のマルチチップモジュール１としてい
る。
【０１０９】以上、図６までの実施例では、モジュール
１個当たり複数個のベアーチップ部品２０を搭載した構
造について説明してきたが、モジュール１個当たり１個
のベアーチップ部品２０を搭載した構造においても、図
２に示す様なモジュール製造方法が有効である。
【０１１０】
【発明の効果】上記説明から明らかなように、本発明に
よれば、上面シールド基板と受動素子基板あるいは複合
基板と能動素子基板をそれぞれ別工程で加工できるた
め、製造時間を短縮できると共に設計変更が容易とな
る。
【０１１１】また、受動素子基板あるいは複合基板上の
コイル表面とベアーチップ部品を不活性ガスで覆うこと
ができるため、コイルおよびベアーチップ部品は良好な
高周波特性が得られる。また、ＳＴＯなどの高誘電体材
料膜をコンデンサの誘電体膜として使用することによ
り、コンデンサの所要面積は従来より大幅に小さくな
り、小面積のマルチチップモジュールが実現された。
【０１１２】また、能動素子基板のベース基板に熱伝導
性のよい金属や半導体を使用することによって、ベアー
チップ部品からの放熱は極めて良好になり、その結果、
高周波仕様で消費電力の大きなベアーチップ部品を搭載
することが可能になった。また、ベアーチップ部品がア
ース導体層上に直接配置されているため、ベアーチップ
部品裏面とアース導体層の接続抵抗が最小になり、高周
波領域での回路動作は従来よりはるかに安定化された。
【０１１３】また、上面シールド基板と受動素子基板と
能動素子基板がそれぞれ別工程で形成されるため、各基
板の形成温度条件が簡易となり、特に受動素子基板に用
いる基板材料および抵抗やコンデンサの薄膜材料の選択
範囲が広がる。また、各基板毎に、後の工程で形成され
るものがそれより先の工程で形成されるものの耐熱温度
より低い温度で形成されるため、各製造工程において膜
剥離やクラックなどの障害が発生する恐れはない。
【図面の簡単な説明】
【図１】本発明の第１の実施例のマルチチップモジュー
ルの断面図。
【図２】本発明の第２の実施例のマルチチップモジュー
ル製造方法の断面図。
【図３】本発明の第３の実施例のマルチチップモジュー
ルの断面図。
【図４】本発明の第４の実施例のマルチチップモジュー
ル製造方法の断面図。
【図５】本発明の第１の実施例の回路構成図。
【図６】本発明の第２の実施例の製造方法の斜視図。
【符号の説明】
１…マルチチップモジュール、２…上面シールド基板、
３…受動素子基板、４…能動素子基板、５…金属板、８
…くりぬき領域、１０…抵抗、１２…コンデンサ、１５
…コイル、１８…ベース基板、２０…ベアーチップ部
品、２８…外部アース電極、２９…外部信号電極、３０
…シールド膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 宏治 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 加賀谷 修 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鈴木 正博 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岡部 寛 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】薄膜形状からなる複数の抵抗およびコンデ
    ンサおよびコイルと、ベアーチップ部品形状からなる複
    数のベアーチップ部品またはＩＣチップ（以下、ベアー
    チップ部品と呼ぶ）を有してなるマルチチップモジュー
    ルにおいて、金属板を有してなる上面シールド基板と、
    上記抵抗およびコンデンサおよびコイルを有してなる受
    動素子基板と、上記ベアーチップ部品を有してなる能動
    素子基板との積層構造からなることを特徴とするマルチ
    チップモジュール。
  2. 【請求項２】上記上面シールド基板の絶縁層は、上記受
    動素子基板の表面に形成したコイルの形成領域に相当す
    る領域をくりぬき構造としていることを特徴とする請求
    項１に記載のマルチチップモジュール。
  3. 【請求項３】上記受動素子基板の内層には複数の抵抗お
    よびコンデンサが薄膜形状に形成されており、最上層に
    は複数のコイルがスパイラル形状に形成されていること
    を特徴とする請求項１に記載のマルチチップモジュー
    ル。
  4. 【請求項４】上記能動素子基板の表面に設けたアース導
    体層上には複数の上記ベアーチップ部品が導電材を用い
    てフェイスアップで搭載され、これら複数の上記ベアー
    チップ部品は、上記ベアーチップ部品の電極面高さまで
    の絶縁樹脂からなる絶縁層にて埋め込まれていることを
    特徴とする請求項１に記載のマルチチップモジュール。
  5. 【請求項５】上記能動素子基板のベース基板がＳｉウエ
    ハあるいは金属板からなり、上記ベース基板内部および
    絶縁層内部に電気接続ポストが形成されていることを特
    徴とする請求項１に記載のマルチチップモジュール。
  6. 【請求項６】上記能動素子基板のベース基板裏面部の絶
    縁層表面および電気接続ポスト表面にそれぞれ外部電極
    が形成されていることを特徴とする請求項１に記載のマ
    ルチチップモジュール。
  7. 【請求項７】上記上面シールド基板に設けた絶縁層くり
    ぬき領域に不活性ガスを封入していることを特徴とする
    請求項１に記載のマルチチップモジュール。
  8. 【請求項８】上記マルチチップモジュール側面がシール
    ド膜で覆われていることを特徴とする請求項１に記載の
    マルチチップモジュール。
  9. 【請求項９】金属板を有してなる上面シールド基板と、
    薄膜形状の抵抗およびコンデンサおよびコイル等の受動
    素子を有してなる受動素子基板と、ベアーチップ部品を
    有してなる能動素子基板を所定の層配置にて積層構造と
    することを特徴とするマルチチップモジュールの製造方
    法。
  10. 【請求項１０】上記上面シールド基板の絶縁層および接
    着層は、上記受動素子基板表面に形成したコイルの形成
    領域に相当する領域をエッチング方法にてくりぬき加工
    することを特徴とする請求項９に記載のマルチチップモ
    ジュールの製造方法。
  11. 【請求項１１】上記受動素子基板は、絶縁樹脂からなる
    多層基板の内層に複数の抵抗およびコンデンサを薄膜加
    工方法にて所望の形状に形成し、最上層に複数のコイル
    を薄膜加工方法とメッキ方法の組合せにてスパイラル形
    状に形成することを特徴とする請求項９に記載のマルチ
    チップモジュールの製造方法。
  12. 【請求項１２】上記能動素子基板は、ベース基板の表面
    にアース導体層を設け、上記アース導体層上に複数のベ
    アーチップ部品を導電材を用いてフェイスアップで搭載
    し、上記ベアーチップ部品の電極面高さまでカーテンコ
    ート方法にて絶縁樹脂を平坦に成膜することを特徴とす
    る請求項９に記載のマルチチップモジュールの製造方
    法。
  13. 【請求項１３】上記能動素子基板は、上記ベース基板に
    Ｓｉウエハあるいは金属板を用い、上記ベース基板内部
    および絶縁層内部に印刷方法またはメッキ方法またはエ
    ッチング方法にて電気接続ポストを形成することを特徴
    とする請求項１２に記載のマルチチップモジュールの製
    造方法。
  14. 【請求項１４】上記能動素子基板は、上記ベース基板裏
    面部の絶縁層表面および電気接続ポスト表面に外部電極
    を形成することを特徴とする請求項１３に記載のマルチ
    チップモジュールの製造方法。
  15. 【請求項１５】上記上面シールド基板に設けた絶縁層く
    りぬき領域に不活性ガスを封入することを特徴とする請
    求項９に記載のマルチチップモジュールの製造方法。
  16. 【請求項１６】上記マルチチップモジュールの全側面に
    メッキ方法にてシールド膜を成膜することを特徴とする
    請求項９に記載のマルチチップモジュールの製造方法。
  17. 【請求項１７】薄膜形状からなる複数の抵抗およびコン
    デンサおよびコイルと、複数のベアーチップ部品を有し
    てなるマルチチップモジュールにおいて、金属板を有し
    てなる上面シールド基板と、上記抵抗およびコンデンサ
    およびコイル等の受動素子および上記ベアーチップ部品
    の一部を有してなる複合基板と、上記ベアーチップ部品
    の残りを有してなる能動素子基板との積層構造を有して
    なることを特徴とするマルチチップモジュール。
  18. 【請求項１８】上記上面シールド基板は、上記複合基板
    の表面に形成したコイルの形成領域およびベアーチップ
    部品の搭載領域に相当する領域の絶縁層をくりぬき構造
    としていることを特徴とする請求項１７に記載のマルチ
    チップモジュール。
  19. 【請求項１９】上記複合基板の内層には複数の抵抗およ
    びコンデンサを薄膜形状に形成されており、最上層には
    複数のコイルがスパイラル形状に形成されていると共
    に、複数のベアーチップ部品がフリップチップ方法で搭
    載されていることを特徴とする請求項１７に記載のマル
    チチップモジュール。
  20. 【請求項２０】金属板を有してなる上面シールド基板
    と、薄膜形状の抵抗およびコンデンサおよびコイル等の
    受動素子および複数のベアーチップ部品を有してなる複
    合基板と、複数のベアーチップ部品を有してなる能動素
    子基板を所定の層配置にて積層構造とすることを特徴と
    するマルチチップモジュールの製造方法。
  21. 【請求項２１】上記複合基板は、絶縁樹脂からなる多層
    基板の内層に複数の抵抗およびコンデンサを薄膜加工方
    法にて所望の形状に形成し、最上層に複数のコイルを薄
    膜加工方法とメッキ方法の組合せにてスパイラル形状に
    形成し、最上層の他の部分に複数のベアーチップ部品を
    フリップチップ方法で搭載することを特徴とする請求項
    ２０に記載のマルチチップモジュールの製造方法。
JP9201167A 1997-07-28 1997-07-28 マルチチップモジュールおよびその製造方法 Pending JPH1145977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9201167A JPH1145977A (ja) 1997-07-28 1997-07-28 マルチチップモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9201167A JPH1145977A (ja) 1997-07-28 1997-07-28 マルチチップモジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH1145977A true JPH1145977A (ja) 1999-02-16

Family

ID=16436486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9201167A Pending JPH1145977A (ja) 1997-07-28 1997-07-28 マルチチップモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH1145977A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063646A2 (en) * 2000-02-23 2001-08-30 Telephus, Inc. Multi-layered multi-chip module
JP2003142592A (ja) * 2001-06-15 2003-05-16 Samsung Electronics Co Ltd 送受信用受動素子、その集積モジュール及びその製造方法
US6812561B2 (en) 2001-12-21 2004-11-02 Alps Electric Co., Ltd. Thin high-frequency module having integrated circuit chip with little breakage
US6830946B2 (en) 2001-02-01 2004-12-14 Sony Corporation Device transfer method and panel
US9214405B2 (en) 2013-01-29 2015-12-15 Toyota Jidosha Kabushiki Kaisha Semiconductor module having heat dissipating portion
CN113421861A (zh) * 2021-05-13 2021-09-21 北京七芯中创科技有限公司 一种基于多层凹嵌式基板的多器件封装单体化结构
CN118645489A (zh) * 2024-08-14 2024-09-13 比亚迪股份有限公司 封装结构及其制备方法以及电路板和电子设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063646A2 (en) * 2000-02-23 2001-08-30 Telephus, Inc. Multi-layered multi-chip module
WO2001063646A3 (en) * 2000-02-23 2002-05-30 Telephus Inc Multi-layered multi-chip module
US6830946B2 (en) 2001-02-01 2004-12-14 Sony Corporation Device transfer method and panel
US6921675B2 (en) 2001-02-01 2005-07-26 Sony Corporation Device transfer method and panel
US7233030B2 (en) 2001-02-01 2007-06-19 Sony Corporation Device transfer method and panel
JP2003142592A (ja) * 2001-06-15 2003-05-16 Samsung Electronics Co Ltd 送受信用受動素子、その集積モジュール及びその製造方法
US6812561B2 (en) 2001-12-21 2004-11-02 Alps Electric Co., Ltd. Thin high-frequency module having integrated circuit chip with little breakage
US9214405B2 (en) 2013-01-29 2015-12-15 Toyota Jidosha Kabushiki Kaisha Semiconductor module having heat dissipating portion
CN113421861A (zh) * 2021-05-13 2021-09-21 北京七芯中创科技有限公司 一种基于多层凹嵌式基板的多器件封装单体化结构
CN118645489A (zh) * 2024-08-14 2024-09-13 比亚迪股份有限公司 封装结构及其制备方法以及电路板和电子设备

Similar Documents

Publication Publication Date Title
JP2909704B2 (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US4612601A (en) Heat dissipative integrated circuit chip package
RU2185042C2 (ru) Термоэлектрический модуль с улучшенным теплообменом и способ его изготовления
EP0451500B1 (en) Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5696032A (en) Tape application platform and processes therefor
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
JPH07263619A (ja) 半導体装置
JPS63503261A (ja) チップ・キャリア及びその製造方法
JP2002164467A (ja) 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
JP2004055965A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
US7952196B1 (en) Affordable high performance high frequency multichip module fabrication and apparatus
JP2001144245A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US20050093121A1 (en) Chip package and substrate
JPH1145977A (ja) マルチチップモジュールおよびその製造方法
US20050218514A1 (en) Cavity down semiconductor package
JPH10294421A (ja) マルチチップモジュールおよびその製造方法
JP4283523B2 (ja) 複合多層基板およびそれを用いたモジュール
JPH0529533A (ja) 半導体装置
JP2001148457A (ja) 高周波用半導体装置
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JP2656120B2 (ja) 集積回路用パッケージの製造方法