[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3342322B2 - Ｌｅｄ素子表示装置の製造方法 - Google Patents

Ｌｅｄ素子表示装置の製造方法

Info

Publication number
JP3342322B2
JP3342322B2 JP31668896A JP31668896A JP3342322B2 JP 3342322 B2 JP3342322 B2 JP 3342322B2 JP 31668896 A JP31668896 A JP 31668896A JP 31668896 A JP31668896 A JP 31668896A JP 3342322 B2 JP3342322 B2 JP 3342322B2
Authority
JP
Japan
Prior art keywords
led
electrode
led element
chip
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31668896A
Other languages
English (en)
Other versions
JPH10163536A (ja
Inventor
芳紀 桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31668896A priority Critical patent/JP3342322B2/ja
Publication of JPH10163536A publication Critical patent/JPH10163536A/ja
Application granted granted Critical
Publication of JP3342322B2 publication Critical patent/JP3342322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のＬＥＤ（Li
ght Emitting Diode；発光ダイオード）素子を含んで構
成されるＬＥＤ表示装置の製造方法に関し、とくにＬＥ
Ｄ素子の実装に特徴を有するＬＥＤ表示装置の製造方法
に関する。
【０００２】
【従来の技術】ＬＥＤ素子は、一般にｐｎ接合のダイオ
ードであり、材料や製造方法により様々な色の発光を呈
するものがある。この様々な発光色のＬＥＤ素子を用い
て表示画素を構成することによって、単色表示やカラー
表示のＬＥＤ表示装置が製造される。ＬＥＤ表示装置
は、他のＣＲＴ（Cathode Ray Tube；ブラウン管）や液
晶などの表示装置に比べて、表示単位すなわちＬＥＤ素
子が大きく、１００インチ以上の大画面表示として用い
られることが多い。
【０００３】一方で、１００インチ以下の表示装置を製
造して、ＣＲＴや液晶の表示装置と同等かそれ以上の品
位を得るために、すなわち画素の精細度、輝度またはコ
ントラストなどの品位を得るために、ＬＥＤ素子を小さ
くするか、またはＬＥＤ素子を密集させて実装する必要
がある。ＬＥＤ表示装置の構成画素となるＬＥＤ素子
は、たとえば５００μｍ×５００μｍ×５００μｍ以下
の大きさにする必要がある。
【０００４】実装の方法については、ＬＥＤ素子の電極
がｐｎ接合の両側にあるようなものは、通常、一方の電
極が導電性接着剤で固定接続され、もう一方の電極はワ
イヤボンディングされて実装される。また、ｐｎ接合の
片側だけに電極が形成されたＬＥＤ素子は、以下のよう
にして実装される。
【０００５】図１４（ａ）は従来技術のＬＥＤ表示装置
を構成するＬＥＤ素子２０の構造を示す平面図であり、
図１４（ｂ）は図１４（ａ）の切断面線Ａ−Ａから見た
断面図である。ＬＥＤ素子２０は、基板１上にｎ型層２
およびｐ型層３がこの順番に積層され、ｎ型層２および
ｐ型層３の一部がエッチングによって除去されて、ｎ型
層２が露出している。露出したｎ型層２上には電極５が
形成され、残余のｐ型層３上には電極６が形成されてお
り、電極５および電極６の表面は、ともに基板１に関し
て同じ側を向いている。
【０００６】図１５は図１４のＬＥＤ素子２０のワイヤ
ボンディングによる実装構造を示す断面図である。ＬＥ
Ｄ素子２０の電極５および電極６は、配線基板７に対面
する向きと反対向きに配置され、電極５および電極６は
配線基板７のカソード電極９およびアノード電極１０
に、Ａｕ線などを用いてそれぞれワイヤボンディングさ
れる。
【０００７】図１６はＬＥＤ素子２０のバンプ１５およ
びバンプ１６による実装構造を示す断面図である。バン
プ１５およびバンプ１６はＡｕなどから成り、電極５お
よび電極６上に、個々のＬＥＤ素子２０ごとに蒸着した
り、ボール状に成型したものを接着したりした後に、配
線基板７上のカソード電極９およびアノード電極１０に
接続される。接続は、異方導電性樹脂または絶縁性樹脂
などから成る接着剤１３を隙間に塗布して加圧固定する
ことによって行われる。ＬＥＤ素子２０が配線基板７上
に配置される向きは図１５とは逆向きで、バンプ１５お
よびバンプ１６が配線基板７に対面するように配置され
る。
【０００８】
【発明が解決しようとする課題】図１５のワイヤボンデ
ィングによる実装構造では、個々のＬＥＤ素子２０ごと
にワイヤボンディングする必要があり、ＬＥＤ表示装置
の製造工程において非能率的である。また、ワイヤボン
ドが２本も必要であり、かなりの場所をとるのでスペー
スの利用効率が悪い。
【０００９】図１６のバンプ１５およびバンプ１６を介
在させた実装構造では、ワイヤボンディングが不要で、
スペースの利用効率が良い反面、バンプ１５およびバン
プ１６を含むＬＥＤ素子２０の厚み、すなわち基板１底
面からバンプ１５およびバンプ１６表面までの長さを高
精度に制御できない。この長さが制御できないと、確実
な実装が困難である。また、図１６のＬＥＤ素子２０を
複数個用いて、ＬＥＤ表示装置を製造しようとしても、
ＬＥＤ素子の厚みを制御できないと、これらを同時に実
装できなくなり、製造工程は非能率的である。
【００１０】本発明の目的は、簡易な構成で、能率的に
製造できるＬＥＤ表示装置の製造方法を提供することで
ある。
【００１１】
【００１２】
【００１３】
【００１４】
【課題を解決するための手段】本発明は、接合したｎ型
層およびｐ型層を基板に形成した後、一方の層の一部を
除去して、接合方向の一方側にそれぞれ露出する各層の
チップ接続面を有するＬＥＤチップ部を形成する工程
と、各チップ接続面上に所定形状の上部空間を残し、電
気絶縁部を形成する工程と、前記電気絶縁部を覆いかつ
前記各チップ接続面上の前記上部空間を埋めて導電性樹
脂を塗布する工程と、前記電気絶縁部上の前記導電性樹
脂の一部を除去して前記電気絶縁部の一部を露出させる
とともに接続電極を形成する工程と、基板を分割して、
複数のＬＥＤ素子を形成する工程と、各ＬＥＤ素子の接
続電極を、配線基板上の配線に対面させて接続する工程
とを含むことを特徴とするＬＥＤ表示装置の製造方法で
ある。
【００１５】
【００１６】また本発明は、前記導電性樹脂の塗布が印
刷の方法によるものであることを特徴とする。本発明に
従えば、印刷の方法により導電性樹脂を塗布するので塗
布厚にばらつきがなくなる素子としての厚みの精度が向
上する。
【００１７】また本発明は、ｐ型層およびｎ型層の材料
が異なり青、赤および緑の３色発光用のＬＥＤチップ部
を個々に形成した後、各ＬＥＤチップ部のチップ接続面
上に、それぞれ素子接続面の高さが等しい接続電極を形
成して、各ＬＥＤ素子を形成して、配線基板上に配置す
ることを特徴とする。本発明に従えば、材料を様々に変
えて発光色の異なる３種類のＬＥＤ素子を形成して、３
種類ともに素子接続面の高さを等しくする。すなわち、
材料等の違いによってＬＥＤチップ部の厚みが異なるこ
とが多いが、素子接続面の高さが等しい接続電極を形成
するので、これに合わせて素子電極の厚みが調整され
る。よって、３種類のＬＥＤ素子の素子接続面の高さを
揃えることができ、複数のＬＥＤ素子を配線基板に一括
して接続でき、能率的にＬＥＤ表示装置を製造すること
ができる。
【００１８】
【発明の実施の形態】本発明の一実施形態であるＬＥＤ
表示装置の製造方法を、以下のように図１〜図１３を用
いて説明する。まず図１〜図８を用いて、ＬＥＤ表示装
置を構成するＬＥＤ素子の製造方法とその構造を説明す
る。このうち、図１〜図５を用いて青色のＬＥＤ素子５
０を説明し、図６〜図８を用いて赤色のＬＥＤ素子９０
を説明する。つぎに図９〜図１３を用いて、ＬＥＤ素子
を実装してＬＥＤ表示装置を製造する方法とその構造を
説明する。
【００１９】なお、本実施形態のＬＥＤ表示装置は、
青、赤および緑の３色発光用のＬＥＤ素子から成り、カ
ラー表示が可能である。緑色のＬＥＤ素子については、
青色のＬＥＤ素子５０と同じ構造でもよいし、赤色のＬ
ＥＤ素子９０と同じ構造でもよい。各ＬＥＤ素子の大き
さは、たとえば３００μｍ×３００μｍ×３００μｍほ
どである。
【００２０】（青色ＬＥＤ素子）図１は、青色ＬＥＤ素
子５０の製造に用いられる半導体ウエハ３０の層構造を
示す断面図である。半導体ウエハ３０は、サファイア基
板３１上にＧａＮバッファ層３６、ｎ型ＧａＮ層３７、
ｎ型ＧａＡｌＮ層３８、ＧａＩｎＮ発光層３４、ｐ型Ｇ
ａＡｌＮ層３９およびｐ型ＧａＮ層４０がこの順に積層
されたものであり、厚みはＷ１である。
【００２１】なお、これ以降は説明の簡略化のために、
ＧａＮバッファ層３６、ｎ型ＧａＮ層３７およびｎ型Ｇ
ａＡｌＮ層３８をまとめてｎ型層３２とし、ｐ型ＧａＡ
ｌＮ層３９およびｐ型ＧａＮ層４０をまとめてｐ型層３
３とする。図２〜図１３においても同様に、ｎ型層３２
およびｐ型層３３だけを描き、発光層３４はｎ型層３２
およびｐ型層３３に比べて極めて薄いので、省略する。
【００２２】図２（ａ）〜図２（ｅ）は、半導体ウエハ
３０を用いて青色ＬＥＤ素子５０を製造する工程を段階
的に示す断面図である。図２（ａ）では、半導体ウエハ
３０の所定の領域をｐ型層３３から発光層３４を越えて
ｎ型層３２の内部までエッチングで取り除き、またはダ
イヤモンドブレードなどで切削することによって取り除
き、ｎ型層３２のチップ接続面１３２を露出させ、残っ
たｐ型層３３の表面をチップ接続面１３３とする。チッ
プ接続面１３２上に、オーミックな金属薄膜のチップ電
極４５を蒸着することによって形成し、チップ接続面１
３３上に同じくオーミックな金属薄膜のチップ電極４６
を蒸着して形成する。両電極ともに全面にわたる電極と
して、可能な限り電気抵抗の小さい特性を実現すること
が望ましい。
【００２３】図２（ｂ）では、図２（ａ）のエッチング
等によって積層方向の切断面に露出した発光層３４、ま
たはｎ型層３２とｐ型層３３との接合面を被覆するよう
に、かつチップ電極４５上に所定の形状の上部空間１３
４を残し、チップ電極４６上に所定の形状の上部空間１
３５を残して、電気絶縁部４３を形成する。上部空間１
３４および上部空間１３５は、チップ接続面１３３から
の高さを数１０μｍとする。電気絶縁部４３は、光硬化
型の材料であり、たとえばエポキシアクリレートなどの
モノマに感光剤を適宜混練したペースト状樹脂などから
成る。このような樹脂の所定量をメタルマスクなどを用
いて、一旦、全面に印刷塗布した後に、前述のような形
状の上部空間１３４および上部空間１３５が残るよう
に、マスキングして露光して現像するフォトエッチング
によって、電気絶縁部４３を形成する。図２（ａ）およ
び図２（ｂ）の工程によって、半導体ウエハ３０の一部
を除去して、チップ電極４５とチップ電極４６と電気絶
縁部４３とを形成したものを半導体ウエハ２９とする。
【００２４】図２（ｃ）では、Ａｇエポキシペーストま
たはＡｕエポキシペーストなどの導電性樹脂が、半導体
ウエハ２９の上部空間１３４および上部空間１３５を埋
めて、さらに電気絶縁部４３を覆い隠すように印刷塗布
される。塗布された導電性樹脂は加熱硬化されて導電樹
脂層４４となるが、このときに、ウエハの反りを誘発し
て後の工程に支障をきたすことがあるので、１００℃〜
１２０℃程度で充分硬化して加熱収縮ができる限り小さ
くなるように、導電性樹脂の組成は厳選される。
【００２５】図２（ｄ）では、電気絶縁部４３上の導電
性樹脂層４４の一部をダイヤモンドブレードなどで切削
して、電気絶縁部４３の一部を露出させる。すなわちハ
ーフダイスであるが、このハーフダイスを行うことによ
って、チップ電極４５上に残った導電性樹脂層４４の一
部を素子電極５５とし、チップ電極４６上に残った導電
性樹脂層４４の一部を素子電極５６とする。ここで、チ
ップ電極４５と素子電極５５とを合わせて接続電極１５
５とし、チップ電極４６と素子電極５６とを合わせて接
続電極１５６とする。また、素子電極５５の表面を素子
接続面１３６とし、素子電極５６の表面を素子接続面１
３７とする。
【００２６】図２（ｅ）では、半導体ウエハ２９に電気
絶縁部４３と接続電極１５５と接続電極１５６とを形成
したものを、フルダイスによって複数のＬＥＤ素子５０
に分割する。分割は、ｐ型層３３を切削することなく、
電気絶縁部４３の一部が切削面上に露出するように切削
して行う。チップ電極４５は素子電極５５だけに、チッ
プ電極４６は素子電極５６だけに電気的に接続される。
【００２７】なお図２（ｂ）では、チップ接続面１３２
およびチップ接続面１３３の電気絶縁部４３によって被
覆されない部分の面積を可能な限り広くして、この上に
形成される素子電極５５および素子電極５６の電気的な
特性を確保することが好ましい。しかし一方で、図２
（ｅ）の工程では、素子電極５５および素子電極５６
が、それぞれチップ電極４５およびチップ電極４６だけ
に電気的に接続されるので、ハーフダイスは必ず電気絶
縁部４３を切削しながら行われる。その結果、電気絶縁
部４３は切削された端面に露出した形状になり、チップ
電極４５の電気絶縁部４３によって被覆されない部分の
面積はある程度狭くなり、切削のために必要な大きさの
電気絶縁部４３が確保される。電気絶縁部４３の大きさ
は、素子電極の電気的特性と切削の精度とのバランスを
考慮して、決定する必要がある。
【００２８】また、電気絶縁部４３を形成するときの樹
脂の塗布厚については、図２（ｄ）のハーフダイスによ
って、素子電極５５と素子電極５６とを分離するとき
に、誤ってｐ型層３３を切削しないように、ダイヤモン
ドブレードの位置の精度を考慮する必要がある。たとえ
ば、前述したように、ｐ型層３３表面より少なくとも数
１０μｍ以上高くなるような塗布厚が必要である。
【００２９】また、図２（ｃ）に示されるように、基板
３１の底面から素子接続面１３６までの長さを、素子接
続面１３６の高さＷ２とする。同様に素子接続面１３７
の高さもＷ２である。導電性樹脂の塗布厚は、ＬＥＤ素
子５０の厚みがＷ２に一致するように設定しなければな
らない。また、高さＷ２のばらつきは、±１０μｍ以内
に納まることが望ましい。半導体ウエハ３０の厚みＷ１
は、通常、場所によって±３０μｍ程度のばらつきがあ
るが、後述する図３のスクリーン印刷法によって導電性
樹脂を塗布すれば、このばらつきは吸収されて、素子の
厚みの精度は±１０μｍに抑えられる。
【００３０】図３（ａ）〜図３（ｄ）はスクリーン印刷
法によって導電性樹脂を塗布する工程を示す断面図であ
り、これによって図２（ｃ）の導電性樹脂層４４を形成
する。図３（ａ）では、図２（ｂ）の半導体ウエハ２９
が吸着ステージ６６に固定される。図３（ｂ）では、適
宜な厚さのステンレス製などのメタルマスク６７を、半
導体ウエハ２９上に形成されたチップ電極４６の表面、
または電気絶縁部４３に接触させて被覆する。メタルマ
スク６７上の片隅に所定量の電極材料としてＡｇエポキ
シペーストなどの導電性樹脂塊４４ａを装填する。
【００３１】図３（ｃ）では、吸着ステージ６６上の半
導体ウエハ２９が固定される表面から常に高さＷ２だけ
離れて、平行に移動できるステンレスブレードなどから
成るスキージ６８を用いて、導電性樹脂を半導体ウエハ
２９上に印刷塗布して導電性樹脂層４４を形成する。な
お、吸着ステージ６６とスキージ６８との距離、すなわ
ちスキージの高さＷ２のばらつきは、前述したように±
１０μｍ未満の精度で実現される。図３（ｄ）では、メ
タルマスク６７を半導体ウエハ２９から分離して印刷を
終了する。
【００３２】このように図２および図３に示す製造方法
によって形成されたＬＥＤ素子５０は、次の図４および
図５に示すような構造となる。
【００３３】図４はＬＥＤ素子５０の構成を示す斜視図
であり、図５（ａ）は断面図であり、図５（ｂ）は素子
電極側から見た平面図であり、図５（ｃ）は基板３１側
から見た底面図である。なお図５（ａ）の断面図は、図
５（ｂ）の切断面線Ｂ−Ｂから見た図である。
【００３４】図４、図５（ａ）および図５（ｂ）に示す
ように、素子電極５５および素子電極５６は電気絶縁部
４３によって電気的に絶縁されている。これら２電極は
ともに基板３１の一方側に形成されていて、素子接続面
１３６または素子接続面１３７の高さは、ともにＷ２で
ある。基板３１の他方側の底面には、図５（ｃ）に示す
ように電極は形成されない。
【００３５】上述した図２および図３の製造方法によれ
ば、素子接続面１３６および素子接続面１３７が同じ高
さＷ２であるような、接続電極１５５および接続電極１
５６を有するＬＥＤ素子５０を形成することができる。
また、複数のＬＥＤ素子５０は、半導体ウエハ２９にま
とめて形成された後に分割することによって得られるの
で、すべてのＬＥＤ素子５０の素子接続面の高さを等し
くＷ２とすることができる。
【００３６】（赤色ＬＥＤ素子）図６は、赤色ＬＥＤ素
子９０に用いられる半導体ウエハ２３０の層構造を示す
断面図である。半導体ウエハ２３０は、ｎ型層３２、活
性層３４およびｐ型層３３がこの順に接合して構成さ
れ、全体の厚みはＷ３である。図１の半導体ウエハ３０
との違いは、各層の構成材料が異なって厚みが異なり、
絶縁性のサファイア基板３１が存在しない点である。
【００３７】図７（ａ）〜図７（ｅ）は、半導体ウエハ
２３０を用いて赤色ＬＥＤ素子９０を製造する方法を示
す断面図である。図７（ａ）および図７（ｂ）では、図
２（ａ）および図２（ｂ）と同様に半導体ウエハ２３０
の一部をエッチング等で取り除き、チップ電極４５およ
びチップ電極４６を形成し、電気絶縁部４３を形成し
て、これを半導体ウエハ２２９とする。図７（ｃ）で
は、図２（ｃ）および図３と同様にスキージ６８の高さ
をＷ２に設定して、導電性樹脂を塗布して導電性樹脂層
４４を形成する。図７（ｄ）および図７（ｅ）では、図
２（ｄ）および図２（ｅ）と同様にして、導電性樹脂層
４４の一部を除去して、素子電極５５および素子電極５
６を形成する。半導体ウエハ２２９上に電気絶縁部４３
と接続電極１５５と接続電極１５６とを形成したもの
を、複数のＬＥＤ素子９０に分割する。
【００３８】図８は、赤色ＬＥＤ素子９０の構造を示し
ており、図８（ａ）は断面図であり、図８（ｂ）は素子
電極側から見た平面図であり、図８（ｃ）はｎ型層３２
側から見た底面図である。図８（ａ）は図８（ｂ）の切
断面線Ｃ−Ｃから見た図である。これらはサファイア基
板１を除いて図５と同じ構造になっている。
【００３９】上述した図７の製造方法によれば、図８に
示すように、半導体ウエハ２３０の厚みがＷ３となり、
図１の半導体ウエハ３０の厚みＷ１とは異なることが多
いが、図２の青色ＬＥＤ素子５０と同様に、素子接続面
１３６および素子接続面１３７のそれぞれの高さをＷ２
とすることができる。
【００４０】（緑色ＬＥＤ素子）緑色ＬＥＤ素子につい
ては図示しないが、前述したとおり、青色ＬＥＤ素子５
０または赤色ＬＥＤ素子９０と同じ構造を有する。各層
の材料等が異なってＬＥＤチップ部の厚みが異なること
が多いが、素子電極を形成する工程において、スキージ
６８の高さをＷ２に設定して、素子接続面の高さをＷ２
に揃える。こうして、緑色ＬＥＤ素子の素子接続面の高
さは、青色ＬＥＤ素子５０および赤色ＬＥＤ素子９０の
素子接続面の高さＷ２と同一とすることができる。
【００４１】（ＬＥＤ素子の実装）このように製造され
た青色ＬＥＤ素子５０、赤色ＬＥＤ素子９０および緑色
ＬＥＤ素子を以下に示すように実装してカラーＬＥＤ表
示装置とする。
【００４２】図９は青色ＬＥＤ素子５０および赤色ＬＥ
Ｄ素子９０を実装した状態を示す部分断面図である。本
実施形態のＬＥＤ表示装置となる部分は、図９のうちの
配線基板７７と、配線基板７７の上に形成されている配
線７９〜配線８２と、配線７９および配線８０に接続さ
れるＬＥＤ素子５０と、配線８１および配線８２に接続
されるＬＥＤ素子９０と、接着剤７５とで構成される。
各ＬＥＤ素子の配線基板７７への接続は、フェイスダウ
ン型のボンディングであり、異方導電性樹脂などの接着
剤７５によって、ＬＥＤ素子５０およびＬＥＤ素子９０
が配線基板７７に接着されて行われる。この後、下型７
２上にＬＥＤ素子５０およびＬＥＤ素子９０を搭載した
配線基板７７を載せて、上型７３を当接させて加圧およ
び加熱して固定する。
【００４３】下型７２は、Ａｌなどで加工して平滑な載
置面を有し、加熱用のヒータの役割を有する。上型７３
は、同様に平滑な押圧面を有し、ＬＥＤ素子５０および
ＬＥＤ素子９０に当接する押圧面には緩衝材７４が設け
られている。緩衝材７４はシリコンラバーなどの耐熱性
の材質から成り、厚さは数１０μｍ〜数１００μｍ程度
である。この緩衝材７４は、個々のＬＥＤ素子の厚みの
ばらつきが±１０μｍ程度であるなら、ばらつきを吸収
して平坦な表示面を形成できるものである。
【００４４】このように青、赤色のＬＥＤ素子は同じ厚
みＷ２を有しており、互いに平行で平坦な２枚の型に挟
むことで、同時に圧着できる。緑色のＬＥＤ素子につい
ても、図示していないが、同様に厚みＷ２が同じなので
同時に圧着できる。また、各色のＬＥＤ素子が複数であ
っても同様で、すべてのＬＥＤ素子が同時に圧着でき
る。
【００４５】つぎに、配線基板７７上での各色のＬＥＤ
素子の配置関係を、以下の図１０〜図１３を用いて説明
する。
【００４６】図１０は各ＬＥＤ素子の配置関係を示すＬ
ＥＤ表示装置の部分平面図である。１個の青色ＬＥＤ素
子５０、１個の赤色ＬＥＤ素子９０および１個の緑色Ｌ
ＥＤ素子１００は、１個の表示画素９５を構成する。こ
れら３種のＬＥＤ素子はＬ字状に配置されて、それぞれ
の接続電極の一方は同じ配線９４に共通して接続され、
他方は別々の配線９１、配線９２および配線９３に接続
される。このような複数の表示画素９５が、配線基板７
７上にマトリクス状に配列される。なお、図９の配線８
０および配線８２はともに配線９４に相当し、図９の配
線７９および配線８１はそれぞれ配線９１〜配線９３の
いずれかに相当するものである。
【００４７】図１１は１個の表示画素９５の電気的な構
成を示す回路図である。ＬＥＤ素子５０、ＬＥＤ素子９
０およびＬＥＤ素子１００のそれぞれのカソード電極は
共通の配線９４に接続され、アノード電極は別々の配線
９１、配線９２および配線９３に接続される。このよう
に、１個の表示画素９５内において、各ＬＥＤ素子の一
方の接続電極に接続される配線を共有させることで、表
示装置を簡易な構成としている。
【００４８】図１２は、ＬＥＤ表示装置２００の表示面
を示す平面図である。図１２中の十文字の位置Ｐに１個
の表示画素９５が配置され、全体ではマトリクス状に３
２×１６の表示画素が配列される。
【００４９】図１３は、ＬＥＤ表示装置２００の電気的
構成を示す回路図である。Ｘ方向およびＹ方向は、配線
基板７７上の互いに直交する２方向である。Ｘ方向に３
２個の表示画素、Ｙ方向に１６個の表示画素がマトリク
ス状に配列される。Ｘ方向に並ぶ１行の表示画素９５内
のＬＥＤ素子のカソード電極は、すべてＸ方向に延びる
１本の配線９４に接続され、Ｙ方向に並ぶ１列の表示画
素９５内のＬＥＤ素子のアノード電極はすべてＹ方向に
延びる３本の配線９１、配線９２および配線９３にそれ
ぞれ接続される。
【００５０】本実施形態では、青、赤および緑の３色の
ＬＥＤ素子から成り、カラー表示を行うＬＥＤ表示装置
を示したが、青、赤および緑色の組み合わせに限るもの
ではない。また、２色のＬＥＤ素子から成るＬＥＤ表示
装置でもよく、単色のものでもよい。２色または３色の
ＬＥＤ表示装置では、単色のものに比べて、各ＬＥＤ素
子の材料等が互いに異なり、各層の厚みも異なることが
多いが、素子接続面の高さはすべて等しくなる。
【００５１】また、図１の半導体ウエハ３０では７層構
造とし、図６の半導体ウエハ２３０では省略して３層構
造としたが、これに限らず、ｎ型層３２およびｐ型層３
３が含まれて発光する構造であればよい。
【００５２】さらに、上述した青色以外の構造のＬＥＤ
素子の材料およびその発光色としては、たとえば下記に
挙げるようなものがある。ＬＥＤ素子９０に示したｎ型
層３２／ｐ型層３３の材料を、ＧａＰ／ＧａＰとすると
赤色、黄緑色または緑色を発光するＬＥＤ素子となる。
ＧａＰ／ＧａＡｓＰとすると赤色、橙色または黄色を発
光するＬＥＤ素子となる。また、ＧａＡｌＡｓ／ＧａＡ
ｌＡｓとすると赤色を発光するＬＥＤ素子となる。ただ
し、ＧａＡｌＡｓ／ＧａＡｌＡｓとした場合に限り、Ｌ
ＥＤ素子のｐ型層３３／ｎ型層３２の順とする。
【００５３】しかし、これに限るものではなく、絶縁基
板上にｐ型層およびｎ型層が積層されたもの、ｎ型基板
上にｐ型層を形成したもの、またはｐ型基板上にｎ型層
を形成したものなどであればよい。
【００５４】
【発明の効果】以上のように本発明によれば、複数のＬ
ＥＤ素子の素子接続面を精度よく一致させ、一括して同
時に全ＬＥＤ素子を実装でき、簡易な構成で効率よく光
を取り出すことができ、装置の信頼性を向上することが
できる。
【００５５】また本発明によれば、材料を様々に変えて
発光色の異なる３種類のＬＥＤ素子が形成され、ＬＥＤ
チップ部の厚みが異なっても、接続電極の厚みを調整す
ることで、３種類のＬＥＤ素子の素子接続面の高さを揃
えることができる。
【図面の簡単な説明】
【図１】青色ＬＥＤ素子５０に用いられる半導体ウエハ
３０の層構造を示す断面図である。
【図２】半導体ウエハ３０を用いてＬＥＤ素子５０を製
造する工程を示す断面図である。
【図３】スクリーン印刷法で導電性樹脂を塗布する工程
を示す断面図である。
【図４】ＬＥＤ素子５０の斜視図である。
【図５】図５（ａ）はＬＥＤ素子５０の構成を示す断面
図であり、図５（ｂ）は素子電極側から見た平面図であ
り、図５（ｃ）は基板３１側から見た底面図である。
【図６】赤色ＬＥＤ素子９０に用いられる半導体ウエハ
２３０の層構造を示す断面図である。
【図７】半導体ウエハ２３０を用いてＬＥＤ素子９０を
製造する方法を示す断面図である。
【図８】図８は赤色ＬＥＤ素子９０の構造を示してお
り、図８（ａ）は断面図であり、図８（ｂ）は素子電極
側から見た平面図であり、図８（ｃ）はｎ型層３２側か
ら見た底面図である。
【図９】青色ＬＥＤ素子５０および赤色ＬＥＤ素子９０
を実装した状態を示す断面図である。
【図１０】配線基板７７上でのＬＥＤ素子の配置関係を
示す平面図である。
【図１１】１個の表示画素９５の電気的構成を示す回路
図である。
【図１２】ＬＥＤ表示装置２００の表示面を示す平面図
である。
【図１３】ＬＥＤ表示装置２００の表示画素９５および
配線の接続関係を示す図である。
【図１４】図１４（ａ）は従来技術のＬＥＤ素子２０の
構造を示す平面図であり、図１０（ｂ）は断面図であ
る。
【図１５】ＬＥＤ素子２０のワイヤボンディングによる
実装構造を示す断面図である。
【図１６】ＬＥＤ素子２０のバンプ１５およびバンプ１
６による実装構造を示す断面図である。
【符号の説明】
３１ サファイア基板 ３２ ｎ型層 ３３ ｐ型層 ４３ 電気絶縁部 ４４ 導電性樹脂層 ５０，９０，１００ ＬＥＤ素子 ６８ スキージ ７７ 配線基板 ７９〜８１，９２〜９４ 配線 １３２，１３３ チップ接続面 １３４，１３５ 上部空間 １３６，１３７ 素子接続面 １５５，１５６ 接続電極 Ｗ２ 素子接続面の高さ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 接合したｎ型層およびｐ型層を基板に形
    成した後、一方の層の一部を除去して、接合方向の一方
    側にそれぞれ露出する各層のチップ接続面を有するＬＥ
    Ｄチップ部を形成する工程と、 各チップ接続面上に所定形状の上部空間を残し、電気絶
    縁部を形成する工程と、 前記電気絶縁部を覆いかつ前記各チップ接続面上の前記
    上部空間を埋めて導電性樹脂を塗布する工程と、 前記電気絶縁部上の前記導電性樹脂の一部を除去して前
    記電気絶縁部の一部を露出させるとともに接続電極を形
    成する工程と、 基板を分割して、複数のＬＥＤ素子を形成する工程と、 各ＬＥＤ素子の接続電極を、配線基板上の配線に対面さ
    せて接続する工程とを含むことを特徴とするＬＥＤ表示
    装置の製造方法。
  2. 【請求項２】 前記導電性樹脂の塗布が印刷の方法によ
    るものであることを特徴とする請求項１記載のＬＥＤ表
    示装置の製造方法。
  3. 【請求項３】 ｐ型層およびｎ型層の材料が異なり青、
    赤および緑の３色発光用のＬＥＤチップ部を個々に形成
    した後、各ＬＥＤチップ部のチップ接続面上に、それぞ
    れ素子接続面の高さが等しい接続電極を形成して、各Ｌ
    ＥＤ素子を形成して、配線基板上に配置することを特徴
    とする請求項１記載のＬＥＤ表示装置の製造方法。
JP31668896A 1996-11-27 1996-11-27 Ｌｅｄ素子表示装置の製造方法 Expired - Fee Related JP3342322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31668896A JP3342322B2 (ja) 1996-11-27 1996-11-27 Ｌｅｄ素子表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31668896A JP3342322B2 (ja) 1996-11-27 1996-11-27 Ｌｅｄ素子表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10163536A JPH10163536A (ja) 1998-06-19
JP3342322B2 true JP3342322B2 (ja) 2002-11-05

Family

ID=18079806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31668896A Expired - Fee Related JP3342322B2 (ja) 1996-11-27 1996-11-27 Ｌｅｄ素子表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3342322B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4461616B2 (ja) 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP4649745B2 (ja) 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
WO2002084631A1 (fr) 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP2003005674A (ja) * 2001-06-18 2003-01-08 Sony Corp 表示素子及び画像表示装置
JP2003045901A (ja) 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4120223B2 (ja) * 2002-01-16 2008-07-16 ソニー株式会社 電子部品の製造方法、これを用いた画像表示装置
CN1305187C (zh) * 2002-01-21 2007-03-14 松下电器产业株式会社 氮化物半导体激光元件及其制造方法
KR100964399B1 (ko) * 2003-03-08 2010-06-17 삼성전자주식회사 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
EP1976354A4 (en) * 2006-01-20 2012-08-01 Fujitsu Ltd STRUCTURE AND METHOD FOR MOUNTING COMPONENTS INTO PELLETS AND ELECTRONIC DEVICE
EP1845514B1 (en) * 2006-04-14 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP4811669B2 (ja) * 2007-06-22 2011-11-09 日本精機株式会社 プリント配線板
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP5349260B2 (ja) 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5414579B2 (ja) 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5537446B2 (ja) 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
WO2016047133A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
JP6170232B1 (ja) * 2016-08-11 2017-07-26 ルーメンス カンパニー リミテッド Ｌｅｄチップグループのアレイを含むディスプレイモジュール及びその製造方法
WO2018030695A1 (ko) 2016-08-11 2018-02-15 주식회사 루멘스 엘이디 모듈 및 그 제조방법

Also Published As

Publication number Publication date
JPH10163536A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
JP3342322B2 (ja) Ｌｅｄ素子表示装置の製造方法
JP3195720B2 (ja) 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
US10790267B2 (en) Light emitting element for pixel and LED display module
JP3820408B2 (ja) 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法
US20070051966A1 (en) Light emitting diode and method for manufacturing the same
KR20100087329A (ko) 칩 스케일 적층형 다이 패키지
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
JP2002094123A (ja) 表面実装型発光ダイオード及びその製造方法
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
JP2000332055A (ja) フリップチップ実装構造及び実装方法
US6911737B2 (en) Semiconductor device package and method
JP3685633B2 (ja) チップ型発光素子およびその製造方法
JPH10150119A (ja) 半導体装置の製造方法
JP3604108B2 (ja) チップ型光半導体の製造方法
TWI661584B (zh) 發光晶粒、封裝結構及其相關製造方法
TWI472067B (zh) 光學封裝及其製造方法
US10290563B2 (en) Semiconductor device including die pad with projections
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR102325808B1 (ko) 반도체 발광소자 및 이의 제조방법
JPH11150295A (ja) 半導体発光素子、半導体発光素子の製造方法および表示装置
JP4617846B2 (ja) 半導体発光装置、その製造方法、及び画像表示装置の製造方法
CN113948506A (zh) 光源器件、光源器件的制备方法及显示设备
CN110211950B (zh) 一种发光器件、发光器件的制备方法及显示装置
JP3899755B2 (ja) 半導体装置
JPH11251645A (ja) 半導体発光装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees