[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3426104B2 - 半導体パッケージ用薄板部品及びその製造方法 - Google Patents

半導体パッケージ用薄板部品及びその製造方法

Info

Publication number
JP3426104B2
JP3426104B2 JP12182597A JP12182597A JP3426104B2 JP 3426104 B2 JP3426104 B2 JP 3426104B2 JP 12182597 A JP12182597 A JP 12182597A JP 12182597 A JP12182597 A JP 12182597A JP 3426104 B2 JP3426104 B2 JP 3426104B2
Authority
JP
Japan
Prior art keywords
semiconductor package
thin plate
powder
plate component
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12182597A
Other languages
English (en)
Other versions
JPH10313073A (ja
Inventor
善三 石島
淳一 市川
英雄 四方
民夫 高田
Original Assignee
日立粉末冶金株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立粉末冶金株式会社 filed Critical 日立粉末冶金株式会社
Priority to JP12182597A priority Critical patent/JP3426104B2/ja
Priority to US09/076,264 priority patent/US6172415B1/en
Priority to KR1019980017124A priority patent/KR100319786B1/ko
Publication of JPH10313073A publication Critical patent/JPH10313073A/ja
Application granted granted Critical
Publication of JP3426104B2 publication Critical patent/JP3426104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00015Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16151Cap comprising an aperture, e.g. for pressure control, encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、製作性、寸法精
度、放熱性に優れた半導体パッケージ用薄板部品及びそ
の製造方法に関する。なお、本明細書中、Mgはマグネ
シウム、Siはケイ素、Aはアルミニウム、Niはニ
ッケル、Pはリン、Auは金、Cuは銅の元素記号であ
る。
【0002】
【従来の技術】この種の半導体パッケージ用部品は、搭
載チップや用途等の仕様により材質や構造的に各種のも
のが知られている(例えば、特開昭60−226148
号,特開平2−106055号等)。図5にその代表的
な構造を示す。同(a)の構造はピン・グリット・アー
レイ(PGA)型であり、基台1とキャップ2で容器を
形成し、基台1の凹部に半導体チップcをボンドbにて
装着し搭載している。符号3はボンディングワイヤであ
る。同(b)のものは更に基台1とキャップ1で形成さ
れる容器内に樹脂4を充填している構造である。同
(c)の構造はボール・グリット・アーレイ(BGA)
型であり、基台1の凹部に搭載されたチップcを樹脂4
で封止していると共に、基台1上に樹脂基板5を装着
し、その基板5上にボンディングワイヤ3と接続する半
田マスク6及び半田ボール7を設けたものである。同
(d)のものはテープ・ボール・グリット・アーレイ
(T−BGA)型であり、前記BGA型を変形し、樹脂
基板5に代えてベースフイルム5a上に半田マスク6及
び半田ボール7があり、基台1は厚さが各部ほぼ均一
で、チップcが搭載される凹部に応じ外側(図では下方
に)凸の形をしている。この基台はヒートスプレッダー
と称されることもある。同(e)の構造は前記(a)と
同様に基台1とキャップ2で容器を形成しているが、キ
ャップ2に設けられた通気孔2aを有し、容器内にチッ
プcをリードフレームパドル8を介装して搭載している
と共に、ボンディングワイヤ3と接続するリードフレー
ム9を基台1とキャップ2の接合部に設けたものであ
る。
【0003】これらのパッケージを形成している基台1
やキャップ2は、放熱性がよく、比重も小さいアルミニ
ウム又はその合金製のものがあり、厚さが1mm前後の
薄板状をしている。製法的には、溶製薄板材を打ち抜
き、絞り加工や圧印等の塑性加工をして形状出しされる
(特公平6−53297号等)。アルミニウム合金は、
日本工業規格のA5052(組成がA−2.2〜2.
8%Mg−0.15〜0.35%Cr)やA6061
(組成がA−0.8〜1.2%Mg−0.4〜0.8
%Si−0.15〜0.4%Cr)等である。
【0004】なお、材質的には、アルミニウム合金と比
較して比重は高いが、熱伝導性のよい銅又は銅合金製の
ものもある。銅合金は、Cu−2〜12%AやCu−
3%A−2%Si等の溶製材で、前述したアルミニウ
ム合金の場合と同様な方法で製作される。
【0005】
【発明が解決しようとする課題】このような、半導体パ
ケージ用の金属製薄板部品は、チップcを保護する強
さ、薄肉小型軽量で、放熱性の良いことが必須となり、
これに加え寸法精度がよく熱変形しないことも重要であ
る。それは半田リフロー時の熱サイクルによって撓みや
捻れ変形が起こると、接合の不具合や剥離を生じる原因
になるからである。従来のものはこれら性能を充分満足
できるものではなく、更なる性能向上が材質面からも期
待されている。
【0006】また、製法的には、チップ収容用の凹部や
通気孔2aを形成する必要があるが、従来のように薄板
材を絞り加工や圧印等によって形成する場合、凹部の角
部に波打ち状の皺ができたり角部付近に亀裂が生じるこ
とがあり、また、塑性変形によって発生する内部歪によ
って半田リフロー時等に内部応力が増し、熱変形が起こ
り易いという問題がある。なお、この対策としては、応
力除去工程を追加するとか、絞り加工等の金型クリアラ
ンスを工夫したり、薄板素材に予め軟化熱処理を施して
おく手段をとればそれなりに改善できるが、加工費が増
大するばかりでなく、T−BGA型等の基台1のような
形状になると製作が難しい。また、平坦な薄板部材とリ
ング状薄板部材(後者をサポートリングという)とを積
み重ね接合して凹部を形成する製作方法もあるが、接着
剤及び接着工程が必要なためコスト高になること、薄板
部品の平面度が高精度に維持できないという課題があ
る。
【0007】この発明は、以上の背景を基に開発された
ものであり、特に、内部応力及び熱変形が少なく、しか
も製作ないしは加工性に優れた半導体パッケージ用の薄
板部品及びその製造方法を提供することである。他の目
的は以下に説明する内容の中で順次明らかにして行く。
【0008】
【課題を解決するための手段】この発明に係る半導体パ
ッケージ用薄板部品は、段落0005に記載した課題を
一掃するため次のような特長からなる。請求項1の発明
は、図1等に例示される如く、パッケージの基台1又は
キャップ2となる薄板部品10が、Mg:0.4〜0.
8重量%,Si:0.2〜0.6重量%,A:残部で
ある組成の液相焼結されたアルミニウム焼結合金からな
り、内側面のチップ収容用凹部11を含む形状が金型で
サイジングにより形成された構造である。請求項2の発
明は、半導体パッケージの基台1又はキャップ2となる
薄板部品10が、銅粉以外の添加元素を含まない、多孔
質銅焼結材を用いて、内側面のチップ収容用凹部11を
含む形状が、金型でサイジングにより形成されたもので
ある構造である。 請求項4の発明は、図2等に例示され
る如く、半導体パッケージの基台1又はキャップ2とな
る薄板部品10が、チップ収容用凹部周囲を形成してい
るリング状の外縁部材12及び凹部底面を形成している
凹部部材13により構成され、凹部部材13が添加元素
を含まない銅焼結材で、外縁部材12がMg:0.4〜
0.8重量%,Si:0.2〜0.6重量%,A:残
部である組成の液相焼結されたアルミニウム焼結合金か
らなり、両部材12,13が金型で形成されていると共
に、締まりバメ接合又は/及びカシメ接合されている構
造である。
【0009】この構造においては、凹部部材13と外縁
部材12との接合面又は/及び外縁部材12の表面に電
気絶縁層が形成されていることが好ましい。また、外縁
部材12と凹部部材13の有効多孔率がいずれか一方が
10〜30%、他方が5%以下になるようにすることが
好ましい。更に、以上の各発明では、銅焼結材からなる
部材の表面がNi、Ni−P又はAuいずれかのメッキ
膜で覆われていること、また、基台1又はキャップ2の
有効多孔率が最大でも5%以下であることがより好まし
い。
【0010】一方、この発明に係る薄板部品の製造方法
は、段落0006に記載した課題を一掃するため次の技
術要素にて特定される。すなわち、基本製造方法(請求
項9)は、耐熱性金型のキャビティに金属粉末を所定量
充填した状態で、無酸化雰囲気の炉中で加熱して充填金
属粉末を焼結することにより部品形状に近似した多孔質
焼結体を成形した後、その多孔質焼結体を金型を用いて
設計部品形状にサイジングする、ことである。そして、
上記各発明部品に対応して次のように特定される。
【0011】請求項10の製造方法としては、全体組成
が重量比で0.4〜0.8%Mg,0.2〜0.6%S
i,A残部になるように、A粉末とA−Mg合金
粉末及びSi粉末を混合して、凹部付き薄板部品に対応
する所定形状に圧粉成形し、その成形体を露点が25℃
以下の窒素ガス雰囲気中で液相焼結した後、得られた焼
結体を金型を用いてサイジングすることである。請求項
11の製造方法としては、全体組成が重量比で0.4〜
0.8%Mg,0.2〜0.6%Si,A残部になる
ように、A粉末とA−Mg合金粉末及びSi粉末を
混合して、所定形状に圧粉成形及び露点が25℃以下の
窒素ガス雰囲気中で液相焼結してリング状の外縁部材用
焼結体とする。同様に、銅粉末又は酸化銅粉を含む銅粉
末を、金型を用いて所定形状に圧縮成形及び還元性ガス
中で固相焼結して凹部部材用焼結体とする。その後、前
記各焼結体を、サイジングの金型内に配置して所定の密
度と寸法形状になるまで圧縮すると共に、塑性変形させ
て外縁部材の内孔と凹部部材とを締まりバメ接合又は/
及びカシメ接合し一体にすることである。この場合は、
サイジングされる外縁部材用焼結体の表面に、樹脂又は
ワックスからなる電気絶縁皮膜を形成したり、また、サ
イジングする際に外縁部材と凹部部材との圧縮量が異な
るようにすることが好ましい。
【0012】なお、各製造方法においては、前記焼結体
を金型内でサイジングする際に、焼結体の凹部の裏面を
圧縮するパンチ面に点状又は線状の凹部を備えたものを
用い、サイジング過程で図3に例示される如く凹部11
の裏面に突起14を形成したり、成形型にコアロッドを
設けて、図4に例示される通気孔15を形成することも
容易に可能となる。
【0013】
【発明の実施の形態】以下、図1〜図4を参照してこの
発明の形態を説明する。まず、この発明対象である半導
体パッケージ用薄板部品は、図5に示した基台1又はキ
ャップ2を構成するものであり、より具体的には図1〜
図4のような断面形状をした薄板部品として特定され
る。ここで、図1(a)の金属製薄板部品10は全体が
角状をなしており、片側面に半導体チップを収納又は覆
うスペースとして形成された収容用凹部11を持つ形状
である。この凹部11は角形の窪みになっている。同
(b)の金属製薄板部品10は、図5(d)に示したT
−BGA型の形状をしているものである。図2の金属製
薄板部品10は、リング状をなした外縁部材12がアル
ミニウム焼結合金にて構成され、凹部11の底面を形成
している凹部部材13が焼結銅材にて構成されたもので
ある。図3の金属製薄板部品10は、凹部11の窪みと
反対側の外面又は裏面に複数の点又は線状の突起14を
有しているものである。これに対し、図4の金属製薄板
部品10は、凹部11の底面部に通気孔15を有してい
るものである。
【0014】さて、金属の加工歪は変形量が多いほど大
きくなるが、この発明の半導体パッケージ用薄板部品1
0は、粉末冶金法によって凹部11に対応する窪みを設
けた多孔質な焼結体を用いて、金型でサイジングする方
法で製作されたものである。このため、造形された薄板
部品10は、サイジングの圧縮造形において気孔の減少
を伴っており、金属変形量が比較的少ないので、内部歪
が構造的に少ないものとなる。
【0015】この薄板部品10は、ヒートスプレッダー
としても作用するものであるから、熱伝導性のよい金属
であることが望ましく、比較的安価な銅やアルミニウム
が好適なものとなる。このうち、銅は造形性及び熱伝導
性がよいが耐食性の点でやや劣る。アルミニウムは熱伝
導性が比較的劣るが軽いという特長がある。また、焼結
銅は、銅粉を金型で圧縮成形し、或いはセラミックス製
造型に銅粉を所定量充填し、それをアンモンニア分解ガ
ス等の還元性ガス中で銅の融点より低い温度(例えば7
00〜900℃)で焼結して素材とし、その焼結素材を
金型中で圧縮し、設計部品形状にサイジングする。この
場合、銅粉に酸化銅粉を添加した原料粉を用いると、還
元焼結されてシリンケージが大きくなるが、焼結体強度
が比較的高いものとなる。銅粉は、粉末成形金型に薄く
均一に安定して充填されなければならないことから、粉
末流動性がよい粉末形状をしたもので、粒度が100メ
ッシュ篩下のものがよい。粒度は50メッシュ篩下或い
は200メッシュ篩下のもの共に充填性が劣る。焼結銅
製の薄板部品10は、半田リフロー時の加熱又は使用中
に表面酸化して変色することから、一般的にNiメッ
キ、Ni−Pメッキ等の表面処理を施すことが好まし
い。
【0016】アルミニウムは焼結が難しい材料であり、
焼結の時に液相を生じる元素を添加する必要がある。熱
伝導性をあまり低下させない元素としては、Mg、Si
が挙げられる。Mgは、融点が低い50%前後(30〜
70重量%)のMgを含むアルミニウム合金粉の形で添
加すると、低い温度で液相を発生させることができる。
Siは、Si粉の形で添加され、MgをAへ拡散する
のを促進させる働きをする。Mg、Siともに添加量は
全体組成でそれぞれ1重量%以下で充分で、多すぎると
熱伝導性を低下させ、塑性変形し難くなる。好ましい添
加量としては、各種の試験から、全体組成でMg:0,
4〜0.8重量%,Si:0.2〜0.6重量%にする
ことである。また、焼結は、液相発生元素が粒界に残存
する程度の温度と時間で行うことが望ましい。液相発生
元素が完全にA1中に拡散した焼結合金は、熱伝導性が
劣るからである。成形金型への粉末の充填性からは前述
した銅の場合と同様に、アルミニウム粉では粒度が10
0メッシュ篩下のものがよい。A−Mg合金粉及びS
i粉では添加量が少ないことから、60メッシュ篩下の
ものでも、200メッシュ篩下のものでも大差がない。
焼結は窒素ガス中で行われる。この場合、窒素ガスは、
露点が−25℃以下でないと焼結体が変色することがあ
り、焼結炉中の窒素ガスの流量も多いことが望ましい。
また、板状の圧粉体を積み重ねて焼結すると焼結体の外
観が色むらになることがあるので、圧粉体の全面に窒素
ガスが均一に触れるように工夫することが望ましい。
【0017】圧粉体は、ほぼ仕上がり形状に近い形に形
成される。成形密度は、圧粉体を取扱中に損傷し難いよ
うに仕上りの密度に近い高い状態に設定することが望ま
しい。サイジング後の部分密度(気孔率)が異なるパッ
ケージ部品とするために、サイジング圧縮量を考慮し
て、厚さを調整することがある。焼結体のサイジング
は、金型内で上下から圧縮し密度を上昇させると共に塑
性変形させ、所定寸法形状に造成される。
【0018】半導体パッケージが気密構造のときは、パ
ッケージ内には微量な水分の存在が避けられず、リフロ
ー等の加熱処理時にパッケージ内の水分が蒸気となり膨
張して接合部の亀裂、剥離等の損傷が起こる虞があるた
め、通気孔が必要な場合がある。この通気孔は、図5
(e)の通気孔2aのように従来はドリル加工で形成し
ていたが、粉末冶金法で製作すると、成形型にコアロッ
ドを設けるだけで図4のような通気孔15を造形できる
ので、製作性が優れている。また、被サイジング体の一
部、例えば凹部11付近を低密度(有効多孔率が大)に
すると、低密度部の気孔は通気孔として作用する。この
場合、各種の試験からは、有効多孔率が10〜30%で
あれば通気孔として有効に機能すること、有効多孔率が
30%を越えるような密度では材料強度的に低くなり好
ましい状態を維持できないことが分かった。このよう
に、低密度部を設けてそこを通気孔にすれば、ドリル加
工のように別工程が不要で効率よく製作することができ
る利点がある。但し、密度の低い部分が多いと熱伝導性
が悪くなるので、通気が要求されないものでは、有効多
率が5%以下であることが望ましい。
【0019】サイジングでは、焼結体の凹部11の裏面
を押圧するパンチ面(上パンチ)に点状又は線状の凹部
を備えたものを用いて焼結体を押圧すると、焼結体の一
部がパンチの凹部に流動し、図3に示したような突起1
4が形成される。このような突起14は、表面積を大に
して熱放散性を良好にする。また、焼結体密度の低いも
のをサイジングすれば、突起14の部分は比較的低密度
になり、通気孔としても作用する。
【0020】その他の構成を述べる。薄板部品10は、
凹部部材13を添加元素を含まない銅焼結材とし、凹部
周囲のリング状外縁部材12をMg:0.4〜0.8重
量%,Si:0.2〜0.6重量%,A:残部である
組成の液相焼結されたアルミニウム焼結合金とすること
ができる。この構造の特長は、チップcに近い部分を熱
伝導性の良い銅製とし、全体を軽量化するために周りを
アルミニウム合金としたものである。製作は、前述した
と同様に銅焼結体で凹部部材13を、アルミニウム合金
焼結体で外縁部材12をそれぞれ作成し、サイジング金
型内に各々をセットして所定の密度と寸法形状になるま
で圧縮すると共に、塑性変形させて外縁部材12の内孔
と凹部部材13を締まりばめ接合又は/及びカシメ接合
する。
【0021】この構成の薄板部品10は、熱膨張係数が
異なる材料の組合せであるが、接合面が複雑に絡み合う
ので隙間を生じることはない。両部材12,13の密度
を調整することにより熱膨張係数差を少なくすることも
できる。また、銅とアルミニウムの接触は電位差を生
じ、腐食の原因になると考えられるが、許容できない用
途の場合は、サイジングする際に予め焼結体端面部に電
気絶縁層となる合成樹脂又はワックス等の塗膜を設けて
おき、接合することが好ましい。
【0022】また、銅は酸化されて表面が変色し易いの
で、ニッケルメッキを設けることが望ましい。そして、
銅焼結材の凹部部材13とアルミニウム合金の外縁部材
12を接合した構造では、その銅部分にメツキを施す場
合に、サイジング型で両部材を接合するのに先立ち、外
縁部材12のアルミニウム合金焼結体の表面に薄い樹脂
皮膜又はワックス皮膜を設けておき、銅製の凹部部材1
3と接合したのち、メッキ液に入れて銅部材だけにメッ
キ膜を形成させる。アルミニウム合金側は皮膜で覆われ
ているのでメッキ液と反応することがない。この皮膜
は、半田リフロー時の加熱に耐えるポリイミド、エポキ
シ、シリコーン等の樹脂でも、加熱や溶剤を用いて除去
できるワックス類でも要求に応じて選択することができ
る。耐熱性樹脂を用いれば前記した電気絶縁層としても
効果がある。なお、サイジングされたパッケージ部品
は、バレル加工等の表面仕上げ及びバリ取りを行う場合
がある。
【0023】
【実施例1】以下、実施例にってこの発明をより明らか
にする。この実施例は下記の条件で行ったときのもので
ある。 (使用原料粉)原料粉は次の(1)〜(4)を準備し
た。 (1)電解銅粉:粒度100メッシュ篩下 (2)A1粉:粒度200メッシュ篩下 (3)A1−50%Mg合金粉:粒度150メッシュ篩
下 (4)Si粉:粒度150メッシュ篩下 (試料製作) 銅焼結合金製の薄板部品10(基台1)は、前記電解銅
粉に成形潤滑剤を混合し、金型内で圧力5トン/cm
で圧縮し、図1(a)に示した形状に成形した。その成
形体を温度900℃、還元性ガス中で焼結した後、サイ
ジング金型で上下から圧縮し厚さ0.8mmの所定寸法
に造形した。そして、無電解ニッケル(Ni−P)メッ
キを施し試料とした。アルミニウム焼結合金製の薄板部
品10は、前記A1粉に前記A1−Mg合金粉と前記S
i粉とを全体組成が重量比で、A1−0.6%Mg−
0.4%Siになるように添加及び成形潤滑剤とを混合
し、前記した銅焼結合金製と同様の形状に圧力1.5ト
ン/cmで圧縮成形し、露点が−30℃の窒素ガス
中、温度580℃で焼結した後、サイジング金型で上下
から圧縮し厚さ0.8mmの所定寸法に造形し試料とし
た。また、比較用として、純銅板とアルミニウム合金板
(JIS A5052組成)とを所定寸法形状に絞り加
工を行ったものを比較試料とした。 (評価) 以上の各試料である薄板部品10(基台1)を用いて、
凹部11側にエポキシ樹脂を充填して模擬パッケージと
し、温度260℃で加熱し、加熱前後つまりリフロー前
とリフロー後における薄板部品10の平面度(mm)を
調べた。その結果を表1に示す。なお、各試料は10個
づつ製作し、平均の平面度を示している。
【0024】
【表1】
【0025】実施例1からは、圧延板を絞り加工したも
のに比べて、焼結材料製のものは成形後の寸法精度が良
く、加熱しても捻れや撓みが僅かであることが分かる。
これは薄板部品10(基台1)と密着される樹脂基板、
樹脂封止材、或いはキャップとの間に亀裂や剥離を生じ
難いことを現している。
【0026】
【実施例2】実施例2では、アルミニウム焼結合金製の
パッケージ部品の焼結体を前記実施例1と同じ方法で作
製した。異なる点は、外縁部材12の厚さを凹部部材1
3より少し厚くしたことである。この焼結体をサイジン
グする際に、凹部部材13の方は矯正する程度に軽く圧
縮して密度比が24%とし、外縁部材12の方は強圧し
て密度比が97%としたものを試料とした。今一つは、
サイジング金型の凹部11の反対面を押圧するパンチの
押圧面に直径2mmの孔を複数個設けたものを用いて、
凹部部材13も強圧し、薄板部品10の凹部11の反対
面に突起14を形成させた試料を作製した。各試料を蓋
部として箱体を形成し、その箱内に圧縮空気を導入して
箱内空気のリーク状況(通気性試験)を調べた。その結
果、各試料の凹部部材13から空気が漏れることが確認
された。
【0027】
【実施例3】実施例3では、凹部部材13の銅焼結体
と、外縁部材12のアルミニウム合金焼結体を実施例1
の要領で製作した。銅焼結体はアルミニウム合金焼結体
より少し厚く、アルミニウム合金焼結体は密度比を95
%にした。このうち、外縁部材12のアルミニウム合金
焼結体にポリイミド樹脂溶液を塗布及び熱硬化させ皮膜
を形成した。凹部部材13の銅焼結体、樹脂皮膜したア
ルミニウム焼結合金外縁部材12をそれぞれサイジング
金型内にセットし、アルミニウム焼結合金の方は軽く矯
正する程度に、銅焼結体の方は強く押圧して面積を拡張
させ両部材12,13を締まりばめ状態で接合した。そ
して、このパッケージ部品をメッキ液に浸漬し、銅焼結
製の凹部部材13表面に無電解ニッケルメッキを行っ
た。
【0028】この構成の薄板部品10は、チップcに近
い部分を熱伝導性の良い銅製とし、全体を軽量化するた
めに周りをアルミニウム合金としたもので、更に銅製に
ニッケルメッキを施し耐食性を付与し、メッキの際にア
ルミニウム合金に腐食、溶解が起こらないようにアルミ
合金を樹脂で被膜してあり、この樹脂をアルミニウム合
金と銅側との接合面にも存在させて電解腐食を防止した
ものである。製作されたパッケージ部品を温度250度
で加熱して平面度を調べた。その結果、平面度は良好で
あった。
【0029】
【発明の効果】以上、説明したように、この発明に係る
粉末冶金法で作られた半導体パッケージ用薄板部品は、
製作が容易で寸法精度及び加熱による歪が少ないもので
あり、必要に応じて容易に通気性も付与され、また、銅
とアルミ合金の複合部品にすれば、放熱性と軽量を兼ね
備えることが可能である。これにより、集積度の高いチ
ップ搭載したパッケージをはじめ各種半導体パッケージ
用として最適な部材として提供することができ、半導体
パッケージの品質向上に寄与することができる。
【0030】
【図面の簡単な説明】
【図1】 発明対象であるパッケージ用薄板部品の断面
図である。
【図2】 発明対象であるパッケージ用薄板部品の断面
図である。
【図3】 発明対象であるパッケージ用薄板部品の断面
図である。
【図4】 発明対象であるパッケージ用薄板部品の断面
図である。
【図5】 パッケージ用薄板部品を使用した半導体パッ
ケージの断面構造図である。
【符号の説明】
1 基台(薄板部品) 2 キャップ(薄板部品) 10 薄板部品 11 凹部 12 外縁部材(薄板部品) 13 凹部部材(薄板部品) 14 突起 15 通気孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 23/02 H01L 23/06 B 23/06 23/14 M 23/373 23/36 M (56)参考文献 特開 平7−307422(JP,A) 特開 平6−316707(JP,A) 特開 平8−112634(JP,A) 特開 平7−153878(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/06 H01L 23/12 - 23/14 H01L 23/373 B22F 3/10,3/24

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体パッケージの基台1又はキャップ
    2となる薄板部品10が、Mg:0.4〜0.8重量
    %,Si:0.2〜0.6重量%,A:残部である組
    成の液相焼結されたアルミニウム焼結合金からなり、内
    側面のチップ収容用凹部11を含む形状が金型でサイジ
    ングにより形成されたものである、ことを特徴とする半
    導体パッケージ用薄板部品。
  2. 【請求項2】 半導体パッケージの基台1又はキャップ
    2となる薄板部品10が、銅粉以外の添加元素を含まな
    い、多孔質銅焼結材を用いて、内側面のチップ収容用凹
    部11を含む形状が、金型でサイジングにより形成され
    たものである、ことを特徴とする半導体パッケージ用薄
    板部品。
  3. 【請求項3】 前記銅粉に替えて、銅粉に酸化銅粉を添
    加した原料粉を用いたものからなる請求項2の半導体パ
    ッケージ用薄板部品。
  4. 【請求項4】 半導体パッケージの基台1又はキャップ
    2となる薄板部品10が、チップ収容用凹部周囲を形成
    している外縁部材12及び凹部底面を形成している凹部
    部材13により構成され、凹部部材13が添加元素を含
    まない銅焼結材で、外縁部材12がMg:0.4〜0.
    8重量%,Si:0.2〜0.6重量%,A:残部で
    ある組成の液相焼結されたアルミニウム焼結合金からな
    り、 両部材12,13が金型で形成されていると共に、締ま
    りバメ接合又は/及びカシメ接合されている、ことを特
    徴とする半導体パッケージ用薄板部品。
  5. 【請求項5】外縁部材12と凹部部材13との接合面又
    は/及び外縁部材12の表面に電気絶縁層が形成されて
    いる請求項に記載の半導体パッケージ用薄板部品。
  6. 【請求項6】 上記銅焼結材からなる部材の表面がN
    i、Ni−P又はAuいずれかのメッキ膜で覆われてい
    る請求項1からの何れかに記載の半導体パッケージ用
    薄板部品。
  7. 【請求項7】 基台1又はキャップ2の有効多率が5
    %以下である請求項1〜の何れかに記載の半導体パッ
    ケージ用薄板部品。
  8. 【請求項8】 外縁部材12と凹部部材13の有効多孔
    率がいずれか一方が10〜30%、他方が5%以下であ
    る請求項4又は5に記載の半導体パッケージ用薄板部
    品。
  9. 【請求項9】 耐熱性金型のキャビティに金属粉末を所
    定量充填した状態で、無酸化雰囲気の炉中で加熱して充
    填金属粉末を焼結することにより部品形状に近似した多
    孔質焼結体を成形した後、その多孔質焼結体を金型を用
    いて部品形状にサイジングする、ことを特徴とする半導
    体パッケージ用薄板部品の製造方法。
  10. 【請求項10】 全体組成が重量比で0.4〜0.8%
    Mg,0.2〜0.6%Si,A残部になるように、
    粉末とA−Mg合金粉末及びSi粉末を混合し
    て、凹部付き薄板部品に対応した所定形状に圧粉成形
    し、その成形体を露点が25℃以下の窒素ガス雰囲気中
    で液相焼結した後、得られた焼結体を金型を用いて部品
    形状にサイジングする、ことを特徴とする半導体パッケ
    ージ用薄板部品の製造方法。
  11. 【請求項11】 全体組成が重量比で0.4〜0.8%
    Mg,0.2〜0.6%Si,A残部になるように、
    粉末とA−Mg合金粉末及びSi粉末を混合し
    て、所定形状に圧粉成形及び露点が25℃以下の窒素ガ
    ス雰囲気中で液相焼結してリング状の外縁部材用焼結体
    とし、銅粉末又は酸化銅粉を含む銅粉末を、金型を用い
    て所定形状に圧縮成形及び還元性ガス中で固相焼結して
    凹部部材用焼結体とし、前記各焼結体をサイジングの型
    内に配置して所定の密度と寸法形状になるまで圧縮する
    と共に、塑性変形させて外縁部材の内孔と凹部部材とを
    締まりバメ接合又は/及びカシメ接合して一体にする、
    ことを特徴とする半導体パッケージ用薄板部品の製造方
    法。
  12. 【請求項12】 前記サイジングされる外縁部材用焼結
    体の表面に、樹脂又はワックスからなる電気絶縁皮膜を
    形成する請求項11に記載の半導体パッケージ用薄板部
    品の製造方法。
  13. 【請求項13】 前記焼結体をサイジングする際に、外
    縁部材と凹部部材との圧縮量が異なるようにする請求項
    11又は12に記載の半導体パッケージ用薄板部品の製
    造方法。
JP12182597A 1997-05-13 1997-05-13 半導体パッケージ用薄板部品及びその製造方法 Expired - Fee Related JP3426104B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12182597A JP3426104B2 (ja) 1997-05-13 1997-05-13 半導体パッケージ用薄板部品及びその製造方法
US09/076,264 US6172415B1 (en) 1997-05-13 1998-05-12 Thin plate member for semiconductor package and manufacturing method therefor
KR1019980017124A KR100319786B1 (ko) 1997-05-13 1998-05-13 반도체패키지용박판부재및이의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12182597A JP3426104B2 (ja) 1997-05-13 1997-05-13 半導体パッケージ用薄板部品及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10313073A JPH10313073A (ja) 1998-11-24
JP3426104B2 true JP3426104B2 (ja) 2003-07-14

Family

ID=14820872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12182597A Expired - Fee Related JP3426104B2 (ja) 1997-05-13 1997-05-13 半導体パッケージ用薄板部品及びその製造方法

Country Status (3)

Country Link
US (1) US6172415B1 (ja)
JP (1) JP3426104B2 (ja)
KR (1) KR100319786B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189401A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 配線基板及び半導体装置
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US7109520B2 (en) * 2003-10-10 2006-09-19 E. I. Du Pont De Nemours And Company Heat sinks
TW200524114A (en) * 2003-10-06 2005-07-16 Du Pont Heat sinks
US7120019B2 (en) * 2004-08-18 2006-10-10 International Business Machines Corporation Coaxial air ducts and fans for cooling and electronic component
US20060081465A1 (en) * 2004-10-19 2006-04-20 Kobelco Research Institute, Inc. Assembly for sputtering aluminum-neodymium alloys
WO2006068643A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
US20070227390A1 (en) * 2006-03-31 2007-10-04 Richard Palmateer Shaped charges, lead-free liners, and methods for making lead-free liners
JP5176196B2 (ja) * 2006-11-29 2013-04-03 独立行政法人産業技術総合研究所 金属粉末射出成形法による高密度アルミニウム焼結材の製造方法
US7692590B2 (en) * 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
JP2011044570A (ja) * 2009-08-20 2011-03-03 Renesas Electronics Corp 放熱板、半導体装置、および放熱板の製造方法
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
KR102093136B1 (ko) * 2019-01-15 2020-03-25 경기대학교 산학협력단 부식 방지층을 구비하는 분말야금 제품
CN115011848B (zh) * 2022-05-11 2023-03-28 北京理工大学 一种高纯铝合金导线及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
JPH03116854A (ja) * 1989-09-29 1991-05-17 Ngk Insulators Ltd 半導体メモリ装置
JPH03173166A (ja) * 1989-11-30 1991-07-26 Aichi Steel Works Ltd 半導体用放熱基板
JPH06140539A (ja) * 1992-10-26 1994-05-20 Toshiba Material Eng Kk ヒートシンクおよびこれを用いた半導体装置
JPH07240485A (ja) * 1994-02-28 1995-09-12 Nippon Tungsten Co Ltd 半導体基板材料とその製造方法
JPH08186204A (ja) * 1994-11-02 1996-07-16 Nippon Tungsten Co Ltd ヒートシンク及びその製造方法

Also Published As

Publication number Publication date
KR19980086994A (ko) 1998-12-05
JPH10313073A (ja) 1998-11-24
KR100319786B1 (ko) 2002-02-19
US6172415B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP3426104B2 (ja) 半導体パッケージ用薄板部品及びその製造方法
US6114048A (en) Functionally graded metal substrates and process for making same
US5493153A (en) Plastic-packaged semiconductor device having a heat sink matched with a plastic package
EP0813243A2 (en) Material for a semiconductor device carrier substrate and method of producing the same
JP4304749B2 (ja) 半導体装置用部材の製造方法
TWI357788B (ja)
US6569380B2 (en) Enclosure for a semiconductor device
KR20010079642A (ko) 복합 재료 및 그를 이용한 반도체 장치
JPH06244330A (ja) 電子回路装置で使用される熱管理複合材料とその製造方法
US4793967A (en) Cermet substrate with spinel adhesion component
JPH053265A (ja) 半導体搭載用複合放熱基板及びその製造方法
US4743299A (en) Cermet substrate with spinel adhesion component
JP3548991B2 (ja) 放熱基板及びその製造方法
JPH08186204A (ja) ヒートシンク及びその製造方法
US5886269A (en) Substrate and heat sink for a semiconductor and method of manufacturing the same
EP1375688B1 (en) Heat dissipation member for electronic apparatus and method for producing the same
US7174626B2 (en) Method of manufacturing a plated electronic termination
JP2704932B2 (ja) 放熱基板およびその製造方法ならびに半導体装置
JPH06268114A (ja) 半導体装置
JP2003046032A (ja) 銅複合材放熱基板、半導体パワーモジュール及びその製造方法
JP3552587B2 (ja) 複合材料及び半導体装置
JP3160696B2 (ja) 金属複合材料,及びその製造方法とそれを備えたパッケージ
JP2815656B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JP4461513B2 (ja) アルミニウム−炭化珪素系複合材料およびその製造方法
JP2003188324A (ja) 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees