[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH03116854A - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JPH03116854A
JPH03116854A JP25431989A JP25431989A JPH03116854A JP H03116854 A JPH03116854 A JP H03116854A JP 25431989 A JP25431989 A JP 25431989A JP 25431989 A JP25431989 A JP 25431989A JP H03116854 A JPH03116854 A JP H03116854A
Authority
JP
Japan
Prior art keywords
memory device
package
lid
semiconductor memory
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25431989A
Other languages
English (en)
Inventor
Takeshi Suzuki
剛 鈴木
Minoru Ohara
実 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP25431989A priority Critical patent/JPH03116854A/ja
Publication of JPH03116854A publication Critical patent/JPH03116854A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体メモリ装置に関し、−層詳細には、セラ
ミックパッケージ封止型であって、且つ装置を薄形にす
ることを可能とした半導体メモリ装置に関する。
[従来の技術] FAMO3)ランジスタ等は電気的に情報の書き込みが
可能であり、且つ紫外線を照射することで情報の消去が
可能であることから半導体メモリ装置として使用されて
いる。
この半導体メモリ装置としては、例えば、特公昭第57
−41102号公報に開示された装置がある。
この装置は、第6図に示すように、セラミックパッケー
ジ2に導体層4.6が形成され、前記導体層4に半導体
チップ8が上向き(FACEUP)に固定され、前記半
導体チップ8の電極パッド部(図示せず)と前言己導体
層6とがAI ワイヤ10によって電気的に接続される
。そして、セラミックパッケージ2の周縁部に低融点ガ
ラス12を介して透明アルミナ、またはサファイヤから
なる蓋体14を配設して前記半導体チップ8が封止され
るように構成される。なお、導体層6にはリード線16
が取り付けられ、このリード線16が成型されて使用に
供される。
前記公報においては、半導体メモリ装置18を構成する
蓋体14とセラミックパッケージ2とを固定するに際し
、非通気性材料である低融点ガラス12が接着剤として
用いられ、且つ蓋体14とセラミックパッケージ2との
熱膨張率が略等しいことから熱膨張率の差に起因する蓋
体14の剥がれが全くないとの主張がなされている。さ
らに、前記低融点ガラス12はエポキシ樹脂等に・比較
して非通気性材料であるから、当該半導体メモリ装置1
8の気密性が完全であり、高温、高湿下においても外部
より水分が浸入することがなく、従って、電極パッド部
およびAI ワイヤ10等の腐蝕がないとの主張がなさ
れている。
[発明が解決しようとする課題] 然しながら、前記した従来技術に係る半導体メモリ装置
18を構成するセラミックパッケージ2は多孔質体であ
って、その気孔率、すなわち、気孔の容積と多孔性体の
見掛体積(固体の体積+気孔の容積)との100分率比
が5%程度であり、前記セラミックパッケージ2の肉厚
t1 を0.5aunまで薄くすると、パッケージの気
密性および機械的強度が低下するという問題が生じる。
その結果、プリント基板、マザーボード等に搭載される
他のチップ部品が小型化、薄型化へ進行していく中で、
前記半導体メモリ装置の薄型化が達成されないこととな
り、システム全体の小型化が妨げられている。
また、蓋体14の構成素材である透明アルミナの熱膨張
係数とセラミックパッケージ2の熱膨張係数とは厳密に
は異なることもあり、例えば、後述の表1に示すような
熱膨張係数となって、その差が0.8X10−[l/l
: (40〜400℃)となる可能性もあった。従って
、−層過酷な環境条件下では蓋体14が剥がれる可能性
があり、結局、半導体メモリ装置18の気密性が失われ
、当該半導体メモリ装置18の封止が不完全となる可能
性が存在している。
本発明は前記の課題に鑑みてなされたものであって、蓋
体には透明、且つ高強度、低気孔率を有するアルミナを
用い、半導体チップを固定するセラミックパッケージに
は着色された透明、且つ高強度、低気孔率を有するアル
ミナを用いることにより、半導体メモリ装置の気密性を
完全に確保しつつ、半導体メモリ装置自体の厚みを可及
的に薄くすることを可能とする半導体メモリ装置を提供
することを目的とする。
[課題を解決するための手段] 前記の課題を解決するために、本発明は電気的に情報の
書き込みが可能であり、且つ紫外線を照射することで情
報の消去が可能である半導体チップを有する半導体メモ
リ装置であって、前記半導体チップが取り付けられ、且
つ着色された透明アルミナからなるパッケージと、前記
半導体チップが取り付けられたパッケージを封止すると
ともに紫外線を透過可能な透明アルミナからなる蓋体と
、 前記パッケージと蓋体とを接着するガラス部と、 を備えることを特徴とする。
[作用コ 本発明に係る半導体メモリ装置では、半導体チップを固
定するパッケージと前記半導体チップに紫外線を透過出
来る蓋体との両部材を高強度、低気孔率を有するアルミ
ナを用いて構成し、さらに当該両部材の接着を非通気性
材質であるガラスによって行ってい−る。従って、前記
半導体メモリ装置全体を薄く形成、しても、現行の半導
体メモリ装置と同等以上の気密性力よび機械的強度が保
持出来る。また、パッケージと蓋体との熱膨張係数が表
1に示される通り、夫々、?、 l Xl0−’/l:
、?、3X10−’/lテあり、その差が0.2X10
−’/lと、従来例よりも小さくなったので、−層過酷
な環境下においても蓋体が剥がれる可能性がなくなった
[実施例コ 本発明に係る半導体メモリ装置について、好適な実施例
を挙げ、添付の図面を参照しながら以下詳細に説明する
第1図において参照符号20は本実施例に係る半導体メ
モリ装置を示し、前記半導体メモリ装置20においては
、先ず、紫外線を透過する蓋体21が作成される。この
蓋体21は、例えば、以下に示すような製造方法によっ
て作られる透明アルミナが用いられて作成される。
すなわち、当該蓋体21は99.0%以上の純度を有す
るアルミナ粉末を原料として用い、これに酸化イツトリ
ウム、酸化ベリリウムの1種または1種以上を0.05
乃至0.5%、酸化ランタン、酸化カルシウムの1種ま
たは1種以上を0.05乃至0.5%、さらに酸化マゲ
ネシウムを0.01乃至0.1%加え、十分混合した後
、例えば、プレス成形を行う。次いで、800乃至10
00℃で焼成し、さらに真空あるいは還元雰囲気中で1
500乃至1900℃にて焼成したものである。
次に、半導体チップ22が固定されるパッケージ24を
準備する。このパッケージ24は前記99.0%以上の
純度を有するアルミナ粉末に顔料、例えば、Pe、口、
、Ti口2、Craha 、Mn口2、Mob、等の金
属酸化物を前記アルミナ粉末に加えたものを原料として
、前記蓋体21と同一の工程によって得られるものであ
る。前記顔料を加えることで、出来上がったパッケージ
24は、例えば、黒色等の高濃度□色に着色される。な
お、このパッケージ24には導体層26が同時に焼成さ
れる。
次いで、蓋体21の一方の周縁部とパッケージ24の一
方の周縁部に略850℃程度でガラス化するガラス材を
塗布し、850℃程度の熱を加えて前記蓋体21にガラ
ス30を溶着するとともに、前記パッケージ24にガラ
ス32を溶着する。
次いで、半導体チップ22を上向き(FACB UP)
にして導体層26に固定する。そして、半導体チップ2
2の電極パッド部(図示せず)とリードフレーム40と
をAIワイヤ36で接続する、所謂、ワイヤボンディン
グ作業を行う。なお、ワイヤボンディング作業の際にパ
ッケージ24が着色されていることから、略白色のAI
 ワイヤ36を明確に区別することが可能となり、カメ
ラ等°を利用して前記ワイヤボンディング作業の良否判
定等が容易に行なえる。
次いで、ガラス30.32間に低融点ガラス材を塗布し
た後、空気中で350乃至400℃の温度を加えてバイ
ンダ除去を目的とする仮焼を行い、低融点ガラス層38
.39を形成する。その後、400乃至450℃の温度
を空気中6で加えることによって、低融点ガラス層38
.39間士が溶着し、半導体チップ22がパッケージ2
4内に気密に封止されるとともにリードフレーム40が
装着された半導体メモリ装置20が完成する。なお、本
実施例において蓋体21と低融点ガラス38間、および
パッケージ24と低融点ガラス39間にガラス30.3
2を介在させることにより、低融点ガラス38.39の
みで接着するよりも、より強固に密着出来ることが確認
されている。
この場合、本実施例によれば、蓋体21の材質が透明、
且つ高強度、低気孔率を有するアルミナであり、パッケ
ージ24の材質が着色された高強度、低気孔率を有する
アルミナであるので、両部材の熱膨張係数の差が0.2
xlO−’/lと小さく、従って、高温、高湿下におい
ても蓋体21が剥がれるというような不都合は生ぜず、
従って、AI ワイヤ36が腐蝕することで前記半導体
メモリ装置20が故障に至るというような不都合を発生
することはない。
また、ガラス30.32、低融点ガラス38.39は非
通気性の材料であり、且つ蓋体21およびパッケージ2
4の気孔率が0.1%以下の緻密な部材であるので、半
導体チップ22は可及的に密閉される。
さらには、蓋体21およびパッケージ24の強度が52
kg/mm”であり、組み立てられた半導体メモリ装置
20の厚みt (第1図参照)は1,2111111程
度以下にすることも可能である。この場合、パッケージ
24の材質を着色された高強度、低気孔率を有するアル
ミナでなく、従来技術に係る気孔率が略5%のセラミッ
クであるとすると、同一の強度を得るためには、前記厚
みを2 mm程度1こしなければならないことが確g忍
されている。
また、第1図に示す実施例においては、蓋体21は粉末
プレス成形法で作成しているが、これに限らず、第2図
に示すように、グリーンシートを絞り加工した後、焼成
するようにして蓋体42として作成してもよいことはい
うまでもない。
さらに上記の実施例(第1図、第2図)においては、気
密性を高めるためにガラス30.32を用いているが気
密性がさほどに要求されない場合には、第3図に示すよ
うに、ガラス30.32を省略して蓋体21とパッケー
ジ24との接合を低融点ガラス50.51のみによって
行ってもよい。
さらにまた、上記第1図乃至第3図に示す実施例におい
ては着色するためにパンケージ24に顔料を加えるよう
にしているが、これに限らず、第4図に示すように、パ
ッケージ24の内部のみを塗料52等により着色しても
よいことは勿論である。
また、第5図に示すように、当該半導体メモリ装置20
をチップキャリアタイプの構造とすることも可能である
。この場合、端子となる導体層25、内部の導体層26
.29およびシールリングとしての導体層28はパッケ
ージ24と同時焼成され、その後、低融点ガラス54を
溶着することにより蓋体21と接合される。
[発明の効果] 以上のように、本発明によれば、電気的な手段で情報が
書き込まれ、紫外線を照射することによって情報の消去
が可能な半導体メモリ装置において、紫外線導入用の蓋
体と半導体チップ固定用のパッケージとの部材として、
夫々、透明、且つ高強度、低気孔率を有するアルミナお
よび着色された透明、且つ高強度、低気孔率を有するア
ルミナを使用し、さらに、前記蓋体とパッケージとを接
着する部材としてガラスを使用している。この場合、ガ
ラスは非通気性材料であり、蓋体およびパッケージの気
孔率は0.1%以下である。
従って、ガラスおよび高強度、低気孔率を有するアルミ
ナからなる蓋体とパッケージとで囲まれる半導体チップ
は可及的に密閉され、しかも本発明に係るセラミック強
度が従来波に係るセラミック強度(25〜30kg/m
m” )に比術較して略2倍(40kg / m+n 
’以上、好ましくは50kg/mm’以上)の強度を有
しているので、現行の半導体メモリ装置と同等以上の気
密性および機械的強度を保持したままで半導体メモリ装
置の厚みを薄く出来る。また、蓋体とパッケージとの熱
膨張係数の差が0.2X10−’/l: (40〜40
0℃)と小さく、高温、高温下等の悪環境下においても
蓋体が剥がれるような不都合は発生しない。
【図面の簡単な説明】
第1図は本発明の一実施例に係る半導体メモリ装置の断
面説明図、 第2図乃至第5図は本発明に係る半導体メモリ装置の他
の実施例の断面説明図、 第6図は従来技術に係る半導体メモリ装置の断面説明図
である。 20・・・半導体メモリ装置   21.42・・・蓋
体22・・・半導体チップ     24・・・ノクツ
ケージ25.26.28.29・・・導体層  30.
32・・・ガラス36・・・AI ワイヤ

Claims (3)

    【特許請求の範囲】
  1. (1)電気的に情報の書き込みが可能であり、且つ紫外
    線を照射することで情報の消去が可能である半導体チッ
    プを有する半導体メモリ装置であって、 前記半導体チップが取り付けられ、且つ着色された透明
    アルミナからなるパッケージと、前記半導体チップが取
    り付けられたパッケージを封止するとともに紫外線を透
    過可能な透明アルミナからなる蓋体と、 前記パッケージと蓋体とを接着するガラス部と、 を備えることを特徴とする半導体メモリ装置。
  2. (2)請求項1記載の装置において、前記パッケージが
    着色剤を含有する着色された透明アルミナであることを
    特徴とする半導体メモリ装置。
  3. (3)請求項1記載の装置において、前記パッケージが
    着色剤が塗布されて着色された透明アルミナであること
    を特徴とする半導体メモリ装置。
JP25431989A 1989-09-29 1989-09-29 半導体メモリ装置 Pending JPH03116854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25431989A JPH03116854A (ja) 1989-09-29 1989-09-29 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25431989A JPH03116854A (ja) 1989-09-29 1989-09-29 半導体メモリ装置

Publications (1)

Publication Number Publication Date
JPH03116854A true JPH03116854A (ja) 1991-05-17

Family

ID=17263350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25431989A Pending JPH03116854A (ja) 1989-09-29 1989-09-29 半導体メモリ装置

Country Status (1)

Country Link
JP (1) JPH03116854A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319786B1 (ko) * 1997-05-13 2002-02-19 셈보쿠야 아키오 반도체패키지용박판부재및이의제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133652A (en) * 1981-02-12 1982-08-18 Hitachi Ltd Semiconductor device
JPS61283148A (ja) * 1985-06-07 1986-12-13 Mitsubishi Electric Corp 半導体メモリパツケ−ジ装置
JPS6489546A (en) * 1987-09-30 1989-04-04 Toshiba Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133652A (en) * 1981-02-12 1982-08-18 Hitachi Ltd Semiconductor device
JPS61283148A (ja) * 1985-06-07 1986-12-13 Mitsubishi Electric Corp 半導体メモリパツケ−ジ装置
JPS6489546A (en) * 1987-09-30 1989-04-04 Toshiba Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319786B1 (ko) * 1997-05-13 2002-02-19 셈보쿠야 아키오 반도체패키지용박판부재및이의제조방법

Similar Documents

Publication Publication Date Title
CN103178023B (zh) 混合基板、半导体器件的封装方法和封装结构
CN108807636A (zh) 紫外光发光二极管封装结构、紫外光发光单元及其制造方法
JPH03116854A (ja) 半導体メモリ装置
JP2000307022A (ja) 高周波回路のシールド構造
CN111268911B (zh) 焊接组合物、壳体组件及制备方法和电子设备
JP2006302990A (ja) 撮像素子収納用パッケージおよび撮像装置
JPS6288345A (ja) プラスチツク封止固体イメ−ジセンサ−
JP2606357Y2 (ja) 電子部品
JPS63120464A (ja) 固体撮像装置
JP2640976B2 (ja) 電子部品封止用樹脂組成物
JPS5981350A (ja) 封止用樹脂
JPH0884042A (ja) パッケージ部材
JPH01234339A (ja) ガラス膜形成方法
JP2000188348A (ja) 気密パッケージ、その製造用構体、その製造用構体の製造方法および気密パッケージの製造方法
JP2522374Y2 (ja) 固体撮像素子収納用パッケージ
JPS6129541B2 (ja)
JP2004356395A (ja) 電子部品収納用容器
JPH0691162B2 (ja) 電子部品封止用キヤツプとその製造方法
JPS61174766A (ja) 固体撮像装置とその製造方法
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0710495Y2 (ja) 半導体装置
JPS63116462A (ja) 固体撮像装置のシ−リング方法
JPS60202955A (ja) 半導体装置
JPS59188151A (ja) ハイブリツトicの気密封止方法
JP2013222955A (ja) 気密容器