[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010079642A - 복합 재료 및 그를 이용한 반도체 장치 - Google Patents

복합 재료 및 그를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20010079642A
KR20010079642A KR1020017001863A KR20017001863A KR20010079642A KR 20010079642 A KR20010079642 A KR 20010079642A KR 1020017001863 A KR1020017001863 A KR 1020017001863A KR 20017001863 A KR20017001863 A KR 20017001863A KR 20010079642 A KR20010079642 A KR 20010079642A
Authority
KR
South Korea
Prior art keywords
composite material
component
sic
ceramic
thermal expansion
Prior art date
Application number
KR1020017001863A
Other languages
English (en)
Inventor
시니찌 야마가따
가즈야 가미따께
유가꾸 아베
아끼라 후꾸이
Original Assignee
오카야마 노리오
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오카야마 노리오, 스미토모덴키고교가부시키가이샤 filed Critical 오카야마 노리오
Publication of KR20010079642A publication Critical patent/KR20010079642A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/56—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides
    • C04B35/565—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides based on silicon carbide
    • C04B35/573—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides based on silicon carbide obtained by reaction sintering or recrystallisation
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/5093—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials with elements other than metals or carbon
    • C04B41/5096—Silicon
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C04B41/88—Metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249956—Void-containing component is inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249956—Void-containing component is inorganic
    • Y10T428/249957—Inorganic impregnant

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Manufacture Of Alloys Or Alloy Compounds (AREA)

Abstract

본 발명은 고열 전도성이고 경량이며, 특히 반도체 소자 및 세라믹으로 이루어지는 열팽창 계수의 정합성이 좋고, 세라믹과의 반금속을 주성분으로 하는 복합 재료로 이루어지는 부재 및 그것을 사용한 반도체 장치를 제공하는 것이다.
세라믹으로 이루어지는 3차원 그물망 구조체의 간극에 반금속을 함유한 용융 후 석출한 성분이 충전되며 그 열팽창 계수가 6 ppm/℃ 이하, 그 열전도율이 150 W/mㆍK 이상인 복합재료 및 그것을 사용한 반도체 장치이다. 이 재료는 세라믹을 주성분으로 하는 다공체의 공극에 반금속을 함유한 성분을 용침함으로서 얻을 수 있다.

Description

복합 재료 및 그를 이용한 반도체 장치 {Composite Material and Semiconductor Device Using the Same}
최근 반도체 장치 (반도체 소자를 사용한 각종 디바이스, 이하 동일)의 고속 연산ㆍ고집적화에 대한 시장의 요구는 급속히 높아지고 있다. 그와 동시에 이 장치의 반도체 소자 탑재용 방열 기판 (이하 단순히 방열 기판이라고 한다)에는, 이 소자로부터 발생되는 열을 보다 더 효율적으로 제거하기 위해 그 열전도율의 향상이 요구되어 왔다. 또한 반도체 소자 및 방열 기판에 인접 배치된 반도체 장치내의 다른 부재 (주변 부재)와의 열에 의한 비틀림을 한층 더 작게 하기 위해서 보다 더 그에 가까운 열팽창 계수를 갖는 것이 요구된다. 구체적으로는 반도체 소자로서 통상 사용되는 Si, GaAs의 열팽창 계수는 각각 4.2×10-6/℃, 6.5 ×l0-6/℃이며, 반도체 장치의 엔벨로프재로서 통상 사용되는 알루미나 세라믹의 열팽창 계수는 6.5×10-6/℃ 정도인 것으로, 방열 기판의 열팽창 계수는 이들의 값에 가까운 것이요구된다.
또한 최근의 전자 기기의 응용 범위가 현저한 확장되고 있고, 반도체 장치의 실용 범위이나 실용 성능은 보다 한층 다양화되고 있다. 그 중에서도 고출력의 교류 변환 기기, 주파수 변환 기기 등의 소위 반도체 파워 디바이스의 수요가 증가하고 있다. 이들 디바이스로서는, 반도체 소자로부터의 발열이 반도체 메모리나 LSI와 비교하여 수배에서 수십배 (예를 들면, 통상 수십W)에 미친다. 이 때문에 이들 기기에 사용되는 방열 기판은 그 열전도율을 각별히 향상시킴과 동시에 그 열팽창 계수를 주변 부재의 열전도율에 한층 가까이할 필요가 있다. 따라서 그 기본 구조는, 통상 이하와 같이 되어 있다. 우선 Si 반도체 소자를 전기 절연성과 열전도성이 우수한 질화 알루미늄 (이하 단순히 AlN이라고도 한다)세라믹으로 이루어지는 제1 방열 기판상에 놓는다. 이어서, 그 제1 방열 기판하에 구리나 알루미늄과 같은 고열 전도성의 금속으로 이루어지는 제2 방열 기판을 배치한다. 또한 이 제2 방열 기판하에 이것을 수냉 또는 공냉할 수 있는 방열 구조체를 배치한다. 이상과 같은 구조에 의해서 외부로 지체 없이 열을 밀어낸다. 따라서 제2 방열 기판은 이 제1의 방열 기판으로부터 받아 들인 열을 그 밑의 방열 구조체에 지체없이 전달할 필요가 있다. 이 때문에 제2 방열 기판으로서는 높은 열전도율을 가짐과 동시에 특히 그 열팽창 계수가 제1 기판의 열팽창 계수에 가깝다는 것이 중요한 과제이다. 예를 들면 제2 방열 기판은, 6×1O-6/℃ 이하의 낮은 열팽창 계수를 갖는 것이 요구 된다.
이러한 방열 기판에는, 종래부터 예를 들면 W나 Mo를 주성분으로 한 복합 합금으로 이루어지는 것이 사용되어 왔다. 이들 기판은 원료가 비싸기 때문에 비용이 높아짐과 동시에 중량이 커진다고 하는 문제가 있었다. 그래서 최근 각종의 알루미늄 (이하 단순히 Al라고도 말한다)의 복합 합금이 염가이며 경량인 재료로서 주목받게 되어 왔다. 그 중에서도 Al과 탄화 규소 (이하 단순히 SiC이라고도 말한다)를 주성분으로 하는 Al-SiC계 복합 재료는 이들 원료가 비교적 염가이고, 경량 또한 고열전도성이다. 또한 통상 시판되는 순수한 Al, SiC 단체의 밀도는 각각 2.7 g/cm3정도, 3.2 g/cm3정도, 열전도율은 각각 240 W/mㆍK 정도, 200 내지 300 W/mㆍK 정도이다. 또한 순수한 SiC 단체, Al 단체의 열팽창 계수는 각각 4.2×10-6/℃ 정도, 24×1O-6/℃ 정도이고, 이들의 중량비를 달리함으로써 넓은 범위의 열팽창 계수를 얻을 수 있다. 따라서 이러한 점에서도 유리하다.
그래서 Al과 세라믹을 조합한 몇개의 복합 재료가, Al-SiC계를 중심으로 개발되어 왔다. 예를 들면 특허 공개(평) 8-222660호 공보, 특허 공개(평) 8-330465호 공보, 특허 공개(평) 1-501489호 공보 및 특허 공개(평) 2-343729호 공보에 기재된 발명에서는 용침법 또는 주조법에 의해서 또한 특허 공개(평) 9-157773호 공보의 발명에서는 혼합 분말의 성형체를 핫 프레스에 의해 각각 제작한 복합 재료가 소개되어 있다. 또한 Al-SiC계에 Si를 첨가한 복합 재료가 미국 특허 제 5,006,417호에 개시되어 있다. 그 재료는 금속 매트릭스 중 이에 고용하지 않은 조직 강화재 (reinforcement materia1, 예를 들면 Al-SiC-Si계이면, 조직 강화재는SiC 및 Si이다)를 분산시킨 복합 재료가 개시되어 있다. 본 발명의 목적은 열팽창 계수가 큰 수지-유리계의 회로판과 그것에 탑재되는 열팽창 계수가 작은 세라믹 부재 사이에 개재되며 이들의 중간 열팽창 계수를 갖는 경량 부재를 제공하는 것이다. 이러한 복합 재료의 특징은 낮은 밀도, 낮은 열팽창 계수 및 양호한 열전도성을 가지며, 치수 안정성 (dimensional stabi1ity)와 조형성 (formabi1ity)이 좋다는 것이다. 예를 들면 대표적인 재료로서 40 내지 60 체적%의 Al 매트릭스 중에 반(半)금속인 Si을 10 내지 40 체적%, SiC를 10 내지 50 체적% 분산시킨 재료가 있다. 그러나 그 가장 바람직한 사례 (표 1의 시료)에 의하면 Al량이 45 내지 55 체적% (중량부도 거의 같은 정도)로 그 열팽창 계수는 8 내지 9×1O-6/℃ 정도이다. 따라서 이 재료의 열팽창 계수는 3 내지 6×1O-6/℃ 정도의 세라믹하고는 부합하지 않는다. 이 재료는, 이상의 성분으로 이루어지는 혼합 분말을 금속 성분의 융점 이상의 온도로 고화함으로써 얻고 있다. 또한 도 2에 의하면 Al-SiC-Si계 재료로서는 SiC 또는 Si의 양이 약 70체적% 이상인 경우 6×1O-6/℃ 이하의 열팽창 계수가 얻어진다고 추측된다. 또한 본 발명에 의하면 이 성분계에서는 그 조성은 불명확하지만 바람직한 조성이면 120 W/mㆍK 정도까지의 열전도율의 재료를 얻을 수 있다. 그 외에도 액상 소결법에 의해서 얻을 수 있는 재료의 연구가 행하여 지고 있다. 또한 Al에 대신에 Cu를 사용한 복합 재료도 동일한 관점에서 유용한 재료이다. 본 발명에서는 이들 재료를 이하 제1군의 복합 재료라고 한다.
그러나, 제1군의 복합 재료는 높은 열전도율은 갖지만, Al이나 Cu의 열팽창계수가 크기 때문에 열팽창 계수가 작은 SiC의 양을 많이 하지 않으면 6×lO-6/℃ 정도의 낮은 열팽창 계수의 복합 재료를 얻을 수 없다. 따라서 높은 경도를 갖는 SiC의 양이 많아지기 때문에 그 분말의 성형이나 성형체의 소결이 어렵다. 또한 최근에는 예를 들면 핀 형상과 같이 복잡한 형태의 것도 요구되고 있다. 따라서 이러한 것으로는 마무리 가공에 상당한 손을 들이지 않으면 안된다.
한편, 제1군의 재료에 비하여, 열팽창 계수가 작도록 경량인 규소 (Si)와 탄화규소 (SiC)를 복합화한 재료도 개발이 진행되고 있다. 예를 들면 특허 공개(평) 5-32458호 공보에는, Si외의 반도체 소자의 제조 공정에서 동소자를 형성하는 소재를 열 처리할 때에 이것을 유지하는 재료로서 사용되는 Si-SiC계 복합 재료가 소개되어 있다. 이 재료는 철의 양을 5 ppm 이하로 한 고순도의 SiC 분말을 1500 내지 2300 ℃의 온도 범위내에서 소결한 다공체 중에 용융 Si을 용침하는 방법으로 얻을 수 있다. 또한 예를 들면 문헌(Advanced Structural Inorganic Composites (1991 연간)의 421 내지 427 쪽)에는 SiC양이 약 70 체적% 이하인 Si-SiC계 복합 재료가 소개되어 있다. 이 재료는 모두 고순도 SiC 분말, 탄소 (C) 분말을 준비하고 그 혼합물로 이루어지는 성형체를 반응 소결한 것이다. 표 2에는 최고 186.6 W/mㆍK의 재료가 기재되어 있다. 그러나 이들 재료를 반도체 장치의 방열 기판 외의 부재에 활용한 사례 보고는 아직도 없다. 이들 재료를 본 발명에서는 이하 제2군의 복합재료라고 한다.
본 발명의 목적은 제1군의 재료의 상기 문제점을 해소함과 동시에 제2군의재료를 개량하여 반도체 장치용의 부재로서 유효하게 이용할 수 있도록 하는 것이다.
<발명의 개시>
본 발명의 복합 재료는 세라믹 (제1 성분)으로 이루어지는 3차원 그물망 구조체의 간극에 반금속을 포함하는 용융 후 석출한 성분 (제2 성분)이 충전되어 있고, 열팽창 계수가 6×10-6/℃ 이하, 열전도율이 150 W/mㆍK 이상인 복합 재료이다. 또한 본 발명의 재료에는 세라믹이 탄화규소 (SiC)를 포함하는 것 또한 반금속이 규소(Si)인 것도 포함된다. 또한 본 발명에는 이상의 재료를 사용한 반도체 장치용 부재 및 동 부재를 사용한 반도체 장치도 포함된다.
본 발명은 각종 장치ㆍ기기에 사용되는 복합 재료, 특히 반도체 장치의 방열 기판에 유용한 높은 열전도성과 낮은 열팽창 계수를 갖는 복합 재료에 관한 것이다.
도 1은 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 2는 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 3은 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 4는 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 5는 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 6은 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 7은 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 8은 본 발명의 반도체 장치의 한 예를 나타내는 도면이다.
도 9는 본 발명 실시예의 반도체 장치의 방열 구조체를 설명하는 도면이다.
도 10은 본 발명 실시예의 반도체 장치의 방열 기판을 설명하는 도면이다.
도 11은 본 발명 실시예의 반도체 장치의 하우징 및 캡 부분을 설명하는 도면이다.
도 12는 본 발명의 다른 실시예의 반도체 장치의 케이스 및 두껑의 부분을 설명하는 도면이다.
<부호의 설명>
1은 방열 기판, 2는 패키지 본체, 3은 고열 전도성의 수지층, 4는 반도체 소자, 5는 접속층, 6은 다이 부착부, 7은 결합 와이어, 8은 금속 리드핀, 9는 캡, 10은 땜납 볼, 11은 폴리이미드 수지 제조의 테이프, 12는 구리박 회로, 13은 지지 링, 14는 배선 기판, 15는 수지, 16는 리드 프레임, 17은 절연 필름, 18은 몰드수지, 19는 알루미늄 제품의 핀, 20은 실리콘 수지, 21은 방열 구조체, 22는 제1 기판, 23은 케이스, 24는 뚜껑, 25는 구멍
(실시의 형태 1)
본 발명의 복합 재료는, 세라믹으로 이루어지는 제1 성분이 3차원 그물망 구조체를 형성하고 있으며 그 그물망의 간극에 제2 성분인 반금속을 포함하는 성분이 충전되어 있다. 제2 성분은 반 금속을 포함하지만 이외에 금속과 제1 성분의 양자간에서 형성되는 화합물 및 금속, 반금속 및 제1 성분의 3자간에서 형성되는 합금이나 화합물을 포함할 수 있다. 이 경우 제2 성분을 구성하는 적어도 1종의 성분이, 용융 후 석출한 형태로 존재한다. 이 재료는, 예를 들면 제1 성분인 세라믹 입자를 주체로 하는 다공체를 제작한 후 그것을 제2 성분에 접촉시킨 상태로 제2성분 중의 적어도 1종의 성분의 용융점 이상의 온도까지 승온하고 제2 성분의 융액을 세라믹 다공체의 빈 구멍내에 용침함으로써 얻는다.
또 본 발명의 세라믹으로 이루어지는 3차원 그물망 구조체로서는, 세라믹 입자가 서로 부분적으로 밀착하고 있고, 이들 입자 사이의 밀착부에는 주성분이 되는 세라믹 이외의 성분이 존재할 수 있다. 예를 들면 SiC-Si계에서는 SiC 입자의 밀착 부분에는 Si가 존재한다. 복합 재료 중의 세라믹 입자의 작은 것은 후술하는 용침전의 예비 소성 또는 용침 단계에서 큰 입자와 결합하는 경우가 있다. 예를 들면 SiC-Si계에서는 SiC의 최종 평균 입경이 커진다. 또한 동 그물망 구조체의 간극에는 제2 성분이 차 있다. 이 제2 성분 중에는 반금속이 포함되고, 이 반금속 및(또는) 공존하는 금속이 용융한 후 응고 석출한 상태로 존재한다.
본 발명의 복합 재료를 구성하는 제1 성분에는 예를 들면 주성분이 탄화 규소 (SiC), 질화 규소 (Si3N4), 질화 알루미늄 (AlN) 및 질화 붕소 (BN)로 이루어지는 세라믹 (열팽창 계수가 5×10-6/℃ 이하이고, 비교적 높은 열전도율을 갖는 것)을 들 수 있다. 또한 반금속에는, 주기율표의 3b 족 및 4b 족에 속하는 것 (이들은 반금속라고도 불린다) 중에서도, 예를 들면 규소 (Si), 게르마늄 (Ge), 탄소 (C, 다이아몬드나 그라파이트) 붕소 (B) 및 이들의 혼합물 (열팽창 계수가 85×1O-6/℃이하이며, 비교적 높은 열전도율을 갖는 것)을 들 수 있다. 또한 「반 금속을 포함하는 제2 성분」중의 상기 반금속 이외의 성분에는 예를 들면 알루미늄(Al),구리(Cu), 은(Ag), 금(Au), 망간(Mn), 텅스텐(W) 및 몰리브덴(Mo)을 주성분으로 하는 금속 재료 (열전도율이 140 W/mㆍK 이상의 것)을 들 수 있다.
본 발명의 복합 재료 중에 있어서, 3차원 그물망 구조체를 형성하는 세라믹 입자의 평균 입경은 30 ㎛ 이상인 것이 바람직하다. 평균 입경이 30 ㎛ 미만으로서는 입자 계면의 열의 산란이 많아져 열전도율이 현저히 저하되기 때문이다.
본 발명의 제1 성분은, 먼저 예시된 세라믹 중에서도 특히 염가이며 열전도율이 높은 탄화규소 (SiC)를 포함하는 것이 바람직하다. SiC의 밀도는 3.2 g/cm3정도로 경량이고, 열전도율은 세라믹 중에서도 우수하고 200 내지 300 W/mㆍK 정도이다. 특히 그 열팽창 계수는 4.2×10-6/℃ 정도이고, Si 반도체 소자나 동 소자를 직접 탑재하는 AlN 세라믹 기판의 열팽창 계수와 거의 동일하기 때문이다.
세라믹 성분이 주성분으로서 SiC를 포함하는 경우에는, 복합 재료 중 SiC의 양은 50 질량% 이상인 것이 바람직하다. 이에 의해서 통상 200 W/mㆍK 이상의 높은 열전도율의 재료를 얻을 수 있다. 50 질량% 미만이 되면 용침전의 다공체의 형상 유지가 어려워지기 때문이다. 바람직한 상한은 90 질량%이며 이 양을 초과하면 공극율이 낮아져서 제2 성분의 용융물의 용침이 어려워지기 때문이다.
본 발명의 복합 재료가 바람직한 반금속 성분은 규소이다. 규소는 반금속 중에서는 비교적 열전도성이 우수하고, 낮은 열팽창 계수를 갖기 때문이다.
특히 제2 성분이 반금속의 Si인 Si-SiC계 복합 재료의 경우, Si 반도체 소자나 세라믹 기판과의 열팽창 계수의 차가 거의 없어진다. 이 때문에 이들을 상호접속할 경우, 열 응력에 의한 변형이나 손상이 발생하는 확률이 매우 작아진다. 또한 양 성분의 조성 비율에 따르지 않고 거의 동일한 낮은 열팽창 계수 (통상 4×10-6/℃ 정도)의 것을 얻을 수 있다. 다만 Si의 열전도율은, 145 W/mㆍK 정도이기 때문에 Al-SiC계나 Cu-SiC계와 같이 예를 들면 300 W/mㆍK를 초과할 것과 같은높은 열전도성의 것은 얻기 어렵다. 그러나 통상 150 W/mㆍK 이상의 열전도율의 것을 얻을 수 있다.
또한 재료 중의 불순물의 양을 1 중량% 이하로 제어함으로써, 보다 높은 열전도율의 복합 재료를 얻을 수 있다. 여기서 말하는 불순물이란 주성분 (주성분이란 예를 들면 SiC-Si계의 경우는 SiC와 Si이며 SiC-Si-Al계에서는 SiC, Si 및 Al 이다)이외의 전이 금속 원소 (양이온 불순물이라고도 한다)와 산소이다. 이 중 특히 세라믹 입자 중의 철금속 원소 (Fe, Ni 및 Co)의 양을 100 ppm 이하로 제어하는 것이 바람직하다. 이와 같이 성분 중 불순물의 양을 억제함에 따라, 200 W/mㆍK를 초과하는 매우 높은 열전도성의 재료를 얻을 수 있다.
제2 성분에 Si를 선택하고, 제1 성분을 SiC 대신에 Si3N4, AlN 및 BN을 선택하여도 Si-SiC계와 유사한 특성을 갖는 복합 재료를 얻을 수 있다. 다만 Si3N4는 SiC와 비교하여 열전도율이 낮고 (통상 100 내지 l50W/mㆍK 정도), AlN은 SiC와 비교하여 기계적인 강도가 낮다 (통상 SiC의 50 내지 60 % 정도). BN은 원료가 고가이다. 이 때문에 이들은 본 발명이 목적으로 하는 용도에는 SiC에 비하여 불리하다. 그러나 이들은 Si3N4는 기계적인 강도가 우수하고 (통상적으로 굽힘 강도가SiC의 1.5 내지 2 배), AlN은 높은 열전도율과 낮은 열팽창 계수를 갖고 있다. 또한 이들은 우수한 전기 절연성도 겸비하고 있다. 또한 BN은 열전도율이 높고 (통상 500 W/mㆍK 이상) 낮은 열팽창 계수 (통상 4×l0-6/℃ 정도)와 높은 기계적 강도 (통상 굽힘 강도가 SiC의 1.5 내지 2배)를 갖고 있다. 따라서 이들의 특징을 살리면 충분히 실용에 제공할 수 있는 재료가 된다.
본 발명의 복합 재료의 제2 성분에는 반금속에 가하여, 상기한 것과 같이 Al, Cu, Ag, Au, Mn 등의 금속 성분을 포함할 수 있다. 이들 성분을 첨가하는 목적은 반금속의 융점이 예를 들면 Si나 B와 같이 높은 경우, 제2 성분의 용침 온도를 내리고 용침을 보다 용이하게 하기 위해서이다. 단, 이들 성분이 지나치게 첨가되면 복합 재료의 열팽창 계수가 커지기 때문에, 그 양은 반금속의 종류 및 양에 따라 달라지지만 복합 재료 전체에 대하여 20 질량% 이하, 또한 10 질량% 이하로 하는 것이 바람직하다. 또한 W나 Mo는 고열 전도성으로 열팽창율이 낮기 때문에, 제2 성분으로서는 바람직한 성분이지만 융점이 높다. 이들 성분을 이용할 경우에는 이들보다 저융점의 반금속이나 금속과 함께 제2 성분으로서 사용하거나 또는 상기와 같이 제1 성분의 분말에 소량을 미리 배합하여 사용한다.
본 발명의 복합 재료의 제조 방법에 대하여 이하에 진술한다. 원료인 세라믹 분말에는 순도가 높고 (바람직하게는 99.9 % 이상) 결정형 및 열전도성이 우수한 종류의 것을 사용하는 것이 바람직하다. 전이 금속 등의 불순물 (양이온 불순물)이나 산소나 질소는, 세라믹 중의 퍼논에 의한 열전도를 방해한다. 예를 들면SiC, Si3N4, AlN 및 BN을 제1 성분으로 하는 경우에는 그 열전도성을 손상시키는 철족 원소 (Fe, Ni, Co) 등의 전이 금속 불순물 (양이온 불순물이라고도 한다) 또는 산소나 질소의 함유량이 적은 (바람직하게는 모두 질량비로 1OO ppm 이하)의 것을 선택하는 것이 바람직하다. 또한 예를 들면 SiC를 제1 성분으로할 경우에는 본질적으로 열전도성이 우수한 예를 들면 6H형 또는 4H형의 결정형의 것을 선택하는 것이 바람직하다. Si3N4을 제1 성분으로 할 경우에는 열전도성이 우수한 β 결정형의 것을 선택하는 것이 바람직하다. 또한 통상의 세라믹 소결체와같이 치밀화하는 목적으로 굳이 소결조제를 첨가할 필요는 없다. 이들 성분은 세라믹 본래의 열전도성을 손상시키기 때문이다. 또한 제2 성분 중의 반금속이나 필요에 따라서 이것과 공존하는 금속도 동일한 이유에 의해 산소나 질소 등의 불순물이 적고, 순도가 높으며 (통상은 99.9 % 이상) 결정형 및 열전도성이 우수한 종류의 것을 사용하는 것이 바람직하다.
본 발명의 복합 재료는, 제1 성분의 분말의 다공체를 제작하고 그 공극내에 제2 성분을 구성하는 반금속이나 금속의 적어도 1종의 성분을 용융시켜, 용침함으로써 얻을 수 있다. 또 제1 성분의 분말에는, 세라믹 분말 이외에 필요에 따라 제2 성분을 구성하는 반금속 또는 금속으로 이루어지는 성분의 일부를 포함할 수 있다. 소위 미리 배합에 의한 용침법이다. 이 방법은 특히 제1 성분 중의 세라믹 성분의 양이 적으며 공극량이 많아져 성형체의 형상 유지가 곤란할 경우 형상을 유지하기 위해서, 또는 제2 성분을 용침할 경우 동 성분 융액과 세라믹 입자의 습윤성을 좋게 하기 위해서 유리하다. 예를 들면 탄소 (C)를 미리 배합하여 제1 성분에 Si를 사용할 경우, 양자의 계면에서의 반응에 의해서 SiC가 생겨, 그 결과 Si의 용침이 촉진된다. 또한 C을 미리 배합하면 혼합 분말의 윤활성이 높아져 성형이 용이해 진다. 또한 필요에 따라 제1 성분 및(또는) 제2 성분 중에, 용침시의 용융 성분의 습윤성을 향상시키는 소량 (바람직하게는 통상 열전도성을 손상시키지 않은 1 질량% 미만)의 금속 성분을 첨가할 경우도 있다. 또한 제1 성분의 세라믹 분말은 입도가 다른 2종의 분말의 혼합물로 하면 단일 입도의 것만의 경우와 비교하여 분말의 부피 밀도가 오르고 성형시의 압축성이 향상된다. 혼합되는 입도가 다른 분말의 평균 입경의 비를 특히 대:소로 1.5 내지 1:15의 범위내로, 이들의 혼합 질량비를 대:소로 2:1 내지 4:l의 범위내로 제어하면 용이하게 성형 밀도 60 % 이상의 성형체를 얻을 수 있다. 다만, 이상의 경우라도 세라믹 원분말의 평균 입경은 적어도 30 ㎛ 이상으로 하는 것이 바람직하다. 평균 입경이 30 ㎛ 미만이 면 입자 계면에서의 열의 산란 기회가 증가하고 열전도율이 저하되기 쉽기 때문이다. 또, 이 입도 조정은 원료 분말 및(또는) 유기질 결합제를 첨가하여 조립한 과립의 어느 형태로 하여도 좋다.
제1 성분 분말의 성형에 있어서는, 적합한 유기질 결합제를 사용하고 이미 알려진 성형 수단에 의해서 행한다. 형상의 부여는 용침전이면 비교적 용이하게 할 수 있다. 예를 들면 성형시에 금형에 의해서 행할 수 있고 결합제의 제거 후의 다공체의 단계에서 연삭으로 행할 수도 있다. 제2 성분의 용침량을 결정하는 이 다공체의 공극율은 성형 밀도나 결합제의 양을 제어하면, 상당히 넓은 범위로 변화시킬 수 있다. 본 발명의 재료로서는 상기한 것과 같이 세라믹 다공체에는 소결 조제가 거의 포함되지 않고, 또한 제2 성분의 용융점이 세라믹의 소결 수축 온도 보다도 낮은 온도이기 때문에, 수축에 의한 변형은 용융시에 거의 생기지 않는다. 이 때문에 대형 형상이나 복잡 형상의 것이어도 거의 변형하지 않기 때문에 네트 쉐이프한 용융체를 용이하게 얻을 수 있다. 당초부터 제1ㆍ제2 양성분을 혼합하고 소결하는 소위 소결법으로는 소결시의 수축 변형이 생기기 쉽지만, 그에 비하여 본 발명의 용침법은 이상의 점에서 유리하다. 또한 반금속을 포함하기 때문에 상기 제1군의 복합 재료와 비교하여 용침 후라도 기계 가공이 매우 쉬워진다.
또 필요에 따라 제1 성분으로 이루어지는 다공체를 가압 용기내에 배치하고 제2 성분의 융액을 가압 용침할 경우도 있다. 용침 공정으로서는 제2 성분의 다면에 걸친 용출을 막기 위해서 제1 성분의 다공체의 필요한 면상에 미리 동 성분의 융액을 누설하지 않은 세라믹의 얇은 피막 (용출 방지층)을 형성하여 두면, 형성면에는 용출부가 없는 용침체를 얻을 수 있다. 예를 들면 도9 및 11에 나타낸 복잡 형상의 것을 제작할 경우에는 모두 l00 mm×150 mm의 저면 이외의 모든 면에, 이 층을 형성하여 두면 핀이나 상자형의 부분에는 제2 성분의 용출부는 생기지 않는다. 이 때문에 용출부 제거의 수고가 대폭 줄어든다. 또 성형체는 유기 결합제를 가열 제거한 후 그 공극율을 조정하거나 취급하기 쉽게 하기 때문에 용침전에 비산화성 분위기중, 통상 1000 내지 1800℃ 정도의 온도 범위내에서 예비 소성될 수도 있다.
본 발명의 복합 재료는 그 열팽창 계수가 6×10-6/℃ 이하로 낮다. 이 때문에 본 발명의 복합 재료로 이루어지는 부재를 Si 반도체 소자나 예를 들면 세라믹이나 W, Mo와 같이 열팽창 계수가 작은 반도체 장치용 부재와 접속하여 사용할 경우에는 종래에 없는 높은 신뢰성의 열설계가 용이할 수 있게 된다. 도 1 내지 7에는 세라믹으로 이루어지는 부재와 방열 기판을 사용한 반도체 장치 (통칭 세라믹 패키지)의 구조 사례를 나타낸다. 이들 장치의 부재에 본 발명의 재료는 적합하다. 도의 주된 부재는 1이 방열 기판, 2가 주로 세라믹으로 이루어지는 패키지 본체 (또는 엔벨로프 기재라고도 한다), 4가 반도체 소자, 5가 접속층이다. 도 1 및 도 7의 것은 패키지 본체 2를 사이에 두고 반도체 소자 4와 방열 기판 1이 각각의 접속층 5를 통하여 직접 본체 2에 접속되어 있다. 도 2 내지 도 6의 것은 모두 반도체 소자 4가 접속층 5를 통해 방열 기판 1에 직접 접속되어 있다. 또한 도 8에는 본 발명의 재료가 특히 유용한 파워 모듈용의 반도체 장치의 한 예를 모식적으로 나타낸다. 이 도로 반도체 소자 4를 탑재한 제2 기판 22는 도시하지 않지만 실제로는 예를 들면 2행 3열에 분할 배치되어 있다. 또 반도체 소자의 입출력 리드에 대해서는 생략되어 있다. 또 도 1 내지 8에 있어서 6은 다이 부착부, 7은 결합 와이어, 8은 금속 리드핀, 9는 캡, 10은 땜납 볼, 11은 폴리이미드 수지 제품의 테이프, 12는 구리박 회로, 13은 지지 링, 14는 배선 기판, 15는 수지, 16은 리드 프레임, 17은 절연 필름, 18은 몰드 수지, 19는 알루미늄 제조의 핀, 20은 실리콘 수지이다. 또한 21은 방열 구조체, 22는 제2 방열 기판 1상의 제1 기판이다.
이들 패키지에 있어서, 본 발명의 복합 재료를 방열 기판 또는 패키지 본체에 사용한 경우, 그와 다른 부재와의 접속층의 제조 설계는 매우 간단하게 된다. 예를 들면 도 1이나 도 7과 같이 반도체 소자와 방열 기판 사이에 전기 절연성 세라믹을 개재시키는 기본 구조의 경우, 방열 기판 1에 본 발명의 복합 재료를 사용하고 본체 2에 알루미나질 세라믹을 사용함으로써, 반도체 소자 직하의 열 유속 통과 부분의 두개의 접속 계면의 열팽창 계수차가 작아진다. 따라서 종래는 예를 들면 접속층을 몇개의 재질로 적층하거나, 열 응력을 완화하기 위해서 두껍게 하였던 것을 단일층이나 얇은 층으로 변경할 수도 있다. 도 2 내지 도 6과 같이 접속층을 통해 반도체 소자를 직접 방열 기판에 접속할 경우도 마찬가지다.
또한 이상의 디바이스 중에서도 특히 사이즈가 크고, 실용시의 전기적ㆍ열적인 부하가 큰 도 8의 파워모듈 구조로서는 최하부에는 방열 구조체 21을 배치하여, 제2의 방열 기판 1상에 전기 절연성의 세라믹으로 이루어지는 제1 기판 22를 접속층 (랍재층)을 통해 접속하고 또한 다른 접속층 (각종 메탈라이즈층, 랍재층 또는 구리-산화 구리의 공정층 등등)을 통해 구리 또는 알루미늄의 박으로 이루어지는 회로 12 (도 8에는 도시하지 않음)을 형성하고, 이에 또 다른 접속층 (통상은 땜납 층)을 통해 반도체 소자 4를 접속하고 있다. 예를 들면 이 구조에 있어서 방열 구조체상의 기판 1에 종래의 구리판 대신에 본 발명의 복합 재료를 사용하고 기판 22에 AlN 세라믹을 사용하면 실장시나 실용시에 이들 사이에는 거의 열 응력이 가해지지 않으며 양 기판간의 접속층을 예를 들면 100 ㎛ 이하, 특히 50 ㎛ 이하의 종래에 없는 매우 얇은 것으로 할 수 있다. 또한 본 발명의 재료는 복잡한 형상의것도 만들기 쉬우므로 예를 들면 최하부의 방열 구조체, 방열 기판상에 고정되어 있는 패키지 본체 및 그 상부에 배치되는 캡 등의 모두를 일체화하는 것도 충분히 가능하다. 또한 이상과 같이 일체화하지 않고, 예를 들면 방열 구조체, 방열 기판과 동 제2 기판이나 케이스 및 캡을 본 발명의 재료로 따로따로 제작하고 서로 접합하여 합체할 경우라도 그 접합 부분은, 예를 들면 100 ㎛ 이하, 특히 50 ㎛ 이하의 매우 얇은 층이라도 좋다.
<실시예 1>
모두 순도가 99 % 이상, 불순물의 전이 금속 원소가 합계로 500 ppm 이하 (Fe는 50 ppm 이하), 산소가 1 질량% 이하인 표 1에 기재의 각종 세라믹으로 이루어지는 제1 성분과, 모두 순도가 99 % 이상, 평균 입경 20 ㎛의 표 1에 기재된 반금속 및 금속으로 이루어지는 제2 성분의 분말 또는 덩어리를 각각 준비하였다. 이들 제2 성분의 원료는, 미리 배합성분으로 사용할 경우에는 분말을 사용하고 용침제로서 사용하는 경우는 덩어리를 사용하였다. 또 규소(Si) 분말은 평균 입경이 3㎛이고 α형 결정의 것을 탄화 규소 (SiC)분말은 평균 입경이 70 ㎛과 5 ㎛ (전체의 평균 입경이 약 54 ㎛)의 6H형 결정의 분말을 전자 후자가 질량비로 3:1이 되도록 혼합한 분말을, 질화 규소 (Si3N4) 분말은 평균 입경 3 ㎛의 β형 결정으로 이루어지는 것을 선택하였다. 또한 시료 17 및 25의 붕소 (B) 분말, 시료 18의 그래파이트 (graphite)분말 및 시료 26의 텅스텐 (W) 분말은, 미리 제1 성분인 SiC 분말에 전량 미리 배합하였다. 또한 시료 5 내지 9 및 12의 규소 (Si) 분말도 표 1의「용침체의 조성」란에 기재된 최종 조성의 동 성분량의 일부 (표 중의 반금속란의 수치가 그 질량부)를 SiC 분말에 미리 배합하였다.
이들 제1 성분의 분말 100 중량부에 대하여, 3 중량부의 파라핀 결합제를 첨가하고 에탄올 중에서 볼밀 혼합하였다. 얻어진 슬러리는 분무 건조하여 과립으로 하고 직경 100 mm, 두께 3 mm의 디스크 형상으로 건식 프레스 성형하였다. 성형 압력은 시료 1이 686 MPa, 시료 2가 392 MPa, 다른 시료는 196 MPa로 하였다. 각 성형체는 1.33 Pa의 진공 중에서 4O0 ℃까지 승온시켜 결합제를 제거한 후, 주로 핸드링을 하기 쉽게 하기 위해서 약간의 공극율의 조정도 겸하여, 표 1의 「예비 소성」란에 기재된 분위기 및 온도하에서 1 시간 소성하였다. 또한 동란에 조건의 기재가 없는 것은 예비 소성을 행하지 않는 것이다.
한편 상기 제2 성분의 분말은 표 1의 「제2 성분」란에 기재된 종류로써 동표 「용침체의 조성」란에 기재된 동 조성 중량 비율로 채취한 후, 복수 성분의 것은 V형 믹서로 건식 혼합하였다. 그 후 이들 제2 성분의 분말을 상기 제1 성분 다공체 시료의 공극률 용량에 거의 맞는 중량만 재서 취하고 직경 10O mm의 디스크 형상으로 건식 프레스 성형하여, 각 다공체 시료가 쌍을 이루는 용침제로 하였다. 그 후 각 다공체 시료의 쌍이 용침제와의 접촉면 이외의 모든 면에, TiN 분말을 에탄올 중에 분산시킨 것을 도포한 후 건조하여, TiN 분말로 이루어지는 용출 방지제가 얇은 층을 형성하였다.
이들 다공체 시료를 쌍을 이루는 제2 성분으로 이루어지는 용침제 상에 올려 침로내에 배치하고 표 1의「용침」란에 기재된 분위기 및 온도로 용침제를 다공체의 공극내에 용침하였다. 시료 28 내지 31은 시료 9와 동일한 성형체를 가압 용기내에 배치하고 0.13 Pa의 진공중, 표 1에 기재된 온도하, 압력 29 MPa에서 Si를 가압 용침하였다. 그것 이외의 시료는 표 1에 기재된 온도ㆍ분위기로 상압하에서 표에 기재된 용침체 조성이 되도록 이하와 같이 자발 용침을 하였다. 자발 용침으로 용융시키는 성분은, 시료 1 내지 9, 19 및 24로서는 Si, 시료 10 내지 l2, 20 및 21로서는 Al과 Si (이상 그룹 1), 시료 13, l7, 18 및 25은 Al (이상 그룹2), 시료 14 및 22는 Si과 Cu (이상 그룹 3), 시료 15 및 23은 Si과 Ag (이상 그룹 4)이다. 따라서 각 그룹의 시료의 용침 온도는, 표 1의 기재와 같이 용침 성분의 융점을 초과하는 온도로 하고, 그 온도로 30 분간 유지하였다. 그룹 1, 3 및 4에서는 각각 우선 Al, Cu 및 Ag의 융점보다 조금 높은 온도로 30 분간 유지한 후, 표 1의 온도까지 승온시켰다.
제2 성분의 용융물은 용출 방지제의 층을 형성한 면에는 용출하지 않고, 용침제와 접촉시킨 아래의 면에만 용출하였다. 또한 용침 후의 시료의 수축·변형 및 손상은 거의 확인되지 않았다. 용출이 없는 면을 블라스트 마무리한 후, 제2 성분의 용출한 한쪽 면만 연삭 마무리하여 용출물을 제거하였다. 마무리한 각 시료는 이 마무리에 의해서 거의 원하는 치수의 것을 얻을 수 있었다.
또 표 1에는 나타내지 않지만 별도 시료 번호 4와 동일한 SiC의 성형체를 준비하고 시료 번호 4와 동일한 결합제를 제외한 후, 1800 ℃에서 1 시간 예비 소성을 한 SiC 다공체 (시료 4')와 마찬가지로 결합제를 제외한 후, 101.3 KPa의 아르곤 가스중 2000 ℃에서 1 시간 예비 소성한 SiC 다공체 (시료 4'')를 제작하였다.전자는 그 후 1.33 Pa의 아르곤 가스 중의 1800 ℃로 유지하여 Si를 용침하였다. 이것으로 모두 Si량 25 질량%, SiC 량 75 질량%의 용침체를 얻었다.
그 후 이들의 시료의 상대 밀도 (수중법으로 확인한 실측 밀도의 이론 밀도에 대한 비율), 열전도율 (레이저 플래시법에 의해서 확인) 및 열팽창 계수 (별도동일한 방법으로 제작된 막대 형상 샘플을 사용하여 차동 트랜스법에 의해서 확인)을 평가하였다. 그 결과를 표 1에 나타낸다.
또 표 1에는 나타내지 않으나 화학 분석으로써 용침체중의 불순물인 산소, 전이 금속 원소의 양을 확인하였더니 양쪽 시료 모두 이들 불순물량은 합계로 0.5질량% 이하, 이 내의 전이 금속 원소의 양은 원소 환산 합계로 300 ppm 이하이며, 철은 원소 환산으로 40 ppm 이었다.
또한 용침체 중의 제1 성분 세라믹 입자의 평균 입경을 확인하였더니 시료 1 내지 l8, 4',4'' 및 26 내지 31이 72 ㎛, 시료 19 내지 25는 3 ㎛이었다. 또한 이 평균 입경은, 샘플의 파 단면을 100배로 확대하여 SEM (주사형 전자 현미경)사진을 찍어 동일 시야의 2개의 대각선에 의해서 절단되는 입자 사이즈를 읽어내어, 이들을 산술 평균함으로써 구하였다.
또 시료 4',4''의 상대 밀도는 모두 100 %, 열팽창 계수는 모두 3.85×10-6/℃이고 열전도율은 모두 235 W/m·K이었다.
또한 표에는 기재하지 않지만 모든 샘플의 주면에 두께 3 ㎛의 니켈 도금을 하고 그 위에 Ag-Sn계 땜납의 90 ㎛의 층을 통해, Si 반도체 소자를 접속하였다.이들 시료에 -60 ℃로 30 분 유지하고, 150 ℃에서 30 분 유지하는 승강온을 1000사이클 반복하는 냉열 부하를 가하였더니, 열팽창 계수가 큰 시료 13의 어셈블리는, 500 사이클로 반도체 소자가 박리하기 시작하였다. 한쪽 열팽창 계수가 6 ppm/℃ 이하의 본 발명 복합 재료를 사용한 어셈블리는 1000 사이클 부하 후에도 반도체 소자와의 접속부는 건전하였다.
이상의 결과로부터 이하의 것을 알 수 있다. (1) 열팽창 계수가 5×10-6/℃ 이하의 SiC 와 같은 세라믹을 주성분으로 하는 제1 성분의 다공체의 공극량을 제어하여, 동 공극내에 열팽창 계수가 8.5×1O-6/℃ 이하의 반금속 뿐이거나 또는 이것과 열전도율이 140 W/mㆍK 이상의 금속과의 혼합물을 용침함으로서 열팽창 계수가 6×10-6/℃ 이하, 열전도율이 150 W/mㆍK 이상이 낮은 열팽창 계수와 높은 열전도율을 겸비한 복합 재료를 얻을 수 있다. (2) 세라믹이 SiC, 반금속이 Si의 경우에는 이들의 넓은 조성 영역에 걸쳐 열팽창 계수가 5 ppm/℃ 이하의 것을 얻을 수 있다. 특히 SiC 량이 50 질량% 이상의 범위에서는 200 W/mㆍK 이상의 높은 열전도율의 것을 얻을 수 있다. 또한 (3) Al을 첨가한 Al-SiC-Si계에서는 Al량이 10 질량% 이하로, 열팽창 계수가 6×10-6/℃ 이하의 것을 얻을 수 있다. 또한 (4) 열팽창 계수가 6×10-6/℃ 이하의 본 발명의 복합 재료에, 직접 Si 반도체 소자를 접속한 어셈블리는 종래에 없는 얇은 땜납층을 통해 접속하여도 그 접속 부분은 충분히 높은 신뢰성을 갖는다. 따라서 본 발명의 복합 재료로 이루어지는 기판을 사용하면 (이것에 직접 Si 반도체 소자를 접속한 높은 신뢰성의 반도체 장치용 어셈블리를 제공할 수 있다. 또한 (5) 제1 성분을 주성분으로 하는 분말의 성형체, 또는 그것을 소성함으로써 얻어진 다공체는 제2 성분의 용침 공정에서는 거의 수축하지 않는다. 이 때문에 제2 성분의 용출면을 제외하면 거의 제품에 가까운 소재를 얻을 수 있다.
<실시예 2>
표 2에 기재된 평균 입경 및 불순물량이 다른 SiC 분말과 실시예 1과 동일한 Si 분말을 준비하고, 실시예 1과 동일하게 하고 동 사이즈의 디스크 형상의 성형체를 얻었다. 이 성형체를 1.33 Pa의 진공 중에서 400 ℃까지 승온하여 결합제를 제거한 후, 동일 진공 중에서 승온하여 1800 ℃에서 1 시간 유지하였다. 그 후 1.33 Pa의 진공 중에서 1600 ℃로 유지하여, Si가 25 질량%, SiC가 75 질량%의 주성분 조성으로 이루어지는 복합 재료를 얻었다.
이들 각 시료를 실시예 1과 동일하게 평가하여, 표 2에 나타낸다.
이상의 결과로부터 SiC-Si계 있어서,
(1) 불순물의 양을 1 질량% 이하로 함으로써, 20Ow/mㆍK를 초과하는 높은 열전도율의 것을 얻을 수 있다.
(2) 전이 금속 원소 특히 철족 원소의 양을 감함에 따라 (전자로는 1,000 ppm 이하, 후자로는 1OO ppm 이하), 보다 높은 열전도율의 것을 얻을 수 있다.
는 것을 알 수 있다.
또한 제1 성분이 AlN의 실시예 1의 시료 번호 19, 제1 성분이 Si3N4의 실시예 1의 시료 번호 21과 동일 조성으로 불순물량이 다른 제1 성분 분말로 복합 재료를 조정하였더니 전체 불순물의 양 및 전이 금속 원소 불순물의 양의 영향에 대해서는 거의 상기 SiC-Si계와 동일한 경향이었다.
<실시예 3>
표 1의 시료 2 내지 6, l1, 13, 20, 22, 25, 28 및 29와 동일한 복합 재료 조성으로 도 9의 (방열 구조체용으로서)핀 형상, 도 10의 (방열 기판으로서)평판 형상 및 도 11의 (하우징 및 캡용으로서) 용기 및 덮개의 형상의 파워 모듈용의 부재를 제작하였다. 또한 도 9의 부재는 도 8의 냉각 구조체 21의 부분에 도 10의 부재는 도 8의 베이스 플레이트의 부분에 도 11은 도 8의 하우징 및 캡의 부분에 각각 대응한다. 도 9의 핀 형상 부재는 실시예 1로 조정한 과립상의 분말에 물 용매를 첨가하고 니장상으로 한 후, 이것을 석고 틀에 유입시켜, 3 일간 건조한 후, 동형 취출하고 건식 프라이스에 의해서 성형체의 최종 형상으로 하였다. 또한 도 11의 (1)의 하우징 형상 부재의 성형체의 제작은, 실시예 1에서 조제한 제1 성분의과립형의 분말을, 우선 고무 몰드에 충전하여 정수압 성형을 하고 실시예 1과 동일 조건으로 결합제를 제외한 후, 건식의 프라이스에 의해서 최종 형상의 상사형에 절삭마무리하였다. 도 10 및 도 11의 (2)의 판상의 성형체는 제1 성분의 분말에 셀룰로오스계의 결합제와 수분을 첨가하여, 니이더로 혼련한 후 시트형으로 압출 성형하고 소정의 길이로 절단한 후, 실시예 1과 동일 조건으로 결합제를 제외하였다.
얻어진 성형체를 표 1에 기재된 대응하는 조성의 각 예비 소성 온도로 소성하여 다공체로 하였다. 이어서 이들 다공체를 실시예 1과 동일한 순서로 별도 제작한 용침제 판상에 놓고 용침로 중에 배치하였다. 어느 형상품의 경우에도 그 용침제의 판은 도 9 내지 11의 형상의 다공체의 하면의 전면을 커버하도록 깔고, 실시예 1의 대응하는 조성의 시료와 동일 조건으로, 제2 성분을 용침하였다. 그 경우, 소성체의 하면 이외의 모든 면에는 실시예 1과 동일한 용출 방지제의 층을 미리 형성하였다.
또한 시료 28 및 29에 상당하는 조성의 성형체는, 각각의 부재의 형상의 가압용기내에 배치한 후, 실시예 1과 마찬가지로 하여 용융 Si를 용침하였다.
용침 후의 각 시료는 변형이나 손상도 없고, 거의 원하는 형상에 가까운 것이었다. 제2 성분의 용출한 하면 이외의 면의 마무리 및 각 코너의 돌출물 제거를 블라스트 마무리기로 한 후, 용출면을 평면 연삭반으로써 반대측의 면과 평행하도록 연삭 마무리하였다. 연삭 마무리의 쉬움을 Si-SiC계 (A군, 시료 2 내지 6으로 대응), Al-SiC-Si계 (B군, 시료 11에 대응) 및 Al-SiC계 (C군, 시료 13에 대응)의 사이에서 비교하였더니 3군 중에서는 특히 Al를 포함하지 않은 A군이 현저히 우수하고, 계속해서 B군, C군의 순이었다. 또한 일부의 추출 시편을 사용하여 실시예 1과 동일하게 하고 상대 밀도, 열전도율 및 열팽창 계수를 확인한 결과, 표 1의 대응 시료와 거의 동일한 수준이라는 것이 확인되었다.
<실시예 4>
실시예 2에서 제작한 본 발명의 각 부재 중에서 표 1의 시료 4, 11, 13, 20 및 30에 대응하는 재질로 이루어지는 여러가지의 부재를 준비하였다. 이들 부재를 실장하고 도 8의 기본 구조의 파워 모듈을 제작하고 실시예 1과 동일 조건의 냉열부하 시험 (-60 ℃에서 30 분간 유지한 후 150 ℃까지 승온시켜 30 분간 유지하는 냉각 사이클을 1000회 반복한다)을 하였다. 시험은 도 9 형상의 방열 구조체를 외부로부터 수냉하면서 행하였다. 모듈로의 실장이 조합 및 평가 항목은 표 2에 나타낸다. 이들 조합의 어셈블리를 각 시료 마다 30 개씩 준비하였다.
이 표의 「실장한 부재」란에는 「도 9 핀」, 「도 10 기판」, 「도 11 용기」 및 「도 11 뚜껑」과 같이 부재 형상을 구분하였다. 이 란의 숫자는 개개의 부재의 재질 구분을 나타내고 있다. 예를 들면 시료 26의 「4」는 표 1의 대응 시료번호이며, 해당 부재가 이 시료와 동일 재질로 이루어지는 것을 나타낸다. 시료 26 내지 29는, 개개의 부재가 동일 재질로 각각 제작되어 실장된 것이다. 시료 30 내지 32는 「Al」 표시의 핀 형상의 방열 구조체만이, 실장 후 노출하여 드러내는 면을 양극 산화한 알루미늄으로 제작되어, 남은 3부품이 따로 따로 표시된 재질로 만들어지고 실장된 것이다. 시료 33은 도 9, 도 10의 부재와 도 11의 용기 부분이 시료 11과 동일한 재질로 일체물로 만들어지고, 이것과 동일 재질의 두껑을 실장한것이다. 시료 34는 도 9와 도 10의 부재가 일체물, 도 11의 부재가 일체물의 경우, 시료 35는 도 10과 도 11의 용기 부분이 일체물인 경우이다. 또한 일체물에 대해서는 전부 실시예 2의 핀 형상 부재와 동일한 방법으로 제작하였다.
도 10의 제2 기판에 놓는 제1 기판 (도 8의 22에 상당)은 모든 시료에 걸쳐 동일 재질의 세라믹 제품의 것을 사용하였다. 그 기판은 폭 30 mm, 길이 (도 8의 깊이 방향) 40 mm, 두께 1 mm이고, 열전도율이 180 W/m·K, 열팽창 계수가 4.5 ppm/℃의 질화 알루미늄 세라믹 제품의 것이다. 이 기판상에 두께 0.3 mm의 구리박 회로를 금속 개재층을 통해 형성하고 또한 Ag-Sn계 땜납으로 Si 반도체 소자를 접속하였다.
실장에 앞서 제2 기판의 주요면에 미리 평균 두께 5 ㎛의 무전해 니켈 도금층과 평균 두께 3 ㎛의 전해 니켈 도금층을 형성하였다. 이 중 각 4개의 샘플은 니켈 도금상에 직경 5 mm의 반구상의 Ag-Sn계 땜납에 의해서 직경 1 mm의 동선을 도금면에 수직인 방향으로 부착하였다. 이 샘플의 기판 본체를 치구에 고정하고 동선을 잡아 도금면에 수직인 방향으로 인장, 기판으로의 도금층의 밀착 강도를 확인하였다. 그 결과 어느 기판의 도금층도 1 kg/㎠ 이상의 인장력으로도 박리되지 않았다. 또한 도금층이 형성된 다른 샘플 중에서 10개를 추출하고 상기와 동일 조건의 냉열 부하 시험을 실시하여 시험 후 상기와 마찬가지의 밀착 강도를 확인하였더니 양 샘플 모두 도금의 밀착성에 있어서는 상기 레벨을 만족하는 결과를 얻었다. 이상의 결과로부터 본 발명 및 시료 13의 복합 재료 모두 도금의 밀착성에 있어서는 실용상 문제가 없는 레벨인 것이 판명되었다.
다음으로 구리박 회로만을 형성한 상기 제1 기판을 준비하고 이것을 니켈 도금한 제2 기판의 주요면상에 2행 3열로 등간격으로 배치하고 두께 80 ㎛의 Ag-Sn 계 땜납에 의해서 고정하였다. 그 후 상기와 같이 개개의 기판상에 반도체 소자 및 이것과 외부 회로의 접속부를 실장하였다. 마지막으로 도 8의 파워 모듈 구조체로서 합체하였다. 이 합체는 도 9, 도 10 및 도 11의 1의 각 부재의 100 mm 폭, 150 mm 길이의 면의 네 모퉁이에 상하로 관통시켜 뚫은 부착 구멍에 볼트를 통해서 행하였다. 또 부착용의 구멍은 알루미늄으로 이루어지는 부재로서는 부착 전에 엔드밀로 열었다. 한편 복합 재료로 이루어지는 부재로서는 미리 소재 단계에서 그 네 구석에 열어 놓은 하구멍부에 탄산 가스 레이저를 조사하여, 그것을 직경 3 mm까지 넓히는 방법에 의해 형성하였다. 이 레이저 가공은 다른 세라믹 재나 Cu-W, Cu-Mo를 대상으로 한 경우에 비하여, 고정밀도 또한 고속으로 행할 수 있었다. 이 경향은 특히 열전도율이 높으면 높을수록 현저하였다. 또한 제2 기판의 이면측과 냉각용의 핀형 부재와의 접촉면에는 부착전에 실리콘 오일 화합물을 도포 개재시켰다. 도 11의 두껑과 용기의 접합은 서로의 접합면에 니켈 도금을 실시하고 두께 90 ㎛의 Ag-Cu계 은랍재로 미리 납땜하였다.
이들 각 샘플 중에서 각 15 개씩 선택하고 상기 냉열 부하 조건으로 내구 시험을 하여, 시험 후의 부재의 변화 및 모듈의 출력의 변화를 확인하였다. 그 결과를 표 2에 나타낸다. 표의 「-」표시는 일체물이고 접속부의 평가 불요의 항목이다. 또한 표의 「없음」 표시는 1000 사이클 부하 후에도 이상이 없던 항목이다. 표 2의 결과로부터 밝혀진 것과 같이, 비교예 시료의 34 및 38에서는 제1ㆍ제2 기판간의 접속부 근방의 세라믹 기판에 미소한 균열이 관측되어 방열 성능이 저하되었기 때문에 반도체 소자의 온도가 상승하고 시험 후의 모듈의 출력이 약간 저하하였다. 한편 본 발명의 시료로서는 시험 후의 손상 출력의 저하는 전혀 확인되지 않았다.
이상의 결과로부터 본 발명의 복합 재료로 이루어지는 부재를 사용한 파워 모듈은, 실용상 문제가 없는 레벨의 것임을 알 수 있었다. 또한 도 1 내지 7의 각종 디바이스의 방열 기판 1 및(또는) 패키지 본체 2에 본 발명의 복합 재료 및 상기와 동일 재질의 세라믹을 조합하여 실장하고 상기와 동일한 냉열부하 시험을 하였더니 본 발명의 복합 재료 부재와 다른 부재와의 사이의 접속부나 각 부재의 손상, 및 디바이스의 출력의 저하는 확인되지 않고, 실용성상 아무런 문제가 없다는 것도 갈랐다.
<실시예 5>
도 12에 나타내는 케이스 23과 두껑 24와로 이루어지는 마이크로파 집적 회로용의 패키지를 실시예 1의 시료 2 내지 6, 11, l3, 20, 22, 25, 28 및 29와 동일 복합 재료를 사용하여 제작하였다. 또 케이스는 실시예 3에서 진술한 도 11의 (1)의 부재와 동일한 순서로 성형체를 제작하였다. 덮개는 제1 성분의 분말에 셀룰로오스계의 결합제를 첨가하고 니이더에 의해 혼련한 후, 시트형으로 압출하여 그것을 절단하고 성형체로 하였다. 얻어진 성형체를 실시예 1의 표에 나타내는 각 시료에 대응하는 동일 순서로 예비 소성 및 용침을 하였다. 또 케이스 23에는 리드 단자용 또는 광 파이버 고정용의 구멍 25이 설치되어 있다. 동 케이스 내에는 마이크로파 집적 회로, 광전 변환 회로 또는 광증폭 회로에 사용되는 Si 반도체 소자와 그 기판이 실장된다.
그 경우 Al-Si계, Al-SiC계 복합 재료로서는, 다른 부재와 Al보다 융점이 높은 랍재로서는 접합할 수 없기 때문에 이들 재료의 하우징으로서는 저온 땜납을 사용하여 조립한다. 그러나 본 발명의 복합 재료는 고온 랍재를 사용할 수 있다. 이 때문에 실용시의 유전 손실이 현저히 작아진다.
또한 Ai 매트릭스 중에 Si이나 SiC를 분산시킨 Al-Si계, Al-SiC계 복합 재료로 이루어지는 부재를 사용할 경우에 비교하여 Si 반도체 소자로 이루어지는 상기 각 회로와의 사이에서의 열팽창 계수의 차가 거의 없어진다. 이 때문에 종래보다 더 증가하여 높은 신뢰성의 패키지를 제공할 수 있다. 실제로 동일 케이스내에 Si 반도체 소자를 부착한 마이크로파 집적 회로를 상기 방법으로 제작한 각 케이스 내에 실장하고 200 ℃에서 15 분간 유지하는 내열성 시험 및 -60 ℃에서 30 분 유지 후 150 ℃에서 30 분 유지하는 1 사이클 프로그램을 1000 사이클 계속하는 히트 사이클 시험을 하였다. 그 결과 어느 시험 후에도 패키지의 각 접합부는 헬륨 누설 시험으로 누설 속도가 1×1O-10cc/sec 정도의 높은 기밀성이 유지되며 실용상의 회로의 출력 특성에도 이상은 생기지 않았다.
산업상의 이용 가능성
이상에서 상술한 것과 같이 본 발명의 복합 재료는 6 ppm/℃ 이하의 Si 반도체 소자에 매우 가깝고 낮은 열팽창 계수를 가지며 또한 예를 들면 종래의 Si-SiC 계나 Si-SiC-Al계로 대표되는 이 종류의 복합 재료와 비교하여, 각별히 우수한 열전도성을 갖는다. 본 발명의 재료의 중에서도 특히 Si 량이 50 질량% 이상의 범위의 것은 200 W/m·K 이상의 높은 열전도율을 가짐과 동시에, 그 열팽창 계수가 Si반도체 소자와 거의 같은 정도이다. 따라서 본 발명의 재료는, 반도체 장치의 방열 기판 뿐만아니라, 그 다종의 부재로서 유용하다. 특히 반도체 소자 및 세라믹제의 부재와의 접속부의 신뢰성이 매우 높다. 또한 용이하게 네트쉐이프한 소재를 얻을 수 있으며 기계 가공이 용이하기 때문에 염가로 생산할 수 있다. 특히 복잡형상의 제품이 염가에 얻어지기 때문에 종래 다수의 부재를 접속하고 있는 어셈블리 부분을 일체화할 수도 있게 된다.

Claims (11)

  1. 세라믹으로 이루어지는 3차원 그물망 구조체의 간극에 반(半)금속을 포함하는 용융 후 석출한 성분이 충전되어 있고, 열팽창 계수가 6×1O-6/℃ 이하, 열전도율이 150 W/mㆍK 이상인 복합 재료.
  2. 제1항에 있어서, 세라믹의 평균 입경이 30 ㎛ 이상인 복합 재료.
  3. 제1항 또는 제2항에 있어서, 탄화 규소를 함유하는 복합 재료.
  4. 제3항에 있어서, 탄화 규소의 양이 50 질량% 이상인 복합 재료.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 반금속이 규소인 복합 재료.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 재료 중 불순물의 양이 1 질량% 이하인 복합 재료.
  7. 제6항에 있어서, 전이 금속의 불순물의 양이 이들의 원소 환산으로 1000 ppm 이하인 복합 재료.
  8. 제7항에 있어서, 철족 금속의 불순물의 양이 이들의 원소 환산으로 100 ppm 이하인 복합 재료.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 열전도율이 200 W/mㆍK 이상인 복합 재료.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 복합 재료를 사용한 반도체 장치용 부재.
  11. 제10항에 기재된 부재를 사용한 반도체 장치.
KR1020017001863A 1999-06-14 2000-06-08 복합 재료 및 그를 이용한 반도체 장치 KR20010079642A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16621499 1999-06-14
JP99-166214 1999-06-14
PCT/JP2000/003743 WO2000076940A1 (en) 1999-06-14 2000-06-08 Composite material and semiconductor device using the same

Publications (1)

Publication Number Publication Date
KR20010079642A true KR20010079642A (ko) 2001-08-22

Family

ID=15827231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001863A KR20010079642A (ko) 1999-06-14 2000-06-08 복합 재료 및 그를 이용한 반도체 장치

Country Status (7)

Country Link
US (1) US6737168B1 (ko)
EP (1) EP1114807B1 (ko)
JP (1) JP4360061B2 (ko)
KR (1) KR20010079642A (ko)
DE (1) DE60021514T2 (ko)
TW (1) TWI229063B (ko)
WO (1) WO2000076940A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480659B1 (ko) * 2001-09-19 2005-04-07 니뽄 가이시 가부시키가이샤 복합 재료

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002294358A (ja) * 2001-04-02 2002-10-09 Taiheiyo Cement Corp 熱伝導性複合材料
JP4136380B2 (ja) * 2001-12-21 2008-08-20 日本碍子株式会社 高熱伝導性含Ｓｉ材料及びその製造方法
US6972109B1 (en) * 2002-01-29 2005-12-06 The United States Of America As Represented By The Secretary Of The Air Force Method for improving tensile properties of AlSiC composites
US20030198749A1 (en) * 2002-04-17 2003-10-23 Applied Materials, Inc. Coated silicon carbide cermet used in a plasma reactor
JP2004104074A (ja) * 2002-07-17 2004-04-02 Sumitomo Electric Ind Ltd 半導体装置用部材
US7364692B1 (en) * 2002-11-13 2008-04-29 United States Of America As Represented By The Secretary Of The Air Force Metal matrix composite material with high thermal conductivity and low coefficient of thermal expansion
JP3960933B2 (ja) * 2003-03-18 2007-08-15 日本碍子株式会社 高熱伝導性放熱材及びその製造方法
DE202005008757U1 (de) * 2005-06-02 2006-10-12 Sts Spezial-Transformatoren-Stockach Gmbh & Co. Transformator
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP5048266B2 (ja) * 2006-04-27 2012-10-17 株式会社アライドマテリアル 放熱基板とその製造方法
JP5081418B2 (ja) * 2006-08-28 2012-11-28 パナソニック株式会社 Ｌｅｄパッケージ
CN101687264B (zh) * 2007-04-24 2012-11-28 陶瓷技术有限责任公司 制造一种具有至少一个非板状构件的复合件的方法
JP5172232B2 (ja) * 2007-07-25 2013-03-27 電気化学工業株式会社 アルミニウム−セラミックス複合体とその製造方法
US20090250111A1 (en) * 2008-04-03 2009-10-08 Atomic Energy Counsil - Institute Of Nuclear Energy Research Solar cell dissipation package
DE102008024481B4 (de) * 2008-05-21 2021-04-15 Tdk Electronics Ag Elektrische Bauelementanordnung
US7994646B2 (en) * 2008-12-17 2011-08-09 Infineon Technologies Ag Semiconductor device
JP2012119671A (ja) * 2010-11-11 2012-06-21 Kitagawa Ind Co Ltd 電子回路及びヒートシンク
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
WO2013119976A1 (en) * 2012-02-08 2013-08-15 Brewer Science Inc. Fluorinated silane coating compositions for thin wafer bonding and handling
US9123661B2 (en) 2013-08-07 2015-09-01 Lam Research Corporation Silicon containing confinement ring for plasma processing apparatus and method of forming thereof
CN104810328B (zh) * 2014-01-28 2018-07-06 台达电子企业管理（上海）有限公司 封装外壳及具有该封装外壳的功率模块
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
US11117839B2 (en) 2019-04-24 2021-09-14 General Electric Company Densification of melt infiltrated ceramic matrix composite (CMC) articles
US11746064B2 (en) 2019-06-06 2023-09-05 General Electric Company Systems and methods for infiltrating porous ceramic matrix composite (CMC) preforms
CN112117250B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3951587A (en) * 1974-12-06 1976-04-20 Norton Company Silicon carbide diffusion furnace components
US4786467A (en) 1983-06-06 1988-11-22 Dural Aluminum Composites Corp. Process for preparation of composite materials containing nonmetallic particles in a metallic matrix, and composite materials made thereby
JPH01115888A (ja) * 1987-10-28 1989-05-09 Ibiden Co Ltd 半導体製造用治具の製造方法
US5000246A (en) 1988-11-10 1991-03-19 Lanxide Technology Company, Lp Flotation process for the formation of metal matrix composite bodies
JPH03153876A (ja) * 1989-11-10 1991-07-01 Shin Etsu Chem Co Ltd 炭化珪素質部材
JPH0784351B2 (ja) 1990-11-20 1995-09-13 旭硝子株式会社 半導体熱処理装置および半導体熱処理装置用高純度炭化珪素質部材とその製造方法
JPH08222660A (ja) 1995-02-09 1996-08-30 Hitachi Ltd 半導体装置
JPH08330465A (ja) 1995-06-01 1996-12-13 Hitachi Ltd 半導体装置およびそれを用いた電子装置
JPH09157773A (ja) 1995-10-03 1997-06-17 Hitachi Metals Ltd 低熱膨張・高熱伝導性アルミニウム複合材料及びその製造方法
JPH10194876A (ja) * 1996-12-27 1998-07-28 Sumitomo Metal Ind Ltd 半導体用治具の製造方法
JPH1129379A (ja) 1997-02-14 1999-02-02 Ngk Insulators Ltd 半導体ヒートシンク用複合材料及びその製造方法
JPH11102379A (ja) * 1997-09-29 1999-04-13 Nec Corp 信号名の付与方法
JPH11228261A (ja) * 1998-02-03 1999-08-24 Taiheiyo Cement Corp ヒートシンク用材料及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480659B1 (ko) * 2001-09-19 2005-04-07 니뽄 가이시 가부시키가이샤 복합 재료

Also Published As

Publication number Publication date
US6737168B1 (en) 2004-05-18
WO2000076940A1 (en) 2000-12-21
EP1114807A1 (en) 2001-07-11
TWI229063B (en) 2005-03-11
DE60021514T2 (de) 2006-04-13
JP4360061B2 (ja) 2009-11-11
EP1114807B1 (en) 2005-07-27
DE60021514D1 (de) 2005-09-01
EP1114807A4 (en) 2002-02-06

Similar Documents

Publication Publication Date Title
KR20010079642A (ko) 복합 재료 및 그를 이용한 반도체 장치
US4571610A (en) Semiconductor device having electrically insulating substrate of SiC
JP4080030B2 (ja) 半導体基板材料、半導体基板、半導体装置、及びその製造方法
US6114048A (en) Functionally graded metal substrates and process for making same
US6238454B1 (en) Isotropic carbon/copper composites
EP0297511B1 (en) Connection structure between components for semiconductor apparatus
US20060157884A1 (en) Method for producing a composite material
JPH09157773A (ja) 低熱膨張・高熱伝導性アルミニウム複合材料及びその製造方法
JP2000303126A (ja) ダイヤモンド−アルミニウム系複合材料およびその製造方法
US5409869A (en) Aluminum nitride sintered body, method for manufacturing the same, and ceramic circuit board
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
JP4404602B2 (ja) セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP2001335859A (ja) アルミニウム−炭化珪素系複合材料及びその製造方法
JP3449683B2 (ja) セラミックス回路基板とその製造方法
JP2000297301A (ja) 炭化珪素系複合材料とその粉末およびそれらの製造方法
JP2815656B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JPH07105464B2 (ja) 半導体素子搭載用半導体装置
JP2677748B2 (ja) セラミックス銅回路基板
JP2967065B2 (ja) 半導体モジュール
JP2001217364A (ja) Ａｌ−ＳｉＣ複合体
JP3180100B2 (ja) 半導体モジュール
JP3230861B2 (ja) 窒化けい素メタライズ基板
JP2002121639A (ja) 放熱基板およびそれを用いたハイパワー高周波トランジスターパッケージ
JP2001284509A (ja) Ａｌ−ＳｉＣ複合体
JPH0790413A (ja) 複合材料

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid