[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100319786B1 - 반도체패키지용박판부재및이의제조방법 - Google Patents

반도체패키지용박판부재및이의제조방법 Download PDF

Info

Publication number
KR100319786B1
KR100319786B1 KR1019980017124A KR19980017124A KR100319786B1 KR 100319786 B1 KR100319786 B1 KR 100319786B1 KR 1019980017124 A KR1019980017124 A KR 1019980017124A KR 19980017124 A KR19980017124 A KR 19980017124A KR 100319786 B1 KR100319786 B1 KR 100319786B1
Authority
KR
South Korea
Prior art keywords
plate member
thin plate
aluminum
sintered
copper
Prior art date
Application number
KR1019980017124A
Other languages
English (en)
Other versions
KR19980086994A (ko
Inventor
젠조 이시지마
주니치 이치카와
히데오 시카타
타미오 다카다
Original Assignee
셈보쿠야 아키오
히다치 훈마츠 야킨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셈보쿠야 아키오, 히다치 훈마츠 야킨 가부시키가이샤 filed Critical 셈보쿠야 아키오
Publication of KR19980086994A publication Critical patent/KR19980086994A/ko
Application granted granted Critical
Publication of KR100319786B1 publication Critical patent/KR100319786B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 발명은 반도체칩을 수납하는 리세스(recess)를 구비하여, 반도체 패키지를 형성하는 박판부재에 관한 것이다. 본 박판부재는 소결 구리 및 알루미늄 소결합금으로 구성되어 있다. 금속 소결체는, 박판부재의 형상에 근접한 형상으로 다공질 소결체로 형성되어, 박판부재의 형상에 맞게 사이징된다. 알루미늄 소결합금은, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유하고 있으며, 알루미늄 입자들로 구성된 알루미늄 상(phase), 및 알루미늄 입자들 사이에 삽입되어 마그네슘, 실리콘 및 알루미늄으로 구성된 합금상을 포함하는 구조를 가지고 있다. 또한, 소결 구리는 구리 입자들로 구성된 구리상을 포함하는 금속조직 구조를 가지고 있다.

Description

반도체 패키지용 박판부재 및 이의 제조방법 {Thin plate member for semiconductor package and manufacturing method therefor}
본 발명은 반도체 패키지를 형성하기 위해 반도체칩이 실장된 오목한 형상으로, 크기 정밀도와 열복사 특성이 우수하고, 제작이 용이한 박판부재 및 이 박판부재의 제조방법에 관한 것이다.
반도체 패키지 분야에는 반도체 패키지를 형성하는 각종 다양한 부품들이 있다. 이 반도체 패키지 부품들은 다양한 재료로 만들어진다. 또한, 예를 들어 일본 공개공보 60-226148호, 일본 공개공보 2-106055호 등에 기재된 바와 같이 탑재칩의 명세서와 이들 부품들의 응용을 기초로하여, 반도체 패키지의 다양한 구성들이 제안되고 있다. 반도체 패키지의 몇가지 전형적인 구조를 도 1 내지 도 5에 도시한다.
도 1은 핀-그리드-어레이(pin-grid-array: PGA)형 패키지로, 기판 1과캡(cap) 2로 콘테이너(container)를 형성하며, 기판 1의 리세스(recess: 움푹 들어간 곳)에는 반도체칩 c가접착제(bond) b로 고정되어 실장된다. 참조번호 3은 본딩 와이어(bonding wire)를 나타낸다. 도 2는 기판 1과 캡 2로 형성된 콘테이너 내에 수지 4를 충전하는 상태를 도시한다.
도 3은 볼-그리드-어레이(ball-grid-array: BGA)형 패키지를 도시한다. 이 패키지에서, 기판 1의 리세스에 탑재된 반도체칩 c를 수지 4로 밀봉하며, 기판 1 상에 수지기판 5를 장착한다. 또한, 이 수지기판 5 상에 본딩 와이어 3에 의해 칩 c에 접합된 땜납 마스크 6 및 땜납볼(solder ball) 7이 설치된다. 도 4는, BGA형 패키지의 변형인 테이프-볼-그리드-어레이(tape-ball-grid-array: T-BGA)형 패키지로, 수지기판 5 대신에 기저막(base film) 5a 상에 땜납 마스크 6 및 땜납볼 7이 설치된다. 이 패키지의 기판 1은 두께가 모든 부분에서 거의 균일하며, 칩 c가 탑재된 리세스의 형상에 따라 볼록한 형상으로 형성되어, 외부(도면의 아래)쪽으로 돌출된다. 이 기판 1은 또한 열 스프레더(spreader)로도 작용한다.
도 5는, 도 1에 도시된 패키지와 유사한 구성으로, 칩 c를 수납하는 콘테이너를 기판 1과 캡 2로 형성하는 또 다른 패키지를 도시한다. 그러나, 이 경우에, 캡 2에 통기구 2a가 설치된다. 콘테이너 내에 칩 c와리드프레임패들(lead frame paddle) 8이 배치되며, 기판 1과 캡 2 사이의 접합 위치에는 본딩 와이어 3에 접합된리드프레임9가 설치되어 있다.
상술한 바와 같이 패키지를 형성하는 기판 1과 캡 2는, 종종 열복사 특성이 양호하며, 비중이 낮은 알루미늄 또는 알루미늄 합금재로, 이들 재료의 두께가 약1㎜ 정도가 되게, 박판과 유사한 형상의 부재로 만들어진다. 이 박판부재는, 일정 두께의 용융 박판재료를 블랭킹(blanking)하고, 드로잉(drawing) 또는 스탬핑(stamping) 등의 소성변형에 의해 박판부재의 형태로 제작된다(예를 들어, 일본 공개공보 6-53297호에 기재). 알루미늄 합금에 대해서 보다 상세히 설명하면, 마그네슘 2.2∼2.8%, 크롬 0.15∼0.35% 및 알루미늄 잔량의 조성물을 일본 공업 규격(Japanese Industrial Standard: JIS) No. A5052에 규정에 따라 함유하고 있는 알루미늄 합금, 및 마그네슘 0.8∼1.2%, 실리콘 0.4∼0.8%, 크롬 0.15∼0.4% 및 알루미늄 잔량의 조성물을 JIS No. A6061에 규정에 따라 함유하고 있는 알루미늄 합금이 사용되고 있다.
또 다른 재료로는, 알루미늄 합금 보다 비중은 높지만, 열전도성은 보다 양호한 구리 및 구리 합금제도 사용되고 있다. 이 구리 합금은, 알루미늄 2∼12% 및 구리 잔량을 함유한 조성물, 또는 알루미늄 3%, 실리콘 2% 및 구리 잔량을 함유한 조성물 등을 용융한 재료이다. 이들 재료들로 만들어진 판형상의 부재는 알루미늄 합금의 판형상 부재와 유사한 방법으로 제작된다.
이들 반도체 패키지용 금속제 박판 부재는, 칩 c를 보호하기 위한 충분한 강도, 경량의 얇은 성형체(compact) 형상 및 열복사가 충분한 특성을 갖을 필요가 있다. 또한, 열로 인해 변형되지 않고 크기 정밀도가 만족스러운 것이 중요하다. 왜냐하면, 땜납 리플로(reflow) 시에 열순환으로 인해 변형 또는 비틀림이 발생하면, 박리 또는 접합시의 결함 발생에 원인이 된다. 그러나, 상술한 종래의 반도체 패키지를 형성하는 부품들은 이들 요구조건들을 만족스럽게 수행하지 못한다. 그러므로, 재질 등의 면에서 성능 향상이 기대되고 있다.
칩 c와 통기구 2a가 수납된 리세스에 종래 방법에 따라 박판 재료가 드로잉 또는 코이닝(coining: 압인가공)으로 형성되면, 리세스의 구석에 파(wave) 형상의 주름이 발생하거나, 구석 근방에 균열이 일어나는 문제점이 있다. 또한, 소성변형에 의해 발생된 내부 왜곡에 의해 땜납 리플로시에 내부 응력이 증가하게 되어, 열로 인한 변형이 용이해지는 문제점이 있다.
이런 문제점들의 대책으로는, 응력 제거 처리 공정을 첨가하거나, 드로잉 가공으로 금형의 클리어런스(clearance)를 개선시키거나, 박판 재료에 미리 연화(軟化) 열처리 공정을 시행하는 등의 몇가지 조치가 있다. 그러나, 이러한 조치들은 가공 공정비를 상승시키며, T-BGA형의 기판 1를 원하는 형상으로 제작하는 것이 어렵다. 또한, 평평한 박판부재와 링형상의 박판부재(지지링(support ring)이라 한다)를 서로 증첩시켜 접합시킴으로써, 리세스를 구비한 박판부재를 제작하는 방법도 있다. 그러나, 이 방법은 접착제와 접합 공정이 필요하기 때문에 제조가가 상승하며, 박판 부품의 평면도(flatness)를 고정밀도로 유지하는 것이 불가능하다는 문제점이 있다.
상술한 종래 기술을 배경으로 하여 제작된 본 발명의 목적은, 내부 응력과 열로 인한 변형이 적으며, 우수한 처리 공정으로 제작될 수 있는 반도체 패키지를 형성하는 신규한 구성의 박판부재, 및 이 박판부재의 제조방법을 제공하는 것이다.
상술한 목적을 이루기 위해서, 본 발명에 따라 반도체 패키지를 형성하는 박판부재는, 반도체칩을 수납하는 리세스를 구비하고, 소결 구리 및 알루미늄 소결합금으로 이루어진 군으로부터 선택된 소결 재료로 구성되어 있다. 상기한 알루미늄 소결합금은, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유하고 있으며; 알루미늄 소결합금은 알루미늄 입자들로 구성된 알루미늄 상(phase) 및 알루미늄 입자들 사이에 삽입되어 마그네슘, 실리콘 및 알루미늄으로 구성된 합금상을 포함하는 금속조직 구조를 가지고 있으며; 상기한 소결 구리의 금속조직 구조는 구리 입자들로 구성된 구리상을 포함하고 있다.
본 발명에 따라 반도체칩을 수납하는 리세스를 구비하고 있는 반도체 패키지용 박판부재의 제조공정은, 박판부재의 형상에 근접한 소정의 형상으로 금속 다공질 소결체를 형성하는 단계; 및 상기한 소결 금속체를 박판부재의 형상에 맞게 사이징하는 단계를 포함하고 있다.
또한, 본 발명에 따라 반도체칩을 수납하는 리세스를 구비하고 있는 반도체 패키지용 박판부재의 제조공정은, 알루미늄 분말에 알루미늄-마그네슘 합금분말과 실리콘 분말을 혼합하여, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유한 혼합 분말을 형성하는 단계; 상기한 혼합 분말을 압축하여, 박판부재의 형상에 근접한 소정 형상의 성형체를 형성하는 단계; 상기한 성형체를 이슬점이 -25℃ 이하인 질소기체 대기 중에서 액상 소결하여, 다공질 소결체를 얻는 단계; 및 상기한 다공질 소결체를 박판부재의 형상에 맞게 사이징하는 단계를 포함하고 있다.
또한, 본 발명에 따라 내부에 구멍이 있는 고리부(annular part) 및 이 고리부와 분리되어, 그 내부 구멍 내에 들어맞게 단단히 고정된 바닥부(bottom part)로 리세스를 형성하여, 이 리세스에 반도체칩을 수납하는 반도체 패키지용 박판부재의 제조공정은, 알루미늄 분말에 알루미늄-마그네슘 합금분말과 실리콘 분말을 혼합하여, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유한 혼합 분말을 형성하는 단계; 상기한 혼합 분말을 압축하여, 고리부의 형상에 근접한 고리 형상의 제 1 성형체를 형성하는 단계; 상기한 제 1 성형체를 이슬점이 -25℃ 이하인 질소기체 대기 중에서 액상 소결하여, 고리 형상의 다공질의 제 1 소결체를 얻는 단계; 주성분이 구리인 분말을 압축하여, 바닥부의 형상에 근접한 제 2 성형체를 형성하는 단계; 상기한 제 2 성형체를 환원기체 대기 중에서 고체상 소결하여, 다공질의 제 2 소결체를 얻는 단계; 상기한 제 2 소결체를 상기한 제 1 소결체의 구멍 내에 배치하여, 박판부재의 형상에 맞게 제 1 및 제 2 소결체를 조합하는 단계; 및 상기한 조합된 제 1 및 제 2 소결체를 박판부재의 형상에 맞게 다시 압축하여, 제 2 소결체가 제 1 소결체에 단단히 들어맞게 고정시키는 단계를 포함하고 있다.
본 발명에 따른 리세스를 구비한 박판부재 및 이의 제조방법의 이점 및 특징은, 첨부된 도면을 참조하여 보다 확실히 이해될 것이다. 또한, 동일하거나 유사한 부품들은 동일한 참조부호로 표기한다.
도 1은 종래 PGA형 반도체 패키지의 단면도이다.
도 2는 도 1에 도시된 반도체 패키지 내에 수지를 충전하는 한 실시예의 단면도이다.
도 3은 종래 BGA형 반도체 패키지의 단면도이다.
도 4는 종래 T-BGA형 반도체 패키지의 단면도이다.
도 5는 통기구를 가지고 있는 종래 PGA형 반도체 패키지의 단면도이다.
도 6은 본 발명의 제 1 구현예에 따른 반도체 패키지용 박판부재의 단면도이다.
도 7은 본 발명의 제 2 구현예에 따른 반도체 패키지용 박판부재의 단면도이다.
도 8은 본 발명의 제 3 구현예에 따른 반도체 패키지용 박판부재의 단면도이다.
도 9는 본 발명의 제 4 구현예에 따른 반도체 패키지용 박판부재의 단면도이다.
도 10은 본 발명의 제 5 구현예에 따른 반도체 패키지용 박판부재의 단면도이다.
<도면의 주요 부호에 대한 설명>
1 ... 기판 2 ... 캡
10, 12, 14, 18, 21 ... 박판부재
11, 13, 16, 19, 22 ... 리세스
15 ...고리부17 ... 리세스 바닥부
20 ... 돌기 23 ... 통기구
본 발명의 바람직한 구현예를 도 6 내지 도 10을 참조하여 설명할 것이다.
본 발명에 따른 반도체 패키지를 형성하는 박판부재는 도 1 내지 도 5에 도시된 반도체 패키지의 기판 1 또는 캡 2가 될 수 있다. 보다 상세히하면, 이 박판부재는 도 6 내지 도 10에 도시된 바와 같이 단면 형상이 있는 리세스를 구비하는 박판부재로 설명할 수 있다.
도 6에 도시된 제 1 구현예에 따른 금속제 박판부재 10은 전체적으로 직사각형 형상이며, 박판부재 10의 한쪽 측면에는 반도체칩을 수납하거나 피복하기 위한 공간으로서 형성된 수납 리세스 11이 설치된다. 이 리세스 11도 직사각형 형상이다. 도 7에 도시된 금속제 박판부재 12는, 도 4에 도시된 T-BGA형 패키지에 대한 본 발명에 따른 제 2 구현예로, 도 7에 도시된 바와 같이, 리세스 13을 가지고 있다.
도 8에 도시된 제 3 구현예에 따른 금속제 박판부재 14는 알루미늄 소결합금으로 형성된 링 형상의고리부15 및 리세스 16의 바닥부를 형성하는 소결 구리 재료로 형성된 리세스 바닥부 17를 구비하고 있다. 리세스 16의 바닥은 직사각형, 원형 등 여러 가지 형상이 될 수 있다.
도 9에 도시된 제 4 구현예에 따른 금속제 박판부재 18은, 리세스 19의 외면 또는 리세스 19 반대쪽의 이면 상에 점 또는 직선 형상의 복수개의 돌기 20을 가지고 있다. 한편, 도 10에 도시된 제 5 구현예에 따른 금속제 박판부재 21은 리세스 22의 바닥부에 통기구 23을 가지고 있다.
단조재료의 변형도가 커짐에 따라 처리시의 왜곡도도 커진다. 그러므로, 도 6 내지 도 10에 도시된 바와 같이 리세스를 구비한 박판부재가단조재료로 제작된다면,단조재료의 처리된 부분에 프로세싱(processing) 왜곡이 크게 발생한다. 본발명에 따른 반도체 패키지를 제작하는 박판부재 10, 12, 14, 18, 21은 분말 금속 조직법에 따라 리세스 11, 13, 16, 19, 22에 해당하는 오목부를 구비한 다공성 소결체를 금형으로 사이징하는 방법으로 제작된다. 그러므로, 박판부재 10, 12, 14, 18, 21의 제작시에, 사이징에서의 압축과 성형에는 구멍들의 부피 감소가 동반되며, 금속의 변형이 비교적 적다. 그 결과, 내부 왜곡이 구조적으로 감소된다.
다공질 금속 소결체는, 금속 분말을 압축 성형하거나 성형체화시켜 성형체를 형성함으로써 얻게 되거나, 금속 분말로 내열성의 금형을 충전하고 난 후에, 소결온도에서 가열하여 얻게 된다.
금속 분말의 압축 성형으로 얻게된 성형체는 바람직하게 거의 다듬질 상태에서 형성된다. 금형 밀도는 바람직하게 다듬질 밀도에 근접한 수준으로 설정되어, 취급 동안에 성형체가 손상되는 것을 방지한다.
반도체 패키지용 박판부재 10, 12, 14, 18, 21은 또한 열스프레더로도 작용하므로, 열전도성이 양호한 금속으로 제작되는 것이 바람직하다. 이런 이유로 인하여, 비교적 저가의 금속인 구리와 알루미늄이 적당하다. 구리는 성형성과 열전도성이 양호하지만, 내부식성 면에서 알루미늄 보다 약간 떨어진다. 알루미늄은 열전도성 면에서 구리에 떨어지지만, 구리보다 경량이라는 특징이 있다.
소결 구리는, 구리 분말을 금형으로 압축 형성하거나, 압축없이 구리 분말을 세라믹 제조 성형체에 충전한 다음에, 구리의 녹는점 보다 낮은 온도에서, 예를 들어 700∼900℃에서 해리된 암모니아 기체 등의 환원기체 중에서 소결하여 얻게 된다. 필요에 따라, 구리 분말에 분말 금속조직 처리에 공통적으로 사용되는 윤활제등의 첨가제를 필요한 만큼 첨가할 수 있다. 소결 구리는 금형으로 압축되어, 리세스를 구비한 박판부재의 형상에 맞게 설계되어, 그 설계 크기로 형성되며, 필수적으로 구리 입자들로 구성된 구리상을 포함하고 있는 구조의 박판부재를 얻게 된다. 이 경우에, 산화구리 분말을 함유한 구리 분말을 원료 분말로 사용하면, 소결 감소로 인하여 크게 수축될 수 있다. 그러나, 이 소결체는 비교적 높은 강도로 처리될 수 있다. 한편, 금형 내를 구리 분말로 충전하고 소결하면, 분말 성형체에서도 구리 분말을 용이하고 안정하게 박판으로 충전할 필요가 있다. 따라서, 사용된 구리 분말은 양호한 유동성을 가진 분말 형태로, 100 메쉬(mesh)의 마이너스 시브(minus sieve)에 해당하는 입자 크기를 가지고 있다. 크기가 50 메쉬 또는 200 메쉬의 마이너스 시브인 입자는 충전성이 비교적 양호하지 못하다.
소결 구리로 만들어진 박판부재는 땜납 리플로시에 또는 사용 중에 열처리로 인한 표면 산화 처리에 의해 변색된다. 일반적으로 변색은 바람직하지 못한 것이므로, 박판부재에 니켈 도금, 니켈-인 도금, 금 도금 등의 표면 처리를 시행하는 것이 바람직하다.
한편, 알루미늄은 소결시키기가 어려운 재료이다. 알루미늄 소결체를 얻기 위해서는, 소결시에 액상을 생성할 수 있는 원소를 첨가시킬 필요가 있다. 열전도성의 극히 작은 하락도 없이 액상을 생성할 수 있는 원소로는, 예를 들어 마그네슘과 실리콘이 있다. 마그네슘을 약 50중량%, 특히 30∼70중량% 함유하고 녹는점이 낮은 알루미늄 합금 분말의 형태로 마그네슘을 첨가할 때, 저온에서 마그네슘은 액상을 생성할 수 있다. 실리콘은, 바람직하게 단순 실리콘 분말의 형태로 첨가되며,이 실리콘 성분은 알루미늄 내에 마그네슘의 확산을 촉진하는 기능이 있다. 마그네슘과 실리콘은 알루미늄 합금 조성물의 총중량에 대해 1중량% 미만의 중량으로 충분히 첨가된다. 마그네슘과 실리콘이 과도하게 첨가되면, 열전도성이 떨어지고, 알루미늄 합금의 소성변형을 이루는 것이 어렵게 된다. 다양한 실험으로부터, 바람직한 첨가량의 범위는, 조성물의 총중량에 대해 마그네슘이 0.4∼0.8중량%, 실리콘이 0.2∼0.6중량%로 결정된다.
또한, 소결은 액상 발생 원소가 입자 경계에 잔존하는 정도의 온도와 시간으로 실행되는 것이 바람직하다. 왜냐하면, 액상 발생 원소가 알루미늄 내에서 완벽하게 확산될 때의 소결 합금은, 열전도성이 악화되기 때문이다. 성형 금형에 대한 분말의 충전성을 살펴볼 때, 상술한 구리의 경우와 유사하게 알루미늄 분말에서도 입자 크기가 100 메쉬 마이너스 시브인 것이 바람직하다. 알루미늄-마그네슘 합금 분말과 실리콘 분말이 각각 소량으로 첨가되기 때문에, 60 메쉬 마이너스 시브의 분말을 사용하는 경우와 200 메쉬 마이너스 시브의 분말을 사용하여 형성한 소결체에는 특별한 차이가 없다. 소결은 질소기체 내에서 행해지는 것이 바람직하다. 이 경우에, 질소 기체는 이슬점이 -25℃ 이하가 아니면, 소결체가 변색될 수 있다. 그러므로, 소결 용광노 내에 질소 기체를 대량으로 유출 공급하는 것이 또한 바람직하다. 또한, 상술한 금속 분말의 판형상의 오목한 그린(green) 성형체들이 서로 적층되어 소결되면, 소결체의 외관이 더려워져 보일 수 있다. 그러므로, 압축 분말의 성형체의 전면과 질소기체가 균일하게 접촉되게 소결 조건을 설계하는 것이 바람직하다.
금형 내에서, 소결체를 상하로부터 압축하여 소결체의 사이징이 시행됨으로써, 밀도가 높아지고, 소성변형이 이루어진다. 이에 따라, 소정 크기의 소결체를 얻게 된다.
사이징 후에 그들의 위치에 따라 부분 밀도 또는 다공율이 달라지는 패키지 부품을 얻기 위해서, 사이징에서의 부피에 대한 압축비를 고려하여 두께를 조정하는 것이 가능하다.
실질적인 반도체 패키지 내에 소량의 물이 존재하는 것은 어쩔수 없는 일이다. 그러므로, 반도체 패키지가 밀폐 구조로 구성되면, 접합부에서의 균열 또는 박리에 의해 반도체 패키지가 손상되는 위험이 있다. 왜냐하면, 땜납 리플로 등의 처리 공정 동안에 반도체 패키지 내에 존재하는 물이 열에 의해 증발되기 때문이다. 그러므로, 이러한 경우에, 도 5에 도시된 통기구 2a와 유사한 공기 통과가 가능한 구멍을 반도체 패키지에 설치할 필요가 있다. 지금까지, 통기구는 드릴 등의 공정으로 형성되었다. 그러나, 이 통기구가 분말의 금속 조직법에 의해 제작되면, 도 10에 도시된 바와 같이 통기구 23은 성형체 내의 중심봉을 설치하기만 하면 형성되어, 우수한 작동성을 갖게 된다.
따라서, 유효 다공율이 높은 저밀도 부분이 성형체의 일부로 잔류하는 방법으로 성형체가 형성되면, 예를 들어, 리세스 11 근방의 부분이 저밀도가 되면, 이 저밀도의 부분의 구멍이 통기구로서 작용될 수 있다. 이 경우에, 유효 다공율이 약 10∼30%일 때, 이 구멍은 통기구로서 효과적으로 작용할 수 있으며, 유효 다공율이 30%을 초과하는 밀도 상태에서는, 이 밀도 상태에 있는 부분의 재료의 강도가 감소되어, 적절한 조건을 유지할 수 없게 된다는 것을, 다양한 실험으로부터 알게 되었다. 상술한 바와 같이, 본 발명은 드릴 처리 공정과 유사한 분리 처리 공정으로 통기구로서 사용하기 위한 저밀도 부분을 설치할 필요가 없으므로, 제작 효율성의 개선에 이점이 있다. 그러나, 저밀도 부분의 영역이 커짐에 따라, 패키지의 열전도성이 악화된다. 따라서, 통기가 필요하지 않는 경우에는, 패키지 재료의 유효 다공율을 5% 이하로 설정하는 것이 바람직하다.
사이징에서, 소결체의 리세스 반대쪽 이면이 펀칭면(상부 펀치(punch): 도면에는 도시되지 않음)의 점 또는 선형상의 리세스를 갖은 펀치에 의해 압축되면, 소결체의 형상은 펀치의 리세스를 따라 변형되어, 예를 들어 도 9에 도시된 바와 같이, 돌기 20이 형성된다. 이 돌기 20으로 인해 표면 면적이 보다 커지며, 열이 만족스럽게 분산된다. 저밀도의 소결체가 소정의 크기로 형성될 때, 형성된 돌기 20은 비교적 저밀도로, 통기구로서 작용된다.
도 8에 도시된 반도체 패키지용 박판부재 14의 제작시에, 이 박판부재 14는 두 개의 판, 즉, 리세스 16을 둘러싸고 있는 부분인 링형상의고리부15, 및 이고리부15의 내측면에서 리세스 16의 바닥을 형성하는 리세스의 바닥부 17로 형성되는 것이 가능하다. 이 리세스 바닥부 17은 더 이상의 원소 첨가없이 소결 구리로만 형성되며,고리부15는 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량의 조성물을 함유한 액상 알루미늄 소결합금으로 형성된다. 본 발명의 특징은, 탑재칩 c 근방의 부분이 열전도성이 양호한 구리로 만들어지며, 그 주위 부분은 알루미늄 합금으로 만들어져, 반도체 패키지가 전체적으로 경량이라는 것이다.
박판부재 14, 리세스 바닥부 17 및고리부15를 제작하기 위해, 구리 소결체 및 상술한 각 소결체의 제조법에 따라 바람직하게 만들어진 알루미늄 소결체를 사용하여 제작한다. 다음으로, 리세스 바닥구 17 및고리부15를, 사이징형 내에 위치시키고, 소정의 밀도, 크기, 형상으로 이들을 압축과 함께, 소성변형하여,고리부15의 내부면의 구멍에 의해 리세스 바닥부 17을 클램프하여, 이들을 서로 단단하게 접합시킨다. 그 결과, 박판부재 14가 완성된다.
박판부재 14는 열팽창 계수가 서로 다른 재료들의 조합으로 구성된다. 그러나, 접합면들이 서로 복잡하게 접합되어 있으므로, 두 개의 부품 15, 17은 그들 사이에 어떠한 간격도 형성되지 않게 단단하게 결합되어 있다. 두 개의 부품 15, 17의 밀도를 적당하게 조절하여, 그들 사이의 열팽창 계수의 차이를 줄이는 것이 가능하다. 구리와 알루미늄 사이에 형성된 접착으로 전위차가 생겨, 이것이 부식의 원인으로 고려되고 있다. 이 박판부재의 사용이 허용되지 않는 경우에는, 사이징 전에 미리 소결체의 적어도 하나의 단면부에 전기 절연층으로 작용할 수 있는 합성수지 또는 왁스 코팅 등의 도포막을 설치하여, 이 도포막들을 서로 접합시키는 것이 바람직하다.
또한, 구리는 산화에 의해 표면이 쉽게 변색되므로, 구리의 표면을 니켈 도금하는 것이 바람직하다. 따라서, 구리 소결재의 리세스 바닥부 17과 알루미늄 합금의고리부15를 합께 접합시키는 구조에서, 사이징 금형으로 두 개의 부품들을 접합시키기기에 앞서,고리부15의 알루미늄 합금 소결체의 표면에 얇은 수지피막 또는 왁스피막을 설치한 다음에,고리부15를 구리 리세스 바닥부 17과 접합시키고, 이 접합 부품들에 도금액을 주입하여, 구리 부품에만 도금막을 형성한다. 이 알루미늄 합금측은 피막으로 피복되므로, 도금액과 반응하지 않는다. 이 피막은, 땜납 리플로시에 가열에 견딜 수 있으며, 폴리아미드 수지, 에폭시 수지, 실리콘 수지 등을 함유한 수지들의 군으로부터, 가열 또는 용제를 사용하여 제거될 수 있는 왁스류로서, 목적에 맞는 수지를 용이하게 선택할 수 있다. 내열성 수지가 사용되면, 상술한 전기 절연층으로서의 효과도 얻게 된다. 패키지 부품으로서의 박판부재는, 필요에 따라 배럴(barrel) 가공 등의 표면 다듬질 및 사이징 후의 플래시(flash) 제거가 행해진다.
실시예 1
본 발명의 몇가지 실시예는 실험을 토대로하여 보다 상세히 설명될 것이다. 첫 번째 실시예는 하기의 조건하에서 실시되었다.
(사용 원료 분말)
원료 분말은 하기의 (1)∼(5)를 준비하였다:
(1) 전해 구리 분말(입자 크기: 100 메쉬의 마이너스 시브)
(2) 알루미늄 분말(입자 크기: 200 메쉬의 마이너스 시브)
(3) 알루미늄과 50%의 마그네슘 합금 분말(입자 크기: 150 메쉬의 마이너스 시브)
(4) 실리콘 분말(입자 크기: 150 메쉬의 마이너스 시브)
(5) 윤활제 : 상기 (1)에 사용되는 아연 스테아르산 및 상기 (2)∼(4)에 사용되는 에틸젠-비스(스테아르 아미드)
(시료 제작)
소결 구리제의 박판부재 10(기판 1)의 시료를 하기와 같이 준비하였다. 먼저, 전해 구리 분말 (1)에 윤활제 (5)를 0.5중량%의 비율로 혼합한 다음에, 이 혼합물을 금형 내에서 5톤/㎠의 압력으로 압축하여, 도 6에 도시된 형상의 그린 성형체를 성형하였다. 이 그린 성형체를 환원기체(해리 암모니아 기체) 중에 900℃의 온도로 소결한 후에, 금형 내에서 상하로부터 수직 방향으로 다시 압축하여, 깊이가 0.5㎜인 리세스를 구비하고 두께 0.8㎜의 치수 33×33㎜의 구리 소결체를 얻게 되었다. 따라서, 구리 소결체를 비전해 니켈(Ni-P)로 도금한 다음에, 소결 구리제의 박판부재 10의 시료를 준비하였다.
알루미늄 소결 합금제의 박판부재 10의 시료를 하기와 같이 제작하였다. 먼저, 알루미늄 분말 (2)에 알루미늄-마그네슘 분말 (3)과 실리콘 분말(4)를, 전체 조성이 중량비로 마그네슘 0.6중량%, 실리콘 0.4중량% 및 알루미늄 잔량이 되게 혼합하고, 이 혼합 분말에 윤활제 (5)를 0.5중량%의 조성비로 더 첨가하였다. 이렇게 얻어진 혼합물을 1.5톤/㎡ 압력으로 압축하여, 상기에서 얻어진 구리 소결체와 유사한 형상으로 형성하였다. 이 그린 성형체를 이슬점이 -30℃인 질소 기체 중에서 580℃의 온도로 소결한 다음에, 사이징 금형으로 상하로부터의 수직 방향으로 압축하여, 구리 소결체와 동일한 치수로 리세스를 구비하고, 두께 0.8㎜인 시료를 제작하였다.
또한, 비교용으로, 순동판과 알루미늄 합금판(JIS A5052 조성)을, 상기한 시료들과 동일한 형상과 치수로 가공을 행하였다.
(평가)
상술한 시료로 준비된 박판부재 10(기판 1)을 사용하여, 리세스부 11 내에 에폭시 수지를 충전하여 모형 패키지를 준비하고, 이 모형 패키지를 일반적으로 리플로 온도에 해당하는 260℃의 온도에서 가열하였다. 이 때에, 박판부재 10의 가열 전과 후에 평면도(단위: ㎜)를 측정하였다.
각 시료에서, 10개의 모형 패키지에 동일한 작동과 측정을 반복하였다. 또한, 10개의 모형 패키지에 대한 평면도로부터 평균 평면도를 계산하였다. 그 결과를 도 1에 나타낸다.
박판부재 평면도(㎜)
가열 전 가열 후
소결 구리 0.02㎜ 0.03㎜
소결 알루미늄 합금 0.02㎜ 0.03㎜
드로잉 가공공정된 구리 0.14㎜ 0.18㎜
드로잉 가공공정된 알루미늄 합금 0.12㎜ 0.15㎜
실시예 1로부터, 롤링(rolling) 주조판의 드로잉 가공 공정에 의해 준비된 박판부재와 비교하여, 소결 재료로 준비된 박판부재는 성형 후에 크기 정밀도가 보다 양호하게 처리 공정되었으며, 이 박판부재가 가열되어도, 단지 약간의 왜곡과 뒤틀림만이 있었다. 이것은, 박판부재 10(기판 1)이 수지 기판, 수지 캡슐, 또는 캡과 단단하게 접착되는 접합부에서, 균열 또는 박리가 쉽게 일어나지 않게 된다.
실시예 2
실시예 2에서는, 하기의 지적한 점만을 제외하고는, 패키지의 부품으로서 알루미늄 소결 합금재의 소결체를, 실시예 1과 유사한 방법으로 준비하였다. 먼저,고리부15의 두께를 리세스 바닥부 17 보다 약간 두껍게 제작하였다. 이 접합에서, 소결체를 사이징할 때에, 리세스 바닥부 17를 교정하는 정도로 약간만 압축하여 밀도비가 24%로 조정되며,고리부15는 강하게 압축하여, 밀도비가 97%가 되는 시료를 준비하였다. 두 번째로, 소결체의 리세스 16의 반대면을 압축하기 위해 펀치의 압축면에 직경 2㎜인 반구면 형상의 구멍을 복수개 설치한 펀치를 사용하여, 이 펀치로 리세스 바닥부 17을 강하게 압축하고, 박판부재 14의 리세스 16의 반대면에 도 9에 도시된 바와 같이 돌기 20이 형성된 시료들을 제작하였다.
상술한 방법과 유사하게, 실시예 1에서의 다른 재료들로 구성된 시료들을 제작하고, 이 시료들을 덮개부로 사용하여 상자를 형성하였다. 이 때에, 형성된 상자 내에 일정한 압축 공기를 주입하여, 상자 내부로부터 누설된 공기량을 체크하였다(통기성 시험). 그 결과, 각 시료의 리세스 바닥부 17로부터 공기가 누설된다는 것을 확인하였다.
실시예 3
실시예 3에서는, 리세스 바닥부 17의 구리 소결체와고리부15의 알루미늄 합금 소결체를 실시예 1의 제조 방법에 따라 유사하게 제조하였다. 구리 소결체는 알루미늄 합금 소결체 보다 약간 두껍게 만들어지며, 알루미늄 합금 소결체는 밀도비가 95%이다. 이들 소결체들 중에서,고리부용 알루미늄 합금 소결체에 폴리아미드 수지용액을 도포하고, 이 수지를 경화시켜, 표면에 피막을 형성하였다.
리세스 바닥부 17의 구리 소결체와 수지 피막으로 도포된 알루미늄 소결 합금의고리부15 각각을, 사이징 금형 내에 위치시켰다. 알루미늄 소결 합금은 교정을 위해 약간만 압축되었고, 구리 소결체는 크기에 맞게 강하게 압축되어, 두 개의 부품 15, 17은 서로 연결되어 단단하게 접합되었다. 따라서, 이 패키지 부품은 비전해 니켈의 도금액에 침지되어, 구리 소결재의 리세스 바닥부 17 표면에 도금을 시행하였다.
상술한 구조의 박판부재 14는 칩 c 근방의 부분을 열전도율이 양호한 구리로 제작하며, 전체적으로 경량화시키기 위해 알루미늄 합금재의 주변부를 가지고 있다. 또한, 니켈 도금이 구리 표면 상에서 시행되어, 내부식성이 이루어진다. 도금시에 알루미늄 합금에 부식, 용액이 발생하지 않게 알루미늄 합금을 수지로 피복하였다. 또한, 이 수지를, 알루미늄 합금과 구리 사이의 접합면에 피복하여, 전해 부식을 방지한다.
이렇게 제조된 패키지 부품을 250℃의 온도로 가열한 다음에, 실온에서 냉각하여, 평면도를 측정하였다. 그 결과, 평면도가 만족스러웠다.
이제까지 상술한 바와 같이, 본 발명은, 본 발명에 따른 분말 금속 조직법에 따라서 제작된 반도체 패키지를 형성하는 리세스를 구비한 박판부재를, 크기 정밀도가 높으며, 열로 인한 왜곡이 작게 제작하는 것이 용이하며, 필요에 따라 통기구를 용이하게 설치할 수 있고, 구리와 알루미늄 합금의 복합물로 제작된 박판부재가 열복사 특성이 우수하며 경량이라는 이점이 있다. 따라서, 집적도가 높은 칩이 실장된 반도체 패키지를 구비한 반도체 패키지의 각종 종류에 가장 적합한 박판부재를 제공하는 것이 가능하다. 이것은, 반도체 패키지의 품질 향상에 기여하게 된다.
이제까지, 본 발명은 본 발명의 특정한 구현예들에 대해서만 도시하고 기술하였지만, 본 발명이 상기 구현예들로만 한정되지 않고, 본 발명의 범위를 벗어나지 않는 범위 내에서 다양하게 변형, 변화될 수 있다는 것이 이해될 것이다.

Claims (20)

  1. 반도체칩을 수납하는 리세스(recess)를 구비하고, 소결 구리, 알루미늄 소결합금 또는 소결구리와 알루미늄을 포함하는 소결 재료로 구성되는, 반도체 패키지를 형성하는 박판부재로서,
    상기한 알루미늄 소결합금은, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유하고 있으며;
    상기한 알루미늄 소결합금은 알루미늄 입자들로 구성된 알루미늄 상(phase), 및 알루미늄 입자들 사이에 삽입되어 마그네슘, 실리콘 및 알루미늄으로 구성된 합금상을 포함하는 금속조직 구조를 가지고 있으며;
    상기한 소결구리는 주성분으로 구리를 포함하고 상기한 소결 구리의 금속조직 구조는 구리 입자들로 구성된 구리상을 포함하는 것을 특징으로 하는 박판부재.
  2. 제 1항에 있어서, 내부에 구멍이 있는 고리부(annular part) 및 상기한 고리부와 분리되어, 그 내부 구멍 내에 들어맞게 단단히 고정된 바닥부(bottom part)를 포함하여, 상기한 리세스를 형성하는 것을 특징으로 하는 박판부재.
  3. 제 2항에 있어서, 상기한 바닥부는 상기한 소결 구리로 구성되며, 상기한 고리부는 상기한 알루미늄 소결합금으로 구성되는 것을 특징으로 하는 박판부재.
  4. 제 2항에 있어서, 상기한 고리부와 상기한 바닥부와의 접합에 의해 형성된 전기 절연층을 더 포함하는 것을 특징으로 하는 박판부재.
  5. 제 2항에 있어서, 상기한 고리부가 완전히 피복되는 전기 절연층을 더 포함하는 것을 특징으로 하는 박판부재.
  6. 제 1항에 있어서, 상기한 소결 구리가 니켈, 니켈-인 및 금으로 이루어진 군으로부터 선택된 도금재료로 형성된 도금피막으로 피복되는 것을 특징으로 하는 박판부재.
  7. 제 1항에 있어서, 상기한 소결 재료의 유효 다공률이 5% 이하임을 특징으로 하는 박판부재.
  8. 제 1항에 있어서, 유효 다공률이 5% 이하인 제 1 부분, 및 유효 다공률이 10∼30%인 제 2 부분을 포함하는 것을 특징으로 하는 박판부재.
  9. 제 2항에 있어서, 상기한 고리부와 상기한 바닥부 중의 하나의 유효 다공률은 5% 이하이고, 다른 하나의 유효 다공률은 10∼30%임을 특징으로 하는 박판부재.
  10. 제 4항에 있어서, 상기한 전기 절연층이 수지 또는 왁스로 구성되는 것을 특징으로 하는 박판부재.
  11. 박판부재의 형상에 근접한 소정의 형상으로 금속 다공질 소결체를 형성하는 단계; 및
    상기한 금속 소결체를 상기한 박판부재의 형상에 맞게 사이징(sizing)하는 단계를 포함하는 것을 특징으로 하는, 반도체칩을 수납하는 리세스를 구비하고 있는 반도체 패키지용 박판부재의 제조방법.
  12. 알루미늄 분말에 알루미늄-마그네슘 합금분말과 실리콘 분말을 혼합하여, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유한 혼합 분말을 형성하는 단계;
    상기한 혼합 분말을 압축하여, 박판부재의 형상에 근접한 소정 형상의 성형체를 형성하는 단계;
    상기한 성형체를 이슬점이 -25℃ 이하인 질소기체 대기 중에서 액상 소결하여, 다공질 소결체를 형성하는 단계; 및
    상기한 다공질 소결체를 박판부재의 형상에 맞게 사이징하는 단계를 포함하는 것을 특징으로 하는, 반도체칩을 수납하는 리세스를 구비하고 있는 반도체 패키지용 박판부재의 제조방법.
  13. 내부에 구멍이 있는 고리부 및 상기한 고리부와 분리되어, 그 내부 구멍 내에 들어맞게 단단히 고정된 바닥부로 리세스를 형성하여, 상기한 리세스에 반도체칩을 수납하는 반도체 패키지용 박판부재의 제조방법으로서,
    알루미늄 분말에 알루미늄-마그네슘 합금분말과 실리콘 분말을 혼합하여, 마그네슘 0.4∼0.8중량%, 실리콘 0.2∼0.6중량% 및 알루미늄 잔량을 함유한 혼합 분말을 형성하는 단계;
    상기한 혼합 분말을 압축하여, 상기한 고리부의 형상에 근접한 고리 형상의 제 1 성형체를 형성하는 단계;
    상기한 제 1 성형체를 이슬점이 -25℃ 이하인 질소기체 대기 중에서 액상 소결하여, 고리 형상의 다공질의 제 1 소결체를 얻는 단계;
    주성분이 구리인 분말을 압축하여, 바닥부의 형상에 근접한 제 2 성형체를 형성하는 단계;
    상기한 제 2 성형체를 환원기체 대기 중에서 고체상 소결하여, 다공질의 제 2 소결체를 얻는 단계;
    상기한 제 2 소결체를 상기한 제 1 소결체의 구멍 내에 배치하여, 박판부재의 형상에 맞게 상기한 제 1 및 제 2 소결체를 조합하는 단계; 및
    상기한 조합된 제 1 및 제 2 소결체를 박판부재의 형상에 맞게 사이징하여, 상기한 제 2 소결체가 상기한 제 1 소결체에 단단히 들어맞게 고정시키는 단계를 포함하는 것을 특징으로 하는 박판부재의 제조방법.
  14. 제 13항에 있어서, 주성분이 구리인 분말이 산화 구리를 함유하는 것을 특징으로 하는 박판부재의 제조방법.
  15. 제 13항에 있어서, 상기한 사이징 단계 전에, 수지 또는 왁스로 구성되어 상기한 제 1 소결체를 피복하는 전기 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박판부재의 제조방법.
  16. 제 13항에 있어서, 상기한 사이징 단계에서, 상기한 제 1 소결체와 상기한 제 2 소결체는 압축량이 서로 다르게 압축되는 것을 특징으로 하는 박판부재의 제조방법.
  17. 제 15항에 있어서, 상기한 조합되어 사이징된 제 1 및 제 2 소결체를 도금액 내에 침지하여, 상기한 제 2 소결체만을 도금하는 단계를 더 포함하는 것을 특징으로 하는 박판부재의 제조방법.
  18. 반도체칩을 수납하는 리세스를 구비하는 것을 특징으로 하는, 상기한 청구항11의 제조방법에 따라 제작된 반도체 패키지용 박판부재.
  19. 반도체칩을 수납하는 리세스를 구비하는 것을 특징으로 하는, 상기한 청구항 12의 제조방법에 따라 제작된 반도체 패키지용 박판부재.
  20. 반도체칩을 수납하는 리세스를 구비하는 것을 특징으로 하는, 상기한 청구항 13의 제조방법에 따라 제작된 반도체 패키지용 박판부재.
KR1019980017124A 1997-05-13 1998-05-13 반도체패키지용박판부재및이의제조방법 KR100319786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-121825 1997-05-13
JP12182597A JP3426104B2 (ja) 1997-05-13 1997-05-13 半導体パッケージ用薄板部品及びその製造方法

Publications (2)

Publication Number Publication Date
KR19980086994A KR19980086994A (ko) 1998-12-05
KR100319786B1 true KR100319786B1 (ko) 2002-02-19

Family

ID=14820872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017124A KR100319786B1 (ko) 1997-05-13 1998-05-13 반도체패키지용박판부재및이의제조방법

Country Status (3)

Country Link
US (1) US6172415B1 (ko)
JP (1) JP3426104B2 (ko)
KR (1) KR100319786B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189401A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 配線基板及び半導体装置
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US7109520B2 (en) * 2003-10-10 2006-09-19 E. I. Du Pont De Nemours And Company Heat sinks
TW200524114A (en) * 2003-10-06 2005-07-16 Du Pont Heat sinks
US7120019B2 (en) * 2004-08-18 2006-10-10 International Business Machines Corporation Coaxial air ducts and fans for cooling and electronic component
US20060081465A1 (en) * 2004-10-19 2006-04-20 Kobelco Research Institute, Inc. Assembly for sputtering aluminum-neodymium alloys
WO2006068643A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
US20070227390A1 (en) * 2006-03-31 2007-10-04 Richard Palmateer Shaped charges, lead-free liners, and methods for making lead-free liners
JP5176196B2 (ja) * 2006-11-29 2013-04-03 独立行政法人産業技術総合研究所 金属粉末射出成形法による高密度アルミニウム焼結材の製造方法
US7692590B2 (en) * 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
JP2011044570A (ja) * 2009-08-20 2011-03-03 Renesas Electronics Corp 放熱板、半導体装置、および放熱板の製造方法
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
KR102093136B1 (ko) * 2019-01-15 2020-03-25 경기대학교 산학협력단 부식 방지층을 구비하는 분말야금 제품
CN115011848B (zh) * 2022-05-11 2023-03-28 北京理工大学 一种高纯铝合金导线及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116854A (ja) * 1989-09-29 1991-05-17 Ngk Insulators Ltd 半導体メモリ装置
JPH03173166A (ja) * 1989-11-30 1991-07-26 Aichi Steel Works Ltd 半導体用放熱基板
JPH06140539A (ja) * 1992-10-26 1994-05-20 Toshiba Material Eng Kk ヒートシンクおよびこれを用いた半導体装置
JPH07240485A (ja) * 1994-02-28 1995-09-12 Nippon Tungsten Co Ltd 半導体基板材料とその製造方法
JPH08186204A (ja) * 1994-11-02 1996-07-16 Nippon Tungsten Co Ltd ヒートシンク及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116854A (ja) * 1989-09-29 1991-05-17 Ngk Insulators Ltd 半導体メモリ装置
JPH03173166A (ja) * 1989-11-30 1991-07-26 Aichi Steel Works Ltd 半導体用放熱基板
JPH06140539A (ja) * 1992-10-26 1994-05-20 Toshiba Material Eng Kk ヒートシンクおよびこれを用いた半導体装置
JPH07240485A (ja) * 1994-02-28 1995-09-12 Nippon Tungsten Co Ltd 半導体基板材料とその製造方法
JPH08186204A (ja) * 1994-11-02 1996-07-16 Nippon Tungsten Co Ltd ヒートシンク及びその製造方法

Also Published As

Publication number Publication date
JP3426104B2 (ja) 2003-07-14
KR19980086994A (ko) 1998-12-05
JPH10313073A (ja) 1998-11-24
US6172415B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
KR100319786B1 (ko) 반도체패키지용박판부재및이의제조방법
US6534190B1 (en) Substrate material for mounting a semiconductor device, substrate for mounting a semiconductor device, semiconductor device, and method of producing the same
US5828127A (en) Semiconductor substate with improved thermal conductivity
US5493153A (en) Plastic-packaged semiconductor device having a heat sink matched with a plastic package
US5693981A (en) Electronic system with heat dissipating apparatus and method of dissipating heat in an electronic system
US5869778A (en) Powder metal heat sink for integrated circuit devices
US5310520A (en) Circuit system, a composite material for use therein, and a method of making the material
US4857411A (en) Composite body and method of manufacturing the same
US5552634A (en) Method and apparatus for dissipating heat in an electronic device
US4793967A (en) Cermet substrate with spinel adhesion component
US5132776A (en) Member for carrying a semiconductor device
JPH08186204A (ja) ヒートシンク及びその製造方法
US5886269A (en) Substrate and heat sink for a semiconductor and method of manufacturing the same
US7364632B2 (en) Radiator member for electronic appliances and processes for producing the same
US5605558A (en) Nitrogenous aluminum-silicon powder metallurgical alloy
EP1065711A2 (en) Method of manufacturing a plated electronic termination
JP2704932B2 (ja) 放熱基板およびその製造方法ならびに半導体装置
JP3160696B2 (ja) 金属複合材料，及びその製造方法とそれを備えたパッケージ
JP3552587B2 (ja) 複合材料及び半導体装置
KR100453518B1 (ko) 반도체 소자용 박스형 구조재용 Si-Al 합금의 제조방법
EP0439128A2 (en) Housing for semiconductor device and method of manufacturing
JP2815656B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JP4461513B2 (ja) アルミニウム−炭化珪素系複合材料およびその製造方法
JP3506201B2 (ja) 薄板状焼結体の製造方法およびヒートスプレッダ
JPH0878578A (ja) 放熱基板用材料及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081031

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee