[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3186941B2 - 半導体チップおよびマルチチップ半導体モジュール - Google Patents

半導体チップおよびマルチチップ半導体モジュール

Info

Publication number
JP3186941B2
JP3186941B2 JP01927195A JP1927195A JP3186941B2 JP 3186941 B2 JP3186941 B2 JP 3186941B2 JP 01927195 A JP01927195 A JP 01927195A JP 1927195 A JP1927195 A JP 1927195A JP 3186941 B2 JP3186941 B2 JP 3186941B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
semiconductor
substrate
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01927195A
Other languages
English (en)
Other versions
JPH08213427A (ja
Inventor
直之 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01927195A priority Critical patent/JP3186941B2/ja
Publication of JPH08213427A publication Critical patent/JPH08213427A/ja
Application granted granted Critical
Publication of JP3186941B2 publication Critical patent/JP3186941B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複数の半導体チップ
が積み重ねられた構造を持つマルチチップ半導体モジュ
ールに関する。また、そのようなマルチチップ半導体モ
ジュールを構成するのに用いられる半導体チップに関す
る。
【０００２】なお、この発明のマルチチップ半導体モジ
ュールは、半導体チップ同士が積層されている点で、１
枚のリードフレームの両面に半導体チップが配置された
ようなデバイスとは異なる。また、この発明のマルチチ
ップ半導体モジュールは、各半導体チップがウエハプロ
セスによって個々のチップとして形成される点で、１枚
の半導体基板上に順次配線層や層間絶縁層を積層して構
成される所謂３次元ＩＣ（集積回路）とは異なる。
【０００３】
【従来の技術】マルチチップ半導体モジュールは、半導
体チップを２次元的に配列したものと、半導体チップを
積み重ねて３次元的に配列したものと、それらを複合し
た配置を取るものとに大別される。また、それぞれの半
導体チップの電極をどのような方式で接続するかによっ
ても分類される。
【０００４】２次元的配列のマルチチップ半導体モジュ
ールとしては、例えば半導体チップの電極をプリント基
板にワイヤボンディングによって直接接続したＣＯＢ
（チップ・オン・ボード）方式のものが知られている。
このＣＯＢ方式は、メモリーカード等の比較的安価な民
生品に古くから使用されている。また、半導体チップを
一旦ＴＡＢ（テープ・オートメイテッド・ボンディン
グ）方式によって実装し、そのリードをプリント基板や
セラミック基板、シリコン基板に半田付けや合金接合に
より接続したものも実用化されている。また、半導体チ
ップの電極パッド上に半田や金、ニッケル銅などからな
る金属バンプを形成し、プリント基板やセラミック基
板、シリコン基板にフェイスダウンボンディングして接
続したもの（フリップチップ方式）も知られている。こ
のフリップチップ方式はコンピュータ用のデバイスから
メモリーカード等の民生品に至るまで使用されている
（特開昭６３−４２１５７等）。もちろん、これらの複
数の接続技術を組み合わせて実装したものも多い（特開
平０４−４４２５６等）。
【０００５】３次元的配列のマルチチップ半導体モジュ
ールとしては、米国エヌ・チップ（ｎＣＨＩＰ）社が
開発した、サイズが大きい半導体チップ上にサイズが小
さい半導体チップを接着剤等を介して積み重ねて、上下
のチップの電極パッド同士をワイヤボンディングで接続
したものが有名である。また、ＴＣＰ（テープ・キャ
リア・パッケージ）を積み重ねて、各ＴＣＰのリード同
士を接続したものもある（特開平０１−３０９３６２、
平０２−１３４８５９）。また、半導体ウエハ上にス
ルーホールを設けた半導体ウエハを重ねて、このスルー
ホールを金属で埋め込んで各チップの電極同士を接続し
たもの（特開昭６３−２１３９４３）や、半導体ウエ
ハ上に、金属で埋め込んだスルーホールを持つ半導体ウ
エハを重ねて、この金属で各チップの電極同士を接続し
たものがある（特開平０５−５５４５４）。また、こ
れらのスルーホールの一部又は全部をトレンチ（溝）で
代用したものも提案されている（特開平０５−４１４７
８、特開平０５−１９８７３８）。
【０００６】
【発明が解決しようとする課題】上記従来のマルチチッ
プ半導体モジュールには次のような問題がある。
【０００７】まず、２次元的配列のマルチチップ半導体
モジュールは、上記いずれの方式のものであっても単位
面積当たりの実装密度に限界がある。最も密度の上がる
フリップチップ方式のものにしても３次元的配列のもの
には及ばない。また、チップの電極につながる配線が平
面方向に延びて長くなるため、高周波に対する応答特性
が良くないという問題がある。
【０００８】また、３次元的配列のマルチチップ半導体
モジュールのうち、半導体チップを積み重ねて、上下の
チップの電極同士をワイヤボンディングで接続したもの
（上記）は、不良チップが存在した場合にワイヤを簡
単には取り除くことができず、不良チップのリペア（交
換等の作業）ができないという問題がある。また、ワイ
ヤボンディングが可能な位置、すなわちチップ周辺に電
極パッドを形成する必要があるため、チップ設計上の制
約が大きくなる。また、ワイヤ接続本数が増えるにつれ
て、実装時間が比較的長くなり、実装コストが高くなる
という問題がある。
【０００９】また、ＴＣＰを積み重ねて、各ＴＣＰのリ
ード同士を接続したもの（上記）は、不良チップのリ
ペアは可能だが、各半導体チップを一旦ＴＣＰに実装す
るため、実装密度が低くなり、かつ実装コストが高くつ
くという問題がある。また、サイズの異なるＴＣＰを複
数個重ねることが困難であり、製品設計上の制約が大き
い。
【００１０】また、半導体ウエハを重ねて、スルーホー
ルやトレンチ内の金属によってチップの電極同士を接続
したもの（上記，，）は、スルーホールやトレン
チを金属で埋め込んでいるので、不良チップのリペアが
できない。また、ウエハプロセスで積層構造が形成され
るため、ウエハプロセスが複雑でチップコストが高くつ
く。しかも、組立プロセスにおいて様々な種類の半導体
チップを組み合わせ得るという自由がなく、製品設計に
制約がある。
【００１１】そこで、この発明の目的は、単位体積当た
りの実装密度を高めることができ、応答特性に優れ、不
良チップのリペアを行うことができ、コストを低減で
き、かつチップ設計上および製品設計上の制約を少なく
することができるマルチチップ半導体モジュールを提供
することにある。また、そのようなマルチチップ半導体
モジュールを構成するのに適した半導体チップを提供す
ることにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体チップは、基板と、この基
板の表面側に設けられた電極パッドを備え、上記基板
に、この基板の裏面側から上記電極パッドの裏面に達す
る貫通穴が形成され、この貫通穴の内壁は絶縁膜で覆わ
れており、上記電極パッドの上記裏面に接触し、上記絶
縁膜で内壁が覆われた上記貫通穴を通して上記基板の裏
面側に突出する金属バンプが設けられていることを特徴
としている。
【００１３】また、請求項２に記載の半導体チップは、
上記貫通穴が上記基板の表面側より裏面側の開口面積が
大きいテーパ状になっていることを特徴とする、請求項
１に記載の半導体チップである。 また、請求項３に記載
の半導体チップは、上記金属バンプの上記基板裏面側の
露出面が、上記金属バンプの材料よりも低融点の材料か
らなるメッキ層で覆われていることを特徴とする、請求
項１又は請求項２に記載の半導体チップである。 また、
請求項４に記載の半導体チップは上記メッキ層が金又は
半田からなることを特徴とする、請求項１乃至請求項３
のいずれかに記載の半導体チップである。
【００１４】また、請求項５に記載のマルチチップ半導
体モジュールは、請求項１乃至請求項４のいずれかに記
載の一の半導体チップを、基板の表面側に電極パッドを
有する別の半導体チップ上に積み重ねられた状態で備
え、上記一の半導体チップの裏面側の上記金属バンプ
と、上記一の半導体チップの下側に存する半導体チップ
の表面側の上記電極パッドとが、互いに対向して異方性
導電膜を介して接続されていることを特徴としている。
【００１５】また、請求項６に記載のマルチチップ半導
体モジュールは、請求項３又は請求項４に記載の一の半
導体チップを、基板の表面側に電極パッドを有する別の
半導体チップ上に積み重ねられた状態で備え、上記金属
バンプと上記電極パッドとが上記メッキ層を介して接続
されていることを特徴としている。
【００１６】また、請求項７に記載のマルチチップ半導
体モジュールは、請求項６に記載のマルチチップ半導体
モジュールにおいて、上記下側に存する半導体チップの
上記電極パッドの表面に、上記金属バンプのメッキ層の
材料と合金を形成し得る材料からなるメッキ層が設けら
れていることを特徴としている。
【００１７】
【作用】請求項１の半導体チップは、基板の表面側に電
極パッドを有するとともに、基板の裏面側に突出する金
属バンプを有している。したがって、例えばこの半導体
チップを、基板の表面側に電極パッドを有する別の半導
体チップ上に異方性導電膜を挟んで積み重ねることによ
って、請求項３のようなマルチチップ半導体モジュール
が簡単かつ容易に構成される。また、この半導体チップ
を複数積み重ねたものを、さらに基板の表面側に電極パ
ッドを有する別の半導体チップや配線基板上に積み重ね
ても良い。この他にも自由な組み合わせが可能である。
このように、この半導体チップによれば、様々な種類の
マルチチップ半導体モジュールが簡単かつ容易に構成さ
れる。
【００１８】請求項３又は請求項４の半導体チップは、
上記金属バンプの上記基板裏面側の露出面が、上記金属
バンプの材料よりも低融点の材料からなるメッキ層で覆
われている。したがって、例えばこの半導体チップを、
基板の表面側に電極パッドを有する別の半導体チップ上
に積み重ね、上記メッキ層が溶融する温度に加熱するこ
とによって、請求項６のようなマルチチップ半導体モジ
ュールが簡単かつ容易に構成される。また、この半導体
チップを複数積み重ねたものを、さらに基板の表面側に
電極パッドを有する別の半導体チップや配線基板上に積
み重ねても良い。この他にも自由な組み合わせが可能で
ある。このように、この半導体チップによれば、様々な
種類のマルチチップ半導体モジュールが簡単かつ容易に
構成される。
【００１９】請求項４のマルチチップ半導体モジュール
は、請求項１乃至請求項３のいずれかに記載の一の半導
体チップと、別の半導体チップとを積み重ねられた状態
で備えているので、半導体チップを２次元的に配列する
場合や一旦ＴＣＰに実装する場合に比して、単位体積当
たりの実装密度が高まる。また、金属バンプがチップの
電極同士をつなぐ配線となることから、平面方向に配線
が設けられる場合に比して配線の長さが短くなって、高
周波に対する応答特性が良好になる。また、一の半導体
チップの金属バンプと下側に存する半導体チップの電極
パッドとの接続は、接続に用いた異方性導電膜を溶解す
ることによって解除され得る。したがって、不良チップ
のリペアが容易に行われる。また、積層構造がウエハプ
ロセスではなく組立プロセスで形成されるので、チップ
コストが低減される。しかも、チップの電極同士が金属
バンプによって一括ボンディングされるので、実装時間
が短くなる。また、このマルチチップ半導体モジュール
は、半導体チップを一旦ＴＣＰに実装することなく、各
半導体チップを直接積み重ねて構成される。したがっ
て、チップコストとともに実装コストが低減される。ま
た、ワイヤボンディングを行わないので、電極パッドも
チップ内の任意の領域に設けて良く、チップ設計上の制
約が少ない。しかも、組立プロセスにおいて様々な種類
の半導体チップを組み合わせ得るので、製品設計上の制
約も少なくなる。
【００２０】請求項６のマルチチップ半導体モジュール
は、請求項３又は請求項４の一の半導体チップと、別の
半導体チップとを積み重ねられた状態で備えているの
で、半導体チップを２次元的に配列する場合や一旦ＴＣ
Ｐに実装する場合に比して、単位体積当たりの実装密度
が高まる。また、金属バンプがチップの電極同士をつな
ぐ配線となることから、平面方向に配線が設けられる場
合に比して配線の長さが短くなって、高周波に対する応
答特性が良好になる。また、上記下側に存する半導体チ
ップを裏面から加熱して、上記金属バンプを覆っている
メッキ層を溶融させることによって、上記一の半導体チ
ップの金属バンプと下側に存する半導体チップの電極パ
ッドとの接続は、接続に用いた異方性導電膜を溶解する
ことによって解除され得る。したがって、不良チップの
リペアが容易に行われる。また、積層構造がウエハプロ
セスではなく組立プロセスで形成されるので、チップコ
ストが低減される。しかも、チップの電極同士が金属バ
ンプによって一括ボンディングされるので、実装時間が
短くなる。また、このマルチチップ半導体モジュール
は、半導体チップを一旦ＴＣＰに実装することなく、各
半導体チップを直接積み重ねて構成される。したがっ
て、チップコストとともに実装コストが低減される。ま
た、ワイヤボンディングを行わないので、電極パッドも
チップ内の任意の領域に設けて良く、チップ設計上の制
約が少ない。しかも、組立プロセスにおいて様々な種類
の半導体チップを込み合わせ得るので、製品設計上の制
約も少なくなる。
【００２１】請求項７のマルチチップ半導体モジュール
は、上記下側に存する半導体チップの上記電極パッドの
表面に、上記金属バンプのメッキ層の材料と合金を形成
し得る材料からなるメッキ層が設けられている。したが
って、組立時に、上記一の半導体チップの金属バンプの
メッキ層と、上記下側に存する半導体チップの電極パッ
ドのメッキ層とを接触させ、加熱もしくは加圧またはそ
の両方を行うことによって容易に接続が行われる。
【００２２】
【実施例】以下、この発明を実施例により詳細に説明す
る。
【００２３】まず、この発明の一実施例の半導体チップ
について説明する。
【００２４】図１は一実施例の半導体チップの作製過程
を示している。
【００２５】まず、同図(a)に示すように、厚み６２
５μmのシリコン基板１の表面側に、ＣＭＯＳ（相補型
ＭＯＳ）プロセスにより、図示しないＭＯＳトランジス
タ等の能動素子を形成するとともに、Ａlからなる第１
メタル配線層２と、層間絶縁膜３と、第２メタル配線層
４と、保護膜５とを形成する。なお、９は第１メタル配
線層２の電極パッド部分を示し、４１は第２メタル配線
層４の電極パッド部分を示している。
【００２６】次に、同図(b)に示すように、シリコン
基板１を所定の厚み、好ましくは厚み４０μmになるま
で研磨する。研磨方法としては、まず通常の裏面研磨装
置（図示せず）により機械研磨を行って基板１の厚みが
２００μmになるまで研磨し、その後、基板１の表面側
をワックス９０等で保護した状態で、基板１の裏面側を
さらにＫＯＨ，ＮaＯＨもしくはフッ硝酸等を用いてケ
ミカルエッチングする方法で行う。この際、チップのス
クライブラインもエッチングしておけば、実装時にダイ
シングする必要がない。
【００２７】次に、基板１の裏面にフォトレジスト９
１をコートし、露光および現像を行って、フォトレジス
ト９１のうち電極パッド９に対応する部分を除去して開
口９１ａを形成する。しかる後、同図(c)に示すよう
に、ＫＯＨ，ＮaＯＨもしくはフッ硝酸等を用いて基板
１を選択的にエッチングして、基板１に、この基板の裏
面側から電極パッド９，９の裏面に達する貫通穴７，７
を形成する。このとき、貫通穴７，７は裏面側から表面
側へ向かって断面寸法が次第に小さくなるテーパー状に
仕上がる。ここで開口９１ａは、電極パッド９内に位置
するように形成すると、開口９１ａの面積は電極パッド
９の面積よりも小さくなり、基板に対して垂直な貫通穴
を形成すると、後に形成する金属バンプの突出部の面積
も小さくなり、他のチップや配線基板等の電極との接触
面積も小さくなって、適切な接触抵抗が得られない恐れ
がある。本発明では貫通穴の開口を電極パッド９の露出
部よりも面積を大きくして、接触部の面積を適正化でき
る。また、貫通穴を垂直形状とすると、他の電極と金属
バンプとの接触面積を確保するためには電極パッド９の
面積を希望する接触面積と同程度以上としなければなら
ず、微細化に適さないが、本発明のようにテーパー形状
とすることで電極パッド９の面積を小さくできる。更に
他のチップ等の電極と接続する際の加圧に対し、基板の
厚さのばらつきや金属バンプの高さのばらつきにより特
定の金属バンプに荷重が集中する場合も考えられるが、
通常より高い荷重が加わった場合でも、貫通穴にテーパ
ーを持つので電極９だけでなくテーパー面でも荷重を受
けとめることになり、電極９へのダメージを緩和でき
る。
【００２８】次に、同図(d)に示すように、レジスト
９１を剥離して除去した後、ＣＶＤ（化学気相成長）法
等により、基板１の裏面にＳiＯ2，ＳiＮ等からなる絶
縁膜８を全面（貫通穴７の内壁を含む）に形成する。こ
の絶縁膜８はチップ裏面の保護膜となる。続いて、同図
(e)に示すように、ドライエッチングにより、絶縁膜８
のうち電極パッド９に対応する部分を除去して、電極パ
ッド９の裏面を露出させる。
【００２９】なお、基板１の裏面に保護膜を形成する方
法として、基板１の裏面に感光性ポリイミド等の樹脂を
コートし、露出および現像を行って、電極パッド９に対
応する部分のみを除去する方法もある。
【００３０】次に、この状態の基板１をＺnの無電解
メッキ液に浸漬して、電極パッド９の裏面に厚さ０.３
〜０.５μmのＺnメッキ（図示せず）を形成する。この
処理によりＡl面の酸化膜を除去して、Ｚnメッキ界面に
清浄なＡl面を確保することができる。この後、同図(f)
に示すように、この状態の基板１を温度９０℃、ph４.
５のＮi無電解メッキ液に２時間浸漬して、電極パッド
９の裏面に無電解Ｎiメッキ１０を成長させる。これに
より、電極パッド９の裏面に接触し、貫通穴７を通して
基板１の裏面側に１０μmだけ突出したＮiバンプ１０を
形成することができる。さらに、Ｎiバンプ１０，１０
の露出面に、無電解Ａuメッキにより厚み０.２μmのＡu
メッキ層１１，１１を形成する。金属バンプとしてＮｉ
バンプを用いているが、他にも、配線として使用でき、
他の電極への接続時に変形を起こさない金属例えば金等
を使用することができる。
【００３１】最後に、基板１の表面側の保護用ワック
ス９０を除去して、半導体チップ１６を完成させる。こ
の半導体チップ１の電気テストは、チップ裏面側のバン
プ１０，１０（正確にはメッキ層１１，１１）にプロー
バを接触させて、通常のテスタにより行うことができ
る。
【００３２】この半導体チップ１６によれば、様々な種
類のマルチチップ半導体モジュールを簡単かつ容易に構
成することができる。
【００３３】次に、この発明の一実施例のマルチチップ
半導体モジュールについて説明する。
【００３４】図２(b)に示すように、このマルチチップ
半導体モジュール２０Ａは、半導体チップ１６Ａと、別
の種類の半導体チップ１５Ａとを積み重ねられた状態で
備えている。
【００３５】半導体チップ１６Ａは図１(g)の半導体チ
ップ１６と同じものである。一方、半導体チップ１５Ａ
は、シリコン基板６の表面側に、図示しないＭＯＳトラ
ンジスタ等の能動素子を形成するとともに、Ａlからな
る電極パッド１４，１４を形成したものである。電極パ
ッド１４，１４は、半導体チップ１６ＡのＮiバンプ１
０，１０と対応する位置に設けられている。基板６の表
面のうち電極パッド１４の周囲の部分は保護膜１２で覆
われている。
【００３６】このマルチチップ半導体モジュール２０Ａ
を組み立てる場合、図２(a)に示すように、まず半導体
チップ１５Ａの表面側に、熱硬化性樹脂を母材とする異
方性導電膜１３を電極パッド１４，１４を覆うように仮
付けする。次に、ステージ９９上に半導体チップ１５Ａ
を載置し、その上方に半導体チップ１６Ａを移動させ
る。そして、半導体チップ１６Ａの水平位置を微調整し
て、半導体チップ１６Ａの裏面側に突出したＮiバンプ
１０，１０と半導体チップ１５Ａの電極パッド１４，１
４とが互いに対向する位置に位置決めする。続いて、半
導体チップ１６Ａを下方へ移動させて半導体チップ１５
Ａに押し付けて本圧着を行う。圧着条件は、例えば圧力
２０kg／cm2、温度２００℃、時間２０秒とする。これ
により、図２(b)に示すように、半導体チップ１６Ａの
Ｎiバンプ１０，１０と半導体チップ１５Ａの電極パッ
ド１４，１４とが異方性導電膜１３を介して接続され
る。このようにして容易に組み立てが行われる。
【００３７】組立完了後、半導体チップ１５Ａの外部電
極パッド４１，４１にプローバを接触させて、電気テス
トを行う。テストの結果、いずれかの半導体チップが不
良であることが判明した場合は、半導体チップ１６Ａと
１５Ａの間にリペア用溶剤を注入して、異方性導電膜１
３を剥離して除去する。これにより、半導体チップ１６
ＡのＮiバンプ１０，１０と半導体チップ１５Ａの電極
パッド１４，１４との間の接続が解除される。したがっ
て、不良チップのリペアを容易に行うことができる。
【００３８】また、このマルチチップ半導体モジュール
２０Ａは、半導体チップ１６Ａ，１５Ａを積み重ねられ
た状態で備えているので、半導体チップを２次元的に配
列する場合や一旦ＴＣＰに実装する場合に比して、単位
体積当たりの実装密度を高めることができる。つまり、
半導体チップ１６Ａは研磨によって厚み４０μm程度に
なっているので、半導体チップ１６Ａ，１５Ａを重ね合
わせた後の厚みもＴＣＰを重ね合わせた構造のものより
かなり薄くすることができる。したがって、このマルチ
チップ半導体モジュールを実装して製品に用いた場合、
製品を小型化することができる。
【００３９】また、金属バンプ１０がチップの電極１４
同士をつなぐ配線となることから、平面方向に配線が設
けられる場合に比して配線の長さを短くでき、高周波に
対する応答特性を良くすることができる。
【００４０】また、半導体チップ１５Ａ，１６Ａの基板
材料はいずれもシリコンであるので、周囲温度が多少変
化したとしても、熱膨張、特に基板面方向の線膨張によ
るチップ１５Ａ，１６Ａ間の歪みが生じにくい。したが
って、異なる基板材料からなるチップを接続する場合に
比して接続の信頼性を高めることができる。
【００４１】また、積層構造をウエハプロセスではなく
組立プロセスで形成するので、チップコストを低減でき
る。しかも、組立プロセスで、チップの電極１４同士が
金属バンプ１０によって一括ボンディングされるので、
実装時間を短くすることができる。また、このマルチチ
ップ半導体モジュール２０Ａは、半導体チップを一旦Ｔ
ＣＰに実装することなく、各半導体チップ１６Ａ，１５
Ａを直接積み重ねて構成される。したがって、チップコ
ストとともに実装コストを低減できる。
【００４２】また、組立プロセスでワイヤボンディング
を行わないので、電極パッド１４をチップ内の任意の領
域に設けて良く、チップ設計上の制約が少ない。しか
も、組立プロセスにおいて様々な半導体チップを組み合
わせ得るので、製品設計上の制約も少なくすることがで
きる。
【００４３】次に、上記マルチチップ半導体モジュール
の変形例２０Ｂについて説明する。
【００４４】図３（ｂ）に示すように、このマルチチッ
プ半導体モジュール２０Ｂは、半導体チップ１６Ｂと、
別の種類の半導体チップ１５Ｂとを積み重ねられた状態
で備えている。
【００４５】半導体チップ１６Ｂは、図１(g)の半導体
チップ１６と略同等のものである。ただ、Ｎiバンプ１
０，１０の露出面に、Ａuメッキ層１１，１１に代え
て、無電解半田メッキにより厚み５μmの半田メッキ層
１１Ｂ，１１Ｂが形成されている点のみが異なってい
る。
【００４６】一方、半導体チップ１５Ｂは、図２(b)中
に示した半導体チップ１５Ａと略同等のものである。Ａ
lからなる電極パッド１４，１４の表面に、それぞれＴi
／Ｗからなるバリアメタル層１９と、厚み０.５μmのＡ
uメッキ層１８とが形成されている点のみが異なってい
る。なお、１７はＡl層１４上にＴi／Ｗ層１９，Ａu層
１８を有する電極パッド全体を示している。
【００４７】このマルチチップ半導体モジュール２０Ｂ
を組み立てる場合、図３(a)に示すように、温度２８０
℃に保持されたステージ９９上に半導体チップ１５Ｂを
載置し、その上方に半導体チップ１６Ｂを移動させる。
そして、半導体チップ１６Ｂの水平位置を微調整して、
半導体チップ１６ＢのＮiバンプ１０，１０と半導体チ
ップ１５Ｂの電極パッド１７，１７とが互いに対向する
位置に位置決めする。続いて、半導体チップ１６Ｂを下
方へ移動させて半導体チップ１５Ｂ上に載置する。する
と、図３(b)に示すように、Ｎｉバンプは変形せず、Ｎi
バンプ１０，１０を覆う半田メッキ層１１Ｂが溶融し
て、半導体チップ１６ＢのＮiバンプ１０，１０と半導
体チップ１５Ｂの電極パッド１７，１７とが半田１１Ｂ
を介して接続される。このようにして容易に組み立てが
行われる。
【００４８】組立完了後、半導体チップ１５Ｂの外部電
極パッド４１，４１にプローバを接触させて、電気テス
トを行う。テストの結果、いずれかの半導体チップが不
良であることが判明した場合は、ステージ９９を３００
℃に加熱して半田１１Ｂを溶融させた状態で、半導体チ
ップ１６Ｂと半導体チップ１５Ｂとを離間させる。これ
により、不良チップのリペアを容易に行うことができ
る。
【００４９】また、このマルチチップ半導体モジュール
２０Ｂは、図２に示したマルチチップ半導体モジュール
２０Ａと同様に、単位体積当たりの実装密度を高めるこ
とができ、応答特性に優れ、コストを低減でき、かつチ
ップ設計上および製品設計上の制約を少なくすることが
できる。
【００５０】図４は、１枚の大寸の半導体チップ１５上
に３つの積層構造２０Ａ，２０Ｂ，２０Ｃを設けて構成
されたマルチチップ半導体モジュール２０を示してい
る。
【００５１】ここで、半導体チップ１５を構成するシリ
コン基板６の表面には、積層構造２０Ａ，２０Ｂ，２０
Ｃを構成するのに用いられる電極パッド１４に加えて、
最外周に電極パッド２１，２１が設けられている。
【００５２】３つの積層構造のうち両側に設けられた積
層構造２０Ａ，２０Ｂは図２，図３に示したものと同一
構造となっている。
【００５３】中央に設けられた積層構造２０Ｃは、シリ
コン基板６上に積み重ねられた２つの半導体チップ１６
Ｅ，１６Ｄを備えている。この領域では、シリコン基板
６の表面側に、Ａl層１４，Ｔi／Ｗ層１９およびＡu層
２０からなる電極パッド１７，１７が形成されている。
電極パッド１７，１７は半導体チップ１６ＥのＮiバン
プ１０，１０と対応する位置に設けられている。半導体
チップ１６Ｅは図３中に示した半導体チップ１６Ｂと略
同等のものである。ただ、第２メタル配線層４上の保護
膜５に開口が設けられている点のみが異なっている。半
導体チップ１６Ｄは、図１(g)の半導体チップ１６と同
じものである。
【００５４】この積層構造２０Ｃを組み立てる場合、ま
ず、半導体チップ１６Ｅは、ステージ９９上に半導体チ
ップ１６Ｅを載置し、その上方に半導体チップ１６Ｄを
移動させて、半導体チップ１６ＤのＮiバンプ１０，１
０と半導体チップ１６Ｅの電極パッド１４，１４とが互
いに対向する位置に位置決めする。続いて、半導体チッ
プ１６Ｄを下方へ移動させて半導体チップ１６Ｅに押し
付けて熱圧着を行う。次に、積層された半導体チップ１
６Ｅ，１６Ｄを、半導体チップ１６ＥのＮiバンプ１
０，１０と基板６側の電極パッド１７，１７とが互いに
対向する位置に位置決めし、温度２８０℃に加熱された
基板６上に載置する。すると、半導体チップ１６ＥのＮ
iバンプ１０，１０を覆う半田メッキ層１１Ｂが溶融し
て、半導体チップ１６ＥのＮiバンプ１０，１０と基板
６の電極パッド１７，１７とが半田１１Ｂを介して接続
される。このようにして、この積層構造２０Ｃは容易に
組み立てられる。
【００５５】両側に設けられた積層構造２０Ａ，２０Ｂ
も既に述べたように容易に組み立てられる。したがっ
て、このマルチチップ半導体モジュール２０全体が容易
に組み立てられる。
【００５６】組立完了後、各積層構造２０Ａ，２０Ｂ，
２０Ｃについて、それぞれ上側に存する半導体チップ１
６Ａ，１６Ｂ，１６Ｄの外部電極パッド４１，４１にプ
ローバを接触させて、電気テストを行う。テストの結
果、積層構造２０Ａに不良チップが含まれていることが
判明した場合は、半導体チップ１６Ａと基板６との間に
リペア用溶剤を注入して、異方性導電膜１３を剥離して
除去する。これにより、半導体チップ１６ＡのＮiバン
プ１０，１０と基板６の電極パッド１４，１４との間の
接続が解除される。また、積層構造２０Ｂに不良チップ
が含まれていることが判明した場合は、基板６を３００
℃に加熱して半田１１Ｂを溶融させた状態で、半導体チ
ップ１６Ｂと基板６とを離間させる。また、積層構造２
０Ｃに不良チップが含まれていることが判明した場合
は、同様に基板６を３００℃に加熱して半田１１Ｂを溶
融させた状態で、半導体チップ１６Ｄ，１６Ｅを積層状
態のまま基板６からを離間させる。これにより、不良チ
ップのリペアを容易に行うことができる。
【００５７】また、このマルチチップ半導体モジュール
２０は、積層構造２０Ａ，２０Ｂ単独の場合（図２，図
３）と同様に、単位体積当たりの実装密度を高めること
ができ、応答特性に優れ、コストを低減でき、かつチッ
プ設計上および製品設計上の制約が少なくすることがで
きる。
【００５８】図５は、図４に示したマルチチップ半導体
モジュール２０をトランスファモールドにより実装した
状態を示している。モジュール２０は、半導体チップ１
５を下側にした状態で、リードフレーム２４のヘッダ部
２４ａに接続材２５によって取り付けられている。半導
体チップ１５の最外周電極パッド２１と、リードフレー
ム２４のピン部２４ｂとが、ワイヤボンディング方式に
よりワイヤ２２によって接続されている。そして、モジ
ュール２０およびリードフレーム２４が、ピン部２４ａ
の先端を除いて、樹脂２３によってモールドされてい
る。
【００５９】図６は、図４に示したマルチチップ半導体
モジュール２０をＴＣＰ（テープキャリアパッケージ）
に実装した状態を示している。モジュール２０として半
導体チップ１５の最外周電極パッド２１，２１の表面に
予めＡuバンプ２９，２９を設けたものが用いられてい
る。この最外周電極パッド２１，２１は、Ａuバンプ２
９，２９を介して、ポリイミドフィルム２７に取り付け
られたＣuリード２６，２６にシンブルポイントボンデ
ィング方式により接続されている。そして、モジュール
２０の積層構造側、すなわち半導体チップ１５の表面側
が樹脂２８によって封止されている。
【００６０】図７は、図４に示したマルチチップ半導体
モジュール２０をセラミックパッケージに実装した状態
を示している。モジュール２０は、半導体チップ１５を
下側にした状態で、パッケージの外囲器３０内に接続材
２５によって取り付けられている。半導体チップ１５の
最外周電極パッド２１と、図示しないインナーリード
（アウターリード３２につながる）とが、ワイヤボンデ
ィング方式によりワイヤ２２によって接続されている。
そして、このパッケージは、外囲器３０にガラス板３１
を貼り付けることによって密封されている。
【００６１】このように、この発明を適用したマルチチ
ップ半導体モジュール２０を用いて様々な製品を作製す
ることができる。
【００６２】図８は、マルチチップ半導体モジュール５
０をＰＷＢ（印刷回路基板）５１上にフェイスダウンボ
ンディング方式により実装した例を示している。
【００６３】このマルチチップ半導体モジュール５０
は、図４に示したマルチチップ半導体モジュール２０の
最下層の半導体チップ１５に、裏面側に突出する金属バ
ンプ１０を設けたものである。すなわち、半導体チップ
１５は、表面側の配線層の裏面に接触し、貫通穴を通し
て基板６の裏面側に突出する複数のＮiバンプ１０を有
している。各Ｎiバンプ１０の基板裏面側の露出面は、
半田メッキ層１１Ｂで覆われている。この半導体チップ
１５上に積層された半導体チップ１６Ａ，１６Ｂ，１５
６Ｅ，１６Ｄは図４に示したものと同一である。
【００６４】一方、ＰＷＢ５１の表面側には、上記半導
体チップ１５のＮiバンプ１０に対応した位置に、Ａl
層，Ｔi／Ｗ層およびＡu層からなる電極パッド１７，１
７が形成されている。
【００６５】実装は、ステージ上にＰＷＢ５１を載置
し、マルチチップ半導体モジュール５０を水平方向に移
動させて、半導体チップ１５のＮiバンプ１０，１０，
…とＰＷＢ５１側の電極パッド１７，１７とが互いに対
向する位置に位置決めし、ＰＷＢ５１上に載置する。そ
して、リフローにより、半導体チップ１５のＮiバンプ
１０，１０，…を、半田１１Ｂを介してＰＷＢ５１側の
電極パッド１７，１７と接続する。このようにして、簡
単に実装を行うことができる。
【００６６】実装完了後の電気テストによって、マルチ
チップ半導体モジュール５０に不良チップが含まれてい
ることが判明した場合、上記マルチチップ半導体モジュ
ール２０と同様に、不良チップのリペアを容易に行うこ
とができる。
【００６７】また、このマルチチップ半導体モジュール
５０は、単位体積当たりの実装密度を高めることがで
き、応答特性に優れ、コストを低減でき、かつチップ設
計上および製品設計上の制約を少なくすることができ
る。
【００６８】なお、この実施例では、各半導体チップ金
属バンプ１０の露出面のメッキ層をＡu１１または半田
１１Ｂとしたが、これに限られるものではなく、Ｉn，
Ｓuなどとしても良い。また、電極パッド１４の最表面
のメッキ層をＡu１８としたが、これに限られるもので
はなく、Ｚn，ＮiもしくはＣuまたはこれらの組み合わ
せとしても良い。
【００６９】また、金属バンプ１０を、電極パッド１４
の裏面に接触し、貫通穴７を通して基板の裏面側に突出
するものとしたが、これに限られるものではない。金属
バンプを、貫通穴７側に設けるのではなく、電極パッド
１４の表面側に上記基板の厚さ寸法を超える高さ寸法で
立設しても良い。例えば、そのような半導体チップを積
み重ねてマルチチップ半導体モジュールを構成する場
合、一の半導体チップの表面側に立設した金属バンプ
を、この一の半導体チップの上側に存する別の半導体チ
ップの貫通穴に嵌合し、上記一の半導体チップの金属バ
ンプの先端を上記上側に存する半導体チップの電極パッ
ドの裏面に接続する。このようにした場合、金属バンプ
を貫通穴側に設けた場合と同様に、単位体積当たりの実
装密度を高めることができ、応答特性に優れ、不良チッ
プのリペアを行うことができ、コストを低減でき、かつ
チップ設計上および製品設計上の制約を少なくすること
ができる。
【００７０】
【発明の効果】以上より明らかなように、請求項１の半
導体チップは、基板の表面側に電極パッドを有するとと
もに、基板の裏面側に突出する金属バンプを有している
ので、様々な種類のマルチチップ半導体モジュールを簡
単かつ容易に構成することができる。
【００７１】請求項３又は請求項４の半導体チップは、
上記金属バンプの上記基板裏面側の露出面が、上記金属
バンプの材料よりも低融点の材料からなるメッキ層で覆
われているので、上記メッキ層が溶融する温度に加熱す
ることによって、上記金属パッドと別の半導体チップの
電極パッドとを接続でき、様々な種類のマルチチップ半
導体モジュールを簡単かつ容易に構成することができ
る。
【００７２】請求項４のマルチチップ半導体モジュール
は、請求項１乃至請求項３のいずれかに記載の一の半導
体チップと、別の半導体チップとを積み重ねられた状態
で備えているので、半導体チップを２次元的に配列する
場合や一旦ＴＣＰに実装する場合に比して、単位体積当
たりの実装密度が高めることができる。また、金属バン
プがチップの電極同士をつなぐ配線となることから、平
面方向に配線が設けられる場合に比して配線の長さを短
くでき、高周波に対する応答特性を良くすることができ
る。また、一の半導体チップの金属バンプと下側に存す
る半導体チップの電極パッドとの接続は、接続に用いた
異方性導電膜を溶解することによって解除できるので、
不良チップのリペアを容易に行うことができる。また、
積層構造がウエハプロセスではなく組立プロセスで形成
されるので、チップコストが低減できる。しかも、チッ
プの電極同士が金属バンプによって一括ボンディングさ
れるので、実装時間を短くできる。また、このマルチチ
ップ半導体モジュールは、半導体チップを一旦ＴＣＰに
実装することなく、各半導体チップを直接積み重ねて構
成される。したがって、チップコストとともに実装コス
トを低減できる。また、ワイヤボンディングを行わない
ので、電極パッドもチップ内の任意の領域に設けて良
く、チップ設計上の制約を少なくすることができる。し
かも、組立プロセスにおいて様々な種類の半導体チップ
を込み合わせ得るので、製品設計上の制約も少なくする
ことができる。
【００７３】請求項６のマルチチップ半導体モジュール
は、請求項３又は請求項４の一の半導体チップと、別の
半導体チップとを積み重ねられた状態で備えているの
で、半導体チップを２次元的に配列する場合や一旦ＴＣ
Ｐに実装する場合に比して、単位体積当たりの実装密度
を高めることができる。また、金属バンプがチップの電
極同士をつなぐ配線となることから、平面方向に配線が
設けられる場合に比して配線の長さを短くでき、高周波
に対する応答特性を良くすることができる。また、上記
下側に存する半導体チップを裏面から加熱して、上記金
属バンプを覆っているメッキ層を溶融させることによっ
て、上記一の半導体チップの金属バンプと下側に存する
半導体チップの電極パッドとの接続を解除できるので、
不良チップのリペアが容易に行われる。また、積層構造
がウエハプロセスではなく組立プロセスで形成されるの
で、チップコストを低減できる。しかも、チップの電極
同士が金属バンプによって一括ボンディングされるの
で、実装時間を短くできる。また、このマルチチップ半
導体モジュールは、半導体チップを一旦ＴＣＰに実装す
ることなく、各半導体チップを直接積み重ねて構成され
る。したがって、チップコストとともに実装コストを低
減できる。また、ワイヤボンディングを行わないので、
電極パッドもチップ内の任意の領域に設けて良く、チッ
プ設計上の制約を少なくすることができる。しかも、組
立プロセスにおいて様々な種類の半導体チップを込み合
わせ得るので、製品設計上の制約も少なくすることがで
きる。
【００７４】請求項７のマルチチップ半導体モジュール
は、上記下側に存する半導体チップの上記電極パッドの
表面に、上記金属バンプのメッキ層の材料と合金を形成
し得る材料からなるメッキ層が設けられているので、組
立時に、上記一の半導体チップの金属バンプのメッキ層
と、上記下側に存する半導体チップの電極パッドのメッ
キ層とを接触させ、加熱もしくは加圧またはその両方を
行うことによって容易に接続を行うことができる。
【図面の簡単な説明】
【図１】 この発明の一実施例の半導体チップの作製過
程を示す図である。
【図２】 この発明の一実施例のマルチチップ半導体モ
ジュールの組立過程を示す図である。
【図３】 この発明の別の実施例のマルチチップ半導体
モジュールの組立過程を示す図である。
【図４】 この発明の別の実施例のマルチチップ半導体
モジュールを示す図である。
【図５】 図４のマルチチップ半導体モジュールをモー
ルドして実装した例を示す図である。
【図６】 図４のマルチチップ半導体モジュールをＴＣ
Ｐに実装した例を示す図である。
【図７】 図４のマルチチップ半導体モジュールをセラ
ミックパッケージに実装した例を示す図である。
【図８】 この発明の別の実施例のマルチチップ半導体
モジュールをＰＷＢに実装した例を示す図である。
【符号の説明】
１，６ シリコン基板 ７ 貫通穴 ９，１４，１７ 電極パッド １０ Ｎiバンプ １１，１８ Ａuメッキ層 １１Ｂ 半田メッキ層 １５,１５Ａ,１５Ｂ,１６,１６Ａ,１６Ｂ,１６Ｄ,１６
Ｅ 半導体チップ ２０，２０Ａ，２０Ｂ，５０ マルチチップ半導体モジ
ュール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 25/07 Ｈ０１Ｌ 21/92 ６０２Ｄ 25/18 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 H01L 25/00

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板と、 この基板の表面側に設けられた複数の電極パッドを備
    え、 上記基板に、この基板の裏面側から上記電極パッドの少
    なくとも１つには裏面に達する貫通穴が形成され、この
    貫通穴の内壁は絶縁膜で覆われており、 上記電極パッドの上記裏面に接触し、上記絶縁膜で内壁
    が覆われた上記貫通穴を通して上記基板の裏面側に突出
    する金属バンプが設けられていることを特徴とする半導
    体チップ。
  2. 【請求項２】 上記貫通穴が上記基板の表面側より裏面
    側の開口面積が大きいテーパ状になっていることを特徴
    とする、請求項１に記載の半導体チップ。
  3. 【請求項３】 上記金属バンプの上記基板裏面側の露出
    面が、上記金属バンプの材料よりも低融点の材料からな
    るメッキ層で覆われていることを特徴とする、請求項１
    又は請求項２に記載の半導体チップ。
  4. 【請求項４】 上記メッキ層が金又は半田からなること
    を特徴とする、請求項１乃至請求項３のいずれかに記載
    の半導体チップ。
  5. 【請求項５】 請求項１乃至請求項４のいずれかに記載
    の一の半導体チップを、基板の表面側に電極パッドを有
    する別の半導体チップ上に積み重ねられた状態で備え、 上記一の半導体チップの裏面側の上記金属バンプと、上
    記一の半導体チップの下側に存する半導体チップの表面
    側の上記電極パッドとが、互いに対向して異方性導電膜
    を介して接続されていることを特徴とするマルチチップ
    半導体モジュール。
  6. 【請求項６】 請求項３又は請求項４に記載の一の半導
    体チップを、基板の表面側に電極パッドを有する別の半
    導体チップ上に積み重ねられた状態で備え、 上記金属バンプと上記電極パッドとが上記メッキ層を介
    して接続されていることを特徴とするマルチチップ半導
    体モジュール。
  7. 【請求項７】 請求項６に記載のマルチチップ半導体モ
    ジュールにおいて、 上記下側に存する半導体チップの上記電極パッドの表面
    に、上記金属バンプのメッキ層の材料と合金を形成し得
    る材料からなるメッキ層が設けられていることを特徴と
    するマルチチップ半導体モジュール。
JP01927195A 1995-02-07 1995-02-07 半導体チップおよびマルチチップ半導体モジュール Expired - Lifetime JP3186941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01927195A JP3186941B2 (ja) 1995-02-07 1995-02-07 半導体チップおよびマルチチップ半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01927195A JP3186941B2 (ja) 1995-02-07 1995-02-07 半導体チップおよびマルチチップ半導体モジュール

Publications (2)

Publication Number Publication Date
JPH08213427A JPH08213427A (ja) 1996-08-20
JP3186941B2 true JP3186941B2 (ja) 2001-07-11

Family

ID=11994789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01927195A Expired - Lifetime JP3186941B2 (ja) 1995-02-07 1995-02-07 半導体チップおよびマルチチップ半導体モジュール

Country Status (1)

Country Link
JP (1) JP3186941B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115972B2 (en) 2002-10-28 2006-10-03 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device
US7365440B2 (en) 2004-10-04 2008-04-29 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
US7442642B2 (en) 2004-09-28 2008-10-28 Sharp Kabushiki Kaisha Method of forming electrode for semiconductor device

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522223B1 (ko) * 1997-01-24 2005-12-21 로무 가부시키가이샤 반도체장치및그제조방법
EP1427016A3 (en) 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board mounted with the same
JP4575928B2 (ja) * 1999-02-26 2010-11-04 ローム株式会社 半導体装置
JP4520479B2 (ja) * 1999-02-26 2010-08-04 ローム株式会社 半導体装置
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP3744771B2 (ja) * 2000-05-10 2006-02-15 三洋電機株式会社 半導体装置の製造方法
US6468889B1 (en) * 2000-08-08 2002-10-22 Advanced Micro Devices, Inc. Backside contact for integrated circuit and method of forming same
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
JP2002222900A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置
JP3929250B2 (ja) 2001-03-08 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP2002305282A (ja) * 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP4413452B2 (ja) 2001-05-30 2010-02-10 パナソニック株式会社 半導体装置およびその製造方法
JP2003068736A (ja) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN101714516A (zh) * 2001-08-24 2010-05-26 肖特股份公司 用于形成触点的方法及封装的集成电路组件
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
US7123798B2 (en) 2002-03-29 2006-10-17 Ngk Insulators, Ltd. Optical device and method of producing the same
US7195402B2 (en) * 2002-12-20 2007-03-27 Ngk Insulators, Ltd. Optical device
US7321703B2 (en) 2002-12-20 2008-01-22 Ngk Insulators, Ltd. Optical device
US7308174B2 (en) 2002-12-20 2007-12-11 Ngk Insulators, Ltd. Optical device including a filter member for dividing a portion of signal light
JP4145301B2 (ja) 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
KR100497111B1 (ko) 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
WO2004109354A1 (ja) 2003-06-02 2004-12-16 Ngk Insulators, Ltd. 光デバイス
CN101373747B (zh) * 2004-03-16 2011-06-29 株式会社藤仓 具有通孔互连的装置及其制造方法
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP4525129B2 (ja) * 2004-03-26 2010-08-18 ソニー株式会社 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2005353997A (ja) * 2004-06-14 2005-12-22 Ricoh Co Ltd 半導体装置及びその製造方法
KR100787547B1 (ko) * 2005-03-03 2007-12-21 후지쯔 가부시끼가이샤 반도체 장치와 삼차원 실장 반도체 장치 및 반도체 장치의제조 방법
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
JP2007317822A (ja) 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP2008053429A (ja) * 2006-08-24 2008-03-06 Fujikura Ltd 半導体装置
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
EP2135280A2 (en) * 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP2008305938A (ja) 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009070966A (ja) 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
JP4597183B2 (ja) * 2007-12-03 2010-12-15 パナソニック株式会社 半導体装置の製造方法
JP2009147068A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
JP5289830B2 (ja) 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
TWI394259B (zh) * 2008-07-17 2013-04-21 Powertech Technology Inc 多基板堆疊之球格陣列封裝構造
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115972B2 (en) 2002-10-28 2006-10-03 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device
US7276780B2 (en) 2002-10-28 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device
US7442642B2 (en) 2004-09-28 2008-10-28 Sharp Kabushiki Kaisha Method of forming electrode for semiconductor device
US7365440B2 (en) 2004-10-04 2008-04-29 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
JPH08213427A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3481444B2 (ja) 半導体装置及びその製造方法
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US7485490B2 (en) Method of forming a stacked semiconductor package
JP3526788B2 (ja) 半導体装置の製造方法
JP3684978B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US10651050B2 (en) Semiconductor device packages and structures
US20070216008A1 (en) Low profile semiconductor package-on-package
US6717252B2 (en) Semiconductor device
US6548326B2 (en) Semiconductor device and process of producing same
TW201248812A (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
JP2002343924A (ja) 半導体装置およびその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001223326A (ja) 半導体装置
JP2001068618A (ja) 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
US6400034B1 (en) Semiconductor device
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
JP4034468B2 (ja) 半導体装置の製造方法
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
JPH10214919A (ja) マルチチップモジュールの製造方法
JP2000260933A (ja) 半導体装置の製造方法
JP2002231765A (ja) 半導体装置
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080511

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term