JP2003068736A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003068736A JP2003068736A JP2001254339A JP2001254339A JP2003068736A JP 2003068736 A JP2003068736 A JP 2003068736A JP 2001254339 A JP2001254339 A JP 2001254339A JP 2001254339 A JP2001254339 A JP 2001254339A JP 2003068736 A JP2003068736 A JP 2003068736A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- electrode terminal
- semiconductor substrate
- inspection
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 検査装置の検査用端子を、はんだバンプ（外
部接続用電極端子）に押し付ける時、はんだバンプが傷
つき変形し、プリント配線基板に接合する際に用いる自
動認識装置で認識できないという不具合を防止する。 【解決手段】 電極パッド２０２と電気的に接続され、
延在された金属配線（導電部材）２０５が、衝撃緩衝用
部材２０４上に形成され、衝撃緩衝用部材２０４上に形
成された金属配線（導電部材）２０５上と、電極パッド
２０２から衝撃緩衝用部材２０４上に至るまでの金属配
線（導電部材）２０５上の一部の領域を開口するように
ソルダーレジスト（絶縁材）２０６が形成されている。
さらに衝撃緩衝用部材２０４上の金属配線（導電部材）
２０５上に設けられたソルダーレジスト（絶縁材）２０
６の開口部の表面には検査用電極端子２０７が形成され
ている。
部接続用電極端子）に押し付ける時、はんだバンプが傷
つき変形し、プリント配線基板に接合する際に用いる自
動認識装置で認識できないという不具合を防止する。 【解決手段】 電極パッド２０２と電気的に接続され、
延在された金属配線（導電部材）２０５が、衝撃緩衝用
部材２０４上に形成され、衝撃緩衝用部材２０４上に形
成された金属配線（導電部材）２０５上と、電極パッド
２０２から衝撃緩衝用部材２０４上に至るまでの金属配
線（導電部材）２０５上の一部の領域を開口するように
ソルダーレジスト（絶縁材）２０６が形成されている。
さらに衝撃緩衝用部材２０４上の金属配線（導電部材）
２０５上に設けられたソルダーレジスト（絶縁材）２０
６の開口部の表面には検査用電極端子２０７が形成され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の表面
において、外部接続用電極端子とは別に検査用電極端子
を設けた半導体装置およびその製造方法に関するもので
あり、特に、本半導体装置を電気的検査する際の半導体
基板への機械的ダメージを低減するとともに、外部装置
と電気的に接続した後にも電気的検査が容易に可能な半
導体装置およびその製造方法に関するものである。
において、外部接続用電極端子とは別に検査用電極端子
を設けた半導体装置およびその製造方法に関するもので
あり、特に、本半導体装置を電気的検査する際の半導体
基板への機械的ダメージを低減するとともに、外部装置
と電気的に接続した後にも電気的検査が容易に可能な半
導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、半導体
部品などの高密度実装が要求されている。それに対応す
るために、半導体部品の小型化、多ピン化、電極端子の
狭ピッチ化が進んでいる。これらの要求を満たすため、
最近では、ＷＬＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈ
ｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）のように、半導体基
板上に、外部機器と接合するためのバンプのような外部
電極端子を形成した半導体装置が実用化されている。
部品などの高密度実装が要求されている。それに対応す
るために、半導体部品の小型化、多ピン化、電極端子の
狭ピッチ化が進んでいる。これらの要求を満たすため、
最近では、ＷＬＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈ
ｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）のように、半導体基
板上に、外部機器と接合するためのバンプのような外部
電極端子を形成した半導体装置が実用化されている。
【０００３】以下、従来のＷＬＣＳＰと呼ばれる半導体
装置について図面を参照しながら説明する。
装置について図面を参照しながら説明する。
【０００４】図５は、従来のＷＬＣＳＰと呼ばれる半導
体装置を示す断面図である。
体装置を示す断面図である。
【０００５】図５に示したＷＬＣＳＰは、半導体基板１
０１と、半導体基板１０１上に形成された電極パッド１
０２と、電極パッド１０２が露出するように形成された
ポリイミド層（絶縁層）１０３と、はんだバンプ（外部
接続用電極端子）１０４と、電極パッド１０２とはんだ
バンプ（外部接続用電極端子）１０４とを電気的に接続
する銅配線（導電部材）１０５と、はんだバンプ（外部
接続用電極端子）１０４を露出するように形成された感
光性樹脂（絶縁材）１０６とから構成される。なお図５
の１０７は、半導体基板１０１内の回路が形成されてい
る領域を示し、アクティブエリアと称する部分である。
また１０８は、銅配線（導電部材）１０５とはんだバン
プ（外部接続用電極端子）１０４の接合面に形成された
バリアメタルである。
０１と、半導体基板１０１上に形成された電極パッド１
０２と、電極パッド１０２が露出するように形成された
ポリイミド層（絶縁層）１０３と、はんだバンプ（外部
接続用電極端子）１０４と、電極パッド１０２とはんだ
バンプ（外部接続用電極端子）１０４とを電気的に接続
する銅配線（導電部材）１０５と、はんだバンプ（外部
接続用電極端子）１０４を露出するように形成された感
光性樹脂（絶縁材）１０６とから構成される。なお図５
の１０７は、半導体基板１０１内の回路が形成されてい
る領域を示し、アクティブエリアと称する部分である。
また１０８は、銅配線（導電部材）１０５とはんだバン
プ（外部接続用電極端子）１０４の接合面に形成された
バリアメタルである。
【０００６】また、図５に示す半導体装置の製造は以下
のように行われる。
のように行われる。
【０００７】すなわち、まず、電極パッド１０２およ
び、ポリイミド層（絶縁層）１０３が形成された半導体
基板１０１上に、フォトリソ法で、銅配線（導電部材）
１０５を形成する。次に、はんだバンプ（外部接続用電
極端子）１０４を形成する部分を開口するように、感光
性樹脂（絶縁材）１０６を塗布、露光、現像、熱硬化し
て形成する。
び、ポリイミド層（絶縁層）１０３が形成された半導体
基板１０１上に、フォトリソ法で、銅配線（導電部材）
１０５を形成する。次に、はんだバンプ（外部接続用電
極端子）１０４を形成する部分を開口するように、感光
性樹脂（絶縁材）１０６を塗布、露光、現像、熱硬化し
て形成する。
【０００８】最後に、感光性樹脂（絶縁材）１０６の開
口部に、はんだペーストを印刷して供給し、焼成して、
はんだバンプ（外部接続用電極端子）１０４を形成す
る。
口部に、はんだペーストを印刷して供給し、焼成して、
はんだバンプ（外部接続用電極端子）１０４を形成す
る。
【０００９】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の構造や製造方法では、出荷時の電気的検
査工程において、検査装置の検査用端子をはんだバンプ
（外部接続用電極端子）に押し付けて電気的に接触させ
るので、はんだバンプが傷つき変形する。このように、
はんだバンプが傷ついた状態では、プリント配線基板に
バンプを接合する装置に付属した自動認識装置で認識で
きないという不具合が発生していた。
の半導体装置の構造や製造方法では、出荷時の電気的検
査工程において、検査装置の検査用端子をはんだバンプ
（外部接続用電極端子）に押し付けて電気的に接触させ
るので、はんだバンプが傷つき変形する。このように、
はんだバンプが傷ついた状態では、プリント配線基板に
バンプを接合する装置に付属した自動認識装置で認識で
きないという不具合が発生していた。
【００１０】また、はんだバンプが深く傷ついた場合
は、はんだバンプの酸化面積が大きくなるため、プリン
ト配線基板に接合した際に、はんだバンプとプリント配
線基板との接合部の接合強度低下が発生していた。
は、はんだバンプの酸化面積が大きくなるため、プリン
ト配線基板に接合した際に、はんだバンプとプリント配
線基板との接合部の接合強度低下が発生していた。
【００１１】そして、これらのはんだバンプの変形に伴
う問題を解決するための手段として、はんだバンプを形
成する前に電気的検査工程を入れた場合は、はんだバン
プ形成時に発生する不良を検出できないとともに、検査
装置の検査用端子を押し付ける応力が半導体基板のアク
ティブエリアに直接加わるために半導体基板内の電気特
性に影響を及ぼしてしまう。
う問題を解決するための手段として、はんだバンプを形
成する前に電気的検査工程を入れた場合は、はんだバン
プ形成時に発生する不良を検出できないとともに、検査
装置の検査用端子を押し付ける応力が半導体基板のアク
ティブエリアに直接加わるために半導体基板内の電気特
性に影響を及ぼしてしまう。
【００１２】さらに、はんだバンプを形成する部分を検
査装置の検査用端子を押し付ける応力で傷つけてしま
い、はんだバンプの形成に不具合が生じていた。
査装置の検査用端子を押し付ける応力で傷つけてしま
い、はんだバンプの形成に不具合が生じていた。
【００１３】一方、通常はこのような半導体装置をプリ
ント配線基板に接合した後、プリント配線基板が正常に
動作しているかを検査するために、プリント配線基板上
に、検査用の端子を設ける。しかし近年、高密度実装を
実現するために、その半導体装置と隣り合う部品との間
隔が極めて狭く、プリント配線基板上に検査用の端子を
設ける領域が確保できないという問題があった。
ント配線基板に接合した後、プリント配線基板が正常に
動作しているかを検査するために、プリント配線基板上
に、検査用の端子を設ける。しかし近年、高密度実装を
実現するために、その半導体装置と隣り合う部品との間
隔が極めて狭く、プリント配線基板上に検査用の端子を
設ける領域が確保できないという問題があった。
【００１４】本発明は、前記従来の半導体装置の課題を
解決するものであり、検査用端子電極とバンプ形成用の
外部接続用端子電極の両方を形成した半導体装置および
その製造方法を提供することを目的とする。
解決するものであり、検査用端子電極とバンプ形成用の
外部接続用端子電極の両方を形成した半導体装置および
その製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、半導体基板と、前記
半導体基板の主面に形成された電極パッドと、前記電極
パッドと電気的に接続されるように形成された外部接続
用電極端子と、前記外部接続用電極端子と電気的に接続
されるように形成された検査用電極端子とからなる。
るために、本発明の半導体装置は、半導体基板と、前記
半導体基板の主面に形成された電極パッドと、前記電極
パッドと電気的に接続されるように形成された外部接続
用電極端子と、前記外部接続用電極端子と電気的に接続
されるように形成された検査用電極端子とからなる。
【００１６】また、外部接続用端子が前記検査用電極端
子と前記電極パッドとを電気的に接続する金属配線上に
形成されている。
子と前記電極パッドとを電気的に接続する金属配線上に
形成されている。
【００１７】これにより、外部接続用電極端子とは別
に、検査用電極端子を備えるとともに、外部接続用電極
端子が検査用電極端子と電極パッドとの電気的接続経路
上に位置するため、出荷時の電気的検査工程において、
検査装置の検査用端子によって、はんだバンプ（外部接
続用電極端子）の傷つき変形を与えることなく、確実に
検査用電極端子から半導体基板内部の電気的検査を行う
ことができるものである。
に、検査用電極端子を備えるとともに、外部接続用電極
端子が検査用電極端子と電極パッドとの電気的接続経路
上に位置するため、出荷時の電気的検査工程において、
検査装置の検査用端子によって、はんだバンプ（外部接
続用電極端子）の傷つき変形を与えることなく、確実に
検査用電極端子から半導体基板内部の電気的検査を行う
ことができるものである。
【００１８】また、検査用電極端子は半導体基板の主面
に形成され、前記半導体基板の主面と前記検査用電極端
子との間に衝撃緩和用部材が形成されている。
に形成され、前記半導体基板の主面と前記検査用電極端
子との間に衝撃緩和用部材が形成されている。
【００１９】これにより、検査用電極端子と絶縁層との
間に形成された衝撃緩衝用部材が、出荷時の電気的検査
工程における検査用端子の押し付け応力による、アクテ
ィブエリアへのダメージを緩衝するため、半導体基板の
電気特性に影響を与えることのない電気的検査を可能と
するものである。
間に形成された衝撃緩衝用部材が、出荷時の電気的検査
工程における検査用端子の押し付け応力による、アクテ
ィブエリアへのダメージを緩衝するため、半導体基板の
電気特性に影響を与えることのない電気的検査を可能と
するものである。
【００２０】また、検査用電極端子は半導体基板の裏面
に形成されている。
に形成されている。
【００２１】これにより、検査用電極端子が外部接続用
電極端子の形成された前記半導体基板面の裏面に形成さ
れており、本半導体装置をプリント配線基板などの外部
機器に接続した後、プリント配線基板に検査用端子を設
けなくても、接続後の電気的検査を可能とするものであ
る。
電極端子の形成された前記半導体基板面の裏面に形成さ
れており、本半導体装置をプリント配線基板などの外部
機器に接続した後、プリント配線基板に検査用端子を設
けなくても、接続後の電気的検査を可能とするものであ
る。
【００２２】また、本発明の半導体装置の製造方法は、
半導体基板の主面上に電極パッドを形成する工程と、前
記半導体基板の主面に導電部材を形成し、前記電極パッ
ドと前記導電部材とを電気的に接続する工程と、前記導
電部材の上面の一部を外部接続用電極端子または検査用
電極端子として露出するように、前記導電部材の上面の
一部を除く部分に絶縁層を形成する工程とからなる。
半導体基板の主面上に電極パッドを形成する工程と、前
記半導体基板の主面に導電部材を形成し、前記電極パッ
ドと前記導電部材とを電気的に接続する工程と、前記導
電部材の上面の一部を外部接続用電極端子または検査用
電極端子として露出するように、前記導電部材の上面の
一部を除く部分に絶縁層を形成する工程とからなる。
【００２３】また、外部接続用電極端子を、検査用電極
端子と前記電極パッドとを電気的に接続する金属配線上
に形成する。
端子と前記電極パッドとを電気的に接続する金属配線上
に形成する。
【００２４】また、半導体基板の主面上に電極パッドを
形成する工程と、前記半導体基板の主面に導電部材を形
成し、前記電極パッドと前記導電部材とを電気的に接続
する工程との間に、衝撃緩衝用部材を前記半導体基板の
主面と前記導電部材との間に形成する工程を設ける。
形成する工程と、前記半導体基板の主面に導電部材を形
成し、前記電極パッドと前記導電部材とを電気的に接続
する工程との間に、衝撃緩衝用部材を前記半導体基板の
主面と前記導電部材との間に形成する工程を設ける。
【００２５】また、半導体基板の主面に電極パッドを形
成する工程と、前記半導体基板の主面に第１の導電部材
を形成し、前記電極パッドと前記第１の導電部材とを電
気的に接続する工程と、前記半導体基板の裏面および前
記半導体基板の側面に第２の導電部材を形成し、前記第
１の導電部材と前記第２の導電部材とを電気的に接続す
る工程と、前記第１の導電部材の表面の一部を第１の外
部接続用電極端子または第１の検査用電極端子として露
出するように、前記第１の導電部材の表面の一部を除く
部分に第１の絶縁層を形成する工程と、前記第２の導電
部材の表面の一部を第２の外部接続用電極端子または第
２の検査用電極端子として露出するように、前記第２の
導電部材の表面の一部を除く部分に第２の絶縁層を形成
する工程とからなる。
成する工程と、前記半導体基板の主面に第１の導電部材
を形成し、前記電極パッドと前記第１の導電部材とを電
気的に接続する工程と、前記半導体基板の裏面および前
記半導体基板の側面に第２の導電部材を形成し、前記第
１の導電部材と前記第２の導電部材とを電気的に接続す
る工程と、前記第１の導電部材の表面の一部を第１の外
部接続用電極端子または第１の検査用電極端子として露
出するように、前記第１の導電部材の表面の一部を除く
部分に第１の絶縁層を形成する工程と、前記第２の導電
部材の表面の一部を第２の外部接続用電極端子または第
２の検査用電極端子として露出するように、前記第２の
導電部材の表面の一部を除く部分に第２の絶縁層を形成
する工程とからなる。
【００２６】以上、本発明の半導体装置の製造方法によ
り、半導体基板を基材として、バンプ形成用の外部接続
用電極端子以外に検査用電極端子を形成することによ
り、バンプにダメージを与えることなく、また、バンプ
形成時の不良を検出することが可能となる。
り、半導体基板を基材として、バンプ形成用の外部接続
用電極端子以外に検査用電極端子を形成することによ
り、バンプにダメージを与えることなく、また、バンプ
形成時の不良を検出することが可能となる。
【００２７】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００２８】まず、本実施形態の半導体装置について説
明する。
明する。
【００２９】図１は、本実施形態の半導体装置を示す断
面図である。
面図である。
【００３０】図１に示すように、本実施形態の半導体装
置は、半導体基板２０１の主面上に配列された電極パッ
ド２０２が露出するように形成された第１の絶縁層２０
３上に、衝撃緩衝用部材２０４が形成されている。そし
て電極パッド２０２と電気的に接続され、延在された金
属配線（導電部材）２０５が、衝撃緩衝用部材（樹脂）
２０４上に形成されている。そして衝撃緩衝用部材２０
４上に形成された金属配線（導電部材）２０５上と、電
極パッド２０２から衝撃緩衝用部材２０４上に至るまで
の金属配線（導電部材）２０５上の一部の領域を開口す
るようにソルダーレジスト（絶縁材）２０６が形成され
ている。さらに衝撃緩衝用部材２０４上の金属配線（導
電部材）２０５上に設けられたソルダーレジスト（絶縁
材）２０６の開口部の表面には検査用電極端子２０７が
形成されている。また、電極パッド２０２から衝撃緩衝
用部材２０４上に至るまでの金属配線２０５（導電部
材）上に形成されたソルダーレジスト（絶縁材）２０６
の開口部の表面にはバリアメタル２０８とはんだバンプ
（外部接続用電極端子）２０９が形成されているもので
ある。
置は、半導体基板２０１の主面上に配列された電極パッ
ド２０２が露出するように形成された第１の絶縁層２０
３上に、衝撃緩衝用部材２０４が形成されている。そし
て電極パッド２０２と電気的に接続され、延在された金
属配線（導電部材）２０５が、衝撃緩衝用部材（樹脂）
２０４上に形成されている。そして衝撃緩衝用部材２０
４上に形成された金属配線（導電部材）２０５上と、電
極パッド２０２から衝撃緩衝用部材２０４上に至るまで
の金属配線（導電部材）２０５上の一部の領域を開口す
るようにソルダーレジスト（絶縁材）２０６が形成され
ている。さらに衝撃緩衝用部材２０４上の金属配線（導
電部材）２０５上に設けられたソルダーレジスト（絶縁
材）２０６の開口部の表面には検査用電極端子２０７が
形成されている。また、電極パッド２０２から衝撃緩衝
用部材２０４上に至るまでの金属配線２０５（導電部
材）上に形成されたソルダーレジスト（絶縁材）２０６
の開口部の表面にはバリアメタル２０８とはんだバンプ
（外部接続用電極端子）２０９が形成されているもので
ある。
【００３１】以上、本実施形態の半導体装置は、はんだ
バンプ（外部接続用端子）２０９とは別に、検査用電極
端子２０７を備えるとともに、はんだバンプ（外部接続
用電極端子）２０９が、検査用電極端子２０７と電極パ
ッド２０２とを電気的に接続する金属配線２０５上に形
成されているため、出荷時の電気的検査工程において、
検査装置の検査用端子による、はんだバンプ（外部接続
用電極端子）２０９の傷つき変形を与えることなく、確
実に検査用電極端子２０７から半導体基板２０１内部の
電気的検査を行うことができるものである。
バンプ（外部接続用端子）２０９とは別に、検査用電極
端子２０７を備えるとともに、はんだバンプ（外部接続
用電極端子）２０９が、検査用電極端子２０７と電極パ
ッド２０２とを電気的に接続する金属配線２０５上に形
成されているため、出荷時の電気的検査工程において、
検査装置の検査用端子による、はんだバンプ（外部接続
用電極端子）２０９の傷つき変形を与えることなく、確
実に検査用電極端子２０７から半導体基板２０１内部の
電気的検査を行うことができるものである。
【００３２】また、検査用電極端子２０７と第１の絶縁
層２０３との間に形成された衝撃緩衝用部材２０４が、
出荷時の電気的検査工程における検査用電極端子２０７
の押し付け応力による、アクティブエリア２１０へのダ
メージを緩衝するため、半導体基板２０１の電気特性に
影響を与えることのない電気的検査を可能とするもので
ある。
層２０３との間に形成された衝撃緩衝用部材２０４が、
出荷時の電気的検査工程における検査用電極端子２０７
の押し付け応力による、アクティブエリア２１０へのダ
メージを緩衝するため、半導体基板２０１の電気特性に
影響を与えることのない電気的検査を可能とするもので
ある。
【００３３】ここで、衝撃緩衝用部材２０４は、検査用
電極端子２０７の下部のみに形成されているが、例え
ば、はんだバンプ（外部接続用電極端子）２０９の下に
形成してあってもよい。また、電極パッド２０２は、ア
クティブエリア２１０上にあってもかまわないし、さら
に、はんだバンプ（外部接続用電極端子）２０９が、電
極パッド２０２の直上部に位置していてもよい。また、
本実施形態では、外部接続用電極端子として、はんだバ
ンプ２０９を用いているが、特に、はんだバンプでなく
とも、銅ボールや導電性樹脂などの突起状電極でもかま
わないし、ソルダーレジスト（絶縁材）２０６の開口部
をそのまま外部接続用電極端子として用いてもかまわな
い。
電極端子２０７の下部のみに形成されているが、例え
ば、はんだバンプ（外部接続用電極端子）２０９の下に
形成してあってもよい。また、電極パッド２０２は、ア
クティブエリア２１０上にあってもかまわないし、さら
に、はんだバンプ（外部接続用電極端子）２０９が、電
極パッド２０２の直上部に位置していてもよい。また、
本実施形態では、外部接続用電極端子として、はんだバ
ンプ２０９を用いているが、特に、はんだバンプでなく
とも、銅ボールや導電性樹脂などの突起状電極でもかま
わないし、ソルダーレジスト（絶縁材）２０６の開口部
をそのまま外部接続用電極端子として用いてもかまわな
い。
【００３４】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００３５】図２は、本実施形態の半導体装置の製造方
法の各工程を示す断面図である。
法の各工程を示す断面図である。
【００３６】まず、図２（ａ）に示すように、２０１は
半導体基板、２０２は電極パッド、２０３は電極パッド
２０２を開口するように形成された第１の絶縁層、２１
０は半導体基板２０１内の回路が形成されている領域を
示し、アクティブエリアと称する部分である。
半導体基板、２０２は電極パッド、２０３は電極パッド
２０２を開口するように形成された第１の絶縁層、２１
０は半導体基板２０１内の回路が形成されている領域を
示し、アクティブエリアと称する部分である。
【００３７】次に、図２（ｂ）に示すように、衝撃緩衝
用部材２０４を第１の絶縁層２０３上に形成する。形成
方法の例としては、感光性を有した樹脂材料を塗布、露
光、現像、硬化して、パターニングする方法や、予めパ
ターニングされた樹脂フィルムを第１の絶縁層２０３上
に貼り付ける方法を用いる。また衝撃緩衝用部材とし
て、本実施形態では樹脂層としているが、特にポリイミ
ドやエポキシ等の樹脂系に限定するものではなく、Ｎｉ
（ニッケル）などの金属層でもかまわない。
用部材２０４を第１の絶縁層２０３上に形成する。形成
方法の例としては、感光性を有した樹脂材料を塗布、露
光、現像、硬化して、パターニングする方法や、予めパ
ターニングされた樹脂フィルムを第１の絶縁層２０３上
に貼り付ける方法を用いる。また衝撃緩衝用部材とし
て、本実施形態では樹脂層としているが、特にポリイミ
ドやエポキシ等の樹脂系に限定するものではなく、Ｎｉ
（ニッケル）などの金属層でもかまわない。
【００３８】次に図２（ｃ）に示すように、真空蒸着
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体基板２０１の上面の電極パッド２０２
側全面に金属配線層を形成する。そして、電極パッド２
０２と電気的に接続するように、第１の絶縁層２０３上
および衝撃緩衝用部材２０４上に所望のパターンで、金
属配線２０５（導電部材）を形成する。なお、ここでの
一例として金属配線（導電部材）２０５は、ＴｉＷ（チ
タンタングステン）の上面にＣｕ（銅）が形成された２
層の金属層からなる。金属配線２０５を形成する方法と
しては、まず、電解めっきを用いて金属層、例えばＣｕ
（銅）層を形成する。次に、感光性レジストを塗布し、
所望のパターン部以外を露光、現像、硬化する。そし
て、金属層を溶解することのできるエッチング材に浸漬
し、感光性レジストが開口した部分の金属層を除去した
後、レジストを溶解除去して所望の金属配線２０５（導
電部材）のパターンを形成する。
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体基板２０１の上面の電極パッド２０２
側全面に金属配線層を形成する。そして、電極パッド２
０２と電気的に接続するように、第１の絶縁層２０３上
および衝撃緩衝用部材２０４上に所望のパターンで、金
属配線２０５（導電部材）を形成する。なお、ここでの
一例として金属配線（導電部材）２０５は、ＴｉＷ（チ
タンタングステン）の上面にＣｕ（銅）が形成された２
層の金属層からなる。金属配線２０５を形成する方法と
しては、まず、電解めっきを用いて金属層、例えばＣｕ
（銅）層を形成する。次に、感光性レジストを塗布し、
所望のパターン部以外を露光、現像、硬化する。そし
て、金属層を溶解することのできるエッチング材に浸漬
し、感光性レジストが開口した部分の金属層を除去した
後、レジストを溶解除去して所望の金属配線２０５（導
電部材）のパターンを形成する。
【００３９】次に、図２（ｄ）に示すように、金属配線
２０５上に感光性ソルダーレジスト２０６（絶縁材）を
塗布する。ここでは、フォトリソグラフィー技術を用い
てソルダーレジスト（絶縁材）２０６を、検査用電極端
子および、外部接続用電極端子となる部分を開口するよ
うに形成する。
２０５上に感光性ソルダーレジスト２０６（絶縁材）を
塗布する。ここでは、フォトリソグラフィー技術を用い
てソルダーレジスト（絶縁材）２０６を、検査用電極端
子および、外部接続用電極端子となる部分を開口するよ
うに形成する。
【００４０】そして図２（ｅ）に示すように、ソルダー
レジスト（絶縁材）２０６の開口部の金属配線２０５の
表面にＮｉ（ニッケル）めっきを形成し、さらにＡｕ
（金）めっきを形成し、検査用電極端子２０７および、
バリアメタル２０８を形成する。ただし、ここではＮｉ
およびＡｕめっきを施しているが、とくにめっきを施さ
ずに、ソルダーレジスト（絶縁材）２０６の開口部をそ
のままで、検査用電極端子２０７および外部接続用電極
端子としてもよい。この場合、検査用電極端子、外部接
続用電極端子は金属配線２０５（ＴｉＷ／Ｃｕ）とな
る。
レジスト（絶縁材）２０６の開口部の金属配線２０５の
表面にＮｉ（ニッケル）めっきを形成し、さらにＡｕ
（金）めっきを形成し、検査用電極端子２０７および、
バリアメタル２０８を形成する。ただし、ここではＮｉ
およびＡｕめっきを施しているが、とくにめっきを施さ
ずに、ソルダーレジスト（絶縁材）２０６の開口部をそ
のままで、検査用電極端子２０７および外部接続用電極
端子としてもよい。この場合、検査用電極端子、外部接
続用電極端子は金属配線２０５（ＴｉＷ／Ｃｕ）とな
る。
【００４１】最後に図２（ｆ）に示すように、バリアメ
タル２０８上にはんだバンプ（外部接続用電極端子）２
０９を形成する。形成方法としては、はんだボールをバ
リアメタル２０８上に搭載し、溶融接合させる方法や、
はんだペーストを印刷、溶融する方法や、はんだめっき
によって形成する。また、ここでは外部接続用電極端子
の材料として、はんだバンプを用いたが、そのほかに、
銅、ニッケル、導電性樹脂材料でもよい。
タル２０８上にはんだバンプ（外部接続用電極端子）２
０９を形成する。形成方法としては、はんだボールをバ
リアメタル２０８上に搭載し、溶融接合させる方法や、
はんだペーストを印刷、溶融する方法や、はんだめっき
によって形成する。また、ここでは外部接続用電極端子
の材料として、はんだバンプを用いたが、そのほかに、
銅、ニッケル、導電性樹脂材料でもよい。
【００４２】以上、本実施形態の半導体装置の製造方法
は、はんだバンプ（外部接続用電極端子）２０９とは別
に、検査用電極端子２０７を備えるとともに、はんだバ
ンプ（外部接続用電極端子）２０９が、検査用電極端子
２０７と電極パッド２０２とを電気的に接続する金属配
線２０５上に位置するため、出荷時の電気的検査工程に
おける、検査装置の検査用端子による、はんだバンプ
（外部接続用電極端子）２０９の傷つき変形を与えるこ
となく、確実にはんだバンプ（外部接続用電極端子）２
０９から半導体基板２０１内部の電気的検査を行うこと
ができる半導体装置を製造できるものである。
は、はんだバンプ（外部接続用電極端子）２０９とは別
に、検査用電極端子２０７を備えるとともに、はんだバ
ンプ（外部接続用電極端子）２０９が、検査用電極端子
２０７と電極パッド２０２とを電気的に接続する金属配
線２０５上に位置するため、出荷時の電気的検査工程に
おける、検査装置の検査用端子による、はんだバンプ
（外部接続用電極端子）２０９の傷つき変形を与えるこ
となく、確実にはんだバンプ（外部接続用電極端子）２
０９から半導体基板２０１内部の電気的検査を行うこと
ができる半導体装置を製造できるものである。
【００４３】さらに、検査用電極端子２０７と第１の絶
縁層２０３との間に形成された衝撃緩衝用部材２０４
が、出荷時の電気的検査工程における検査用電極端子２
０７の押し付け応力による、アクティブエリア２１０へ
のダメージを緩衝するため、半導体基板の電気特性に影
響を与えることのない電気的検査を可能とする半導体装
置を製造できるものである。
縁層２０３との間に形成された衝撃緩衝用部材２０４
が、出荷時の電気的検査工程における検査用電極端子２
０７の押し付け応力による、アクティブエリア２１０へ
のダメージを緩衝するため、半導体基板の電気特性に影
響を与えることのない電気的検査を可能とする半導体装
置を製造できるものである。
【００４４】次に、本発明の半導体装置およびその製造
方法の別の実施形態について、図面を参照しながら説明
する。
方法の別の実施形態について、図面を参照しながら説明
する。
【００４５】図３は、本実施形態の半導体装置を示す断
面図である。
面図である。
【００４６】図３に示すように、本実施形態の半導体装
置は、半導体基板２０１の主面上に配列された電極パッ
ド２０２が露出するように形成された第１の絶縁層２０
３ａ上に、第１の金属配線（導電部材）２０５ａが、電
極パッド２０２と電気的に接続するように形成されてい
る。さらに、半導体基板２０１の裏面に形成された第２
の絶縁層２０３ｂ上に、衝撃緩衝用部材２０４が形成さ
れ、第２の金属配線（導電部材）２０５ｂが、第１の金
属配線（導電部材）２０５ａと半導体基板２０１の側面
を介して電気的に接続するように形成されている。そし
て、延在された第２の金属配線（導電部材）２０５ｂ
が、衝撃緩衝用部材２０４上に形成されている。そし
て、第１の金属配線（導電部材）２０５ａ上の一部の領
域と、衝撃緩衝用部材２０４上に形成された第２の金属
配線（導電部材）２０５ｂ上が開口するように、第１の
絶縁層２０３ａおよび第１の金属配線（導電部材）２０
５ａに第３の絶縁層２０６ａが形成され、第２の絶縁層
２０３ｂおよび第２の金属配線（導電部材）２０５ｂに
第４の絶縁層２０６ｂが形成されている。本実施形態で
は、第３の絶縁層２０６ａおよび第４の絶縁層２０６ｂ
は、ソルダーレジスト（絶縁材）である。
置は、半導体基板２０１の主面上に配列された電極パッ
ド２０２が露出するように形成された第１の絶縁層２０
３ａ上に、第１の金属配線（導電部材）２０５ａが、電
極パッド２０２と電気的に接続するように形成されてい
る。さらに、半導体基板２０１の裏面に形成された第２
の絶縁層２０３ｂ上に、衝撃緩衝用部材２０４が形成さ
れ、第２の金属配線（導電部材）２０５ｂが、第１の金
属配線（導電部材）２０５ａと半導体基板２０１の側面
を介して電気的に接続するように形成されている。そし
て、延在された第２の金属配線（導電部材）２０５ｂ
が、衝撃緩衝用部材２０４上に形成されている。そし
て、第１の金属配線（導電部材）２０５ａ上の一部の領
域と、衝撃緩衝用部材２０４上に形成された第２の金属
配線（導電部材）２０５ｂ上が開口するように、第１の
絶縁層２０３ａおよび第１の金属配線（導電部材）２０
５ａに第３の絶縁層２０６ａが形成され、第２の絶縁層
２０３ｂおよび第２の金属配線（導電部材）２０５ｂに
第４の絶縁層２０６ｂが形成されている。本実施形態で
は、第３の絶縁層２０６ａおよび第４の絶縁層２０６ｂ
は、ソルダーレジスト（絶縁材）である。
【００４７】そして、第４の絶縁層２０６ｂの開口部表
面には検査用電極端子２０７が形成されている。また、
第３の絶縁層２０６ａの開口部表面にはバリアメタル２
０８と、はんだバンプ（外部接続用電極端子）２０９が
形成されているものである。
面には検査用電極端子２０７が形成されている。また、
第３の絶縁層２０６ａの開口部表面にはバリアメタル２
０８と、はんだバンプ（外部接続用電極端子）２０９が
形成されているものである。
【００４８】以上、本実施形態の半導体装置は、はんだ
バンプ（外部接続用電極端子）２０９の裏面に、検査用
電極端子２０７を備えることにより、本半導体装置をプ
リント配線基板などの外部機器に接続した後、プリント
配線基板に検査用端子を設けなくても、接続後の電気的
検査を可能とするものである。
バンプ（外部接続用電極端子）２０９の裏面に、検査用
電極端子２０７を備えることにより、本半導体装置をプ
リント配線基板などの外部機器に接続した後、プリント
配線基板に検査用端子を設けなくても、接続後の電気的
検査を可能とするものである。
【００４９】ここで、衝撃緩衝用部材２０４は、検査用
電極端子２０７の下部のみに形成されているが、例え
ば、はんだバンプ（外部接続用電極端子）２０９の下に
形成してあってもよい。また、電極パッド２０２は、ア
クティブエリア２１０上にあってもかまわないし、さら
に、はんだバンプ（外部接続用電極端子）２０９が、電
極パッド２０２の直上部に位置していてもよい。また本
実施例において、外部接続用電極端子として、はんだバ
ンプ２０９を用いているが、特にはんだバンプでなくと
も、銅ボールや導電性樹脂などの突起状電極でもかまわ
ないし、第３の絶縁層２０６ａの開口部をそのまま外部
接続用電極端子として用いてもかまわない。さらに本実
施形態において、はんだバンプ（外部接続用電極端子）
２０９は、電極パッド２０２形成面に形成されている
が、検査用電極端子２０７を電極パッド形成面に形成
し、その裏面にはんだバンプ（外部接続用電極端子）２
０９を形成してもかまわない。
電極端子２０７の下部のみに形成されているが、例え
ば、はんだバンプ（外部接続用電極端子）２０９の下に
形成してあってもよい。また、電極パッド２０２は、ア
クティブエリア２１０上にあってもかまわないし、さら
に、はんだバンプ（外部接続用電極端子）２０９が、電
極パッド２０２の直上部に位置していてもよい。また本
実施例において、外部接続用電極端子として、はんだバ
ンプ２０９を用いているが、特にはんだバンプでなくと
も、銅ボールや導電性樹脂などの突起状電極でもかまわ
ないし、第３の絶縁層２０６ａの開口部をそのまま外部
接続用電極端子として用いてもかまわない。さらに本実
施形態において、はんだバンプ（外部接続用電極端子）
２０９は、電極パッド２０２形成面に形成されている
が、検査用電極端子２０７を電極パッド形成面に形成
し、その裏面にはんだバンプ（外部接続用電極端子）２
０９を形成してもかまわない。
【００５０】次に、図３に示した半導体装置の製造方法
について説明する。
について説明する。
【００５１】図４は、本実施形態の半導体装置の製造方
法を示す工程ごとの断面図である。２０１は半導体基
板、２０２は電極パッド、２０３ａは電極パッド２０２
を露出するように形成された第１の絶縁層、２０３ｂは
半導体基板２０１の裏面に形成された第２の絶縁層、２
１０は半導体基板２０１内の回路が形成されている領域
を示し、アクティブエリアと称する部分である。
法を示す工程ごとの断面図である。２０１は半導体基
板、２０２は電極パッド、２０３ａは電極パッド２０２
を露出するように形成された第１の絶縁層、２０３ｂは
半導体基板２０１の裏面に形成された第２の絶縁層、２
１０は半導体基板２０１内の回路が形成されている領域
を示し、アクティブエリアと称する部分である。
【００５２】まず、図４（ａ）に示すように、半導体基
板２０１の主面に電極パッド２０２を形成し、電極パッ
ド２０２を除く半導体基板２０１の主面に第１の絶縁層
２０３ａを形成し、半導体基板２０１の裏面に第２の絶
縁層２０３ｂを形成する。
板２０１の主面に電極パッド２０２を形成し、電極パッ
ド２０２を除く半導体基板２０１の主面に第１の絶縁層
２０３ａを形成し、半導体基板２０１の裏面に第２の絶
縁層２０３ｂを形成する。
【００５３】次に、図４（ｂ）に示すように、衝撃緩衝
用部材２０４を第２の絶縁層２０３ｂ上に形成する。形
成方法の例としては、感光性を有した樹脂材料を塗布、
露光、現像、硬化して、パターニングする方法や、予め
パターニングされた樹脂フィルムを第２の絶縁層２０３
ｂ上に貼り付ける方法を用いる。また、衝撃緩衝用部材
２０４として、本実施形態では樹脂層としているが、特
にポリイミドやエポキシ等の樹脂系に限定するものでは
なく、Ｎｉ（ニッケル）などの金属層でもかまわない。
用部材２０４を第２の絶縁層２０３ｂ上に形成する。形
成方法の例としては、感光性を有した樹脂材料を塗布、
露光、現像、硬化して、パターニングする方法や、予め
パターニングされた樹脂フィルムを第２の絶縁層２０３
ｂ上に貼り付ける方法を用いる。また、衝撃緩衝用部材
２０４として、本実施形態では樹脂層としているが、特
にポリイミドやエポキシ等の樹脂系に限定するものでは
なく、Ｎｉ（ニッケル）などの金属層でもかまわない。
【００５４】次に図４（ｃ）に示すように、真空蒸着
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体基板２０１の電極パッド２０２側、そ
の裏面全面およびその側面に金属配線を形成するが、こ
こで、電極パッド２０２と電気的に接続するように、第
１の絶縁層２０３ａ上、第２の絶縁層２０３ｂ上およ
び、衝撃緩衝用部材２０４上に所望のパターンで、第１
の金属配線（導電部材）２０５ａおよび第２の金属配線
（導電部材）２０５ｂを形成する。なお、第１の金属配
線（導電部材）２０５ａおよび第２の金属配線（導電部
材）２０５ｂは、ＴｉＷ（チタンタングステン）の上面
にＣｕ（銅）が形成されているものである。ここで、金
属配線２０５ａ，２０５ｂを形成する方法としては、ま
ず、電解めっきを用いて金属層、例えばＣｕ（銅）層を
形成する。次に、感光性レジストを塗布し、所望のパタ
ーン部以外を露光、現像、硬化する。そして、金属層を
溶解することのできるエッチング材に浸漬し、感光性レ
ジストが開口した部分の金属層を除去した後、レジスト
を溶解除去して所望の金属配線２０５（導電部材）のパ
ターンを形成する。
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体基板２０１の電極パッド２０２側、そ
の裏面全面およびその側面に金属配線を形成するが、こ
こで、電極パッド２０２と電気的に接続するように、第
１の絶縁層２０３ａ上、第２の絶縁層２０３ｂ上およ
び、衝撃緩衝用部材２０４上に所望のパターンで、第１
の金属配線（導電部材）２０５ａおよび第２の金属配線
（導電部材）２０５ｂを形成する。なお、第１の金属配
線（導電部材）２０５ａおよび第２の金属配線（導電部
材）２０５ｂは、ＴｉＷ（チタンタングステン）の上面
にＣｕ（銅）が形成されているものである。ここで、金
属配線２０５ａ，２０５ｂを形成する方法としては、ま
ず、電解めっきを用いて金属層、例えばＣｕ（銅）層を
形成する。次に、感光性レジストを塗布し、所望のパタ
ーン部以外を露光、現像、硬化する。そして、金属層を
溶解することのできるエッチング材に浸漬し、感光性レ
ジストが開口した部分の金属層を除去した後、レジスト
を溶解除去して所望の金属配線２０５（導電部材）のパ
ターンを形成する。
【００５５】なお、第１の金属配線（導電部材）２０５
ａと第２の金属配線（導電部材）２０５ｂとの電気的接
続は、半導体基板２０１の側面にめっきをして接続して
もかまわないし、導電性ペーストを塗布してもよい。ま
た、半導体基板２０１の側面で接続するのではなく、半
導体基板２０１に貫通孔を空け、その中に導電材料を充
填してもよい。
ａと第２の金属配線（導電部材）２０５ｂとの電気的接
続は、半導体基板２０１の側面にめっきをして接続して
もかまわないし、導電性ペーストを塗布してもよい。ま
た、半導体基板２０１の側面で接続するのではなく、半
導体基板２０１に貫通孔を空け、その中に導電材料を充
填してもよい。
【００５６】そして図４（ｄ）に示すように、第１の絶
縁層２０３ａ上および第２の絶縁層２０３ｂ上に感光性
ソルダーレジストを塗布する。ここではフォトリソグラ
フィー技術を用いて第３の絶縁層２０６ａおよび第４の
絶縁層２０６ｂを、検査用電極端子および、外部接続用
電極端子となる部分が開口するように形成する。本実施
形態では、第３の絶縁層２０６ａおよび第４の絶縁層２
０６ｂは、ソルダーレジストを用いている。
縁層２０３ａ上および第２の絶縁層２０３ｂ上に感光性
ソルダーレジストを塗布する。ここではフォトリソグラ
フィー技術を用いて第３の絶縁層２０６ａおよび第４の
絶縁層２０６ｂを、検査用電極端子および、外部接続用
電極端子となる部分が開口するように形成する。本実施
形態では、第３の絶縁層２０６ａおよび第４の絶縁層２
０６ｂは、ソルダーレジストを用いている。
【００５７】そして図４（ｅ）に示すように、第３の絶
縁層２０６ａおよび第４の絶縁層２０６ｂの開口部の第
１の金属配線（導電部材）２０５ａ表面および第２の金
属配線（導電部材）２０５ｂ表面に、Ｎｉ（ニッケル）
めっきを形成し、さらにＡｕ（金）めっきを形成して、
検査用電極端子２０７および、バリアメタル２０８を形
成する。ただし、ここではＮｉ／Ａｕめっきを施してい
るが、特にめっきを施さずに、第３の絶縁層２０６ａお
よび第４の絶縁層２０６ｂの開口部をそのままで、検査
用電極端子２０７および外部接続用電極端子としてもか
まわない。
縁層２０６ａおよび第４の絶縁層２０６ｂの開口部の第
１の金属配線（導電部材）２０５ａ表面および第２の金
属配線（導電部材）２０５ｂ表面に、Ｎｉ（ニッケル）
めっきを形成し、さらにＡｕ（金）めっきを形成して、
検査用電極端子２０７および、バリアメタル２０８を形
成する。ただし、ここではＮｉ／Ａｕめっきを施してい
るが、特にめっきを施さずに、第３の絶縁層２０６ａお
よび第４の絶縁層２０６ｂの開口部をそのままで、検査
用電極端子２０７および外部接続用電極端子としてもか
まわない。
【００５８】最後に図４（ｆ）に示すように、バリアメ
タル２０８上にはんだバンプ（外部接続用電極端子）２
０９を形成する。形成方法としては、はんだボールをバ
リアメタル２０８上に搭載し、溶融接合させる方法や、
はんだペーストを印刷、溶融する方法や、はんだめっき
によって形成する。ここで、外部接続用電極端子の材料
として、はんだバンプを用いたが、そのほかに、銅、ニ
ッケル、導電性樹脂材料でもよい。
タル２０８上にはんだバンプ（外部接続用電極端子）２
０９を形成する。形成方法としては、はんだボールをバ
リアメタル２０８上に搭載し、溶融接合させる方法や、
はんだペーストを印刷、溶融する方法や、はんだめっき
によって形成する。ここで、外部接続用電極端子の材料
として、はんだバンプを用いたが、そのほかに、銅、ニ
ッケル、導電性樹脂材料でもよい。
【００５９】以上、本実施形態の半導体装置の製造方法
は、はんだバンプ（外部接続用電極端子）２０９の裏面
に、検査用電極端子２０７を備えることにより、本半導
体装置をプリント配線基板などの外部機器に接続した
後、プリント配線基板に検査用端子を設けなくても、接
続後の電気的検査が可能になる。
は、はんだバンプ（外部接続用電極端子）２０９の裏面
に、検査用電極端子２０７を備えることにより、本半導
体装置をプリント配線基板などの外部機器に接続した
後、プリント配線基板に検査用端子を設けなくても、接
続後の電気的検査が可能になる。
【００６０】
【発明の効果】本発明の半導体装置およびその製造方法
は、外部接続用電極端子とは別に、検査用電極端子を備
えるとともに、外部接続用電極端子が検査用電極端子と
電極パッドとを接続する金属配線上に位置するため、出
荷時の電気的検査工程において、検査装置の検査用端子
によって、はんだバンプ（外部接続用電極端子）に傷つ
き変形を与えることなく、確実に外部接続用電極端子か
ら半導体基板内部の電気的検査を行うことができるもの
である。
は、外部接続用電極端子とは別に、検査用電極端子を備
えるとともに、外部接続用電極端子が検査用電極端子と
電極パッドとを接続する金属配線上に位置するため、出
荷時の電気的検査工程において、検査装置の検査用端子
によって、はんだバンプ（外部接続用電極端子）に傷つ
き変形を与えることなく、確実に外部接続用電極端子か
ら半導体基板内部の電気的検査を行うことができるもの
である。
【００６１】また、検査用電極端子と絶縁層との間に形
成された衝撃緩衝用部材が、出荷時の電気的検査工程に
おける検査用端子の押し付け応力による、アクティブエ
リアへのダメージを緩衝するため、半導体基板の電気特
性に影響を与えることのない電気的検査を可能とするも
のである。
成された衝撃緩衝用部材が、出荷時の電気的検査工程に
おける検査用端子の押し付け応力による、アクティブエ
リアへのダメージを緩衝するため、半導体基板の電気特
性に影響を与えることのない電気的検査を可能とするも
のである。
【００６２】さらに、検査用電極端子が外部接続用電極
端子の形成された半導体基板面の裏面に形成されてお
り、本半導体装置をプリント配線基板などの外部機器に
接続した後、プリント配線基板に検査用端子を設けなく
ても、接続後の電気的検査を可能とするものである。
端子の形成された半導体基板面の裏面に形成されてお
り、本半導体装置をプリント配線基板などの外部機器に
接続した後、プリント配線基板に検査用端子を設けなく
ても、接続後の電気的検査を可能とするものである。
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
各工程を示す断面図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
各工程を示す断面図
【図５】従来の半導体装置を示す断面図
１０１ 半導体基板
１０２ 電極パッド
１０３ 絶縁層
１０４ はんだバンプ（外部接続用電極端子）
１０５ 銅配線（導電部材）
１０６ ソルダーレジスト（絶縁材）
１０７ アクティブエリア
１０８ バリアメタル
２０１ 半導体基板
２０２ 電極パッド
２０３ 第１の絶縁層
２０３ａ 第１の絶縁層
２０３ｂ 第２の絶縁層
２０４ 衝撃緩衝用部材
２０５ 金属配線
２０５ａ 第１の金属配線（導電部材）
２０５ｂ 第２の金属配線（導電部材）
２０６ａ 第３の絶縁層
２０６ｂ 第４の絶縁層
２０７ 検査用電極端子
２０８ バリアメタル
２０９ はんだバンプ（外部接続用電極端子）
２１０ アクティブエリア
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 下石坂 望
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 戒能 憲幸
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 中村 嘉文
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 渡瀬 和美
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 矢口 安武
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F033 HH11 HH23 MM05 PP06 PP15
PP28 RR22 RR27 UU01 VV07
VV12 XX37
Claims (8)
- 【請求項１】 半導体基板と、 前記半導体基板の主面に形成された電極パッドと、 前記電極パッドと電気的に接続されるように形成された
外部接続用電極端子と、 前記外部接続用電極端子と電気的に接続されるように形
成された検査用電極端子とからなることを特徴とする半
導体装置。 - 【請求項２】 外部接続用端子が前記検査用電極端子と
前記電極パッドとを電気的に接続する金属配線上に形成
されていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 検査用電極端子は半導体基板の主面に形
成され、前記半導体基板の主面と前記検査用電極端子と
の間に衝撃緩和用部材が形成されていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項４】 検査用電極端子は半導体基板の裏面に形
成されていることを特徴とする請求項１に記載の半導体
装置。 - 【請求項５】 半導体基板の主面上に電極パッドを形成
する工程と、 前記半導体基板の主面に導電部材を形成し、前記電極パ
ッドと前記導電部材とを電気的に接続する工程と、 前記導電部材の上面の一部を外部接続用電極端子または
検査用電極端子として露出するように、前記導電部材の
上面の一部を除く部分に絶縁層を形成する工程とからな
ることを特徴とする半導体装置の製造方法。 - 【請求項６】 外部接続用電極端子を、検査用電極端子
と前記電極パッドとを電気的に接続する金属配線上に形
成することを特徴とする請求項５に記載の半導体装置の
製造方法。 - 【請求項７】 半導体基板の主面上に電極パッドを形成
する工程と、前記半導体基板の主面に導電部材を形成
し、前記電極パッドと前記導電部材とを電気的に接続す
る工程との間に、衝撃緩衝用部材を前記半導体基板の主
面と前記導電部材との間に形成する工程を設けることを
特徴とする請求項５に記載の半導体装置の製造方法。 - 【請求項８】 半導体基板の主面に電極パッドを形成す
る工程と、 前記半導体基板の主面に第１の導電部材を形成し、前記
電極パッドと前記第１の導電部材とを電気的に接続する
工程と、 前記半導体基板の裏面および前記半導体基板の側面に第
２の導電部材を形成し、前記第１の導電部材と前記第２
の導電部材とを電気的に接続する工程と、 前記第１の導電部材の表面の一部を第１の外部接続用電
極端子または第１の検査用電極端子として露出するよう
に、前記第１の導電部材の表面の一部を除く部分に第１
の絶縁層を形成する工程と、 前記第２の導電部材の表面の一部を第２の外部接続用電
極端子または第２の検査用電極端子として露出するよう
に、前記第２の導電部材の表面の一部を除く部分に第２
の絶縁層を形成する工程とからなることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254339A JP2003068736A (ja) | 2001-08-24 | 2001-08-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254339A JP2003068736A (ja) | 2001-08-24 | 2001-08-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068736A true JP2003068736A (ja) | 2003-03-07 |
Family
ID=19082516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254339A Pending JP2003068736A (ja) | 2001-08-24 | 2001-08-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068736A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042867A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| KR100729885B1 (ko) * | 2004-06-14 | 2007-06-18 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기 |
| US7713764B2 (en) | 2008-07-10 | 2010-05-11 | Nec Electronics Corporation | Method for manufacturing semiconductor device including testing dedicated pad and probe card testing |
| US7741713B2 (en) | 2003-04-15 | 2010-06-22 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198361A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置 |
| JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
| JPH08255810A (ja) * | 1995-03-15 | 1996-10-01 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2000044041A1 (en) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Semiconductor integrated circuit and manufacture thereof |
| JP2000260772A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Microelectronics Corp | 半導体集積回路装置 |
| JP2001168231A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-08-24 JP JP2001254339A patent/JP2003068736A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198361A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置 |
| JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
| JPH08255810A (ja) * | 1995-03-15 | 1996-10-01 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2000044041A1 (en) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Semiconductor integrated circuit and manufacture thereof |
| JP2000260772A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Microelectronics Corp | 半導体集積回路装置 |
| JP2001168231A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741713B2 (en) | 2003-04-15 | 2010-06-22 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8735275B2 (en) | 2003-04-15 | 2014-05-27 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US9331035B2 (en) | 2003-04-15 | 2016-05-03 | Socionext Inc. | Semiconductor device and method of manufacturing the same |
| KR100729885B1 (ko) * | 2004-06-14 | 2007-06-18 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기 |
| JP2007042867A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| US7713764B2 (en) | 2008-07-10 | 2010-05-11 | Nec Electronics Corporation | Method for manufacturing semiconductor device including testing dedicated pad and probe card testing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786239A (en) | Method of manufacturing a semiconductor package | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| US8633587B2 (en) | Package structure | |
| US7838779B2 (en) | Wiring board, method for manufacturing same, and semiconductor package | |
| US6872590B2 (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| US7705471B2 (en) | Conductive bump structure of circuit board and method for forming the same | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| JP2001060648A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001332653A (ja) | 半導体装置 | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| JP2004266074A (ja) | 配線基板 | |
| KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
| KR101061792B1 (ko) | 칩 내장형 인쇄회로기판 및 제조 방법 | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP2003068736A (ja) | 半導体装置およびその製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4938346B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP2002076240A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2007258354A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |