[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017174949A - 電子回路パッケージ - Google Patents

電子回路パッケージ Download PDF

Info

Publication number
JP2017174949A
JP2017174949A JP2016058731A JP2016058731A JP2017174949A JP 2017174949 A JP2017174949 A JP 2017174949A JP 2016058731 A JP2016058731 A JP 2016058731A JP 2016058731 A JP2016058731 A JP 2016058731A JP 2017174949 A JP2017174949 A JP 2017174949A
Authority
JP
Japan
Prior art keywords
film
electronic circuit
magnetic
circuit package
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016058731A
Other languages
English (en)
Other versions
JP6407186B2 (ja
Inventor
賢一 川畑
Kenichi Kawabata
賢一 川畑
敏雄 早川
Toshio Hayakawa
敏雄 早川
俊郎 大久保
Toshiro Okubo
俊郎 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016058731A priority Critical patent/JP6407186B2/ja
Priority to US15/465,177 priority patent/US9953932B2/en
Publication of JP2017174949A publication Critical patent/JP2017174949A/ja
Application granted granted Critical
Publication of JP6407186B2 publication Critical patent/JP6407186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Soft Magnetic Materials (AREA)
  • Regulation Of General Use Transformers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】渦電流による磁性膜の磁気特性の低下が防止された電子回路パッケージを提供する。
【解決手段】電源パターン２５Ｇを有する基板２０と、基板２０の表面２１に搭載された電子部品３１，３２と、電子部品３１，３２を埋め込むよう、基板２０の表面２１を覆うモールド樹脂４０と、モールド樹脂４０の少なくとも上面を覆う磁性膜５０と金属膜６０の積層体とを備える。金属膜６０は電源パターン２５Ｇに接続されており、磁性膜５０と金属膜６０の界面における抵抗値は１０６Ω以上である。本発明によれば、磁性膜５０と金属膜６０の界面における抵抗値が１０６Ω以上であることから、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まない。このため、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。
【選択図】図１

Description

本発明は電子回路パッケージに関し、特に、電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド機能を有する電子回路パッケージに関する。
近年、スマートフォンなどの電子機器は、高性能な無線通信回路及びデジタルチップが採用され、使用する半導体ＩＣの動作周波数も上昇する傾向にある。さらに複数の半導体ＩＣを最短配線で接続する２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）化が加速し、電源系回路のモジュール化も今後増加していくと予測される。さらに多数の電子部品（インダクタ、コンデンサ、抵抗、フィルターなどの受動部品、トランジスタ、ダイオードなどの能動部品、半導体ＩＣなどの集積回路部品、並びに、その他電子回路構成に必要な部品の総称）がモジュール化された電子回路モジュールも今後益々増加していくことが予測され、これらを総称した電子回路パッケージがスマートフォンなどの電子機器の高機能化および小型化、薄型化により高密度実装される傾向にある。これらの傾向は、一方でノイズによる誤動作及び電波障害が顕著となることを示し、従来のノイズ対策では誤動作や電波障害を防止することが困難である。このため、近年においては、電子回路パッケージのセルフシールド化が進み、導電性ペーストもしくはメッキやスパッタ法による電磁気シールドの提案及び実用化がなされているが、今後はさらに高いシールド特性が要求される。
これを実現すべく、近年においては電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド構造の提案がなされている。複合シールド構造を得るためには、導電膜（金属膜）による電磁気シールドと磁性膜による磁気シールドを電子回路パッケージに形成する必要がある。
例えば、特許文献１に記載された電子回路モジュールは、モールド樹脂の表面に金属膜と磁性層をこの順に積層した構成を有している。また、特許文献２に記載された半導体パッケージは、磁性層と金属膜が積層されてなるシールドケース（シールドカン）を接着剤によってモールド樹脂に接着した構成を有している。
特開２０１０−０８７０５８号公報 米国特許公開第２０１１／０３０４０１５号明細書
しかしながら、特許文献１及び２に記載の電子回路パッケージでは、電磁波ノイズが金属膜に入射されることによって渦電流が生じると、この渦電流が磁性膜に流れ込み、磁性膜の磁気特性が低下するという問題があった。
したがって、本発明は、渦電流による磁性膜の磁気特性の低下が防止された、磁性膜による磁気シールドと金属膜による電磁気シールドを併せ持った複合シールド構造の電子回路パッケージを提供することを目的とする。
本発明による電子回路パッケージは、電源パターンを有する基板と、前記基板の表面に搭載された電子部品と、前記電子部品を埋め込むよう、前記基板の前記表面を覆うモールド樹脂と、前記モールド樹脂の少なくとも上面を覆う磁性膜と金属膜の積層体と、を備え、前記金属膜は、前記電源パターンに接続されており、前記磁性膜と前記金属膜の界面における抵抗値は、１０６Ω以上であることを特徴とする。
本発明によれば、磁性膜と金属膜の界面における抵抗値が１０６Ω以上であることから、電磁波ノイズが金属膜に入射されることにより生じる渦電流がほとんど磁性膜に流れ込まない。このため、渦電流の流入による磁性膜の磁気特性の低下を防止することが可能となる。
本発明において、前記積層体は、前記モールド樹脂の側面をさらに覆うことが好ましい。これによれば、側面方向における複合シールド特性を高めることができる。
本発明において、前記積層体は、前記磁性膜と前記金属膜との間に介在する絶縁材料を含むことが好ましい。これによれば、磁性膜の材料として比較的抵抗値の低い材料を用いた場合であっても、磁性膜と金属膜の界面における抵抗値を１０６Ω以上とすることが可能となる。
本発明において、前記積層体は、前記磁性膜が前記モールド側に位置するよう積層されていることが好ましい。これによれば、より高い複合シールド特性を得ることができる。但し、前記積層体は、前記金属膜が前記モールド側に位置するよう積層されていても構わない。
本発明において、前記磁性膜は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜であっても構わないし、軟磁性材料からなる薄膜もしくは箔であっても構わないし、フェライトなどからなる薄膜、バルクシート又は箔であっても構わない。複合磁性材料からなる膜を用いる場合、前記磁性フィラーは、フェライト又は軟磁性金属からなることが好ましく、前記磁性フィラーの表面が絶縁コートされていることがより好ましい。
本発明において、前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましく、前記金属膜の表面が酸化防止被覆で覆われていることが好ましい。
本発明において、前記電源パターンは前記基板の側面に露出しており、前記金属膜は前記基板の前記側面に露出した前記電源パターンと接していることが好ましい。これによれば、金属膜を電源パターンに容易かつ確実に接続することが可能となる。
このように、本発明によれば、高い複合シールド効果を確保しつつ、渦電流による磁性膜の磁気特性の低下を防止することが可能となる。
図１は、本発明の第１の実施形態による電子回路パッケージ１１Ａの構成を示す断面図である。 図２は、第１の実施形態の変形例による電子回路パッケージ１１Ｂの構成を示す断面図である。 図３は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図４は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図５は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図６は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図７は、第１の実施形態の変形例による電子回路パッケージ１１Ｃの構成を示す断面図である。 図８は、第１の実施形態の変形例による電子回路パッケージ１１Ｄの構成を示す断面図である。 図９は、電子回路パッケージ１１Ｃの製造方法を説明するための工程図である。 図１０は、電子回路パッケージ１１Ｃの製造方法を説明するための工程図である。 図１１は、本発明の第２の実施形態による電子回路パッケージ１２Ａの構成を示す断面図である。 図１２は、第２の実施形態の変形例による電子回路パッケージ１２Ｂの構成を示す断面図である。 図１３は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。 図１４は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。 図１５は、第２の実施形態の変形例による電子回路パッケージ１２Ｃの構成を示す断面図である。 図１６は、第２の実施形態の変形例による電子回路パッケージ１２Ｄの構成を示す断面図である。 図１７は、本発明の第３の実施形態による電子回路パッケージ１３Ａの構成を示す断面図である。 図１８は、第３の実施形態の変形例による電子回路パッケージ１３Ｂの構成を示す断面図である。 図１９は、第３の実施形態の変形例による電子回路パッケージ１３Ｃの構成を示す断面図である。 図２０は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。 図２１は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。 図２２は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。 図２３は、第３の実施形態の変形例による電子回路パッケージ１３Ｄの構成を示す断面図である。 図２４は、第３の実施形態の変形例による電子回路パッケージ１３Ｅの構成を示す断面図である。 図２５は、第３の実施形態の変形例による電子回路パッケージ１３Ｆの構成を示す断面図である。 図２６は、本発明の第４の実施形態による電子回路パッケージ１４Ａの構成を示す断面図である。 図２７は、第４の実施形態の変形例による電子回路パッケージ１４Ｂの構成を示す断面図である。 図２８は、電子回路パッケージ１４Ａの製造方法を説明するための工程図である。 図２９は、電子回路パッケージ１４Ａの製造方法を説明するための工程図である。 図３０は、第４の実施形態の変形例による電子回路パッケージ１４Ｃの構成を示す断面図である。 図３１は、第４の実施形態の変形例による電子回路パッケージ１４Ｄの構成を示す断面図である。 図３２は、第４の実施形態の変形例による電子回路パッケージ１４Ｅの構成を示す断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子回路パッケージ１１Ａの構成を示す断面図である。
図１に示すように、本実施形態による電子回路パッケージ１１Ａは、基板２０と、基板２０に搭載された複数の電子部品３１，３２と、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆うモールド樹脂４０と、モールド樹脂４０を覆う磁性膜５０と、磁性膜５０及びモールド樹脂４０を覆う金属膜６０とを備えている。
本実施形態による電子回路パッケージ１１Ａの種類については特に限定されないが、例えば、高周波信号を取り扱う高周波モジュールや、電源制御を行う電源モジュール、２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）、無線通信用またはデジタル回路用半導体パッケージなどが挙げられる。図１においては、２つの電子部品３１，３２のみを図示しているが、実際にはより多くの電子部品が内蔵されている。
基板２０は、内部に多数の配線が埋め込まれた両面および多層配線構造を有しており、ＦＲ−４、ＦＲ−５、ＢＴ、シアネートエステル、フェノール、イミドなど熱硬化性樹脂ベースの有機基板、液晶ポリマーなど熱可塑性樹脂ベースの有機基板、ＬＴＣＣ基板、ＨＴＣＣ基板、フレキシブル基板など種類は問わない。本実施形態では基板２０が４層構造であり、基板２０の表面２１及び裏面２２に形成された配線層と、内部に埋め込まれた２層の配線層を有している。基板２０の表面２１には、複数のランドパターン２３が形成されている。ランドパターン２３は、電子部品３１，３２と接続するための内部電極であり、両者はハンダ２４（或いは導電性ペースト）を介して電気的且つ機械的に接続される。一例として、電子回路３１はコントローラなどの半導体チップであり、電子回路３２はキャパシタやコイルなどの受動部品である。電子部品の一部（例えば薄型化された半導体チップなど）は、基板２０に埋め込まれていても構わない。
ランドパターン２３は、基板２０の内部に形成された内部配線２５を介して、基板２０の裏面２２に形成された外部端子２６に接続される。実使用時においては、電子回路パッケージ１１Ａが図示しないマザーボードなどに実装され、マザーボード上のランドパターンと電子回路パッケージ１１Ａの外部端子２６が電気的に接続される。ランドパターン２３、内部配線２５及び外部端子２６を構成する導体の材料としては、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属もしくはその金属合金であっても構わないし、樹脂やガラスをバインダーとした導電材料であっても構わないが、基板２０が有機基板またはフレキシブル基板である場合は、コストや導電率などの観点より銅、銀を用いることが好ましい。これら導電材料の形成方法としては、印刷、メッキ、箔ラミネート、スパッタ、蒸着、インクジェットなどの方法を用いることができる。
尚、図１において、符号の末尾にＧが付された内部配線２５は、電源パターンであることを意味する。電源パターン２５Ｇは、典型的には、接地電位が与えられるグランドパターンであるが、固定電位が与えられるパターンであればグランドパターンに限定されるものではない。
モールド樹脂４０は、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆って設けられている。本実施形態においては、モールド樹脂４０の側面４２と基板２０の側面２７が同一平面を構成している。モールド樹脂４０の材料としては、熱硬化性もしくは熱可塑性材料をベースとし、熱膨張係数を合わせるためのフィラーを配合した材料を用いることができる。
モールド樹脂４０の上面４１は磁性膜５０で覆われており、特に限定されるものではないが、両者は接着剤などを介在することなく直接接触していることが好ましい。磁性膜５０は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、箔またはバルクシートからなり、磁気シールドとして機能する。
磁性膜５０として複合磁性材料からなる膜を選択する場合、熱硬化性樹脂材料としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、ウレタン樹脂等を用いることができ、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いて形成することができる。熱硬化性材料を使用することで、耐熱性、絶縁性、耐衝撃性、落下強度など、電子回路パッケージに要求される信頼性が高められる。
また、磁性フィラーとしては、フェライト又は軟磁性金属を用いることが好ましく、バルクでの透磁率が高い軟磁性金属を用いることが特に好ましい。フェライト又は軟磁性金属としては、Ｆｅ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｃｒ，Ｍｇ，Ａｌ，Ｓｉからなる群から選ばれた１又は２以上の金属、或いはその酸化物が挙げられる。具体例としては、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ、Ｎｉ−Ｃｕ−Ｚｎ系などのフェライト、パーマロイ（Ｆｅ−Ｎｉ合金）、スーパーパーマロイ（Ｆｅ−Ｎｉ−Ｍｏ合金）、センダスト（Ｆｅ−Ｓｉ−Ａｌ合金）、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ｃｒ合金、Ｆｅ−Ｃｒ−Ｓｉ合金、Ｆｅ等を挙げることができる。磁性フィラーの形状については特に限定されないが、高充填化するためには球状とし、最密充填となるように複数の粒度分布のフィラーをブレンド、配合してもよい。透磁率実数成分の遮蔽効果と透磁率虚数成分のロスの熱変換効果を最大限に引き出すためには、アスペクト５以上の扁平粉を配向させて形成することがさらに好ましい。
磁性フィラーの表面は、流動性、密着性、絶縁性向上のために、Ｓｉ，Ａｌ，Ｔｉ，Ｍｇなどの金属の酸化物、或いは、有機材料によって絶縁コートされていることが好ましい。絶縁コートは、磁性フィラーの表面に熱硬化性材料をコート処理、もしくは、金属アルコキシドの脱水反応によって酸化膜を形成してもよく、酸化ケイ素のコート被膜形成が最も好ましい。さらにその上に有機官能性カップリング処理を施すとさらに好適である。
複合磁性材料は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、未硬化のシート状樹脂を用いたラミネート法などの公知の方法を用いてモールド樹脂４０の上面４１に形成することができる。
また、磁性膜５０として軟磁性材料もしくはフェライトからなる薄膜を選択する場合、その材料としては、Ｆｅ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｃｒ，Ｍｇ，Ａｌ，Ｓｉからなる群から選ばれた１又は２以上の金属、或いはその酸化物を用いることができ、スパッタリング法、蒸着法などの薄膜工法の他、メッキ法、スプレー法、ＡＤ法、溶射法などを用いてモールド樹脂４０の上面４１に形成することができる。この場合、磁性膜５０の材料は、必要とされる透磁率と周波数から適時選択すればよいが、低周波（ｋＨｚ〜１００ＭＨｚ）側のシールド効果を上げるためには、Ｆｅ−Ｃｏ、Ｆｅ−Ｎｉ、Ｆｅ−Ａｌ、Ｆｅ−Ｓｉ系の合金が最も好ましい。一方、高周波（５０〜数百ＭＨｚ）のシールド効果を上げるためには、ＮｉＺｎ、ＭｎＺｎ、ＮｉＣｕＺｎなどのフェライト膜もしくはＦｅが最も好ましい。
さらに、磁性膜５０として箔またはバルクシートを用いる場合には、モールド樹脂４０を形成する際の金型にあらかじめ箔またはバルクシートを設置しておけば、モールド樹脂４０の上面４１に箔またはバルクシートからなる磁性膜５０を直接形成することができる。
磁性膜５０の上面５１及び側面５２、モールド樹脂４０の側面４２、並びに、基板２０の側面２７は、金属膜６０で覆われている。金属膜６０は電磁気シールドであり、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましい。金属膜６０はできるだけ低抵抗であることが好ましく、コストなどを鑑みるとＣｕを用いることが最も好ましい。また、金属膜６０の外側表面は、ＳＵＳ，Ｎｉ，Ｃｒ，Ｔｉ，黄銅などの防食性の金属、或いは、エポキシ、フェノール、イミド、ウレタン、シリコーンなどの樹脂からなる酸化防止被覆で覆われていることが好ましい。これは、金属膜６０は熱、湿度などの外部環境で酸化劣化するため、これを抑制及び防止するために上記処理を施すことが好ましい。金属膜６０の形成方法は、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法など公知の方法より適時選択すればよく、金属膜６０を形成する前に密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロム、ＳＵＳなどの高密着性金属膜を事前に薄く形成しても構わない。
図１に示すように、基板２０の側面２７には電源パターン２５Ｇが露出しており、金属膜６０は基板２０の側面２７を覆うことによって電源パターン２５Ｇと接続されている。
金属膜６０と磁性膜５０の界面における抵抗値は、１０６Ω以上である。このため、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。金属膜６０と磁性膜５０の界面における抵抗値とは、両者が直接接している場合には磁性膜５０の表面抵抗を指し、両者間に絶縁膜が存在する場合には、絶縁膜の表面抵抗を指す。尚、金属膜６０と磁性膜５０の界面における抵抗値は、全面に亘って１０６Ω以上であることが好ましいが、部分的に抵抗値が１０６Ω未満である領域が存在しても構わない。
金属膜６０と磁性膜５０の界面における抵抗値を１０６Ω以上とする方法としては、磁性膜５０の材料として十分に表面抵抗の高い材料を用いるか、或いは、磁性膜５０の上面５１に薄い絶縁材料を形成する方法が挙げられる。図２は、変形例による電子回路パッケージ１１Ｂの構成を示す断面図であり、磁性膜５０と金属膜６０の間に薄い絶縁膜７０が介在している点において、図１に示した電子回路パッケージ１１Ａと相違している。このような絶縁膜７０を介在させれば、磁性膜５０の材料として比較的抵抗値の低い材料を用いた場合であっても、金属膜６０と磁性膜５０の界面における抵抗値を１０６Ω以上とすることが可能となり、渦電流による磁気特性の低下を防止することが可能となる。
このように、本実施形態による電子回路パッケージ１１Ａ（及び１１Ｂ）は、モールド樹脂４０の上面４１に磁性膜５０及び金属膜６０がこの順に積層されている。これにより、磁性膜５０と金属膜６０の形成位置が逆である場合と比べ、電子部品３１，３２から放射される電磁波ノイズがより効果的に遮蔽される。これは、電子部品３１，３２から発生した電磁波ノイズが磁性膜５０を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜６０で反射し、磁性膜５０を再び通過するからである。このように、磁性膜５０は入射した電磁波ノイズに対して２度作用するので、電子部品３１，３２から放射される電磁波ノイズを効果的に遮蔽することができる。
さらに、本実施形態による電子回路パッケージ１１Ａ（及び１１Ｂ）は、金属膜６０と磁性膜５０の界面における抵抗値が１０６Ω以上であることから、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まない。これにより、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。
また、磁性膜５０をモールド樹脂４０の上面４１に直接形成すれば、両者間に接着剤などが介在しないことから、製品の低背化に有利である。しかも、本実施形態においては、磁性膜５０がモールド樹脂４０の上面４１にのみ形成されていることから、金属膜６０を電源パターン２５Ｇに容易に接続することが可能となる。
次に、本実施形態による電子回路パッケージ１１Ａの製造方法について説明する。
図３〜図６は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。
まず、図３に示すように、多層配線構造を有する集合基板２０Ａを用意する。集合基板２０Ａの表面２１には複数のランドパターン２３が形成されており、集合基板２０Ａの裏面２２には複数の外部端子２６が形成されている。また、集合基板２０Ａの内層には、電源パターン２５Ｇを含む複数の内部配線２５が形成されている。なお、図３に示す破線ａは、その後のダイシング工程において切断されるべき部分を指している。図３に示すように、電源パターン２５Ｇは、平面視で破線ａと重なる位置に設けられている。
次に、図３に示すように、ランドパターン２３に接続されるよう、集合基板２０Ａの表面２１に複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
次に、図４に示すように、電子部品３１，３２を埋め込むよう、集合基板２０Ａの表面２１をモールド樹脂４０で覆う。モールド樹脂４０の形成方法としては、コンプレッション、インジェクション、印刷、ディスペンス、ノズル塗付プロセスなどを用いることができる。
次に、図５に示すように、モールド樹脂４０の上面４１に、表面抵抗値が１０６Ω以上の材料からなる磁性膜５０を形成する。この場合、モールド樹脂４０と磁性膜５０の密着性を向上させるために、モールド樹脂４０の上面４１をブラスト、エッチングなどの手法で物理的な凹凸を形成したり、プラズマや短波長ＵＶなどで表面改質したり、有機官能性カップリング処理などを施しても構わない。或いは、磁性膜５０の材料として、表面抵抗値が１０６Ω未満である材料を用いる場合には、磁性膜５０を形成した後、その上面５１に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料からなる絶縁膜７０を薄く形成する必要がある。
ここで、磁性膜５０として複合磁性材料からなる膜を用いる場合は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いることができる。印刷法、スリットノズル塗付法、スプレー法、ディスペンス法などによる形成時においては、必要に応じて複合磁性材料の粘度を調整することが好ましい。粘度の調整は、沸点が５０〜３００℃である１又は２種類以上の溶剤を用いて希釈すればよい。熱硬化性材料は、主剤、硬化剤、硬化促進剤を基本とするが、主剤、硬化剤は２種以上を要求特性に応じてブレンドしてもよい。また、必要に応じ、溶剤を混合してもよく、密着性、流動性向上のためのカップリング剤、難燃化のための難燃剤、着色のための染料、顔料、可とう性付与などの非反応性樹脂材料、熱膨張係数調整などの目的で非磁性のフィラーをブレンド、配合してもよい。材料はニーダーやミキサー、真空脱泡撹拌装置、３本ロールなどの既知の方法で混錬、分散すればよい。
また、磁性膜５０として軟磁性材料やフェライトからなる薄膜を用いる場合は、スパッタリング法、蒸着法などの薄膜工法の他、メッキ法、スプレー法、ＡＤ法、溶射法などを用いることができる。さらに、磁性膜５０として箔またはバルクシートを用いる場合には、モールド樹脂４０を形成する際の金型にあらかじめ箔またはバルクシートを設置しておけば、モールド樹脂４０の上面４１に箔またはバルクシートからなる磁性膜５０を直接形成することができる。
次に、図６に示すように、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化する。本実施形態においては、電源パターン２５Ｇがダイシング位置である破線ａを横切っているため、破線ａに沿って集合基板２０Ａを切断すると、基板２０の側面２７からは電源パターン２５Ｇが露出する。
そして、磁性膜５０の上面５１及び側面５２、モールド樹脂４０の側面４２、並びに、基板２０の側面２７を覆うよう、金属膜６０を形成すれば、本実施形態による電子回路パッケージ１１Ａが完成する。金属膜６０の形成方法としては、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いることができる。また、金属膜６０を形成する前に、密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロムなどの高密着性金属膜を事前に薄く形成しても構わない。
このように、本実施形態による電子回路パッケージ１１Ａの製造方法によれば、表面抵抗値が１０６Ω以上の材料からなる磁性膜５０を形成するか、或いは、磁性膜５０の上面５１に絶縁膜７０を薄く形成していることから、金属膜６０と磁性膜５０の界面における抵抗値を１０６Ω以上とすることができる。しかも、集合基板２０Ａを切断することによって電源パターン２５Ｇを露出させていることから、金属膜６０を電源パターン２５Ｇに容易かつ確実に接続することが可能となる。
図７は、第１の実施形態の変形例による電子回路パッケージ１１Ｃの構成を示す断面図である。図７に示す電子回路パッケージ１１Ｃは、磁性膜５０が金属膜６０の上面６１に形成されている点において、図１に示した電子回路パッケージ１１Ａと相違している。つまり、磁性膜５０と金属膜６０からなる積層膜の位置関係が逆である。その他の点は、図１に示した電子回路パッケージ１１Ａと同じである。このような構成であっても、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。また、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図８に示す電子回路パッケージ１１Ｄのように、金属膜６０と磁性膜５０との間に薄い絶縁膜７０を介在させればよい。尚、磁性膜５０が金属膜６０の酸化防止被覆として機能する場合には、金属膜６０の上面６１に酸化防止被覆を施す必要はないが、このような場合であっても、信頼性を高める観点からは金属膜６０の上面６１に酸化防止被覆を施すことが望ましい。
図９及び図１０は、電子回路パッケージ１１Ｃの製造方法を説明するための工程図である。
まず、図３及び図４を用いて説明した方法により、モールド樹脂４０を形成した後、図９に示すように、ダイシング位置を示す破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化する。
次に、図１０に示すように、モールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７を覆うよう、金属膜６０を形成する。これにより、基板２０の側面２７に露出する電源パターン２５Ｇに金属膜６０が接続される。そして、金属膜６０の上面６１に表面抵抗値が１０６Ω以上の材料からなる磁性膜５０を形成すれば、図７に示した電子回路パッケージ１１Ｃが完成する。尚、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、金属膜６０を形成した後、磁性膜５０を形成する前に、熱硬化性材料やＳｉの酸化物、低融点ガラスなどの絶縁材料からなる絶縁膜７０を薄く形成すれば、図８に示した電子回路パッケージ１１Ｄが得られる。
＜第２の実施形態＞
図１１は、本発明の第２の実施形態による電子回路パッケージ１２Ａの構成を示す断面図である。
図１１に示すように、本実施形態による電子回路パッケージ１２Ａは、基板２０及び金属膜６０の形状が相違する点を除き、図１に示した第１の実施形態による電子回路パッケージ１１Ａと同一である。このため、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、基板２０の側面２７が階段状となっている。具体的には、側面上部２７ａよりも側面下部２７ｂが突出した形状を有している。そして、金属膜６０は、基板２０の側面全体に形成されているのではなく、側面上部２７ａと段差部分２７ｃを覆うように設けられており、側面下部２７ｂは金属膜６０で覆われていない。本実施形態においても、基板２０の側面上部２７ａにて電源パターン２５Ｇが露出していることから、この部分を介して金属膜６０が電源パターン２５Ｇに接続される。尚、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図１２に示す変形例による電子回路パッケージ１２Ｂのように、磁性膜５０と金属膜６０の間に薄い絶縁膜７０を介在させる必要がある。
図１３及び図１４は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。
まず、図３〜図５を用いて説明した方法により、モールド樹脂４０の上面４１に磁性膜５０を形成した後、図１３に示すように、ダイシング位置を示す破線ａに沿って溝４３を形成する。溝４３は、モールド樹脂４０を完全に切断し、且つ、基板２０を完全には切断しない深さとする。これにより、溝４３の内部にモールド樹脂４０の側面４２と、基板２０の側面上部２７ａ及び段差部分２７ｃが露出することになる。ここで、側面上部２７ａの深さとしては、少なくとも電源パターン２５Ｇが露出する深さに設定する必要がある。また、図１２に示した変形例のように、磁性膜５０と金属膜６０との間に絶縁膜７０を介在させる必要がある場合には、溝４３を形成する前に、磁性膜５０の上面５１に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料を薄く形成すればよい。
次に、図１４に示すように、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いて金属膜６０を形成する。これにより、磁性膜５０の上面５１及び溝４３の内部が金属膜６０によって覆われる。この時、基板２０の側面上部２７ａに露出する電源パターン２５Ｇは、金属膜６０に接続されることになる。
そして、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化すれば、本実施形態による電子回路パッケージ１２Ａが完成する。
このように、本実施形態による電子回路パッケージ１２Ａの製造方法によれば、溝４３を形成していることから、集合基板２０Ａを個片化する前に金属膜６０を形成することができ、金属膜６０の形成が容易かつ確実となる。
図１５は、第２の実施形態の変形例による電子回路パッケージ１２Ｃの構成を示す断面図である。図１５に示す電子回路パッケージ１２Ｃは、磁性膜５０が金属膜６０の上面６１に形成されている点において、図１１に示した電子回路パッケージ１２Ａと相違している。つまり、磁性膜５０と金属膜６０からなる積層膜の位置関係が逆である。その他の点は、図１１に示した電子回路パッケージ１２Ａと同じである。このような構成であっても、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。また、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図１６に示す電子回路パッケージ１２Ｄのように、金属膜６０と磁性膜５０との間に薄い絶縁膜７０を介在させればよい。
＜第３の実施形態＞
図１７は、本発明の第３の実施形態による電子回路パッケージ１３Ａの構成を示す断面図である。
図１７に示すように、本実施形態による電子回路パッケージ１３Ａは、磁性膜５０がモールド樹脂４０の上面４１だけでなく、側面４２を覆っている点において、図１に示した第１の実施形態による電子回路パッケージ１１Ａと相違している。その他の構成は、第１の実施形態による電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、モールド樹脂４０の側面４２が磁性膜５０によって完全に覆われており、したがって、モールド樹脂４０と金属膜６０が接する部分は実質的に存在しない。このような構成によれば、モールド樹脂４０の側面における複合シールド効果が高められる。特に、モールド樹脂４０の側面方向に放射される電磁波ノイズが効果的にシールドされる。
また、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図１８に示す変形例による電子回路パッケージ１３Ｂのように、磁性膜５０の上面５１と金属膜６０の間に薄い絶縁膜７０を介在させる必要があり、図１９に示す別の変形例による電子回路パッケージ１３Ｃのように、磁性膜５０の上面５１及び側面５２と金属膜６０の間に薄い絶縁膜７０を介在させることがより好ましい。
図２０〜図２２は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。
まず、図３及び図４を用いて説明した方法によりモールド樹脂４０を形成した後、図２０に示すように、ダイシング位置を示す破線ａに沿って幅Ｗ１の溝４４を形成する。溝４４は、モールド樹脂４０をほぼ完全に切断し、且つ、基板２０に形成された内部配線２５に達しない深さとする。これにより、溝４４の内部には、モールド樹脂４０の側面４２と、基板２０の表面２１が露出することになる。
次に、図２１に示すように、溝４４の内部を埋めるよう磁性膜５０を形成する。この時、溝４４の内部を磁性膜５０で完全に埋めることは必須でないが、溝４４の内部を磁性膜５０で埋める場合には、磁性膜５０にある程度の膜厚が必要となることから、磁性膜５０としては複合磁性材料を用いる必要がある。これにより、モールド樹脂４０の上面４１及び側面４２に磁性膜５０が直接形成されるとともに、溝４４の底部に露出する基板２０の表面２１も磁性膜５０で覆われることになる。また、図１８に示した変形例のように、磁性膜５０の上面５１と金属膜６０との間に絶縁膜７０を介在させる必要がある場合には、磁性膜５０を形成した後、その上面５１に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料を薄く形成すればよい。
次に、図２２に示すように、破線ａに沿って幅Ｗ２の溝４５を形成することによって集合基板２０Ａを切断し、複数の基板２０に個片化する。この時、溝４５の幅Ｗ２は、溝４４の幅Ｗ１よりも細くする必要がある。これにより、溝４４の内部に形成された磁性膜５０を残存させたまま、基板２０が個片化される。また、図１９に示した変形例のように、磁性膜５０の上面５１及び側面５２と金属膜６０との間に絶縁膜７０を介在させる場合には、溝４５によって基板２０を個片化することなく磁性膜５０の側面５２を露出させた後、磁性膜５０の上面５１及び側面５２に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料を薄く形成し、その後、基板２０を切断すればよい。
そして、磁性膜５０の上面５１及び側面５２、並びに、基板２０の側面２７を覆うよう、金属膜６０を形成すれば、本実施形態による電子回路パッケージ１３Ａが完成する。
このように、本実施形態による電子回路パッケージ１３Ａの製造方法は、幅の異なる２つの溝４３，４４を順次形成していることから、複雑な工程を用いることなく、モールド樹脂４０の側面４２を磁性膜５０で覆うことが可能となる。
図２３は、第３の実施形態の変形例による電子回路パッケージ１３Ｄの構成を示す断面図である。図２３に示す電子回路パッケージ１３Ｄは、磁性膜５０が金属膜６０の上面６１及び側面６２に形成されている点において、図１７に示した電子回路パッケージ１３Ａと相違している。つまり、磁性膜５０と金属膜６０からなる積層膜の位置関係が逆である。その他の点は、図１７に示した電子回路パッケージ１３Ａと同じである。このような構成であっても、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。また、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図２４に示す電子回路パッケージ１３Ｅのように、金属膜６０の上面６１と磁性膜５０との間に薄い絶縁膜７０を介在させればよく、図２５に示す電子回路パッケージ１３Ｆのように、金属膜６０の上面６１及び側面６２と磁性膜５０との間に薄い絶縁膜７０を介在させることがより好ましい。
＜第４の実施形態＞
図２６は、本発明の第４の実施形態による電子回路パッケージ１４Ａの構成を示す断面図である。
図２６に示すように、本実施形態による電子回路パッケージ１４Ａは、基板２０及び金属膜６０の形状が相違する点を除き、図１７に示した第３の実施形態による電子回路パッケージ１３Ａと同一である。このため、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態は、第２の実施形態と同様、基板２０の側面上部２７ａよりも側面下部２７ｂが突出した形状を有しており、金属膜６０が側面上部２７ａと段差部分２７ｃを覆うように設けられている。本実施形態においても、基板２０の側面上部２７ａに電源パターン２５Ｇが露出していることから、この部分を介して金属膜６０が電源パターン２５Ｇに接続される。尚、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図２７に示す変形例による電子回路パッケージ１４Ｂのように、磁性膜５０の上面５１（及び側面５２）と金属膜６０の間に薄い絶縁膜７０を介在させる必要がある。
図２８及び図２９は、電子回路パッケージ１４Ａの製造方法を説明するための工程図である。
まず、図３、図４、図２０及び図２１を用いて説明した方法により、モールド樹脂４０の上面４１及び溝４４の内部に磁性膜５０を形成した後、図２８に示すように、ダイシング位置を示す破線ａに沿って幅Ｗ３の溝４６を形成する。溝４６は、モールド樹脂４０を完全に切断し、且つ、基板２０を完全には切断しない深さとするとともに、幅Ｗ３を図２０に示した溝４４の幅Ｗ１よりも細くする。これにより、溝４６の内部に磁性膜５０の側面５２と、基板２０の側面上部２７ａ及び段差部分２７ｃが露出することになる。ここで、側面上部２７ａの深さとしては、少なくとも電源パターン２５Ｇが露出する深さに設定する必要がある。
次に、図２９に示すように、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いて金属膜６０を形成する。これにより、金属膜６０は、磁性膜５０の上面５１及び溝４６の内部が金属膜６０によって覆われる。この時、基板２０の側面上部２７ａに露出する電源パターン２５Ｇは、金属膜６０に接続されることになる。
そして、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化すれば、本実施形態による電子回路パッケージ１４Ａが完成する。
このように、本実施形態による電子回路パッケージ１４Ａの製造方法によれば、第２の実施形態と同様、個片化する前に金属膜６０を形成することができることから、金属膜６０の形成が容易となる。
図３０は、第４の実施形態の変形例による電子回路パッケージ１４Ｃの構成を示す断面図である。図３０に示す電子回路パッケージ１４Ｃは、磁性膜５０が金属膜６０の上面６１及び側面６２に形成されている点において、図２６に示した電子回路パッケージ１４Ａと相違している。つまり、磁性膜５０と金属膜６０からなる積層膜の位置関係が逆である。その他の点は、図２６に示した電子回路パッケージ１４Ａと同じである。このような構成であっても、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。また、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図３１に示す電子回路パッケージ１４Ｄのように、金属膜６０の上面６１と磁性膜５０との間に薄い絶縁膜７０を介在させればよく、図３２に示す電子回路パッケージ１４Ｅのように、金属膜６０の上面６１及び側面６２と磁性膜５０との間に薄い絶縁膜７０を介在させることがより好ましい。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜複合磁性ペーストの作成＞
以下の方法によって、複合磁性ペーストＡ（比較例）及び複合磁性ペーストＢ（実施例）を作成した。
まず、磁性粉としてメイト社製Ｆｅ−Ｓｉ−Ａｌ系偏平軟磁性金属ＳＰ−３Ａ（Ｄ５０＝４５μｍ）を７０ｗｔ％、エポキシ樹脂としてＤＩＣ社製８３０Ｓ（ビスフェノールＡ型エポキシ樹脂）を３０ｗｔ％となるよう計量し、硬化促進剤として四国化成工業社製キュアゾールＣ１１Ｚ−ＣＮ、粘度調整用溶剤としてブチルカルビトールアセテートを配合し、混錬脱泡装置にて混錬、撹拌することにより、液状の複合磁性ペーストＡ（比較例）を作成した。
一方、上記磁性粉に金属アルコキシドを加水分解することにより、表面にＳｉＯ２被膜を４０ｎｍ（ＦＥ−ＳＥＭにて断面サンプルで確認）形成した他は、上記と同じ方法で複合磁性ペーストＢ（実施例）を作成した。
＜複合磁性ペーストの物性評価＞
（１）透磁率の測定
複合磁性ペーストＡ，Ｂを用いて、外径φ＝８ｍｍ、内径φ＝３．１ｍｍ、厚み２ｍｍのリング形状のサンプルを作製し、アジレント社製インピーダンスアナライザーＥ４９９１のマテリアルアナライザー機能を用いて１０ＭＨｚでの透磁率μ'を測定した。測定の結果、複合磁性ペーストＡ（比較例）を用いて作製したサンプルの透磁率はμ'＝３５、複合磁性ペーストＢ（実施例）を用いて作製したサンプルの透磁率はμ'＝３４であり、有意の差は認められなかった。
（２）表面抵抗値の測定
次に、３０ｍｍ×３０ｍｍの基板の全面に複合磁性ペーストＡ，Ｂをスクリーン印刷により厚み５０μｍ塗布した後、溶剤を乾燥させ、１８０℃６０分で硬化させることによって磁性膜を形成した。そして、磁性膜の表面に平面サイズが１０ｍｍ×５ｍｍの測定用電極を５ｍｍ間隔で２つ形成し、所定の硬化条件にて硬化することによって、表面抵抗値測定サンプルＡ１，Ｂ１を得た。表面抵抗値測定サンプルＡ１は複合磁性ペーストＡ（比較例）を使用したサンプルであり、表面抵抗値測定サンプルＢ１は複合磁性ペーストＢ（実施例）を使用したサンプルである。
さらに、磁性膜を硬化させた後、測定用電極を形成する前に、磁性膜の表面を研磨する工程を追加することによって表面抵抗値測定サンプルＡ２，Ｂ２を作製した。表面抵抗値測定サンプルＡ２は複合磁性ペーストＡ（比較例）を使用したサンプルであり、表面抵抗値測定サンプルＢ２は複合磁性ペーストＢ（実施例）を使用したサンプルである。
そして、アジレント社製ハイレジスタンスメータ４３３９Ｂを用い、２つの測定用電極間に１０Ｖの電圧を１分間印加することによって表面抵抗を測定した。結果を表１に示す。
Figure 2017174949
表１に示すように、表面抵抗値測定サンプルＡ１，Ａ２については表面抵抗が１０６Ω未満であり、表面抵抗値測定サンプルＢ１，Ｂ２については表面抵抗が１０６Ω以上であった。また、磁性膜の表面を研磨することにより、表面抵抗が低下することも確認された。
（３）ノイズ減衰量の測定
次に、基板に５０Ωの抵抗が実装され、封止成形されたシールド評価用パッケージの上面にスクリーン印刷にて複合磁性ペーストＡ（比較例）を厚み５０μｍで形成し、硬化させて磁性膜とした後、ダイサーで個品化処理を行うことによって、基板の側面にグランドパターンを露出させた。そして、無電解メッキを施すことにより、グランドパターンと接するよう、磁性膜の上面及び側面、並びに、基板の側面にＣｕ（膜厚１μｍ）とＮｉ（膜厚２μｍ）の積層膜からなる金属膜を形成し、ノイズ減衰量測定サンプルＡ３を得た。
一方、複合磁性ペーストＢ（実施例）を使用した他は、ノイズ減衰量測定サンプルＡ３と同様の方法でノイズ減衰量測定サンプルＢ３を作製した。
さらに、金属膜を形成する前に、磁性膜の表面を研磨する工程を追加した他は、ノイズ減衰量測定サンプルＡ３，Ｂ３と同様の方法で、それぞれノイズ減衰量測定サンプルＡ４，Ｂ４を作製した。磁性膜の表面を研磨する際の条件は、上述した表面抵抗値測定サンプルＡ２，Ｂ２と同一である。
そして、ノイズ減衰量測定サンプルＡ３，Ａ４，Ｂ３，Ｂ４をシグナルジェネレータに接続して任意周波数の信号を５０Ωの抵抗に送信し、各サンプルから放射されるノイズ量を近傍磁界測定装置によって測定した。この際、事前に磁性膜及び金属膜をもたない基準サンプルを作製し、基準サンプルから放射されるノイズ量を測定しておくことで、基準サンプルにおけるノイズ量とノイズ減衰量測定サンプルＡ３，Ａ４，Ｂ３，Ｂ４におけるノイズ量の差を算出し、得られた値をノイズ減衰量とした。結果を表２に示す。数値の単位はｄＢｕＶである。
Figure 2017174949
表２に示すように、複合磁性ペーストＡ（比較例）を使用したノイズ減衰量測定サンプルＡ３，Ａ４よりも、複合磁性ペーストＢ（実施例）を使用したノイズ減衰量測定サンプルＢ３，Ｂ４の方が、いずれの周波数帯域においてもノイズ減衰量が大きかった。ここで、複合磁性ペーストＡ（比較例）を使用したノイズ減衰量測定サンプルＡ３，Ａ４は表面抵抗が１０６Ω未満であり、複合磁性ペーストＢ（実施例）を使用したノイズ減衰量測定サンプルＢ３，Ｂ４は表面抵抗が１０６Ω以上であるから、磁性膜の表面抵抗を１０６Ω以上とすることにより、高いシールド特性が得られることが確認された。
１１Ａ〜１１Ｄ，１２Ａ〜１２Ｄ，１３Ａ〜１３Ｆ，１４Ａ〜１４Ｅ 電子回路パッケージ
２０ 基板
２０Ａ 集合基板
２１ 基板の表面
２２ 基板の裏面
２３ ランドパターン
２４ ハンダ
２５ 内部配線
２５Ｇ 電源パターン
２６ 外部端子
２７ 基板の側面
２７ａ 側面上部
２７ｂ 側面下部
２７ｃ 段差部分
２８，２９ 配線パターン
３１，３２ 電子部品
４０ モールド樹脂
４１ モールド樹脂の上面
４２ モールド樹脂の側面
４３〜４６ 溝
５０ 磁性膜
５１ 磁性膜の上面
５２ 磁性膜の側面
６０ 金属膜
６１ 金属膜の上面
６２ 金属膜の側面
７０ 絶縁膜

Claims (12)

  1. 電源パターンを有する基板と、
    前記基板の表面に搭載された電子部品と、
    前記電子部品を埋め込むよう、前記基板の前記表面を覆うモールド樹脂と、
    前記モールド樹脂の少なくとも上面を覆う磁性膜と金属膜の積層体と、を備え、
    前記金属膜は、前記電源パターンに接続されており、
    前記磁性膜と前記金属膜の界面における抵抗値は、１０６Ω以上であることを特徴とする電子回路パッケージ。
  2. 前記積層体は、前記モールド樹脂の側面をさらに覆うことを特徴とする請求項１に記載の電子回路パッケージ。
  3. 前記積層体は、前記磁性膜と前記金属膜との間に介在する絶縁材料を含むことを特徴とする請求項１又は２に記載の電子回路パッケージ。
  4. 前記積層体は、前記磁性膜が前記モールド側に位置するよう積層されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子回路パッケージ。
  5. 前記積層体は、前記金属膜が前記モールド側に位置するよう積層されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子回路パッケージ。
  6. 前記磁性膜は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜であることを特徴とする請求項１乃至５のいずれか一項に記載の電子回路パッケージ。
  7. 前記磁性フィラーは、フェライト又は軟磁性金属からなることを特徴とする請求項６に記載の電子回路パッケージ。
  8. 前記磁性フィラーの表面が絶縁コートされていることを特徴とする請求項７に記載の電子回路パッケージ。
  9. 前記磁性膜は、軟磁性材料もしくはフェライトからなる薄膜、箔又はバルクシートであることを特徴とする請求項１乃至５のいずれか一項に記載の電子回路パッケージ。
  10. 前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることを特徴とする請求項１乃至９のいずれか一項に記載の電子回路パッケージ。
  11. 前記金属膜の表面が酸化防止被覆で覆われていることを特徴とする請求項１乃至１０のいずれか一項に記載の電子回路パッケージ。
  12. 前記電源パターンは前記基板の側面に露出しており、前記金属膜は前記基板の前記側面に露出した前記電源パターンと接していることを特徴とする請求項１乃至１１のいずれか一項に記載の電子回路パッケージ。
JP2016058731A 2016-03-23 2016-03-23 電子回路パッケージ Active JP6407186B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016058731A JP6407186B2 (ja) 2016-03-23 2016-03-23 電子回路パッケージ
US15/465,177 US9953932B2 (en) 2016-03-23 2017-03-21 Electronic circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016058731A JP6407186B2 (ja) 2016-03-23 2016-03-23 電子回路パッケージ

Publications (2)

Publication Number Publication Date
JP2017174949A true JP2017174949A (ja) 2017-09-28
JP6407186B2 JP6407186B2 (ja) 2018-10-17

Family

ID=59973352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058731A Active JP6407186B2 (ja) 2016-03-23 2016-03-23 電子回路パッケージ

Country Status (2)

Country Link
US (1) US9953932B2 (ja)
JP (1) JP6407186B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
KR20190044935A (ko) * 2017-10-23 2019-05-02 성균관대학교산학협력단 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법
WO2019159913A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
CN110660895A (zh) * 2018-06-29 2020-01-07 日亚化学工业株式会社 发光装置的制造方法及发光装置
JP2020053639A (ja) * 2018-09-28 2020-04-02 日亜化学工業株式会社 発光装置および発光装置の製造方法
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071493A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020189692A1 (ja) * 2019-03-18 2020-09-24 味の素株式会社 回路基板の製造方法
KR102176570B1 (ko) * 2019-05-29 2020-11-09 엔트리움 주식회사 전자 장치 및 그 제조 방법
KR20200137281A (ko) * 2019-05-29 2020-12-09 엔트리움 주식회사 전자 장치 및 그 제조 방법
KR20210002963A (ko) * 2019-07-01 2021-01-11 엔트리움 주식회사 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
KR20210003346A (ko) * 2019-07-01 2021-01-12 엔트리움 주식회사 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
KR20210133002A (ko) * 2020-04-28 2021-11-05 엔트리움 주식회사 자성체를 포함하는 필름 구조체 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080333A1 (ja) * 2014-11-21 2016-05-26 株式会社村田製作所 モジュール
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
JP6676191B2 (ja) * 2016-12-21 2020-04-08 三菱電機株式会社 半導体装置
JP7390779B2 (ja) * 2017-04-28 2023-12-04 日東電工株式会社 フレキシブル配線回路基板および撮像装置
JP6965928B2 (ja) * 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
JP2019161113A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
US10559536B2 (en) * 2018-06-26 2020-02-11 Abb Schweiz Ag Multi-layer conductors for noise reduction in power electronics
KR102098592B1 (ko) 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
US11211340B2 (en) * 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10879192B1 (en) * 2019-07-17 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
US11658128B2 (en) * 2021-08-19 2023-05-23 Globalfoundries Singapore Pte. Ltd. Shielding elements for packages of semiconductor devices
DE102024200511B3 (de) 2024-01-19 2024-10-24 Vitesco Technologies Germany Gmbh Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935927A (ja) * 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
JPH10241925A (ja) * 1997-02-21 1998-09-11 Nippon Telegr & Teleph Corp <Ntt> ノイズフィルタテープ
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
JP2003218249A (ja) * 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ
JP2004332047A (ja) * 2003-05-08 2004-11-25 Sumitomo Electric Ind Ltd 連鎖状金属粉末とその製造方法、及びそれを用いた導電性付与材
JP2006019342A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
WO2006058771A1 (de) * 2004-12-03 2006-06-08 Sms Demag Ag Csp-stranggiessanlage mit rollenherdofen und schwenkfähren
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2010080968A (ja) * 2002-07-19 2010-04-08 Panasonic Corp モジュール部品の製造方法
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
JP2011249628A (ja) * 2010-05-28 2011-12-08 Nec Tokin Corp 電磁干渉抑制体の製造方法
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
US20130214396A1 (en) * 2012-02-16 2013-08-22 Samsung Electronics Co., Ltd. Semiconductor packages
JP2015201479A (ja) * 2014-04-04 2015-11-12 株式会社村田製作所 モジュールおよびその製造方法
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628062A (en) 2004-12-03 2006-08-01 Nitta Corp Electromagnetic interference suppressor, antenna device, and electron information transfer device
JP5402482B2 (ja) 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6280014B2 (ja) * 2014-09-30 2018-02-14 新光電気工業株式会社 半導体装置及びその製造方法
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935927A (ja) * 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
JPH10241925A (ja) * 1997-02-21 1998-09-11 Nippon Telegr & Teleph Corp <Ntt> ノイズフィルタテープ
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
JP2003218249A (ja) * 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ
JP2010080968A (ja) * 2002-07-19 2010-04-08 Panasonic Corp モジュール部品の製造方法
JP2004332047A (ja) * 2003-05-08 2004-11-25 Sumitomo Electric Ind Ltd 連鎖状金属粉末とその製造方法、及びそれを用いた導電性付与材
JP2006019342A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
WO2006058771A1 (de) * 2004-12-03 2006-06-08 Sms Demag Ag Csp-stranggiessanlage mit rollenherdofen und schwenkfähren
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
JP2011249628A (ja) * 2010-05-28 2011-12-08 Nec Tokin Corp 電磁干渉抑制体の製造方法
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
US20130214396A1 (en) * 2012-02-16 2013-08-22 Samsung Electronics Co., Ltd. Semiconductor packages
JP2015201479A (ja) * 2014-04-04 2015-11-12 株式会社村田製作所 モジュールおよびその製造方法
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964645B2 (en) 2017-02-28 2021-03-30 Murata Manufacturing Co., Ltd. Electronic component with thin-film shield layer
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
KR20190044935A (ko) * 2017-10-23 2019-05-02 성균관대학교산학협력단 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법
KR102070859B1 (ko) * 2017-10-23 2020-01-28 성균관대학교산학협력단 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법
US11903120B2 (en) 2018-02-15 2024-02-13 Murata Manufacturing Co., Ltd. Radio frequency module
WO2019159913A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
JP7047893B2 (ja) 2018-02-15 2022-04-05 株式会社村田製作所 高周波モジュール
JPWO2019159913A1 (ja) * 2018-02-15 2020-12-10 株式会社村田製作所 高周波モジュール
CN110660895A (zh) * 2018-06-29 2020-01-07 日亚化学工业株式会社 发光装置的制造方法及发光装置
JP2020053639A (ja) * 2018-09-28 2020-04-02 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP7372512B2 (ja) 2018-09-28 2023-11-01 日亜化学工業株式会社 発光装置および発光装置の製造方法
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN112740845A (zh) * 2018-10-05 2021-04-30 株式会社村田制作所 模块
CN112740845B (zh) * 2018-10-05 2023-11-07 株式会社村田制作所 模块
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071493A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
US11804448B2 (en) 2018-10-05 2023-10-31 Murata Manufacturing Co., Ltd. Module
CN112740844A (zh) * 2018-10-05 2021-04-30 株式会社村田制作所 模块
US12016112B2 (en) 2018-10-05 2024-06-18 Murata Manufacturing Co., Ltd. Electronic module
CN112740844B (zh) * 2018-10-05 2023-10-24 株式会社村田制作所 模块
US11646273B2 (en) 2018-10-05 2023-05-09 Murata Manufacturing Co., Ltd. Module
JPWO2020071493A1 (ja) * 2018-10-05 2021-09-02 株式会社村田製作所 モジュール
JPWO2020071491A1 (ja) * 2018-10-05 2021-09-02 株式会社村田製作所 モジュール
JP7143896B2 (ja) 2018-10-05 2022-09-29 株式会社村田製作所 モジュール
JP7131624B2 (ja) 2018-10-05 2022-09-06 株式会社村田製作所 モジュール
WO2020189692A1 (ja) * 2019-03-18 2020-09-24 味の素株式会社 回路基板の製造方法
JPWO2020189692A1 (ja) * 2019-03-18 2021-11-04 味の素株式会社 回路基板の製造方法
CN113597652A (zh) * 2019-03-18 2021-11-02 味之素株式会社 电路基板的制造方法
KR102240759B1 (ko) * 2019-05-29 2021-04-16 엔트리움 주식회사 전자 장치 및 그 제조 방법
KR20200137281A (ko) * 2019-05-29 2020-12-09 엔트리움 주식회사 전자 장치 및 그 제조 방법
KR102176570B1 (ko) * 2019-05-29 2020-11-09 엔트리움 주식회사 전자 장치 및 그 제조 방법
KR102289047B1 (ko) * 2019-07-01 2021-08-13 엔트리움 주식회사 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
KR102262429B1 (ko) 2019-07-01 2021-06-09 엔트리움 주식회사 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
KR20210003346A (ko) * 2019-07-01 2021-01-12 엔트리움 주식회사 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
KR20210002963A (ko) * 2019-07-01 2021-01-11 엔트리움 주식회사 반도체 디바이스 및 반도체 디바이스를 제작하는 방법
KR20210133002A (ko) * 2020-04-28 2021-11-05 엔트리움 주식회사 자성체를 포함하는 필름 구조체 및 그 제조 방법
KR102418337B1 (ko) * 2020-04-28 2022-07-08 엔트리움 주식회사 자성체를 포함하는 필름 구조체 및 그 제조 방법

Also Published As

Publication number Publication date
US9953932B2 (en) 2018-04-24
JP6407186B2 (ja) 2018-10-17
US20170301628A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
JP6407186B2 (ja) 電子回路パッケージ
JP5988003B1 (ja) 電子回路パッケージ
JP5988004B1 (ja) 電子回路パッケージ
JP6376230B2 (ja) 電子回路パッケージ
JP6328698B2 (ja) 電子回路パッケージ
JP6394719B2 (ja) 電子回路パッケージ
JP6107998B1 (ja) 電子回路パッケージ
JP6380615B2 (ja) 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ
CN110034075B (zh) 使用具有导电性的模制材料的电路封装
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
JP6791287B2 (ja) 複合磁性封止材料を用いた電子回路パッケージ
US20190035744A1 (en) Electronic circuit package using composite magnetic sealing material
JP2018019057A (ja) 電子回路パッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250