JP7143896B2 - モジュール - Google Patents
モジュール Download PDFInfo
- Publication number
- JP7143896B2 JP7143896B2 JP2020550553A JP2020550553A JP7143896B2 JP 7143896 B2 JP7143896 B2 JP 7143896B2 JP 2020550553 A JP2020550553 A JP 2020550553A JP 2020550553 A JP2020550553 A JP 2020550553A JP 7143896 B2 JP7143896 B2 JP 7143896B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic member
- sealing resin
- main surface
- member wall
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 66
- 239000011347 resin Substances 0.000 claims description 58
- 229920005989 resin Polymers 0.000 claims description 58
- 238000007789 sealing Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910000889 permalloy Inorganic materials 0.000 claims description 3
- 229910003962 NiZn Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910000859 α-Fe Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000696 magnetic material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005389 magnetism Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000036544 posture Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1~図5を参照して、本発明に基づく実施の形態1におけるモジュールについて説明する。本実施の形態におけるモジュール101の外観を図1に示す。モジュール101の上面および側面は導電層6に覆われている。図1における斜め下からモジュール101を見たところを図2に示す。モジュール101の下面は導電層6に覆われておらず、基板1が露出している。基板1の下面には、1以上の外部接続電極11が設けられている。図2で示した外部接続電極11の数、大きさ、配列はあくまで一例である。基板1は、表面または内部に配線を備えていてよい。基板1は樹脂基板であってもよくセラミック基板であってもよい。基板1は多層基板であってもよい。モジュール101の平面図を図3に示す。図3は、モジュール101の導電層6の上面を取り去った状態を上から見ているところに相当する。図3におけるIV-IV線に関する矢視断面図を図4に示す。電子部品41,42,43が基板1の主面1uに実装されている。電子部品41,42,43は封止樹脂3に覆われている。電子部品41,42は、たとえばIC(Integrated Circuit)であってよい。図3におけるV-V線に関する矢視断面図を図5に示す。図3では導電層6の上面を取り去った状態を見ていたが、図4および図5は、導電層6の上面がある状態の断面図である。外部接続電極11は、絶縁層2を貫通するように設けられた導体ビア12を介して、内部導体パターン13と電気的に接続されている。図4に示すように、基板1は、複数の絶縁層2を積層したものである。ここで示す基板1の構成は、あくまで一例であって、これに限るものではない。
図6を参照して、本発明に基づく実施の形態2におけるモジュールについて説明する。本実施の形態におけるモジュール102の平面図を図6に示す。図6は、モジュール102の導電層6の上面を取り去った状態を上から見ているところに相当する。モジュール102の構成は、基本的には、実施の形態1で説明したモジュール101と同様であるが、以下の点で異なる。
本実施の形態におけるモジュール102は以下のように作製することができる。図7に示すように、基板1の主表面1uに電子部品41,42を実装する。図8に示すように、封止樹脂3によって電子部品41,42を封止する。図9に示すように、封止樹脂3に磁気シールドのためのトレンチ16を形成する。トレンチ16の形成には、たとえばレーザ加工などを用いてよい。
図15~図17を参照して、本発明に基づく実施の形態3におけるモジュールについて説明する。本実施の形態におけるモジュール103の平面図を図15に示す。図15は、モジュール103の導電層6の上面を取り去った状態を上から見ているところに相当する。図15におけるXVI-XVI線に関する矢視断面図を図16に示す。図15では導電層6の上面を取り去った状態を見ていたが、図16は、導電層6の上面がある状態の断面図である。図15において磁性部材板状部51を取り去った状態を図17に示す。モジュール103の構成は、基本的には、実施の形態1で説明したモジュール101と同様であるが、以下の点で異なる。
図18~図20を参照して、本発明に基づく実施の形態4におけるモジュールについて説明する。本実施の形態におけるモジュール104の平面図を図18に示す。図18は、モジュール104の導電層6の上面を取り去った状態を上から見ているところに相当する。図18におけるXIX-XIX線に関する矢視断面図を図19に示す。図18では導電層6の上面を取り去った状態を見ていたが、図19は、導電層6の上面がある状態の断面図である。図18において磁性部材板状部51を取り去った状態を図20に示す。モジュール104の構成は、基本的には、実施の形態3で説明したモジュール103と同様であるが、以下の点で異なる。
図25を参照して、本発明に基づく実施の形態5におけるモジュールについて説明する。本実施の形態におけるモジュール105の断面図を図25に示す。本実施の形態におけるモジュール105は、基本的構成に関しては、実施の形態1で説明したモジュール101と同様であるが、以下の構成を備える。
Claims (5)
- 主面を有する基板と、
前記主面上に配置された複数の電子部品と、
前記主面および前記複数の電子部品を覆う封止樹脂と、
前記主面に配置された接地電極と、
前記封止樹脂を覆う導電層と、
磁性部材とを備え、
前記導電層は、前記封止樹脂を貫通するように配置された複数の接続導体によって、前記接地電極に電気的に接続されており、
前記磁性部材は、前記封止樹脂を覆うように配置された磁性部材板状部と、前記封止樹脂内において、前記複数の電子部品のいずれかの間に壁状に配置された単一の磁性部材壁状部、または、前記封止樹脂内において、前記複数の電子部品のいずれかの間に断続的に壁状に配置された複数の磁性部材壁状部とを含み、
前記主面に垂直な方向から見たとき、前記複数の接続導体の各々は、前記単一の磁性部材壁状部または前記複数の磁性部材壁状部の延長上に仮想される帯状領域に少なくとも一部が重なるように配列されている部分を含み、
前記単一の磁性部材壁状部、または、前記複数の磁性部材壁状部のうちの任意の一片、の、前記主面に垂直な方向から見たときの前記磁性部材壁状部の長手方向の長さは、前記接続導体の、前記主面に垂直な方向から見たときの前記磁性部材壁状部の長手方向の長さより長い、モジュール。 - 前記封止樹脂は封止樹脂側面を有し、
前記複数の磁性部材壁状部のうち少なくとも1つが前記封止樹脂側面のうちの第1部位において前記封止樹脂から露出しており、
前記複数の接続導体のうち少なくとも1つが前記封止樹脂側面のうちの第2部位において前記封止樹脂から露出している、請求項1に記載のモジュール。 - 前記磁性部材板状部は、前記導電層と前記封止樹脂との間に介在しており、前記主面に垂直な方向から見たとき、前記磁性部材板状部の面積は前記導電層の面積より小さく、前記導電層によって囲まれた第1領域の中に、前記第1領域より小さく前記磁性部材によって囲まれた第2領域がある、請求項1または2に記載のモジュール。
- 前記磁性部材は、Fe-Co系、Fe-Ni系などの合金、あるいは、NiZn、MnZnなどのフェライト材料、あるいは、パーマロイめっきからなる、請求項1から3のいずれか1項に記載のモジュール。
- 前記基板は、さらに前記主面とは反対側の面である第2主面を有し、
前記モジュールは、
前記第2主面上に配置された第2の電子部品と、
前記第2主面および前記第2の電子部品を覆う第2封止樹脂と、
前記第2主面に設けられた外部端子とを備える、請求項1から4のいずれかに記載のモジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018190262 | 2018-10-05 | ||
JP2018190262 | 2018-10-05 | ||
PCT/JP2019/039163 WO2020071493A1 (ja) | 2018-10-05 | 2019-10-03 | モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020071493A1 JPWO2020071493A1 (ja) | 2021-09-02 |
JP7143896B2 true JP7143896B2 (ja) | 2022-09-29 |
Family
ID=70055211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020550553A Active JP7143896B2 (ja) | 2018-10-05 | 2019-10-03 | モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US11646273B2 (ja) |
JP (1) | JP7143896B2 (ja) |
CN (1) | CN112740844B (ja) |
WO (1) | WO2020071493A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020071492A1 (ja) * | 2018-10-05 | 2020-04-09 | 株式会社村田製作所 | モジュール |
WO2020196752A1 (ja) * | 2019-03-28 | 2020-10-01 | 株式会社村田製作所 | モジュール |
US11721639B2 (en) * | 2020-06-29 | 2023-08-08 | Qualcomm Incorporated | Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016181954A1 (ja) | 2015-05-11 | 2016-11-17 | 株式会社村田製作所 | 高周波モジュール |
WO2016186103A1 (ja) | 2015-05-20 | 2016-11-24 | 株式会社村田製作所 | 高周波モジュール |
JP2017174949A (ja) | 2016-03-23 | 2017-09-28 | Tdk株式会社 | 電子回路パッケージ |
WO2017179586A1 (ja) | 2016-04-15 | 2017-10-19 | 株式会社村田製作所 | 表面実装型シールド部材及び回路モジュール |
WO2018101384A1 (ja) | 2016-12-02 | 2018-06-07 | 株式会社村田製作所 | 高周波モジュール |
WO2018159290A1 (ja) | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | 薄膜シールド層付き電子部品 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2136610A4 (en) * | 2008-01-25 | 2011-07-13 | Ibiden Co Ltd | MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF |
JP2012109307A (ja) * | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2013222829A (ja) | 2012-04-17 | 2013-10-28 | Taiyo Yuden Co Ltd | 回路モジュール及びその製造方法 |
JP6328698B2 (ja) * | 2016-07-26 | 2018-05-23 | Tdk株式会社 | 電子回路パッケージ |
-
2019
- 2019-10-03 JP JP2020550553A patent/JP7143896B2/ja active Active
- 2019-10-03 CN CN201980060836.1A patent/CN112740844B/zh active Active
- 2019-10-03 WO PCT/JP2019/039163 patent/WO2020071493A1/ja active Application Filing
-
2021
- 2021-03-18 US US17/205,052 patent/US11646273B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016181954A1 (ja) | 2015-05-11 | 2016-11-17 | 株式会社村田製作所 | 高周波モジュール |
WO2016186103A1 (ja) | 2015-05-20 | 2016-11-24 | 株式会社村田製作所 | 高周波モジュール |
JP2017174949A (ja) | 2016-03-23 | 2017-09-28 | Tdk株式会社 | 電子回路パッケージ |
WO2017179586A1 (ja) | 2016-04-15 | 2017-10-19 | 株式会社村田製作所 | 表面実装型シールド部材及び回路モジュール |
WO2018101384A1 (ja) | 2016-12-02 | 2018-06-07 | 株式会社村田製作所 | 高周波モジュール |
WO2018159290A1 (ja) | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | 薄膜シールド層付き電子部品 |
Also Published As
Publication number | Publication date |
---|---|
US11646273B2 (en) | 2023-05-09 |
CN112740844B (zh) | 2023-10-24 |
WO2020071493A1 (ja) | 2020-04-09 |
US20210225779A1 (en) | 2021-07-22 |
CN112740844A (zh) | 2021-04-30 |
JPWO2020071493A1 (ja) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6950757B2 (ja) | 高周波モジュール | |
JP6806166B2 (ja) | 高周波モジュール | |
JP5517378B1 (ja) | 回路モジュール | |
JP2021061412A (ja) | 高周波モジュール | |
JP7143896B2 (ja) | モジュール | |
WO2019098316A1 (ja) | 高周波モジュール | |
JP5517379B1 (ja) | 回路モジュール | |
TWI459521B (zh) | 半導體封裝件及其製法 | |
KR20130117328A (ko) | 회로 모듈 및 그 제조 방법 | |
JPWO2016195026A1 (ja) | 高周波モジュール | |
JP6919194B2 (ja) | コイル部品及びこれを備える回路基板 | |
US9907180B2 (en) | Multilayer electronic device and manufacturing method therefor | |
US20150068795A1 (en) | Substrate with built-in electronic component and core base-material for substrate with built-in electronic component | |
JP7131624B2 (ja) | モジュール | |
JP6511947B2 (ja) | 高周波モジュール | |
JP7251206B2 (ja) | 電子回路モジュール | |
WO2020071492A1 (ja) | モジュール | |
JP2016082022A (ja) | 回路モジュール | |
JP2020025075A (ja) | モジュール | |
CN221531866U (zh) | 具有内埋元件的电路板 | |
JP6083143B2 (ja) | チップインダクタ内蔵配線基板 | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP2009231480A (ja) | 半導体装置 | |
JP6414639B2 (ja) | 高周波モジュールおよびその製造方法 | |
JP2006278884A (ja) | 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7143896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |