[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015201479A - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2015201479A
JP2015201479A JP2014077828A JP2014077828A JP2015201479A JP 2015201479 A JP2015201479 A JP 2015201479A JP 2014077828 A JP2014077828 A JP 2014077828A JP 2014077828 A JP2014077828 A JP 2014077828A JP 2015201479 A JP2015201479 A JP 2015201479A
Authority
JP
Japan
Prior art keywords
layer
resin layer
conductive resin
sealing resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014077828A
Other languages
English (en)
Other versions
JP6036739B2 (ja
Inventor
水白 雅章
Masaaki Mizushiro
雅章 水白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014077828A priority Critical patent/JP6036739B2/ja
Priority to CN201520185964.8U priority patent/CN205177809U/zh
Publication of JP2015201479A publication Critical patent/JP2015201479A/ja
Application granted granted Critical
Publication of JP6036739B2 publication Critical patent/JP6036739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】シールド層による部品に対するシールド特性の向上を図りつつ、シールド層と封止樹脂層の界面剥離を低減することができるモジュールを提供する。
【解決手段】モジュール1は、配線基板2と、該配線基板2の一方主面に実装された複数の部品3と、配線基板2の一方主面に設けられた各部品3を封止する封止樹脂層4と、封止樹脂層4の表面を被覆して設けられたシールド層5とを備え、シールド層5が、封止樹脂層4に積層された金属フィラ10を含有する導電性樹脂層5aと、導電性樹脂層5aに積層された金属めっき層5bとで形成されている。このようにすると、シールド層を導電性樹脂層のみで構成する場合と比較してシールド層5のシールド特性が向上する。また、導電性樹脂層5aに金属めっき層5bを積層することで、封止樹脂層4とシールド層5の界面剥離を低減することができる。
【選択図】図1

Description

本発明は、配線基板に実装された部品を封止する封止樹脂層の表面にシールド層が形成されたモジュールおよびその製造方法に関する。
配線基板の実装面に半導体素子等の電子部品が実装されたモジュールでは、電子部品に対する外部からの不要な電磁波等でモジュールの特性が劣化するのを防止するために、電子部品を金属製キャップで覆うようにしたモジュールが知られている。この種のモジュールでは、配線基板に金属キャップを装着するのに、該配線基板の実装面に金属キャップの半田実装用のランド電極等を設ける必要があるため、モジュールの小型化には支障があった。
そこで、従来では、実装部品に対するシールド性を確保しつつ、小型化を図ることができるモジュールが提案されている(特許文献1参照)。このモジュール100は、図3に示すように、配線基板101と、配線基板101の一方主面(実装面)に実装された複数の部品102と、配線基板101の実装面に設けられ各部品102を封止する封止樹脂層103と、該封止樹脂層103の表面を覆うように配線基板101の実装面に設けられた導電性樹脂層104とを備える。ここで、導電性樹脂層104は、封止樹脂層103から露出した状態で配線基板101の実装面に形成された接地用電極105に接続され、該接地用電極105が、配線基板101の他方主面に形成された接地用電極106に内部電極107を介して接続されている。このように構成することで、導電性樹脂層104がシールド層として機能するため、部品102に対するシールド性を確保しつつ、モジュール100の小型化を図ることができる。
特開2004−172176号公報(段落0019〜0026、図1等参照)
しかしながら、従来のモジュール100では、シールド層を導電性樹脂層104で形成しているため、シールド層の抵抗値が高くなる。シールド層のシールド特性の向上を図るには、シールド層の抵抗値を下げる必要があるため、所望のシールド特性を得ようとすると、導電性樹脂層104の厚みを厚くする必要があり、モジュール100の小型化の妨げとなる。
ここで、導電性樹脂層104に代えて、シールド層として封止樹脂層103の表面を金属めっきで覆うことが考えられるが、封止樹脂層103と金属めっきとの密着強度は低いため、外部からの応力や、封止樹脂層103と金属めっきとの間の熱膨張・収縮量の差から生じる応力などにより、封止樹脂層103と金属めっきの界面剥離が生じるおそれがある。
本発明は、上記した課題に鑑みてなされたものであり、シールド層による実装部品に対するシールド特性の向上を図りつつ、シールド層と封止樹脂層の界面剥離を低減することができるモジュールを提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、配線基板と、前記配線基板の一方主面に実装された部品と、前記配線基板の一方主面に設けられた前記部品を封止する封止樹脂層と、前記封止樹脂層の表面を被覆して設けられたシールド層とを備え、前記シールド層が、前記封止樹脂層に積層された金属フィラを含有する導電性樹脂層と、前記導電性樹脂層に積層された金属めっき層とで形成されていることを特徴としている。
この構成によると、部品を封止する封止樹脂層の表面を被覆するシールド層が、導電性樹脂層と金属めっき層とで形成されている。金属めっき層は、導電性樹脂層よりも比抵抗が小さいため、シールド層を導電性樹脂層のみで構成する従来のモジュールと比較して、部品に対するシールド特性が向上する。
また、シールド層と封止樹脂層との界面である、導電性樹脂層と封止樹脂層の界面では、樹脂同士の接合が可能となるため、封止樹脂層に金属めっき層を積層する場合と比較して、両樹脂層間の密着強度を高くすることができる。また、導電性樹脂層と金属めっき層の界面では、導電性樹脂層に含有する金属フィラと金属めっき層の金属との間の金属結合を形成することができるため、封止樹脂層に金属めっき層を積層する場合と比較して密着強度を高くすることができる。換言すると、導電性樹脂層が、封止樹脂層と金属めっき層との間の接着層として機能するため、封止樹脂層とシールド層の界面剥離を低減することができる。
また、導電性樹脂層の金属フィラを、金属めっき層を形成する際のめっき核として利用することができるため、導電性樹脂層上への金属めっき層の形成が容易になる。
また、前記導電性樹脂層に含有する前記金属フィラの密度は、前記封止樹脂層側よりも前記金属めっき層側が高くてもかまわない。このようにすると、導電性樹脂層と金属めっき層の界面において、導電性樹脂層の金属フィラと金属めっき層の金属との間の金属結合領域が増すため、当該界面の剥離低減効果が向上する。一方、導電性樹脂層と封止樹脂層の界面においては、両樹脂層の樹脂同士の接合領域が増えるため、当該界面の剥離低減効果が向上する。
前記導電性樹脂層の樹脂成分は、前記封止樹脂層の樹脂成分が有する官能基と同じ官能基を有していてもよい。このようにすると、封止樹脂層と導電性樹脂層との密着強度が向上するため、封止樹脂層とシールド層の界面剥離を低減することができる。
また、前記導電性樹脂層の厚みが、前記金属めっき層の厚みよりも薄くてもかまわない。この場合、シールド層全体としての抵抗値を下げることができるため、部品に対するシールド特性をさらに向上することができる。
また、前記金属フィラが扁平状に形成されていてもよい。このようにすると、例えば、導電性樹脂層と金属めっき層の界面において、導電性樹脂層の表面の金属フィラによる凹凸でアンカー効果を得ることができるため、封止樹脂層とシールド層の界面剥離をさらに低減することができる。
また、前記シールド層が、前記配線基板に形成された接地用電極に接続されていてもよい。このようにすると、シールド層による部品に対するシールド特性を向上することができる。
前記金属めっき層が、無電解めっきにより形成されていてもよい。この場合、金属めっき層の膜厚を均一にすることができるため、シールド層による部品に対するシールド特性のばらつきを低減することができる。
本発明のモジュールの製造方法は、配線基板の一方主面に部品を実装する第1の工程と、前記配線基板の一方主面および前記部品を被覆するように封止樹脂を塗布した後、前記封止樹脂を半硬化状態にする第2の工程と、前記封止樹脂の表面を被覆するように、金属フィラを含有する導電性樹脂を塗布する第3の工程と、前記封止樹脂および前記導電性樹脂を完全硬化させることにより、前記封止樹脂から成る封止樹脂層と、前記封止樹脂層に積層された前記導電性樹脂から成る導電性樹脂層とを形成する第4の工程と、めっき処理により、前記導電性樹脂層に金属めっき層を積層する第5の工程とを備えることを特徴としている。
この場合、第2の工程で配線基板の一方主面および部品を被覆するように封止樹脂を塗布した後、半硬化状態にし、第3の工程で、半硬化状態の封止樹脂の表面を被覆するように導電性樹脂を塗布する。このようにすると、第4の工程で、封止樹脂と導電性樹脂を完全硬化する際、封止樹脂の未硬化部分と導電性樹脂との間で反応が促進されて、封止樹脂と導電性樹脂の界面において、封止樹脂の未硬化部分と導電性樹脂の樹脂成分との間でミキシングが生じる。その結果、第4の工程により形成された導電性樹脂層では、金属フィラの密度が、封止樹脂層側で低くなり、封止樹脂層と導電性樹脂層の界面の接合は、両樹脂層の樹脂の化学結合が支配的になる。この場合、両樹脂層の密着強度が向上するため、両樹脂層の界面剥離を低減することができる。
一方、導電性樹脂層の金属めっき層側の金属フィラの密度が高くなるため、導電性樹脂層と金属めっき層の界面の接合は、導電性樹脂層の金属フィラと金属めっき層の金属による金属結合が支配的になる。この場合、導電性樹脂層と金属めっき層との密着強度が向上するため、導電性樹脂層と金属めっき層の界面剥離を低減することができる。したがって、この製造方法によると、金属めっき層により部品に対するシールド特性の向上を図りつつ、シールド層と封止樹脂層の界面剥離を低減することができるモジュールを製造することができる。
また、前記第4の工程の後に、前記導電性樹脂層の表面に、酸素プラズマ処理、UVオゾン処理、酸化性薬品による酸化処理のうちのいずれかの処理を施すことにより、前記導電性樹脂層の表面の樹脂を分解して当該表面における前記金属フィラの露出量を増加させる工程をさらに備えていてもよい。このようにすると、導電性樹脂層と金属めっき層との密着強度がさらに向上するため、導電性樹脂層と金属めっき層の界面剥離がより低減されたモジュールを製造することができる。また、導電性樹脂層の表面の金属フィラの露出量を増すことができるため、当該金属フィラをめっき核とした場合に、より安定して金属めっき層を形成することができる。
また、前記第5の工程は、無電解めっきにより前記導電性樹脂層上に前記金属めっき層の一部を形成した後、電解めっきにより前記金属めっき層の残りの部分を形成するようにしてもよい。この場合、金属めっき層の無電解めっきにより形成された部分を給電膜として、電解めっきを行うことができる。このようにすると、金属めっき層の厚みを容易に増すことができる。
本発明によれば、部品を封止する封止樹脂層の表面を被覆するシールド層が、導電性樹脂層と金属めっき層とで形成されている。金属めっき層は、導電性樹脂層よりも比抵抗が小さいため、シールド層を導電性樹脂層のみで構成する従来のモジュールと比較して、部品に対するシールド特性が向上する。
また、シールド層と封止樹脂層との界面である、導電性樹脂層と封止樹脂層の界面では、樹脂同士の接合が可能となるため、封止樹脂層に金属めっき層を積層する場合と比較して、両樹脂層間の密着強度が高い。また、導電性樹脂層と金属めっき層の界面では、導電性樹脂層に含有する金属フィラと金属めっき層の金属との間の金属結合が存在するため、封止樹脂層に金属めっき層を積層する場合と比較して密着強度が高い。換言すると、導電性樹脂層が、封止樹脂層とめっき層との間の接着層として機能するため、封止樹脂層とシールド層の界面剥離を低減することができる。
本発明の一実施形態にかかるモジュールの断面図である。 図1のモジュール部分断面拡大図である。 従来のモジュールの断面図である。
本発明の一実施形態にかかるモジュール1について、図1および図2を参照して説明する。なお、図1はモジュール1の断面図、図2はモジュール1の部分断面拡大図である。
この実施形態にかかるモジュール1は、図1に示すように、配線基板2と、該配線基板2の一方主面に実装された複数の部品3と、配線基板2の一方主面に設けられた各部品3を封止する封止樹脂層4と、封止樹脂層4の表面および配線基板2の端面(側面)を被覆して設けられたシールド層5とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。
配線基板2は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成され、一方主面には、各部品3の実装用の複数のランド電極6が形成されるとともに、他方主面には、外部接続用の複数の外部電極7が形成される。また、内部には、接地用電極8aや各種配線電極8b、並びに複数のビア導体9が形成されている。ここで、接地用電極8aは、配線基板2の端面(側面)から露出するように形成されている。
また、各ランド電極6、各外部電極7、接地用電極8aおよび配線電極8bは、それぞれCuやAl等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体9は、AgやCu等の金属で形成されている。なお、各ランド電極6および各外部電極7には、Ni/Auめっきがそれぞれ施されていてもよい。
各部品3としては、SiやGaAs等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられる。
封止樹脂層4は、配線基板2の一方主面と各部品3とを被覆するように設けられている。また、封止樹脂層4の樹脂成分として、エポキシ基、アミノ基、イミド基、ウレイド基、アクリル基、イソシアネート基の少なくともいずれか1つの官能基を有する樹脂を用いることができる。なお、この実施形態の封止樹脂層4は、その樹脂成分として、エポキシ基を有するエポキシ樹脂とアミノ基を有する硬化剤とを備えている。
シールド層5は、封止樹脂層4に積層された金属フィラ10を含有する導電性樹脂層5aと、該導電性樹脂層5aに積層された金属めっき層5bとで形成されている。ここで、導電性樹脂層5aは、封止樹脂層4の表面と配線基板2の端面(側面)とを被覆するように形成されることで、配線基板2の端面から露出した接地用電極8aと導電性樹脂層5aとが電気的に接続されている。
導電性樹脂層5aは、その樹脂成分として、例えば、封止樹脂層4と同様のエポキシ基を有するエポキシ樹脂と、アミノ基を有する硬化剤とを備えている。なお、導電性樹脂層5aの樹脂成分が有する官能基と、封止樹脂層4の樹脂成分が有する官能基の種類は異なっていてもよい。
また、金属フィラ10は、Ag、Cu、Pt、Ni、Ir、Os、Rh、Ru、Pdのうちのいずれか1種類以上の金属で形成されており、この実施形態では、金属フィラの形状が、扁平状に形成されている。なお、金属フィラの形状は、適宜、変更可能である。さらに、図2に示すように、導電性樹脂層5aに含有する金属フィラの密度は、封止樹脂層4側よりも金属めっき層5b側が高くなるように構成されている。
金属めっき層5bは、例えば、Ag、Cu、Niまたはこれらを含む合金の少なくとも1つから形成されており、導電性樹脂層5aに含有する金属フィラ10をめっき核として、電解めっきおよび/または無電解めっきにより、導電性樹脂層5aに積層される。なお、導電性樹脂層5aは、金属めっき層5bと封止樹脂層4との密着強度を向上させるための接着層としての役割が大きいため、シールド層5における導電性樹脂層5aの厚みが、金属めっき層5bの厚みよりも薄く形成されるのが好ましい。このようにすると、シールド層5全体としての抵抗値を下げることができるため、各部品3に対するシールド特性を向上することができる。
また、このように、シールド層5における金属めっき層5bの厚みの割合を高めることで、シールド層を導電性樹脂層のみで形成した従来のモジュールのように、所望のシールド特性を得るのにシールド層の厚みを厚くする必要がない。そのため、シールド層5と封止樹脂層4の界面剥離の低減およびシールド特性の向上を図りつつ、モジュール1の小型化を図ることができる。
(モジュール1の製造方法)
次に、モジュール1の製造方法について説明する。この実施形態では、複数のモジュール1の集合体をダイシングにより個片化する場合の製造方法について説明する。
まず、その両主面に各ランド電極6および各外部電極7が形成されるとともに、内部に接地用電極8aやその他の各種配線電極8b並びに各ビア導体9が形成された配線基板2の集合体を準備する。各ランド電極6、各外部電極7、接地用電極および配線電極8bについては、AgやCu等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体9については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。
次に、配線基板2それぞれにおいて、一方主面に周知の表面実装技術を用いて各部品3を実装する(本発明の「第1の工程」に相当)。
次に、各配線基板2の一方主面および各部品3を被覆するように、例えば、エポキシ樹脂(硬化剤を含む)などの熱硬化性樹脂(本発明の「封止樹脂」に相当)を、各配線基板2の一方主面に塗布し、当該封止樹脂を半硬化状態(Bステージ)にする(本発明の「第2の工程」に相当)。なお、封止樹脂の塗布は、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などを使用することができる。
次に、ダイシングにより、集合状態の各モジュール1を個片化することにより、各モジュール1それぞれにおいて、配線基板2の端面(側面)から接地用電極8aを露出させる。なお、ここでは、各配線基板2の接地用電極8aが露出する程度までハーフカットするようにしてもかまわない。以下は、モジュール1単体の製造方法について説明する。
次に、半硬化状態の封止樹脂の表面および配線基板2の端面を被覆するように、導電性樹脂を塗布する(本発明の「第3の工程」に相当)。ここで、導電性樹脂として、例えば、封止樹脂と同種のエポキシ樹脂(硬化剤を含む)にAg等の金属フィラ10を含有させたものを使用することができる。また、導電性樹脂の粘度を、例えば1600cp以下に設定し、導電性樹脂を封止樹脂の表面および配線基板2の端面を被覆するように塗布した後、高速回転させる(所謂スピンコート)ようにしてもよい。この場合、導電性樹脂の薄膜化および膜厚の均一化を図ることができる。
次に、所定の温度条件(例えば、150℃、10分)で、封止樹脂および導電性樹脂を完全硬化させることにより、封止樹脂から成る封止樹脂層4と、封止樹脂層4に積層された導電性樹脂から成る導電性樹脂層5aとを形成する(本発明の「第4の工程」に相当)。このとき、封止樹脂層4と導電性樹脂層5aの界面において、封止樹脂層4の樹脂成分であるエポキシ樹脂および硬化剤と、導電性樹脂層5aの樹脂成分であるエポキシ樹脂および硬化剤との間でミキシングが生じる。その結果、導電性樹脂層5aの樹脂成分が、封止樹脂層4側に引き寄せられ、導電性樹脂層5aの金属フィラ10の密度は、封止樹脂層4側よりも金属めっき層5b側が高くなる。また、この段階で配線基板2の端面から露出した接地用電極8aと導電性樹脂層5aとが電気的に接続される。
次に、導電性樹脂層5aの表面(金属めっき層5b側)の樹脂成分を減らすため、酸素プラズマ洗浄等の表面処理により導電性樹脂層5aの表面の樹脂を分解し、導電性樹脂層5a表面の金属フィラ10の露出量を増加させる。なお、酸素プラズマ処理のほか、UVオゾン処理、酸化性薬品による酸化処理のいずれかを施すことでも、導電性樹脂層5aの表面の金属フィラ10の露出量を増加させることができる。このようにすると、導電性樹脂層5aと金属めっき層5bとの密着強度がさらに向上するため、導電性樹脂層5aと金属めっき層5bの界面剥離がより低減されたモジュール1を製造することができる。また、導電性樹脂層5aの表面の金属フィラ10の露出量を増すことができるため、当該金属フィラ10をめっき核とした場合に、より安定して金属めっき層5bを形成することができる。なお、当該工程は省略してもかまわない。
次に、脱脂により導電性樹脂層5a表面の水濡れ性を向上させるとともに、酸洗浄により、導電性樹脂層5aの表面から露出した金属フィラ10表面の酸化膜を除去し、Pdを含有する置換型触媒付与液により金属フィラ10表面をPdに置換する。
次に、例えば、高速型無電解Cuめっきで、60℃、1hのめっき処理を施すことにより、導電性樹脂層5aの表面に4〜6μm程度のCuめっき膜を成膜する。なお、高速型無電解Cuめっきに用いるめっき液の一例として、例えば、奥野製薬製OPCカッパーNCAを用いることができる。
ところで、導電性樹脂層5aの厚みを薄く形成した場合、金属フィラ10の密度が、封止樹脂層4側で高くなる場合があり、このような場合には、Cuめっき膜の形成が困難になる。しかしながら、この実施形態では、上記したように、封止樹脂層4を半硬化状態で導電性樹脂を塗布することにより、導電性樹脂層5aの硬化後において、封止樹脂層4側より金属めっき層5b側で金属フィラ10の密度が高くなるように構成されているため、Cuめっき膜の形成が容易になる。ここで、導電性樹脂層5aの表面の金属フィラ10の露出量を多くするために、導電性樹脂中の金属フィラ10の含有量を増すことが考えられるが、導電性樹脂の粘度が上がって塗布性が悪くなること、導電性樹脂が高価になることなどから採用し難い。
なお、上記したCuめっき膜の膜厚を増やすために、以下に示す方法により、Cuめっき膜を形成してもかまわない。この場合、無電解Cuめっきで、60℃、30分のめっき処理を施すことにより、導電性樹脂層5aの表面に金属めっき層5bの一部として2μm程度のCuめっき膜を成膜する。このときのめっき液として、例えば、上村工業製スルカップELCを用いることができる。次に、無電解Cuめっきにより成膜された当該Cuめっき膜を給電膜として、電解Cuめっきにより、金属めっき層5bのCuの残りの部分であるCuめっき膜をさらに形成する。このときのめっき液として、例えば、上村工業製スルカップAC−90Mを用いることができる。なお、このように、金属めっき層5bの形成に、無電解めっきと電解めっきとを組み合わせることで、後に完成する金属めっき層5bの厚みを容易に増すことができる。
次に、無電解または電解Cuめっきにより形成されたCuめっき膜上に、置換型Pd触媒にてPd膜を成膜した後、P濃度が6wt%以上のNiを含有するめっき液にて、無電解Niめっきにより、Cuめっき膜上に0.5μm以上のNi膜を成膜する。このように、本実施形態においては、無電解めっきや電解めっきにより、導電性樹脂層5aにCuめっき膜およびNi膜を形成して、導電性樹脂層5aにCuめっき膜およびNi膜から成る金属めっき層5bを積層している。このように、めっき処理により、導電性樹脂層5aに金属めっき層5bを積層する工程が本発明の「第5の工程」に相当する。なお、この工程において、金属めっき層5bの膜厚が、導電性樹脂層5aの膜厚よりも厚くなるように金属めっき層5bを形成するのが好ましい。
最後に、めっき液中の水分を乾燥させた後、例えば、150℃で1h程度のベーキングを行うことで、モジュール1が完成する。
(モジュール1の他の製造方法)
次に、上記したモジュール1の製造方法の他の例について説明する。
上記した第4の工程の後、導電性樹脂層5aの表面(金属めっき層5b側)の樹脂成分を減らすために、酸素プラズマ洗浄等の表面処理を行い、導電性樹脂層5a表面の金属フィラ10の露出量を増加させるまでの工程は、上記した製造方法と同じ要領で行う。
次に、UV剥離シート付の治具を準備し、個片化された各配線基板2それぞれの他方主面を接着面として、導電性樹脂層5aが形成された各配線基板2をUV剥離シート上に一定の間隔を空けて並べた状態で接着固定する。
次に、接着固定された各配線基板2それぞれにおいて、上記した製造方法と同じ要領で金属めっき層5bを形成する(第5の工程)。
次に、めっき液中の水分を乾燥させた後、UV剥離シートの各配線基板2の接着面の反対面をUV照射することにより、接着固定された各配線基板2をUV剥離シートから剥離する。
最後に、剥離した各配線基板2を例えば150℃、1h程度でベーキングすることにより、各モジュール1が完成する。
したがって、上記した実施形態によれば、各部品3を封止する封止樹脂層4の表面を被覆するシールド層5が、導電性樹脂層5aと金属めっき層5bとで形成されている。金属めっき層5bは、導電性樹脂層5aよりも比抵抗が小さいため、シールド層5を導電性樹脂層5aのみで構成する従来のモジュールと比較して、各部品3に対するシールド特性が向上する。
また、シールド層5と封止樹脂層4との界面である、導電性樹脂層5aと封止樹脂層4の界面では、樹脂同士の接合が形成されるため、封止樹脂層4に金属めっき層5bを積層する場合と比較して、両樹脂層4,5a間の密着強度を高くすることができる。また、導電性樹脂層5aと金属めっき層5bの界面では、導電性樹脂層5aに含有する金属フィラ10と金属めっき層5bの金属との間の金属結合を形成することができるため、封止樹脂層4に金属めっき層5bを積層する場合と比較して密着強度を高くすることができる。換言すると、導電性樹脂層5aが、封止樹脂層4と金属めっき層5bとの間の接着層として機能するため、封止樹脂層4とシールド層5の界面剥離を低減することができる。
また、導電性樹脂層5aの金属フィラ10を、金属めっき層5bを形成する際のめっき核として利用することができるため、導電性樹脂層5a上への金属めっき層5bの形成が容易になる。
また、導電性樹脂層5aに含有する金属フィラ10の密度は、封止樹脂層4側よりも金属めっき層5b側が高くなるように構成されている。この場合、導電性樹脂層5aと金属めっき層5bの界面において、導電性樹脂層5aの金属フィラ10と金属めっき層5bの金属との間の金属結合領域が増えるため、当該界面の剥離低減効果が向上する。一方、導電性樹脂層5aと封止樹脂層4の界面においては、両樹脂層4,5aの樹脂同士の接合領域が増えるため、当該界面の剥離低減効果が向上する。
また、導電性樹脂層5aの樹脂成分は、封止樹脂層4の樹脂成分が有する官能基(例えば、エポキシ基およびアミノ基)を有しているため、両樹脂層4,5aの密着強度が向上し、これにより、両樹脂層4,5aの界面剥離を低減することができる。
また、金属フィラ10が扁平状に形成されることにより、例えば、導電性樹脂層5aと金属めっき層5bの界面において、導電性樹脂層5a表面の金属フィラ10による凹凸でアンカー効果を得ることができるため、封止樹脂層4とシールド層5の界面剥離をさらに低減することができる。
また、シールド層5の導電性樹脂層5aが、配線基板2に形成された接地用電極8aに接続されているため、シールド層5による各部品3に対するシールド特性を向上することができる。
また、金属めっき層5bが無電解めっきにより形成されている場合には、金属めっき層5bの膜厚を均一にすることができるため、シールド層5による各部品3に対するシールド特性のばらつきを低減することができる。
また、モジュール1の製造方法によれば、配線基板2の一方主面および各部品3を被覆するように封止樹脂を塗布した後、当該封止樹脂を半硬化状態にし、この半硬化状態の封止樹脂の表面を被覆するように導電性樹脂5aを塗布する。このようにすると、封止樹脂と導電性樹脂を完全硬化する際、封止樹脂の未硬化部分と導電性樹脂との間で反応が促進されて、封止樹脂と導電性樹脂の界面において、封止樹脂の未硬化部分と導電性樹脂の樹脂成分との間でミキシングが生じる。その結果、導電性樹脂の完全硬化により得られた導電性樹脂層5aでは、金属フィラ10の密度が、封止樹脂層4側で低くなり、封止樹脂層4と導電性樹脂層5aの界面の接合は、両樹脂層4,5aの樹脂の化学結合が支配的になる。この場合、両樹脂層4,5aの密着強度が向上するため、両樹脂層4,5aの界面剥離を低減することができる。
一方、導電性樹脂層5aの金属めっき層5b側の金属フィラ10の密度が高くなるため、導電性樹脂層5aと金属めっき層5bの界面の接合は、導電性樹脂層5aの金属フィラ10と金属めっき層5bの金属による金属結合が支配的になる。この場合、導電性樹脂層5aと金属めっき層5bとの密着強度が向上するため、導電性樹脂層5aと金属めっき層5bの界面剥離を低減することができる。したがって、この製造方法によると、金属めっき層5bにより各部品3に対するシールド特性の向上を図りつつ、シールド層5と封止樹脂層4の界面剥離を低減することができるモジュールを製造することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、配線基板2に形成された接地用電極8aと導電性樹脂層5aとを接続することにより、シールド層5と接地用電極8aとを接続する場合について説明したが、シールド層5の金属めっき層5bと配線基板2に形成された接地用電極8aとを接続することにより、シールド層5と接地用電極8aとを接続するようにしてもよい。このようにすると、シールド層5と接地用電極8aとの接続抵抗が減少するため、シールド層5による各部品3に対するシールド特性が向上する。
また、シールド層5は、必ずしも封止樹脂層4の全体を被覆する必要はなく、封止樹脂層4の表面にはシールド層5を形成していない部分があってもかまわない。
また、本発明は、部品を封止する封止樹脂層の表面を被覆するシールド層を備える種々のモジュールに適用することができる。
1 モジュール
2 配線基板
3 部品
4 封止樹脂層
5 シールド層
5a 導電性樹脂層
5b 金属めっき層
8a 接地用電極
10 金属フィラ

Claims (10)

  1. 配線基板と、
    前記配線基板の一方主面に実装された部品と、
    前記配線基板の一方主面に設けられた前記部品を封止する封止樹脂層と、
    前記封止樹脂層の表面を被覆して設けられたシールド層とを備え、
    前記シールド層が、前記封止樹脂層に積層された金属フィラを含有する導電性樹脂層と、前記導電性樹脂層に積層された金属めっき層とで形成されていることを特徴とするモジュール。
  2. 前記導電性樹脂層に含有する前記金属フィラの密度は、前記封止樹脂層側よりも前記金属めっき層側が高いことを特徴とする請求項1に記載のモジュール。
  3. 前記導電性樹脂層の樹脂成分は、前記封止樹脂層の樹脂成分が有する官能基と同じ官能基を有することを特徴とする請求項1または2に記載のモジュール。
  4. 前記導電性樹脂層の厚みが、前記金属めっき層の厚みよりも薄いことを特徴とする請求項1ないし3のいずれかに記載のモジュール。
  5. 前記金属フィラが扁平状に形成されていることを特徴とする請求項1ないし4のいずれかに記載のモジュール。
  6. 前記シールド層が、前記配線基板に形成された接地用電極に接続されていることを特徴とする請求項1ないし5のいずれかに記載のモジュール。
  7. 前記金属めっき層が、無電解めっきにより形成されていることを特徴とする請求項1ないし6のいずれかに記載のモジュール。
  8. 配線基板の一方主面に部品を実装する第1の工程と、
    前記配線基板の一方主面および前記部品を被覆するように封止樹脂を塗布した後、前記封止樹脂を半硬化状態にする第2の工程と、
    前記封止樹脂の表面を被覆するように、金属フィラを含有する導電性樹脂を塗布する第3の工程と、
    前記封止樹脂および前記導電性樹脂を完全硬化させることにより、前記封止樹脂から成る封止樹脂層と、前記封止樹脂層に積層された前記導電性樹脂から成る導電性樹脂層とを形成する第4の工程と、
    めっき処理により、前記導電性樹脂層に金属めっき層を積層する第5の工程と、
    を備えることを特徴とするモジュールの製造方法。
  9. 前記第4の工程の後に、前記導電性樹脂層の表面に、酸素プラズマ処理、UVオゾン処理、酸化性薬品による酸化処理のうちのいずれかの処理を施すことにより、前記導電性樹脂層の表面の樹脂を分解して当該表面における前記金属フィラの露出量を増加させる工程をさらに備えることを特徴とする請求項8に記載のモジュールの製造方法。
  10. 前記第5の工程は、無電解めっきにより前記導電性樹脂層上に前記金属めっき層の一部を形成した後、電解めっきにより前記金属めっき層の残りの部分を形成することを特徴とする請求項8または9に記載のモジュールの製造方法。
JP2014077828A 2014-04-04 2014-04-04 モジュールおよびその製造方法 Active JP6036739B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014077828A JP6036739B2 (ja) 2014-04-04 2014-04-04 モジュールおよびその製造方法
CN201520185964.8U CN205177809U (zh) 2014-04-04 2015-03-30 具有屏蔽层的模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014077828A JP6036739B2 (ja) 2014-04-04 2014-04-04 モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015201479A true JP2015201479A (ja) 2015-11-12
JP6036739B2 JP6036739B2 (ja) 2016-11-30

Family

ID=54552513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014077828A Active JP6036739B2 (ja) 2014-04-04 2014-04-04 モジュールおよびその製造方法

Country Status (2)

Country Link
JP (1) JP6036739B2 (ja)
CN (1) CN205177809U (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017146970A (ja) * 2016-02-15 2017-08-24 ぺんてる株式会社 抵抗性周囲電極
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
JP2017174948A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
JP2018018867A (ja) * 2016-07-26 2018-02-01 Tdk株式会社 電子回路パッケージ
JP2018074007A (ja) * 2016-10-31 2018-05-10 Towa株式会社 回路部品、回路部品の製造方法及び回路部品の製造装置
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9759116B2 (en) 2013-10-29 2017-09-12 Continental Automotive Systems, Inc. Method and apparatus for detecting selective catalytic reduction injector opening time

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129264A (en) * 1980-03-14 1981-10-09 Kubota Ltd Coal tar epoxy resin paint
JPS60246695A (ja) * 1984-05-22 1985-12-06 松下電器産業株式会社 印刷配線板の製造方法
JP2000290617A (ja) * 1999-04-08 2000-10-17 Asahi Chem Ind Co Ltd 導電性接着剤およびその使用法
JP2002124755A (ja) * 2000-08-09 2002-04-26 Murata Mfg Co Ltd 導電性接着剤と電極との接合方法およびその接合構造
US20060145361A1 (en) * 2005-01-05 2006-07-06 Yang Jun Y Semiconductor device package and manufacturing method thereof
JP2008041720A (ja) * 2006-08-01 2008-02-21 Fujitsu Ltd 回路基板およびその製造方法
JP2009172586A (ja) * 2007-12-26 2009-08-06 Kyodo Printing Co Ltd 表面突起膜及びその形成方法
JP2010109274A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールの製造方法
JP2011003749A (ja) * 2009-06-19 2011-01-06 Shinko Electric Ind Co Ltd 電子装置および電子装置の製造方法
JP2013041999A (ja) * 2011-08-17 2013-02-28 Nec Corp モジュール部品の製造方法、モジュール部品の製造装置及びモジュール部品集合体
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129264A (en) * 1980-03-14 1981-10-09 Kubota Ltd Coal tar epoxy resin paint
JPS60246695A (ja) * 1984-05-22 1985-12-06 松下電器産業株式会社 印刷配線板の製造方法
JP2000290617A (ja) * 1999-04-08 2000-10-17 Asahi Chem Ind Co Ltd 導電性接着剤およびその使用法
JP2002124755A (ja) * 2000-08-09 2002-04-26 Murata Mfg Co Ltd 導電性接着剤と電極との接合方法およびその接合構造
US20060145361A1 (en) * 2005-01-05 2006-07-06 Yang Jun Y Semiconductor device package and manufacturing method thereof
JP2008041720A (ja) * 2006-08-01 2008-02-21 Fujitsu Ltd 回路基板およびその製造方法
JP2009172586A (ja) * 2007-12-26 2009-08-06 Kyodo Printing Co Ltd 表面突起膜及びその形成方法
JP2010109274A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールの製造方法
JP2011003749A (ja) * 2009-06-19 2011-01-06 Shinko Electric Ind Co Ltd 電子装置および電子装置の製造方法
JP2013041999A (ja) * 2011-08-17 2013-02-28 Nec Corp モジュール部品の製造方法、モジュール部品の製造装置及びモジュール部品集合体
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017146970A (ja) * 2016-02-15 2017-08-24 ぺんてる株式会社 抵抗性周囲電極
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
JP2017174948A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
US9966343B2 (en) 2016-03-23 2018-05-08 Tdk Corporation Electronic circuit package
JP2018018867A (ja) * 2016-07-26 2018-02-01 Tdk株式会社 電子回路パッケージ
JP2018074007A (ja) * 2016-10-31 2018-05-10 Towa株式会社 回路部品、回路部品の製造方法及び回路部品の製造装置
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法
JPWO2020067299A1 (ja) * 2018-09-27 2021-08-30 株式会社村田製作所 モジュールおよびその製造方法
US11342280B2 (en) 2018-09-27 2022-05-24 Murata Manufacturing Co., Ltd. Module and method for manufacturing the same
JP7074201B2 (ja) 2018-09-27 2022-05-24 株式会社村田製作所 モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP6036739B2 (ja) 2016-11-30
CN205177809U (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
JP6036739B2 (ja) モジュールおよびその製造方法
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US8237059B2 (en) Electronic component-embedded board and method of manufacturing the same
US20090025961A1 (en) Electronic component-embedded board and method of manufacturing the same
KR101148226B1 (ko) 인쇄회로기판 및 그 제조방법
TWI656811B (zh) Printed wiring board and method of manufacturing same
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
US20150257273A1 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
JPWO2015114987A1 (ja) パワーモジュール用基板およびそれを用いてなるパワーモジュール
US20090211793A1 (en) Substrate module, method for manufacturing substrate module, and electronic device
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
JP2009293119A (ja) メッキ層の形成方法
US20170215289A1 (en) Method For Producing A Foil Arrangement And Corresponding Foil Arrangement
JP2001237348A (ja) 半導体装置およびその製造方法
US9707706B2 (en) Flexible substrate embedded with wires and method for fabricating the same
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
US20140060907A1 (en) Mitigation and elimination of tin whiskers
WO2018030262A1 (ja) モジュール部品の製造方法
TW202007241A (zh) 利用防焊限定開窗形成連接端子之電路板結構
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
TWI609469B (zh) 電力電子模組及其製法
JP2020155639A (ja) モジュールおよびその製造方法
JP4743764B2 (ja) 半導体パッケージの製造方法
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
JP2005142267A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150