CN1208252A - 半导体器件及其制造方法 - Google Patents

Abstract

片尺寸半导体封装,包括外围设有多个连接端的芯片;设于芯片主表面上使连接端暴露的弹性体;弹性体上的绝缘带,在连接端处有开口;绝缘带上表面上的多根引线,其一端与连接端连接,另一端设置于弹性体上;引线另一端上的多个突点电极;及密封半导体芯片的连接端及引线的一端的密封体,其中绝缘带在外围附近伸出芯片,树脂体的形状由绝缘带的伸出部分限定。弹性体包括多孔材料,具有与绝缘带相同的形状,侧面之一暴露于外部环境。

Description

半导体器件及其制造方法

本发明涉及一种制造半导体器件的技术，特别涉及一种制造具有改进的CSP(芯片尺寸封装)密封性能的低成本半导体器件的技术。

本发明是本发明人的研究成果，概括如下。

CSP是一种芯片尺寸小而薄半导体器件，经常用于制造成便携式电子装置的印刷电路板上。

CSP的一般结构包括：薄膜布线基片，其上安装有作为外部端子的突点电极；电连接于半导体芯片的电极焊盘上的引线；设置于半导体芯片和薄膜布线基片之间的弹性体(弹性结构)，其尺寸形成得接近薄膜布线基片；及密封电极焊盘和与之相连的薄膜布线基片的引线的密封部件。

本发明人为了进行比较而研究的CSP结构例如见Nikkei BP Co.于1997年4月1日发表的“Nikkei Microdevices”(April 1，1997，No.142，pp.44-53，)，具体见第48页上的图6中表示的下一代CSP(比较例)。

这种CSP包括：具有形成于其主表面上的电极焊盘的半导体芯片；设置于半导体芯片内作为外部端子的突点电极；及半导体芯片外的轮廓。

然而，在具有上述一般结构的现有技术CSP中，密封树脂容易流到半导体芯片各侧面上。这会影响CSP外形尺寸的精确性，所以，在某些情况下，无法将其插入其插座。

换言之，存在着CSP的外形形状不固定的问题。

如果试图减少密封树脂的量来解决此问题，则薄膜布线基片的引线会暴露出来。密封部件的密封性能因而不符合要求，结果是耐湿性很不可靠。

与现有技术的CSP比较，如果外形制造成隔离结构，则制造成本将增加。

在具有常规结构的CSP中，在形成突点电极的焊料回流期间，因弹性体中的湿汽和气体膨胀的缘故，内部压力升高，结果，密封部件被破坏，导致了“爆米花”现象。

因此，本发明的一个目的是提供一种成本低且密封性能提高了的芯片尺寸半导体器件其及制造方法。

本发明再一目的是提供一种半导体器件及其制造方法，可以防止这种爆米花现象的发生。

通过下面的说明及附图，本发明的这些和其它特性将变得更清楚。

下面简单说明一下本发明的典型实例的要点。

本发明的半导体器件是一种芯片尺寸封装，具有设置于其主表面外围上的连接端子。该封装包括：设置于半导体芯片主表面上但将连接端子暴露出来的弹性结构；薄膜布线基片，包括其上具有布线的基片主体，布线的一端通过引线电连接到前述端子上，另一端电连接到作为外部端子的突点电极上，还包括基片伸出部分，该部分具有使连接端子暴露出来的开口，该部分伸出在开口和半导体芯片之外；及密封部件，用于密封半导体芯片的连接端子，并密封薄膜布线基片的引线，基片主体和薄膜布线基片的伸出部分形成一种单片结构。

由于基片伸出部分与基片主体不是分开的，而是与之形成为一单片结构，所以基片伸出部分无须由昂贵的材料构成。

所以，制造半导体器件的成本下降。

本发明的半导体器件是一种具有设置于其主表面外围上的连接端子的芯片尺寸结构，包括：设置于半导体芯片主表面上的弹性结构，该弹性结构包括具有使连接端子暴露出来的开口的弹性伸出部分；薄膜布线基片，该基片包括其上具有布线的基片主体，布线的一端通过引线与前述端子电连接，另一端与作为外部端子的突点电极电连接，还包括具有使连接端子暴露出来的开口的基片伸出部分，该部分伸出在开口和半导体芯片之外；及密封部件，用于密封半导体芯片的连接端子，并密封薄膜布线基片的引线，基片主体和薄膜布线基片的伸出部分形成一种单片结构，且薄膜布线基片和弹性结构的尺寸基本相同。

本发明的半导体器件是一种具有设置于其主表面外围上的连接端子的芯片尺寸结构，包括：设置于半导体芯片主表面上的弹性结构，所说半导体芯片具有暴露于外部的部分，用于暴露连接端子；薄膜布线基片，该基片包括其上具有布线的基片主体，布线的一端通过引线与前述端子电连接，另一端与作为外部端子的突点电极电连接，还包括使前述连接端子暴露出来的开口；及密封部件，用于密封半导体芯片的连接端子，并密封薄膜布线基片的引线。

根据本发明的制造半导体器件的方法包括以下步骤：制备具有芯片尺寸结构的薄膜布线基片，其上具有设置于其主表面外围上的连接端子，所说基片包括带有布线的基片主体，还包括伸出在开口之外的伸出部分，开口中引线连接到该布线上，并且所说基片伸出部分与基片主体形成为单片结构；连接弹性结构与薄膜布线基片的基片主体；连接半导体芯片的主表面与弹性结构，以便在薄膜布线基片的开口中暴露半导体芯片的连接端子；电连接半导体芯片的连接端子与薄膜布线基片的对应引线；用包括低硅石材料的密封树脂密封半导体芯片的连接端子及薄膜布线基片的引线，以形成密封部件；电连接基片主体的布线，以便形成突点电极；及同时切割基片伸出部分和形成于其中的密封部件成要求的外形尺寸。

根据本发明制造半导体器件的方法包括以下步骤：制备具有芯片尺寸结构的薄膜布线基片，其上具有设置于其主表面外围上的连接端子，所说基片包括具有与弹性结构连接的布线和其中引线连接到该布线上的开口的基片主体，其中基片主体由弹性结构的支撑部件支撑于基片框上；连接半导体芯片的主表面与弹性结构，使半导体芯片的连接端子暴露于薄膜布线基片的开口中；电连接半导体芯片的连接端子与薄膜布线基片的对应引线；树脂密封半导体芯片的连接端子及薄膜布线基片的引线，以形成密封部件；电连接基片主体的布线，以便形成突点电极；及切割弹性结构的支撑部件，以便将基片主体与基片框分离；暴露弹性结构的暴露部分。

图1是展示本发明第一实施例的透过半导体器件(CSP)的典型结构的密封部件的平面图。

图2(a)至2(c)是展示图1所示半导体器件的结构的示意图，其中图2(a)是穿过图1中的线A-A的剖面图，图2(b)是穿过图1中的线B-B的剖面图，图2(c)是穿过图1中的线C-C的剖面图。

图3(a，b，c，d)是展示用于图1所示半导体器件的部件的规格实例的规格表。

图4是制造图1所示半导体器件的典型工艺的制造过程。

图5是展示图4所示制造工艺的各阶段的典型处理条件的流程图。

图6(a)和6(b)是展示制造用于本发明第一实施例的半导体器件(CSP)的薄膜布线基片的典型方法的局部平面图。

图7(a)和7(b)是展示制造用于本发明第一实施例的半导体器件(CSP)的薄膜布线基片的典型方法的局部平面图。

图8(a)和8(b)是展示制造用于本发明第一实施例的半导体器件(CSP)的薄膜布线基片的典型方法的局部平面图。

图9(a)和9(b)是展示制造本发明第一实施例的半导体器件(CSP)的典型方法的示意图，其中图9(a)是展示弹性体固定情况的局部平面图，图9(b)是展示半导体芯片固定情况的局部平面图。

图10是展示制造本发明第一实施例的半导体器件(CSP)的方法中切割位置实例的局部平面图。

图11(a)和11(b)是展示制造本发明第一实施例的半导体器件(CSP)的方法中引线切割法实例的透视图。

图12(a)、12(b)和12(c)是展示制造本发明第一实施例的半导体器件(CSP)的方法中弹性体固定状态实例的透视图。

图13(a)和13(b)是展示制造本发明第一实施例的半导体器件(CSP)的方法中引线键合法实例的透视图。

图14是穿过密封部件的根据本发明第二实施例的半导体器件(CSP)结构实例的平面图。

图15(a)至15(c)是展示图14所示半导体器件的结构的示意图，其中图15(a)是穿过图14中的线A-A的剖面图，图15(b)是穿过图14中的线B-B的剖面图，图15(c)是穿过图14中的线C-C的剖面图。

图16是展示穿过密封部件的根据本发明第三实施例的半导体器件(CSP)结构实例的平面图。

图17(a)至17(c)是展示图16所示半导体器件的结构的示意图，其中图17(a)是穿过图16中的线A-A的剖面图，图17(b)是穿过图16中的线B-B的剖面图，图17(c)是穿过图16中的线C-C的剖面图。

图18是展示密封部件的根据本发明第四实施例的半导体器件(CSP)结构实例的平面图。

图19(a)至19(c)是展示图18所示半导体器件的结构的示意图，其中图19(a)是穿过图18中的线A-A的剖面图，图19(b)是穿过图18中的线B-B的剖面图，图19(c)是穿过图18中的线C-C的剖面图。

图20是展示密封部件的根据本发明第五实施例的半导体器件(CSP)结构的实例的平面图。

图21(a)至21(c)是展示图20所示半导体器件的结构的示意图，其中图21(a)是穿过图20中的线A-A的剖面图，图21(b)是穿过图20中的线B-B的剖面图，图21(c)是穿过图20中的线C-C的剖面图。

图22是展示密封部件的根据本发明第六实施例的半导体器件(CSP)结构的实例的平面图。

图23(a)至23(c)是展示图22所示半导体器件的结构的示意图，其中图23(a)是穿过图22中的线A-A的剖面图，图23(b)是穿过图22中的线B-B的剖面图，图23(c)是穿过图22中的线C-C的剖面图。

图24是展示密封部件的根据本发明第七实施例的半导体器件(CSP)结构的实例的平面图。

图25(a)至25(c)是展示图24所示半导体器件的结构的示意图，其中图25(a)是穿过图24中的线A-A的剖面图，图25(b)是穿过图24中的线B-B的剖面图，图25(c)是穿过图24中的线C-C的剖面图。

图26是展示图24所示半导体器件(CSP)的下表面的底面图。

图27是展示图8所示薄膜布线基片的具体结构的局部放大平面图。

图28是展示密封部件的根据本发明第八实施例的半导体器件(CSP)结构的实例的平面图。

图29(a)至29(c)是展示图28所示半导体器件的结构的示意图，其中图29(a)是穿过图28中的线A-A的剖面图，图29(b)是穿过图28中的线B-B的剖面图，图29(c)是穿过图28中的线C-C的剖面图。

图30是展示密封部件的根据本发明第九实施例的半导体器件(CSP)结构的实例的平面图。

图31(a)至31(c)是展示图30所示半导体器件的结构的示意图，其中图31(a)是穿过图30中的线A-A的剖面图，图31(b)是穿过图30中的线B-B的剖面图，图31(c)是穿过图30中的线C-C的剖面图。

图32是展示密封部件的根据本发明第十实施例的半导体器件(CSP)结构的实例的平面图。

图33(a)至33(c)是展示图32所示半导体器件的结构的示意图，其中图33(a)是穿过图32中的线A-A的剖面图，图33(b)是穿过图32中的线B-B的剖面图，图33(c)是穿过图32中的线C-C的剖面图。

图34是展示密封部件的根据本发明第十一实施例的半导体器件(CSP)结构的实例的平面图。

图35(a)至35(c)是展示图34所示半导体器件的结构的示意图，其中图35(a)是穿过图34中的线A-A的剖面图，图35(b)是穿过图34中的线B-B的剖面图，图35(c)是穿过图34中的线C-C的剖面图。

图36是展示密封部件的根据本发明第十二实施例的半导体器件(CSP)结构的实例的平面图。

图37(a)至37(c)是展示图36所示半导体器件的结构的示意图，其中图37(a)是穿过图36中的线A-A的剖面图，图37(b)是穿过图36中的线B-B的剖面图，图37(c)是穿过图36中的线C-C的剖面图。

图38是展示密封部件的根据本发明第十三实施例的半导体器件(CSP)结构的实例的平面图。

图39(a)至39(c)是展示图38所示半导体器件的结构的示意图，其中图39(a)是穿过图38中的线A-A的剖面图，图39(b)是穿过图38中的线B-B的剖面图，图39(c)是穿过图38中的线C-C的剖面图。

图40(a)、40(b)、40(c)是展示本发明第十四实施例的半导体器件中的未连接引线的示意图，其中图40(a)是在使未连接引线变形时的剖面图，图40(b)、40(c)是在不使未连接引线变形时的剖面图。

图41(a)、41(b)、41(c)是展示本发明第十五实施例的半导体器件中利用单层表面布线的薄膜布线基片的典型结构的剖面图。

图42(a)、42(b)、42(c)是展示本发明第十五实施例的半导体器件中利用两层薄膜布线结构的典型结构的剖面图。

图43(a)、43(b)、43(c)、43(d)是展示本发明第十六实施例的制造半导体器件方法中的引线端处理工艺实例的局部放大剖面图，图43(a)是键合前，图43(b)是键合时，图43(c)是键合后，图43(d)是密封时。

图44(a)、44(b)、44(c)是展示本发明第十六实施例的制造半导体器件方法中的引线端处理工艺的另一实例的局部放大剖面图，用于与图43的引线端处理工艺进行比较，图44(a)是键合前，图44(b)是键合时，图44(c)是密封后。

图45(a)、45(b)、45(c)是展示本发明第十六实施例的制造半导体器件方法中的引线端处理工艺的再一实例的局部放大剖面图，用于与图43的引线端处理工艺进行比较，图45(a)是键合前，图45(b)是键合时，图45(c)是密封后。

图46是展示用于本发明第十七实施例的半导体器件(CSP)的弹性体(弹性结构)的着色规格的实例的弹性体规格表。

图47(a)-47(h)是展示本发明第十八实施例的半导体器件中的典型弹性体构成的示意图。

图48(a)-48(e)是展示本发明第十八实施例的半导体器件中的典型弹性体构成的示意图。

图49(a)和49(b)展示了本发明第十九实施例的弹性体的构架层和粘合层的厚度实例。

图50是展示图20所示半导体器件(CSP)的底层的底面的示图。

图51(a)、51(b)、51(c)、51(d)是展示本发明第二十一实施例的半导体器件结构实例的示意图，其中图51(a)是底面图，图51(b)是侧面图，图51(c)是局部切除的平面图，图51(d)是前视图。

图52(a)、52(b)、52(c)是展示图51所示半导体器件的结构实例的示意图，其中图52(a)是穿过图51中的线A-A的剖面图，图52(b)是穿过图51中的线B-B的剖面图，图52(c)是穿过图51中的线C-C的剖面图。

图53(a)、53(b)是展示图52所示半导体器件结构的剖面图，其中图53(a)是展示图52(b)中的D部分的示图，图53(b)是展示图52(c)中的E部分的示图。

图54(a)-54(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图54(a)、54(c)、54(e)是局部平面图，图54(b)、54(d)、54(f)分别是穿过A-A线的剖面图。

图55(a)-55(d)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图55(a)、55(c)是局部平面图，图55(b)、55(d)分别是穿过A-A线的剖面图。

图56(a)-56(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图56(a)、56(d)是局部平面图，图56(b)、56(e)分别是穿过A-A线的剖面图，图56(c)、56(f)分别是穿过B-B线的剖面图。

图57(a)-57(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图57(a)、57(d)是局部平面图，图57(b)、57(e)分别是穿过A-A线的剖面图，图57(c)、57(f)分别是穿过B-B线的剖面图。

图58(a)-58(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图58(a)、58(d)是局部平面图，图58(b)、58(e)分别是穿过A-A线的剖面图，图58(c)、58(f)分别是穿过B-B线的剖面图。

图59(a)、59(b)、59(c)是展示制造用于本发明第二十二实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图59(a)是侧视图，图59(b)平面图，图59(c)是前视图。

图60(a)、60(b)、60(c)、60(d)是展示本发明第二十三实施例的半导体器件的实例的示图，其中图60(a)是底面图，图60(b)是侧视图，图60(c)是平面图，图60(d)是前视图。

图61(a)、61(b)是展示本发明第二十三实施例的制造方法中完成密封时状态实例的示图。

图62(a)、62(b)、62(c)是图61(a)平面图的剖面图，其中图62(a)是展示平面A-A的剖面图，图62(b)是展示平面B-B的剖面图，图62(c)是展示平面C-C的剖面图。

图63(a)、63(b)、63(c)是展示本发明第二十三实施例的制造方法中完成密封时状态实例的示图，其中图63(a)是平面图，图63(b)是侧视图，图63(c)是底面图。

图64是根据本发明第二十三实施例的半导体器件中气体释放情况的示意图。

图65(a)-65(e)是展示本发明第二十四实施例的半导体器件结构的实例的示图，其中图65(a)是底面图，图65(b)是侧视图，图65(c)是平面图，图65(d)是前视图，图65(e)是穿过图65(c)中C-C线的剖面图。

图66(a)、65(b)、66(c)是展示本发明第二十五实施例的半导体器件结构的实例的示图，其中图66(a)是平面图，图66(b)是侧视图，图66(c)是底面图。

图67是展示制造本发明第二十五实施例的半导体器件方法中完成密封时状态实例的平面图。

图68(a)、68(b)是图67的平面图的剖面图。

图69(a)、69(b)是展示根据本发明第二十五实施例的制造方法中完成密封时状态实例的示图，其中图69(a)是底面图，图69(b)是展示去掉的半导体芯片的底面图。

图70是在本发明第二十五实施例的半导体器件中留有气体的状态实例的示图。

下面结合附图详细说明本发明。

实施例1

图1是透过本发明第一实施例的半导体器件(CSP)典型结构的密封部件的平面图。图2(a)至2(c)是展示图1所示半导体器件的结构的示意图，其中图2(a)是穿过图1中的线A-A的剖面图，图2(b)是穿过图1中的线B-B的剖面图，图2(c)是穿过图1中的线C-C的剖面图。图3(a，b，c，d)是展示用于图1所示半导体器件的部件的规格实例的规格表。图4是制造图1所示半导体器件的典型工艺的制造过程。图5是展示图4所示制造工艺的各阶段的典型处理条件的流程图。图6、图7和图8是展示制造用于本发明第一实施例的半导体器件(CSP)的薄膜布线基片的典型方法的局部平面图。图9(a)和9(b)是展示制造本发明第一实施例的半导体器件(CSP)的典型方法的示意图，其中图9(a)是展示弹性体固定情况的局部平面图，图9(b)是展示半导体芯片固定情况的局部平面图。图10是展示制造本发明第一实施例的半导体器件(CSP)的方法中切割位置实例的局部平面图。图11(a)和11(b)是展示制造本发明第一实施例的半导体器件(CSP)的方法中引线切割法实例的透视图。图12(a)、12(b)和12(c)是展示制造本发明第一实施例的半导体器件(CSP)的方法中弹性体固定状态实例的透视图。图13(a)和13(b)是展示制造本发明第一实施例的半导体器件(CSP)的方法中引线键合法实例的透视图。图27是展示图8所示薄膜布线基片的具体结构的局部放大示图。

根据图1和2所示的第一实施例的半导体器件(CSP11)是一种其封装尺寸接近芯片尺寸的小型结构。该器件包括：半导体芯片1，具有主表面1a和形成于主表面1a外围部分上的电极焊盘1b(连接端子或键合焊盘)；作为设置于半导体芯片1内部的外端子的突点电极2。焊盘形成于芯片的外围且突点电极设置于芯片内的这种结构此后将称为外围焊盘扇入CSP。

在外部端子为突点电极时，CSP11还是一种电极栅阵列。

下面说明这种CSP11的结构，这种CSP11包括：设置于半导体芯片1的主表面1a上的弹性体3(弹性结构)，用于使电极焊盘1b暴露出来；薄膜布线基片4，包括具有布线4d的基片主体4a，布线4d的一端通过引线1c与半导体芯片1的电极焊盘1b电连接，其另一端与突点电极2电连接，还包括暴露电极焊盘1b的开口4e及伸出这些开口4e和半导体芯片1之外的基片伸出部分4b；密封部件5，用于密封半导体芯片1的电极焊盘1b和薄膜布线基片4的引线4c；薄膜布线基片4的基片主体4a和基片伸出部分4b形成为单片结构。(关于本发明的目的，“布线”应理解为形成在载带上的部件，“引线”应理解为从包括布线的载带上突起的部件。)

示于图1的CSP11的平面图是示于图2的密封部件5的平面图，以便展示半导体芯片1的电极1b和薄膜布线基片4的引线4c。

因此，尽管示于图2的密封部件5实际上形成于示于图1的CSP11的薄膜布线基片4的开口4e中，但图1的CSP11的平面图略去了上述密封部件5(这也是此后实施例2-20的情况)。

在该第一实施例中，多个电极焊盘1b设置于与矩形半导体芯片1的主表面1a的纵向成直角的两短边(此后称为短边方向)的外围，作为外部端子的十二个突点电极2由此呈栅形设置于半导体芯片1内。

因此，每一个矩形开口4e形成于对应于薄膜布线基片4内面对半导体芯片1主表面的短边方向的外边缘位置。

结果，在半导体芯片1固定于弹性体3上时，通过薄膜基片4的开口4e暴露出面对半导体芯片1短边方向的多个电极焊盘1b，开口4e设置于相应的位置。

本发明第一实施例的CSP11的薄膜布线基片4包括具有布线4d的基片主体4a、两个开口4e和伸出基片主体4a及两个开口4e的基片伸出部分4b。

在半导体芯片1固定于弹性体3上时，基片主体4a、弹性体3和半导体芯片1叠置在一起，薄膜布线基片4的伸出部分4b呈砧形伸出半导体芯片1之外。

与布线4d电连接且其上将安装突点电极2的十二个突点区4f(图8(a))设置于基片主体4a上。

支撑半导体芯片1的弹性体3是绝缘弹性材料，设置于薄膜布线基片4和半导体芯片1之间。第一实施例的弹性体3包括伸出半导体芯片1外的伸出部分3b(弹性伸出部分)。组装CSP11后，弹性体3的预定侧面3a(这里，两侧面3a的方向与半导体芯片1的纵向相同)暴露于外部。

如图1或2(c)所示，在弹性体3固定于薄膜布线基片4上时，弹性体3中伸出半导体芯片1的弹性伸出部分3b位于薄膜布线基片4的基片伸出部分4b之上。

通过树脂密封半导体芯片1的电极焊盘1b和与这些焊盘相连的引线4c、半导体芯片1短边方向上的整个相对侧面1c、及接近半导体芯片1纵向上两相对侧面1c的两端部的区域，形成密封部件5。由于靠近半导体芯片1形成薄膜布线基片4的基片伸出部分4b，所以，密封树脂在密封部件5中的基片伸出部分4b和半导体芯片1之间形成桥(跨接)。

下面将参照图3(a，b，c，d)说明CSP11和每个部件的规格(材料，尺寸及厚度)。然而，应该明白，这些规格只是给出的实例，本发明并不限于这些实例。

作为薄膜布线基片4的基本材料的载带由聚酰亚胺树脂构成，其厚度为25-75微米。设置于薄膜布线基片4上的布线4d(包括引线4c和突点区4f)为18-25微米厚的铜箔。布线4d的两侧面上镀有1.5微米的Au镀层，或在电极焊盘1b的那一面和突点电极2那一面镀不同厚度的Au/Ni镀层，由此镀敷布线4d。

在用于第一实施例的薄膜布线基片4中，布线4d是单层结构，如图2(a)所示。也称为“单敷层背面布线”，其中布线4d只形成于载带基材(图6(a)中的载带基材4g)的下表面上。

弹性体3为三层结构(图47)，包括两面上具有粘合层3e的基层(构架层3d，也称为芯层)。其应用的实例有图3(a，b，c，d)所示的规格①和规格②。日本专利申请平9-149106给出了规格①的具体情况，日本专利申请平8-136159给出了规格②的具体情况。

用于第一实施例的弹性体3还是无色的，因此第一实施例的弹性体3是透光的有效透明结构。

从孔隙率和防水性能考虑，还要求弹性体3的基层(构架层3d)由多孔氟化物树脂构成，即要求用规格①的弹性体。

这里，由多孔氟化物树脂形成的弹性体3包括具有3维网状结构的构架层3d。

这种3维网状结构是通过纤维化合物的3维盘绕形成的无纺纤维。

作为形成密封部件5的密封材料的密封树脂为图3(a，b，c，d)所示的规格①或规格②。

在密封后的固化烘烤期间，由于溶剂的汽化，会在溶剂性液态树脂中形成空洞，因此要求采用规格①的树脂。

用于第一实施例的CSP11的密封树脂是挥发性相对高的材料。然而，通过在涂敷步骤中加长封装喷嘴(未示出)的移动时间(例如涂敷半导体芯片1一面上的六个电极焊盘1b的时间约为30秒)，或通过加热密封树脂，可以采用挥发性相对高的密封树脂，这样一来便可以在基片伸出部分4b和半导体芯片1间形成桥接。

另外，较好是采用含硅石树脂，以减少密封固化期间收缩产生的残余应力，更好是采用含至少50wt％硅石的树脂。

突点电极2的材料是Sn/Pb共晶焊料或其它高熔点焊料，或镀Au的Ni等，其直径为0.3-0.6mm。

第一实施例的CSP11(半导体器件)具有以下优点。

薄膜布线基片4的基片主体4a和基片伸出部分4b形成单片结构。由于基片伸出部分4b不是与基片主体4a分离的结构，所以不必由昂贵材料形成基片伸出部分4b。

因此，可以降低制造CSP11(半导体器件)的成本。

由于基片伸出部分4b伸出薄膜布线基片4的开口4e之外，所以，在通过开口4e涂敷密封树脂时，可以形成作为基片伸出部分4b和半导体芯片1之间桥接的密封部件5。

由于可以实现稳定的密封，所以可以提高密封性能，结果，耐湿性更可靠。

密封树脂至少含50wt％的硅石，所以，可以减小固化烘烤期间的收缩造成的残余应力。

因此，密封部件5的可靠性提高。

构成弹性结构的弹性体3的基层由多孔氟化物树脂构成，与半导体芯片1的纵向同方向的弹性体3的两相对侧面3a暴露于外部。由此，可以将回流期间吸收的潮汽造成的水蒸汽释放出来，回流性能改善，由于多孔氟化物树脂中氟化物的防水性能，可以防止水进入到CSP11中。所以，减轻了CSP11的电特性的退化。

下面将说明制造第一实施例的CSP11(半导体器件)的方法及由此实现的优点。

按图4所示顺序，参照图5的工艺条件说明该方法。

示于图9、10、12和13的弹性体3包括开口3c。这些图记载了制造以后将说明的第十六或十七实施例的制造CSP16，17的方法，但考虑到基本制造方法与第一实施例是相同的，所以第一实施例也使用图9、10、12和13。

首先，提供包括基片主体4a、基片伸出部分4b的薄膜布线基片4，其中基片主体4a包括布线4d，基片伸出部分4b伸出于引线4c与布线4d于其中连接的开口4e之外。

下面参照图6-8说明制造薄膜布线基片4的方法。

首先，制备图6(a)所示的包括聚酰亚胺树脂的载带基材4g。并在该基材4g的上下表面上涂敷用于图7(b)所示的粘附铜箔的粘合剂。

接着，如图6(b)所示，在载带基材4g的两面上以约相等的间隔形成输送载带用的预制孔4i。

接着，通过冲压在两面上形成十二个突点开口4j和两个布线连接孔4e，如图7(a)所示，并在载带基材4g上层叠铜箔4h，如图7(b)所示。

如图8(a)所示，通过腐蚀将铜箔4h加工成要求图形。由此形成突点区4f和电源线4k。

镀敷铜箔4h后，为了使前述镀金电反应，必须将相邻的电源线4k连接在一起。

腐蚀铜箔4h形成布线图形后，为铜箔4h镀金。这种金层的规格正是图3(a，b，c，d)所示的那种布线镀层。它可以是厚度为1.5微米(示于图3(a，b，c，d)中的布线镀层①)的镀金层、有不同镀层厚度的金/镍(示于图3(a，b，c，d)中的布线镀层②)或其它类型的镀层。

然后，如图11(a)所示，用切割机6的冲压模具6a切割如图8(a)所示连接在一起的布线引线，以便分离如图8(b)所示的引线4c。

关于冲压模具6的切割刀片的宽度，要求使用宽度为50-200微米更好为100-150微米的小切割刀片，以便在如图11(b)的切割后将引线4c成型为束状41。

通过利用125微米的小切割刀片，可以以125微米的尺寸形成引线4c的切割部分，结果，在安装半导体芯片1(图1)时，可以缩短半导体芯片1和基片伸出部分4b间的距离。

因此，可以使密封部件5的密封区变窄，所以改善了密封性能。

另外，由于半导体芯片1和基片伸出部分4b间的距离可以缩短，所以能将CSP11小型化。

通过切割使引线4c成型为如图11(b)所示的束状41，制造如图8(b)所示的薄布线基片4。

下面参照图8和27说明用于第一实施例的薄膜布线基片4的具体结构。

如图27所示，围绕基片主体4a形成有效对应于基片主体4a的四个侧边的四个长孔4q。

形成这些长孔4q的目的是在切掉基片主体4a时减小截面积，使切割容易进行，并在清理时或切割为细长形的薄膜布线基片4时减轻形变。

在切割期间定位用的定位孔4p设置于基片主体4a的上下长孔4q外(根据该实施例总共设置三个孔，即一个上部长孔和两个下部长孔，但如果这些定位孔4p设置于上下长孔4q之外，其数目不限于这些)。

由与布线图形相同的铜箔构成的识别图形4n也设置于基片主体4a的上下长孔4q内。

这些识别图形4n用于在切割期间等识别薄膜布线基片4的位置，并且它们也可以在键合期间从薄膜布线基片4的反面(没有布线图形的一面)被识别。具体说，它们跨立在长孔4q的端部，以便能够从薄膜布线基片4的上表面和下表面被识别出来。

如图27所示的薄膜布线基片4包括相对于输送方向水平设置成行的多个基片主体4a，然而，也可以水平设置多行基片主体4a(例如两行)。

这种情况下，可以提高制造CSP11的效率。

随后进行图4所示的供应薄膜布线基片20和供应弹性体21，然后进行弹性体固定步骤22。

为了固定弹性体3，根据固定条件，如图5中给出的实例，如图9(a)所示连接薄膜布线基片4的基片主体4a和弹性体3。

以此方式，组装薄膜布线基片4和弹性体3。

在固定弹性体3时，弹性体3和基片主体4a间可以有如图12(a)、12(b)、12(c)所示的三种位置关系。

首先，图12(a)示出了基片主体4a的边缘伸出弹性体3一个伸出量P的情况。

图12(b)示出了基片主体4a的边缘与弹性体3的边缘对准的情况。图12(c)示出了基片主体4a比弹性体3短Q那么多的情况。

一般情况下，施加密封材料(这里是密封树脂)后的热固化期间，密封材料的挥发性成分产生挥发气体。由于这些挥发气体的比重小于密封材料的比重，所以挥发气体从密封材料上部脱出到外界。

然而，在超过此后将说明的P值预定范围，且弹性体3的边缘不超出基片主体4a的边缘(P＞300微米)时，由于基片主体4a的边缘挡住了上部，基片主体4a内部而不是边缘产生的挥发气体不能脱出密封材料外，这样这些残留的气体成为密封材料中的气泡。

热固化密封材料后，气泡中的挥发气体成分部分通过密封材料中的细间隙(分子间)脱出，所以可以减小气泡的内压。

于是在密封材料产生气泡的地方形成了空洞、

空洞形成了应该用密封材料填充的未填充空间，并且空洞对半导体器件的耐湿性和温度循环可靠性有不良影响。

因此，要求P值在0≤P≤300微米的P值预定范围内，较好在0≤P≤100微米，以便挥发气体的脱出路径不被基片主体4a阻挡，所产生的挥发气体可以释放到密封材料外。

如果这样，则不会在密封材料中形成空洞。

另一方面，在此后将说明的Q值预定范围过大，且弹性体3边缘超出基片主体4a边缘(Q＞100微米)时，由于引线4c的部分由弹性体3固定，这样一来，在键合引线4c时不能形成正确有布线结构。这对温度循环可靠性有不良影响。

因此，要求弹性体3的边缘相对于基片主体4a边缘的位置在例如0≤Q≤100微米的Q值预定范围内，较好是在0≤Q≤50微米，以便可以正确地键合引线4c。

因此，通过确保P和Q在预定范围内，可以制造密封材料中没有空洞的高可靠CSP11，并且能够正确键合引线4c。

随后，进行第23步(图4)供应芯片，提供在主表面1a的外围上具有电极焊盘1a的半导体芯片1，如图2(a)所示。根据图5所示芯片固定条件进行如图4所示的芯片固定步骤24。

这里，在芯片固定步骤24，如图2(a)所示，半导体芯片1的主表面1a与弹性体3连接，但半导体芯片1的电极焊盘1a暴露于薄膜布线基片4的开口4e中，如图1所示。

具体说，如图9(b)所示，半导体芯片1固定于弹性体3的上部。

然后，根据图5所示的后芯片固定固化条件进行图4所示的弹性体固化烘烤步骤25，以便提高弹性体3与半导体芯片1间的连接强度。

接着，根据图5所示的内引线连接条件，进行图4所示的内引线连接步骤26。图5示出了两组内引线连接条件①和②，然而，内引线连接条件不限于这些。

首先，如图13(a)所示，焊头7降低到预定位置，然后焊头7将薄膜布线基片4的一根引线4c压到半导体芯片1的相应电极焊盘1b上，从而将引线4c与电极焊盘1b电连接。

第一实施例的键合方法是单独键合。

键合后，利用焊头7将引线4d向上推，使之刚好位于电极焊盘1b之上。如果将引线4c的锥形端部产生的应力除以基片主体4a边缘产生的应力得到的值定义为抗弯强度比α，则此抗弯强度比α由以下表达式根据锥形引线4c的尺寸给出：

α＝：L×(K-J)/(M×K)  (图13(a))

因此将4c的尺寸和形状设计为使抗弯强度比α在1.0-1.75的范围内。

然后，如图4所示，供应作为密封材料的密封树脂，即进行第27步供应密封材料。

具体说，利用图3(a，b，c，d)的密封材料规格中所示的密封材料(密封树脂)进行图4所示的树脂密封步骤28。

该步中，可以通过利用封装喷嘴(未示出)的封装方法从图1所示的薄膜布线基片4的开口4e滴下密封树脂，密封半导体芯片1的电极焊盘1b和薄膜布线基片4的引线4c，从而形成密封部件5。对于一面上的开口4e来说，滴树脂的时间例如可以是30秒。

由于在第一实施例的CSP11中可以以桥形密封基片伸出部分4b和半导体芯片1间的空间，所以可以进行稳定的树脂密封步骤28，并且因此密封部件5的耐湿性更可靠。

接着，根据图5所示的后密封固化条件，进行图4所示的密封材料固化烘烤步骤29。

另外，进行电极供应步骤30(图4)，将图3(a，b，c，d)的突点电极规格所示的突点电极材料提供给突点开口4j(图7(a))。

然后，根据图5所示的形成突点的回流条件，进行图4所示的突点形成步骤31。

进行突点形成步骤31，把供应电极材料得到的材料通过回流炉延展到基片主体4a的开口4j中，未示出。

这样一来电连接了布线4d与突点电极2，如图1和2所示。

在根据第一实施例形成突点电极2时，即使CSP11吸收了潮汽，并经过回流，弹性体3预定方向的侧面3a(这里，为与半导体芯片1的纵向相同方向上的两相对侧面3a)暴露于外，以便回流期间产生的水汽可以通过弹性体3散发到外部。

因此，提高了回流容差。

接着，进行标记步骤32(图4)，标记产品(CSP11)的数目。

然后，在图10所示的切割位置8进行图4所示的切割步骤33，以便得到要求尺寸的不同CSP11。

实施例2

图14是穿过根据本发明第二实施例的半导体器件(CSP)典型结构的密封部件的平面图。图15(a)至15(c)是展示图14所示半导体器件的结构的示意图，其中图15(a)是穿过图14中的线A-A的剖面图，图15(b)是穿过图14中的线B-B的剖面图，图15(c)是穿过图14中的线C-C的剖面图。

第二实施例的CSP12(半导体器件)是象第一实施例的CSP11那样的外围焊盘扇入(fan-in)CSP。它基本上具有与CSP11相同的结构，然而，与第一实施例的不同在于，图4所示突点形成步骤31后的切割步骤33，在形成于伸出部分4b上的密封部件5的区域中，基片伸出部分4b和密封部件5被同时切割成所要求的尺寸。以此方式，CSP12甚至可以制成比图1所示CSP11更小型。

为达到这样的效果，必须采用具有低硅石比的低硅石密封树脂作密封树脂。具体说，密封树脂中硅石(填料)的比必须在0-50wt％的范围内，较好在0wt％。

这里所述的硅石是极硬的，但它可以降低图4所示密封材料固化烘烤期间密封树脂的残余应力。

第二实施例的CSP12结构和其制造方法的其余特点与第一实施例的CSP11相同，所以这里不再重述。

第二实施例的CSP12和其制造方法的优点如下。

第一，在形成于基片伸出部分4b的密封部件5的区域中，基片伸出部分4b和密封部件5同时被切割成所要求的尺寸。由于不管密封树脂在基片伸出部分4b中的延展程度如何(形成于基片伸出部分4b上的密封部件5的尺寸)，都进行这样的切割，所以可以将CSP12制造得更小型。

密封树脂中硅石的比例很低，密封树脂硬化后，密封部件5的硬度可以降低，所以可以延长用于切割基片伸出部分4b和密封部件5的切割模具的寿命。

第二实施例的CSP12及其制造方法的其它优点与第一实施例的CSP11相同，所以这里不再重述。

实施例3

图16是展示穿过根据本发明第三实施例的半导体器件(CSP)典型结构的密封部件的平面图。图17(a)至17(c)是展示图16所示半导体器件的结构的示意图，其中图17(a)是穿过图16中的线A-A的剖面图，图17(b)是穿过图16中的线B-B的剖面图，图17(c)是穿过图16中的线C-C的剖面图。

第三实施例的CSP13(半导体器件)是象图14和15所示的第二实施例的CSP12那样的外围焊盘扇入CSP。它基本上具有与CSP11相同的结构，然而，与第二实施例CSP12的不同在于，图4所示树脂密封步骤28，对在如图17(c)所示的半导体芯片1的纵向上的两相对侧面1c进行树脂密封步骤28及第一实施例的树脂密封步骤28。

在对半导体芯片1纵向上的两相对侧面1c进行树脂密封步骤28期间，第一实施例的密封材料固化烘烤步骤29后，暂时将CSP13的上表面和下表面反过来。

然后，从半导体芯片1的下表面(相对主面1a的反面)再向在半导体芯片1的纵向上的两相对侧面1c及邻近的基片伸出部分4b上施加密封树脂，重复树脂密封步骤28。

随后，在图4所示的切割步骤33中，同时将基片伸出部分4b、弹性体3的弹性伸出部分3b及形成于其中的密封部件5切割成要求尺寸。

所以，在第三实施例的CSP13中，对图17所示的半导体芯片1的所有四个侧面1c进行树脂密封步骤28，由此在半导体芯片1的所有四个侧面上形成密封部件5。

第三实施例的CSP13的结构和其制造方法的其余特点与第二实施例的CSP12相同，所以这里不再重述。

第三实施例的CSP13和其制造方法的优点如下。

在CSP13中，半导体芯片1的所有四个侧面皆为树脂所覆盖，所以提高了半导体芯片1的密封性能(这里是指耐湿性)。

所以可以获得小型且高可靠的CSP13。

第三实施例的CSP13及其制造方法的其它优点与第二实施例的CSP12相同，所以这里不再重述。

实施例4

图18是展示穿过根据本发明第四实施例的半导体器件(CSP)典型结构的密封部件的平面图。图19(a)至19(c)是展示图18所示半导体器件的结构的示意图，其中图19(a)是穿过图18中的线A-A的剖面图，图19(b)是穿过图18中的线B-B的剖面图，图19(c)是穿过图18中的线C-C的剖面图。

第四实施例的CSP14(半导体器件)是象图16和17所示的第三实施例的CSP13那样的外围焊盘扇入CSP。它基本上具有与CSP13相同的结构，然而，与第三实施例CSP13的不同在于，弹性体3与薄膜布线基片4的基片主体4a形成有基本相同的尺寸，如图18所示。

换言之，第四实施例的CSP14中的弹性体3不包括第一至第三实施例中的弹性体伸出部分3b。

因此，在利用与第三实施例的树脂密封步骤28相同的方法进行树脂密封步骤28时，弹性体3的所有四个侧面3a及半导体芯片1的所有四个侧面1c皆为密封树脂所覆盖。

相应的，一起覆盖半导体芯片1和弹性体3的所有外侧面1c、3a，构成密封部件5，覆盖所有外侧面1c、3a的密封部件5还直接与薄膜布线基片4的基片伸出部分4b相连。

另外，弹性体3的所有表面皆为密封部件5、基片主体4a和半导体芯片1所覆盖。

第四实施例的CSP14结构和其制造方法的其余特点与第三实施例的CSP13相同，所以这里不再重述。

第四实施例的CSP14和其制造方法的优点如下。

在CSP14中，由于弹性体3的所有表面皆被覆盖，所以不能得到与弹性体3的侧面3a暴露时的相同优点。然而，由于覆盖了半导体芯片1和弹性体3的所有侧面1c、3a以形成密封部件5，且所有外围密封部件5直接与薄膜布线基片4的基片伸出部分4b相连，所以进一步提高了半导体芯片1的密封性能(耐湿性)。

第四实施例的CSP14及其制造方法的其它优点与第三实施例的CSP13相同，所以这里不再重述。

实施例5

图20是展示穿过根据本发明第五实施例的半导体器件(CSP)典型结构的密封部件的平面图。图21(a)至21(c)是展示图20所示半导体器件的结构的示意图，其中图21(a)是穿过图20中的线A-A的剖面图，图21(b)是穿过图20中的线B-B的剖面图，图21(c)是穿过图20中的线C-C的剖面图。

第五实施例的CSP15(半导体器件)是象图18和19所示的第四实施例CSP14那样的外围焊盘扇入CSP。它基本上具有与CSP14相同的结构，然而，与第四实施例CSP14的不同在于，除暴露电极焊盘1b的开口4e外，在对应于薄膜布线基片4的基片伸出部分4b中的半导体芯片1(图21(c))纵向上的两相对侧面的位置处设置密封开口4m，如图20所示。

具体说，在半导体芯片1的两侧上暴露电极焊盘1b的位置设置两开口4e，两相对密封开口4m设置于第四实施例的CSP14的薄膜布线基片4中与开口4e成直角的方向上。

因此，在进行图4所示树脂密封步骤28时，可以通过开口4e和密封开口4m从薄膜布线基片4的上表面施加密封树脂。

因此，由此键合方法，半导体芯片1的四个侧面1c皆为密封树脂所覆盖。

第五实施例的CSP15结构和其制造方法的其余特点与第四实施例的CSP14相同，所以这里不再重述。

第五实施例的CSP15和其制造的优点如下。

在CSP15中，由于通过开口4e和密封开口4m从薄膜布线基片4的上表面(一侧)施加密封树脂，由此进行树脂密封步骤28，所以不需要在树脂密封步骤期间将CSP15倒置，提高了生产率。

第五实施例的CSP15及其制造方法的其它优点与第四实施例的CSP14相同，所以这里不再重述。

实施例6

图22是展示穿过根据本发明第六实施例的半导体器件(CSP)典型结构的密封部件的平面图。图23(a)至23(c)是展示图22所示半导体器件的结构的示意图，其中图23(a)是穿过图22中的线A-A的剖面图，图23(b)是穿过图22中的线B-B的剖面图，图23(c)是穿过图22中的线C-C的剖面图。

第六实施例的CSP16(半导体器件)是象图14和15所示的第二实施例CSP12那样的外围焊盘扇入CSP。它基本上具有与CSP12相同的结构，然而，与第二实施例CSP12的不同在于，在弹性体3中也设置与薄膜布线基片4的开口对应的开口3c，以暴露半导体芯片1的电极1b，如图22所示。

具体说，CSP16中的弹性体3包括暴露电极1b的两个开口3c，和伸出这些开口3c和半导体芯片1的弹性体伸出部分3b(弹性结构伸出部分)。

因此，将弹性体3固定于薄膜布线基片4上时，能够对准这些部件中的两开口4e与3c的位置。

第六实施例的弹性体伸出部分3b绕弹性体3的整个外围设置。

第六实施例的CSP16中的树脂密封步骤28(图4)与第二实施例的树脂密封步骤28相同。

在弹性体3中设置且伸出开口3c的弹性体伸出部分3b具有防止密封树脂流动的隔墙的附加效果。

因此，在第六实施例的CSP16中，可以在图4所示的切割步骤33中同时切割薄膜布线基片4的基片伸出部分4b和叠置于其上的弹性体伸出部分3b，所以芯片封装可以制造成小型封装。

具体说，在切割步骤33中，将薄膜布线基片4和弹性体3的外形有效地切割成相同尺寸。

另外，在CSP16中，由于切割步骤33中没有切割树脂密封步骤28中形成的密封部件5，所以可以采用包括50wt％或更多硅石的密封树脂。

第六实施例的CSP16结构和其制造方法的其余特点与第二实施例的CSP12相同，所以这里不再重述。

第六实施例的CSP16和其制造的优点如下。

在CSP16中，设置于弹性体3中的弹性体伸出部分3b可以防止树脂密封步骤28期间密封树脂的泄漏。

由于围绕弹性体3的整个外围设置弹性体伸出部分3b，所以可以防止密封树脂泄漏到薄膜布线基片4的整个基片伸出部分4b上。

因此，切割步骤33中不需要切割密封树脂，且可以形成小型的CSP16的外形。

另外，由于切割步骤33中没有切割密封树脂，所以，可以采用包括50wt％或更多硅石的密封树脂。

由此可以减小图4所示树脂材料固化烘烤步骤29中密封树脂的收缩系数，减小密封树脂中的残余应力。

第六实施例的CSP16及其制造方法的其它优点与第二实施例的CSP12相同，所以这里不再重述。

实施例7

图24是展示穿过根据本发明第七实施例的半导体器件(CSP)典型结构的密封部件的平面图。图25(a)至25(c)是展示图24所示半导体器件的结构的示意图，其中图25(a)是穿过图24中的线A-A的剖面图，图25(b)是穿过图24中的线B-B的剖面图，图25(c)是穿过图24中的线C-C的剖面图。

第七实施例的CSP17(半导体器件)是象图23和24所示的第六实施例CSP16那样的外围焊盘扇入CSP。它基本上具有与CSP16相同的结构，然而，与第六实施例CSP16的不同在于，弹性体3制成相当厚，在组装CSP17时，弹性体3的弹性体伸出部分3b包围半导体芯片1的四个侧面，如图25(a)、25(b)和25(c)所示。

在CSP17中，由于弹性体3制作得厚，所以可以由多孔氟化物树脂构成弹性体3。

因此，第七实施例的CSP17中，固定半导体芯片1时，只由弹性体3的弹性体伸出部分3b(弹性结构伸出部分)包围外围侧面1c，如图25(c)所示。

图26展示了CSP17中的布线4d的布局。

下面说明图25(c)所示的固定半导体芯片1的方法。

为进行图4所示芯片固定步骤24，利用弹性体3为多孔氟化物树脂这样一个事实，将半导体芯片1推向弹性体3。

由于弹性体3是多孔氟化物树脂，所以可以用比较小的负载将它压缩。

因此，正位于半导体芯片1下的弹性体3的厚度可以制造成远小于半导体芯片1外围的厚度。

所以，半导体芯片1可以形成这样一种结构，即由围绕外围形成的弹性体伸出部分3b包围外围上的侧面1c。

然后，通过薄膜布线基片4的开口4e和弹性体3的开口3c施加密封树脂，以在半导体芯片1的两端形成密封部件5。

因此，CSP17中，通过将半导体芯片1压向弹性体3，在半导体芯片1纵向上的相对侧面的中心附近的区域被弹性体3的弹性体伸出部分3b覆盖，而没有被密封树脂密封，如图25(c)所示。

第七实施例的CSP17结构和其制造方法的其余特点与第六实施例的CSP16相同，所以这里不再重述。

第七实施例的CSP17和其制造方法的优点如下。

在CSP17中，由于弹性体3是多孔氟化物树脂，且由于正位于半导体芯片1下的弹性体3的厚度远小于半导体芯片1外围的厚度，所以可以将半导体芯片1固定成其外围上的侧面1c由弹性体伸出部分3b包围。

因此，弹性体伸出部分3b可以防止图4的树脂密封步骤28期间密封树脂流到外面，且不必切割密封树脂，所以可以制成小型的CSP17。

第七实施例的CSP17及其制造方法的其它优点与第六实施例的CSP16相同，所以这里不再重述。

实施例8

图28是展示穿过根据本发明第八实施例的半导体器件(CSP)典型结构的密封部件的平面图。图29(a)至29(c)是展示图28所示半导体器件的结构的示意图，其中图29(a)是穿过图28中的线A-A的剖面图，图29(b)是穿过图28中的线B-B的剖面图，图29(c)是穿过图28中的线C-C的剖面图。

第八实施例的CSP18(半导体器件)是象图14所示的第二实施例CSP12那样的外围焊盘扇入CSP。它基本上具有与CSP12相同的结构，然而，与第二实施例CSP12不同在于，在芯片安装侧上，在薄膜布线基片4的基片伸出部分4b的表面上，围绕开口4e设置敞开式矩形隔片34，以防止树脂密封步骤28(图4)中密封树脂的泄漏。

这些隔片34由硬化环氧涂层树脂等形成。

在CSP18中，由于在切割步骤33(图4)中没有切割密封步骤28中形成的密封部件5，所以可以采用包括50wt％或更多硅石的密封树脂作密封材料。

另外，在CSP18中，平行于半导体芯片1纵向的两相对侧面1c没有密封，而是暴露的。

第八实施例的CSP18结构和其制造方法的其余特点与第二实施例的CSP12相同，所以这里不再重述。

第八实施例的CSP18和其制造的优点如下。

在CSP18中，由于在薄膜布线基片4的基片伸出部分4b中设置隔片34，用以防止树脂密封步骤28中密封树脂的泄漏，所以不必切割密封树脂，可以制造小外形CSP18。

另外，由于切割步骤33中没有切割密封树脂，所以可以采用包括50wt％或更多硅石的密封树脂。

由此可以减小图4所示树脂材料固化烘烤步骤29中密封树脂的收缩系数，减小密封树脂中的残余应力。

第八实施例的CSP18及其制造方法的其它优点与第二实施例的CSP12相同，所以这里不再重述。

实施例9

图30是展示穿过根据本发明第九实施例的半导体器件(CSP)典型结构的密封部件的平面图。图31(a)至31(c)是展示图30所示半导体器件的结构的示意图，其中图31(a)是穿过图30中的线A-A的剖面图，图31(b)是穿过图30中的线B-B的剖面图，图31(c)是穿过图30中的线C-C的剖面图。

第九实施例的CSP19(半导体器件)是象图28所示的第八实施例CSP18那样的外围焊盘扇入CSP。它基本上具有与CSP18相同的结构，然而，与第八实施例CSP18不同在于，在芯片安装侧上，在薄膜布线基片4的基片伸出部分4b的表面上，设置隔片34，该隔片34形成为围绕基片伸出部分4b的整个外围的框形。

因此，第九实施例的CSP19中的弹性体3不包括弹性体伸出部分3b(图28)。

由于第九实施例的CSP19中，隔片34形成为在基片伸出部分4b的整个外围上的框形，所以，对半导体芯片1的所有四个侧面进行树脂密封步骤28。

第九实施例的CSP19结构和其制造方法的其余特点与第八实施例的CSP18相同，所以这里不再重述。

第九实施例的CSP19和其制造的优点如下。

在CSP19中，由于弹性体3的所有表面皆被覆盖，所以不能得到与弹性体3的侧面3a暴露出来时的相同优点。然而，由于覆盖了半导体芯片1和弹性体3的所有侧面1c、3a以形成密封部件5，且所有外围密封部件5直接与薄膜布线基片4的基片伸出部分4b相连，所以进一步提高了半导体芯片1的密封性能(耐湿性)。

第九实施例的CSP19及其制造方法的其它优点与第八实施例的CSP18相同，所以这里不再重述。

实施例10

图32是展示穿过根据本发明第十实施例的半导体器件(CSP)典型结构的密封部件的平面图。图33(a)至33(c)是展示图32所示半导体器件的结构的示意图，其中图33(a)是穿过图32中的线A-A的剖面图，图33(b)是穿过图32中的线B-B的剖面图，图33(c)是穿过图32中的线C-C的剖面图。

第十实施例的CSP40(半导体器件)是象图22所示的第六实施例CSP16那样的外围焊盘扇入CSP。它基本上具有与CSP16相同的结构，然而，与第六实施例CSP16的不同在于，除暴露电极焊盘1b的开口4e外，在薄膜布线基片4的基片伸出部分4b和弹性体3的弹性伸出部分3b上对应于半导体芯片1(图33(c))纵向上的两相对侧面的位置处设置的密封开口4m、3f。

具体说，在半导体芯片1的两侧上暴露电极焊盘1b的位置设置两开口4e和两相对开口3c，两密封开口4m和两密封开口3f设置于与开口4e和开口3c成直角的方向上的相对位置上，且形成的薄膜布线基片4和弹性体3形状基本相同。

因此，在进行图4所示的树脂密封步骤28时，可以通过开口4e、开口3c、密封开口4m和密封开口3f从薄膜布线基片4的上表面施加密封树脂。

因此，由此键合方法，半导体芯片1的所有四个侧面皆为密封树脂所覆盖。

而且，由于弹性体3包括伸出半导体芯片1的四个侧边之外的弹性体伸出部分3b，所以可以对半导体芯片1的所有四个侧面进行树脂密封步骤28。

第十实施例的CSP40结构和其制造方法的其余特点与第六实施例的CSP16相同，所以这里不再重述。

第十实施例的CSP40和其制造方法的优点如下。

在CSP40中，由于半导体芯片1的所有四个侧面皆被密封，所以提高了半导体芯片1的密封性能(耐湿性)。

另外，由于弹性伸出部分3b防止了树脂密封步骤28中密封树脂的泄漏，所以切割步骤33中不切割密封树脂，可以形成小外形CSP40。

由于可以从相同方向将密封树脂施加到四个位置上，即一个开口3c、一个开口4e、密封开口4m和开口3f，所以密封步骤容易进行，且提高了生产率。

第十实施例的CSP40及其制造方法的其它优点与第六实施例的CSP16相同，所以这里不再重述。

实施例11

图34是展示穿过根据本发明第十一实施例的半导体器件(CSP)典型结构的密封部件的平面图。图35(a)至35(c)是展示图34所示半导体器件的结构的示意图，其中图35(a)是穿过图34中的线A-A的剖面图，图35(b)是穿过图34中的线B-B的剖面图，图35(c)是穿过图34中的线C-C的剖面图。

第十一实施例的CSP41(半导体器件)是象图32所示的第十实施例CSP40那样的外围焊盘扇入CSP。它基本上具有与CSP40相同的结构，然而，与第十实施例CSP40的不同在于，在组装CSP41时，弹性体3形成得比CSP40的弹性体3厚，其厚度达到通过密封部件5由弹性体3的伸出部分3b包围半导体芯片1的四个侧壁的程度，如图35所示。

在CSP41中，由于弹性体3由多孔氟化物树脂构成，所以可以形成得很厚。

因此，第十一实施例的CSP41中，固定半导体芯片1时，通过密封部件5由弹性体3的弹性体伸出部分3b包围其外围上的外侧面1c，如图35(c)所示。

下面说明图35(c)所示的固定半导体芯片1的固定方法。

为进行图4所示芯片固定步骤24，利用弹性体3为多孔氟化物树脂这样一个事实，将半导体芯片1推向弹性体3。由于弹性体3是多孔氟化物树脂，所以可以用比较小的负载将它压缩。因此，正位于半导体芯片1下的弹性体3的厚度可以制造成远小于半导体芯片1外围的厚度。

所以，半导体芯片1可以形成这样一种结构，即由围绕外国形成的弹性体伸出部分3b包围外围上的侧面1c。

然后，通过薄膜布线基片4的开口4e和弹性体3的开口3c及薄膜布线基片4的密封开口4和弹性体3的密封开口3f施加密封树脂。

因此，密封部件5形成为半导体芯片1的主表面1a的外围和四个侧面1c间、及基片伸出部分4b、弹性伸出部分3b和半导体芯片1间的桥接。

第十一实施例的CSP41结构和其制造方法的其余特点与第十实施例的CSP40相同，所以这里不再重述。

第十一实施例的CSP41和其制造方法的优点如下。

在CSP41中，由于弹性体3是多孔氟化物树脂，且由于正位于半导体芯片1下的弹性体3的厚度远小于半导体芯片1外围的弹性体厚度，所以可以将半导体芯片1固定成其外围上的侧面1c由弹性体伸出部分3b包围。

因此，弹性体伸出部分3b可以防止图4的树脂密封步骤28期间密封树脂流到外面，且不必切割密封树脂，所以可以制成小外形的CSP41。

第十一实施例的CSP41及其制造方法的其它优点与第十实施例的CSP40相同，所以这里不再重述。

实施例12

图36是展示穿过根据本发明第十二实施例的半导体器件(CSP)典型结构的密封部件的平面图。图37(a)至37(c)是展示图36所示半导体器件的结构的示意图，其中图37(a)是穿过图36中的线A-A的剖面图，图37(b)是穿过图36中的线B-B的剖面图，图37(c)是穿过图36中的线C-C的剖面图。

第十二实施例的CSP42(半导体器件)是象图32所示的第十实施例CSP40那样的外围焊盘扇入CSP。它基本上具有与CSP40相同的结构，然而，与第十实施例CSP40的不同在于，电极焊盘1b形成于半导体芯片1的主表面1a的四侧的外围上。

由于分别于薄膜布线基片4和相应相同位置处的弹性体3中形成的四个开口4e和四个开口3c，半导体芯片1的四侧上的电极焊盘1b通过这些开口4e、3c暴露出来。

在树脂密封步骤28中，通过这些开口4e、3c施加密封树脂，以围绕四个开口4e、3c形成密封部件5。

第十二实施例的CSP42结构和其制造方法的其余特点与第十实施例的CSP40相同，所以这里不再重述。

第十二实施例的CSP42和其制造方法的优点如下。

在CSP42中，甚至电极焊盘1b设置于半导体芯片1的主表面1a的四侧的外围上时，也分别在薄膜布线基片4和弹性体3中形成四个开口4e和四个开口3c。因此，通过四个开口4e和四个开口3c进行树脂密封步骤28，可以使耐湿性更可靠，并可以得到小外形CSP42。

第十二实施例的CSP42及其制造方法的其它优点与第十实施例的CSP40相同，所以这里不再重述。

实施例13

图38是展示穿过根据本发明第十三实施例的半导体器件(CSP)典型结构的密封部件的平面图。图39(a)至39(c)是展示图38所示半导体器件的结构的示意图，其中图39(a)是穿过图38中的线A-A的剖面图，图39(b)是穿过图38中的线B-B的剖面图，图39(c)是穿过图38中的线C-C的剖面图。

第十三实施例的CSP43(半导体器件)是象图24所示的第七实施例CSP17那样的外围焊盘扇入CSP。它基本上具有与CSP17相同的结构，然而，与第七实施例CSP17的不同在于，电极焊盘1b形成于半导体芯片1的主表面1a的四侧的外围上。

因此，在薄膜布线基片4和弹性体3中的相应位置形成四个开口4e和四个开口3c，以暴露半导体芯片1的四侧上的电极焊盘1b。

在树脂密封步骤28中，通过这些开口4e、3c施加密封树脂，以围绕四个开口4e、3c形成密封部件5。

第十三实施例的CSP43结构和其制造方法的其余特点与第七实施例的CSP17相同，所以这里不再重述。

第十三实施例的CSP43和其制造方法的优点如下。

在CSP43中，通过分别在薄膜布线基片4和弹性体3中形成四个开口4e和四个开口3c，即使电极焊盘1b设置于半导体芯片1的主表面1a的四侧的外围上，也可以得到具有提高了耐湿性的小型CSP43。

由于可以在树脂密封步骤28中从相同方向向所有四个开口4e和3c施加密封树脂，所以密封步骤容易进行，且可以提高产生率。

另外，由于由弹性体伸出部分3b或密封部件5密封半导体芯片1的四个侧面，所以，可以提高半导体芯片1的密封性能(耐湿性)。

第十三实施例的CSP43及其制造方法的其它优点与第七实施例的CSP17相同，所以这里不再重述。

实施例14

图40(a)-40(c)是展示本发明第十四实施例半导体器件的不连接引线的典型结构的示意图，其中图40(a)是弯曲不连接引线情况的剖面图，图40(b)和40(c)是不弯曲不连接引线情况的剖面图。

根据第十四实施例，实施例1-13所示半导体器件(CSP)具有不连接引线35(未与半导体芯片1的电极焊盘1b连接的引线4c之一)。这种不连接引线35可以弯曲或也可以不弯曲。

由于不连接引线35的缘故，可以改变CSP的模式，以改变功能，通过选择连接或不连接相同布线图形的每根引线4c，可以设定不同布线结构4d。

因此，如果选择引线4c不连接，即，不连接引线35，通过键合步骤中的焊头(图13)进行任何类型的不连接。

选实施例7所示的CSP17作为实例，描述图40所示的不连接引线35。

然而，应该明白，相同的特点不仅可以应用到第七实施例，而且也可以应用到第一至第十三实施例。

在图40(a)所示的CSP17中，将不连接引线35弯向半导体芯片1的电极焊盘1b。

该工艺中，用焊头7将引线4c向下(在半导体芯片1的主表面1a的方向)压到使之未与电极焊盘1b接触的程度，代替键合步骤中用焊头7进行连接。

在图40(b)和(c)中，不弯曲不连接引线35。

图40(b)所示的CSP17表示不弯曲的不连接引线密封于密封部件5中的情况。

图40(c)中的CSP17表示没有弯曲的不连接引线35端部伸出密封部件5的状态。由于在密封树脂固化时，密封部件5的表面有点压缩，所以不连接引线35伸出。

从密封性能角度看，在半导体器件(CSP)包括不连接引线35时，要求不连接引线35在半导体芯片1的主表面方向弯曲，如图40(a)所示，但不是绝对必需弯曲，也可以不弯曲，如图40(b)和(c)所示。

第十四实施例的半导体器件(CSP)结构的其余特点与第一至第十三实施例相同，所以这里不再重述。

CSP不必包括第十四实施例中所述的不连接引线，可以根据CSP的功能使用这种未连接的引线35。

应该明白，不连接引线不仅可以应用于第七实施例，还可以应用于第一至第十三实施例。

下面说明从第十四实施例的半导体器件(CSP)得到的效果。

在CSP中，通过利用共用图形选择连接/不连接引线4c可以构成所要求的电路，所以不必为每种产品提供单独的布线图形。

因此，对不同CSP可以使用共用部件，所以可以降低CSP的制造成本。在CSP具有不连接引线35时，通过向半导体芯片1的电极焊盘1b弯曲不连接引线35，在树脂密封后，密封部件5的外面不会暴露有不连接引线35，所以提高了耐湿性。

另外，通过向半导体芯片1的电极焊盘1b弯曲不连接引线35，可以牢固地将不连接引线35密封于密封部件5内，甚至是密封部件5的表面被压缩的情况下也如此。

这可以减小对密封树脂的限制，增加可用的密封树脂数。

实施例15

图41(a)、41(b)、41(c)是展示本发明第十五实施例的半导体器件中利用单层表面布线的薄膜布线基片的典型结构的剖面图，图42(a)、42(b)、42(c)是展示本发明第十五实施例的半导体器件中利用两层布线的薄膜布线结构的典型结构的剖面图。

首先，尽管第一至第十四实施例的半导体器件(CSP)中的薄膜布线基片4的布线4d为仅形成于载带基材的反面上(弹性体侧)的单层布线，但第十五实施例的薄膜布线基片4既可以是布线仅形成于载带表面侧的单层表面布线，也可以是两层布线。下面将利用第一实施例(CSP11)、第二实施例(CSP12)和第七实施例(CSP17)为实例进行说明。

首先，图41展示了薄膜布线基片4为单层表面布线的情况。图41(a)展示了半导体器件的外部结构是载带结构的情况(例如，第一实施例的CSP11)。图41(b)展示了半导体器件的外部结构是密封外形的情况(例如，第二实施例的CSP12)。图41(c)展示了半导体器件的外部结构是弹性体结构的情况(例如，第七实施例的CSP17)。

这里，单层表面布线是形成于薄膜布线基片4的载带基材4g上表面上的布线4d，在载带基材4g上不包括突点区4f的点形成厚约10-30微米的为绝缘涂层的焊料抗蚀剂4r(图27)。

利用这种单层表面布线，由于焊料抗蚀剂4r的厚度只为10-30微米，相对较薄，所以抑制了突点电极2的突点区的焊料侵蚀，且减轻了突点电极2的固定高度的不一致。

图42展示了薄膜布线基片4具有两层布线的情况。图42(a)展示了半导体器件的外部结构是载带结构的情况(例如，第一实施例的CSP11)。图42(b)展示了半导体器件的外部结构是密封外形的情况(例如，第二实施例的CSP12)。图42(c)展示了半导体器件的外部结构是弹性体结构的情况(例如，第七实施例的CSP17)。

在两层布线的情况下，在薄膜布线基片的载带基材4g的上表面和反面上形成布线4d。上面和反面的布线4d借通孔4w电连接，在载带基材4g上表面上不包括突点区4f的点形成厚约10-30微米的为绝缘涂层的焊料抗蚀剂4r。

第十五实施例的半导体器件(CSP)结构的其余特点与第一至第十四实施例相同，这里不再重述。

CSP不必具有第十五实施例所述的两个单层表面布线和两层布线，可以仅有单层表面布线。另外，应该理解，这些特点不仅可以应用于第一、第二和第七实施例，还可以应用于第一至第十四实施例中的任一个。

根据第十五实施例，甚至在突点电极2数量增多，且进行复杂布线时，也可以通过通孔4w在载带基材4g的上面和反面上形成布线4d，以此可以进行复杂的布线。

所以，甚至在突点电极数增多时也可以制造CSP。

实施例16

图43(a)-43(d)是展示本发明第十六实施例的半导体器件制造方法中的引线端处理工艺的实例的局部放大剖面图，图43(a)是键合前，图43(b)是键合时，图43(c)是键合后，图43(d)是密封后。

图44(a)-44(c)是展示半导体器件制造方法中的引线端处理工艺的另一实例的局部放大剖面图，用于与图43的引线端处理工艺进行比较，图44(a)是键合前，图44(b)是键合时，图44(c)是密封后。

图45(a)-45(c)是展示制造半导体器件方法中的引线端处理工艺的再一实例的局部放大剖面图，用于与图43的引线端处理工艺进行比较，图45(a)是键合前，图45(b)是键合时，图45(c)是密封后。

第十六实施例涉及第一至第十五实施例所示半导体器件(CSP)中键合期间引线4c的端部处理。

下面利用第七实施例所述的CSP17作实例说明第十六实施例。

首先，在图44所示的比较例中，图44(a)所示的距离P相对较长，焊头7移动(下降)以进行如图44(b)所示的键合，然后，进行树脂密封步骤28(图4)，不对引线4c进行处理，以形成如图44(c)所示的密封部件5。

这种情况下，由于图44(a)所示的距离P相对较长，所以，键合后引线4c的整个端部完全密封于密封部件5内，如图44(c)所示。

在图45所示的比较例中，图45(a)所示的距离P相对较短。焊头7移动(下降)以进行如图45(b)所示的键合，然后，进行树脂密封步骤28(图4)，不对引线4c进行处理，以形成如图44(c)所示的密封部件5。

这种情况下，由于图45(a)所示的距离P相对较短，所以，不进行键合后引线4c的端部处理，所以键合后引线4c的端部伸出密封部件5外，所以其暴露于外，如图45(c)所示。

另一方面，在图43所示的第十六实施例的CSP17中，焊头7向下向着半导体芯片1的电极焊盘1b直线下降，然后，电极焊盘1b和薄膜布线基片4的引线4c借助焊头7的压力作用电连接，如图43(b)所示。然后，在引线4c的端部方向(水平位移)实际平行于半导体芯片1的主表面1a移动焊头7，如图43(c)所示。

具体说，键合后，撤去焊头7的压力，焊头7的端部在引线4c端部方向位移一定量(例如，10-300微米，但较好是30-200微米)，然后进行树脂密封步骤28，以形成密封部件5，如图43(d)所示。因此，可以减小引线4c端部附近的飞溅角(splash angle)。

在对引线4c端部进行处理时，在撤掉焊头7的压力的同时焊头7可以首先抬高一定量(如5-100微米，但较好是10-60微米)，然后在引线4c端部方向水平位移一定量(如10-300微米，但较好是30-200微米)。

关于引线4c的端部处理，仅在与伸出引线4c的长度L和弹性体3的厚度E相比至少距离P相对较短(如P≤L-E，但较好是P≤L-E-100微米)时，焊头7可以在引线4c端部方向移动一定量(如300微米，但较好是30-200微米)。在不满足关于图43(a)所示的P、L、E的条件时，不必对引线4c的端部进行处理。

而且，应该理解，在不管图43(a)所示的距离P、长度L和厚度E时，尤其不必对引线4c的端部进行处理。

第十六实施例的半导体器件(CSP)的其余特点与第一至第十五实施例相同，所以这里不再重述。

第十六实施例所述的引线4c的端部处理不是必需的，可以省去。

应该理解，这些特点不仅可以应用于第七实施例，也可以应用于第一至第十五实施例中的任一个。

根据第十六实施例，关于引线4c的连接，不管半导体芯片1上的电极焊盘1b的位置如何，甚至在键合要求长度较长的引线4c时，也可以防止引线4c的额外长度的端部比在半导体芯片的上表面(主表面1a)所必需的更突出。

因此，甚至在引线4c和电极焊盘1b的树脂密封步骤28形成密封部件5后，也可以防止引线4c的端部暴露于密封部件外，所以，可以使半导体器件(CSP17)的耐湿性更可靠。

实施例17

图46展示了用于本发明第十七实施例的半导体器件(CSP)的弹性体结构(弹性结构)的典型着色情况的弹性体规格。

在该实施例中，将说明着色的弹性体用于第一至第十六实施例所示半导体器件(CSP)的情况。

具体说，第一至十六实施例中的CSP的弹性体3是无色的，是透光的实际透明体。

另一方面，第十七实施例的弹性体3(弹性结构)在形成于构架层3d的两侧上的粘合层3e中包括着色剂(以后将说明的图47所述)。

着色弹性体3的规格的具体实例有图46所示的规格①和规格②。这里所用着色剂是碳。

按图46所示的着色弹性体规格①和规格②，构架层3d两侧上的粘合层3e含有着色剂，然而，本发明并不限于这种情况，只在一侧上形成的粘合层3e也可以含着色剂。

按第十七实施例的图46所示规格①和规格②，粘合层3e含有着色剂，但作为构架层3d的中间层也可以含有着色剂，或者，粘合层3e和构架层3d都可以含有着色剂。

换言之，即使包括弹性体3的各部分中至少一部分含有着色剂便已足够。

按图46的规格①和规格②，着色剂是碳颗粒，然而，着色材料并不限于此，可以是其它的无机颜料或有机染料。

按图46的规格①和规格②，着色剂是黑碳，但着色剂可以是红、兰、绿、粉红、黄、或其它颜色或中间色。

第十七实施例的半导体器件(CSP)的其余特点与第一至第十六实施例相同，所以这里不再重述。

应该注意，第十七实施例的CSP中的弹性体3不是绝对必须含有着色剂。

然而，通过使第十七实施例的弹性体3含有一定量的着色剂，可以降低弹性体3的透明度，而不会影响弹性体的一些基本特性，如弹性模量、热膨胀系数、阻燃性和吸湿性。

以此方式，半导体芯片1的电路可以是不透光的。所以，可以阻挡会引起半导体芯片1的误操作的紫外光等，增强CSP电路的稳定性。

利用碳作着色剂，可以以小添加量得到预定不透光效应。所以，可以将弹性体3的基本特性的退化抑制到最小。

另外，由于在弹性体3的至少一层粘合层3e而非构架层3d中引入着色剂，所以可以降低弹性体3着色的成本。

实施例18

图47(a)-47(h)是展示本发明第十八实施例的半导体器件中的弹性体具体构成的典型实例的示意图。图48(a)-48(e)是展示本发明第十八实施例的半导体器件中的弹性体具体构成的典型实例的构件图。图48(a)-(d)展示了三层结构，图48(e)展示了5层结构。

实施例18涉及第一一第十七实施例的半导体器件(CSP)中的弹性体3的每个构件的具体材料。

这里，图47(a)和48(a)-48(d)展示了弹性体3包括三层的情况，图48(a)展示了弹性体3包括五层的情况。

在五层结构中，在构架层3d和两(最外层)粘合层3e之间形成有另外的薄粘合层3e。根据第十八实施例，图48(e)展示了这五层结构的具体实例，但图47和48中，在构架层3d的两侧上形成薄膜层代替弹性体3的涂层时用这五层结构特别有效。

在其外层和下层为薄膜层的弹性体3中，利用这种五层结构进一步减小薄膜层(粘合层3e)的刚性。

所以，也可以降低弹性体3的刚性，因而，弹性体容易模制成引线4c的形状，并可以改善弹性体3的接触。

这里，弹性体3每个构件的材料不限于图47和48所示的第十八实施例的那些，弹性体可以是多层结构，层数不限于三或五。

较好是，用包括3维网状结构的多孔材料(这种多孔材料的具体结构见第一实施例)作构架层3d。

第十八实施例的半导体器件(CSP)的其余特点与第一至第十七实施例相同，所以这里不再重述。

实施例19

图49(a)和(b)是展示本发明第十九实施例的半导体器件的弹性体中构架层和粘合层的典型厚度的示图。

第十九实施例涉及第一至第十八实施例所示半导体器件(CSP)的弹性体(弹性结构)中的粘合层3e(图47和图48)和构架层3d的厚度。

图49展示了弹性体3包括三层的情况。

首先，弹性体3中，载带侧粘合层3g制作得比载带基材4g的布线4d厚(如至少为1.2倍或1.5倍)。

具体说，在例如布线4d的厚度为18微米时，载带侧粘合层3g的厚度至少为21.6微米，或较好至少为27微米。

另外，在例如布线4d的厚度为25微米时，载带侧粘合层3g的厚度至少为30微米，或较好至少为37.5微米。

图49(a)展示了载带侧粘合层3g与芯片侧粘合层3h有相同厚度的情况。例如，这两层的厚度为30微米，作为中间层的构架层3d的厚度为100微米。

如果布线层4d的厚度例如为18微米，由于上下粘合层3e的厚度(这里为载带侧粘合层3g和芯片侧粘合层3h)为30微米，且构架层3d的厚度为100微米，所以弹性体3的总厚度为160微米。

图49(b)展示了载带侧粘合层3g(邻近薄膜布线基片的粘合层)比芯片侧粘合层3h厚的情况。例如，载带侧粘合层3g的厚度为75微米，芯片侧粘合层3h的厚度为50微米，作为中间层的构架层的厚度为25微米。

如果布线层4d的厚度例如为18微米，由于载带侧粘合层3g的厚度为75微米，芯片侧粘合层3h的厚度为50微米，且构架层3d的厚度为25微米，所以弹性体3的总厚度为150微米。

应该注意，图49给出的厚度仅为一个实例，本发明并不限于此。

第十九实施例的半导体器件(CSP)的其余特点与第一至第十八实施例相同，所以这里不再重述。

而且，载带侧粘合层3g和芯片侧粘合层3h的厚度可以相同或不同。

根据第十九实施例，通过将载带侧粘合层3g的厚度设成大于布线4d的厚度(至少为1.2倍，或至少1.5倍)，由于可以覆盖形成于载带侧基材4g的粘合表面上的布线4d的起伏，所以改善了载带侧粘合层3g的接触情况。这可以提高CSP的可靠性。

另外，将载带侧粘合层3g和芯片侧粘合层3h设置成具有相同厚度，改善了载带基材4g和半导体芯片1间的接触情况，可以制造高效低成本的弹性体3。

最后，将载带侧粘合层3g的厚度设置成大于芯片侧粘合层3h的厚度，甚至可以在对弹性体整体所确定的厚度条件范围内，在由于布线层4d造成的载带粘合层3g起伏的情况下，也可以得到较好的接触。

实施例20

图50是展示本发明第二十实施例的半导体器件的下表面结构的基面图。

第二十实施例涉及第一至第十九实施例所示半导体器件(CSP)中的薄膜布线基片4的布线4d的宽度。

下面用第七实施例的CSP17作实例说明第二十实施例。

在图50的CSP17中，与形成于薄膜布线基片4上的布线4d的突点区4f连接的连接部分4s的布线宽度宽于远离连接部分4s的点处布线4d的布线宽度，连接部分4s的布线宽度随着离突点区4f的距离的增大而连续变窄。

具体说，从形成于载带基材4g(图27)上的突点区4f到达引线4c的布线4d中，与突点区4f连接的连接部分4s的布线宽度宽于远离这些连接部分4s的点处的布线4d的宽度，所以连接部分4s的布线宽度随着离突点区4f的距离增大而逐渐变窄。

在图50所示的CSP17中，所有十二个连接部分4s的布线宽度形成得较宽，这些宽连接部分4s随离突点区4f的距离的增大而连续变窄。

第二十实施例的半导体器件(CSP)的其余特点与第一至第十九实施例相同，所以这里不再重述。

然而，并非绝对必需形成第二十实施例所述的连接部分4s，可以略去它们。

在形成于载带基材4g上的布线中，从与突点区4f连接的连接部分4伸出且直接邻近引线4c的布线离开引线4c的距离较短。

因此，在负载加于引线4c和布线4d上时，应力集中于直接与引线邻近且与突点区4f连接的连接部分4s中。

因此，要求在形成连接部分4s时，这些直接邻近引线4c且与突点区4f连接的连接部分4s形成得宽于其它部件。

显然应该明白，本发明的这些特点不仅可用第七实施例，还可以用于第一-第十九实施例中的任一个。

根据第二十实施例，布线4d和突点区4f间的连接部分4s形成得较宽，所以应力不容易集中于这些连接部分4s上。

因此，温度循环期间，甚至在载带基材4g和布线4d因热收缩和膨胀变形时，布线4d和突点区4f间的连接部分4s也不会断开。

实施例21

图51(a)-51(d)是展示本发明第二十一实施例的半导体器件典型结构实例的示意图，其中图51(a)是底面图，图51(b)是侧面图，图51(c)是局部切除的平面图，图51(d)是前视图。图52(a)-52(c)是展示图51所示半导体器件的结构的示意图，其中图52(a)是穿过图51中的线A-A的剖面图，图52(b)是穿过图51中的线B-B的剖面图，图52(c)是穿过图51中的线C-C的剖面图。图53(a)、53(b)是展示图52所示半导体器件结构局部放大剖面图，其中图53(a)是展示图52(b)中的D部分的示图，图53(b)是展示图52(c)中的E部分的示图。图54(a)-54(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图54(a)、54(c)、54(e)是局部平面图，图54(b)、54(d)、54(f)分别是穿过A-A线的剖面图。图55(a)-55(d)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图54(a)、54(c)走局部平面图，图54(b)、54(d)分别是穿过A-A线的剖面图。图56(a)-56(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图56(a)、56(d)是局部平面图，图54(b)、54(e)分别是穿过A-A线的剖面图，图56(c)、56(f)分别是穿过B-B线的剖面图。图57(a)-57(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图57(a)、57(d)是局部平面图，图57(b)、57(e)分别是穿过A-A线的剖面图，图57(c)、57(f)分别是穿过B-B线的剖面图。图58(a)-58(f)是展示制造用于本发明第二十一实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图58(a)、58(d)是局部平面图，图58(b)、58(e)分别是穿过A-A线的剖面图，图58(c)、58(f)分别是穿过B-B线的剖面图。

第二十一实施例的半导体器件(CSP51)是象图24所示的第七实施例的CSP17那样的外围焊盘扇入CSP。它基本上具有与CSP17相同的结构，然而，与第七实施例不同之处在于，薄膜布线基片4不包括图24所示的基片伸出部分4b，而且作为弹性结构的弹性体3(图51(a))包括暴露于外的暴露部分3i，如图51(b)所示。

具体说，尽管第一至第二十实施例的CSP的结构中至少薄膜布线基片4包括伸出半导体芯片1的外围的基片伸出部分4b，但第二十一实施例的CSP51的结构中薄膜布线基片4不包括基片伸出部分4b。

因此，CSP51不包括设置于图24所示CSP17的弹性体中的弹性体伸出部分3b。

下面说明第二十一实施例的CSP51的具体结构。

CSP51包括：弹性体3(弹性结构)，其具有设置于半导体芯片1的主表面1a上的暴露部分3i，用于暴露电极焊盘1b(连接端子)；基片主体4a，其具有布线4d，布线4d的一端通过引线4c与电极焊盘1b电连接，布线4c的另一端与突点电极2(外部端子)电连接，薄膜布线基片4包括暴露电极焊盘1b的开口；及密封半导体芯片1的电极焊盘1b及薄膜布线基片4的密封部件5。

在图51所示的CSP51中，提供有20个突点电极2。

CSP51包括在图51(b)所示的两长侧面51a上的弹性体3(图51(a))的暴露部分3i，每个CSP51的两侧51a上皆具有四个暴露部分3i。

第二十一实施例的半导体器件(CSP)的其余特点与第七实施例的CSP17相同，所以这里不再重述。

下面说明制造第二十一实施例的CSP51的方法。

首先，如图54和图55所示，制备与包括布线4d的基片主体4a连接的弹性体3，形成包括与布线4d连接的引线4c的开口4e，并制备薄膜布线基片4(图55(c))，其中基片主体4a借助弹性体3的支撑体3j支撑于基片框4t上。

下面参照图54和55说明制造薄膜布线基片4的方法。

制造图54(a)所示的包括聚酰亚胺树脂的载带基材4g。在载带基材4g的上表面、下表面或上下表面上涂敷粘合剂，以粘合铜箔4h，如图54(c)所示。

接着，在载带基材4g的两侧上以大概相等的间距形成用于载带传输的标准孔4i。

然后，如图54(a)所示，形成20个突点开口4j。利用冲压模具在两侧上形成两个布线连接开口4e和两个长切孔4q，另外如图54(c)、54(d)所示在载带基材4g上层叠铜箔4h。

通过腐蚀将铜箔4h形成图54(e)所示要求形状，以便形成布线图形。

然后，将载带基材4g固定到弹性体3上，如图55(a)和55(b)所示。

用于第二十一实施例的弹性体3每侧包括四个长支撑部件3j(两侧总共八个)，如图55(a)所示。这些支撑部件3j跨着薄膜布线基片4的四个长孔4q，并且其长度足以到达基片框4t。

然而，支撑部件3j的数量不限于八个，可以为任何数目。

这些支撑部件3j的数量相当于CSP51的暴露部分3i的数量。

因此，将弹性体3固定于薄膜布线基片4上，弹性体3的主体固定于薄膜布线基片4的基片主体4a上，弹性体3的八个支撑部件3j设置成跨着薄膜布线基片4的长孔4q，以便将它们固定于基片框4t上。

然后，切割图55(a)所示的支撑基片主体4a的四个悬挂部件4u，以便借助弹性体3的支撑部件3j将基片主体4a支撑于基片框4t上。

换言之，图55(c)所示的薄膜布线基片4的基片主体4a借助固定于其上的弹性体支撑。

所以，如图55(c)、55(d)和图56(a)至56(c)所示，形成弹性体3固定于其上的薄膜布线基片4。

然后，通过薄膜布线基片4的开口4e暴露半导体芯片1的电极焊盘1b(图51)，并连接半导体芯片1的主表面1a和弹性体3。

换言之，如图56(d)至56(f)所示，半导体芯片1固定于弹性体3上。

然后，如图57(a)所示，电连接半导体芯片1(图51)的电极焊盘1b和薄膜布线基片4的相应引线4c。

然后，通过利用密封树脂的密封方法，进行树脂密封半导体芯片1的电极焊盘1b和薄膜布线基片4的引线4c的步骤28(图4)，以形成密封部件5，如图57(d)至57(f)所示。

还可以用传递模塑法进行树脂密封步骤28。

然后，在基片主体4a的突点开口4j上施加突点极性材料，使组件穿过回流炉(未示出)形成如图58(a)-(c)所示的突点电极2。

以此方式，电连接基片主体4a的布线4d(图51或52)与突点电极2。

然后，切割弹性体3的支撑部件3j，将它们与基片主体4a的基片框4t分割开，由此暴露通过切割支撑部件3j形成的弹性体3的暴露部分3i(图58(e))。

由此，可以制备图58(d)至(f)或图51所示的CSP51。

制造CSP51方法的其余特点与第七实施例的CSP17相同，所以这里不再重述。

应该理解，还可以将上述第十四至二十实施例的技术应用于第二十一实施例的CSP51。

第二十一实施例的CSP51及其制造方法的优点如下。

如果弹性体3的内部压力因形成突点电极时焊料回流期间水蒸汽和气体膨胀而升高，这种气体(蒸汽)通过图51(a)所示的气体释放通道36从弹性体3的暴露部分3i释放出来(气体可以从八个暴露部分3i中任一个中释放)。

换言之，气体可以通过弹性体3的暴露部分3i释放出来。由此，可以防止密封部件5破裂的爆玉米花现象的发生。

所以，提高了CSP51的可靠性。

制造第二十一实施例CSP51方法的其余优点与第七实施例的CSP17相同，所以这里不再重述。

实施例22

图59(a)-59(c)是展示制造用于本发明第二十二实施例的半导体器件的薄膜布线基片的方法的实例的示图，其中图59(a)是侧视图，图59(b)是平面图，图59(c)是前视图。

第二十二实施例的CSP52(半导体器件)是象图51所示的第二十一实施例的CSP51那样的外围焊盘扇入CSP。它基本上具有与CSP51相同的结构，然而，与第二十一实施例CSP51不同之处在于，弹性体3(图51(a))的所有侧面皆暴露于CSP52的侧面，如图59所示、

换言之，在CSP52中，完成制造后，弹性体3的所有侧面皆暴露出来作为暴露部分3i，如图59所示。

第二十二实施例的半导体器件(CSP)的其余特点与第二十一实施例的CSP51相同，所以这里不再重述。

应该明白，上述第十四到第二十实施例的技术也可以应用于第二十二实施例的CSP52。

第二十二实施例的CSP52及其制造方法的优点如下。

在CSP52中，由于弹性体3的整个侧面构成暴露部分3i，所以弹性体3的暴露表面积增大。

因此，由于弹性体3的暴露区3i的缘故加强了气体释放效应。所以，CSP52的可靠性进一步提高。

制造第二十二实施例CSP52及其制造方法的其余优点与第二十一实施例的CSP51相同，所以这里不再重述。

实施例23

图60(a)-60(d)是展示本发明第二十三实施例的半导体器件的实例的示图，其中图60(a)是底面图，图60(b)是侧视图，图60(c)是平面图，图60(d)是前视图。图61(a)、61(b)是展示本发明第二十三实施例的制造方法中完成密封时状态实例的示图。图61(a)是平面图，图61(b)是底面图。图62(a)-62(c)是图61(a)平面图的剖面图，其中图62(a)是穿过线A-A的剖面图，图62(b)是穿过线B-B的剖面图，图62(c)是穿过线C-C的剖面图。图63(a)-63(c)是展示本发明第二十三实施例的制造半导体器件方法中完成密封时状态实例的示图，其中图63(a)是平面图，图63(b)是侧视图，图63(c)是底面图。图64是将根据本发明第二十三实施例的半导体器件中气体释放情况实例的示意图。

第二十三实施例的CSP53(半导体器件)是象图51所示的第二十一实施例CSP51那样的外围焊盘扇入CSP。它基本上具有与CSP51相同的结构，然而，与第二十一实施例的CSP51的不同之处在于，只靠近半导体芯片1的两端形成密封部件5，如图60(a)所示。因此，该器件包括相当于弹性体3的整个侧面的暴露部分3i，和通过暴露靠近器件上下表面上外围部分左侧和右侧的中心的区域而形成的暴露部分3i，如图60(b)、60(c)所示。

换言之，在CSP53中，不对半导体芯片1的所有侧面1c进行树脂密封步骤28，而只在电极焊盘1b(图51)附近进行树脂密封步骤。

这里，图61和62展示了按制造CSP63的工艺完成了树脂密封步骤28后的结构。图61(a)是平面图，图61(b)是从底面看的底面图。

在半导体芯片1的短侧面1c上和长侧面1c的两端形成密封部件5，如图61(b)所示。由于密封部件5没有形成于侧面1c的中心附近，所以弹性体3的上下表面外围部件的左侧和右侧的中心附近区域是暴露的。

在第二十三实施例的CSP53中，弹性体3的形状基本与载带基材4g的形成相同，如图61所示。

换言之，弹性体3的形状制成有效地配合包括开口4e、长孔4q和悬挂部件4u的薄膜布线基片4的形状。

图63展示了在切割图61所示薄膜布线基片4的悬挂部件4u和弹性体3的悬挂片3k以隔开基片主体4a和基片框4t时树脂密封后的情况。

第二十三实施例的CSP53及其制造方法的其余特点与第二十一实施例的CSP51相同，所以这里不再重述。

应该明白，上述第十四至第二十实施例的技术也可以应用于第二十三实施例的CSP53。

第二十三实施例的CSP53及其制造方法的优点如下。

在CSP53中，弹性体3上下表面外围部件的左侧和右侧中心附近的区域是暴露的，由于在切割位置处附加的暴露部分3i使得弹性体3的暴露表面积增大。因此，在通过图64所示的气体释放通道36释放气体时，进一步加强了气体释放效果。

另外，通过形成形状基本上与载带基材4g相同的弹性体3，增强了CSP53中薄膜布线基片4的强度。所以，减少了CSP53的缺陷，提高了成品率。

第二十三实施例CSP53及其制造方法的其余优点与第二十一实施例的CSP51相同，所以这里不再重述。

实施例24

图65(a)-65(e)是展示本发明第二十四实施例的半导体器件结构的实例的示图，其中图65(a)是底面图，图65(b)是侧视图，图65(c)是平面图，图65(d)是前视图，图65(e)是穿过图65(c)中C-C线的剖面图。

第二十四实施例的CSP54(半导体器件)是象图51所示的第二十一实施例的CSP51那样的外围焊盘扇入CSP。它基本上具有与CSP51相同的结构，然而，与第二十一实施例的CSP51的不同之处在于，在图65(c)、65(e)所示的薄膜布线基片4上设置有暴露弹性体3的开口4v，且除图65所示的开口4v以外，不再有暴露弹性体3的位置。

在第二十四实施例的CSP54中，在薄膜布线基片4的基片主体4a内设置两个开口4v。

所以，当组装CSP54时，通过这些开口4v暴露弹性体3。因此，弹性体3的暴露部分3i由开口4v构成。在CSP54中，除开口4v外，不再有暴露弹性体3的位置。

换言之，如图65(a)至65(d)所示，在所有侧面1c上进行树脂密封步骤28，不暴露半导体芯片1的侧面1c。

在第二十四实施例的CSP54中，在薄膜布线基片4的基片主体4a上形成开口4v，这些开口可以形成于在组装了CSP54后使弹性体3暴露的任何位置处。

而且，开口4v数没有具体限定。

第二十四实施例的CSP54及其制造方法的其余特点与第二十一实施例的CSP51相同，所以这里不再重述。

应该明白，上述第十四到第二十实施例的技术也可以应用于第二十四实施例的CSP54。

第二十四实施例的CSP54及其制造方法的优点如下。

在CSP54中，对半导体芯片1的所有侧面1c进行树脂密封步骤28，所以，改善了半导体芯片1的密封性能。

所以，减少了半导体芯片1中的缺陷，提高了CSP54的可靠性。

另外，由于在薄膜布线基片4上设置开口4v，所以，甚至在对半导体芯片1的所有侧面进行了树脂密封步骤28后，也可以通过这些开口4v释放气体。

因此，加强了弹性体3气体的释放，改善了半导体芯片1的密封性能。

制造第二十四实施例CSP54的其余优点与第二十一实施例相同，所以这里不再重述。

实施例25

图66(a)、66(b)、66(c)是展示本发明第二十五实施例的半导体器件典型结构的示图，其中图66(a)是平面图，图66(b)是侧视图，图66(c)是底面图。图67是展示制造本发明第二十五实施例的半导体器件方法中完成密封状态实例的局部平面图。图68(a)、68(b)是穿过图67的局部平面图的剖面图。图69(a)、69(b)是展示根据本发明第二十五实施例的制造方法中完成密封时状态实例的示图，其中图69(a)是底面图，图69(b)是展示去掉的半导体芯片的底面图。图70是本发明第二十五实施例的半导体器件中气体释放情况实例的示图。

第二十五实施例的CSP55(半导体器件)是一种焊盘形成于芯片外围的结构，焊盘电极1b形成于芯片内和外，如图66所示。此后，将这种CSP称为扇入/扇出CSP。与第二十一实施例的CSP51的不同之处在于，电极焊盘1b设置于半导体芯片1的主表面1a的四周，作为外部端子的突点电极2设置于半导体芯片1的内部(基片主体4a)和外部(基片伸出部分4b)。

CSP55包括：弹性体3，弹性体3包括用于暴露设置于半导体芯片1主表面1a上的电极焊盘1b(连接端子)的暴露部分3i，和伸出半导体芯片1的外围的弹性体伸出部分3b；薄膜布线基片4，该基片4又包括具有布线4d的基片主体4a，布线4d的一端通过引线4c(图51)与电极焊盘1b电连接，其另一端与突点电极2电连接，还包括基片伸出部分4b，其上具有暴露电极焊盘1b(图51)的开口4e，这些伸出部分伸出开口4e和半导体芯片1之外；及密封半导体芯片1的电极焊盘1b和薄膜布线基处片4的引线4c的密封部件5。薄膜布线基片4和弹性体3按大概相同的尺寸形成，突点电极2设置于基片主体4a上。

因此，在CSP55中，薄膜布线基片4包括与基片主体4a及其外围以单片结构形成的基片伸出部分4b，突点电极2设置于半导体芯片1之外的这些基片伸出部分4b上。

图67至69展示了完成树脂密封步骤28后的CSP55的结构。图67是平面图，图68是剖面图，图69(a)是从底面看的底面图，图69(b)是通过半导体芯片1从底面看载带基材4g的示图。

基片主体4a和基片伸出部分4b通过形成基片主体4a的外围上的四个开口4e(图68(a))靠基片主体4a的四个角片的悬挂部件4u连接和支撑。

在基片伸出部分4b的外围，形成切割时用的四个长孔4q，基片伸出部分4b靠四外角片的悬挂部件4u支撑于基片框4t上。

第二十五实施例的弹性体3的形状形成为基本与图67所示的薄膜布线基片4的基片主体4a和基片伸出部分4b相配合，如图69(a)所示。

因此，设置由悬挂片3k(图69(b))支撑的弹性体伸出部分3b，其形状形为与基片伸出部分4b基本相同，形成与薄膜布线基片的开口4e有相同尺寸的四个开口3c。

密封部件5只形成于薄膜布线基片4的四个开口4e中，即，半导体芯片1的电极焊盘1b附近，如图68(a)所示，

因此，组装完成时，为扇入/扇出结构的CSP55中，除被半导体芯片1覆盖的部件(弹性体伸出部分3b)外，弹性体3的下表面上所有点及所有侧面1a皆为暴露的，构成暴露部分3i，如图66(b)、66(c)所示。

图66展示了树脂密封后的状态，其中在图67所示的薄膜布线基片4的基片伸出部分4b的角片的悬挂部件4u处切割半导体器件，以便将基片主体4a和基片伸出部分4b与基片框4t隔离开。

第二十五实施例的CSP54结构的其余特点与第二十一实施例的CSP51相同，所以这里不再重述。

下面说明制造第二十五实施例的CSP55的方法。

首先，形成包括布线4d的基片主体和在其外围上的基片伸出部分4b，将之与实际具有与基片伸出部分4b和基片主体4a相同形状的弹性体3连接，并制备包括开口4e的薄膜布线基片4，开口4e中包括与布线4d连接的引线4c。

然后，连接半导体芯片1的主表面1a与弹性体3，在薄膜布线基片4的开口4e中暴露半导体芯片1的电极焊盘1b(图51)。

将半导体芯片1的电极焊盘1b与薄膜布线基片4的相应引线4c电连接。

然后，对半导体芯片1的电极焊盘1b和薄膜布线基片4的引线4c进行树脂密封步骤28，形成密封部件5。

密封完成后的器件状态示于图67、图68和69。

然后，在基片主体4a和基片伸出部分4b上形成突点电极2，从而将它们与布线4d电连接。

切割图67所示的基片伸出部分4b的外角片处的四个悬挂部件4u，使基片主休4a和基片伸出部分4b与基片框4t隔离开。

切割后的器件状态示于图66(a)至66(c)。

制造第二十五实施例的CSP54的方法的其余特点与第二十一实施例的CSP51相同，所以这里不再重述。

应该明白，上述第十四到第二十实施例的技术也可以应用于第二十五实施例的CSP55。

第二十五实施例的CSP55及其制造方法的优点如下。

在CSP55中，甚至在扇入/扇出结构中，也可以通过穿过设置于弹性体3上的悬挂部件3k(图69(b))的气体脱出通道36释放出气体(蒸汽)，如图70所示。

由此防止了损伤密封部件5的的爆玉米花现象的发生，所以CSP55的可靠性提高。

第二十五实施例的CSP55及其制造方法的其余特点与第二十一实施例的CSP51相同，所以这里不再重述。

以上根据第一至第二十五实施例详细说明了本发明，然而，本发明并不限于这二十五个实施例，在本发明范围内可以有各种改形。

例如，在第一至第二十五实施例，图3(a，b，c，d)中所示构件的规格和图5所示工艺条件只是最佳条件的实例，本发明不限于图3(a，b，c，d)和图5所示的实例。

而且，在上述的第一至第二十五实施例中，所述的半导体芯片1是长形的，但半导体芯片1也可以是方形的。

设置于半导体芯片1上的电极焊盘1b不必设置于半导体芯片1的两端，可以设置于任何其它位置，这些位置位于半导体芯片1的主表面1a的外围。例如它们可以设置于整个外围部分上。

设置于半导体芯片1上的电极焊盘1b和突点电极2不限于12个或20个，可以为小于12、13-19或大于20。

薄膜布线基片4的开口4e和弹性体3的开口3c的形状不限于矩形，可以是能够暴露半导体芯片1的电极焊盘1b的其它形状。

上述第一到第二十五实施例所述的半导体器件(CSP)例如可用于DRAM(动态随机存取存储器)、S(同步)DRAM、S(静态)RAM、RAMBUS、快速存储器、ASIC(专用IC)、CPU(中央处理单元)或栅阵列。器件的典型应用是模块或卡件，但应该理解，它们也可以应用于除模块和卡件外的产品。

下面简述这里所公开的发明的主要优点。

(1)由于半导体器件(CSP)的薄膜布线基片的基片主体和基片伸出部分形成单片结构，所以不单独形成基片伸出部分，因此不必使用成本高的材料。所以，降低了器件的制造成本。

(2)通过在薄膜布线基片的开口之外设置基片伸出部分，在通过开口施加树脂密封时，密封部件形成为基片伸出部分和半导体芯片间的桥。以此方式，可以得到一个稳定的封装，提高密封性能，随之改善耐湿性。

(3)在形成突点电极后，由于弹性结构的预定方法的侧面暴露于外，所以，即使半导体器件吸收了湿汽后进行回流，回流期间产生水蒸汽也会通过弹性结构释放到外部，所以提高了回流容差。

(4)通过形成多孔氟化物树脂的弹性结构，回流期间产生的水蒸汽可以释放到外部，同时，借助氟化物树脂的防水性能防止湿汽渗透到半导体器件中。结果，减轻了半导体器件电特性的退化。

(5)通过在弹性结构中引入着色剂，可以降低弹性结构的透光性，但不影响弹性结构的基本物理特性。以此方式，可以将半导体芯片的电路与光屏蔽，阻挡会引起半导体芯片误操作的紫外光，半导体器件的工作稳定性提高。

(6)在薄膜布线基片中，通过布线和突点区间的连接，防止了连接处应力的集中。因此，即使由于温度循环期间由于布线与载带基材一起热收缩和膨胀而使布线变形，也可以防止布线和突点接触间连接部分4s处的引线断裂。

(7)通过在弹性结构中形成暴露部分，甚至是在弹性结构的内部压力因例如回流而升高，也可以从弹性结构的暴露部分中将气体释放到外部。以此方式，可以防止损害密封部件的爆玉米花现象等，所以半导体器件的可靠性提高。

Claims (29)

1.一种半导体器件，包括：

包括其主表面上的多个半导体元件和包括多个连接端子的半导体芯片，所说多个连接端子设置于所说半导体芯片外围上；

设置于所说半导体芯片的主表面上使所说连接端子暴露的弹性体；

形成于所说弹性体上的绝缘带，包括所说连接端子设置区域中的开口；

形成于所说绝缘带的表面上的多根引线，其一端与所说端子电连接，另一端设置于所说弹性体上；

形成于所说多根引线的另一端处的多个突点电极；及

密封所说半导体芯片的所说连接端子及所说引线的一端的树脂体；

其中所说绝缘带包括设置于所说半导体芯片内的第一部分和在所说多个连接端子设置于其中的所说半导体芯片的外围附近伸出所说半导体芯片外的第二部分。

2.如权利要求1所述的半导体器件，其中所说树脂体形成为所说绝缘带的所说第一部分和所说第二部分间的桥。

3.如权利要求2所述的半导体器件，其中所说第二部分用作防止所说树脂体流动的隔墙。

4.如权利要求1所述的半导体器件，还包括形成作为与所说绝缘带的所说第二部分中的所说绝缘带隔离体的隔片。

5.如权利要求1所述的半导体器件，其中所说弹性体包括设置于所说半导体芯片内的第一部分，和在所说多个连接端子设置于其中的所说半导体芯片的外围附近伸出所说半导体芯片外的第二部分，所说弹性体的所说第二部分设置于所说绝缘带的第二部分中。

6.如权利要求1所述的半导体器件，其中弹性体由多孔材料构成，所说弹性体侧面的部分是暴露的。

7.如权利要求1所述的半导体器件，其中所说绝缘带和所说弹性体的外部形状基本相同。

8.一种半导体器件，包括具有设置于基主表面的外围的连接端子的半导体芯片，还包括：

设置于所说半导体芯片的主表面上使所说连接端子暴露的弹性体；

薄膜布线基片，该基片包括其上具有布线的基片主体，布线的一端通过引线与所说连接端子电连接，另一端与作为外部端子的突点电极电连接，还包括具有使所说连接端子暴露出来的开口的基片伸出部分，该部分伸出所说开口和所说半导体芯片之外；及

密封部件，用于密封所说半导体芯片的所说连接端子，并密封所说薄膜布线基片的所说引线；

所说基片主体和所说薄膜布线基片的所说基片伸出部分形成单片结构。

9.如权利要求8所述的半导体器件，其中密封开口设置于所说薄膜布线基片的所说基片伸出部分中对应于所说半导体芯片的侧面的位置。

10.如权利要求8所述的半导体器件，其中所说密封部件由密封树脂构成，所说密封树脂中所含硅石是含不超过50％硅石的低硅石材料。

11.如权利要求8所述的半导体器件，其中设置阻挡片，用于防止在所说薄膜布线基片的所说开口周围进行树脂密封时密封树脂的泄漏。

12.如权利要求8所述的半导体器件，其中所说弹性体包括伸出所说半导体芯片的弹性伸出部分，所说弹性体的预定侧面是暴露的。

13.一种半导体器件，包括具有设置于其主表面外围上的连接端子的半导体芯片，还包括：

设置于所说半导体芯片主表面上的弹性体，具有暴露所说连接端子的开口，所说弹性体包括伸出所说开口和所说半导体芯片之外的弹性体伸出部分；

薄膜布线基片，该基片包括其上具有布线的基片主体，布线的一端通过引线与所说连接端子电连接，另一端与作为外部端子的突点电极电连接，还包括具有使所说连接端子暴露出来的开口的基片伸出部分，该部分伸出所说开口和所说半导体芯片之外；及

密封部件，用于密封所说半导体芯片的所说连接端子，并密封所说薄膜布线基片的所说引线；

所说基片主体和所说薄膜布线基片的所说基片伸出部分形成一种单片结构，所说薄膜布线基片和所说弹性体形成为大概相同的尺寸。

14.如权利要求13所述的半导体器件，其中所说半导体芯片固定成其侧面由所说弹性体的所说弹性体伸出部分包围。

15.如权利要求13所述的半导体器件，其中密封开口设置于所说薄膜布线基片的所说基片伸出部分中对应于所说半导体芯片的侧面的位置。

16.一种半导体器件，包括具有设置于其主表面外围上的连接端子的半导体芯片，还包括：

设置于所说半导体芯片主表面上使所说连接端子暴露的弹性体，具有暴露于外部的暴露部分；

薄膜布线基片，该基片包括其上具有布线的基片主体，布线的一端通过引线与所说连接端子电连接，另一端与作为外部端子的突点电极电连接，还包括暴露所说连接端子的开口；及密封部件，用于密封所说半导体芯片的所说连接端子，并密封所说薄膜布线基片的所说引线。

17.一种半导体器件，包括具有设置于其主表面外围上的连接端子的半导体芯片，还包括：

设置于所说半导体芯片主表面上使所说连接端子暴露的弹性体，具有暴露于外部的暴露部分，所说弹性体包括伸出所说半导体芯片外的弹性体伸出部分；

薄膜布线基片，该基片包括其上具有布线的基片主体，布线的一端通过引线与所说连接端子电连接，另一端与作为外部端子的突点电极电连接，还包括具有使所说连接端子暴露出来的开口的基片伸出部分，该部分伸出所说开口和所说半导体芯片之外；及

密封部件，用于密封所说半导体芯片的所说连接端子，并密封所说薄膜布线基片的所说引线；

所说薄膜布线基片和所说弹性体形成为大概相同的尺寸，所说突点电极形成于所说基片主体和所说基片突起部分中。

18.如权利要求10所述的半导体器件，其中暴露所说弹性体的开口设置于所说薄膜布线基片中。

19.如权利要求1所述的半导体器件，还包括不与所说半导体芯片的所说连接端子连接的不连接引线，所说不连接引线向所说连接端子弯曲。

20.如权利要求1所述的半导体器件，其中所说弹性体由多孔氟化物树脂形成，包括其上下表面上的粘合层。

21.如权利要求20所述的半导体器件，其中所说弹性体包括由三维网状结构形成的构架层。

22.如权利要求13所述的半导体器件，其中所说弹性体的两粘合层之一或全部含有着色剂。

23.如权利要求13所述的半导体器件，其中所说弹性体中，所说薄膜布线基片粘合层形成得较芯片粘合层厚。

24.如权利要求1所述的半导体器件，其中形成于所说薄膜布线基片上的布线中突点区的连接部分的布线宽度宽于远离所说连接部分位置处的布线宽度，随着与所说突点区距离的增大，所说连接部分的布线宽度连续变窄。

25.一种制造包括半导体芯片的半导体器件的方法，包括以下步骤：

制备薄膜布线基片，所说基片包括带有布线的基片主体和伸出开口之外的基片伸出部分，开口中引线连接到布线上并且与基片主体形成为单片结构；

连接所说薄膜布线基片的基片主体与弹性体；

连接所说半导体芯片的主表面与所说弹性体，以便在所说薄膜布线基片的所说开口中暴露半导体芯片的所说连接端子；

电连接所说半导体芯片的所说连接端子与所说薄膜布线基片的对应引线；

用包括含不超过50％硅石的低硅石材料的密封树脂，密封所说半导体芯片的所说连接端子及所说薄膜布线基片的所说引线，以形成密封部件；

电连接所说基片主体的布线，以便形成突点电极；及

同时切割基片伸出部分和形成于其中的密封部件成要求的外形尺寸。

26.如权利要求25所述的制造半导体器件的方法，其中在所说半导体芯片的所说连接端子与所说薄膜布线基片的相应引线电连接时，所说半导体芯片的所说连接端子与所说薄膜布线基片的所说引线通过焊头的压力作用连接后，所说焊头按所说引线端部的方向基本平行于所说半导体芯片的所说主表面移动。

27.一种制造半导体器件的方法，所说半导体器件包括半导体芯片，半导体芯片具有设置于其主表面的外围上的连接端子，所说方法包括以下步骤：

提供与包括布线的基片主体连接的弹性体，制备薄膜布线基片，所说薄膜布线基片中形成有开口，所说开口中引线与布线连接，所说基片主体由所说弹性体的支撑部件支撑于基片框上；

连接所说半导体芯片的主表面与所说弹性体，使所说半导体芯片的所说连接端子暴露于所说薄膜布线基片的所说开口中；

电连接所说半导体芯片的所说连接端子与所说薄膜布线基片的对应引线；

树脂密封所说半导体芯片的连接端子及所说薄膜布线基片的所说引线，以形成密封部件；

电连接所说基片主体的所说布线，以便形成突点电极；及

切割所说弹性体的支撑部件，以便将所说基片主体与所说基片框分离，暴露所说弹性体的暴露部分。

28.一种制造半导体器件的方法，所说半导体器件包括半导体芯片，所说方法包括以下步骤：

制备薄膜布线基片，所说薄膜布线基片包括带有布线的基片主体和伸出所说基片主体的外围之外的基片伸出部分，其中所说基片伸出部分和所说基片主体连接到有基本相同形状的弹性体上，并形成开口，所说开口中设置与所说布线连接的引线；

连接所说半导体芯片的主表面与所说弹性体，使所说半导体芯片的所说连接端子暴露于所说薄膜布线基片的所说开口中；

电连接所说半导体芯片的所说连接端子与所说薄膜布线基片的对应引线；

用密封树脂密封所说半导体芯片的连接端子及所说薄膜布线基片的所说引线，以形成密封部件；

电连接所说基片主体的所说布线，以便在所说基片主体和基片伸出部分上形成突点电极；及

从所说基片框上分离所说基片主体和所说基片伸出部分。

29.如权利要求18所述的制造半导体器件的方法，其中在利用密封树脂进行密封时，密封所说半导体芯片的侧面。

Images