[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3512655B2 - 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ - Google Patents

半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ

Info

Publication number
JP3512655B2
JP3512655B2 JP34210598A JP34210598A JP3512655B2 JP 3512655 B2 JP3512655 B2 JP 3512655B2 JP 34210598 A JP34210598 A JP 34210598A JP 34210598 A JP34210598 A JP 34210598A JP 3512655 B2 JP3512655 B2 JP 3512655B2
Authority
JP
Japan
Prior art keywords
tape
insulating tape
reinforcing
holes
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34210598A
Other languages
English (en)
Other versions
JP2000174071A (ja
Inventor
仲栄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34210598A priority Critical patent/JP3512655B2/ja
Priority to SG9905990A priority patent/SG82040A1/en
Priority to US09/451,116 priority patent/US6313526B1/en
Priority to CNB991277856A priority patent/CN1155079C/zh
Priority to KR10-1999-0054239A priority patent/KR100400857B1/ko
Priority to TW088120986A priority patent/TW490709B/zh
Publication of JP2000174071A publication Critical patent/JP2000174071A/ja
Priority to US09/799,550 priority patent/US6740966B2/en
Application granted granted Critical
Publication of JP3512655B2 publication Critical patent/JP3512655B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法並びに該半導体装置の製造に使用される補
強用テープに関する。半導体装置は、例えば帯状に形成
されたテープキャリアであり、長手方向に沿って折り曲
げ良好な複数の半導体デバイスが配置されたものであ
る。
【０００２】
【従来の技術】近年、中型や小型の液晶製品等に使用さ
れる半導体のパッケージには、小型化、軽量化および薄
膜化がますます要求されるようになっている。特に、額
縁サイズの小さい液晶パネルに用いられるドライバ半導
体のパッケージには、柔軟な折り曲げ性が要求される。
従来、このような半導体のパッケージには、ＴＣＰ（Ta
pe Carrier Package）タイプのものと、ＣＯＦ（Chip O
n Film）タイプのものとが採用されていた。
【０００３】ＴＣＰ用のテープキャリア１００は、図１
８（ａ）（ｂ）に示すように、帯状に長く形成された長
尺のテープキャリアであり、製造時の搬送および位置決
め等の取扱いを容易にするために、絶縁テープ１１１の
両側にスプロケットホール１０１が形成されている。テ
ープキャリア１００では、複数のデバイス１０２が長手
方向に沿って一定間隔で配置されており（ただし、図１
８では一つのデバイス１０２のみ示される）、各デバイ
ス１０２は、外形カットライン１０３で切り出され、単
独の半導体製品として使用される。また、各デバイス１
０２は、ＩＣチップ１０４と配線パターン１０５とを備
えており、さらに、ＩＣチップ１０４を搭載するための
デバイスホールと呼ばれる搭載用の開口部１０６を有す
る構成になっている。
【０００４】図１８（ｂ）に示すように、開口部１０６
へ引き出された配線パターン１０５の各配線（インナー
リード）１０７は、それぞれＩＣチップ１０４の対応す
る端子１０８と電気的に接続されている。ＩＣチップ１
０４と各配線１０７との接続部は、樹脂１０９によって
封止されている。また、使用の際に他の基板等と接続さ
れる端縁のコネクタ部を除き、配線パターン１０５の露
出部には、ソルダーレジスト１１０が塗布され、絶縁状
態が確保されている。
【０００５】一方、ＣＯＦ用のテープキャリア１２０
は、図１９（ａ）（ｂ）に示すように、短冊状またはシ
ート状に比較的短く形成されたテープキャリアであり、
基板とてして薄膜フィルム１２１を採用するために、別
の補強用フィルム１２２を接着剤１２６により薄膜フィ
ルム１２１の下側全面に貼り付けている。薄膜フィルム
１２１には、複数のデバイス１２３が一定間隔で配置さ
れており、各デバイス１２３は、外形カットライン１２
７で切り出され、単独の半導体製品として使用される。
【０００６】各デバイス１２３は、ＩＣチップ１２４と
配線パターン１２５とを備えているが、ＴＣＰ用のテー
プキャリア１００と異なり、ＩＣチップ１２４を搭載す
るための搭載用の開口部は有していない。すなわち、Ｉ
Ｃチップ１２４は、図１９（ｂ）に示すように、薄膜フ
ィルム１２１の表面上に設けられている。
【０００７】配線パターン１２５の各配線１２８は、そ
れぞれＩＣチップ１２４の対応する端子１２９と電気的
に接続されている。ＩＣチップ１２４と各配線１２８と
の接続部は、樹脂１３０によって封止されている。ま
た、使用の際に他の基板等と接続される端縁のコネクタ
部を除き、配線パターン１２５の露出部には、ソルダー
レジスト１３１が塗布され、絶縁状態が確保されてい
る。
【０００８】
【発明が解決しようとする課題】上記した従来のテープ
キャリアでは、製造時に以下の問題点が生じている。
【０００９】ＴＣＰ用のテープキャリア１００の場合、
薄膜化すると、テープキャリア１００自体の強度が非常
に柔らかくなり、引っ張り強度に対して弱くなることか
ら、搬送用のスプロケットホール１０１が破損し、製造
が困難になる。更に、各デバイス１０２を折り曲げて使
用する場合には、従来のテープキャリア１００自体の強
度が非常に硬いため、折り曲げ必要部分には、折り曲げ
用の穴１１３（図１８（ａ）参照）などを別途設ける必
要があり、その分、製造コストが高くなってしまう。
【００１０】また、デバイスホール１０６を有する構成
のため、インナーリード１０７がフリーとなる結果、Ｉ
Ｃチップ１０４と配線パターン１０５との接続不良が生
じやすくなる。そのため、配線パターン１０５の微細化
が困難になるという問題が生じている。
【００１１】また、テープキャリア１００では、絶縁テ
ープ１１１の上に予め接着剤１１２が塗布されており、
種々の穴を形成した後に接着剤１１２の上に銅箔を貼り
付け、所定のパターンにエッチングして配線パターン１
０５を配設している。このように接着剤１１２が塗布さ
れた状態で作業する必要があるので、作業上不便なもの
となっている。
【００１２】一方、ＣＯＦ用のテープキャリア１２０の
場合、薄膜フィルム１２１を使用しているが、スプロケ
ットホールを有していないので、製造時の搬送および位
置合わせ等がＴＣＰ用のテープキャリア１００に比べて
不便である。また、各デバイス１２３を外形カットライ
ン１２７で打ち抜いた後、補強用フィルム１２２を薄膜
フィルム１２１から引き剥がすための単品毎の作業が必
要になり、その分、作業が煩雑なものとなっている。
【００１３】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、折り曲げて使用可能な半導体
デバイスを提供でき、かつ、製造時の取扱いも容易な半
導体装置およびその製造方法並びに該半導体装置の製造
に使用される補強用テープを提供することにある。
【００１４】
【課題を解決するための手段】本発明の第１半導体装置
は、上記の課題を解決するために、帯状に形成され、所
定の配線パターンを複数配設した薄膜の絶縁テープと、
該絶縁テープ表面に長手方向に一定間隔で搭載され、前
記配線パターンに電気的に接続された半導体素子とを備
えた半導体装置であって、長手方向に沿って前記絶縁テ
ープの両側に、搬送用の一定間隔の穴を有する厚膜の補
強用部材を設けたことを特徴としている。
【００１５】上記の構成によれば、絶縁テープは薄膜に
形成されており、自由に折り曲げて使用可能な半導体装
置を提供できる。また、搬送用の一定間隔の穴を有する
厚膜の補強用部材が設けられているので、製造時の搬送
および位置合わせ等の際にも作業を良好に行える。
【００１６】半導体素子は、絶縁テープ表面に搭載され
ており、絶縁テープに半導体素子搭載用の開口部は形成
されていない。したがって、搭載用の開口部を設けた構
成に比し、半導体素子と配線パターンとを良好に接続で
き、配線パターンをより微細化できる。
【００１７】また、補強用部材の材料となるテープに、
規格化されているＴＣＰ用のテープの幅と同じ幅を有す
るテープを使用することとすれば、従来のＴＣＰの製造
に使用していた既存の設備をそのまま利用して、本半導
体装置を製造することができる。
【００１８】本発明の第２半導体装置は、上記の課題を
解決するために、第１半導体装置の構成において、前記
補強用部材は、さらに各隣接する半導体素子の間であっ
て、各半導体素子の搭載部および各配線パターンの配設
部の外側に設けられていることを特徴としている。
【００１９】上記の構成によれば、補強用部材は、各隣
接する半導体素子の間にも設けられているので、補強用
部材の補強性が増し、製造時の取扱いを一層容易なもの
にできる。一方、各半導体素子の搭載部および各配線パ
ターンの配設部には設けられていないので、各半導体素
子およびこれに接続された配線パターンを一つ一つの半
導体装置として切り出した後に、それぞれの半導体装置
から一つずつ補強用部材を取り除く必要がない。したが
って、製造工程を簡便にできる。
【００２０】本発明の第３半導体装置は、上記の課題を
解決するために、第１または第２半導体装置の構成にお
いて、前記絶縁テープの両端より外側に、前記補強用部
材の穴が配置されていることを特徴としている。
【００２１】上記の構成によれば、絶縁テープの両端よ
り外側に配置された補強用部材の穴によって、製造時の
搬送および位置合わせ等を行うことができる。また、絶
縁テープの幅を補強用部材の幅より狭くできるので、材
料コストを低減できる。
【００２２】本発明の第４半導体装置は、上記の課題を
解決するために、第１または第２半導体装置の構成にお
いて、前記絶縁テープは、両側に前記補強用部材の穴と
対応する搬送用の一定間隔の穴を有しており、前記絶縁
テープの穴と前記補強用部材の穴とが重なり合っている
ことを特徴としている。
【００２３】上記の構成によれば、絶縁テープの穴の周
囲と補強用部材の穴の周囲とを互いに接着させることが
できる。したがって、絶縁テープと補強用部材との接着
領域を広く確保でき、製造時の作業性を一層良好なもの
にできる。
【００２４】本発明の第１の半導体装置の製造方法は、
上記の課題を解決するために、厚膜の補強用テープの両
側に長手方向に沿って一定間隔で搬送用の第１穴群を形
成すると共に、該補強用テープの両側であって該第１穴
群より内側に長手方向に沿ってそれぞれ列をなす剥離用
の第２穴群を形成する第１の工程と、前記第１穴群の両
側の間隔より幅が狭い薄膜の絶縁テープを、前記第２穴
群を両側とも覆うように、前記補強用テープの内側部分
に貼付する第２の工程と、前記絶縁テープ上に所定の配
線パターンを長手方向に複数配設する第３の工程と、前
記絶縁テープ表面上に、それぞれ対応する配線パターン
と電気的に接続されるように、複数の半導体素子を長手
方向に一定間隔で搭載する第４の工程とを含む半導体装
置の製造方法であって、さらに、列をなす前記第２穴群
の各列の穴がつながるように、それぞれ第２穴群の各隣
接する穴にまたがる第３穴群を形成する工程を、前記第
３の工程前、前記第３の工程と第４の工程との間、また
は前記第４の工程後に含むことを特徴としている。
【００２５】上記の方法によれば、厚膜の補強用テープ
を薄膜の絶縁テープに貼り付け、該絶縁テープを補強す
る。また、補強用テープの第１穴群の穴を利用して絶縁
テープを搬送および位置合わせできる。したがって、折
り曲げて使用可能な半導体装置を製造するため薄膜の絶
縁テープを搬送等する場合も、搬送等の作業を良好なも
のにできる。
【００２６】また、列をなす第２穴群を補強用テープの
両側に形成した後、第３穴群を形成して、第２穴群の各
列の穴がそれぞれつながるようにしている。これによっ
て、後工程で第２穴群の両列に挟まれた補強用テープの
内側部分を絶縁テープから剥離させることができる。
【００２７】また、補強用テープに、規格化されている
ＴＣＰ用のテープの幅と同じ幅を有するテープを使用す
ることとすれば、従来のＴＣＰの製造に使用していた既
存の設備をそのまま利用して、本半導体装置を製造する
ことができる。
【００２８】本発明の第２の半導体装置の製造方法は、
上記の課題を解決するために、第１の半導体装置の製造
方法において、前記第３穴群を形成する工程の後、各列
の穴がつながった前記第２穴群の両列に挟まれた補強用
テープの内側部分を前記絶縁テープから剥離する工程を
含むことを特徴としている。
【００２９】上記の方法によれば、第２穴群の両列に挟
まれた補強用テープの内側部分を絶縁テープから剥離し
ている。したがって、各半導体素子およびこれに接続さ
れた配線パターンを一つ一つの半導体装置として切り出
した後に、それぞれの半導体装置から一つずつ補強用テ
ープを取り除く必要がない。それゆえ、製造工程を簡便
にできる。本発明の第３の半導体装置の製造方法は、上
記の課題を解決するために、第１の半導体装置の製造方
法において、前記半導体素子を樹脂封止した後、各列の
穴がつながった前記第２穴群の両列に挟まれた補強用テ
ープの内側部分を前記絶縁テープから剥離する工程を含
むことを特徴としている。
【００３０】上記の方法によれば、第２穴群の両列に挟
まれた補強用テープの内側部分を絶縁テープから剥離し
ている。したがって、各半導体素子およびこれに接続さ
れた配線パターンを一つ一つの半導体装置として切り出
した後に、それぞれの半導体装置から一つずつ補強用テ
ープを取り除く必要がない。それゆえ、製造工程を簡便
にできる。また、半導体素子を樹脂封止した後に剥離し
ているので、半導体素子の搭載工程を確実に行える。
【００３１】本発明の第４の半導体装置の製造方法は、
上記の課題を解決するために、厚膜の補強用テープの両
側であって後に形成する第１穴群より内側に長手方向に
沿ってそれぞれ列をなす剥離用の第２穴群を形成する第
１の工程と、前記補強用テープとほぼ同一幅の薄膜の絶
縁テープを、重ね合わせるように前記補強用テープに貼
付する第２の工程と、重ね合わせられた前記補強用テー
プおよび前記絶縁テープを同時に貫き、両テープの両側
に長手方向に沿って一定間隔で搬送用の第１穴群を形成
する第３の工程と、前記絶縁テープ上に所定の配線パタ
ーンを長手方向に複数配設する第４の工程と、前記絶縁
テープ表面上に、それぞれ対応する配線パターンと電気
的に接続されるように、複数の半導体素子を長手方向に
一定間隔で搭載する第５の工程とを含む半導体装置の製
造方法であって、さらに、列をなす前記第２穴群の各列
の穴がつながるように、それぞれ第２穴群の各隣接する
穴にまたがる第３穴群を形成する工程を、前記第４の工
程前、前記第４の工程と第５の工程との間、または前記
第５の工程後に含むことを特徴としている。
【００３２】上記の方法によれば、厚膜の補強用テープ
を薄膜の絶縁テープに貼り付け、該絶縁テープを補強す
る。また、補強用テープのみならず絶縁テープにも形成
された第１穴群の穴を利用して絶縁テープを搬送および
位置合わせできる。したがって、折り曲げて使用可能な
半導体装置を製造するため薄膜の絶縁テープを搬送等す
る場合も、搬送等の作業を良好なものにできる。
【００３３】また、絶縁テープと補強用部材との接着領
域を広く確保できるので、製造時の作業性を一層良好な
ものにできる。
【００３４】また、列をなす第２穴群を補強用テープの
両側に形成した後、第３穴群を形成して、第２穴群の各
列の穴がそれぞれつながるようにしている。これによっ
て、後工程で第２穴群の両列に挟まれた補強用テープの
内側部分を絶縁テープから剥離させることができる。
【００３５】また、補強用テープに、規格化されている
ＴＣＰ用のテープの幅と同じ幅を有するテープを使用す
ることとすれば、従来のＴＣＰの製造に使用していた既
存の設備をそのまま利用して、本半導体装置を製造する
ことができる。
【００３６】本発明の第５の半導体装置の製造方法は、
上記の課題を解決するために、厚膜の補強用テープの長
手方向に沿って一定間隔で配置される複数の部分であっ
て、後に配線パターンおよび半導体素子が形成される位
置を含む部分に第４穴群を形成する第１の工程と、前記
補強用テープとほぼ同一幅の薄膜の絶縁テープを、重ね
合わせるように前記補強用テープに貼付する第２の工程
と、重ね合わせられた前記補強用テープおよび前記絶縁
テープを同時に貫き、両テープの両側に長手方向に沿っ
て一定間隔で搬送用の第１穴群を形成する第３の工程
と、前記絶縁テープ上であって前記第４穴群と対応する
位置に、所定の配線パターンを長手方向に複数配設する
第４の工程と、前記絶縁テープ表面上であって前記第４
穴群と対応する位置に、それぞれ対応する配線パターン
と電気的に接続されるように、複数の半導体素子を長手
方向に一定間隔で搭載する第５の工程とを含むことを特
徴としている。
【００３７】上記の方法によれば、厚膜の補強用テープ
を薄膜の絶縁テープに貼り付け、該絶縁テープを補強す
る。また、補強用テープのみならず絶縁テープにも形成
された第１穴群の穴を利用して絶縁テープを搬送および
位置合わせできる。したがって、折り曲げて使用可能な
半導体装置を製造するため薄膜の絶縁テープを搬送等す
る場合も、搬送等の作業を良好なものにできる。
【００３８】また、絶縁テープと補強用部材との接着領
域を広く確保できるので、製造時の作業性を一層良好な
ものにできる。
【００３９】また、第４穴群を形成しているので、各半
導体素子およびこれに接続された配線パターンを一つ一
つの半導体装置として切り出した後に、それぞれの半導
体装置から一つずつ補強用テープを取り除く必要がな
い。それゆえ、製造工程を簡便にできる。さらに、工程
時に絶縁テープと補強用部材とを剥離する必要もなくな
るので、製造工程を一層簡便なものとすることができ
る。
【００４０】また、補強用テープに、規格化されている
ＴＣＰ用のテープの幅と同じ幅を有するテープを使用す
ることとすれば、従来のＴＣＰの製造に使用していた既
存の設備をそのまま利用して、本半導体装置を製造する
ことができる。本発明の第１補強用テープは、上記の課
題を解決するために、帯状の絶縁テープと重ね合わせて
接合され、製造工程時に該絶縁テープを補強する帯状に
形成された厚膜の補強用テープであって、その一部を接
合後に前記絶縁テープから剥離させるための剥離用の第
２穴群を有することを特徴としている。
【００４１】上記の構成によれば、補強用テープは剥離
用の第２穴群を有しているので、製造工程時に絶縁テー
プ上に半導体素子を搭載等した後に、剥離用の第２穴群
に沿って、補強用テープを絶縁テープから剥離させるこ
とができる。したがって、各半導体素子およびこれに接
続された配線パターンを一つ一つの半導体装置として切
り出した後に、それぞれの半導体装置から一つずつ補強
用テープを取り除く必要がない。それゆえ、製造工程を
簡便にできる。
【００４２】本発明の第２補強用テープは、上記の課題
を解決するために、第１補強用テープの構成において、
長手方向に沿って両側に搬送用の一定間隔の穴を有する
ことを特徴としている。
【００４３】上記の構成によれば、補強用テープの搬送
用の一定間隔の穴を利用して絶縁テープを搬送および位
置合わせできる。したがって、折り曲げて使用可能な半
導体装置を製造するため薄膜の絶縁テープを搬送等する
場合も、搬送等の作業を良好なものにできる。
【００４４】本発明の第３補強用テープは、上記の課題
を解決するために、第１または第２補強用テープの構成
において、前記絶縁テープの半導体素子が搭載される位
置と対応する位置に、開口部が形成されていることを特
徴としている。
【００４５】上記の構成によれば、開口部が形成されて
いるので、半導体素子の搭載工程での搭載部付近の加熱
により、補強用テープと絶縁テープとが搭載部付近で強
く接着され、剥離工程での剥離が困難なものとなるとい
った不所望の事態を回避できる。
【００４６】
【発明の実施の形態】〔実施形態１〕 本発明の実施の一形態について図１〜図５に基づいて説
明すれば、以下の通りである。
【００４７】本実施形態の半導体装置であるテープキャ
リア１は、図１の（ａ）（ｂ）に示すように、薄膜の絶
縁テープ２と、絶縁テープ２の両側に設けられた比較的
厚膜の補強用テープ（補強用部材）３とを備えて構成さ
れている。
【００４８】絶縁テープ２は、柔軟な折り曲げ性を有す
るように、厚さ１０μｍ〜２５μｍの薄膜フィルムを用
いて形成されている。絶縁テープ２は、例えばポリイミ
ド系の樹脂によって形成することができる。
【００４９】絶縁テープ２は、外形カットライン１０で
切り出され、単独の半導体製品として使用される領域
（以下、「デバイス配置領域」という）１１を有してい
る。また、絶縁テープ２は、図２（ａ）に示すように、
帯状に形成されており、長手方向に沿って一定間隔でデ
バイス配置領域１１を有する構成になっている。
【００５０】各デバイス配置領域１１には、ＩＣチップ
（半導体素子）４が搭載され、かつ、金属箔からなる所
定の配線パターン５が配設されており、配線パターン５
の各配線は、図１（ｂ）に示すように、それぞれＩＣチ
ップ４の対応する電極端子６と電気的に接続されてい
る。ＩＣチップ４と配線パターン５の配線との接続部
は、樹脂１２によって封止されている。また、使用の際
に他の基板等と接続される端縁のコネクタ部を除き、配
線パターン５の露出部には、ソルダーレジスト１３が塗
布され、絶縁状態が確保されている。尚、図１（ａ）お
よび図２（ａ）等の図面では、樹脂１２およびソルダー
レジスト１３は省略されている。また、図２（ａ）等の
図面では、配線パターン５の一部が省略されて示されて
いる。
【００５１】ＩＣチップ４は、絶縁テープ２の表面２ａ
上に搭載されており、絶縁テープ２には、ＩＣチップ４
を搭載するためのデバイスホールと呼ばれる搭載用の開
口部は設けられていない。換言すれば、ＩＣチップ４の
下側全面に絶縁テープ２が存在する構成になっている。
また、配線パターン５の各配線は、いずれの部分も絶縁
テープ２の表面２ａ上に接着し固定されており、ＩＣチ
ップ４との接続部においても絶縁テープ２の表面２ａ上
に固定された構成になっている。
【００５２】尚、絶縁テープ２には、両側にそれぞれ列
をなすミシン穴（第３穴群）１４が形成されているが、
これについては後述する。
【００５３】補強用テープ３は、絶縁テープ２の両側に
それぞれ帯状に設けられており、接着剤によって絶縁テ
ープ２の他方の面２ｂに接着されている。補強用テープ
３は、スプロケットホールと呼ばれる搬送用の一定間隔
の穴７を有しており、これによって、本テープキャリア
１の製造時に絶縁テープ２を正確かつ確実に搬送させる
ことができる。補強用テープ３は、搬送時のスプロケッ
トホール７の破損を防ぐため、厚さ５０μｍ〜７５μｍ
の比較的厚膜のフィルムを用いて形成されており、材料
にはポリイミド系の樹脂が用いられている。
【００５４】上述のように、本テープキャリア１は、長
手方向に沿って一定間隔でデバイス配置領域１１を有し
ている。各デバイス配置領域１１は、外形カットライン
１０で切り出され、それぞれ単独の半導体装置として種
々の装置内において使用することができる。例えば図５
に示すように、切り出された単独の半導体装置２０は、
液晶パネル２１、プリント配線基板２２、バックライト
２３、およびベゼル２４から構成される液晶表示装置２
５において、液晶パネル２１とプリント配線基板２２と
の間に折り曲げて配置され、使用されることができる。
【００５５】すなわち、本テープキャリア１では、絶縁
テープ２は厚さ１０μｍ〜２５μｍの薄膜フィルムを用
いて形成されており、いずれの部分においても折り曲げ
可能になっている。したがって、図５に示すように、切
り出された単独の半導体装置２０を折り曲げて配置し、
使用することができる。
【００５６】また、本テープキャリア１では、補強用テ
ープ３にスプロケットホール７が設けられているので、
絶縁テープ２上に配線パターン５を配設する際および絶
縁テープ２上にＩＣチップ４を搭載する際にも、絶縁テ
ープ２を正確に搬送することができる。補強用テープ３
には厚さ５０μｍ〜７５μｍの厚膜フィルムが用いられ
ているので、搬送時にスプロケットホール７が破損する
こともない。
【００５７】さらに、本テープキャリア１では、補強用
テープ３の材料に、現在規格化されているＴＣＰ用キャ
リアテープの幅と同じ幅を有するテープを使用してい
る。より詳細には、テープ幅が３５ｍｍ、４８ｍｍ、ま
たは７０ｍｍのいずれかの補強用テープ３を用いてい
る。これによって、従来のＴＣＰの製造に使用していた
既存の設備をそのまま利用して、本テープキャリア１を
製造することができる。
【００５８】次に、図３および図４を参照して、本テー
プキャリア１の製造方法について説明する。
【００５９】まず、図３（ａ）に示すように、補強用テ
ープ３の材料となる厚さ５０μｍ〜７５μｍのポリイミ
ドフィルム３０の両側にスプロケットホール（第１穴
群）７を形成し、さらに、スプロケットホール７の内側
にそれぞれ剥離用ミシン穴（第２穴群）３１を形成す
る。また、後述の剥離工程において剥離が確実に行える
ように、後にＩＣチップ４が搭載される位置と対応する
位置に、ＩＣチップ４の大きさと同程度の大きさの貫通
穴（開口部）３２を形成する。このようにポリイミドフ
ィルム３０に貫通穴３２を形成するのは、ＩＣチップ４
搭載工程での搭載部付近の加熱により、ポリイミドフィ
ルム３０と後述の銅箔つきフィルム３３とが搭載部付近
で強く接着され、剥離工程での剥離が困難なものとなる
おそれがあるからである。
【００６０】また、絶縁テープ２の材料となる銅箔つき
フィルム３３を用意する。銅箔つきフィルム３３は、厚
さ１０μｍ〜２５μｍの絶縁膜３４の片面全体に、厚さ
８μｍ〜１８μｍ程度の銅箔３５が予め接着されたフィ
ルムである。銅箔つきフィルム３３には、その幅Ｐが、
スプロケットホール７の両側の間隔Ｑより短く、かつ、
剥離用ミシン穴３１の両側の間隔Ｒより長いものを使用
する。
【００６１】図４（ａ）では、図３（ａ）のａ−１１
線、ａ−１２線、およびａ−１３線における断面図がそ
れぞれ示される。
【００６２】次に、図３（ｂ）に示すように、接着剤を
用いて銅箔つきフィルム３３をポリイミドフィルム３０
に接着させ、ポリイミドフィルム３０の表面上に銅箔つ
きフィルム３３を貼付する。この際、銅箔つきフィルム
３３の絶縁膜３４側がポリイミドフィルム３０に接する
ように貼付する。また、ポリイミドフィルム３０の両側
の剥離用ミシン穴３１を銅箔つきフィルム３３で覆い、
かつ、ポリイミドフィルム３０の両側のスプロケットホ
ール７を覆わないように留意して、銅箔つきフィルム３
３を貼付する。
【００６３】ポリイミドフィルム３０と銅箔つきフィル
ム３３との接着には、熱硬化型接着剤またはＵＶ硬化型
接着剤を使用することが好ましい。このような接着剤を
用いて接着温度、接着時間等の接着条件を調節すること
により、後の剥離工程において両フィルム３０・３３の
剥離を良好に行える程度の接着力に自由に調節すること
ができるからである。
【００６４】図４（ｂ）では、図３（ｂ）のｂ−１１
線、およびｂ−１２線における断面図がそれぞれ示され
る。
【００６５】その後、図３（ｃ）に示すように、銅箔つ
きフィルム３３に所定の配線パターン５を形成する。配
線パターン５の形成は、絶縁膜３４上の銅箔３５を所定
のパターンにエッチングすることによって形成すること
ができる。配線パターン５を形成する際には、スプロケ
ットホール７を利用して搬送を行い、長手方向に沿って
複数の配線パターン５を順次形成していく。
【００６６】配線パターン５の形成後、上述のミシン穴
（第３穴群）１４を、ポリイミドフィルム３０および絶
縁膜３４の双方を貫くように形成する。ミシン穴１４
は、それぞれ剥離用ミシン穴３１の各隣接する穴の間
に、各隣接する穴をまたぐように形成する。これによっ
て、両側の剥離用ミシン穴３１の各列の穴が全てつなが
ることとなり、ポリイミドフィルム３０のスプロケット
ホール７を有する外側部分と後述の内側部分３６とが分
離した状態となる。
【００６７】図４（ｃ）では、図３（ｃ）のｃ−１１
線、およびｃ−１２線における断面図がそれぞれ示され
る。
【００６８】次いで、図３（ｄ）に示すように、銅箔つ
きフィルム３３の表面上に、それぞれ対応する配線パタ
ーン５と電気的に接続されるように、複数のＩＣチップ
４を長手方向に一定間隔で搭載していく。ＩＣチップ４
の搭載後、ＩＣチップ４と配線パターン５との接続部を
樹脂１２によって封止し、配線パターン５上の所要箇所
にソルダーレジスト１３を塗布する。
【００６９】図４（ｄ）では、図３（ｄ）のｄ−１１
線、およびｄ−１２線における断面図がそれぞれ示され
る。
【００７０】その後、図３（ｅ）に示すように、両側の
剥離用ミシン穴３１に挟まれたポリイミドフィルム３０
の内側部分３６を巻き取っていき、該内側部分３６を銅
箔つきフィルム３３から剥離する。これによって、絶縁
テープ２と補強用テープ３とを備えた本テープキャリア
１が完成する。図４（ｅ）では、図３（ｅ）のｅ−１１
線、ｅ−１２線、およびｅ−１３線における断面図がそ
れぞれ示される。
【００７１】本テープキャリア１に複数形成された半導
体装置２０は、図３（ｆ）に示すように一つずつテープ
キャリア１から切り出され、上述のように、それぞれ単
独の半導体製品として液晶表示装置等に使用される。図
４（ｆ）では、図３（ｆ）のｆ−１１線、およびｆ−１
２線における断面図がそれぞれ示される。
【００７２】上記の製造方法では、スプロケットホール
７を有するポリイミドフィルム３０と銅箔つきフィルム
３３とを貼り合わせ、それ以後の工程の搬送および位置
合わせはスプロケットホール７を利用して行っているた
め、取扱いが容易なものとなる。また、各半導体装置２
０を本テープキャリア１から切り出す前にポリイミドフ
ィルム３０の内側部分３６を剥離するので、切り出され
たそれぞれの半導体装置２０から一つずつ補強用テープ
を除く必要がない。
【００７３】尚、上記の製造方法では、配線パターン５
の形成後にミシン穴１４を形成したが、これに限らず、
配線パターン５の形成前にミシン穴１４を形成してもよ
いし、ＩＣチップ４の搭載後にミシン穴１４を形成して
もよい。
【００７４】また、上記の製造方法では、図３（ａ）に
示される工程で貫通穴３２を形成したが、貫通穴３２の
形成工程は省略することも可能である。すなわち、ＩＣ
チップ４を搭載する際の加熱温度を低く設定したり、ポ
リイミドフィルム３０と銅箔つきフィルム３３との接着
に用いる接着剤や接着条件を変えることによって、貫通
穴３２を形成しなくても良好に剥離を行える場合は、貫
通穴３２の形成工程を省略することができる。これによ
って、製造工程がより簡便なものとなる。
【００７５】〔実施形態２〕 本発明の他の実施形態について図６〜図８に基づいて説
明すれば、以下の通りである。尚、説明の便宜上、前記
実施形態にて示した部材と同一の機能を有する部材に
は、同一の符号を付記し、その説明を省略する。
【００７６】本実施形態のテープキャリア４０は、図６
（ａ）〜（ｄ）に示すように、絶縁テープ４１の幅が広
く形成され、絶縁テープ４１にもスプロケットホール７
が形成されている点で、実施形態１のテープキャリア１
と異なっている。この点を除き、本テープキャリア４０
の構成は、実施形態１のテープキャリア１の構成と同じ
である。
【００７７】後述のように、絶縁テープ４１のスプロケ
ットホール７は、補強用テープ３の材料となるポリイミ
ドフィルム４２と絶縁テープ４１の材料となる銅箔つき
フィルム４３とを重ね合わせた状態で両フィルム４２・
４３を同時に貫くことにより、補強用テープ３のスプロ
ケットホール７と同一工程により同時に形成している。
したがって、絶縁テープ４１のスプロケットホール７と
補強用テープ３のスプロケットホール７とは、完全に重
なり合っている。
【００７８】本テープキャリア４０では、補強用テープ
３と絶縁テープ４１との接着領域を広く確保できる構成
になっているので、両フィルム３・４１の接着を良好に
保つことができる。また、補強用テープ３のみならず、
絶縁テープ４１にもスプロケットホール７が設けられて
いるので、製造時の搬送を良好に行え、搬送に伴うスプ
ロケットホール７の破損も確実に防止できる。
【００７９】次に、図７および図８を参照して、本テー
プキャリア４０の製造方法について説明する。
【００８０】まず、図７（ａ）に示すように、補強用テ
ープ３の材料となる厚さ５０μｍ〜７５μｍのポリイミ
ドフィルム４２の両側に剥離用ミシン穴３１を形成す
る。剥離用ミシン穴３１は、後に形成するスプロケット
ホール７よりも内側に形成する。また、実施形態１と同
様に、後にＩＣチップ４が搭載される位置と対応する位
置に、ＩＣチップ４の大きさと同程度の大きさの貫通穴
３２を形成する。
【００８１】一方、絶縁テープ４１の材料となる銅箔つ
きフィルム４３を用意する。銅箔つきフィルム４３は、
厚さ１０μｍ〜２５μｍの絶縁膜３４の片面全体に、厚
さ８μｍ〜１８μｍ程度の銅箔３５が予め接着されたフ
ィルムである。銅箔つきフィルム４３には、その幅Ｓ
が、ポリイミドフィルム４２の幅Ｔとほぼ同一のものを
使用する。
【００８２】図８（ａ）では、図７（ａ）のａ−２１
線、ａ−２２線、およびａ−２３線における断面図がそ
れぞれ示される。
【００８３】次に、図７（ｂ）に示すように、接着剤を
用いて銅箔つきフィルム４３をポリイミドフィルム４２
にぴったりと重ね合わせるように接着させ、ポリイミド
フィルム４２の表面上に銅箔つきフィルム４３を貼付す
る。この際、銅箔つきフィルム４３の絶縁膜３４側がポ
リイミドフィルム４２に接するように貼付する。ポリイ
ミドフィルム４２と銅箔つきフィルム４３との接着に
は、実施形態１と同様に、熱硬化型接着剤またはＵＶ硬
化型接着剤を使用することが好ましい。
【００８４】図８（ｂ）では、図７（ｂ）のｂ−２１
線、およびｂ−２２線における断面図がそれぞれ示され
る。
【００８５】その後、図７（ｃ）に示すように、重ね合
わせたポリイミドフィルム４２および銅箔つきフィルム
４３双方の両側部分を同時に貫き、ポリイミドフィルム
４２および銅箔つきフィルム４３にスプロケットホール
７を同一工程により同時に形成する。次いで、実施形態
１と同様に、銅箔つきフィルム４３に所定の配線パター
ン５を形成した後、ミシン穴１４を、それぞれ剥離用ミ
シン穴３１の各隣接する穴の間に、各隣接する穴をまた
ぐように形成する。これによって、両側の剥離用ミシン
穴３１の各列の穴が全てつながることとなり、ポリイミ
ドフィルム４２のスプロケットホール７を有する外側部
分と後述の内側部分３６とが分離した状態となる。
【００８６】図８（ｃ）では、図７（ｃ）のｃ−２１
線、およびｃ−２２線における断面図がそれぞれ示され
る。
【００８７】次いで、図７（ｄ）に示すように、実施形
態１と同様に、銅箔つきフィルム４３の表面上に、複数
のＩＣチップ４を長手方向に一定間隔で搭載していく。
図８（ｄ）では、図７（ｄ）のｄ−２１線、およびｄ−
２２線における断面図がそれぞれ示される。
【００８８】その後、図７（ｅ）に示すように、両側の
剥離用ミシン穴３１に挟まれたポリイミドフィルム４２
の内側部分３６を巻き取っていき、該内側部分３６を銅
箔つきフィルム４３から剥離する。これによって、絶縁
テープ４１と補強用テープ３とを備えた本テープキャリ
ア４０が完成する。図８（ｅ）では、図７（ｅ）のｅ−
２１線、ｅ−２２線、およびｅ−２３線における断面図
がそれぞれ示される。
【００８９】本テープキャリア４０に複数形成された半
導体装置２０は、図７（ｆ）に示すように一つずつテー
プキャリア４０から切り出され、上述のように、それぞ
れ単独の半導体製品として液晶表示装置等に使用され
る。図８（ｆ）では、図７（ｆ）のｆ−１１線、および
ｆ−１２線における断面図がそれぞれ示される。
【００９０】上記の製造方法では、実施形態１と同様
に、製造時の搬送および位置合わせはスプロケットホー
ル７を利用して行っているため、取扱いが容易なものと
なる。また、各半導体装置２０を本テープキャリア４０
から切り出す前にポリイミドフィルム４２の内側部分３
６を剥離するので、切り出されたそれぞれの半導体装置
２０から一つずつ補強用テープを除く必要がない。
【００９１】尚、上記の製造方法では、配線パターン５
の形成後にミシン穴１４を形成したが、これに限らず、
配線パターン５の形成前にミシン穴１４を形成してもよ
いし、ＩＣチップ４の搭載後にミシン穴１４を形成して
もよい。
【００９２】また、上記の製造方法では、図７（ａ）に
示される工程で貫通穴３２を形成したが、実施形態１と
同様に、貫通穴３２の形成工程は省略することも可能で
ある。
【００９３】〔実施形態３〕 本発明のさらに他の実施形態について図９〜図１１に基
づいて説明すれば、以下の通りである。尚、説明の便宜
上、前記実施形態にて示した部材と同一の機能を有する
部材には、同一の符号を付記し、その説明を省略する。
【００９４】本実施形態のテープキャリア５０は、図９
（ａ）〜（ｄ）に示すように、ＩＣチップ４および配線
パターン５が設けられている側で、補強用テープ２と絶
縁テープ４１とが銅箔３５を介して接合されている点
で、実施形態２のテープキャリア４０と異なっている。
この点を除き、テープキャリア５０の構成は、実施形態
２のテープキャリア４０の構成と同じである。
【００９５】後述のように、絶縁テープ４１の材料に予
め銅箔３５が片面全体に接着された銅箔つきフィルム５
３を用いる場合、銅箔つきフィルム５３の絶縁膜３４側
と補強用テープ２の材料となるポリイミドフィルム５２
とを接着させるよりも、銅箔つきフィルム５３の銅箔３
５側とポリイミドフィルム５２とを接着させるほうが接
着強度等の接着性の観点から製造上好ましいことがあ
る。本テープキャリア５０では、かかる接着性の観点か
ら、補強用テープ２と絶縁テープ４１とを銅箔３５を介
して接着させた構成としている。
【００９６】次に、図１０を参照して、本テープキャリ
ア５０の製造方法について説明する。
【００９７】まず、図１０（ａ）に示すように、補強用
テープ３の材料となる厚さ５０μｍ〜７５μｍのポリイ
ミドフィルム５２の両側に剥離用ミシン穴３１を形成す
る。剥離用ミシン穴３１は、後に形成するスプロケット
ホール７よりも内側に形成する。本製造方法では、実施
形態１・２と異なり、貫通穴３２は形成しない。
【００９８】一方、絶縁テープ４１の材料となる銅箔つ
きフィルム５３を用意する。銅箔つきフィルム５３は、
厚さ１０μｍ〜２５μｍの絶縁膜３４の片面全体に、厚
さ８μｍ〜１８μｍ程度の銅箔３５が予め接着されたフ
ィルムである。銅箔つきフィルム５３には、その幅Ｓ
が、ポリイミドフィルム５２の幅Ｔとほぼ同一のものを
使用する。
【００９９】次に、図１０（ｂ）に示すように、接着剤
を用いてポリイミドフィルム５２を銅箔つきフィルム５
３にぴったりと重ね合わせるように接着させ、銅箔つき
フィルム５３の表面上にポリイミドフィルム５２を貼付
する。この際、ポリイミドフィルム５２が銅箔つきフィ
ルム５３の銅箔３５側に接するように貼付する。すなわ
ち、銅箔つきフィルム５３の銅箔３５上に、ポリイミド
フィルム５２を重ね合わせ接着させる。ポリイミドフィ
ルム５２と銅箔つきフィルム５３との接着には、実施形
態１と同様に、熱硬化型接着剤またはＵＶ硬化型接着剤
を使用することが好ましい。
【０１００】その後、図１０（ｃ）に示すように、実施
形態２と同様に、ポリイミドフィルム５２および銅箔つ
きフィルム５３にスプロケットホール７を同一工程によ
り同時に形成する。次いで、本製造方法では、ミシン穴
１４を、それぞれ剥離用ミシン穴３１の各隣接する穴の
間に、各隣接する穴をまたぐように形成する。これによ
って、両側の剥離用ミシン穴３１の各列の穴が全てつな
がることとなり、ポリイミドフィルム５２のスプロケッ
トホール７を有する外側部分と後述の内側部分３６とが
分離した状態となる。
【０１０１】次に、本製造方法では、図１０（ｄ）に示
すように、両側の剥離用ミシン穴３１に挟まれたポリイ
ミドフィルム５２の内側部分３６を巻き取っていき、該
内側部分３６を銅箔つきフィルム５３から剥離する。
【０１０２】その後、図１０（ｅ）に示すように、銅箔
つきフィルム５３に所定の配線パターン５を配設した
後、銅箔つきフィルム５３の表面上に、複数のＩＣチッ
プ４を長手方向に一定間隔で搭載していく。配線パター
ン５の配設およびＩＣチップ４の搭載は、実施形態１と
同様に行う。これによって、絶縁テープ４１と補強用テ
ープ３とを備えた本テープキャリア５０が完成する。
【０１０３】本テープキャリア５０に複数形成された半
導体装置２０は、図１０（ｆ）に示すように一つずつテ
ープキャリア５０から切り出され、上述のように、それ
ぞれ単独の半導体製品として液晶表示装置等に使用され
る。
【０１０４】上記の製造方法では、実施形態１・２と同
様に、製造時の搬送および位置合わせはスプロケットホ
ール７を利用して行っているため、取扱いが容易なもの
となる。また、各半導体装置２０を本テープキャリア５
０から切り出す前にポリイミドフィルム５２の内側部分
３６を剥離するので、切り出されたそれぞれの半導体装
置２０から一つずつ補強用テープを除く必要がない。
【０１０５】尚、他の構成例として、図１１（ａ）〜
（ｄ）に示すように、ＩＣチップ４および配線パターン
５が設けられている側で、補強用テープ３と絶縁テープ
２とが銅箔３５を介して接合されており、かつ、絶縁テ
ープ２の幅が狭く、絶縁テープ２がスプロケットホール
を有しない構成としてもよい。
【０１０６】〔実施形態４〕 本発明のさらに他の実施形態について図１２〜図１５に
基づいて説明すれば、以下の通りである。尚、説明の便
宜上、前記実施形態にて示した部材と同一の機能を有す
る部材には、同一の符号を付記し、その説明を省略す
る。
【０１０７】本実施形態のテープキャリア６０は、図１
２（ａ）〜（ｄ）に示すように、補強用テープ６１が、
両側のみならず、各デバイス配置領域１１の間に延設さ
れており、各デバイス配置領域１１を矩形状に囲むよう
に設けられている点で、実施形態２のテープキャリア４
０と異なっている。また、本テープキャリア６０では、
絶縁テープ４１にミシン穴１４が設けられていない。こ
れらの点を除き、本テープキャリア６０の構成は、実施
形態２のテープキャリア４０の構成と同じである。
【０１０８】本テープキャリア６０では、補強用テープ
６１が、両側のみならず、各デバイス配置領域１１の間
にも延設されているので、補強力が増している。また、
後述のように、製造工程において補強用テープ６１を絶
縁テープ４１から剥離する必要がないので、製造工程が
簡便なものとなる。
【０１０９】次に、図１３および図１４を参照して、本
テープキャリア６０の製造方法について説明する。
【０１１０】まず、図１３（ａ）に示すように、補強用
テープ６１の材料となる厚さ５０μｍ〜７５μｍのポリ
イミドフィルム６２の中央部分に長手方向に沿って一定
間隔でデバイス対応穴（第４穴群）６４を形成する。す
なわち、デバイス対応穴６４は、デバイスである各半導
体装置２０が後に形成される領域に対応している。実施
形態１〜３と異なり、剥離用ミシン穴３１は形成しな
い。
【０１１１】一方、絶縁テープ４１の材料となる銅箔つ
きフィルム６３を用意する。銅箔つきフィルム６３は、
厚さ１０μｍ〜２５μｍの絶縁膜３４の片面全体に、厚
さ８μｍ〜１８μｍ程度の銅箔３５が予め接着されたフ
ィルムである。銅箔つきフィルム６３には、その幅Ｓ
が、ポリイミドフィルム６２の幅Ｔとほぼ同一のものを
使用する。
【０１１２】図１４（ａ）では、図１３（ａ）のａ−３
１線、ａ−３２線、およびａ−３３線における断面図が
それぞれ示される。
【０１１３】次に、図１３（ｂ）に示すように、接着剤
を用いて銅箔つきフィルム６３をポリイミドフィルム６
２にぴったりと重ね合わせるように接着させ、ポリイミ
ドフィルム６２の表面上に銅箔つきフィルム６３を貼付
する。この際、銅箔つきフィルム６３の絶縁膜３４側が
ポリイミドフィルム６２に接するように貼付する。ポリ
イミドフィルム６２と銅箔つきフィルム６３との接着に
は、実施形態１と同様に、熱硬化型接着剤またはＵＶ硬
化型接着剤を使用することが好ましい。
【０１１４】図１４（ｂ）では、図１３（ｂ）のｂ−３
１線、およびｂ−３２線における断面図がそれぞれ示さ
れる。
【０１１５】その後、図１３（ｃ）に示すように、重ね
合わせたポリイミドフィルム６２および銅箔つきフィル
ム６３双方の両側部分を同時に貫き、ポリイミドフィル
ム６２および銅箔つきフィルム６３にスプロケットホー
ル７を同一工程により同時に形成する。次いで、銅箔つ
きフィルム６３上のデバイス対応穴６４と対応する各領
域に所定の配線パターン５を形成する。配線パターン５
の形成は、実施形態１と同様に行う。
【０１１６】図１４（ｃ）では、図１３（ｃ）のｃ−３
１線、およびｃ−３２線における断面図がそれぞれ示さ
れる。
【０１１７】その後、図１３（ｄ）に示すように、銅箔
つきフィルム６３の表面上に、実施形態１と同様に複数
のＩＣチップ４を長手方向に一定間隔で搭載していく。
これによって、絶縁テープ４１と補強用テープ６１とを
備えた本テープキャリア６０が完成する。本テープキャ
リア６０に複数形成された半導体装置２０は、図１３
（ｅ）に示すように一つずつテープキャリア６０から切
り出され、上述のように、それぞれ単独の半導体製品と
して液晶表示装置等に使用される。
【０１１８】尚、図１４（ｄ）では、図１３（ｄ）のｄ
−３１線、およびｄ−３２線における断面図がそれぞれ
示され、図１４（ｅ）では、図１３（ｅ）のｅ−３１
線、およびｅ−３２線における断面図がそれぞれ示され
る。
【０１１９】上記の製造方法では、実施形態１・２と同
様に、製造時の搬送および位置合わせはスプロケットホ
ール７を利用して行っているため、取扱いが容易なもの
となる。また、ポリイミドフィルム６２にデバイス対応
穴６４を形成しているので、切り出されたそれぞれの半
導体装置２０から一つずつ補強用テープを除く必要がな
く、製造工程においてポリイミドフィルム６２の一部を
剥離する必要もなくなる。したがって、製造工程をより
簡便なものとすることができる。
【０１２０】尚、他の構成例として、図１５（ａ）〜
（ｄ）に示すように、デバイス配置領域１１を矩形状に
区切るように補強用テープ６１を配置するのではなく、
よりデバイス配置領域１１に沿うようにしてデバイス配
置領域１１を区切り、補強用テープ６１を配置する構成
としてもよい。
【０１２１】〔実施形態５〕 本発明のさらに他の実施形態について図１６および図１
７に基づいて説明すれば、以下の通りである。尚、説明
の便宜上、前記実施形態にて示した部材と同一の機能を
有する部材には、同一の符号を付記し、その説明を省略
する。
【０１２２】本実施形態のテープキャリア７０は、図１
６（ａ）〜（ｄ）に示すように、補強用テープ７１が、
両側のみならず、各デバイス配置領域１１の間に島状に
設けられている。また、補強用テープ７１は、金属膜に
よって形成されている。これらの点を除き、本テープキ
ャリア７０の構成は、実施形態４のテープキャリア６０
の構成と同じである。
【０１２３】本テープキャリア７０では、補強用テープ
７１が、両側のみならず、各デバイス配置領域１１の間
にも島状に設けられているので、補強力が増している。
また、後述のように、製造工程において補強用テープ７
１を絶縁テープ４１から剥離する必要がないので、製造
工程が簡便なものとなる。さらに、ポリイミドフィルム
を銅箔つきフィルムに接着させる工程を省略できるの
で、製造工程が一層簡便なものとなる。
【０１２４】次に、図１７を参照して、本テープキャリ
ア７０の製造方法について説明する。
【０１２５】まず、図１７（ａ）に示すように、本テー
プキャリア７０の材料となる両面銅箔つきフィルム７３
を用意する。両面銅箔つきフィルム７３は、厚さ１０μ
ｍ〜２５μｍの絶縁膜３４の両面全体に、厚さ８μｍ〜
１８μｍ程度の銅箔３５が予め接着されたフィルムであ
る。尚、銅箔３５の厚さは、これ以上の厚さとしてもよ
いし、両面で異なる厚さとしてもよい。この両面銅箔つ
きフィルム７３の両側に、長手方向に沿って一定間隔で
スプロケットホール７を形成する。
【０１２６】次に、図１７（ｂ）に示すように、両面銅
箔つきフィルム７３の一方の面の銅箔３５をエッチング
して、銅箔３５からなる補強用テープ７１を絶縁膜３４
の一方の面に形成する。
【０１２７】その後、図１７（ｃ）に示すように、両面
銅箔つきフィルム７３の他方の面に所定の配線パターン
５を形成する。配線パターン５の形成は、実施形態１と
同様に、絶縁膜３４上に設けられた他方の面の銅箔３５
を所定のパターンにエッチングすることによって形成す
ることができる。次いで、実施形態１と同様に、両面銅
箔つきフィルム７３の表面上に、複数のＩＣチップ４を
長手方向に一定間隔で搭載する。これによって、絶縁テ
ープ４１と補強用テープ７１とを備えた本テープキャリ
ア７０が完成する。本テープキャリア７０に複数形成さ
れた半導体装置２０は、図１７（ｄ）に示すように一つ
ずつテープキャリア７０から切り出され、上述のよう
に、それぞれ単独の半導体製品として液晶表示装置等に
使用される。
【０１２８】上記の製造方法では、実施形態１・２と同
様に、製造時の搬送および位置合わせはスプロケットホ
ール７を利用して行っているため、取扱いが容易なもの
となる。また、切り出されたそれぞれの半導体装置２０
から一つずつ補強用テープを除く必要がなく、製造工程
において、ポリイミドフィルムの剥離工程や、ポリイミ
ドフィルムを銅箔つきフィルムに接着させる工程を省略
できる。したがって、製造工程を一層簡便なものとする
ことができる。
【０１２９】尚、補強用テープ７１の形状は、図示した
形状に限定されず、例えば実施形態１〜４の補強用テー
プの形状にエッチングしてもよい。
【０１３０】
【発明の効果】本発明の第１半導体装置は、以上のよう
に、長手方向に沿って絶縁テープの両側に、搬送用の一
定間隔の穴を有する厚膜の補強用部材を設けた構成であ
る。
【０１３１】それゆえ、自由に折り曲げて使用可能な半
導体装置を提供できる。また、搬送用の一定間隔の穴を
有する厚膜の補強用部材が設けられているので、製造時
の搬送および位置合わせ等の際にも作業を良好に行え
る。
【０１３２】本発明の第２半導体装置は、以上のよう
に、第１半導体装置の構成において、前記補強用部材
は、さらに各隣接する半導体素子の間であって、各半導
体素子の搭載部および各配線パターンの配設部の外側に
設けられている構成である。
【０１３３】それゆえ、補強用部材の補強性が増し、製
造時の取扱いを一層容易なものにできる。また、各半導
体素子およびこれに接続された配線パターンを一つ一つ
の半導体装置として切り出した後に、それぞれの半導体
装置から一つずつ補強用部材を取り除く必要がない。し
たがって、製造工程を簡便にできる。
【０１３４】本発明の第３半導体装置は、以上のよう
に、第１または第２半導体装置の構成において、前記絶
縁テープの両端より外側に、前記補強用部材の穴が配置
されている構成である。
【０１３５】それゆえ、絶縁テープの両端より外側に配
置された補強用部材の穴によって、製造時の搬送および
位置合わせ等を行うことができる。また、絶縁テープの
幅を補強用部材の幅より狭くできるので、材料コストを
低減できる。
【０１３６】本発明の第４半導体装置は、以上のよう
に、第１または第２半導体装置の構成において、前記絶
縁テープは、両側に前記補強用部材の穴と対応する搬送
用の一定間隔の穴を有しており、前記絶縁テープの穴と
前記補強用部材の穴とが重なり合っている構成である。
【０１３７】それゆえ、絶縁テープの穴の周囲と補強用
部材の穴の周囲とを互いに接着させることができる。し
たがって、絶縁テープと補強用部材との接着領域を広く
確保でき、製造時の作業性を一層良好なものにできる。
【０１３８】本発明の第１の半導体装置の製造方法は、
以上のように、厚膜の補強用テープの両側に長手方向に
沿って一定間隔で搬送用の第１穴群を形成すると共に、
該補強用テープの両側であって該第１穴群より内側に長
手方向に沿ってそれぞれ列をなす剥離用の第２穴群を形
成する第１の工程と、前記第１穴群の両側の間隔より幅
が狭い薄膜の絶縁テープを、前記第２穴群を両側とも覆
うように、前記補強用テープの内側部分に貼付する第２
の工程と、前記絶縁テープ上に所定の配線パターンを長
手方向に複数配設する第３の工程と、前記絶縁テープ表
面上に、それぞれ対応する配線パターンと電気的に接続
されるように、複数の半導体素子を長手方向に一定間隔
で搭載する第４の工程とを含む半導体装置の製造方法で
あって、さらに、列をなす前記第２穴群の各列の穴がつ
ながるように、それぞれ第２穴群の各隣接する穴にまた
がる第３穴群を形成する工程を、前記第３の工程前、前
記第３の工程と第４の工程との間、または前記第４の工
程後に含む方法である。
【０１３９】それゆえ、厚膜の補強用テープを薄膜の絶
縁テープに貼り付け、該絶縁テープを補強する。また、
補強用テープの第１穴群の穴を利用して絶縁テープを搬
送および位置合わせできる。したがって、折り曲げて使
用可能な半導体装置を製造するため薄膜の絶縁テープを
搬送等する場合も、搬送等の作業を良好なものにでき
る。
【０１４０】また、列をなす第２穴群を補強用テープの
両側に形成した後、第３穴群を形成して、第２穴群の各
列の穴がそれぞれつながるようにしている。これによっ
て、後工程で第２穴群の両列に挟まれた補強用テープの
内側部分を絶縁テープから剥離させることができる。
【０１４１】本発明の第２の半導体装置の製造方法は、
以上のように、第１の半導体装置の製造方法において、
前記第３穴群を形成する工程の後、各列の穴がつながっ
た前記第２穴群の両列に挟まれた補強用テープの内側部
分を前記絶縁テープから剥離する工程を含む方法であ
る。
【０１４２】それゆえ、各半導体素子およびこれに接続
された配線パターンを一つ一つの半導体装置として切り
出した後に、それぞれの半導体装置から一つずつ補強用
テープを取り除く必要がない。したがって、製造工程を
簡便にできる。
【０１４３】本発明の第３の半導体装置の製造方法は、
以上のように、第１の半導体装置の製造方法において、
前記半導体素子を樹脂封止した後、各列の穴がつながっ
た前記第２穴群の両列に挟まれた補強用テープの内側部
分を前記絶縁テープから剥離する工程を含む方法であ
る。
【０１４４】それゆえ、各半導体素子およびこれに接続
された配線パターンを一つ一つの半導体装置として切り
出した後に、それぞれの半導体装置から一つずつ補強用
テープを取り除く必要がない。したがって、製造工程を
簡便にできる。また、半導体素子を樹脂封止した後に剥
離しているので、半導体素子の搭載工程を確実に行え
る。
【０１４５】本発明の第４の半導体装置の製造方法は、
以上のように、厚膜の補強用テープの両側であって後に
形成する第１穴群より内側に長手方向に沿ってそれぞれ
列をなす剥離用の第２穴群を形成する第１の工程と、前
記補強用テープとほぼ同一幅の薄膜の絶縁テープを、重
ね合わせるように前記補強用テープに貼付する第２の工
程と、重ね合わせられた前記補強用テープおよび前記絶
縁テープを同時に貫き、両テープの両側に長手方向に沿
って一定間隔で搬送用の第１穴群を形成する第３の工程
と、前記絶縁テープ上に所定の配線パターンを長手方向
に複数配設する第４の工程と、前記絶縁テープ表面上
に、それぞれ対応する配線パターンと電気的に接続され
るように、複数の半導体素子を長手方向に一定間隔で搭
載する第５の工程とを含む半導体装置の製造方法であっ
て、さらに、列をなす前記第２穴群の各列の穴がつなが
るように、それぞれ第２穴群の各隣接する穴にまたがる
第３穴群を形成する工程を、前記第４の工程前、前記第
４の工程と第５の工程との間、または前記第５の工程後
に含む方法である。
【０１４６】それゆえ、厚膜の補強用テープを薄膜の絶
縁テープに貼り付け、該絶縁テープを補強する。また、
補強用テープのみならず絶縁テープにも形成された第１
穴群の穴を利用して絶縁テープを搬送および位置合わせ
できる。したがって、折り曲げて使用可能な半導体装置
を製造するため薄膜の絶縁テープを搬送等する場合も、
搬送等の作業を良好なものにできる。
【０１４７】また、絶縁テープと補強用部材との接着領
域を広く確保できるので、製造時の作業性を一層良好な
ものにできる。
【０１４８】また、列をなす第２穴群を補強用テープの
両側に形成した後、第３穴群を形成して、第２穴群の各
列の穴がそれぞれつながるようにしている。これによっ
て、後工程で第２穴群の両列に挟まれた補強用テープの
内側部分を絶縁テープから剥離させることができる。本
発明の第５の半導体装置の製造方法は、以上のように、
厚膜の補強用テープの長手方向に沿って一定間隔で配置
される複数の部分であって、後に配線パターンおよび半
導体素子が形成される位置を含む部分に第４穴群を形成
する第１の工程と、前記補強用テープとほぼ同一幅の薄
膜の絶縁テープを、重ね合わせるように前記補強用テー
プに貼付する第２の工程と、重ね合わせられた前記補強
用テープおよび前記絶縁テープを同時に貫き、両テープ
の両側に長手方向に沿って一定間隔で搬送用の第１穴群
を形成する第３の工程と、前記絶縁テープ上であって前
記第４穴群と対応する位置に、所定の配線パターンを長
手方向に複数配設する第４の工程と、前記絶縁テープ表
面上であって前記第４穴群と対応する位置に、それぞれ
対応する配線パターンと電気的に接続されるように、複
数の半導体素子を長手方向に一定間隔で搭載する第５の
工程とを含む方法である。
【０１４９】それゆえ、厚膜の補強用テープを薄膜の絶
縁テープに貼り付け、該絶縁テープを補強する。また、
補強用テープのみならず絶縁テープにも形成された第１
穴群の穴を利用して絶縁テープを搬送および位置合わせ
できる。したがって、折り曲げて使用可能な半導体装置
を製造するため薄膜の絶縁テープを搬送等する場合も、
搬送等の作業を良好なものにできる。
【０１５０】また、絶縁テープと補強用部材との接着領
域を広く確保できるので、製造時の作業性を一層良好な
ものにできる。
【０１５１】また、第４穴群を形成しているので、各半
導体素子およびこれに接続された配線パターンを一つ一
つの半導体装置として切り出した後に、それぞれの半導
体装置から一つずつ補強用テープを取り除く必要がな
い。それゆえ、製造工程を簡便にできる。さらに、工程
時に絶縁テープと補強用部材とを剥離する必要もなくな
るので、製造工程を一層簡便なものとすることができ
る。本発明の第１補強用テープは、以上のように、帯状
の絶縁テープと重ね合わせて接合され、製造工程時に該
絶縁テープを補強する帯状に形成された厚膜の補強用テ
ープであって、その一部を接合後に前記絶縁テープから
剥離させるための剥離用の第２穴群を有する構成であ
る。
【０１５２】それゆえ、補強用テープは剥離用の第２穴
群を有しているので、製造工程時に絶縁テープ上に半導
体素子を搭載等した後に、剥離用の第２穴群に沿って、
補強用テープを絶縁テープから剥離させることができ
る。したがって、各半導体素子およびこれに接続された
配線パターンを一つ一つの半導体装置として切り出した
後に、それぞれの半導体装置から一つずつ補強用テープ
を取り除く必要がない。それゆえ、製造工程を簡便にで
きる。
【０１５３】本発明の第２補強用テープは、以上のよう
に、第１補強用テープの構成において、長手方向に沿っ
て両側に搬送用の一定間隔の穴を有する構成である。
【０１５４】それゆえ、補強用テープの搬送用の一定間
隔の穴を利用して絶縁テープを搬送および位置合わせで
きる。したがって、折り曲げて使用可能な半導体装置を
製造するため薄膜の絶縁テープを搬送等する場合も、搬
送等の作業を良好なものにできる。
【０１５５】本発明の第３補強用テープは、以上のよう
に、第１または第２補強用テープの構成において、前記
絶縁テープの半導体素子が搭載される位置と対応する位
置に、開口部が形成されている構成である。
【０１５６】それゆえ、開口部が形成されているので、
半導体素子の搭載工程での搭載部付近の加熱により、補
強用テープと絶縁テープとが搭載部付近で強く接着さ
れ、剥離工程での剥離が困難なものとなるといった不所
望の事態を回避できる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施の一形態に係るテープ
キャリアの構成を示す平面図であり、（ｂ）は、Ｄ−Ｄ
線における断面図である。
【図２】（ａ）は、上記テープキャリアの構成を示す平
面図であり、（ｂ）〜（ｄ）は、それぞれＥ−１線、Ｆ
−１線、およびＧ−１線における断面図である。
【図３】（ａ）〜（ｆ）は、上記テープキャリアの製造
工程を示す平面図である。
【図４】（ａ）〜（ｆ）は、上記テープキャリアの製造
工程を示す断面図である。
【図５】上記テープキャリアが折り曲げて配置される液
晶表示装置の構成を示す断面図である。
【図６】（ａ）は、本発明の他の実施形態に係るテープ
キャリアの構成を示す平面図であり、（ｂ）〜（ｄ）
は、それぞれＥ−２線、Ｆ−２線、およびＧ−２線にお
ける断面図である。
【図７】（ａ）〜（ｆ）は、図６に示されるテープキャ
リアの製造工程を示す平面図である。
【図８】（ａ）〜（ｆ）は、図６に示されるテープキャ
リアの製造工程を示す断面図である。
【図９】（ａ）は、本発明のさらに他の実施形態に係る
テープキャリアの構成を示す平面図であり、（ｂ）〜
（ｄ）は、それぞれＥ−３線、Ｆ−３線、およびＧ−３
線における断面図である。
【図１０】（ａ）〜（ｆ）は、図９に示されるテープキ
ャリアの製造工程を示す平面図である。
【図１１】（ａ）は、図９に示されるテープキャリアの
他の構成例を示す平面図であり、（ｂ）〜（ｄ）は、そ
れぞれＥ−４線、Ｆ−４線、およびＧ−４線における断
面図である。
【図１２】（ａ）は、本発明のさらに他の実施形態に係
るテープキャリアの構成を示す平面図であり、（ｂ）〜
（ｄ）は、それぞれＥ−５線、Ｆ−５線、およびＧ−５
線における断面図である。
【図１３】（ａ）〜（ｅ）は、図１２に示されるテープ
キャリアの製造工程を示す平面図である。
【図１４】（ａ）〜（ｅ）は、図１２に示されるテープ
キャリアの製造工程を示す断面図である。
【図１５】（ａ）は、図１２に示されるテープキャリア
の他の構成例を示す平面図であり、（ｂ）〜（ｄ）は、
それぞれＥ−６線、Ｆ−６線、およびＧ−６線における
断面図である。
【図１６】（ａ）は、本発明のさらに他の実施形態に係
るテープキャリアの構成を示す平面図であり、（ｂ）〜
（ｄ）は、それぞれＥ−７線、Ｆ−７線、およびＧ−７
線における断面図である。
【図１７】（ａ）〜（ｄ）は、図１６に示されるテープ
キャリアの製造工程を示す平面図である。
【図１８】（ａ）は、従来のＴＣＰ用のテープキャリア
の構成を示す平面図であり、（ｂ）は、Ｊ−Ｊ線におけ
る断面図である。
【図１９】（ａ）は、従来のＣＯＦ用のテープキャリア
の構成を示す平面図であり、（ｂ）は、Ｈ−Ｈ線におけ
る断面図である。
【符号の説明】
１ テープキャリア（半導体装置） ２ 絶縁テープ ３ 補強用テープ（補強用部材） ４ ＩＣチップ（半導体素子） ５ 配線パターン ７ スプロケットホール（搬送用の一定間隔の穴）

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】帯状に形成され、所定の配線パターンを複
    数配設した薄膜の絶縁テープと、該絶縁テープ表面に長
    手方向に一定間隔で搭載され、前記配線パターンに電気
    的に接続された半導体素子とを備えた半導体装置であっ
    て、 長手方向に沿って前記絶縁テープの両側に、搬送用の一
    定間隔の穴を有する厚膜の補強用部材が設けられ、 前記絶縁テープは、両側に前記補強用部材の穴と対応す
    る搬送用の一定間隔の穴を有しており、前記絶縁テープ
    の穴と前記補強用部材の穴とが重なり合っており、 さらに、前記補強用部材が、絶縁テープにおける一方の
    面だけに形成されており、 さらに、前記補強用部材が、ポリイミド系の樹脂からな
    る ことを特徴とする半導体装置。
  2. 【請求項２】前記補強用部材は、さらに各隣接する半導
    体素子の間であって、各半導体素子の搭載部および各配
    線パターンの配設部の外側に設けられていることを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】帯状に形成され、所定の配線パターンを複
    数配設した薄膜の絶縁テープと、該絶縁テープ表面に長
    手方向に一定間隔で搭載され、前記配線パターンに電気
    的に接続された半導体素子とを備えた半導体装置であっ
    て、 前記絶縁テープに厚膜の補強用部材が接着され、 前記の補強用部材の長手方向に沿って両側に搬送用の一
    定間隔の穴が設けられ、 前記搬送用の穴の内側に、補強用部材中央部剥離用のミ
    シン穴が設けられていることを特徴とする半導体装置。
  4. 【請求項４】厚膜の補強用テープの両側に長手方向に沿
    って一定間隔で搬送用の第１穴群を形成すると共に、該
    補強用テープの両側であって該第１穴群より内側に長手
    方向に沿ってそれぞれ列をなす剥離用の第２穴群を形成
    する第１の工程と、 前記第１穴群の両側の間隔より幅が狭い薄膜の絶縁テー
    プを、前記第２穴群を両側とも覆うように、前記補強用
    テープの内側部分に貼付する第２の工程と、 前記絶縁テープ上に所定の配線パターンを長手方向に複
    数配設する第３の工程と、 前記絶縁テープ表面上に、それぞれ対応する配線パター
    ンと電気的に接続されるように、複数の半導体素子を長
    手方向に一定間隔で搭載する第４の工程とを含む半導体
    装置の製造方法であって、 さらに、列をなす前記第２穴群の各列の穴がつながるよ
    うに、それぞれ第２穴群の各隣接する穴にまたがる第３
    穴群を形成する工程を、前記第３の工程前、前記第３の
    工程と第４の工程との間、または前記第４の工程後に含
    むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】前記第３穴群を形成する工程の後、各列の
    穴がつながった前記第２穴群の両列に挟まれた補強用テ
    ープの内側部分を前記絶縁テープから剥離する工程を含
    むことを特徴とする請求項４記載の半導体装置の製造方
    法。
  6. 【請求項６】前記半導体素子を樹脂封止した後、各列の
    穴がつながった前記第２穴群の両列に挟まれた補強用テ
    ープの内側部分を前記絶縁テープから剥離する工程を含
    むことを特徴とする請求項４記載の半導体装置の製造方
    法。
  7. 【請求項７】厚膜の補強用テープの両側であって後に形
    成する第１穴群より内側に長手方向に沿ってそれぞれ列
    をなす剥離用の第２穴群を形成する第１の工程と、 前記補強用テープとほぼ同一幅の薄膜の絶縁テープを、
    重ね合わせるように前記補強用 テープに貼付する第２の
    工程と、 重ね合わせられた前記補強用テープおよび前記絶縁テー
    プを同時に貫き、両テープの両側に長手方向に沿って一
    定間隔で搬送用の第１穴群を形成する第３の工程と、 前記絶縁テープ上に所定の配線パターンを長手方向に複
    数配設する第４の工程と、 前記絶縁テープ表面上に、それぞれ対応する配線パター
    ンと電気的に接続されるように、複数の半導体素子を長
    手方向に一定間隔で搭載する第５の工程とを含む半導体
    装置の製造方法であって、 さらに、列をなす前記第２穴群の各列の穴がつながるよ
    うに、それぞれ第２穴群の各隣接する穴にまたがる第３
    穴群を形成する工程を、前記第４の工程前、前記第４の
    工程と第５の工程との間、または前記第５の工程後に含
    むことを特徴とする半導体装置の製造方法。
  8. 【請求項８】厚膜の補強用テープの長手方向に沿って一
    定間隔で配置される複数の部分であって、後に配線パタ
    ーンおよび半導体素子が形成される位置を含む部分に第
    ４穴群を形成する第１の工程と、 前記補強用テープとほぼ同一幅の薄膜の絶縁テープを、
    重ね合わせるように前記補強用テープに貼付する第２の
    工程と、 重ね合わせられた前記補強用テープおよび前記絶縁テー
    プを同時に貫き、両テープの両側に長手方向に沿って一
    定間隔で搬送用の第１穴群を形成する第３の工程と、 前記絶縁テープ上であって前記第４穴群と対応する位置
    に、所定の配線パターンを長手方向に複数配設する第４
    の工程と、 前記絶縁テープ表面上であって前記第４穴群と対応する
    位置に、それぞれ対応する配線パターンと電気的に接続
    されるように、複数の半導体素子を長手方向に一定間隔
    で搭載する第５の工程とを含むことを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】帯状の絶縁テープと重ね合わせて接合さ
    れ、製造工程時に該絶縁テープを補強する帯状に形成さ
    れた厚膜の補強用テープであって、その一部を接合後に
    前記絶縁テープから剥離させるための剥離用の第２穴群
    を有することを特徴とする補強用テープ。
  10. 【請求項１０】長手方向に沿って両側に搬送用の一定間
    隔の穴を有することを特徴とする請求項９記載の補強用
    テープ。
  11. 【請求項１１】前記絶縁テープの半導体素子が搭載され
    る位置と対応する位置に、開口部が形成されていること
    を特徴とする請求項９または１０記載の補強用テープ。
JP34210598A 1998-12-01 1998-12-01 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ Expired - Fee Related JP3512655B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP34210598A JP3512655B2 (ja) 1998-12-01 1998-12-01 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
SG9905990A SG82040A1 (en) 1998-12-01 1999-11-29 A semiconductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same
US09/451,116 US6313526B1 (en) 1998-12-01 1999-11-30 Semiconductor apparatus, Including thin film belt-like insulating tape
KR10-1999-0054239A KR100400857B1 (ko) 1998-12-01 1999-12-01 반도체장치와 그의 제조방법 및 동 반도체장치의 제조에 사용되는 보강용 테이프
CNB991277856A CN1155079C (zh) 1998-12-01 1999-12-01 半导体器件及其制造方法和制造该半导体器件用的增强带
TW088120986A TW490709B (en) 1998-12-01 1999-12-01 A semiconductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same
US09/799,550 US6740966B2 (en) 1998-12-01 2001-03-07 Semi-conductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34210598A JP3512655B2 (ja) 1998-12-01 1998-12-01 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ

Publications (2)

Publication Number Publication Date
JP2000174071A JP2000174071A (ja) 2000-06-23
JP3512655B2 true JP3512655B2 (ja) 2004-03-31

Family

ID=18351194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34210598A Expired - Fee Related JP3512655B2 (ja) 1998-12-01 1998-12-01 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ

Country Status (6)

Country Link
US (2) US6313526B1 (ja)
JP (1) JP3512655B2 (ja)
KR (1) KR100400857B1 (ja)
CN (1) CN1155079C (ja)
SG (1) SG82040A1 (ja)
TW (1) TW490709B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664942B1 (en) 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
JP3998878B2 (ja) * 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
US7161092B2 (en) * 2002-04-15 2007-01-09 Visteon Global Technologies, Inc. Apparatus and method for protecting an electronic circuit
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3694286B2 (ja) * 2002-10-08 2005-09-14 日東電工株式会社 Ｔａｂ用テープキャリア
US7371970B2 (en) * 2002-12-06 2008-05-13 Flammer Jeffrey D Rigid-flex circuit board system
JP3751938B2 (ja) * 2002-12-09 2006-03-08 日東電工株式会社 Ｔａｂ用テープキャリアおよびその製造方法
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP3734481B2 (ja) * 2003-05-08 2006-01-11 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
US7667815B2 (en) * 2003-08-27 2010-02-23 Ming Su Multi-panel monitor displaying systems
JP4626139B2 (ja) * 2003-10-09 2011-02-02 東レ株式会社 回路基板の製造方法
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
KR100683153B1 (ko) * 2003-12-30 2007-02-15 비오이 하이디스 테크놀로지 주식회사 장력 방지 구조
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板
JP2008517481A (ja) * 2004-10-18 2008-05-22 アジライト・インコーポレーテッド 超小型電子機器の実装及び実装方法
JP3915928B2 (ja) * 2004-11-24 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
JP4770295B2 (ja) * 2005-06-30 2011-09-14 ブラザー工業株式会社 配線基板
JP2009021288A (ja) * 2007-07-10 2009-01-29 Sanyo Electric Co Ltd 太陽電池モジュール
TW201030802A (en) * 2008-12-17 2010-08-16 Alta Devices Inc Tape-based epitaxial lift off apparatuses and methods
US8205766B2 (en) * 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8430264B2 (en) * 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
KR101148099B1 (ko) 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
CN103594404B (zh) * 2013-11-20 2016-04-27 西安永电电气有限责任公司 一种塑封式智能功率模块上下料系统及配套的引线框架
KR102374755B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
US12044965B2 (en) * 2020-02-12 2024-07-23 Hutchinson Technology Incorporated Method for forming components without adding tabs during etching
KR20220028752A (ko) * 2020-08-31 2022-03-08 주식회사 두산 연성 인쇄회로기판의 제조방법 및 이에 의해 제조된 연성 인쇄회로기판

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286860A (en) * 1979-02-01 1981-09-01 Western Electric Co., Inc. Apparatus for making carrier tape
US4681654A (en) 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
JPS62291125A (ja) 1986-06-11 1987-12-17 Seiko Epson Corp 回路基板製造方法
JPH0219271A (ja) * 1988-07-06 1990-01-23 Toshiba Corp 半導体装置用テーピング部品
JPH0291956A (ja) 1988-09-29 1990-03-30 Toshiba Corp フィルムキャリヤ
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5136822A (en) * 1989-09-27 1992-08-11 Blum Alan L Prefabricated building elements
US4944850A (en) * 1989-12-18 1990-07-31 Hewlett-Packard Company Tape automated bonded (tab) circuit and method for making the same
JPH0448629A (ja) 1990-06-14 1992-02-18 Fujitsu Ltd 半導体ウェーハの液処理装置
JPH0480048A (ja) 1990-07-23 1992-03-13 Fuji Xerox Co Ltd サーマルヘッドの製造方法
JPH0484449A (ja) * 1990-07-27 1992-03-17 Shinko Electric Ind Co Ltd Ｔａｂテープ
JPH04243145A (ja) * 1991-01-17 1992-08-31 Sharp Corp Ｔａｂ用フィルム
DE69222549T2 (de) * 1991-02-20 1998-03-05 Canon Kk Solarzellenmodul mit Schutzelement
JP2812627B2 (ja) * 1992-10-30 1998-10-22 三菱電機株式会社 テープキャリア、半導体装置試験方法及び装置
US5805117A (en) * 1994-05-12 1998-09-08 Samsung Electronics Co., Ltd. Large area tiled modular display system
JPH09172041A (ja) 1995-12-21 1997-06-30 Sumitomo Metal Mining Co Ltd Ｔａｂ用テープ、およびこれを用いたｔａｂテープと、ｔａｂテープの製造方法
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
KR100240818B1 (ko) * 1996-08-01 2000-01-15 나시모토 류조 테이프캐리어패키지를 구비한 액정표시장치
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
JP3612155B2 (ja) * 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
KR19980044545A (ko) * 1996-12-06 1998-09-05 김광호 내부 리드를 지지하기 위한 보강재를 갖는 탭 테이프
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US5960961A (en) * 1998-08-03 1999-10-05 Tempo G Tab means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
JP3509573B2 (ja) 1998-09-02 2004-03-22 セイコーエプソン株式会社 フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Also Published As

Publication number Publication date
KR100400857B1 (ko) 2003-10-08
CN1155079C (zh) 2004-06-23
TW490709B (en) 2002-06-11
US6740966B2 (en) 2004-05-25
KR20000047836A (ko) 2000-07-25
US6313526B1 (en) 2001-11-06
CN1260589A (zh) 2000-07-19
US20010008303A1 (en) 2001-07-19
JP2000174071A (ja) 2000-06-23
SG82040A1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
JP3512655B2 (ja) 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
JP3940884B2 (ja) 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP4109039B2 (ja) 電子タグ用インレットおよびその製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR940006185Y1 (ko) Ic 모듈
KR100399379B1 (ko) 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법
JP3804269B2 (ja) フレキシブル配線基板の接合構造
KR100404997B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
US4870476A (en) Integrated circuit packaging process and structure
JP2000332066A (ja) テープキャリア、その製造方法、ｔｃｐおよび液晶表示装置
JP4171255B2 (ja) 電子タグの製造方法
JP3509573B2 (ja) フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
WO2000048243A1 (fr) Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JPH04348049A (ja) Ｉｃモジュールの接続方法
JPH064581Y2 (ja) 半導体ユニットの連結構造
JPH08340058A (ja) 硬質配線基板とフレキシブル配線基板との接続構造および接続方法
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JPH11251364A (ja) 異方性導電膜及びその製造方法
JPH07161771A (ja) フィルムキャリア、電子部品および離型紙剥離方法
JPH0529394A (ja) Ｔａｂ用テープキヤリアー
JPH01155632A (ja) テープキャリア式半導体装置
JPH01268037A (ja) Ｉｃチップリードの接合方法
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板
JPH01236637A (ja) フィルムキャリア

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees